JP2000068860A - 通信装置 - Google Patents

Abstract

(57)【要約】 【解決手段】 Ｇ３モデム３には、Ｇ３波形データ生成
回路４とＰＣＭデータ変換回路５とが設けられる。Ｇ３
波形データ生成回路４の出力は、ＰＣＭデータ変換回路
５中のＮビット／８ビット変換回路１６により、ビット
変換される。更に、ＰＣＭ変換回路１７でサンプリング
周波数を変換する。次に、パラレル／シリアル変換回路
１８によりシリアル変換し、ＰＣＭデータ７を得る。こ
れをＩＳＤＮ回線制御部８に送り込む。 【効果】 Ｇ３モデム３からＩＳＤＮ回線制御部８にＰ
ＣＭデータを送り込む場合に、アナログディジタル変換
とディジタルアナログ変換等の処理を行わないため、量
子化誤差が発生せず、Ｓ／Ｎが向上する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ファクシミリ装置
のような、予めディジタル処理された送信データを高速
ディジタル回線に出力するための通信装置に関する。

【０００２】

【従来の技術】例えば、ＩＳＤＮ（統合サービスディジ
タル通信網）を通じてファクシミリ送信を行うファクシ
ミリ端末において、Ｇ３モードで動作するＭＯＤＥＭ
（変復調装置）は、スキャナによって読み取ったイメー
ジデータを符号変換し、Ｇ３波形データを生成して、そ
のイメージデータを送信する。Ｇ３モデムは、符号回路
で符号データに変換された送信データを所定のＧ３波形
データに変換する。

【０００３】このＧ３波形データは、Ｄ／Ａ（ディジタ
ルアナログ）変換器によってアナログデータに変換され
る。このアナログデータは、ＣＯＤＥＣ（符号器／復号
器）によりＰＣＭ（パルスコード変調）データに変換さ
れる。なお、ＣＯＤＥＣとは、コンピュータが電話回線
を使ってデータを送受信するための、データ変換処理用
インタフェースである。

【０００４】ＩＳＤＮ回線を通じてイメージデータを受
信する場合には、ＩＳＤＮ回線から受信されたＰＣＭデ
ータをＣＯＤＥＣを用いてアナログＧ３波形データに変
換し、Ａ／Ｄ（アナログディジタル）変換器を用いてデ
ィジタルデータに再変換した後、Ｇ３波形データ復元回
路によって符号データとされ、復号回路を用いて復号
し、イメージデータを得る。

【０００５】

【発明が解決しようとする課題】ところで、上記のよう
な従来の技術には次のような解決すべき課題があった。
従来のように、Ｇ３モデムとＣＯＤＥＣとを組み合わせ
てＩＳＤＮ回線に接続する装置では、ディジタルデータ
をアナログデータに変換し、再びそのアナログデータを
ディジタルデータに変換するといった処理が実行され
る。ところが、この処理では、後で説明するように、量
子化誤差が発生し、Ｓ／Ｎ（信号対雑音比）が悪化して
しまうという問題があった。

【０００６】また、Ｓ／Ｎが悪化したデータが送信され
て、これが受信側で受信されると、受信側のモデムでは
ＦＡＸ送受信プロトコルにより伝送速度を落として通信
するように制御する。従って、せっかくＩＳＤＮ回線の
ような高速回線を使用しているにも関わらず、十分な伝
送速度で通信ができなくなるという問題があった。

【０００７】

【課題を解決するための手段】本発明は以上の点を解決
するため次の構成を採用する。 〈構成１〉ディジタル処理された送信データを生成する
データ生成回路と、この送信データを受け入れてＰＣＭ
データに変換処理するＰＣＭデータ変換回路と、このＰ
ＣＭデータ変換回路の出力を受け入れて高速ディジタル
回線に出力する回線制御部を備え、上記ＰＣＭデータ変
換回路は、上記データ生成回路の出力するパラレル送信
データのビット幅を縮小して帯域圧縮するビット変換回
路と、このビット変換回路の出力のサンプリングレート
を変換するＰＣＭ変換回路と、このＰＣＭ変換回路の出
力するパラレルデータをシリアルデータに変換するパラ
レル／シリアル変換回路とを備えたことを特徴とする通
信装置。

【０００８】〈構成２〉高速ディジタル回線からＰＣＭ
データを受信する回線制御部と、この回線制御部の受信
したＰＣＭデータを受け入れて復元処理をするＰＣＭデ
ータ復元回路と、このＰＣＭデータ復元回路の出力から
ディジタル処理された受信データを復元するデータ復元
回路とを備え、上記ＰＣＭデータ復元回路は、上記回線
制御部から入力するシリアルデータをパラレルデータに
変換するシリアル／パラレル変換回路と、このシリアル
／パラレル変換回路の出力のサンプリングレートを変換
するＰＣＭ逆変換回路と、上記ＰＣＭ逆変換回路の出力
するパラレル受信データのビット幅を拡大して帯域拡張
するビット変換回路とを備えたことを特徴とする通信装
置。

【０００９】〈構成３〉構成２に記載の通信装置におい
て、上記回線制御部の出力するＰＣＭデータを受け入れ
てアナログ信号に変換し、スピーカを駆動するモニタ部
を備えたことを特徴とする通信装置。

【００１０】〈構成４〉構成１に記載の通信装置におい
て、データ生成回路は、アナログ変換処理前のＧ３ファ
クシミリ送信用波形データを生成する回路から成ること
を特徴とする通信装置。

【００１１】〈構成５〉構成１または２に記載の通信装
置において、高速ディジタル回線は、ＩＳＤＮ回線から
成ることを特徴とする通信装置。

【００１２】

【発明の実施の形態】以下、本発明の実施の形態を具体
例を用いて説明する。 〈具体例１〉図１は、具体例１の通信装置送信部のブロ
ック図を示す。この発明は、ディジタル処理された送信
データを、ＩＳＤＮ回線のような高速ディジタル回線に
出力する様々な通信装置に利用できる。ここでは、Ｇ３
モデムを使用したファクシミリ装置を例にとって説明す
る。

【００１３】図の装置は、イメージデータ１を符号化す
る符号回路２と、Ｇ３モデム３と、このＧ３モデム３が
出力するＰＣＭデータ７をＩＳＤＮ回線９に送り出すＩ
ＳＤＮ回線制御部８により構成される。符号回路２は、
従来からファクシミリ装置に広く使用されているイメー
ジデータの圧縮符号化処理を行う回路である。Ｇ３モデ
ム３は、Ｇ３波形データ生成回路４と、ＰＣＭデータ変
換回路５により構成される。

【００１４】Ｇ３波形データ生成回路４は、スクランブ
ラ１１、Ｓ／Ｐ変換部１２、信号点発生部１３、波形整
形フィルタ１４、パスバンド変換部１５により構成され
る。また、ＰＣＭデータ変換回路５は、Ｎビット／８ビ
ット変換回路１６、ＰＣＭ変換回路１７、パラレル／シ
リアル変換回路１８により構成される。

【００１５】Ｇ３波形データ生成回路４のスクランブラ
１１は、入力するデータをランダム化し、特殊なデータ
系列によって変調信号が単一正弦波になるのを防止する
ための回路である。なお、Ｇ３波形データ生成回路４を
構成する各ブロックは、従来のＧ３モデムに用いられて
いた回路と変わるところはない。以下、その機能を簡単
に説明する。

【００１６】Ｓ／Ｐ変換部１２は、スクランブラ１１の
シリアル出力をパラレルデータに変換する部分である。
信号点発生部１３は、入力するデータ系列を変調時の多
変数に対応するデータとしてグループ化するための回路
である。波形整形フィルタ１４は、入力信号を所定のサ
ンプリング周波数でサンプリングし、送信信号の帯域を
制限する処理を行う部分である。パスバンド変換部１５
は、入力するベースバンド信号をパスバンド信号に変換
処理する部分である。

【００１７】こうした処理によって、Ｇ３モデム３のＧ
３波形データ生成回路４からは、ディジタル処理された
ファクシミリイメージデータが出力される。この出力デ
ータのことを送信データ６と呼ぶ。この送信データ６
は、従来はアナログ回線に向けてアナログ信号に変換さ
れて送信されていた。その状態を簡単に説明する。

【００１８】図２に、従来一般の通信装置送信部ブロッ
ク図を示す。このブロック図は、従来のファクシミリ装
置のＧ３モデムを用いた場合の送信機能を説明するもの
で、スキャナで読み取ったイメージデータ１は符号回路
２により符号化され、Ｇ３モデム３に入力する。Ｇ３モ
デム３中のＧ３波形データ生成回路２１は、図１を用い
て説明したものと全く同一の構成のものである。その出
力は、Ｄ／Ａ変換部２２によってアナログ送信データ２
３に変換される。

【００１９】このアナログ送信データ２３がＣＯＤＥＣ
２４に送り込まれ、ここで再びディジタル信号に変換さ
れて、ＰＣＭデータ７とされる。これがＩＳＤＮ回線制
御部８を通じてＩＳＤＮ回線９に送信される。

【００２０】図３には、従来一般の通信装置受信部ブロ
ック図を示す。受信部においては、丁度図２に示したも
のと逆の処理を行う。即ち、ＩＳＤＮ回線９からＩＳＤ
Ｎ回線制御部８を通じてＰＣＭデータ７が受信される。
これをＣＯＤＥＣ２４によってアナログ受信データ２０
に変換し、Ｇ３モデム３に入力する。Ｇ３モデム３で
は、受信データ２０をＡ／Ｄ変換部２６を用いてディジ
タル信号に変換し、これをＧ３波形データ復元回路２７
に入力する。これによって、ディジタル化された受信信
号２８が得られる。これを復号回路２９に送り込むこと
によって元のイメージデータを得る。

【００２１】なお、モデムには一般にこうしたアナログ
送受信データの内容、とくに、ダイヤル音をモニタする
ために、スピーカアンプ３１が接続され、スピーカ３２
から信号の内容を聞き、送受信状態をチェックするとい
ったことが行われている。

【００２２】図４には、３ビットの場合のＡ／Ｄ変換器
の量子化誤差説明図を示す。上記の送信回路では、Ｇ３
モデムにおいて、ディジタル信号をアナログ信号に変換
し、更にＣＯＤＥＣにおいて、再びアナログ信号をディ
ジタル信号に変換するといった処理を行っている。この
ような処理を行うと、この図に示すような量子化誤差が
発生する。

【００２３】この図は、横軸にアナログ入力、縦軸にデ
ィジタル出力を示したものである。例えば、アナログ入
力がフルスケール（ＦＳ）のとき、ディジタル出力は
（１１１）となる。また、アナログ出力がフルスケール
に対して２／１４のときは、ディジタル出力は（００
１）となる。

【００２４】ここで、例えばアナログ入力が１／１４と
２／１４の間にある場合、あるいは２／１４と３／１４
の間にある場合では、ディジタル出力は常に（００１）
となる。即ち、アナログデータとディジタルデータとの
間にはこのとき誤差が生じる。最悪の場合、アナログの
入力がフルスケールに対して１／１４のときは２／１４
−１／１４即ち１／１４の誤差が生じる。これがアナロ
グデータをディジタルデータに変換するときに発生する
量子化誤差である。

【００２５】このような量子化誤差は本来の信号と無関
係なノイズとなる。このようなノイズが信号中に含まれ
ると、Ｓ／Ｎ（信号対雑音比）が悪化する。本発明で
は、このような量子化誤差発生を防止するために、アナ
ログデータからディジタルデータへの変換及びディジタ
ルデータからアナログデータへの変換を省略できる構成
にした。このために、図１に示すように、ＰＣＭデータ
変換回路５を設ける。

【００２６】図５は、ＰＣＭデータ変換回路の動作説明
図である。図の一番左側の列には、送信時の処理手順を
示す。また、左から２番目の列には受信時の処理手順を
示す。送信時はＮビット／８ビット変換回路１６、ＰＣ
Ｍ変換回路１７、パラレル／シリアル変換回路１８によ
り信号が処理される。また、受信時は、後で説明するよ
うに、シリアル／パラレル変換回路４１と、ＰＣＭ逆変
換回路４２と、８ビット／Ｎビット変換回路４３により
信号が処理される。

【００２７】まず、送信時は、Ｎビットパラレルデータ
が図１に示すＧ３波形データ生成回路４から入力する。
これがＮビット／８ビット変換回路１６によって８ビッ
トの信号に変換される。一般に、アナログ信号を生成す
る場合に、比較的ビット数の多いディジタルデータが生
成される。これをＰＣＭ変換のために８ビットの信号に
帯域圧縮する。

【００２８】次に、ＰＣＭ変換回路１７を用いてサンプ
リングレートの変換をする。モデムの同期クロック周波
数は通常数１０ＫＨｚ（キロヘルツ）で、モデム毎に固
有の周波数に設定されている。これをＩＳＤＮ回線送出
のために８ＫＨｚのクロック周波数に同期する信号変換
する。ＰＣＭ変換回路１７は、このように、入力データ
をパラレル８ビットのまま、８ＫＨｚのクロック周波数
に同期する信号に変換して出力する回路である。

【００２９】次のパラレル／シリアル変換回路１８は、
この８ビットパラレル信号を受け入れて、そのままシリ
アル信号に変換して出力する。信号の入力と出力とを同
期させるために、８ビットパラレル信号が同期クロック
８ＫＨｚで入力した場合、これを６４ＫＨｚシリアルで
出力する。こうして得られたシリアル信号がＩＳＤＮ回
線制御部８に入力すると、ＩＳＤＮ回線制御用の信号と
して送信されることになる。なお、ここで、受信側の動
作についても予め説明しておく。

【００３０】受信側では、ＩＳＤＮ回線制御部から、シ
リアル／パラレル変換回路４１を用いて６４ＫＨｚクロ
ックに同期したシリアル信号を受け入れる。シリアル／
パラレル変換回路４１は、この入力信号を８ビットパラ
レル、８ＫＨｚの信号に変換する。そして、これがＰＣ
Ｍ逆変換回路４２に入力し、モデムの同期クロック周波
数に同期する８ビットパラレル信号に変換される。

【００３１】次に、８ビット／Ｎビット変換回路４３
が、８ビットパラレル信号をＧ３波形データ復元回路の
処理するＮビットパラレル信号に変換する。これは、送
信時の帯域圧縮の反対の処理だから図では帯域拡張と表
示した。こうして、受信した信号が処理される。即ち、
送信時においても受信時においても、この発明ではディ
ジタルアナログ変換及びアナログディジタル変換処理が
行われず、量子化誤差の発生が防止されている。

【００３２】図６には、ＩＳＤＮ回線制御部の動作説明
図を示す。この部分の信号処理は、ＩＳＤＮ回線用とし
て従来よく知られた動作である。例えば（ａ）の１００
％ＡＭＩ符号の場合には、図の（ａ）に示すように、入
力信号４５に対し出力信号４６を得る。この場合、ディ
ジタル信号の“０”は、時間長全幅（１００％）の正極
性あるいは負極性の電気パルスとなる。また、隣り合っ
た（０）は、交互に正極性と負極性の電位として送られ
る。（１）は電位（０）の無信号として送られる。

【００３３】（ｂ）はバイオレーションの場合のデータ
変換例で、入力信号４７に対し出力信号４８を得る。こ
の場合、（１）を隔てて隣り合った（０）に同極性の電
位を持たせる。

【００３４】上記の例は、図１に示したように、ファク
シミリ装置の送信について説明をした。しかしながら、
同様のディジタル信号を、ＩＳＤＮ回線のような高速デ
ィジタル回線に送信する機能を持つ様々な機器につい
て、その量子化誤差を防止するために利用できる。

【００３５】〈具体例１の効果〉Ｇ３モデム中にＧ３波
形データ生成回路４の出力するディジタルデータを変換
処理するＰＣＭデータ変換回路を設けることによって、
アナログからディジタル信号への変換あるいは逆変換を
行う回路をなくしたので、量子化誤差を防止し、Ｓ／Ｎ
を改善することができる。また、ＣＯＤＥＣやＤ／Ａ変
換器等を用いないため、回路の簡素化も可能になる。

【００３６】〈具体例２〉図７には、具体例２の通信装
置受信部ブロック図を示す。上記の例では、Ｇ３モデム
の送信部について説明を行った。受信部の場合には、こ
の図に示すような構成となる。ＩＳＤＮ回線９、ＩＳＤ
Ｎ回線制御部８は、これまで説明した通りのものであ
る。Ｇ３モデム５０には、ＰＣＭデータ復元回路５１と
Ｇ３波形データ復元回路５２とが設けられている。ＰＣ
Ｍデータ復元回路５１には、シリアル／パラレル変換回
路４１、ＰＣＭ逆変換回路４２及び８ビット／Ｎビット
変換回路４３が設けられている。これらの回路の構成及
び動作は、図５を用いて説明した通りである。

【００３７】Ｇ３波形データ復元回路５２には、ＡＧＣ
回路５５、複素化処理部５６、自動等価部５７、位相同
期部５８、判定部５９、Ｐ／Ｓ変換部６０、ディスクラ
ンブラ６１、タイミング抽出部６２、クロック発生部６
３、誤差計算部６４等から構成される。このＧ３波形デ
ータ復元回路５２の構成自体は、従来のＧ３モデムに用
いられたものと同様のため、その機能を簡単に説明する
にとどめる。

【００３８】ＡＧＣ回路５５は、自動ゲイン調整回路で
ある。複素化処理部５６や自動等価部５７、位相同期部
５８、誤差計算部６４、判定部５９等によって、受信デ
ータの位相歪み等を取り除き、受信信号を再生する。タ
イミング抽出部６２やクロック発生部６３は、こうした
動作のタイミング制御を行うクロックを出力する。Ｐ／
Ｓ変換部６０は、その信号をシリアル信号に変換し、デ
ィスクランブラ６１において、送信部で行ったスクラン
ブラと逆の処理を行い、ファクシミリ送信時の送信デー
タを復元する。これが復号回路５４に入力し復号化され
る。

【００３９】なお、図８には、上記ＩＳＤＮ回線制御部
８におけるデータ変換の例説明図を示す。その動作内容
は、丁度図６に説明したものと逆で、（ａ）は１００％
ＡＭＩ信号の変換例を示す。信号６５は、信号６６のよ
うに逆変換される。また、（ｂ）には、バイオレーショ
ンの場合の変換例を示す。信号６７が信号６８のように
変換される。これらの動作は、従来のＩＳＤＮ回線制御
部の動作と変わるところはない。

【００４０】〈具体例２の効果〉以上のように、具体例
２の回路は、ＰＣＭデータ復元回路５１を設け、その出
力をＧ３波形データ復元回路５２に送り込むことによっ
て、図５を用いて説明したように、受信信号をアナログ
信号に変換することなく復元処理を行うことができる。
この場合にもディジタル信号をアナログ信号に変換した
場合の量子化誤差をなくすことができる。

【００４１】〈具体例３〉図９には、具体例３の装置の
ブロック図を示す。一般のモデムには、受信信号をスピ
ーカでモニタする回路が設けられている。例えば、図３
には、従来一般の装置のブロック図を示したが、そこに
はスピーカアンプ３１やスピーカ３２が設けられてい
る。これらがモニタ部に相当する。ところが、この発明
では、受信信号をアナログ信号に変換する部分が存在し
ない。従って、こうしたモニタを行うことができない。
そこで、図９では、この場合のモニタ回路をどのように
接続するかの一例を図示した。

【００４２】この例では、ＩＳＤＮ回線制御部８の出力
側にＤ／Ａ変換器７０とスピーカアンプ７１及びスピー
カ７２を設けている。その他の回路は、既に図７を用い
て説明したものと全く同様である。このように、ＩＳＤ
Ｎ回線制御部８の出力をＧ３モデム５０に送り込む一
方、簡単なＤ／Ａ変換器７０を用いてスピーカ７２を駆
動するようにしたので、従来のモデム同様の音響信号に
よるモニタが可能になる。

【００４３】なお、このＤ／Ａ変換器７０は、Ｇ３モデ
ム５０に信号を供給するために従来用いられたＤ／Ａ変
換器よりも十分品質の低いものでよい。即ち、単に一定
の音響信号をスピーカ７２から出力させるためにのみ用
いるから、十分安価なものを採用することができる。

【００４４】〈具体例３の効果〉以上のように、受信信
号をアナログデータに変換して処理する部分の無い具体
例３のような装置においても、スピーカとアンプによる
モニタ部を設けることができる。また、Ｄ／Ａ変換器を
追加したとしても、簡単なものでよいため、従来よりも
十分に安価な構成にすることができる。また、従来の場
合には、Ｄ／Ａ変換器とＡ／Ｄ変換器とを対に使用した
から、これに比べても十分にこの装置のコストが安くで
きることが明らかである。

【図面の簡単な説明】

【図１】具体例１の通信装置送信部のブロック図であ
る。

【図２】従来一般の通信装置送信部ブロック図である。

【図３】従来一般の通信装置受信部ブロック図である。

【図４】３ビットの場合のＡ／Ｄ変換での量子化誤差説
明図である。

【図５】ＰＣＭデータ変換回路の動作説明図である。

【図６】ＩＳＤＮ回線制御部でのデータ変換の説明図で
ある。

【図７】具体例２の通信装置受信部ブロック図である。

【図８】ＩＳＤＮ回線制御部でのデータ変換説明図であ
る。

【図９】具体例３の装置ブロック図である。

【符号の説明】

１ イメージデータ ２ 符号回路 ３ Ｇ３モデム ４ Ｇ３波形データ生成回路 ５ ＰＣＭデータ変換回路 ６ 送信データ ７ ＰＣＭデータ ８ ＩＳＤＮ回線制御部 ９ ＩＳＤＮ回線 １６ Ｎビット／８ビット変換回路 １７ ＰＣＭ変換回路 １８ パラレル／シリアル変換回路

Claims (5)

【特許請求の範囲】
1. 【請求項１】 ディジタル処理された送信データを生成
   するデータ生成回路と、 この送信データを受け入れてＰＣＭデータに変換処理す
   るＰＣＭデータ変換回路と、 このＰＣＭデータ変換回路の出力を受け入れて高速ディ
   ジタル回線に出力する回線制御部を備え、 前記ＰＣＭデータ変換回路は、 前記データ生成回路の出力するパラレル送信データのビ
   ット幅を縮小して帯域圧縮するビット変換回路と、 このビット変換回路の出力のサンプリングレートを変換
   するＰＣＭ変換回路と、 このＰＣＭ変換回路の出力するパラレルデータをシリア
   ルデータに変換するパラレル／シリアル変換回路とを備
   えたことを特徴とする通信装置。
2. 【請求項２】 高速ディジタル回線からＰＣＭデータを
   受信する回線制御部と、 この回線制御部の受信したＰＣＭデータを受け入れて復
   元処理をするＰＣＭデータ復元回路と、 このＰＣＭデータ復元回路の出力からディジタル処理さ
   れた受信データを復元するデータ復元回路とを備え、 前記ＰＣＭデータ復元回路は、 前記回線制御部から入力するシリアルデータをパラレル
   データに変換するシリアル／パラレル変換回路と、 このシリアル／パラレル変換回路の出力のサンプリング
   レートを変換するＰＣＭ逆変換回路と、 前記ＰＣＭ逆変換回路の出力するパラレル受信データの
   ビット幅を拡大して帯域拡張するビット変換回路とを備
   えたことを特徴とする通信装置。
3. 【請求項３】 請求項２に記載の通信装置において、 前記回線制御部の出力するＰＣＭデータを受け入れてア
   ナログ信号に変換し、スピーカを駆動するモニタ部を備
   えたことを特徴とする通信装置。
4. 【請求項４】 請求項１に記載の通信装置において、 データ生成回路は、アナログ変換処理前のＧ３ファクシ
   ミリ送信用波形データを生成する回路から成ることを特
   徴とする通信装置。
5. 【請求項５】 請求項１または２に記載の通信装置にお
   いて、 高速ディジタル回線は、ＩＳＤＮ回線から成ることを特
   徴とする通信装置。