JP2000058577A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP2000058577A
JP2000058577A JP10230887A JP23088798A JP2000058577A JP 2000058577 A JP2000058577 A JP 2000058577A JP 10230887 A JP10230887 A JP 10230887A JP 23088798 A JP23088798 A JP 23088798A JP 2000058577 A JP2000058577 A JP 2000058577A
Authority
JP
Japan
Prior art keywords
formed
layer
metal
metal layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10230887A
Other languages
Japanese (ja)
Other versions
JP3638085B2 (en
Inventor
Yutaka Makino
Eiji Watanabe
Hiroyuki Yoda
博行 依田
英二 渡辺
豊 牧野
Original Assignee
Fujitsu Ltd
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, 富士通株式会社 filed Critical Fujitsu Ltd
Priority to JP23088798A priority Critical patent/JP3638085B2/en
Publication of JP2000058577A publication Critical patent/JP2000058577A/en
Application granted granted Critical
Publication of JP3638085B2 publication Critical patent/JP3638085B2/en
Anticipated expiration legal-status Critical
Application status is Expired - Fee Related legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To improve the realiability of a semiconductor device by forming first and second metallic layers on an electrode formed on a semiconductor substrate in sequence through an electroless plating method, so as to prevent the deterioration of joint between a lump electrode and a pad electrode thereunder. SOLUTION: After forming a pad electrode 42 by patterning, an uneven flaw 46 which is formed on the surface of the pad electrode by the sharp tip of a probe during confirmation of property is covered entirely by forming an Ni film 48 as a first barrier metal layer at the same depth as or more than that of the flaw 46 by an electroless plating, forming a flat surface on the Ni film 48 as a barrier metal. Next, Ti and Ni films are formed as a second barrier metal layer 50 on the first barrier metal layer 48 and an insulation film 44. Thus, an Al comprising a lower pad electrode 42 and Pb and Sn comprising a bump electrode 52 are diffused mutually and bidirectionally, and a part of Al hits the bump electrode 52, thereby preventing the deterioration of contact property.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、半導体装置のパッド電極構造に係り、パッド電極の下層に特有のバリアメタル層の構造を有する半導体装置のパッド電極構造に関する。 The present invention relates to relates to a pad electrode structure of a semiconductor device, a pad electrode structure of a semiconductor device having a structure characteristic of the barrier metal layer below the pad electrode. 基板上の半導体素子内部に形成されたパッド電極を、半導体素子実装用の基板に電気的及び機械的に接続するために、パッド電極上に外部接続用の突起電極を形成する必要がある。 A semiconductor element formed inside the pad electrode on the substrate, in order to electrically and mechanically connected to a substrate for mounting a semiconductor element, it is necessary to form the protruding electrodes for external connection on the pad electrode.

【0002】そこで本発明では、半導体装置の信頼性を損うことなく、半導体素子のパッド電極上に外部接続用突起電極を形成する際の、パッド電極の新規な構造を提供するものである。 [0002] Therefore, in the present invention, without impairing the reliability of the semiconductor device, when forming the protruding electrodes for external connection on the pad electrode of the semiconductor element, there is provided a novel structure of the pad electrodes. 一般の半導体装置の製造過程においては、ウェハープロセスが終了した時点、及びそのウェハーを各チップ毎にスライスし、パッケージに実装する前の段階において、各半導体素子が電気的に正常な動作を示すことを確認する必要がある。 In the manufacturing process of a general semiconductor device, when the wafer process is completed, and then slicing the wafer into each chip, before the step of mounting the package, that each semiconductor device exhibits electrical normal operation it is necessary to confirm the. このために、半導体素子の表面上に形成されたパッド電極にプローブ針を当て、ウェハ毎またはチップ毎に電気的な動作試験を行う。 For this, it is applying a probe needle to a pad electrode formed on a surface of a semiconductor device, performing an electrical operation test for each or every chip wafer.

【0003】上記動作試験では、上述のようにウェハープロセスにより形成されたAlよりなるパッド電極上にプローブ針を、圧力をかけるように当てる必要があるため、パッド電極表面は先端の尖ったプローブ針により凹凸状の傷が形成されることになる。 [0003] In the above operation test, since the probe needles on a pad electrode made of Al formed by wafer processing as described above, it is necessary to apply to apply pressure, the pad electrode surface tip sharpened probe needles so that the uneven shape of the wound is formed. 本発明は、このようにして形成された凹凸を有するパッド電極表面上に、上記外部接続用突起電極を良好に形成し、半導体装置の実装性及び電気特性等の点において、信頼性の高いパッド電極の構造を提供するものである。 The present invention, the pad electrode on the surface having the thus formed irregularities, the protruding electrode the external connection satisfactorily formed, in terms of such mounting and electrical characteristics of the semiconductor device, a highly reliable pad there is provided a structure of the electrode.

【0004】 [0004]

【従来の技術】図1(A)〜(E)は、従来におけるパッド電極上に外部接続用突起電極の形成工程を示す図である。 BACKGROUND ART FIG. 1 (A) ~ (E) are diagrams showing the process of forming the external connection protruding electrodes on the pad electrode in the prior art. 図1(A)は、基板10上に、Alよりなるパッド電極12及び14をパターニングにより形成し、パッド電極12及び14以外の領域には、熱酸化によって形成された酸化膜よりなる絶縁膜16を示す。 1 (A) is, on the substrate 10, is formed by patterning the pad electrodes 12 and 14 made of Al, in a region other than the pad electrodes 12 and 14, made of oxide film formed by thermal oxidation insulating film 16 It is shown. パッド電極12及び14の表面上には、形成後に行ったプローブ試験によって生じた凹凸である傷20及び22を示す。 On the surface of the pad electrodes 12 and 14, it shows a wound 20 and 22 is uneven caused by the probe test performed after formation.

【0005】次に図1(B)に示すように、パッド電極12及び14上に突起電極32を形成する必要がある。 [0005] Next, as shown in FIG. 1 (B), it is necessary to form a protrusion electrode 32 on the pad electrode 12 and 14.
一般に、はんだ合金よりなる突起電極とAlよりなるパッド電極とを接合させる場合に、その接合面においては、はんだ合金を構成する元素であるSnやPb等がA Generally, in the case of bonding the pad electrode made of projecting electrode and Al made of solder alloy, in its joint surface, Sn and Pb or the like as an element constituting the solder alloy A
l電極中に拡散して、接合を破壊するのを防止するために、その接合面にバリアメタルという金属層を介在させる。 It diffuses into l electrodes, in order to prevent to break the joint, interposing the metal layer that the barrier metal on the bonding surface.

【0006】従って従来の方法では図1(B)に示すように、バリアメタル層24として、それぞれ500nm Accordingly, as in the conventional method shown in FIG. 1 (B), as the barrier metal layer 24, 500 nm, respectively
の厚さのTiとNiとの2層からなる金属膜24をスパッタ法により、電極12及び14上と、絶縁膜16上に形成する。 By sputtering a metal film 24 made of two layers of a thickness of the Ti and Ni of the electrode 12 and the upper 14, is formed on the insulating film 16. さらに図1(C)の、電極12の拡大図に示すように、フォトレジスト膜26をパターニングにより電極12上を開口するように形成し、開口部28のバリアメタル24上にNi膜30を電解めっき法により2μ Further in FIG. 1 (C), as shown in the enlarged view of the electrode 12, the photoresist film 26 is formed so as to open the upper electrode 12 by patterning, electrolysis Ni film 30 on the barrier metal 24 of the opening 28 2μ by plating
m の厚さに形成する。 Formed to a thickness of m.

【0007】その後、図1(D)に示すように、PbとSnよりなる突起電極32を電解めっき法により50μ [0007] Thereafter 50.mu., as shown in FIG. 1 (D), the projection electrode 32 made of Pb and Sn by electroplating
m の厚さに形成する。 Formed to a thickness of m. 続いて図1(E)において、フォトレジスト膜26を除去すると共に、フォトレジスト2 Subsequently, in FIG. 1 (E), to remove the photoresist film 26, the photoresist 2
6下層に残ったTi膜及びNi膜24の一部をウェットエッチングにより除去する。 Some of the remaining Ti layer and Ni layer 24 to 6 lower is removed by wet etching. さらに突起電極32をその融点温度より高い温度にてリフローすることによって、 By further reflowing the protruding electrode 32 at a temperature above its melting point temperature,
図示しないはんだボールが形成される。 Solder balls (not shown) is formed.

【0008】 [0008]

【発明が解決しようとする課題】しかしながら、上記従来における突起電極形成方法においては、以下に述べる問題点がある。 [SUMMARY OF THE INVENTION However, in the protruding electrode forming method of the prior art, there are problems described below. 図1(C)の工程において、傷20が形成された電極12の表面上に、バリアメタル層24を成膜した状態では、同図に示すように傷20の凹部21 In the step of FIG. 1 (C), the surface of the electrode 12 scratches 20 are formed, in the state where the formation of the barrier metal layer 24, the recess 21 of the wound 20 as shown in FIG.
は、バリアメタル膜が形成されない凹部領域21となる。 Is a recessed region 21 where the barrier metal film is not formed. このような状態でさらにその表面上に、電解めっき法によりNi膜30を2μm の厚さに、さらに突起電極32を50μm の厚さに形成した場合には、以下のような問題が発生する。 Further on the surface thereof in such a state, the thickness of 2μm a Ni film 30 by electrolytic plating, further in the case of forming the projection electrodes 32 to a thickness of 50μm, the following problem arises.

【0009】即ち、バリアメタル24が形成されない凹部領域21を介して、突起電極32を構成するSnあるいはPbが拡散して、下層のパッド電極12中へ達し、 [0009] That is, through a recessed region 21 where the barrier metal 24 is not formed, diffuse Sn or Pb constituting the projection electrodes 32, reaches the lower layer to the pad electrode 12 in,
あるいは逆に、パッド電極12の構成元素であるAl Or, conversely, it is a constituent element of the pad electrode 12 Al
が、凹部21から容易にその上層のNi膜30及び突起電極膜32内部に拡散し、結果としてコンタクト抵抗が上昇したり、突起電極32が剥離する等、接合を破壊してしまうことになる点である。 But easily diffused into the Ni film 30 and the protruding electrode film 32 of the upper layer from the recess 21, the contact resistance or increased as a result, like the projection electrodes 32 is peeled off, the point that would destroy the junction it is.

【0010】本従来例における電解めっき法により形成されたNi膜30は、Ni膜30の下層のバリアメタル層24と同様の作用を奏せしめることを目的として形成した膜であって、上記不純物の拡散を防止させるためのものである。 [0010] Ni film 30 formed by electrolytic plating in this conventional example, a film formed for the purpose of occupying Sose operations and effects similar to those of the lower layer of the barrier metal layer 24 of Ni film 30, the impurity diffusion is intended to be prevented. ところが、バリアメタル24が形成されない凹部領域21においては、上述したようにその上層の電解めっき法によるNi膜30が形成されない場合があり、特に傷20が大きく、バリアメタル24が形成されない凹部領域21が顕著である場合には、凹部21ではNi膜30は形成されない。 However, in the recessed region 21 where the barrier metal 24 is not formed, may Ni film 30 is not formed by electrolytic plating of the upper layer as described above, particularly large wound 20, recesses barrier metal 24 is not formed region 21 If is significant, Ni film 30 in the recess 21 is not formed. 本従来例では、バリアメタル24が形成されない凹部21を補うために、バリアメタル24の上層にさらに電解めっき法によるバリアメタル層であるNi膜30を形成するものである。 In this conventional example, in order to compensate for the recess 21 of the barrier metal 24 is not formed, and forms a Ni film 30 is a barrier metal layer by further electrolytic plating on the upper layer of the barrier metal 24. しかしながら、一般に電解めっき法により形成される金属膜のバリアメタルとしての機能は、スパッタ法により形成されるバリアメタルよりも劣り、不純物の拡散を阻止する機能は低いことが知られている。 However, generally functions as a barrier metal of the metal film formed by electroless plating method, inferior to the barrier metal is formed by sputtering, the ability to prevent the diffusion of impurities it is known low. このために、本実施例のように、バリアメタル24が形成されない凹部領域21 For this, as in the present embodiment, the recessed region 21 of the barrier metal 24 is not formed
を介して、不純物の拡散現象が生じ、パッド電極10と突起電極32との接合の不良を生じることになる。 Through, diffusion occurs phenomenon of impurities will result in a failure of the bond between the pad electrode 10 and the bump electrode 32.

【0011】よって、本従来例では、バリアメタル層2 [0011] Therefore, in the present conventional example, the barrier metal layer 2
4が一部において形成されない凹部21に起因して、上述した不純物の拡散を生じ、その結果、当接合のコンタクト抵抗が上昇し、あるいはまた、バリアメタル層24 4 Due to the recess 21 is not formed in a portion, resulting diffusion of impurities as described above, as a result, the contact resistance increases for those bonding, or alternatively, the barrier metal layer 24
とその上層の突起電極32の間の剥離を生じる等、半導体素子の使用が不能となるという事態を生じることになる。 And the like cause delamination between the upper layer of the bump electrode 32 will result in a situation that use of the semiconductor device is disabled.

【0012】本発明は上記の点に鑑みてなされたものであり、突起電極とその下層のパッド電極との接合の劣化を防止することにより、信頼性の向上を図った半導体装置を提供することを目的とする。 The present invention has been made in view of the above, by preventing the degradation of the junction of the bump electrode and the underlying pad electrodes, to provide a semiconductor device with improved reliability With the goal.

【0013】 [0013]

【課題を解決するための手段】本発明は、上記問題に鑑みなされたものであり、以下に述べる各手段を講じたことを特徴とする。 SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, it is characterized in that by practice of the means described below. 請求項1記載の発明では、半導体基板と、前記半導体基板上に形成された電極と、前記電極上に形成され、無電解めっき法により形成された第1の金属層を有することを特徴とする。 In the first aspect of the present invention, a semiconductor substrate, said formed on a semiconductor substrate electrodes are formed on the electrode, and having a first metal layer formed by electroless plating .

【0014】請求項2記載の発明では、前記第1の金属層上に、さらにスパッタ法及び蒸着法のうちいずれか一の方法により形成された第2の金属層と、前記第2の金属層上に形成された突起電極とを有することを特徴とする。 [0014] In the present invention of claim 2, wherein the first metal layer, further a second metal layer formed by any of methods of sputtering and vapor deposition, said second metal layer and having a protruding electrode formed thereon. 請求項1乃至2記載の発明によれば、プローブ試験によって形成されたパッド電極上の凹凸を伴う傷は、電解めっき法により形成された第1の金属層によって完全に覆われて平坦化することにより、傷がその上層の第2 According to the invention of claim 1 or 2, wherein the wound with irregularities on the pad electrodes formed by the probe test, be flattened completely covered with the first metal layer formed by electrolytic plating Accordingly, scratches of the upper second
の金属層に影響を与えないようにすることができ、さらに第2の金属層をスパッタ法もしくは蒸着法により形成することにより、電解めっき法による突起電極の形成を容易にすると共に、突起電極とのコンタクトが破壊されにくくすることができる。 Can so as not to affect the metal layer, by further forming the second metal layer by sputtering or vapor deposition, as well as to facilitate the formation of the bump electrode by electrolytic plating, and the protruding electrode it is possible that the contact be less likely to be destroyed.

【0015】また、第1の金属層により傷を完全に埋めることができるため、第2の金属層を複数のすべてのパッド電極を覆うように形成することにより、その上層に突起電極を電解めっき法により形成する際に、すべてのパッド電極を同一の電位に設定でき、全パッド電極に対して同時に突起電極の形成が可能となる。 Further, since it is possible to completely fill the wound by the first metal layer, by forming the second metal layer to cover the plurality of all of the pad electrode, electrolytic plating bump electrodes thereon in forming by law, all of the pad electrode can be set to the same potential, the formation of the protruding electrodes can be performed simultaneously for all the pad electrodes. 請求項3記載の発明では、前記第1の金属層は、Ni、Cu及びPd In the invention of claim 3, wherein said first metal layer, Ni, Cu and Pd
のうちいずれか一の金属を用いた無電解めっき法によって形成したことを特徴とする。 Characterized by being formed by an electroless plating method using any one of metal selected.

【0016】請求項3記載の発明によれば、各パッドが電気的に分離した状態であっても、第1の金属層を無電解めっき法により、各パッド上に容易に形成することができ、パッド電極上の凹凸に伴う傷を完全に覆う事ができる。 According to the third aspect of the invention, even in a state in which each pad is electrically isolated, the first metal layer by electroless plating, can be easily formed on each pad the wound caused by the irregularities on the pad electrode can be completely covered. 請求項4記載の発明では、前記第1の金属層は、 In the invention of claim 4, wherein the first metal layer,
Pd、Zn及びNiのうちいずれか一の金属による置換法を用いた無電解Niめっき法によって形成したことを特徴とする。 Pd, characterized by being formed by Zn and electroless Ni plating method using a substitution method according to any one of the metal selected and Ni.

【0017】請求項4記載の発明によれば、第1の金属層を無電解めっき法により、容易に形成することができる。 According to the fourth aspect of the present invention, the first metal layer by electroless plating, can be easily formed. 請求項5記載の発明では、前記第2の金属層は1層よりなり、Ni、CuおよびPdのうちいずれか一の金属よりなることを特徴とする。 In the invention of claim 5, wherein the second metal layer is made of one layer, Ni, characterized by comprising from any one metal selected from Cu and Pd. 請求項6記載の発明では、前記第2の金属層はさらに第1層の金属膜と第2層の金属膜との2層よりなり、前記第1層の金属膜は、T In the invention of claim 6, wherein the second metal layer is made of further two layers of a first layer of a metal film and a metal film of the second layer, the metal film of the first layer, T
i,Cr,TiWおよびMoのうちいずれか一の金属よりなり、前記第2層の金属膜は、Ni、CuおよびPd i, Cr, made from either one metal of TiW and Mo, the metal film of the second layer, Ni, Cu and Pd
のうちいずれか一の金属よりなることを特徴とする。 Characterized by comprising from any one metal selected from.

【0018】請求項7記載の発明では、前記第2の金属層はさらに第1層の金属膜と第2層の金属膜と第3層の金属膜の3層よりなり、前記第1層及び第2層の金属膜はTi,Cr,TiWおよびMoのうちいずれか二の金属よりなり、前記第3層の金属膜は、Ni、CuおよびPdのうちいずれか一の金属よりなることを特徴とする。 [0018] In the present invention of claim 7, wherein the second metal layer is made of further three layers of the first layer of a metal film and a second layer of a metal film and a metal film of the third layer, the first layer and metal film of the second layer is Ti, Cr, consists either second metal of TiW and Mo, the metal film of the third layer, characterized by consisting of any one metal selected from Ni, Cu and Pd to.

【0019】請求項5乃至7記載の発明によれば、第2 According to the invention of claim 5 to 7, wherein, the second
の金属層を形成することにより、パッド電極中のAlが突起電極中へ拡散することを防止し、また突起電極中のPbもしくはSnがパッド電極中へ拡散することを防止することによって、コンタクトが破壊されるのを回避することができると共に、パッド電極と突起電極との密着性を向上させることができる。 By forming a metal layer, by preventing the Al in the pad electrode is prevented from diffusing into the protruding electrodes and Pb or Sn in the protruding electrode from diffusing into the pad electrodes, contacts it is possible to avoid the destruction, it is possible to improve the adhesion between the pad electrode and the bump electrode.

【0020】請求項8記載の発明では、前記第2の金属層の上層に、前記突起電極を電解めっき法により形成したことを特徴とする。 [0020] In the invention of claim 8, the upper layer of the second metal layer, characterized in that said protruding electrode is formed by electrolytic plating. 請求項9記載の発明では、前記突起電極は、Pd、Ni、Cu、SnとPbの合金、A In the invention of claim 9, wherein the protruding electrode, Pd, Ni, Cu, an alloy of Sn and Pb, A
u、SnとAgの合金からなる群から選択される少なくとも一の金属により形成したことを特徴とする。 u, characterized by being formed by at least one metal selected from the group consisting of an alloy of Sn and Ag.

【0021】請求項8乃至9記載の発明によれば、パッド電極上に突起電極を信頼性良く形成することができ、 According to the invention of claim 8 or 9, wherein it is possible to reliably form the protruding electrodes on the pad electrodes,
半導体素子を基板上に実装することができる。 It is possible to mount the semiconductor elements on a substrate. 請求項1 Claim 1
0記載の発明では、前記第2の金属層と前記突起電極との間に、Au,PtおよびPdのうちいずれか一の金属よりなる酸化防止被膜を形成したことを特徴とする。 0 In the invention described, between the protruding electrode and the second metal layer, Au, and wherein the forming the oxidation prevention film made of any one metal selected from Pt and Pd.

【0022】請求項10記載の発明によれば、第1の金属層を形成した後に、第1の金属層表面が酸化するのを防止することができ、突起電極形成後のコンタクトを良好のに維持することができる。 According to the invention of claim 10 wherein, after forming the first metal layer, it is possible to first metal layer surface is prevented from oxidation, to improve the contact after the protruding electrode forming it can be maintained. 請求項11記載の発明では、半導体基板と、前記半導体基板上に形成された電極と、前記電極上に形成され、無電解めっき法により形成された第1の金属層と、前記第1の金属層上に、スパッタ法および蒸着法のうちのいずれか一の方法により形成された第2の金属層と、前記第2の金属層上に、電解めっき法により形成された第3の金属層と、前記第3の金属層上に形成された突起電極とを有することを特徴とする。 In the invention of claim 11, wherein the semiconductor substrate, wherein the electrode formed on the semiconductor substrate, is formed on the electrode, a first metal layer formed by electroless plating, the first metal on the layer, a second metal layer formed by any of methods of sputtering and vapor deposition, on the second metal layer, and a third metal layer formed by electrolytic plating , and having a third projecting electrodes formed on the metal layer.

【0023】請求項12記載の発明では、前記第3の金属層は、Ni、CuおよびPdのうちいずれか一の金属よりなることを特徴とする請求項11乃至12記載の発明によれば、プローブ試験によって形成されたパッド電極上の凹凸を伴う傷は、電解めっき法により形成された第1の金属層によって完全に覆われて平坦化することにより、傷がその上層の第2の金属層に影響を与えないようにすることができ、第2の金属層をスパッタ法もしくは蒸着法により形成し、さらにその上層に第3の金属層を形成することにより、不純物の拡散を防止する効果を増大させ、電解めっき法による突起電極の形成をさらに容易にすると共に、突起電極とのコンタクトが破壊されにくくすることができる。 [0023] In the invention of claim 12 wherein, said third metal layer, Ni, according to the invention of claims 11 to 12, wherein a formed of any one metal selected from Cu and Pd, wounds with irregularities on the pad electrodes formed by the probe test, by flattened completely covered with the first metal layer formed by electrolytic plating, the second metal layer scratches of the upper layer It can prevent affecting, by a second metal layer formed by sputtering or vapor deposition, and further forming a third metal layer thereon, the effect of preventing diffusion of impurities increases, thereby further facilitating the formation of the bump electrode by electrolytic plating, the contact between the projection electrodes can be difficult to destroy.

【0024】また、第1の金属層により傷を完全に埋めることができるため、第2の金属層を複数のすべてのパッド電極を覆うように形成することにより、第3の金属層を形成した上で、その上層に突起電極を電解めっき法により形成する際に、すべてのパッド電極を同一の電位に設定でき、全パッド電極に対して同時に突起電極の形成が可能となる。 Further, since it is possible to completely fill the wound by the first metal layer, by forming the second metal layer to cover the plurality of all of the pad electrode, forming a third metal layer above, when formed by electrolytic plating bump electrodes thereon, all of the pad electrode can be set to the same potential, the formation of the protruding electrodes can be performed simultaneously for all the pad electrodes.

【0025】請求項13記載の発明では、前記第3の金属層と前記突起電極との間に、Au,PtおよびPdのうちいずれか一の金属よりなる酸化防止被膜を形成したことを特徴とする。 [0025] In the present invention of claim 13 wherein the wherein between the third metal layer and the protrusion electrode, Au, to form an oxide prevention film made of any one metal selected from Pt and Pd to. 請求項13記載の発明によれば、第3の金属層と突起電極との間に酸化防止被膜を介在させることにより、第3の金属層の酸化を防止することができる。 According to claim 13 the invention described, by interposing antioxidant film to between the third metal layer and the bump electrode, it is possible to prevent oxidation of the third metal layer.

【0026】 [0026]

【発明の実施の形態】次に、本発明の実施の形態について図2及び図3と共に説明する。 BEST MODE FOR CARRYING OUT THE INVENTION Next, an embodiment of the present invention is described in conjunction with FIGS. [ 第1の実施例]まず本発明における第1の実施例について図2を基に説明する。 A first embodiment of the First Embodiment] First present invention will be described with reference to FIG. 図2(A)〜(E)に示す工程は、第1の実施例におけるパッド電極の製造工程を示す図である。 The step shown in FIG. 2 (A) ~ (E) are diagrams showing a manufacturing process of a pad electrode in the first embodiment.

【0027】図2(A)に示す工程では、従来の例と同様にして、半導体基板40(例えば半導体チップ)上にパッド電極42をパターニングにより形成し、パッド電極42以外の領域に熱処理によって基板表面を酸化し、 [0027] In the step shown in FIG. 2 (A), in the same manner as in the conventional example, a pad electrode 42 is formed by patterning on a semiconductor substrate 40 (e.g., semiconductor chip) substrate by heat treatment in a region other than the pad electrodes 42 by oxidizing the surface,
酸化膜よりなる絶縁膜44を形成する。 Forming an insulating film 44 made of oxide film. さらに、パッド電極42を形成後に、半導体素子の電気特性を試験し、 Further, after the formation of the pad electrode 42, to test the electrical characteristics of a semiconductor element,
特性の良否を確認する工程が実施される。 Step of confirming the quality of the characteristics is carried out. 即ちこの工程では、半導体素子表面上の各パッド電極の位置に対応するように、半導体素子の電気特性試験用のテスタの先端の、プローブなる先端の尖った針が、パッド電極に一定の弱い圧力をかけるように設置され、電気特性が計測される。 That is, in this step, so as to correspond to the positions of the pad electrodes on the semiconductor device surface, the tip of the tester for electrical characteristics testing of the semiconductor device, the probe becomes sharp needle tip, a weak pressure of a constant to the pad electrode It is provided to exert the electrical characteristics are measured.

【0028】従って、計測時にプローブの先端は、パッド電極表面よりやや電極内部へ入り込む形で設置され、 [0028] Therefore, the tip of the probe at the time of measurement, are installed in a manner that enters into a little inside the electrode from the pad electrode surface,
パッド電極表面にはプローブ針の形状に沿うように凹凸が形成されることになる。 The pad electrode surface so that the irregularities are formed along the shape of the probe needle. このようにして凹凸が形成されたパッド電極上の傷46は、パッド電極と、後の工程においてその表面に形成する突起電極52との間のコンタクトの特性に悪影響を与えることになる。 Thus scratches 46 on the pad electrode irregularities are formed will adversely affect the characteristics of the contact between the bump electrode 52 formed on the surface of the pad electrode, after the step.

【0029】上記問題を回避するために本実施例では、 [0029] In the present embodiment in order to avoid the above problems,
図2(B)に示す工程のように、図2(A)の工程で生じた傷46を有するパッド電極42上に、第1のバリアメタル層としてNiを用いた無電解めっき法によりNi As the process shown in FIG. 2 (B), on the pad electrode 42 having a flaw 46 produced in the step of FIG. 2 (A), Ni by electroless plating using Ni as the first barrier metal layer
膜48を約2μm の厚さに形成する。 To form a film 48 to a thickness of about 2 [mu] m. 尚、前記無電解めっき法では、Niに代えてCuあるいはPdを用いてもよい。 Incidentally, the electroless plating method may be used Cu or Pd instead of Ni.

【0030】ここでNi膜48の形成に際し、無電解めっき法を用い、電解めっき法を用いないのは以下の理由による。 [0030] Here, upon the formation of the Ni film 48, using an electroless plating method, not using an electrolytic plating method for the following reasons. 即ち、傷46を有するパッド電極42において、複数のパッド電極のうち、パッド電極によって傷の深さが異なり、傷46がパッド電極42の下層のシリコン基板にまで達している場合とそうでない場合がある。 That is, in the pad electrode 42 having a flaw 46, among the plurality of pad electrodes, different depths of the wound by the pad electrodes, may scratch 46 is otherwise the case that reaches the silicon substrate of the underlying pad electrodes 42 is there.
電解めっき法を実施する際には、成膜する母体であるすべてのパッド電極を同一の電位に設定する必要があるが、上記の場合にはそれが困難となり、電解めっき法を使用することができないことになる。 In carrying out the electrolytic plating method, it is necessary to set all of the pad electrode is mother of forming a film on the same potential, in the above case it becomes difficult, the use of electrolytic plating You will not be able to.

【0031】また一方で、電解めっき法による成膜では、電界を印加する等の余分な手間がかかる点で、電界を印加する必要のない無電解めっき法の方がコストを抑制できる利点も有する。 [0031] On the other hand, with the film formation by electroless plating, the extra time-consuming viewpoint of applying an electric field, also benefits towards the electroless plating is not necessary to apply an electric field can be suppressed cost . 無電解めっき法によるNi膜4 Ni film 4 by electroless plating method
8の形成は、Pd,ZnあるいはNiを用いた置換法により行うことができる。 Formation of 8 can be performed Pd, the substitution method using Zn or Ni. 置換法による成膜では、使用した元素であるPd,ZnあるいはNiと、パッド電極4 In film formation by substitution method, and Pd, Zn or Ni is an element used, the pad electrode 4
2の構成元素であるAlとが相互に関与することによって、Al電極表面上に新たなNi膜48が形成される。 By and a second constituent element Al is involved with each other, new Ni film 48 on the Al electrode surface.
従って、Al電極表面上以外の領域では、置換作用は生ぜず、Ni膜48は成膜されない。 Accordingly, in a region other than the Al electrode surface without developing the substituent effects, Ni film 48 is not deposited.

【0032】上記工程により、無電解めっき法によるN [0032] By the above process, N by electroless plating method
i膜48を、傷46の深さと同程度またはそれ以上の厚さに形成することにより、プローブ試験において生じた傷46に伴う凹凸は完全に覆われ、バリアメタル層であるNi膜48は、平坦な表面が得られる。 The i layer 48, by forming the depth and equal to or more the thickness of the wound 46, irregularities caused by scratches 46 produced in the probe test is completely covered, Ni film 48 as the barrier metal layer, a flat surface can be obtained. 次に図2 Next, FIG. 2
(C)の工程において、図2(B)の工程で形成した第1のバリアメタル層48の上層、及び絶縁膜44の上層に、従来における第1のバリアメタル形成工程と同様に、第2のバリアメタル層50として、Tiを約500 In the step of (C), the upper layer of first barrier metal layer 48 formed in the step of FIG. 2 (B), and the upper insulating film 44, as in the first barrier metal forming step in the conventional, second as the barrier metal layer 50, about the Ti 500
nm、さらにNiを約500nmの厚さに、スパッタ法あるいは蒸着法により成膜する。 nm, further to a thickness of about 500nm to Ni, is deposited by sputtering or vapor deposition method.

【0033】図2(C)の工程における第2のバリアメタル層50形成工程は、従来の例において記述したように、下層のパッド電極42を構成するAlと、以降の工程で形成する突起電極52を構成するPb及びSnとが、相互に双方向に拡散することによって、Alの一部が突起電極52側へ突き出たり、あるいはPbやSnの一部がパッド電極42側へ突き出るという現象を防止し、コンタクト抵抗が上昇したり、コンタクト部の突起電極52の剥がれ等のコンタクト特性の劣化を防止する効果を有する。 The second barrier metal layer 50 forming step in the process of FIG. 2 (C), as described in the conventional example, and Al constituting the lower layer of the pad electrode 42, protruding electrodes formed in the subsequent step and Pb and Sn constituting the 52 cross by diffusion in both directions, the or protruding portion of the Al is to protruding electrode 52 side, or the phenomenon that some Pb or Sn protrude to the pad electrode 42 side preventing, or the contact resistance increases, has the effect of preventing the deterioration of the contact characteristics of peeling of the bump electrode 52 of the contact portion.

【0034】また、第2のバリアメタル層50を他のパッド電極42をも同時に覆うように形成することによって、後の工程で突起電極52を形成する複数のパッド電極42間が、同一の金属層50によって短絡される。 Further, by forming a second barrier metal layer 50 so as to be covered at the same time the other pad electrode 42, while a plurality of pad electrodes 42 for forming the protruding electrodes 52 in a later step, the same metal It is short-circuited by the layer 50. 従って電解めっき法による突起電極52を成膜時に、複数の金属層50はすべて同一の電位とすることが可能となり、突起電極52を電解めっき法により容易に形成することが可能となる効果をも有する。 Therefore the projecting electrode 52 by electroless plating at the time of film formation, all of the plurality of metal layers 50 is possible to the same potential, even the effect becomes possible to easily form the protruding electrodes 52 by an electrolytic plating method a.

【0035】尚、第2のバリアメタル層50としてTi [0035] Incidentally, Ti as the second barrier metal layer 50
に代えて、Cr、TiWあるいはMoを、またNiに代えて、CuあるいはPdを用いてもよい。 Instead, Cr, a TiW or Mo, also in place of Ni, may be used Cu or Pd. また、第2のバリアメタル層50として1層よりなる金属層であって、Ni、Cu及びPdを用いてもよい。 Further, a metal layer consisting of one layer as the second barrier metal layer 50, Ni, may be used Cu and Pd. あるいはさらに、第2のバリアメタル層50として3層よりなる金属膜を用い、第1層及び第2層の金属膜としてTi、C Or further, using a metal film made of three layers as the second barrier metal layer 50, Ti as a metal film of the first layer and the second layer, C
r、TiW及びMoより選択される任意の二の金属を、 r, any second metal selected from TiW and Mo,
また第3層の金属膜としてNi、CuあるいはPdを用いてもよい。 The Ni as a metal film of the third layer may be made of Cu or Pd.

【0036】さらに図2(C)の工程において、パッド電極42以外の領域の酸化膜44の領域上にフォトレジスト膜54をパターニング形成する。 Furthermore, in the step of FIG. 2 (C), the patterned photoresist film 54 on a region of the oxide film 44 in the region other than the pad electrodes 42. 次に、同図2 Next, FIG. 2
(C)の工程において、第2のバリアメタル層50が酸化されやすい金属として、例えばCuやTi等である場合には、酸化を防止する目的で酸化防止被膜51として、例えばAu,Pt,Pd等の金属膜51を2μm程度の厚さに形成する。 In the step of (C), as the metal second barrier metal layer 50 is easily oxidized, if for example Cu or Ti, etc. as antioxidant film 51 in order to prevent oxidation, for example Au, Pt, Pd forming a metal film 51 and the like to a thickness of about 2 [mu] m. さらに続いて、酸化防止被膜51 Further subsequently, oxidation film 51
の上層に電解めっき法によりSnとPbの合金よりなる突起電極52を形成する。 Forming a projection electrode 52 made of an alloy of Sn and Pb by electrolytic plating on the upper layer.

【0037】尚、突起電極52としてSnとPbの合金に代えて、Pd、Ni、Cu、AuあるいはSnとAg [0037] Instead of an alloy of Sn and Pb as protruding electrodes 52, Pd, Ni, Cu, Au or Sn and Ag
の合金のうちより選択される一の金属、もしくはPd、 One metal or Pd, which is selected from among the alloy,
Ni、Cu、AuあるいはSnとAgの合金のうちより選択される任意の数の金属の組み合わせであってもよい。 Ni, Cu, or a combination of any number of metals selected from among the alloys of Au or Sn and Ag. さらにその後、図2(D)の工程では、フォトレジスト膜54を除去すると共に、フォトレジスト膜54上に形成された酸化防止被膜51と突起電極52の一部をも同時に除去する。 Thereafter, in the step of FIG. 2 (D), the photoresist to remove the membrane 54, is also removed at the same time a portion of the photoresist film 54 antioxidant film 51 formed on the projection electrodes 52.

【0038】次に、同図2(D)の工程では、突起電極52が形成されていない領域の第2のバリアメタル層5 Next, in the process of the FIG. 2 (D), the second barrier metal layer in the region where the projection electrodes 52 are not formed 5
0を、選択的にウェットエッチング法により除去する。 0 is selectively removed by wet etching.
外部接続用突起電極52によって、半導体素子100を実装する際には、突起電極52をその融点以上の温度下においてリフローすることにより、図示しないはんだボールを形成する。 An external connection protruding electrode 52, when mounting the semiconductor device 100, by reflow at a temperature above its melting point projecting electrodes 52, forming solder balls (not shown).

【0039】以上の本実施例のように、プローブ試験時に生じた凹凸を有するパッド電極42上の傷46は、その表面に無電解めっき法によって第1のバリアメタル層48を成膜することにより、第1のバリアメタル層48 [0039] Thus in this embodiment, wound 46 on the pad electrode 42 having the irregularities generated during the probe test, by forming the first barrier metal layer 48 by an electroless plating method on the surface , the first barrier metal layer 48
はパッド電極表面上の傷46を完全に覆うことにより、 By the completely covering the wound 46 on the pad electrode surface,
第1のバリアメタル層48上にはほぼ平坦な表面が得られる。 It is substantially planar surface resulting on the first barrier metal layer 48.

【0040】さらに第2のバリアメタル層50を第1のバリアメタル層48上に形成し、傷46が存在するパッド電極42より離間させ、傷46の影響を受けないようにすることにより、上述したような、不純物が突起電極52とパッド電極42との間で拡散することを防止できる。 The further form a second barrier metal layer 50 on the first barrier metal layer 48, is separated from the pad electrode 42 scratches 46 is present, by not affected by the flaw 46, above the like, an impurity can be prevented from being diffused between the protruding electrode 52 and the pad electrode 42. その結果、上層の突起電極52とパッド電極42とのコンタクトを良好に保持し、突起電極52が剥離するのを防止できると共に、さらに突起電極52の電解めっき法による形成を容易にすることができる。 As a result, it is possible to contact with the upper layer of the bump electrode 52 and the pad electrode 42 and good retention, it is possible to prevent the projection electrodes 52 is peeled off, and further facilitating the formation by electrolytic plating of the bump electrode 52 . 尚、本実施例は、パッド電極42の材質としてAlを使用した場合であるが、Al中に他の不純物として、Cu,Si等を混入させた場合、および不純物を導入したSiを使用した場合であっても差し支えない。 Note that the present embodiment, if it is a case of using Al as the material of the pad electrode 42, as other impurities in Al, used Cu, when is mixed Si or the like, and Si introduced impurities no problem even.

【0041】[ 第2の実施例]次に第2の実施例について、図3を基に説明する。 [0041] About the second embodiment] Next, a second embodiment will be described with reference to FIG. 図3(A)〜(E)は、本発明における第2の実施例を示す図である。 Figure 3 (A) ~ (E) are diagrams showing a second embodiment of the present invention. 本実施例では、第1の実施例の工程の、第1及び第2のバリアメタル形成までは同一の工程であり、従って同一の効果を有する。 In this embodiment, the first embodiment of the process, until the first and second barrier metal formation is the same process, thus has the same effect.

【0042】まず図3(A)に示す工程では、前実施例と同様に、基板60上にAlよりなるパッド電極62をパターニングにより形成し、パッド電極62周辺領域の基板表面の表出した領域を熱酸化し、酸化膜よりなる絶縁膜64を形成する。 [0042] In the first step shown in FIG. 3 (A), as in the previous embodiment, the pad electrode 62 made of Al on the substrate 60 is formed by patterning, exposed regions of the substrate surface of the pad electrode 62 surrounding region the thermally oxidized to form an insulating film 64 made of oxide film. さらにパッド電極62形成後に、 After a further pad electrode 62 formed,
プローブ試験を行うことに伴い、パッド電極62の表面上には凹凸が形成され、傷66を生じる。 Along with performing the probe test, on the surface of the pad electrode 62 irregularities are formed, resulting in scratches 66.

【0043】次に図3(B)示す工程では、前実施例と同様に、パッド電極62上に、第1のバリアメタル層6 [0043] In next FIG 3 (B) shows the step, as in the previous embodiment, on the pad electrode 62, a first barrier metal layer 6
8として無電解めっき法によりNi膜68を約2μm の厚さに、Pd,ZnあるいはNiを用いた置換法により形成する。 The Ni film 68 by electroless plating to a thickness of about 2μm as 8, Pd, formed by substitution method using Zn or Ni. 同図3(B)の工程において、第1の実施例と同様に、無電解めっき法によるNi膜68を、傷46 In the step of the FIG. 3 (B), the as in the first embodiment, the Ni film 68 by electroless plating, scratches 46
の深さと同程度またはそれ以上の厚さに形成することにより、傷66に伴う凹凸は完全に覆われ、第1のバリアメタル層であるNi膜68は、平坦な表面が得られる。 By forming the depth comparable to or greater thickness, unevenness due to flaw 66 is completely covered, Ni film 68 which is a first barrier metal layer is a flat surface.

【0044】さらに図3(C)の工程では、まず第1の実施例と同様に、第1のバリアメタルNi層68の上層、及び絶縁膜64の上層に、第2のバリアメタル層7 [0044] In yet 3 steps (C), the first as in the first embodiment, the upper layer of first barrier metal Ni layer 68, and the upper insulating film 64, the second barrier metal layer 7
0として、Ti72を約500nm、さらにNi74を約500nmの厚さに、スパッタ法あるいは蒸着法により絶縁膜64及びパッド電極60上の領域に成膜する。 0, about 500nm and Ti72, further Ni74 to a thickness of about 500nm, is deposited in a region on the insulating film 64 and the pad electrode 60 by sputtering or vapor deposition method.
続いて同図3(C)の工程で、第2のバリアメタル層7 Then in the process of the FIG. 3 (C), the second barrier metal layer 7
0の上層の、パッド電極62上部の領域に、図示しない第1のフォトレジスト膜をパターニングにより形成し、 The upper layer of 0, the pad electrode 62 upper area, is formed by patterning a first photoresist film (not shown),
図示しない第1のフォトレジスト膜を形成した領域以外の表出した第2のバリアメタル層70のうち、上層のN Of the second barrier metal layer 70 which is exposed to the outside except for the formation of the first photoresist film (not shown) region, the upper layer of the N
i膜74のみを選択的にウェットエッチング法により除去する。 Only i layer 74 is selectively removed by wet etching. その後、図示しない第1のフォトレジスト膜を除去する。 Then, removing the first photoresist film (not shown).

【0045】さらに続いて、図3(D)の工程では、第2のフォトレジスト膜78を第2のバリアメタル層70 [0045] Further subsequently, FIG. 3 in the step of (D), the second photoresist film 78 second barrier metal layer 70
のうち、絶縁膜64の上層の、Ti72上の領域にのみ形成し、パッド電極62の上部の領域を開口するようにパターニング形成する。 Of, the upper insulating film 64, is formed only in a region on the Ti72, it is patterned so as to open the upper region of the pad electrode 62. 次に同図3(D)のように、開口部80の、Ni膜74の上層に、第3のバリアメタル層82として、電解めっき法によりNi膜82を形成する。 Then as shown in the FIG. 3 (D), the openings 80, the upper layer of the Ni film 74, a third barrier metal layer 82, to form the Ni film 82 by electrolytic plating.

【0046】この後に前実施例と同様にして、第3のバリアメタル層82が酸化されやすい金属である場合には、必要に応じて酸化を防止する目的で酸化防止被膜7 [0046] In analogy to the previous example, after the third barrier when metal layer 82 is easily oxidized metal, antioxidant to prevent oxidation if necessary coating 7
6を形成する。 6 to the formation. 続いて、最上層膜として突起電極形成用のPb及びSnよりなるめっき層84を約50μmの厚さに、電解めっき法により形成する。 Subsequently, to a thickness of about 50μm plating layer 84 made of Pb and Sn of protruding electrodes formed as the top layer film is formed by electrolytic plating.

【0047】尚、図3(D)の工程における第3のバリアメタル層82、及び突起電極84の形成法として電解めっき法を用いるが、第1の実施例と同様に、第3のバリアメタル層82と突起電極84を形成するすべてのパッド電極62は、第2のバリアメタル層中のTi膜72 [0047] Incidentally, the third barrier metal layer 82 in the step of FIG. 3 (D), the and uses a electrolytic plating method as the method of forming the projection electrodes 84, as in the first embodiment, the third barrier metal all of the pad electrode 62 to form a layer 82 and the bump electrode 84, Ti film 72 of the second barrier metal layer
により覆われて道通しているため、電解めっき実施時には同一の電位となる。 Since the through it has been by way covered by, the same potential during electroplating performed. 従って、第3のバリアメタル層8 Therefore, the third barrier metal layer 8
2及び突起電極84を電解めっき法により形成することが可能である。 2 and the projecting electrode 84 can be formed by electrolytic plating.

【0048】最後に、図3(E)の工程では、第2のフォトレジスト膜78を除去する。 Lastly, in the step of FIG. 3 (E), the removing the second photoresist film 78. さらに、第2のフォトレジスト膜78の下層に表出したTi層72を選択的にウェットエッチング法により除去する。 Furthermore, selectively removed by wet etching of Ti layer 72 that is exposed to the lower layer of the second photoresist film 78. この後に、外部接続用突起電極84によって、半導体素子110を実装する際には、突起電極84をその融点以上の温度下においてリフローすることにより、図示しないはんだボールを形成する。 After this, the external connection protruding electrodes 84, when mounting the semiconductor device 110, by reflow at a temperature above its melting point projecting electrodes 84, forming solder balls (not shown).

【0049】本実施例では、第1の実施例と異なる工程として、第3のバリアメタル82を形成する点である。 [0049] In this embodiment, as a step different from the first embodiment in that forming a third barrier metal 82.
第3のバリアメタル82を電解めっき法によって形成することにより、その上層に、同様に電解めっき法により形成する突起電極84との密着性を向上させる効果を有する。 By forming a third barrier metal 82 by electroplating method, the upper layer has the effect of improving the adhesion between the bump electrodes 84 are formed by the same electrolytic plating method. 従って、第2のバリアメタル層70がパッド電極62上の傷66の影響を受けないように形成することによって、バリアメタル層としての突起電極84との密着性を向上させる効果を有すると共に、さらに第3のバリアメタル層82を付加することにより、突起電極84の密着性を、第1の実施例の場合よりもさらに向上させたものである。 Therefore, by the second barrier metal layer 70 is formed so as not to be affected by scratches 66 on the pad electrode 62, which has the effect of improving the adhesion between the bump electrodes 84 as a barrier metal layer, further by adding a third barrier metal layer 82, the adhesion of the bump electrode 84, in which further improves than that of the first embodiment.

【0050】尚、第1の実施例と同様に、本実施例ではパッド電極の材質としてAlを使用した場合について述べているが、Al中に他の不純物として、Cu,Si等を混入させた場合、および不純物を導入したSiを使用しても差し支えない。 [0050] As in the first embodiment, this embodiment describes the case of using Al as the material of the pad electrode, as other impurities in Al, was mixed Cu, the Si or the like If, and no problem even using the Si introduced impurities.

【0051】 [0051]

【発明の効果】上述の如く本発明によれば、次に述べる効果を実現することができる。 Effects of the Invention According to the present invention as described above, it is possible to realize a described below effect. 請求項1乃至7記載の発明では、パッド電極上の接合の信頼性を向上させ、半導体素子を実装した半導体装置の信頼性をも向上させることができる。 In the invention of claims 1 to 7, wherein, to improve the reliability of the bonding of the pad electrode, can also improve the reliability of the semiconductor device mounted with semiconductor elements. 請求項8乃至9記載の発明では、半導体素子を実装することができ、高信頼性の半導体装置を実現できる。 In the invention of claim 8 or 9, wherein it is possible to implement a semiconductor device, it is possible to realize a semiconductor device of high reliability.

【0052】請求項10乃至13記載の発明では、パッド電極上の接合の信頼性を向上させ、半導体素子を実装した半導体装置の信頼性をも向上させることができる。 [0052] In the invention of claim 10 or 13 wherein improves the reliability of the bonding of the pad electrode, it can also improve the reliability of the semiconductor device mounted with semiconductor elements.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】従来の半導体装置のパッド電極の構造を示す図である。 1 is a diagram showing a structure of a pad electrode of a conventional semiconductor device.

【図2】本発明における第1の実施例の半導体装置のパッド電極の構造を示す図である。 2 is a diagram showing the structure of a pad electrode of the semiconductor device of the first embodiment of the present invention.

【図3】本発明における第2の実施例の半導体装置のパッド電極の構造を示す図である。 3 is a diagram showing a structure of a pad electrode of the semiconductor device of the second embodiment of the present invention.

【符号の説明】 DESCRIPTION OF SYMBOLS

10、40、60 半導体基板 12、14、42、62 パッド電極 16、44、64 絶縁膜 20、22、46、66 傷 21 凹部 24 バリアメタル層 26、54 フォトレジスト層 28 開口部 30、74 Ni膜 32、52、84 突起電極 48、68 第1のバリアメタル層 50、70 第2のバリアメタル層 51、76 酸化防止被膜 72 Ti膜 78 第2のフォトレジスト膜 80 開口部 82 第3のバリアメタル層 100、110 半導体素子 10,40,60 semiconductor substrate 12,14,42,62 pad electrodes 16,44,64 insulating film 20,22,46,66 scratches 21 recess 24 a barrier metal layer 26, 54 a photoresist layer 28 openings 30, 74 Ni film 32,52,84 protruding electrodes 48, 68 the first barrier metal layer 50 and 70 second barrier metal layer 51,76 antioxidant film 72 Ti film 78 second resist film 80 opening 82 the third barrier metal layer 100, 110 semiconductor element

───────────────────────────────────────────────────── フロントページの続き (72)発明者 牧野 豊 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 ────────────────────────────────────────────────── ─── of the front page continued (72) inventor Yutaka Makino Kanagawa Prefecture, Nakahara-ku, Kawasaki, Kamikodanaka 4 chome No. 1 Fujitsu within Co., Ltd.

Claims (13)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 半導体基板と、 前記半導体基板上に形成された電極と、 前記電極上に形成され、無電解めっき法により形成された第1の金属層を有することを特徴とする半導体装置。 And 1. A semiconductor substrate, and the formed semiconductor substrate electrodes are formed on the electrode, the semiconductor device characterized in that it comprises a first metal layer formed by electroless plating.
  2. 【請求項2】 前記第1の金属層上に、さらにスパッタ法及び蒸着法のうちいずれか一の方法により形成された第2の金属層と、 前記第2の金属層上に形成された突起電極とを有することを特徴とする請求項1記載の半導体装置。 To claim 2, wherein said first metal layer on the protrusions, which are formed in the further sputtering and a second metal layer formed by any one of the methods of deposition, the second metallic layer the semiconductor device according to claim 1, characterized in that it comprises an electrode.
  3. 【請求項3】 前記第1の金属層は、Ni、Cu及びP Wherein said first metal layer, Ni, Cu and P
    dのうちいずれか一の金属を用いた無電解めっき法によって形成したことを特徴とする請求項1乃至2記載の半導体装置。 The semiconductor device according to claim 1 or 2, wherein the formed by electroless plating method using any one metal selected from d.
  4. 【請求項4】 前記第1の金属層は、Pd、Zn及びN Wherein said first metal layer, Pd, Zn and N
    iのうちいずれか一の金属による置換法を用いた無電解Niめっき法によって形成したことを特徴とする請求項1乃至2記載の半導体装置。 The semiconductor device according to claim 1 or 2, wherein the formed by electroless Ni plating method using a substitution method according to any one metal selected from i.
  5. 【請求項5】 前記第2の金属層は1層よりなり、N Wherein said second metal layer is made of one layer, N
    i、CuおよびPdのうちいずれか一の金属よりなることを特徴とする請求項2乃至4記載の半導体装置。 i, the semiconductor device according to claim 2 or 4, wherein the formed of any one metal selected from Cu and Pd.
  6. 【請求項6】 前記第2の金属層はさらに第1層の金属膜と第2層の金属膜との2層よりなり、前記第1層の金属膜は、Ti,Cr,TiWおよびMoのうちいずれか一の金属よりなり、前記第2層の金属膜は、Ni、Cu 6. consists two layers of the second metal layer further first layer metal film and a metal film of the second layer, the metal film of the first layer, Ti, Cr, of TiW and Mo among consists any of a metal, a metal film of the second layer, Ni, Cu
    およびPdのうちいずれか一の金属よりなることを特徴とする請求項2乃至5記載の半導体装置。 And a semiconductor device of claims 2 to 5, wherein the formed of any one metal selected from Pd.
  7. 【請求項7】 前記第2の金属層はさらに第1層の金属膜と第2層の金属膜と第3層の金属膜の3層よりなり、 7. A consists three layers of the second metal layer further first layer of a metal film and a second layer of a metal film and a metal film of the third layer,
    前記第1層及び第2層の金属膜はTi,Cr,TiWおよびMoのうちいずれか二の金属よりなり、前記第3層の金属膜は、Ni、CuおよびPdのうちいずれか一の金属よりなることを特徴とする請求項2乃至6記載の半導体装置。 Metal film of the first layer and the second layer is Ti, Cr, consists either second metal of TiW and Mo, the metal film of the third layer, Ni, any one metal selected from Cu and Pd the semiconductor device of claims 2 to 6 further characterized in that the more.
  8. 【請求項8】 前記第2の金属層の上層に、前記突起電極を電解めっき法により形成したことを特徴とする請求項2記載の半導体装置。 Wherein said upper layer of the second metal layer, a semiconductor device according to claim 2, wherein the said projection electrodes are formed by electrolytic plating.
  9. 【請求項9】 前記突起電極は、Pd、Ni、Cu、S Wherein said projecting electrode, Pd, Ni, Cu, S
    nとPbの合金、Au、SnとAgの合金からなる群から選択される少なくとも一の金属により形成したことを特徴とする請求項2または8記載の半導体装置。 n and Pb alloy, Au, semiconductor device according to claim 2 or 8, wherein the formed by at least one metal selected from the group consisting of an alloy of Sn and Ag.
  10. 【請求項10】 前記第2の金属層と前記突起電極との間に、Au,PtおよびPdのうちいずれか一の金属よりなる酸化防止被膜を形成したことを特徴とする請求項2または8乃至9記載の半導体装置。 10. between the projecting electrode and the second metal layer, Au, claim 2 or 8, characterized in that the formation of the oxidation preventing film made of any one metal selected from Pt and Pd or a semiconductor device according 9.
  11. 【請求項11】 半導体基板と、 前記半導体基板上に形成された電極と、 前記電極上に形成され、無電解めっき法により形成された第1の金属層と、 前記第1の金属層上に、スパッタ法および蒸着法のうちのいずれか一の方法により形成された第2の金属層と、 前記第2の金属層上に、電解めっき法により形成された第3の金属層と、 前記第3の金属層上に形成された突起電極とを有することを特徴とする半導体装置。 11. A semiconductor substrate, and the formed semiconductor substrate electrode, formed on the electrode, a first metal layer formed by electroless plating, the first metal layer a second metal layer formed by any of methods of sputtering and vapor deposition, on the second metal layer, and a third metal layer formed by electrolytic plating, the third wherein a and a projection electrode formed on the third metal layer.
  12. 【請求項12】 前記第3の金属層は、Ni、CuおよびPdのうちいずれか一の金属よりなることを特徴とする請求項11記載の半導体装置。 12. The method of claim 11, wherein the third metal layer, Ni, a semiconductor device according to claim 11, wherein a formed of any one metal selected from Cu and Pd.
  13. 【請求項13】 前記第3の金属層と前記突起電極との間に、Au,PtおよびPdのうちいずれか一の金属よりなる酸化防止被膜を形成したことを特徴とする請求項11記載の半導体装置。 13. between the projecting electrode and the third metal layer, Au, according to claim 11, wherein the forming the oxidation prevention film made of any one metal selected from Pt and Pd semiconductor device.
JP23088798A 1998-08-17 1998-08-17 Semiconductor device Expired - Fee Related JP3638085B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23088798A JP3638085B2 (en) 1998-08-17 1998-08-17 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23088798A JP3638085B2 (en) 1998-08-17 1998-08-17 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2000058577A true JP2000058577A (en) 2000-02-25
JP3638085B2 JP3638085B2 (en) 2005-04-13

Family

ID=16914872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23088798A Expired - Fee Related JP3638085B2 (en) 1998-08-17 1998-08-17 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3638085B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006134534A1 (en) * 2005-06-15 2006-12-21 Nxp B.V. Layer sequence and method of manufacturing a layer sequence
JP2007527112A (en) * 2003-12-12 2007-09-20 グレート ウォール セミコンダクター コーポレイション Metal interconnect system and method for direct die installation
CN100382262C (en) * 2002-06-21 2008-04-16 富士通株式会社 Semiconductor device and its producing method
US7410833B2 (en) 2004-03-31 2008-08-12 International Business Machines Corporation Interconnections for flip-chip using lead-free solders and having reaction barrier layers

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100382262C (en) * 2002-06-21 2008-04-16 富士通株式会社 Semiconductor device and its producing method
JP2007527112A (en) * 2003-12-12 2007-09-20 グレート ウォール セミコンダクター コーポレイション Metal interconnect system and method for direct die installation
US7410833B2 (en) 2004-03-31 2008-08-12 International Business Machines Corporation Interconnections for flip-chip using lead-free solders and having reaction barrier layers
US7923849B2 (en) 2004-03-31 2011-04-12 International Business Machines Corporation Interconnections for flip-chip using lead-free solders and having reaction barrier layers
US8026613B2 (en) 2004-03-31 2011-09-27 International Business Machines Corporation Interconnections for flip-chip using lead-free solders and having reaction barrier layers
WO2006134534A1 (en) * 2005-06-15 2006-12-21 Nxp B.V. Layer sequence and method of manufacturing a layer sequence
US8093097B2 (en) 2005-06-15 2012-01-10 Nxp B.V. Layer sequence and method of manufacturing a layer sequence

Also Published As

Publication number Publication date
JP3638085B2 (en) 2005-04-13

Similar Documents

Publication Publication Date Title
US6756675B1 (en) Semiconductor device and a method for making the same that provide arrangement of a connecting region for an external connecting terminal
CN1198337C (en) Metal redistribution layer having solderable pads and wire bondable pads
CN1328789C (en) Semiconductor device and method of formation
US6187680B1 (en) Method/structure for creating aluminum wirebound pad on copper BEOL
US5492235A (en) Process for single mask C4 solder bump fabrication
US5503286A (en) Electroplated solder terminal
EP1032030B1 (en) Flip chip bump bonding
US6713381B2 (en) Method of forming semiconductor device including interconnect barrier layers
TW522538B (en) Semiconductor device and method of manufacturing the semiconductor device
US7465653B2 (en) Reliable metal bumps on top of I/O pads after removal of test probe marks
KR100598757B1 (en) Semiconductor device and method of fabricating the same
US7675183B2 (en) Semiconductor device including an insulating film and insulating pillars and manufacturing method of the semiconductor device
KR100454381B1 (en) Semiconductor device and manufacturing method thereof
JP4373866B2 (en) Manufacturing method of semiconductor device
US6451681B1 (en) Method of forming copper interconnection utilizing aluminum capping film
US4937652A (en) Semiconductor device and method of manufacturing the same
US6927493B2 (en) Sealing and protecting integrated circuit bonding pads
US3760238A (en) Fabrication of beam leads
JP4247772B2 (en) Wiring, thin film transistor substrate using the same, manufacturing method thereof, and liquid crystal display device
US4087314A (en) Bonding pedestals for semiconductor devices
EP0200082A2 (en) Barrierless high-temperature Lift-off process for forming a patterned interconnection layer
CN1231953C (en) Method for forming packaging of flip-chip semiconductor
CN100386857C (en) Method for manufacturing conductive seat used for electric connection and formed conductive seat therefor
TWI305405B (en) Method for forming high reliability bump structure
US4514751A (en) Compressively stresses titanium metallurgy for contacting passivated semiconductor devices

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041019

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050106

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080121

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090121

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100121

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110121

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110121

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120121

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120121

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130121

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees