JP2000049357A - Semiconductor mechanical volume sensor and its manufacture - Google Patents

Semiconductor mechanical volume sensor and its manufacture

Info

Publication number
JP2000049357A
JP2000049357A JP21315998A JP21315998A JP2000049357A JP 2000049357 A JP2000049357 A JP 2000049357A JP 21315998 A JP21315998 A JP 21315998A JP 21315998 A JP21315998 A JP 21315998A JP 2000049357 A JP2000049357 A JP 2000049357A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
thin film
film
beam structure
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21315998A
Other languages
Japanese (ja)
Other versions
JP4158234B2 (en
Inventor
Takeshi Fukada
Nobuyuki Kato
Mineichi Sakai
信之 加藤
毅 深田
峰一 酒井
Original Assignee
Denso Corp
株式会社デンソー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, 株式会社デンソー filed Critical Denso Corp
Priority to JP21315998A priority Critical patent/JP4158234B2/en
Publication of JP2000049357A publication Critical patent/JP2000049357A/en
Application granted granted Critical
Publication of JP4158234B2 publication Critical patent/JP4158234B2/en
Anticipated expiration legal-status Critical
Application status is Expired - Fee Related legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01PMEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P2015/0805Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration
    • G01P2015/0808Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining in-plane movement of the mass, i.e. movement of the mass in the plane of the substrate
    • G01P2015/0811Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining in-plane movement of the mass, i.e. movement of the mass in the plane of the substrate for one single degree of freedom of movement of the mass
    • G01P2015/0814Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining in-plane movement of the mass, i.e. movement of the mass in the plane of the substrate for one single degree of freedom of movement of the mass for translational movement of the mass, e.g. shuttle type

Abstract

PROBLEM TO BE SOLVED: To provide a structure in which a part other than a movable structure is not eroded by sacrificial layer etching.
SOLUTION: A beam structure 400 having a movable electrode 401 is constituted by substrate 100 in an adhesive substrate, in which first and second silicon substrates 100, 200 are adhered to each other via an insulating film 300, and a fixing electrode 500 and a fixing part 600 are constituted by the substrate 100. A movable electrode wiring which serves both as an anchor extends from a lower face of the beam structure 400, and a fixing electrode wiring 800 serving both as an anchor extends from the lower face of the fixing electrode 500. An exposure part of a silicon oxide film 37 which is a sacrifial layer left behind as the anchor below a fixing part 2C is coated with a stopper(polysilicon thin film) 38 for preventing sideetching, thereby eliminating the side-etching of the sacrificial layer silicon oxide film 37 and preventing the entering in of chip fractures and of particles.
COPYRIGHT: (C)2000,JPO

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】この発明は、加速度、ヨーレート、振動等の力学量を検出するための半導体力学量センサに係り、詳しくは、貼合基板を用いた半導体力学量センサとその製造方法に関するものである。 BACKGROUND OF THE INVENTION The present invention, acceleration, yaw rate, relates to a semiconductor dynamic quantity sensor for detecting a physical quantity such as vibrations, more particularly, to a semiconductor dynamic quantity sensor and a manufacturing method thereof using a lamination substrate it is intended.

【0002】 [0002]

【従来の技術】本出願人は、梁構造の可動部を有する半導体力学量センサとして、貼合基板を用いたサーボ制御式の差動容量型加速度センサを先に提案している(特開平9−211022号号公報)。 BACKGROUND OF THE INVENTION The Applicant, as a semiconductor dynamic quantity sensor has a movable part of the beam structure, has proposed previously a differential capacitive acceleration sensor of a servo-controlled using the bonding substrate (JP-A-9 -211,022 Nos publication).

【0003】このセンサは、図22のように、二枚のシリコン基板60,61を絶縁膜62を介して貼合わせて貼合基板とし、貼合基板のシリコン基板61にて、可動電極63aを有する梁構造体63と、固定電極64と、 [0003] The sensor, as in FIG. 22, the two sheets of silicon substrates 60 and 61 and bonding the substrate laminated with an insulating film 62, by silicon substrate 61 of the laminated substrate, the movable electrode 63a a beam structure 63 having a stationary electrode 64,
それ以外の固定部65が構成されている。 Other fixing portion 65 is configured. また、固定電極64の下面および梁構造体63の下面からはアンカー兼用の配線66がそれぞれ延設されている(図22では固定電極64の下面から延びる固定電極用配線のみ示す)。 Further, (only wire fixed electrodes extending from the lower surface of FIG. 22 fixed electrode 64) anchor combined wiring 66 is extended respectively from the lower surface of the lower surface and the beam structure 63 of the fixed electrode 64. そして、梁構造体63の可動電極63aと固定電極64の容量変化を検出することにより加速度を検出することができる。 Then, it is possible to detect the acceleration by detecting the change in capacitance of the fixed electrode 64 and movable electrode 63a of the beam structure 63. 製造の際には、二枚のシリコン基板6 During manufacture, two sheets of silicon substrate 6
0,61を犠牲層68を挟んだ状態で貼り合わせ、所定領域の犠牲層68をエッチング除去して梁構造体63と固定電極64と固定部65を区画形成する。 0,61 bonded while sandwiching the sacrificial layer 68, the sacrificial layer 68 in a predetermined area defining a fixing portion 65 and beam structure 63 is removed by etching and the fixed electrode 64.

【0004】 [0004]

【発明が解決しようとする課題】本発明者らがその加速度センサについて検討を進めたところ、犠牲層エッチングを行い、ウエハからチップを切り出すためにダイシングを行った後にチップを搬送する際のハンドリングなどでチップ周辺が欠落したり、チップ外周にパーティクルが付着したりするなどの不具合が生じた。 The present inventors have found 0005] is studying its acceleration sensor, it performs sacrificial layer etching, the wafer after the dicing to cut the tip such handling in transporting the chips or chip around missing, the problem such as particles or attached to the chip periphery resulted in. より詳しくは、図22において、固定部65は犠牲層であるシリコン酸化膜68により固定されているため、犠牲層エッチングにより犠牲層用のシリコン酸化膜68が浸食され、 More specifically, in FIG. 22, the fixing portion 65 because it is fixed by the silicon oxide film 68 is sacrificial layer, the silicon oxide film 68 of the sacrificial layer is eroded by the sacrificial layer etching,
シリコン酸化膜68が無い部分が欠損しやすくなっていたり、窪んだところにパーティクルが入り込み易くなっている。 Or making it easier deficient in silicon oxide film 68 is not part, it has become easier but where the particle enters the recessed.

【0005】この発明の目的は、犠牲層エッチングによる不具合を解消することができる半導体力学量センサとその製造方法を提供することにある。 An object of the present invention is to provide a semiconductor dynamic quantity sensor and a manufacturing method thereof which can solve the problem due to the sacrificial layer etching.

【0006】 [0006]

【課題を解決するための手段】上記目的を達成するため、請求項1に記載の発明においては、固定部の下にアンカーとして残される犠牲層の露出部を、サイドエッチングを防止するストッパで覆ったことを特徴としている。 To achieve the above object, according to an aspect of, in the invention described in claim 1, the exposed portion of the sacrificial layer is left as an anchor below the fixed part, covered with a stopper to prevent the side etching it is characterized in that was. よって、犠牲層(例えばシリコン酸化膜)のうちエッチングされずに残る部分のサイドエッチングが防止され、チップの欠損やパーティクルの入り込みの無い構造とすることができる。 Therefore, it prevents side etching of the portion that remains without being etched out of the sacrificial layer (e.g., silicon oxide film), may be a structure without entry of chips defects or particles.

【0007】ここで、請求項2に記載のように、前記ストッパの材料としてポリシリコン薄膜を用いると、エッチングの耐性に優れるとともに、半導体プロセスでの整合性に優れたものとなる。 [0007] Here, as described in claim 2, the use of polysilicon thin film as a material of the stopper, which is excellent in resistance to etching, and excellent consistency of a semiconductor process.

【0008】また、請求項3に記載のように、両半導体基板間の絶縁膜におけるチップ側面での露出部を、サイドエッチングを防止するストッパで覆うと、チップ外周部で犠牲層エッチングのエッチング液に晒される部分の絶縁膜のサイドエッチングを無くし、欠落およびパーティクルの吸着を防止することができる。 Further, as described in claim 3, the exposed portions of the chip side surface of the insulating film between both the semiconductor substrate and covered by a stopper to prevent the side etching, the etchant of the sacrificial layer etched in the chip peripheral portion side etching portions of the insulating film is exposed to eliminate, it is possible to prevent missing and particles of the adsorbent.

【0009】また、請求項4に記載のように、前記絶縁膜のストッパを、第1と第2の半導体基板を貼合わせる際に両基板の間に介在させる貼合用薄膜により構成すると、実用上好ましいものとなる。 Further, as described in claim 4, the stopper of the insulating film, when formed by laminating thin film to be interposed between the two substrates when is laminated first and the second semiconductor substrate, practical It becomes top preferred.

【0010】請求項5に記載の発明によれば、第1の半導体基板に梁構造体と固定電極と固定部を画定するための溝が形成され、この溝を含む第1の半導体基板の表面に犠牲層用薄膜と第1の絶縁膜が順に形成される。 According to the invention described in claim 5, a groove for defining a fixed portion and the first semiconductor substrate to the beam structure and the fixed electrode is formed, the surface of the first semiconductor substrate including the groove thin film sacrificial layer and the first insulating film are sequentially formed. そして、犠牲層用薄膜および第1の絶縁膜に対しアンカー部形成領域に開口部が形成され、開口部および第1の絶縁膜上の所定領域にアンカー部を構成する導電性膜が形成されるとともに、固定部形成領域での犠牲層用薄膜の側面にサイドエッチングを防止するためのストッパ用薄膜が形成される。 The opening is formed to the sacrificial layer for a thin film and the first insulating film to the anchor portion formation region, a conductive film constituting the anchor portion in a predetermined region on the opening and the first insulating film is formed together, stopper films for preventing side etching on the side surface of the thin film sacrificial layer in the fixing portion-forming region is formed. その後、導電性膜およびストッパ用薄膜の上に第2の絶縁膜と貼合用薄膜が順に形成され、貼合用薄膜の表面と第2の半導体基板が貼り合わされる。 Thereafter, the second insulating film and the laminated thin film on the thin film for the conductive film and stopper are formed in this order, a surface and a second semiconductor substrate lamination thin film is bonded. そして、溝内の犠牲層用薄膜が露呈するまで第1の半導体基板が研磨され、犠牲層用薄膜がエッチング除去されて第1の半導体基板による梁構造体と固定電極と固定部が形成される。 Then, the polished first semiconductor substrate until exposed sacrificial layer thin film in the groove, the thin film sacrificial layer is fixed portion and the first semiconductor substrate by the beam structure and the fixed electrode is formed is etched away .

【0011】その結果、請求項1に記載の構造を適切に製造することができる。 [0011] As a result, it is possible to appropriately manufacture the structure of claim 1. ここで、請求項6に記載のように、前記ストッパ用薄膜とアンカー部を構成する導電性膜とを同時に形成すると、工程を簡素化することができる。 Here, as described in claim 6, to form a conductive film constituting the thin film stopper and the anchor portion simultaneously, it is possible to simplify the process.

【0012】また、請求項7に記載のように、前記第2 Further, as described in claim 7, wherein the second
の絶縁膜上に貼合用薄膜を形成する工程の前に、チップ側面での第2の絶縁膜に、当該絶縁膜のサイドエッチングを防止するためのストッパ配置用の開口部を形成すると、チップ外周部の犠牲層エッチングのエッチング液に晒される部分の絶縁膜の部分にもサイドエッチングを防止する貼合用薄膜によるストッパを形成することができる。 On the insulating film before the step of forming a laminated thin film, the second insulating film at the chip side surface, to form an opening for a stopper arrangement for preventing the side etching of the insulating film, the chip it is possible to form the stopper by laminating a thin film to prevent side etching to the portion of the insulating film in a portion exposed to the etchant of the sacrificial layer etching of the outer peripheral portion.

【0013】 [0013]

【発明の実施の形態】以下、この発明を具体化した実施の形態を図面に従って説明する。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, exemplary embodiments will be described which embodies the invention with reference to the accompanying drawings. 図1に本発明の一実施形態にかかる加速度センサの平面図を示す。 It shows a plan view of an acceleration sensor according to an embodiment of the present invention in FIG. 図2には図1のセンサエレメントの拡大図を示す。 The Figure 2 shows an enlarged view of the sensor element of Figure 1. 図3には図1のA−A間の断面図を示す。 The Figure 3 shows a cross-sectional view taken along line A-A of FIG. 図4には図2のB−B断面を、図5には図2のC−C断面を、図6には図2のD− The cross section B-B of FIG. 2 in FIG. 4, and FIG. 5 a section C-C of FIG. 2, FIG. 6 in FIG. 2 D-
D断面を示す。 Showing a D section.

【0014】図3に示すように、全体構成として、第1 [0014] As shown in FIG. 3, the overall structure, first
の単結晶シリコン基板100と第2の単結晶シリコン基板200とが絶縁膜300を介して貼合わされ、貼合基板を構成している。 Between the single crystal silicon substrate 100 and the second single crystal silicon substrate 200 is stuck through the insulating film 300 constitutes a laminated substrate. 第1の単結晶シリコン基板100により梁構造体400が構成され、梁構造体400は第2 Configured the beam structure 400 by a first single crystal silicon substrate 100, beam structure 400 and the second
の単結晶シリコン基板200の上において所定間隔を隔てた位置に配置され、可動電極401を有する。 It is disposed at a position at a predetermined distance in on the single-crystal silicon substrate 200, a movable electrode 401. 同じく第1の単結晶シリコン基板100により固定電極500 Also fixed electrode 500 by the first single crystal silicon substrate 100
が構成され、第2の単結晶シリコン基板200の上面において梁構造体の可動電極401に対向して配置されている。 There is constructed, it is arranged to face the movable electrode 401 of the beam structure at the upper surface of the second single-crystal silicon substrate 200. 同じく第1の単結晶シリコン基板100により固定部600が構成され、第2の単結晶シリコン基板20 Similarly fixing unit 600 is constituted by a first single crystal silicon substrate 100, the second single-crystal silicon substrate 20
0の上面において梁構造体400および固定電極500 In the upper surface of the 0 beam structure 400 and the fixed electrode 500
とは離間して配置されている。 It is spaced apart from the. さらに、図4に示すように、梁構造体400の下面からアンカー兼用の可動電極用配線700が延びるとともに、図3に示すように、固定電極500の下面からアンカー兼用の固定電極用配線800が延びている。 Furthermore, as shown in FIG. 4, the movable electrode wiring 700 from a lower surface of the anchor serves for beam structure 400 extends, as shown in FIG. 3, the fixed electrode wiring 800 of the anchor shared from the lower surface of the fixed electrode 500 It extends.

【0015】以下、詳細に説明していく。 [0015] In the following, it will be described in detail. 図4,6において、基板1の上面には、単結晶シリコンよりなり、かつ、溝によって分離された梁構造体(可動部)2Aと固定電極2Bと固定部2Cが配置されている。 In FIG. 4 and 6, on the upper surface of the substrate 1, made of a single crystal silicon, and the fixed portion 2C is arranged beam structure which is separated from the (movable portion) 2A and the fixed electrode 2B by grooves.

【0016】図2,4に示すように、梁構造体2Aは、 [0016] As shown in FIGS. 2 and 4, the beam structure 2A is
基板1側から突出する4つのアンカー部3a,3b,3 Four anchor portion 3a protruding from the substrate 1 side, 3b, 3
c,3dにより架設されており、基板1の上面において所定間隔を隔てた位置に配置されている。 c, which is bridged by 3d, are disposed at a position at a predetermined distance in the upper surface of the substrate 1. アンカー部3 Anchor section 3
a〜3dはポリシリコン薄膜よりなる。 a~3d is made of poly-silicon thin film. アンカー部3a Anchor portion 3a
とアンカー部3bとの間には梁部4が架設されており、 Are bridged the beam portion 4 is formed between the anchor portion 3b and,
アンカー部3cとアンカー部3dとの間には梁部5が架設されている。 It is bridged the beam portion 5 is provided between the anchor portion 3c and the anchor portion 3d.

【0017】また、梁部4と梁部5との間には長方形状をなす質量部(マス部)6が架設されている。 [0017] Between the beam portion 4 and the beam portion 5 parts by forming a rectangular (mass portion) 6 is bridged. 質量部6 Parts by weight 6
には上下に貫通する透孔6aが設けられている。 Hole 6a penetrating vertically is provided in the. この透孔6aを設けることにより、犠牲層エッチングの際にエッチング液の進入を行い易くすることができる。 By providing the through hole 6a, it is possible to facilitate the penetration of the etchant during the sacrificial layer etch.

【0018】さらに、質量部6における一方の側面(図2においては左側面)からは4つの可動電極7a,7 Furthermore, one side of four movable electrodes 7a from the surface (left side surface in FIG. 2) in the mass 6, 7
b,7c,7dが突出している。 b, 7c, 7d are projected. この可動電極7a〜7 The movable electrode 7a~7
dは棒状をなし、等間隔をおいて平行に延びている。 d is a rod shape, and extends in parallel at equal intervals. また、質量部6における他方の側面(図2においては右側面)からは4つの可動電極8a,8b,8c,8dが突出している。 The four movable electrode 8a from the surface (right side surface in FIG. 2) the other side of the parts by weight of 6, 8b, 8c, 8d are projected. この可動電極8a〜8dは棒状をなし、等間隔に平行に延びている。 The movable electrode 8a~8d is a rod shape and extends parallel at equal intervals. ここで、梁部4,5、質量部6、可動電極7a〜7d、8a〜8dは犠牲層酸化膜の一部をエッチング除去することにより、可動となっている。 Here, the beam portions 4 and 5, parts by weight 6, the movable electrodes 7a to 7d, 8 a to 8 d by etching away of portions of the sacrificial layer oxide film, and has a movable.

【0019】また、基板1の上面には4つの第1の固定電極9a,9b,9c,9dおよび第2の固定電極11 Further, on the upper surface of the substrate 1 four first fixed electrodes 9a, 9b, 9c, 9d and the second fixed electrode 11
a,11b,11c,11dが固定されている。 a, 11b, 11c, 11d are fixed. 第1の固定電極9a〜9dは基板1側から突出するアンカー部10a,10b,10c,10dにより支持されており、梁構造体2Aの可動電極(棒状部)7a〜7dの一方の側面に対向して配置されている。 Anchor portion 10a first fixed electrode 9a~9d is protruding from the substrate 1 side, 10b, 10c, are supported by 10d, opposite the one side of the movable electrode (rod portions) 7a to 7d of the beam structure 2A It is arranged. また、第2の固定電極11a〜11dは基板1側から突出するアンカー部12a,12b,12c,12dにより支持されており、梁構造体2Aの各可動電極(棒状部)7a〜7dの他方の側面に対向して配置されている。 Also, the anchor portion 12a second fixed electrode 11a~11d is protruding from the substrate 1 side, 12b, 12c, are supported by 12d, the movable electrode (rod portion) of the beam structure 2A 7a to 7d other of They are arranged opposite to the side surface.

【0020】同様に、基板1の上面には第1の固定電極13a,13b,13c,13dおよび第2の固定電極15a,15b,15c,15dが固定されている。 [0020] Similarly, the first fixed electrode 13a on the upper surface of the substrate 1, 13b, 13c, 13d and the second fixed electrodes 15a, 15b, 15c, 15d are fixed. 第1の固定電極13a〜13dはアンカー部14a,14 First fixed electrode 13a~13d anchor portion 14a, 14
b,14c,14dにより支持され、かつ梁構造体2A b, 14c, are supported by 14d, and beam structure 2A
の各可動電極(棒状部)8a〜8dの一方の側面に対向して配置されている。 Each movable electrode are arranged opposite to one side of the (rod-like portion) 8 a to 8 d. また、第2の固定電極15a〜1 The second fixed electrode 15a~1
5dは基板1側から突出するアンカー部16a,16 5d anchor portion 16a, 16 projecting from the substrate 1 side
b,16c,16dにより支持されており、梁構造体2 b, 16c, are supported by 16d, the beam structure 2
Aの各可動電極(棒状部)8a〜8dの他方の側面に対向して配置されている。 Is disposed opposite to the other side of each movable electrode (rod portion) 8 a to 8 d of A.

【0021】また、図1に示すように、基板1の上面には基板1から突出するアンカー部17a,17b,17 Further, as shown in FIG. 1, the anchor portion 17a on the upper surface of the substrate 1 which protrudes from the substrate 1, 17b, 17
c,17dにより支持された電極取出部18a,18 c, electrodes supported by 17d output members 18a, 18
b,18c,18dが形成され、さらにその上にはアルミ電極からなる電極パッド(ボンディングパッド)19 b, 18c, 18 d are formed, further the electrode pads (bonding pads) made of aluminum electrode thereon 19
a,19b,19c,19dが形成されている。 a, 19b, 19c, 19d are formed. 電極取出部18a〜18dはシリコン基板100(図3参照) Electrode lead-out portion 18a~18d silicon substrate 100 (see FIG. 3)
の一部をなすものである。 It is those which form a part of. また、アンカー部17a,1 In addition, the anchor portions 17a, 1
7b,17c,17dはポリシリコン薄膜よりなる。 7b, 17c, 17d are formed of polysilicon thin film. 電極部20a,20b,20c,20dはアンカー部17 Electrode portions 20a, 20b, 20c, 20d anchor portion 17
a,17b,17c,17d、電極取出部18a,18 a, 17b, 17c, 17d, electrode lead-out portion 18a, 18
b,18c,18d、電極パッド19a,19b,19 b, 18c, 18d, the electrode pads 19a, 19b, 19
c,19dから構成されている。 c, and a 19d. また、図1に示す電極部20eは固定部2C(図3参照)の一部をなし、その上に電極パッド21が形成されている。 The electrode portion 20e shown in FIG. 1 is a part of the fixing portion 2C (see FIG. 3), the electrode pad 21 thereon is formed.

【0022】一方、基板1は、図4に示すように単結晶シリコン基板31の上に貼合用薄膜(ポリシリコン薄膜)32と絶縁膜(シリコン酸化膜)33と絶縁膜34 On the other hand, the substrate 1 is laminated thin film (polysilicon film) 32 and the insulating film (silicon oxide film) on the single-crystal silicon substrate 31 as shown in FIG. 4 33 and the insulating film 34
と導電性薄膜(例えばリン等の不純物をドーピングしたポリシリコン薄膜)35と絶縁膜36とを積層した構成となっており、導電性薄膜35が絶縁膜34,36の内部に埋め込まれた構造となっている。 Conductive thin film (an impurity such as phosphorus or the like doped polysilicon film) 35 insulating film 36 and has a with the structures stacked, conductive thin film 35 is embedded in the insulating films 34, 36 structure and the going on.

【0023】ここで、絶縁膜34,36は前述した犠牲層をエッチングする際のエッチング液で浸食されにくい薄膜(例えばシリコン窒化膜)で構成されている。 [0023] Here, the insulating films 34, 36 is constituted by a hardly eroded by an etching solution for etching the sacrificial layer described above thin (e.g., silicon nitride film). つまり、本例では、エッチング液はHF(フッ素水素酸)が用いられ、シリコン窒化膜はシリコン酸化膜に比べ浸食量が小さくセンサ製造に適している。 That is, in this embodiment, the etchant used is HF (hydrofluoric acid), a silicon nitride film is eroded amount compared to the silicon oxide film is suitable for the small sensor fabrication.

【0024】導電性薄膜35は、図3に示すように、アンカー部10a,10b,10d,12a,12dを構成している。 The conductive thin film 35, as shown in FIG. 3, and constitutes the anchor portions 10a, 10b, 10d, 12a, and 12d. また、アンカー部3a〜3d,10c,1 Also, the anchor portion 3 a to 3 d, 10c, 1
2b〜12c,14a〜14d,16a〜16d,17 2b~12c, 14a~14d, 16a~16d, 17
a〜17dについても導電性薄膜35により構成されている。 And it is made of a conductive thin film 35 also A~17d.

【0025】また、導電性薄膜35は、図5に示すように、第1の固定電極9a〜9dと電極取出部18aの間、第1の固定電極13a〜13dと電極取出部18a [0025] The conductive thin film 35, as shown in FIG. 5, between the first fixed electrode 9a~9d and the electrode lead-out portion 18a, the first fixed electrode 13a~13d and the electrode lead-out portion 18a
の間をそれぞれ電気的に接続する配線を形成している。 Forming a wiring for electrically connecting between the respective.
また、導電性薄膜35は、図6に示すように、第2の固定電極11a〜11dと電極取出部18cの間、および第2の固定電極15a〜15dと電極取出部18cの間をそれぞれ電気的に接続する配線を形成している。 The conductive thin film 35, as shown in FIG. 6, between the second fixed electrode 11a~11d and the electrode lead-out portion 18c, and the respective electrical between the second fixed electrode 15a~15d and the electrode lead-out portion 18c forming a wiring connected. さらに、導電性薄膜35は、下部電極(静電気力相殺用固定電極)27を形成している。 Further, the conductive film 35 forms the lower electrode (the fixed electrode for electrostatic force cancellation) 27. この下部電極27は、図2 The lower electrode 27, FIG. 2
に示すように、基板1の上面部における梁構造体2Aと対向する領域に形成されている。 As shown in, it is formed in a region facing the beam structure 2A on the upper surface of the substrate 1.

【0026】また、図1,2,5に示すように、固定電極9a〜9dは配線パターン22およびアンカー部17 Further, as shown in FIG. 1, 2 and 5, the fixed electrode 9a~9d wiring pattern 22 and the anchor portion 17
aを通じて電極取出部18aと接続されており、その上面にアルミ薄膜よりなる電極パッド(ボンディングパッド)19aが設けられている構成となっている。 Is connected to the electrode lead-out portion 18a, an electrode pad (bonding pad) 19a made of aluminum thin film on its upper surface has a configuration which is provided through a. また、 Also,
図1,2,6に示すように、固定電極11a〜11dは配線パターン23およびアンカー部17cを通じて電極取出部18cと接続され、その上面に電極パッド19c As shown in FIG. 1, 2 and 6, the fixed electrode 11a~11d is connected to the electrode lead-out portion 18c through the wiring pattern 23 and the anchor portion 17c, the electrode pad 19c on the upper surface
が設けられている構成となっている。 And it has a configuration that is provided. 同様に、固定電極13a〜13dは同様に配線パターン24を通して電極取出部18aおよび電極パッド19aに、また、固定電極15a〜15dは配線パターン25を通して電極取出部18cおよび電極パッド19cと接続されている。 Similarly, the fixed electrode 13a~13d likewise electrode lead-out portion 18a through the wiring pattern 24 and the electrode pads 19a, also, the fixed electrode 15a~15d are connected through the wiring pattern 25 and the electrode lead-out portion 18c and the electrode pad 19c . さらに、梁構造体2Aは配線パターン26とアンカー部1 Furthermore, the beam structure 2A the wiring pattern 26 and the anchor portion 1
6bを通じて電極取出部18bおよび電極パッド19b Electrode lead-out portion 18b and the electrode pad 19b through 6b
と接続されている。 And it is connected to the. ここで、図1の電極パッド21は表面電位を取るためのもので、詳しくは、固定部2C、即ち、基板100のうち梁構造体2A、固定電極9a〜9 Here, the electrode pad 21 of Figure 1 is intended to take the surface potential, particularly, the fixed portion 2C, i.e., the beam structure 2A of the substrate 100, the fixed electrode 9a~9
d,11a〜11d,13a〜13d,15a〜15 d, 11a~11d, 13a~13d, 15a~15
d、電極取出部18a〜18dを除く部分の電位を取るものである。 d, is intended to take the potential of the portion excluding the electrode lead-out portion 18a to 18d. また、図1の電極パッド19dは貼合用薄膜32の電位を取り出すためのものであり、図3の符号38,39の部材(導電性薄膜)を通して貼合用薄膜3 Further, the electrode pads 19d of FIG. 1 is for taking out the potential of the bonding thin film 32, if thin film 3 bonded through members of the code 38 and 39 in FIG. 3 (conductive thin film)
2と電極取出部18dとが電気的に接続されていることによるものである。 2 and the electrode lead-out portion 18d is due to the fact that are electrically connected.

【0027】上記した構成において、梁構造体2Aの可動電極7a〜7dと第1の固定電極9a〜9dとの間に第1のコンデンサが、梁構造体2Aの可動電極7a〜7 [0027] In the above configuration, the first capacitor between the movable electrode 7a~7d and the first fixed electrode 9a~9d of the beam structure 2A, the movable electrode of the beam structure 2A 7A~7
dと第2の固定電極11a〜11dとの間に第2のコンデンサが形成される。 The second capacitor is formed between the d and the second fixed electrodes 11 a to 11 d. 同様に梁構造体2Aの可動電極8 Movable electrode 8 similarly the beam structure 2A
a〜8dと第1の固定電極13a〜13dとの間に第1 a~8d the first between the first fixed electrode 13a~13d
のコンデンサが、また梁構造体2Aの可動電極8a〜8 Movable electrode of the capacitor, and the beam structure 2A 8A~8
dと第2の固定電極15a〜15dとの間に第2のコンデンサが形成される。 The second capacitor is formed between the d and the second fixed electrodes 15 a to 15 d.

【0028】そして、第1,第2のコンデンサの容量に基づいて梁構造体2Aに作用する加速度を検出することができるようになっている。 [0028] Then, first, and it is capable of detecting the acceleration acting on the beam structure 2A on the basis of the capacitance of the second capacitor. より詳しくは、可動電極と固定電極とにより2つの差動型静電容量を形成し、2つの容量が等しくなるようにサーボ動作を行う。 More specifically, by the fixed electrode and the movable electrode to form two differential capacitive, performing servo operation so that the two capacitances are equal.

【0029】ここで、本実施形態においては、図3に示すように、固定部2Cの下にアンカーとして残される犠牲層であるシリコン酸化膜37の露出部が、サイドエッチングを防止するためのストッパ38で覆われている。 [0029] Here, in the present embodiment, as shown in FIG. 3, the exposed portions of the silicon oxide film 37 is a sacrificial layer that is left as an anchor below the fixing portion 2C is a stopper for preventing the side etching It is covered with 38.
ストッパ38は、図1の平面図においてハッチングを付した領域S1,S2,S3,S4,S5、及び図2の平面図においてハッチングを付した領域S6に設けられている。 Stopper 38 is provided in a region S6 hatched in the plan view of regions S1 hatched, S2, S3, S4, S5, and 2 in the plan view of FIG. 図1の領域S1はチップの外周部であり、領域S Region S1 of FIG. 1 is a peripheral portion of the chip, the area S
2,S3,S4,S5はアンカー部17a〜17dの周辺での固定部2Cの隣接部であり、図2の領域S6は梁構造体2Aおよび固定電極(9a〜9d,11a〜11 2, S3, S4, S5 is the adjacent portions of the fixed portion 2C at the periphery of the anchor portion 17a to 17d, the area S6 of FIG. 2 is beam structure 2A and the fixed electrode (9a~9d, 11a~11
d,13a〜13d,15a〜15d)の周辺での固定部2Cの隣接部である。 d, 13 a to 13 d, which is adjacent portions of the fixed portion 2C at the periphery of the 15 a to 15 d). ストッパ38の材料はポリシリコン薄膜である。 Material of the stopper 38 is polysilicon thin film.

【0030】つまり、シリコン基板100のうち梁構造体2A、固定電極9a〜9d,11a〜11d,13a [0030] That is, the beam structure 2A of the silicon substrate 100, the fixed electrode 9a to 9d, 11 a to 11 d, 13a
〜13d,15a〜15d、電極取出部18a〜18d ~13d, 15a~15d, electrode lead-out portion 18a~18d
を除く部分における固定部2Cに、ストッパ38が形成され、このストッパ38は、犠牲層エッチングのHF液に耐性のある薄膜よりなる。 The fixed portion 2C at the portion except for the stopper 38 is formed, the stopper 38 is made of a thin film which is resistant to the HF solution of the sacrificial layer etching. こうすることで、固定部2 By doing this, the fixed part 2
Cのアンカーとなるシリコン酸化膜37が犠牲層エッチングにより浸食されるのが防止され、欠損およびパーティクルの入り込みを防止することができる。 Silicon oxide film 37 to be a C anchors are prevented from being eroded by the sacrificial layer etching, it is possible to prevent the entry of defects and particles.

【0031】また、図3に示すように、チップ外周部において前述のストッパ38に対しその下部にはストッパ39が接した状態で積層されている。 Further, as shown in FIG. 3, it is in its lower relative stopper 38 described above in the chip peripheral portion are laminated in a state where the stopper 39 is in contact. このストッパ39 The stopper 39
は、貼合用薄膜32を延設したものである。 It is obtained by extending the laminated thin film 32. つまり、両シリコン基板間の絶縁膜(シリコン酸化膜)33におけるチップ側面での露出部が、サイドエッチングを防止するストッパ39で覆われている。 That is, the exposed portion of the chip side surface of the insulating film (silicon oxide film) 33 between the two silicon substrates, covered with a stopper 39 for preventing the side etching.

【0032】このストッパ39によりチップ外周部からエッチング液が浸入するのが防止され、シリコン酸化膜33のサイドエッチングを防止することができる。 [0032] The stopper 39 is prevented from etching liquid from the chip peripheral portion from entering, it is possible to prevent the side etching of the silicon oxide film 33. 次に、上記構造の製造方法を、図7〜図21を用いて説明する。 Next, a manufacturing method of the structure is described with reference to FIGS. 7 21. 図7〜図21は図2のE−E断面に対応するものである。 7 to 21 are those corresponding to E-E cross section of FIG.

【0033】まず、図7に示すように、第1の半導体基板として単結晶シリコン基板40を用意する。 First, as shown in FIG. 7, it is prepared a single crystal silicon substrate 40 as the first semiconductor substrate. そして、 And,
トレンチエッチングによりシリコン基板40に溝41を形成する。 Forming a trench 41 in the silicon substrate 40 by trench etching. この溝41は梁構造体2Aと固定電極2Bと固定部2Cおよび電極取出部18a〜18dを画定するためのものである。 This groove 41 is for defining a fixed portion 2C and the electrode lead-out portions 18a~18d and beam structure 2A and the fixed electrode 2B.

【0034】さらに、図8に示すように、溝41を含むシリコン基板40の表面に犠牲層用薄膜としてのシリコン酸化膜42をCVD法などにより成膜し、さらにシリコン酸化膜42の表面を平坦化する。 Furthermore, as shown in FIG. 8, a silicon oxide film 42 as a thin film sacrificial layer on the surface of the silicon substrate 40 including the groove 41 is formed by a CVD method, further flatten the surface of the silicon oxide film 42 the reduction.

【0035】引き続き、図9に示すように、シリコン酸化膜42に対しフォトリソグラフィを経て一部エッチングして凹部43を形成する。 [0035] Subsequently, as shown in FIG. 9, the silicon oxide film 42 and partially etched through a photolithography to form a recess 43. その後、図10に示すように、表面の凹凸を増大させるためと犠牲層エッチング時のエッチングストッパとするために第1の絶縁膜としてのシリコン窒化膜44を成膜する。 Thereafter, as shown in FIG. 10, a silicon nitride film 44 as a first insulating film to an etching stopper when a sacrificial layer etching to increase the surface irregularities.

【0036】そして、図11に示すように、シリコン酸化膜42とシリコン窒化膜44の積層体に対しフォトリソグラフィを経てドライエッチングなどによりアンカー部形成領域に開口部45a,45b,45c,45dを形成する。 [0036] Then, formed as shown in FIG. 11, the openings 45a, etc. by dry etching through a photolithography to laminate a silicon oxide film 42 and the silicon nitride film 44 to the anchor portions forming region, 45b, 45 c, and 45d to. この開口部45a〜45dは、梁構造体と下部電極とを接続するため、および固定電極・電極取出部と配線パターンとを接続するためのものである。 The opening 45a~45d in order to connect the beam structure and the lower electrode, and is intended for connecting the fixed electrode-electrode lead-out portion and the wiring pattern. また同時に、ストッパ配置領域となる開口部46a,46b, At the same time, the opening 46a of the stopper arrangement region, 46b,
46c,46dを形成する。 46c, to form the 46d.

【0037】そして、図12に示すように、開口部45 [0037] Then, as shown in FIG. 12, the openings 45
a〜45d,46a〜46dを含むシリコン窒化膜44 A~45d, silicon nitride film 44 including 46a~46d
の上にポリシリコン薄膜47を成膜し、その後、リン拡散などにより不純物を導入し、さらに、フォトリソグラフィを経てアンカー部・配線・下部電極を構成する導電性膜のパターン47a,47b,47c,47d,47 The polysilicon thin film 47 is formed on the, then, an impurity is introduced by such as phosphorus diffusion, further, a conductive film constituting the anchor portion, wiring and the lower electrode through a photolithographic pattern 47a, 47b, 47c, 47d, 47
e,47f、および、固定部形成領域での犠牲層用薄膜42の側部にストッパ用薄膜48a,48bを形成する。 e, 47f, and the stopper film 48a on the side of the sacrificial layer thin film 42 in the fixing portion-forming region to form 48b. ストッパ用薄膜48a,48bは、サイドエッチングを防止するためのものである。 Stopper film 48a, 48b is intended to prevent side etching.

【0038】このように、ストッパ用薄膜48a,48 [0038] In this way, the thin film stopper 48a, 48
bとアンカー部を構成する導電性膜47a〜47fとが同時に形成される。 A conductive film 47a~47f constituting the b and the anchor portions are formed at the same time. そして、図13に示すように、ポリシリコン薄膜47よりなる導電性膜47a〜47fとストッパ用薄膜48a,48b、および、シリコン窒化膜44の上に、第2の絶縁膜としてのシリコン窒化膜49 Then, as shown in FIG. 13, the conductive film 47a~47f and stopper film 48a made of polysilicon thin film 47, 48b, and, on the silicon nitride film 44, a silicon nitride film as a second insulating film 49
およびシリコン酸化膜50を成膜する。 And forming a silicon oxide film 50.

【0039】さらに、図14に示すように、シリコン窒化膜49とシリコン酸化膜50の積層体に対しチップ外周部に開口部51を形成する。 Further, as shown in FIG. 14, the laminate of the silicon nitride film 49 and silicon oxide film 50 to form an opening 51 in the chip peripheral portion. 開口部51はシリコン酸化膜50に対するストッパを形成するためのものである。 Opening 51 is for forming a stop for the silicon oxide film 50. このように、図15に示す如くシリコン窒化膜49 Thus, the silicon nitride film 49 as shown in FIG. 15
上に貼合用薄膜52を形成する工程の前に、チップ側面でのシリコン酸化膜50に、この膜50のサイドエッチングを防止するためのストッパ配置用の開口部51が形成される。 Before the step of forming a laminated thin film 52 on the silicon oxide film 50 at the chip side, the opening 51 for the stopper arrangement for preventing the side etching of the film 50 is formed.

【0040】そして、図15に示すように、開口部51 [0040] Then, as shown in FIG. 15, the openings 51
を含めたシリコン酸化膜50上に貼合用薄膜としてのポリシリコン薄膜52を成膜し、図16に示すように、貼合のためにポリシリコン薄膜52の表面を機械的研磨などにより平坦化する。 Forming a polysilicon thin film 52 as a lamination thin film on the silicon oxide film 50 including, as shown in FIG. 16, flattening due mechanical polishing the surface of the polysilicon film 52 for bonding to.

【0041】引き続き、図17に示すように、シリコン基板40とは別の単結晶シリコン基板(支持基板)53 [0041] Subsequently, as shown in FIG. 17, another single crystal silicon substrate (support substrate) is a silicon substrate 40 53
を用意し、ポリシリコン薄膜52の表面と第2の半導体基板としてのシリコン基板53とを貼り合わせる。 It was prepared, bonding the silicon substrate 53 as a surface and a second semiconductor substrate of the polysilicon film 52.

【0042】そして、図18に示すように、シリコン基板40,53を表裏逆にして、図19に示すように、シリコン基板40側を機械的研磨などを行い薄膜化する。 [0042] Then, as shown in FIG. 18, the silicon substrate 40, 53 in the front and back reversed, as shown in FIG. 19, a thin film subjected to such mechanical polishing the silicon substrate 40 side.
この際、溝41内のシリコン酸化膜42の層が出現(露呈)するまでシリコン基板40の研磨を行う。 At this time, to polish the silicon substrate 40 to the layer of silicon oxide film 42 in the groove 41 appear (exposed). このようにシリコン酸化膜42の層が出現するまで研磨を行うと、研磨における硬度が変化するため、研磨の終点を容易に検出することができる。 With such is polished until the layer of silicon oxide film 42 appears, the hardness in the polishing is changed, it is possible to easily detect the end point of polishing.

【0043】この後、図20に示すように、層間絶縁膜であるシリコン酸化膜54を成膜しコンタクト孔をあけた後、アルミ電極55を成膜・フォトリソグラフィを経て形成する。 [0043] Thereafter, as shown in FIG. 20, after opening the depositing the silicon oxide film 54 is an interlayer insulating film a contact hole is formed an aluminum electrode 55 through the film deposition-photolithographic.

【0044】最後に、図21に示すように、HF系のエッチング液によりシリコン酸化膜42,54をエッチング除去し、シリコン基板40による梁構造体と固定電極と電極取出部と固定部とを区画形成し、かつ、可動電極を有する梁構造を可動とする。 [0044] Finally, as shown in FIG. 21, the silicon oxide film 42, 54 is removed through etching using an HF etchant, and the fixed portion and the fixed electrode and the electrode lead-out portion the beam structure by the silicon substrate 40 compartments formed, and the beam structure having a movable electrode and movable. この犠牲層エッチングにおいて、ストッパ48a,48bにより固定部2Cのアンカーとなるシリコン酸化膜42が浸食されるのが防止されるとともに、チップ外周部においてシリコン酸化膜50を囲むように配置したポリシリコン薄膜52によりシリコン酸化膜50が浸食されるのが防止される。 In this sacrificial layer etching stopper 48a, while being prevented from silicon oxide film 42 serving as an anchor for the fixed portion 2C is eroded by 48b, a polysilicon thin film disposed so as to surround the silicon oxide film 50 in the chip peripheral portion 52 the silicon oxide film 50 is eroded can be prevented by.

【0045】なお、この際、エッチング後の乾燥の過程で可動部が基板に付着するのを防止するため、パラジクロロベンゼン等の昇華剤を用いる。 [0045] At this time, the movable portion during drying after etching to prevent from adhering to the substrate, using a sublimation agent para-dichlorobenzene and the like. このようにして、貼合基板を用い、エッチング液に晒される部位を、サイドエッチングを防止するストッパで覆った半導体加速度センサを形成することができる。 In this way, using a bonding substrate, a portion exposed to the etchant, it is possible to form a semiconductor acceleration sensor covered with a stopper to prevent the side etching.

【0046】なお、上記した実施形態においては、犠牲層用薄膜としてシリコン酸化膜42を用い、導電性薄膜としてポリシリコン薄膜47を用いているから、犠牲層エッチング工程において、HF系エッチング液を用いた場合、シリコン酸化膜42はHFにて溶けるが、ポリシリコン薄膜47は溶けないので、HF系エッチング液の濃度や温度を正確に管理したり、エッチングの終了を正確に時間管理にて行う必要がなく、製造が容易になる。 [0046] In the embodiment described above, the silicon oxide film 42 used as the thin film sacrificial layer, because by using polysilicon thin film 47 as a conductive thin film, the sacrificial layer etching process, use the HF series etching solution If you were, the silicon oxide film 42 is dissolved by HF, since the polysilicon film 47 is not dissolved, or accurately manage the concentration and temperature of the HF-based etching solution, necessary to perform the termination of etching at precisely the time management without, manufacturing is facilitated.
また、ストッパ用薄膜48a,48bもポリシリコン薄膜で形成されているのでエッチングされず、犠牲層であるシリコン酸化膜42のサイドエッチングも生じない。 Further, the stopper films 48a, 48b is also because it is formed of a polysilicon thin film etched, does not occur side etching of the silicon oxide film 42 is sacrificial layer.

【0047】このように本実施の形態は、下記の特徴を有する。 The form of the thus present embodiment has the following features. (イ)図3に示すように、固定部2Cの下にアンカーとして残される犠牲層であるシリコン酸化膜37の露出部を、サイドエッチングを防止するためのストッパ38で覆った。 (B) As shown in FIG. 3, the exposed portions of the silicon oxide film 37 is a sacrificial layer that is left as an anchor below the fixed portion 2C, covered with a stopper 38 for preventing the side etching. よって、犠牲層であるシリコン酸化膜37のうちエッチングされずに残る部分のサイドエッチングを防止し、チップの欠落やパーティクルの入り込みの無い構造を提供することができる。 Therefore, it is possible to prevent the side etching of the portion that remains without being etched in the silicon oxide film 37 is sacrificial layer, to provide a structure having no entry of chips missing and particles. (ロ)ストッパの材料をポリシリコン薄膜とすることで、エッチングに耐性があり、なおかつ半導体プロセスに整合させることができる。 The (b) the stopper material by a polysilicon thin film, is resistant to etching, yet can be matched to the semiconductor process. (ハ)図3に示すように、第1と第2のシリコン基板の間の絶縁膜33におけるチップ側面での露出部を、サイドエッチングを防止するストッパ39で覆ったので、チップ外周部で犠牲層エッチングのエッチング液に晒される部分の絶縁膜33のサイドエッチングを無くし、欠落およびパーティクルの吸着を防止することができる。 As shown in (c) 3, the exposed portions of the chip side surface of the insulating film 33 between the first and second silicon substrate, so covered by the stopper 39 to prevent the side etching, sacrificial chip peripheral portion eliminating side etching of the portion of the insulating film 33 which is exposed to the etchant layer etching can be prevented missing and particles of the adsorbent. (ニ)製造方法として、図10に示すように、第1のシリコン基板40に梁構造体と固定電極と固定部を画定するための溝41を形成し、この溝41を含む第1のシリコン基板40の表面に犠牲層用薄膜42と第1の絶縁膜44を順に形成し、図11に示すように、犠牲層用薄膜42および第1の絶縁膜44に対しアンカー部形成領域に開口部45a〜45dを形成し、図12に示すように、開口部45a〜45dおよび第1の絶縁膜44上の所定領域にアンカー部を構成する導電性膜47a〜47 (D) As a manufacturing method, as shown in FIG. 10, the groove 41 for defining a fixed portion and the first silicon substrate 40 in the beam structure and the fixed electrode to form a first silicon containing the groove 41 sacrificial layer thin film 42 and the first insulating film 44 are sequentially formed on the surface of the substrate 40, as shown in FIG. 11, opening in the anchor portion formation region to sacrificial layer thin film 42 and the first insulating film 44 forming a 45a to 45d, as shown in FIG. 12, the conductive film forming the anchor portion in a predetermined region on the opening 45a to 45d and the first insulating film 44 47A~47
fを形成するとともに、固定部形成領域での犠牲層用薄膜42の側部にサイドエッチングを防止するためのストッパ用薄膜48a,48bを形成し、図16に示すように、導電性膜47a〜47fおよびストッパ用薄膜48 To form a f, stopper film 48a for preventing the side etching to the side of the sacrificial layer thin film 42 in the fixing portion-forming region, 48b is formed, as shown in FIG. 16, the conductive film 47a~ 47f and the thin film stopper 48
a,48bの上に第2の絶縁膜49,50と貼合用薄膜52を順に形成し、図17に示すように、貼合用薄膜5 a, a second insulating film 49, 50 and laminating thin film 52 are sequentially formed on the 48b, as shown in FIG. 17, laminating a thin film 5
2の表面と第2のシリコン基板53を貼り合わせ、図1 Bonding a second surface and a second silicon substrate 53, FIG. 1
9に示すように、溝41内の犠牲層用薄膜42が露呈するまで第1のシリコン基板40を研磨し、図21に示すように、犠牲層用薄膜42をエッチング除去して第1のシリコン基板40による梁構造体と固定電極と固定部を形成した。 As shown in 9, polishing the first silicon substrate 40 to the sacrificial layer thin film 42 in the groove 41 is exposed, as shown in FIG. 21, a first silicon sacrificial layer thin film 42 is removed by etching to form the fixed portion and the beam structure and the fixed electrode by the substrate 40. その結果、(イ)に記載の構造を適切に製造することができる。 As a result, it is possible to appropriately manufacture the structure described in (b). (ホ)図12に示すように、ストッパ用薄膜48a,4 (E) As shown in FIG. 12, the stopper films 48a, 4
8bとアンカー部を構成する導電性膜47a〜47fとを同時に形成したので、工程を簡素化することができる。 Since 8b and the conductive film 47a~47f constituting the anchor portion is formed at the same time, it is possible to simplify the process. (ヘ)図15での第2の絶縁膜50上に貼合用薄膜52 (F) bonding a thin film 52 on the second insulating film 50 in FIG. 15
を形成する工程の前に、図14に示すように、チップ側面での第2の絶縁膜50に、この膜50のサイドエッチングを防止するためのストッパ配置用の開口部51を形成したので、チップ外周部の犠牲層エッチングのエッチング液に晒される部分の絶縁膜50の部分にもサイドエッチングを防止する貼合用薄膜52によるストッパを形成することができる。 Before the step of forming a, as shown in FIG. 14, the second insulating film 50 at the chip side, so to form an opening 51 for the stopper arrangement for preventing the side etching of the film 50, it is possible to form the stopper by laminating thin film 52 which prevents the part side etching also the insulating film 50 of the portion exposed to the etchant of the sacrificial layer etching of the chip peripheral portion.

【0048】これまでの説明においては半導体加速度センサについて説明したが、加速度センサに限らず半導体ヨーレートセンサなどの力学量センサにも適用することができる。 [0048] This in description up has been described semiconductor acceleration sensor, can be applied to a mechanical sensor such as a semiconductor yaw rate sensor is not limited to the acceleration sensor.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】 実施の形態における半導体加速度センサの平面図。 Figure 1 is a plan view of a semiconductor acceleration sensor in the embodiment.

【図2】 エレメント部分の拡大図。 FIG. 2 is an enlarged view of the element portion.

【図3】 図1中のA−A断面図。 [3] A-A sectional view in FIG.

【図4】 図2中のB−B断面図。 [4] sectional view taken along line B-B in FIG.

【図5】 図2中のC−C断面図。 [5] sectional view taken along line C-C in FIG.

【図6】 図2中のD−D断面図。 [6] D-D sectional view in FIG.

【図7】 製造工程を説明するための断面図。 FIG. 7 is a cross-sectional view for explaining the manufacturing process.

【図8】 製造工程を説明するための断面図。 FIG. 8 is a cross-sectional view for explaining the manufacturing process.

【図9】 製造工程を説明するための断面図。 FIG. 9 is a cross-sectional view for explaining the manufacturing process.

【図10】 製造工程を説明するための断面図。 FIG. 10 is a cross-sectional view for explaining the manufacturing process.

【図11】 製造工程を説明するための断面図。 FIG. 11 is a cross-sectional view for explaining the manufacturing process.

【図12】 製造工程を説明するための断面図。 FIG. 12 is a cross-sectional view for explaining the manufacturing process.

【図13】 製造工程を説明するための断面図。 Figure 13 is a cross-sectional view for explaining the manufacturing process.

【図14】 製造工程を説明するための断面図。 FIG. 14 is a cross-sectional view for explaining the manufacturing process.

【図15】 製造工程を説明するための断面図。 Figure 15 is a cross-sectional view for explaining the manufacturing process.

【図16】 製造工程を説明するための断面図。 Figure 16 is a cross-sectional view for explaining the manufacturing process.

【図17】 製造工程を説明するための断面図。 FIG. 17 is a cross-sectional view for explaining the manufacturing process.

【図18】 製造工程を説明するための断面図。 Figure 18 is a sectional view for explaining the manufacturing process.

【図19】 製造工程を説明するための断面図。 Figure 19 is a cross-sectional view for explaining the manufacturing process.

【図20】 製造工程を説明するための断面図。 Figure 20 is a sectional view for explaining the manufacturing process.

【図21】 製造工程を説明するための断面図。 Figure 21 is a sectional view for explaining the manufacturing process.

【図22】 従来の半導体加速度センサの断面図。 Figure 22 is a cross-sectional view of a conventional semiconductor acceleration sensor.

【符号の説明】 DESCRIPTION OF SYMBOLS

33…絶縁膜、37…シリコン酸化膜、38…ストッパ、39…ストッパ、40…シリコン基板、41…溝、 33 ... insulating film, 37 ... silicon oxide film, 38 ... stopper, 39 ... stopper, 40 ... silicon substrate, 41 ... groove,
42…シリコン酸化膜、44…シリコン窒化膜、45 42 ... silicon oxide film, 44 ... silicon nitride film, 45
a,45b,45c,45d…開口部、47…導電性薄膜、48a,48b…ストッパ用薄膜、49…シリコン窒化膜、50…シリコン酸化膜、51…開口部、52… a, 45b, 45 c, 45d ... opening, 47 ... conductive film, 48a, 48b ... thin stopper, 49 ... silicon nitride film, 50 ... silicon oxide film, 51 ... opening, 52 ...
ポリシリコン薄膜、53…シリコン基板、100…第1 Polysilicon thin film, 53 ... silicon substrate, 100 ... first
の単結晶シリコン基板、200…第2の単結晶シリコン基板、300…絶縁膜、400…梁構造体、401…可動電極、500…固定電極、600…固定部、700… The single crystal silicon substrate, 200 ... second single-crystal silicon substrate, 300: insulating film, 400 ... beam structure, 401 ... movable electrode, 500 ... fixed electrode, 600 ... fixing portion, 700 ...
可動電極用配線、800…固定電極用配線。 Movable electrode wiring 800 ... wire fixed electrode.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 酒井 峰一 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内 Fターム(参考) 4M112 AA02 BA07 CA26 CA33 CA36 DA02 DA18 EA04 ────────────────────────────────────────────────── ─── front page of the continuation (72) inventor Sakai MineHajime Kariya, Aichi Showacho 1-chome 1 address stock Company DENSO in the F-term (reference) 4M112 AA02 BA07 CA26 CA33 CA36 DA02 DA18 EA04

Claims (7)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 第1と第2の半導体基板を絶縁膜を介して貼合わせた貼合基板における第1の半導体基板によりなり、第2の半導体基板の上において所定間隔を隔てた位置に配置され、可動電極を有する梁構造体と、 同じく第1の半導体基板よりなり、第2の半導体基板の上面において前記梁構造体の可動電極に対向して配置された固定電極と、 同じく第1の半導体基板よりなり、第2の半導体基板の上面において前記梁構造体および固定電極とは離間して配置された固定部と、 前記梁構造体の下面から延びるアンカー兼用の可動電極用配線と、 前記固定電極の下面から延びるアンカー兼用の固定電極用配線と、を備えた半導体力学量センサにおいて、 前記固定部の下にアンカーとして残される犠牲層の露出部を、サイドエッチングを防止 1. A result by the first semiconductor substrate in the first and bonding substrates laminated via the second semiconductor substrate insulating film, arranged at a position at a predetermined distance in on the second semiconductor substrate is a beam structure having a movable electrode made of a same first semiconductor substrate, a fixed electrode disposed opposite to the movable electrode of the beam structure at the upper surface of the second semiconductor substrate, similarly first made of a semiconductor substrate, a fixed portion that is spaced apart from said beam structure and a fixed electrode on the upper surface of the second semiconductor substrate, and the movable electrode wire anchor also serves extending from the lower surface of the beam structure, wherein in the semiconductor dynamic quantity sensor and a wiring fixed electrode anchors serves extending from a lower surface of the fixed electrode, an exposed portion of the sacrificial layer is left as an anchor below the fixed portion, prevents side etching るストッパで覆ったことを特徴とする半導体力学量センサ。 The semiconductor dynamic quantity sensor, characterized in that is covered with a stopper that.
  2. 【請求項2】 前記ストッパの材料はポリシリコン薄膜である請求項1に記載の半導体力学量センサ。 2. A semiconductor dynamic quantity sensor according to claim 1 material of the stopper is a polysilicon thin film.
  3. 【請求項3】 前記両半導体基板間の絶縁膜におけるチップ側面での露出部を、サイドエッチングを防止するストッパで覆ったことを特徴とする請求項1に記載の半導体力学量センサ。 3. A semiconductor dynamic quantity sensor according to claim 1, wherein the exposed portion of the chip side surface of the insulating film between the two semiconductor substrates, characterized in that covered by a stopper to prevent the side etching.
  4. 【請求項4】 前記絶縁膜のストッパを、第1と第2の半導体基板を貼合わせる際に両基板の間に介在させる貼合用薄膜により構成した請求項3に記載の半導体力学量センサ。 The stopper according to claim 4, wherein said insulating film, a semiconductor dynamic quantity sensor according to claim 3 which is constituted by laminating thin film to be interposed between the two substrates when is laminated first and the second semiconductor substrate.
  5. 【請求項5】 第1と第2の半導体基板を絶縁膜を介して貼合わせた貼合基板における第1の半導体基板によりなり、第2の半導体基板の上において所定間隔を隔てた位置に配置され、可動電極を有する梁構造体と、 同じく第1の半導体基板よりなり、第2の半導体基板の上面において前記梁構造体の可動電極に対向して配置された固定電極と、 同じく第1の半導体基板よりなり、第2の半導体基板の上面において前記梁構造体および固定電極とは離間して配置された固定部と、 前記梁構造体の下面から延びるアンカー兼用の可動電極用配線と、 前記固定電極の下面から延びるアンカー兼用の固定電極用配線と、を備えた半導体力学量センサの製造方法であって、 第1の半導体基板に梁構造体と固定電極と固定部を画定するための溝を形成 5. A becomes the first semiconductor substrate in the first and bonding the substrate to fit a second semiconductor substrate bonded through the insulating film, arranged at a position at a predetermined distance in on the second semiconductor substrate is a beam structure having a movable electrode made of a same first semiconductor substrate, a fixed electrode disposed opposite to the movable electrode of the beam structure at the upper surface of the second semiconductor substrate, similarly first made of a semiconductor substrate, a fixed portion that is spaced apart from said beam structure and a fixed electrode on the upper surface of the second semiconductor substrate, and the movable electrode wire anchor also serves extending from the lower surface of the beam structure, wherein , a wiring fixing electrode anchors serves extending from a lower surface of the fixed electrode method of manufacturing a semiconductor dynamic quantity sensor with a groove for defining a fixed portion and the first semiconductor substrate to the beam structure and the stationary electrode the formation 、この溝を含む前記第1の半導体基板の表面に犠牲層用薄膜と第1の絶縁膜を順に形成する工程と、 前記犠牲層用薄膜および第1の絶縁膜に対しアンカー部形成領域に開口部を形成する工程と、 前記開口部および前記第1の絶縁膜上の所定領域にアンカー部を構成する導電性膜を形成するとともに、固定部形成領域での犠牲層用薄膜の側部にサイドエッチングを防止するためのストッパ用薄膜を形成する工程と、 前記導電性膜およびストッパ用薄膜の上に第2の絶縁膜と貼合用薄膜を順に形成する工程と、 前記貼合用薄膜の表面と第2の半導体基板を貼り合わせる工程と、 前記溝内の前記犠牲層用薄膜が露呈するまで前記第1の半導体基板を研磨する工程と、 前記犠牲層用薄膜をエッチング除去して前記第1の半導体基板による梁構造 Said first forming a thin film sacrificial layer and the first insulating film are sequentially on a semiconductor substrate surface, the opening to the anchor portions forming region relative to the sacrificial layer for a thin film and the first insulating film including the trench forming a part, to form the conductive film forming the anchor portion in a predetermined region on the opening and the first insulating film, the side on the side of the sacrificial layer thin film of the fixed portion formation region forming a stopper film for preventing etching, and forming a second insulating film and the laminated thin film in this order on the thin film for the conductive film and the stopper surface of the lamination thin film When the step of bonding the second semiconductor substrate, wherein polishing the first semiconductor substrate to thin film sacrificial layer is exposed, said first thin film for the sacrificial layer is etched away in the groove beam structure by the semiconductor substrate と固定電極と固定部を形成する工程とを有することを特徴とする半導体力学量センサの製造方法。 The method of manufacturing a semiconductor dynamic quantity sensor, characterized by a step of forming a fixed portion and the fixed electrode and the.
  6. 【請求項6】 前記ストッパ用薄膜とアンカー部を構成する導電性膜とを同時に形成するようにした請求項5に記載の半導体力学量センサの製造方法。 6. A manufacturing method of a semiconductor dynamic quantity sensor according to claim 5 which is adapted to simultaneously form a conductive film constituting the thin film stopper and anchor portion.
  7. 【請求項7】 前記第2の絶縁膜上に貼合用薄膜を形成する工程の前に、チップ側面での第2の絶縁膜に、当該絶縁膜のサイドエッチングを防止するためのストッパ配置用の開口部を形成するようにした請求項5に記載の半導体力学量センサの製造方法。 7. Before the step of forming a laminated thin film on the second insulating film, the second insulating film at the chip side, a stopper arrangement for preventing the side etching of the insulating film the method of manufacturing a semiconductor dynamic quantity sensor according to claim 5 which is adapted to form an opening of the.
JP21315998A 1998-07-28 1998-07-28 Semiconductor dynamic quantity sensor and manufacturing method thereof Expired - Fee Related JP4158234B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21315998A JP4158234B2 (en) 1998-07-28 1998-07-28 Semiconductor dynamic quantity sensor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21315998A JP4158234B2 (en) 1998-07-28 1998-07-28 Semiconductor dynamic quantity sensor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2000049357A true JP2000049357A (en) 2000-02-18
JP4158234B2 JP4158234B2 (en) 2008-10-01

Family

ID=16634553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21315998A Expired - Fee Related JP4158234B2 (en) 1998-07-28 1998-07-28 Semiconductor dynamic quantity sensor and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4158234B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001077007A1 (en) * 2000-04-10 2001-10-18 Onix Microsystems, Inc. Mechanical landing pad formed on the underside of a mems device
JP2004304189A (en) * 2003-03-31 2004-10-28 Robert Bosch Gmbh Method of protecting encapsulated sensor structure using stack packaging
CN100394539C (en) * 2003-07-25 2008-06-11 罗伯特·博世有限公司 Anchors for microelectromechanical systems having an SOI substrate, and method of fabricating same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6586841B1 (en) 2000-02-23 2003-07-01 Onix Microsystems, Inc. Mechanical landing pad formed on the underside of a MEMS device
WO2001077007A1 (en) * 2000-04-10 2001-10-18 Onix Microsystems, Inc. Mechanical landing pad formed on the underside of a mems device
US6528887B2 (en) 2000-04-10 2003-03-04 Onix Microsystems Conductive equipotential landing pads formed on the underside of a MEMS device
US6764936B2 (en) 2000-04-10 2004-07-20 Onix Microsystems, Inc. Mechanical landing pad formed on the underside of a MEMS device
JP2004304189A (en) * 2003-03-31 2004-10-28 Robert Bosch Gmbh Method of protecting encapsulated sensor structure using stack packaging
CN100394539C (en) * 2003-07-25 2008-06-11 罗伯特·博世有限公司 Anchors for microelectromechanical systems having an SOI substrate, and method of fabricating same

Also Published As

Publication number Publication date
JP4158234B2 (en) 2008-10-01

Similar Documents

Publication Publication Date Title
US5576250A (en) Process for the production of accelerometers using silicon on insulator technology
US6227049B1 (en) Acceleration sensor and process for the production thereof
JP3444639B2 (en) Method and apparatus for producing integrated pressure transducer
EP2011132B1 (en) Capacitive micro- electro- mechanical sensors with single crystal silicon electrodes
US6391673B1 (en) Method of fabricating micro electro mechanical system structure which can be vacuum-packed at wafer level
US7821085B2 (en) Physical quantity sensor and method for manufacturing the same
US6065341A (en) Semiconductor physical quantity sensor with stopper portion
JP3045419B2 (en) Dielectric film capacitor
US5736791A (en) Semiconductor device and bonding pad structure therefor
JP3605487B2 (en) The methods and floating microstructure processing assembly for manufacturing a floating microstructure
US6028332A (en) Semiconductor type yaw rate sensor
US6263735B1 (en) Acceleration sensor
JP3151956B2 (en) Acceleration sensor
US4500940A (en) Capacitive humidity sensor and method for the manufacture of same
JP3508025B2 (en) Micromechanical silicon-on-glass tuning fork gyroscope manufacturing method
JP3307328B2 (en) The semiconductor dynamic quantity sensor
JP4258105B2 (en) Manufacturing method of semiconductor device
US7690255B2 (en) Three-axis inertial sensor and method of forming
JPH0918015A (en) Manufacture of semiconductor dynamic quantity sensor
JP3588286B2 (en) Capacitive pressure sensor
JPH10142254A (en) Semiconductor integrated volume acceleration sensor and its manufacture
US7655538B2 (en) MEMS device and interposer and method for integrating MEMS device and interposer
JP2000286430A (en) Semiconductor dynamical amount sensor and manufacture thereof
US7164179B2 (en) Angular-velocity sensor
JPH09189716A (en) Microminiature mechanical acceleration sensor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080325

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080624

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080707

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120725

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120725

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130725

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees