JP2000031814A

JP2000031814A - 超電導論理回路

Info

Publication number: JP2000031814A
Application number: JP10200163A
Authority: JP
Inventors: Yoshinobu Taruya; 良信樽谷; 一正 ▲高▼木; Kazumasa Takagi; Haruhiro Hasegawa; 晴弘長谷川; Tokumi Fukazawa; 徳海深沢; Akira Tsukamoto; 塚本　　晃
Original assignee: Science & Tech Agency; Agency of Industrial Science and Technology
Current assignee: Science & Tech Agency; National Institute of Advanced Industrial Science and Technology AIST
Priority date: 1998-07-15
Filing date: 1998-07-15
Publication date: 2000-01-28

Abstract

(57)【要約】【課題】互いに異なる位相で駆動するべき論理ゲート
列を有する磁束量子パラメトロン回路において、外部か
ら導入した１本の給電線で、各論理ゲート列に励振電流
を給電する。【解決手段】磁束量子パラメトロンゲートによって構
成される論理回路において、各論理ステージにあるゲー
ト列に対して、互いに供給するべき交流電流の位相差に
相当する伝播遅延時間、あるいは位相を同一にするため
に補正するべき伝播遅延時間に対応した配線長の超電導
線路を介在させて、各ゲート列間を直列的に接続する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は微小磁場の検出装
置、電圧標準、マイクロ波或いはミリ波検出回路や高速
デジタル回路、アナログデータ処理回路等の超電導性を
有することにより特有の性能を発揮する超電導エレクト
ロニクスの分野に関わり、特に超高速性能を発揮するデ
ジタル回路の構成、さらにはその給電方法と動作に関す
るものである。

【０００２】

【従来の技術】超電導デジタル回路、とくに超電導イン
ダクタおよび超電導接合２個によって構成される超電導
量子干渉素子、および超電導量子干渉素子の該インダク
タと磁気的に結合し、磁束バイアスを印加する給電用超
電導線および次段ゲートに磁束信号を伝達するための超
電導性出力インダクタから成る磁束量子素子、すなわち
磁束量子パラメトロンゲートによって構成される論理回
路等においては、各論理ステージ、すなわちアクティブ
状態あるいはリセット状態にある各ゲート列に対して、
位相の異なる交流励振電流を給電する必要がある。

【０００３】このような目的に対して、従来は高周波電
流の位相数に応じた分割、分割された各高周波電流に対
する位相シフト等の処理を経て高周波電流が回路チップ
に導入された。このために高周波電源から電流分割器、
位相シフタ、減衰器等を介して超電導回路に給電する必
要があった。

【０００４】

【発明が解決しようとする課題】上記従来の給電方式で
は給電電流の周波数や位相シフト量を任意の値に設定で
きるものの、以下に述べる問題点を有している。すなわ
ち上に述べた設定は高度な技術を要し、かつ異なった超
電導回路を動作させる毎に新たに設定する必要がある。
したがって超電導回路の試験計測段階で使用できても、
実用段階で使用するのは困難である。さらに電源の周波
数が高くなるにしたがって、同一の位相で供給するべき
ゲート列でも、たとえば、伝送遅延により、互いに離れ
たゲート間で位相差が生じてしまう可能性があった。

【０００５】したがって本発明では、ギガヘルツあるい
はこれ以上の高速で動作する超電導回路において、所定
の高周波給電電流の位相差を設定するべきゲート列間
で、あるいは位相差を等しくするべきゲート列間で互い
にこれらの相対的な位相差の範囲を所定のレベル以下に
設定でき、かつ設定された位相差の範囲で再現性良く簡
便に給電することを可能にすることである。さらにこの
ような機能を超電導回路のチップ上のパターン形成のみ
で実現することにある。

【０００６】

【課題を解決するための手段】上記課題に対して本発明
においては以下の手段を講じた。

【０００７】すなわち、超電導インダクタおよび超電導
接合２個によって構成される超電導量子干渉素子、およ
び超電導量子干渉素子の該インダクタと磁気的に結合
し、磁束バイアスを印加する給電用超電導線および次段
ゲートに磁束信号を伝達するための超電導性出力インダ
クタから成る磁束量子素子、すなわち磁束量子パラメト
ロンゲートによって構成される論理回路において、各論
理ステージ、すなわちアクティブ状態あるいはリセット
状態にある各段の段内のゲート列は基板上で所定の範囲
内の距離以内に形成するのに対して、段間では、互いに
供給するべき交流電流の位相差に相当する伝播遅延時
間、あるいは位相を同一にするために補正するべき伝播
遅延時間に対応した配線長の超電導線路を介在させて、
各ゲート列間を直列的に接続する。遅延線としては、超
電導接合線路、あるいは超電導線路と超電導接合線路を
直列接続した構造とする。

【０００８】

【発明の実施の形態】以下本発明を以下に述べる実施例
にもとづいて説明する。

【０００９】図１（ａ）は、磁束量子パラメトロンゲー
ト６３の等価回路図を示す。図において６１は超電導接
合、６２は磁束量子パラメトロンループインダクタ、６
４は励振線インダクタ、６５は出力インダクタ、６８は
接地端である。良く知られているように、励振線インダ
クタ６４が付勢されているときに、入力電流Ｉ_Aが加え
られたときの極性により、出力インダクタ６５に流入す
る出力電流Ｉ_Bの極性が決まる。このような構成の磁束
量子パラメトロンゲート６３を複数個カスケードに接続
した形の論理ゲート列を形成し、これをさらに多段に配
列して論理回路を作製する。

【００１０】この場合、各段の間で、前述したような位
相関係を守る必要があり、そのために移送回路等が必要
となっていたのである。以下、本発明の実施例を説明す
るために、図1（ａ）を画くのが煩雑であるので、磁束
量子パラメトロンゲート６３を図1（ｂ）のように表現
するものとする。すなわち、励振線インダクタ６４に、
入力電流Ｉ_Aが加えられる突起と、出力インダクタ６５
に流入する出力電流Ｉ_Bの流出する突起とを有するブロ
ックで簡略化した表記とする。

【００１１】図２は、磁束量子パラメトロンゲート６３
を基板上に形成したときの主要部の断面構造の一例を示
す図である。２０はたとえばサファイア基板、２１はＮ
ｂ膜の磁気遮蔽膜、２２、２６はＳｉ酸化物層間絶縁
膜、２３、２５はＮｂ膜の超電導電極、２４はＡｌ酸化
物トンネル障壁層、２７は励振層、２８はコンタクト
層、２９はセリアよりなるバッファ層である。超電導接
合６１はＡｌ酸化物のトンネル障壁層２４とこれを挟む
超電導電極２３、２５との間に形成される。

【００１２】このような構成の磁束量子パラメトロンゲ
ート６３を、上述したように、基板上に複数個カスケー
ドに接続した形の論理ゲート列を作成し、これらをさら
に多段に配列して論理回路を作製するのである。

【００１３】実施例１本実施例で構成する論理回路はデジタルシグナルプロセ
ッサ等で必須のＡＬＵ、すなわち論理演算ユニットとす
る。ＡＬＵ回路は多数決論理ゲートを要素回路として構
成することによって、ＡＮＤ，ＯＲ，ＮＡＮＤ，否定等
の論理演算を実行する機能を有する。

【００１４】図３に示すように、本実施例では、各段の
論理ゲート列１００、２００、―――、５００の励振線
はカスケードに接続される。第1段の論理ゲート列１０
０の励振線の励振電流を給電線１により供給するととも
に論理ゲート列の段間接続励振線４によって順次各段の
論理ゲート列の励振線に励振電流を供給する。第１段の
論理ゲート列１００では、外部信号は直列に配列された
論理ゲート２のそれぞれに論理の内容に応じて入力さ
れ、これら論理ゲート２からの出力信号を論理の内容に
応じて第２段の論理ゲート列２００の論理ゲート２に入
力する。同様に第２段の論理ゲート列２００の論理ゲー
ト２の出力を第３段の論理ゲート列３００の論理ゲート
２に入力し、第３段の論理ゲート列３００の論理ゲート
２の出力を第４段の論理ゲート列４００の論理ゲート２
の入力とし、第４段の論理ゲート列４００の論理ゲート
２の出力を第５段の論理ゲート列５００の論理ゲート２
の入力とし、第５段の論理ゲート列５００から目的とす
る論理出力をＤＣスキッド７により、端子８に電圧ポテ
ンシャルで得るものとする。目的とする論理出力を得る
ためには、したがって、順次配置された各段のゲート列
入出力を目的に合った組み合わせとすることは当然であ
る。また、本実施例は各磁束量子パラメトロンゲート
は、いわゆる、ビットスライス方式で駆動されるものと
した。

【００１５】磁束量子パラメトロンゲートでは、磁束量
子を発生するための駆動源は励振電流である。本実施例
では、上述したように、励振電流をすべての磁束量子パ
ラメトロンゲートに直列に流すようにして励振線を直列
に接続した。ところで、各段の論理ゲート列内にある論
理ゲートは、実質的に同一位相にある励振電流を供給さ
れる必要があり、各段間にある論理ゲートは１/４周期
ずれた励振電流を供給されることによって、４相励振モ
ードで駆動できるわけである。そこで、本実施例では各
段の論理ゲート列内にある論理ゲートの励振線の長さＬ
１を各段の論理ゲート列の励振線を結ぶ論理ゲート段間
接続励振線４の長さＬ２のたかだか１０％以下として、
上述の要件を満たすものとした。たとえば、励振電流の
周波数は１０ＧＨｚとした場合、Ｌ１を０．２ｍｍと
し、Ｌ２を２ｍｍとした。その結果、これら電源周波数
と配線長の関係により、図４に示されるように、隣合う
論理ゲート列に対して１/４周期ずれた交流電流１１、
１２、１３、１４を供給できた。この結果、ＡＬＵ回路
は４相励振モードで駆動でき、論理動作を実行した結果
を、出力検出用磁束量子干渉素子７で検出できた。

【００１６】励振電流の周波数が１０ＧＨｚである場
合、２ｍｍの長さの励振線を伝播する遅延時間が約２５
ピコ秒であるから、各論理ゲート列の段間で１/４周期
ずれた交流電流を供給できる。一方、各論理ゲート列内
では、励振線の長さは０．２ｍｍしか無いから、各論理
ゲート列内での遅延は、たかだか２．５ピコ秒にすぎ
ず、論理信号処理に支障を来たすことはない。

【００１７】本実施例によれば、複数の異なる位相を有
する励振電流を１本の給電線を接続することによって、
実現できるから、本実施例に示した構造を有する励振線
はＡＬＵ回路だけでなく、互いに位相をずらせて給電す
る動作方式を採用する磁束量子パラメトロン回路に広く
適用できるものである。

【００１８】実施例２本実施例において、構成されるＡＬＵ回路は実施例１と
同じように、磁束量子パラメトロンゲートによって作製
する。本実施例における磁束量子パラメトロンゲートの
構造は、前述した図２の断面図で示されるものと違いが
無いが、磁気遮蔽膜２１上の層間絶縁膜２２がチタン酸
ストロンチウムとされた点において異なる。

【００１９】本実施例では、論理ゲート列の段間の論理
ゲート段間接続励振線４は３００ミクロンの長さとし
た。励振電流の周波数は実施例１と同じ１０ＧＨｚとし
た。これら電源周波数と配線長の関係により、隣合う論
理ゲート列に対して１/４周期ずれた交流電流を供給で
きた。この結果、ＡＬＵ回路は４相励振モードで駆動で
き、論理動作を実行した結果を、出力検出用磁束量子干
渉素子で検出できた。

【００２０】本実施例のように、論理ゲート段間接続励
振線の長さを３００ミクロンに縮めて、かつ実施例１と
同様に１０ＧＨｚの４相励振電流を供給できたのは、磁
気遮蔽膜２１と超電導配線２３間の層間絶縁膜２２に比
誘電率２００のチタン酸ストロンチウム膜を用いたこと
によるものである。層間絶縁膜としてチタン酸ストロン
チウム膜に代えて他の高誘電性絶縁膜、あるいはチタン
酸バリウム、チタン酸鉛等の強誘電性絶縁膜を用いても
同様の効果が得られる。

【００２１】実施例３実施例１と同様に、磁束量子パラメトロンゲートによっ
て構成されるＡＬＵ論理回路を作製する。回路はＮｂ超
電導膜およびＳｉ酸化物絶縁膜等によってＳｉウェハー
上に作製する。要素素子である超電導接合はＡｌ酸化物
のトンネル障壁層、およびＮｂ膜の超電導電極からな
る。

【００２２】図５に示すように、本実施例のＡＬＵ回路
の回路構成は実施例１と同じく、いわゆるビットスライ
ス方式とした。構造的にも、励振線が１本である点にお
いても同様である。

【００２３】本実施例では、しかしながら、各論理ゲー
ト列の段間は１４０ミクロンの長さの超電導接合線路３
２により接続される。各論理ゲート列内の励振線は実施
例１と同じ超電導線路である。本実施例でも、励振電流
の周波数は１０ＧＨｚとした。これら電源周波数と配線
長の関係により、隣合う論理ゲート列の段間に対して１
/４周期ずれた交流電流を供給できた。この結果、ＡＬ
Ｕ回路は４相励振モードで駆動でき、論理動作を実行し
た結果を、出力検出用磁束量子干渉素子で検出できた。

【００２４】本実施例のように、論理ゲート列の段間の
励振線３２の長さを１４０ミクロンに縮めて、かつ実施
例１と同様に１０ＧＨｚの４相励振電流を供給できたの
は、超電導接合線路の伝播速度が超電導線路より１/１
０以下であることによるものである。ここで、超電導接
合というのは、ジョセフソン素子が形成できる構造を持
っていれば良く、その構造上のばらつきは、この遅延時
間には実質的な影響を与えない。

【００２５】なお、本実施例においては、超電導接合線
路３２は超電導接合線路と超電導線路との直列接続とな
っているものでも良いことは当然であり、この組み合わ
せの比率を変えることにより、遅延時間を任意に選ぶこ
とが出来る。

【００２６】実施例４本実施例による構成を図６に示す。磁束量子パラメトロ
ンゲートによって構成されるＡＬＵ論理回路を作製する
こと、回路はＮｂ超電導膜およびＳｉ酸化物絶縁膜等に
よってＳｉウェハー上に作製する。要素素子である超電
導接合はＡｌ酸化物のトンネル障壁層、およびＮｂ膜の
超電導電極からなること等は実施例３と同様であるが、
本実施例においては、論理ゲート段間接続励振線を二つ
備えており、これを選択的に使用するための制御線を備
えている点において異なる。

【００２７】論理ゲート段間接続励振線の一つ３２、３
３はいずれも実施例３と同じ超電導接合線路である。そ
して、段間接続励振線３２の長さは７０ミクロンとし、
段間接続励振線３３の長さは２８０ミクロンとした。各
段間接続励振線３２、３３にはそれぞれに磁場を印加す
るために、層間絶縁膜を介して制御線５１、５２を設け
た。制御線５１に制御電流を流すと、段間接続励振線３
２は非超電導状態に転移し、抵抗状態となる。逆に、制
御線５２に制御電流を流すと、段間接続励振線３３が非
超電導状態に転移し、抵抗状態になる。いま、制御線５
１に制御電流を流して、長さ２８０ミクロンの段間接続
励振線３３のみを超電導状態として残した。このような
状態で、励振電流の周波数を５ＧＨｚとしたところ、隣
合う論理ゲート列に対して１/４周期ずれた交流電流を
供給できた。

【００２８】本実施例で、各論理ゲート列間で１/４周
期ずれた交流電流を供給でき、論理信号を転送できたの
は、２８０ミクロンの長さの励振線を伝播する遅延時間
が約５０ピコ秒であり、励振電流の周波数５ＧＨｚの１
/４周期分に相当するからである。また長さ７０ミクロ
ン超電導接合線路３２は制御線５１に制御電流を印加す
ることによって磁場を発生させ、超電導接合線路の一部
が非超電導状態に転移し、抵抗状態となったために、通
電されない状態となった。

【００２９】本実施例のように、遅延時間の異なる複数
本の励振線を配し、これらの中から励振線の一つを選択
することができるようにすると、同じ磁束量子パラメト
ロン回路であっても、動作周波数の異なったものとして
使用することが出来る。

【００３０】上記実施例では、図を簡単にするため、基
板上に必要となる接続のためのパッド等の表示は省略し
たが、これらは、一般の半導体装置と同様に必要である
とともに、容易に形成できるものであることは言うまで
もなかろう。

【００３１】

【発明の効果】本発明によれば、互いに異なる位相で動
作するべき複数の論理ゲート列を有する磁束量子パラメ
トロン回路に対して励振電流を１本の線で供給できるか
ら位相シフター等が不要に出来るのみならず、安定した
動作をするものが実現できる。

【図面の簡単な説明】

【図１】磁束量子パラメトロンゲートの等価回路を示す
図。

【図２】磁束量子回路の代表的な構造例を示す断面図。

【図３】第1の実施例で構成する多段構成の論理回路例
を示す図。

【図４】多段論理ゲート列に供給される４相励振電流の
波形図。

【図５】第２の実施例で構成する多段構成の論理回路例
を示す図。

【図６】第３の実施例で構成する多段構成の論理回路例
を示す図。

【符号の説明】

１‥‥給電線、２‥‥論理ゲート列、３‥‥信号線、４
‥‥論理ゲート列間接続励振線、５‥‥終端抵抗、２０
‥‥基板、２１‥‥磁気遮蔽膜、２２、２６‥‥層間絶
縁膜、２３、２５‥‥超電導電極、２４‥‥トンネル障
壁層、２７‥‥励振層、２８‥‥コンタクト層、２９‥
‥バッファ層、３２，３３‥‥超電導接合線路、６１‥
‥超電導接合、６２‥‥磁束量子パラメトロンループイ
ンダクタ、６３‥‥磁束量子パラメトロンゲート、６４
‥‥励振線インダクタ、６５‥‥出力インダクタ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者長谷川晴弘埼玉県比企郡鳩山町赤沼2520番地株式会社日立製作所基礎研究所内 (72)発明者深沢徳海埼玉県比企郡鳩山町赤沼2520番地株式会社日立製作所基礎研究所内 (72)発明者塚本晃埼玉県比企郡鳩山町赤沼2520番地株式会社日立製作所基礎研究所内Ｆターム(参考） 4M113 AA04 AA14 AA25 AC08 AD04 AD23 AD35 AD36 AD45 AD67 AD68 CA13 5J042 AA04 BA01 CA00 DA00

Claims

【特許請求の範囲】

【請求項１】超電導インダクタおよび超電導接合２個に
よって構成される超電導量子干渉素子、および超電導量
子干渉素子の該インダクタと磁気的に結合し、磁束バイ
アスを印加する給電用超電導線および次段ゲートに磁束
信号を伝達するための超電導性出力インダクタから成る
磁束量子パラメトロンゲートによって構成される論理回
路において、複数の論理ゲートよりなる論理ゲート列と
次段の論理ゲート列との間で、互いに供給するべき交流
電流の位相差に相当する伝播遅延時間に対応した配線長
の超電導線路を介在させて、各ゲート列の段間を直列的
に接続することを特徴とする超電導論理回路。
【請求項２】各ゲート列の段間を直列的に接続する線が
超電導接合線である請求項１記載の超電導論理回路。
【請求項３】各ゲート列の段間を直列的に接続する線が
互いに異なる長さの超電導接合線が複数本並列接続され
たものであるとともに、複数本配列された超電導接合線
のそれぞれに磁場を印加するための制御線を配し、制御
線に電流を通じることによって超電導接合線路を非超電
導状態にスイッチさせ、一つの超電導接合線を選択でき
る請求項１記載の超電導論理回路。
【請求項４】基板、該基板上に形成されたバッファ層、
該バッファ層上に形成された磁気遮蔽膜、該磁気遮蔽膜
上に形成された超電導線路を備えた超電導回路装置であ
って、前記磁気遮蔽膜上に形成された超電導線路との間
に高誘電性絶縁膜が形成されていることを特徴とする超
電導回路装置。