JP2000031642A - Build-up multilayer circuit board and its manufacture - Google Patents

Build-up multilayer circuit board and its manufacture

Info

Publication number
JP2000031642A
JP2000031642A JP19761598A JP19761598A JP2000031642A JP 2000031642 A JP2000031642 A JP 2000031642A JP 19761598 A JP19761598 A JP 19761598A JP 19761598 A JP19761598 A JP 19761598A JP 2000031642 A JP2000031642 A JP 2000031642A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
layer
sheet
circuit
surface
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19761598A
Other languages
Japanese (ja)
Inventor
Kenzo Fujii
Kikuo Oura
大浦紀久男
藤井健三
Original Assignee
Nec Kansai Ltd
関西日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To enhance the adhesive properties of an insulating sheet with an insulating layer by forming circuit wirings on the layer made of a resin material by directly forming a metal layer on the surface of a resin roughed to a specific surface roughness, thereby reducing a metal film thickness for constituting the circuit wirings. SOLUTION: Circuit wirings 12 of a first layer are formed on a core base material 11, coated with an undercoating agent 13, covered thereon with an insulating sheet 14 to complete it. In this case, the surface of the sheet 14 is roughened directly so as to have a surface roughness of 0.1 to 10 μm, a metal layer 15 is directly formed thereon, and hence adhesive properties of the layer 15 with the sheet 14 are improved. Thus, reliability as equipment is improved, and even in its manufacturing process, when a mechanical stress or thermal stress is applied, it will not be peeled off since the metal layer having high adhesive strength is formed.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】この発明はビルドアップ多層回路基板に関するものであり、ファインパターンが形成でき且つ多層基板中の回路配線と絶縁層との密着性が高いビルドアップ多層回路基板に関するものである。 TECHNICAL FIELD OF THE INVENTION This invention relates to build-up multilayer circuit board, but adhesion of the circuit wiring in and the multilayer substrate can fine pattern formation and the insulating layer is about high build-up multilayer circuit board .

【0002】 [0002]

【従来の技術】近年は精密電子機器等に所謂プリント基板上の配線やないしはフィルム上の基板に形成された配線が多用されている。 Recently precision electronic equipment such as a wiring formed on the substrate on the wiring and or film on the so-called printed circuit board is widely used. これらはファインパターンを形成することができ且つ比較的安価で信頼性が高いので非常に多くの電子機器等で活用されている。 These are utilized in numerous electronic devices because reliable can and relatively inexpensive to form a fine pattern. 特に近年においては益々その高密度化が進み所謂ビルドアップ式の形成方法が発達し、ビルドアップ多層回路基板が賞用されるようになってきている。 Especially in recent years increasingly developed formation method of the densification proceeds called build-up, the build-up multilayer circuit board has come to be Shoyo.

【0003】ビルドアップ式の多層回路基板は高密度部品実装が可能であるものであり、近年特にBGAやCS Multilayer circuit board of build-up type is one which is capable of high-density component mounting, in recent years in particular BGA or CS
P等の高密度パッケージの採用が進むにつれて益々盛んに使用されるようになっている。 It is adapted to be increasingly actively used as the adoption of a high-density package advances, such as P. 又民生用においては低コスト化の要求もあるがこのような低コスト化の要求にたいしてもロールラミネート式のビルドアップシステムが採用されたことからこの要件を満たすようになってきた。 Furthermore there is also a demand for cost reduction in a consumer has been made to meet this requirement since the roll lamination type buildup system even for requests of such cost reduction is employed.

【0004】ここで従来からあるビルドアップ多層回路基板について説明する。 [0004] now to the build-up multilayer circuit board is conventional. 図13は従来からのビルドアップ多層回路基板の製造工程の一部を示すものである。 Figure 13 shows a part of the manufacturing process of a build-up multilayer circuit board from the prior art. ビルドアップ多層回路基板130はコア基板131の片面あるいは両面に回路配線132と絶縁層を順次積層するものであり、前述のように近年においてはコストの要請からロールラミネート式の製造方法が採用されつつある。 Build-up multilayer circuit board 130 is intended sequentially stacking an insulating layer and circuit wiring 132 on one side or both sides of the core substrate 131, while the manufacturing method of the roll laminating type is employed a demand for cost in recent years as described above is there. この方法は図13に示すようにコア基板131上に第1層目の回路配線132を施しアンダーコート剤13 The method undercoating formulation subjected to the first-layer circuit wiring 132 on the core substrate 131 as shown in FIG. 13 13
3を塗布した上に熱ロール136でもって銅箔135が形成された絶縁シート134を張り付けていく方法である。 3 with a thermal roll 136 on coated is a method of gradually sticking an insulating sheet 134 that copper foil 135 was formed.

【0005】このようにして絶縁シート上に銅箔が貼り付けられたものがコア基板上に積み重ねられると、この銅箔を回路パターンにエッチングして第2層目の回路配線が形成される。 [0005] In this way what copper foil is stuck on the insulating sheet is stacked on the core substrate, the second layer circuit wiring is formed by etching the copper foil circuit pattern. 第2層目の回路配線が形成された後には同様にこの上にアンダーコート剤を塗布しこれを適宜化学的に加工しその上から同様に銅箔が貼り付けられた絶縁シートを積層して順次これを繰り返すことにより3 After the circuit wiring of the second layer is formed by laminating an insulating sheet copper foil is adhered similarly thereon appropriately chemically modified so applying the undercoating formulation onto the similarly 3 by sequentially repeating this
層目4層目が形成されて行くのである。 Is the layer eyes fourth layer is gradually formed.

【0006】図14に示すものはこの工程を簡単に示したものである。 [0006] as shown in FIG. 14 shows the process easier. 要するにビルドアップ多層回路基板の形成工程はコア基板を準備しその上に絶縁性上の回路配線を次々に積層して行くことにより製造されるべきものである。 Short step of forming the build-up multilayer circuit board is intended to be manufactured by preparing a core substrate goes by laminating circuit wiring on the insulating over one after another that. 図15に示すものはこのようにして形成されたビルドアップ多層回路基板150の一例を示すものである。 Those shown in FIG. 15 shows one example of a build-up multilayer circuit board 150 which is formed in this way. コア基板151上に1層目の回路配線152aが形成され、絶縁層153を介して第2層目の回路配線15 Circuit wiring 152a of the first layer on the core substrate 151 is formed, a second layer circuit wiring through the insulating layer 153 15
2bが形成され、絶縁層153を介して3層目の回路配線152cが形成されている。 2b is formed, the circuit wiring 152c of the third layer through the insulating layer 153 is formed.

【0007】又、図16に示すものはコア基板161の両側に同様な方法で回路配線162及び絶縁層163が多層にビルドアップされた結果を示すものである。 [0007] In addition, it shows the results of the circuit wiring 162 and the insulating layer 163 is built up in multiple layers in the same way on both sides of the core substrate 161 as shown in FIG. 16. ビルドアップ多層回路基板160は前述のようにコア基板の片面であっても両面であっても何れにせよ絶縁層と回路配線とを積み重ねて行くことにより高密度の回路配線を可能とし、近年盛んに用いられているBGAやCSP等の高密度パッケージに最も適した多層回路基板を提供するのである。 Build-up multilayer circuit board 160 to allow high-density circuit wiring by going stacked and in any case insulating layer and the circuit wiring even one side of the core substrate be double-sided as described above, actively in recent years than is to provide the most suitable multilayer circuit board for high-density package such as BGA and CSP used in the.

【0008】 [0008]

【発明が解決しようとする課題】前述のように近年においては、ビルドアップ多層回路基板が特にロールラミネート式で製造され多用されるようになってきている。 In [0007] In recent years, as described above, the build-up multilayer circuit board has been particularly adapted to be manufactured by roll lamination type frequently used. しかしながらこの方法は以下のような課題を含むものである。 However, this method is intended to include the following problems. 先ずロールラミネート式でビルドアップ多層回路基板を構成する場合には前述のように絶縁シート上に銅箔を貼り付けたものを熱ロールでアンダーコート剤の上に押し付けながら多層化を行っていくのであるが、熱ロールで押し付けることから銅箔が形成された絶縁シートには熱と曲げ応力の両者が加わり銅箔と絶縁シートとの密着性が非常に高くなければこの工程を実現することはできない。 Since first when configuring the build-up multilayer circuit board by a roll laminating formula intended to make multilayered while pressing those pasted copper foil on the insulating sheet as described above on the under coating agent by heat roll the case, the insulating sheet copper foil is formed from the pressing by the heat roll can not be realized this process be very high adhesion and insulating sheet copper foil joined by both thermal and bending stresses .

【0009】従って一般的には絶縁シート上の銅箔の形成は絶縁シートに対して銅箔を熱圧着する等の方法で行われており、充分に薄い銅箔をその上に形成するのは困難である。 Accordingly in general to form thereon a performed is sufficiently thin copper foil by a method such as formation of a copper foil on the insulating sheet is a copper foil thermocompression bonding to the insulating sheet Have difficulty. しかしながらこのように絶縁シート上に厚い銅箔しか形成することができないとすれば図17に示すような課題が生じる。 However a problem as shown in FIG. 17 occurs if it is only possible to form such a thick copper foil on the insulating sheet. 図17(a)は例えば銅箔172 FIG. 17 (a) for example, a copper foil 172
aを用いてロールラミネート式によりビルドアップ多層回路基板170aを構成したものであり、同図(b)は他の方法、例えば何らかの薄膜形成技術により絶縁シート上に回路配線172bを形成したビルドアップ多層回路基板170bを示す。 It is obtained by constituting the build-up multilayer circuit board 170a using a roll laminating equation using a, FIG. (B) other methods, for example, build-up multilayer forming the circuit wiring 172b on the insulating sheet by any thin film forming technique It shows a circuit board 170b.

【0010】図(a)(b)を比較すれば分かるのは厚膜からなる回路配線172aの場合には膜厚が厚いために隣接する配線ピッチを所定以上に狭めることができないという点である。 Is that it can not be narrowed beyond a predetermined adjacent wiring pitch due to the large thickness in the case of [0010] FIG. (A) (b) circuit wiring 172a consisting seen that the thick film by comparing . 従って銅箔の厚みが厚ければ厚いほどそのパターニングの困難性から隣接配線とのパターンピッチは広くせねばならず薄膜からなる回路配線172 Thus the pattern pitch circuit consists of widely Senebanara not a thin-film wiring of the adjacent wire from difficulty in thicker the patterning if the thickness of the copper foil is thicker 172
bのように膜厚が薄ければ薄い程隣接配線とのパターンピッチを狭くすることができる。 Thinner if the thickness is thin as b can be narrowed pattern pitch between the adjacent wires. このことはビルドアップ多層回路基板の高密度化にとって重要な要素となり内層に形成される回路配線の厚みが厚い場合には高密度化が困難であるという課題を抱えていたのである。 This is had been challenged to the case where the thickness of the circuit wiring formed on the inner layer is an important factor for high density build-up multilayer circuit board is thick it is difficult to densify.

【0011】又同図(b)に示すように、もしこのような薄膜からなる回路配線を構成するために薄い銅箔を絶縁シート上に熱圧着等して熱ロールでもってロールラミネートを行えばその密着性は弱いものとなるため図18 [0011] As shown in FIG. (B), if if performed roll lamination with a thin copper foil to form a circuit wiring having such a thin film by thermocompression bonding or the like on the insulating sheet by heat roll 18 because its adhesion becomes weak
に示すように熱ロール186でアンダーコート剤183 Undercoat agent 183 in the heat roll 186, as shown in
上にロールラミネートする際に絶縁層の一部を構成する絶縁シート184と薄膜の回路配線材料である金属層1 A circuit wiring material film and the insulating sheet 184 constituting a part of the insulating layer when the roll lamination to the upper metal layer 1
85との剥離が生じるのである。 85 than it peeling occurs with.

【0012】以上の観点から、近年特に多用されつつあるビルドアップ多層回路基板の構成ないし製造においては内層配線即ち多層回路基板を構成する回路配線の薄膜化が必要であり又同時にその回路配線を構成すべき金属層と絶縁層との密着性、具体的には絶縁シートとの密着性が要求されるのである。 [0012] In view of the foregoing, constituting the circuit wiring are also simultaneously requires thinner circuit wiring constituting the inner wiring i.e. multilayer circuit board in the structure to manufacture a build-up multilayer circuit board is being recently particularly frequently used adhesion between should do the metal layer and the insulating layer, specifically, being required adhesion to the insulating sheet.

【0013】以上説明したように本発明ではこれらの課題を解決するためになされるものであってその目的はビルドアップ多層回路基板において回路配線を構成する金属膜厚を薄くし且つその絶縁シートないしは絶縁層との密着性を高くすることができるビルドアップ多層回路基板ないしはビルドアップ多層回路基板の製造方法を提供するものである。 [0013] or its object in the present invention as described be those made in order to solve these problems by reducing the metal thickness of the circuit wiring in a build-up multilayer circuit board and its insulating sheet or there is provided a build-up method of manufacturing a multilayer circuit board or a build-up multilayer circuit board can be increased adhesion between the insulating layer.

【0014】 [0014]

【課題を解決するための手段】上記課題を解決するために、本発明はコア基板の片面あるいは両面に回路配線と絶縁層を順次積層するビルドアップ多層回路基板であって、前記絶縁層は樹脂材料からなり、この絶縁層上への前記回路配線の形成は、この樹脂表面自体が表面粗度0.1ミクロン以上10ミクロン以下に粗化され、この粗化された樹脂の表面に直接金属層を形成することによるビルドアップ多層回路基板を提供する。 In order to solve the above problems SUMMARY OF THE INVENTION The present invention is a build-up multilayer circuit board for sequentially laminating an insulating layer and circuit wiring on one side or both sides of the core substrate, the insulating layer resin of a material, formed of the circuit wiring to the insulating layer, the resin surface itself is roughened below 10 microns or more surface roughness 0.1 microns, the metal layer directly on the roughened surface of the resin providing a build-up multilayer circuit board due to the formation of the.

【0015】また、コア基板の片面あるいは両面に回路配線と絶縁層を順次積層するビルドアップ多層回路基板の製造方法であって、前記絶縁層は樹脂材料からなり、 [0015] A build-up multilayer circuit board manufacturing method of sequentially laminating an insulating layer and circuit wiring on one side or both sides of the core substrate, the insulating layer is made of a resin material,
前記樹脂上への配線の形成は、この樹脂表面自体を表面粗度0.1ミクロン以上10ミクロン以下に粗化する工程と、この工程により粗化された樹脂の表面に直接無電解めっきにより金属層を形成する工程とからなるビルドアップ多層回路基板の製造方法を提供する。 Metal forming wiring on the resin includes the steps of roughening the resin surface itself below 10 microns or more surface roughness 0.1 microns, by an electroless plating directly on the surface of the roughened resin by this process to provide a method of manufacturing a build-up multilayer circuit board comprising the step of forming the layer.

【0016】また、コア基板の片面あるいは両面に回路配線と絶縁層を順次積層するビルドアップ多層回路基板の製造方法であって、前記絶縁層は樹脂材料からなるとともにスル−ホ−ル又は/及びバイアホ−ル配線が設けられこのスル−ホ−ル又は/及びバイアホ−ル配線の形成は、この絶縁層に設けられた穴の内表面自体が表面粗度0.1ミクロン以上10ミクロン以下に粗化され、この粗化された樹脂の表面に金属層を形成することによるビルドアップ多層回路基板を提供する。 Further, sulfinpyrazone with a build-up multilayer circuit board manufacturing method of sequentially laminating an insulating layer and circuit wiring on one side or both sides of the core substrate, the insulating layer is made of a resin material - e - le or / and via holes - this sul Le wiring is provided - e - le or / and via holes - forming Le wiring crude inner surface itself of the hole provided in the insulating layer is less than 10 microns or more surface roughness 0.1 microns ized, provides a build-up multilayer circuit board by forming a metal layer on the surface of the roughened resin.

【0017】また、前記粗化工程は、樹脂の表面自体をサンドブラストにより粗化する工程である請求項2に記載のビルドアップ多層回路基板の製造方法を提供する。 Further, the roughening step is to provide a method of manufacturing a build-up multilayer circuit board according to the surface itself of the resin in claim 2 is a step of roughening by sandblasting.
また、前記粗化工程は、樹脂表面自体をウエットブラストにより粗化する工程である請求項2に記載のビルドアップ多層回路基板の製造方法を提供する。 Further, the roughening step is to provide a method of manufacturing a build-up multilayer circuit board according to the resin surface itself to claim 2 is a step of roughening by wet blasting.

【0018】また、前記樹脂は、エポキシ樹脂、ポリメチルベンテン、ポリフェニレンエ−テル、芳香族ポリアミド、ポリアセタ−ル、ポリエ−テルアミド、ポリエチレンテレフタ−ト、ポリブチレンナフタレ−ト、液晶ポリエステル、ポリアリレ−ト、ポリイミド、ポリアミドイミド、ポリエ−テルエ−テルケトン、ポリフェニレンサルファイド、液晶ポリマ、フッ素樹脂、ポリサルホン、ポリエ−テルサルホン、ポリアミド46、ポリエチレンナフタレ−ト、ポリブチレンテレフタ−ト、芳香族ポリエステルからなる群のうちいづれか一の材料からなる請求項2、4、又は5のいづれか一に記載のビルドアップ多層回路基板の製造方法を提供する。 Further, the resin is an epoxy resin, polymethylpentene, polyphenylene - ether, aromatic polyamide, polyacetal - le, polyether - Teruamido, polyethylene terephthalate - DOO, polybutylene naphthalate - DOO, liquid crystal polyester, polyarylate - DOO, polyimide, polyamide-imide, polyether - Terue - consisting DOO, aromatic polyester - Teruketon, polyphenylene sulfide, liquid crystal polymer, fluororesin, polysulfone, polyether - Terusaruhon, polyamide 46, polyethylene naphthalate - DOO, polybutylene terephthalate to provide a method of manufacturing a build-up multilayer circuit board according in any one of claims 2, 4, or 5 consists of a material either of the group.

【0019】また、前記樹脂は、エポキシ樹脂、ポリメチルベンテン、ポリフェニレンエ−テル、芳香族ポリアミド、ポリアセタ−ル、ポリエ−テルアミド、ポリエチレンテレフタ−ト、ポリブチレンナフタレ−ト、液晶ポリエステル、ポリアリレ−ト、ポリイミド、ポリアミドイミド、ポリエ−テルエ−テルケトン、ポリフェニレンサルファイド、液晶ポリマ、フッ素樹脂、ポリサルホン、ポリエ−テルサルホン、ポリアミド46、ポリエチレンナフタレ−ト、ポリブチレンテレフタ−ト、芳香族ポリエステルからなる群のうちいづれか一の材料からなる請求項1又は3に記載のビルドアップ多層回路基板を提供する。 Further, the resin is an epoxy resin, polymethylpentene, polyphenylene - ether, aromatic polyamide, polyacetal - le, polyether - Teruamido, polyethylene terephthalate - DOO, polybutylene naphthalate - DOO, liquid crystal polyester, polyarylate - DOO, polyimide, polyamide-imide, polyether - Terue - consisting DOO, aromatic polyester - Teruketon, polyphenylene sulfide, liquid crystal polymer, fluororesin, polysulfone, polyether - Terusaruhon, polyamide 46, polyethylene naphthalate - DOO, polybutylene terephthalate providing a build-up multilayer circuit board according to claim 1 or 3 consisting Izure one material of the group.

【0020】また、前記ウエットブラストのメデイアは、中心粒径が10ミクロン以上300ミクロン以下で硬度がヌ−プ硬度で1300以上2500以下又はモ− Further, media of the wet blasting, the center particle size of hardness j below 300 microns 10 microns or more - 1300 or more flop hardness 2500 or up mode -
ス硬度で7以上15以下の多角状の粒子である請求項6 Scan claim hardness 7 to 15 or less polygonal shaped particles 6
に記載のビルドアップ多層回路基板の製造方法を提供する。 To provide a method of manufacturing a build-up multilayer circuit board according to. また、コア基板の片面あるいは両面に回路配線と絶縁層を順次積層するビルドアップ多層回路基板の製造方法であって、前記絶縁層は樹脂材料からなるとともにこの絶縁層上に配線を形成する工程は、この樹脂表面自体を表面粗度0.1ミクロン以上10ミクロン以下に粗化する工程と、この工程により粗化された樹脂の表面に直接無電解めっきにより導電層を形成する工程と、この工程により形成された導電層を下地として電界めっきにより金属層を厚く形成する工程と、を含むビルドアップ多層回路基板の製造方法を提供する。 Moreover, a build-up multilayer circuit board manufacturing method of sequentially laminating an insulating layer and circuit wiring on one side or both sides of the core substrate, the step of the insulating layer to form the wiring on the insulating layer with made of a resin material a step of roughening the resin surface itself below the surface roughness 0.1 microns 10 microns or more, and forming a conductive layer by electroless plating directly on the surface of the roughened resin by this process, this process to provide a method of manufacturing a build-up multilayer circuit board comprising the steps of forming a thick metal layer by electroplating a conductive layer formed as a base by.

【0021】また、コア基板の片面あるいは両面に回路配線と絶縁層を順次積層するビルドアップ多層回路基板の製造方法であって、前記絶縁層は樹脂材料からなるとともにこの絶縁層上に配線を形成する工程は、この樹脂表面を表面粗度0.1ミクロン以上10ミクロン以下に粗化する工程と、この工程により粗化された樹脂の表面に銅及び不可避的不純物からなる形成する工程と、この工程により形成された導電層を下地として電界めっきにより金属層を厚く形成する工程と、を含むビルドアップ多層回路基板の製造方法を提供する。 Further, forming a wiring method for manufacturing a build-up multilayer circuit board, the insulating layer on the insulating layer with made of a resin material are sequentially laminated on one side or both sides to the circuit wiring and the insulating layer of the core substrate step includes a step of roughening the resin surface below 10 microns or more surface roughness 0.1 microns, and forming becomes the surface of the resin which is roughened by the step of copper and unavoidable impurities, the providing a step of forming a thick metal layer by electroplating as a base a conductive layer which is formed by a process, a method for manufacturing a build-up multilayer circuit board comprising.

【0022】 [0022]

【発明の実施の形態】以下に本発明の実施の形態を請求項1から請求項10の順に図面を参照しながら説明していく。 DETAILED DESCRIPTION OF THE INVENTION will be described with reference to the drawings in the order of claim 10 Embodiments of the present invention from claim 1 below. 先ず請求項1記載の発明は前述のようにコア基板の片面あるいは両面に回路配線と絶縁層を順次積層するビルドアップ多層回路基板であって、前記絶縁層は樹脂材料からなり、この絶縁層上への前記回路配線の形成は、この樹脂表面自体が表面粗度0.1ミクロン以上1 First claimed invention in claim 1, wherein is a build-up multilayer circuit board sequentially stacked with circuit wiring insulating layer on one side or both sides of the core substrate as described above, the insulating layer is made of a resin material, the insulating layer formation of the circuit wiring to, the resin surface itself surface roughness 0.1 microns or more 1
0ミクロン以下に粗化され、この粗化された樹脂の表面に直接金属層を形成することによるビルドアップ多層回路基板である。 0 microns roughened below a build-up multilayer circuit board by forming a metal layer directly on the roughened surface of the resin.

【0023】本発明の特徴点は内層配線即ちビルドアップ多層回路基板の回路配線を構成すべき絶縁層が表面粗度が0.1μm以上10μm以下に粗化されており、この粗化された樹脂の表面に直接金属層を形成することにより回路配線を構成するようにし、この表面粗度が以0.1μm以上10μm以下であることにより回路配線と樹脂表面との密着性を高くしロールラミネート方式においても絶縁シートと金属層との剥がれがないようにしたのである。 The aspect of the present invention has an insulating layer surface roughness should constitute circuit wiring of the inner wiring i.e. build-up multilayer circuit board is roughened to 0.1μm or 10μm or less, the roughened resin so as to form a circuit wiring by forming a direct metal layer on the surface of the high roll laminating method the adhesion between the circuit wiring and the resin surface by the surface roughness degree is more than 0.1 [mu] m 10 [mu] m or less in it is also had to be no peeling of the insulating sheet and the metal layer.

【0024】ここで0.1μm以上10μm以下とあるが好ましくは1μm以上5μm以下であり、更に好ましくは2μm以上3μm以下である。 [0024] Here, some with 0.1μm or 10μm or less but is preferably 1μm or more 5μm or less, more preferably 2μm or 3μm or less. 0.1μm以上としてのは0.1μmもなければ樹脂表面と金属層との密着性を十分に高くすることができず、又10μm以上もあると十分に薄い金属層を絶縁層である絶縁シート上に形成した場合にその表面の粗化により断線が生じることを回避するためである。 The set to 0.1 [mu] m or more can not be made sufficiently high adhesion between the resin surface and the metal layer to be even 0.1 [mu] m, also 10μm or even if there a sufficiently thin metal layer is an insulating layer insulating sheet the roughening of the surface when forming the upper in order to prevent the disconnection occurs.

【0025】具体的にこの表面を粗化する方法については後述するが本発明において重要なポイントはこの表面の粗化を樹脂表面自体の表面粗度を荒らすことによって行うものであり、樹脂の表面に何らかの接着層を構成しこの接着層を荒らすことにより表面粗化を行うものでない点である。 [0025] Specifically important points in the described below, but the present invention is a method of roughening the surface is intended to perform the roughening of the surface by roughening the surface roughness of the resin surface itself, the surface of the resin a point not to perform surface roughening by roughening the adhesive layer constitutes any adhesive layer. このように樹脂表面自体を粗化することのメリットは絶縁層が必要以上に多層化しないために構造が簡単であることと複数の積層化された場合には信頼性が劣る可能性があることによるものである。 Thus it benefits of roughening the resin surface itself which may be less reliable if it is that the structure is simple and a plurality of lamination in order not to multilayered than necessary insulating layer it is due.

【0026】又この金属層は一般的には銅であるが所謂回路配線を構成することができるような導電性材料であればどのような金属層であってもよい。 [0026] The metal layer is generally may be any metal layer if a conductive material such is a copper can form a so-called circuit wiring. 例えば金や銀、 For example, gold and silver,
ないしはめっき材料のようなものであってもよいことは言うまでもない。 Or those in which may be of course, such as plating material. 又コア基板上に形成される第1層目の回路配線についてであるがコア基板の表面粗度を0.1 Also although the first-layer circuit wiring 0.1 the surface roughness of the core substrate formed in the core substrate
μm以上10μm以下に粗化しこの上に第1層目の回路配線を構成することも勿論本請求項記載の発明の意図するところである。 It is also the intention of course, the invention of this claim, wherein configuring the roughened in μm or 10μm or less circuit wiring of the first layer thereon.

【0027】コア基板はロールラミネート式においてはロールされないために応力等が加わることがないがコア基板に表面を粗化しその上に直接金属層を形成することにより熱応力に強くなるのでかかる観点から加熱工程が必須であるロールラミネート式のビルドアップ多層回路基板の製造方法を採用する場合には効果がある。 The core substrate is from this point of view since strong thermal stress by but never stress or the like is applied to form a metal layer directly thereon roughened surface on the core substrate to not rolled in roll lamination formula If the heating step is employed a method of manufacturing a build-up multilayer circuit board roll lamination type it is essential for the effect.

【0028】次に請求項1記載の発明の製造工程の一部を表わすのが図1である。 [0028] The next represents a part of the manufacturing process of the first aspect is shown in FIG. 図1に示すように、本発明にかかるビルドアップ多層回路基板10は、コア基板11 As shown in FIG. 1, the build-up multilayer circuit board 10 according to the present invention, the core substrate 11
上に第1層目の回路配線12を形成し、その上にアンダーコート剤13を塗布し、その上から絶縁シート14を被覆して完成する。 A first layer circuit wiring 12 is formed on the undercoating formulation 13 coated thereon, thereby completing covering the insulating sheet 14 thereon. この絶縁シート14に本発明の特長を生かすことができる。 It can take advantage of the features of the present invention in the insulating sheet 14. 即ち、図に示すように、絶縁シート14の表面を直接的に所定の表面粗度になるように粗化し、その上に金属層15を直接的に形成し、金属層15と絶縁シート14即ち絶縁層の密着性をよくするのである。 That is, as shown in FIG., The surface of the insulating sheet 14 is roughened so as to direct a predetermined surface roughness, the metal layer 15 directly formed on the insulating sheet 14 or the metal layer 15 it is to improve the adhesion of the insulating layer.

【0029】ここで、絶縁層は、この構成を採用する場合には、アンダーコート剤13と絶縁シート14から構成されることになるが、両者間の密着性は共に有機材料、即ち、樹脂から構成されているので問題ない。 [0029] Here, the insulating layer, when this configuration is employed, but will be composed of an undercoat agent 13 and the insulating sheet 14, the adhesion therebetween are both organic material, i.e., a resin there is no problem because it is configured. したがって、既に述べたように問題となるのは金属層15の密着性であって、特に図に示すように熱ロール16でもって、曲げ応力を加えられながら加工される場合には金属層15の密着性が充分高い必要があり、特に図に示すロールラミネートによって絶縁層が形成される場合に本発明の大きな効果を享受することができる。 Therefore, become a problem as already mentioned is a close contact of the metal layer 15, in particular with a hot roll 16, as shown in the figure, the metal layer 15 when it is processed with added bending stresses There adhesion is sufficiently high need, it is possible to receive a large effect of the present invention, particularly when the insulating layer by a roll laminate shown in the figure is formed.

【0030】次に請求項2記載の発明について説明する。 [0030] Next will be described the second aspect of the invention. 請求項2記載の発明は前述のようにコア基板の片面あるいは両面に回路配線と絶縁層を順次積層するビルドアップ多層回路基板の製造方法であって、前記絶縁層は樹脂材料からなり、前記樹脂上への配線の形成は、この樹脂表面自体を表面粗度0.1ミクロン以上10ミクロン以下に粗化する工程と、この工程により粗化された樹脂の表面に直接無電解めっきにより金属層を形成する工程とからなるビルドアップ多層回路基板の製造方法である。 According the invention in claim 2, wherein the method of manufacturing a build-up multilayer circuit board sequentially stacked with circuit wiring insulating layer on one side or both sides of the core substrate as described above, the insulating layer is made of a resin material, the resin formation of wiring to above, a step of roughening the resin surface itself below 10 microns or more surface roughness 0.1 microns, a metal layer by electroless plating directly on the surface of the roughened resin by this process a method of manufacturing build-up multilayer circuit board comprising the steps of forming.

【0031】請求項2記載の発明は請求項1記載の発明が物の発明であるのに対し製造方法の発明である点のみが異なり原則的には請求項1記載の発明と同様であるが、異なる点は前述した金属層の形成方法を粗化された樹脂の表面に直接無電解めっきにより形成したことを明らかにした点である。 [0031] Although the second aspect of the present invention as claimed is claim 1 the invention is in principle only difference is an invention of a method of manufacturing whereas a product invention described is similar to the invention of claim 1, wherein , is different from a point it revealed that formed by electroless plating directly on the surface of the resin which is roughened method for forming the metal layer described above. このように樹脂上に直接無電解めっきを施すことができるのはこの樹脂の表面自体が表面粗度0.1μm以上10μm以下に粗化されているからであり、この樹脂表面がつるつるである場合にはこの上に無電解めっきを形成することはできない。 Thus can be subjected to electroless plating directly on the resin is because the surface itself of the resin is roughened below 10μm or more surface roughness 0.1 [mu] m, if this resin surface is slippery it is impossible to form an electroless plating thereon in.

【0032】一般的には無電解めっきを形成しようとしても形成できず又は仮に形成できたとしても応力や熱等に弱い金属層しか形成することはできないのである。 [0032] generally is not possible also only formed a weak metal layer to stress or heat or the like as was possible without or if formed form an attempt to form an electroless plating. しかしながら請求項2記載の発明のように表面を粗化すれば直接無電解めっきを施す場合であっても十分に密着強度が高い金属層を形成することができることが明らかになっている。 However that may be sufficient adhesion strength even when subjected to electroless plating directly if roughen the surface as in the invention of claim 2, wherein to form the high metal layers are revealed.

【0033】請求項1又は請求項2記載の発明により形成されるビルドアップ多層回路基板の断面図を示すのが図2である。 [0033] show the cross-sectional view of a build-up multilayer circuit board is formed by the invention of claim 1 or claim 2, wherein is 2. 図2はコア基板21の片面に2層の回路配線22a、22bを施したビルドアップ多層回路基板2 Figure 2 is a build-up multilayer circuit board 2 which has been subjected circuit wiring 22a of the two layers on one side of the core substrate 21, the 22b
0を示すものであるが1層目の回路配線22aと2層目の回路配線22bは共に表面粗度が0.1μm以上10 Shows a 0 is the first layer of circuit wiring 22a and second layer circuit wiring 22b are both surface roughness 0.1μm or more 10
μm以下に粗化された絶縁層24面上に直接的に形成されている。 Is directly formed on the μm was roughened below the insulating layer 24 on the surfaces of. 又このようなビルドアップ多層回路基板を製造する工程であるが二つの方法が考えられる。 Also it is a process for producing such a build-up multilayer circuit board is considered two methods.

【0034】先ず第一の手順はコア基板上に第1層目の配線を配し、その上にアンダーコート剤を塗布し、金属層が形成されていない絶縁シートをロールラミネート式によりラミネートし、その上に無電解めっきにより金属層を形成する方法、この場合には金属層の形成がロールラミネートの後であるために金属層がロールラミネートにより熱応力や熱等の影響を受けることがないというメリットがある。 [0034] First of steps arranged first interconnection layer on the core substrate, the undercoating formulation was applied thereon, an insulating sheet metal layer is not formed is laminated using a roll laminating type, a method of forming a metal layer by electroless plating thereon, that the metal layer for forming the metal layer is after the roll lamination in this case there is no influence of thermal stress and heat, etc. using a roll laminating there is a merit.

【0035】一方、第二の方法としては予め絶縁シートの表面を粗化し、この粗化された表面上に無電解めっき等により直接金属層を形成し、この状態でアンダーコート剤の上に熱ロールでロールラミネートする方法である。 On the other hand, as the second method to roughen the surface of the pre-insulating sheet, to form a direct metal layer by electroless plating or the like on the roughened surface, the heat on the undercoating formulation in this state a method to roll laminating roll. この場合であっても金属層と絶縁層との密着性がよいために絶縁層上に形成された金属層が剥がれるというようなこともない。 Nor as that in this case be a metal layer metal layer formed on the insulating layer for good adhesion to the insulating layer is peeled off.

【0036】何れにせよ図3に示すように金属層35と絶縁シートである絶縁層34との密着が表面粗度0.1 The adhesion surface roughness of the insulating layer 34 is an insulating sheet and a metal layer 35 as shown in FIG. 3 anyway 0.1
μm以上10μm以下、好ましくは1μm以上5μm以下、さらに好ましくは2μm以上3μm以下の表面上に形成されている場合には高い密着性を有するので熱や応力によっても容易に剥がれるということがなく樹脂上に薄い金属層例えば5μm程度の金属層を密着性よく形成することが可能となるのである。 μm or 10μm or less, preferably 1μm or 5μm or less, more preferably on a resin without that peeled easily even by heat and stress because case has a high adhesion, which is formed on the following surface 3μm or 2μm it from becoming possible to form good thin metal layer e.g. adhesion to 5μm about metal layer.

【0037】次に請求項3記載の発明について説明する。 [0037] Next will be described a third aspect of the present invention. 請求項3記載の発明は前述のように、コア基板の片面あるいは両面に回路配線と絶縁層を順次積層するビルドアップ多層回路基板の製造方法であって、前記絶縁層は樹脂材料からなるとともにスル−ホ−ル又は/及びバイアホ−ル配線が設けられこのスル−ホ−ル又は/及びバイアホ−ル配線の形成は、この絶縁層に設けられた穴の内表面自体が表面粗度0.1ミクロン以上10ミクロン以下に粗化され、この粗化された樹脂の表面に金属層を形成することによるビルドアップ多層回路基板である。 According to a third aspect of the invention, as described above, Sur with a build-up multilayer circuit board manufacturing method of sequentially laminating an insulating layer and circuit wiring on one side or both sides of the core substrate, the insulating layer is made of a resin material - e - le or / and via holes - this sul Le wiring is provided - e - le or / and via holes - forming Le wiring inner surface itself surface roughness of the hole provided in the insulating layer 0.1 microns roughened below 10 microns or more, is a build-up multilayer circuit board by forming a metal layer on the surface of the roughened resin.

【0038】請求項3記載の発明の特徴点は樹脂を粗化することによりその樹脂上に形成される金属層との密着性を高める点においては請求項1又は請求項2記載の発明と同等なのであるがこの樹脂の表面粗化をスルーホール又はバイアホールの内表面にまで及ぼすことである。 [0038] equivalent to the invention of claim 1 or claim 2, wherein an aspect of the invention of claim 3, wherein in the viewpoint of increasing the adhesion between the metal layer formed on the resin by roughening the resin So one but is to exert to the surface roughening of the resin on the inner surface of the through-holes or via holes.
多層回路基板即ちこの種のビルドアップ多層回路基板の場合には多層化すればするほど各層間の導通をとる機会が多くなり、バイアホールないしはスルーホールは必須の構成要素となるのであるが、このバイアホール又はスルーホールの内表面に形成される金属層と樹脂即ち絶縁シートないしは絶縁層との密着性も前述と同様に問題となる。 Increases the opportunity to obtain conductivity between layers more you multilayered in the case of a build-up multilayer circuit board of the multilayer circuit board That this kind, but the via-hole or through-hole is to become an essential component, the adhesion between the metal layer and the resin or insulating sheet or insulating layer formed on the inner surface of the via hole or through hole is also a problem in the same manner as described above.

【0039】従ってスルーホール又はバイアホールの内表面についても前述と同様に0.1ミクロン以上10ミクロン以下に表面粗度を粗化し、この部分に直接金属層を形成することによりスルーホール又は/及びバイアホール配線を設けることが効果的である。 [0039] Therefore also roughen the surface roughness below the same manner as described above 0.1 microns to 10 microns for the inner surface of the through-holes or via holes, through-holes or / and by forming a direct metal layer in this portion it is effective to provide a via-hole wiring. 図4に示すのがビルドアップ多層回路基板40の一例であり、スルーホール又はバイアホール43の内表面に金属層45が強固に密着して形成される。 That shown in FIG. 4 is an example of a build-up multilayer circuit board 40, the metal layer 45 in the through hole or the inner surface of the via hole 43 is formed by firmly adhered. 図5はこのようなスルーホール又はバイアホール配線の製造工程を示す。 Figure 5 shows a manufacturing process of such a through-hole or via-hole wiring.

【0040】例えば図5においては絶縁シート54を用意し(a)、この絶縁シート54にバイアホールないしはスルーホール53を形成し(b)、このバイアホールないしはスルーホール53が形成された絶縁シート54 [0040] For example, in FIG. 5 prepared insulating sheet 54 (a), the insulation sheet 54 to form a via hole or through hole 53 (b), the insulating sheet 54 to the via hole or through hole 53 is formed
の全体を例えばサンドブラストのような方法によって矢印のようにメデイア56を衝突させて絶縁シート54を粗化していく(c)。 Continue to roughen the insulating sheet 54 by colliding the media 56 as shown by an arrow by a method such as a whole for example sandblasting of (c).

【0041】そうすると図6(a)(b)(c)に示すようにこのサンドブラストに用いられる微小なメデイア66が絶縁シート64の表面のみならずスルーホール又はバイアホール63の内表面にまで至ってこの部分をも粗化することとなり無電解めっきを全体に施す場合には内面にも十分密着性の高い金属層が形成されるのである。 [0041] Then led to the inner surface of FIG. 6 (a) (b) through-holes or via holes 63 not only the surface of the small media 66 are used in this sandblasting as shown in (c) is an insulating sheet 64 this is the high metal layers sufficiently adhesion to the inner surface is formed in the case of applying the whole thing becomes an electroless plating also roughened portion. 尚この場合にも内表面の表面粗度は0.1ミクロン以上10ミクロン以下が好ましいが、さらに好ましいのは1ミクロン以上5ミクロン以下、さらに好ましくは2 Note it is preferred that less inner surface a surface roughness of 0.1 micron or more 10 microns in this case, more preferred 1 micron or 5 microns or less, more preferably 2
ミクロン以上3ミクロン以下がよい。 Good 3 microns or less or more microns.

【0042】次に請求項4記載の発明について説明する。 [0042] Next will be described a fourth aspect of the present invention. 請求項4記載の発明は前述のように、前記粗化工程は、樹脂の表面自体をサンドブラストにより粗化する工程である請求項2に記載のビルドアップ多層回路基板の製造方法である。 As described above the present invention of claim 4, wherein the roughening step is a method of manufacturing a build-up multilayer circuit board according to claim 2, wherein the step of roughening the surface itself of the resin by sandblasting. この粗化の方法として樹脂の表面をサンドブラストで粗化するのが最も容易である。 It is easiest to roughen the surface of the resin by sandblasting as the method of this roughening. サンドブラストにより表面を粗化した状態を示すのは図7である。 Indicate the state of roughened surface by sandblasting is FIG.

【0043】サンドブラストとは砂粒のような微小な粒子を高速でもって加工物の表面に衝突させその衝突エネルギーでもって加工物の表面に凹凸を形成するというものである。 [0043] The sandblasting is that forming irregularities on the surface of the workpiece with its collision energy collide with the surface of the workpiece across a tiny particles like sand at high speed. この方法は非常に簡単であり且つ表面を一度に処理することができるので請求項2記載のビルドアップ多層回路基板の製造方法には適した加工方法であるということができる。 This method can be said to be processing method suitable for the production method of the build-up multilayer circuit board according to claim 2, wherein it is possible to process at a time very a simple and surface.

【0044】次に請求項5記載の発明について説明する。 [0044] Next will be described a fifth aspect of the present invention. 請求項5記載の発明は前述のように、前記粗化工程は、樹脂表面自体をウエットブラストにより粗化する工程である請求項2に記載のビルドアップ多層回路基板の製造方法である。 As invention described above according to claim 5, wherein the roughening step is a method of manufacturing a build-up multilayer circuit board according to the resin surface itself to claim 2 is a step of roughening by wet blasting. 本発明者等はサンドブラストの中で特にウエットブラストがこのような表面粗化の手段としてよいことを見出している。 The present inventors have particularly wet blast in the sandblasting is found that may be a means for such a roughened surface. ここでウエットブラストとはサンドブラストの下位概念でサンドブラストをドライブラストとウエットブラストに分けた場合のウエットブラストである。 Here, the wet blasting is a wet blasting in the case of dividing the sandblasting in the lower concept of sandblasting to drive last and wet blast.

【0045】ドライブラストとはサンドブラストのメデイアが他の溶媒を介さずに直接的に圧縮空気でもって被加工物の表面に衝突するようなシステムであるがウエットブラストの場合にはメデイアが液体中に分散されてその液体ごと噴射流でもって被加工物の表面に衝突させられる方法である。 [0045] media is in the liquid when it is a drive last a system that strikes the surface of the workpiece with a direct compressed air without media sandblasting is going through other solvent wet blast it is a method that is caused to collide with the surface of the workpiece with its liquid each jet being dispersed. これを示すのが図8である。 It indicates this is FIG. 図8に示すようにウエットブラストの場合には砥材である粒子と液体とが混合状態で噴出させられるようになっており、 Being adapted to the particle and the liquid is abrasive is jetted in a mixed state in the case of wet blast, as shown in FIG. 8,
混合状態の材料はブラストポンプ82から分岐された噴射流83によって常時攪拌されており、その他はブラストポンプ82によって加圧され投射ガン84に導入されて投射ガン84でもって圧縮空気と混合されながら被加工物である樹脂、具体的には絶縁シート85上に衝突させられるのである。 Material mixed state is always stirred by the jet 83 which is branched from the blast pump 82, other is mixed with compressed air with the projection gun 84 is introduced to the projection gun 84 is pressurized by the blasting pump 82 while the a workpiece resin, specifically, from being allowed to collide on the insulating sheet 85.

【0046】この投射ガン84の中ではスラリーと圧縮空気とがミキシングされ、ノズルによって投射され投射されたスラリーは再びタンク86に戻って再使用されるようになっている。 [0046] The slurry in the projection gun 84 and compressed air are mixed, the slurry projected projected by the nozzle is adapted to be re-used back to the tank 86 again. 図9に示すものはこの投射ガンの概念図を示すものである。 Those shown in FIG. 9 shows a conceptual view of the projection cancer. スラリーである液体プラス固体と圧縮空気とが図のように混合され投射ガンの先端から高圧でもって前方に噴射され、これが被加工物である絶縁シートの表面に当たることによって絶縁シートを構成する樹脂の表面に凹凸が形成される。 A liquid plus solid and compressed air is a slurry is injected into the front with a high pressure from the mixed tip of the projection gun as shown in the figure, this is the resin constituting the insulating sheet by striking the surface of the insulation sheet as the workpiece unevenness is formed on the surface.

【0047】このようなウエットブラストの最適条件を示したのが図10であり、我々はこのようなウエットブラストの最適条件としてポンプ圧力が1〜5kg/cm [0047] Shown optimum conditions for such wet blasting is 10, we pump pressure as the optimal conditions for such wet blasting is 1-5 kg ​​/ cm
<SUP>2</SUP>、圧縮空気の圧力が1〜6kg/cm<SU <SUP> 2 </ SUP>, the pressure of the compressed air 1~6kg / cm <SU
P>2</SUP>、メデイア粒径即ちこのウエットブラスト中に含まれる粒子の径であるが40〜300ミクロンΦ、 P> 2 </ SUP>, it is a diameter of the particles contained in the wet blast Chi media particle 径即 40 to 300 microns [Phi,
砥材と液体との比が5〜40ボリューム%程度がよいということを見出した。 The ratio between the abrasive material and the liquid was found that good about 5-40 volume%.

【0048】図11に示すのはこのようなウエットブラストによって形成された樹脂層表面の凹凸状態を電子顕微鏡でもって撮影した表面写真である。 [0048] Shown in FIG. 11 is a surface photograph taken with the irregularities of such wet blasting by forming a resin layer surface by an electron microscope. この表面写真で示すようにウエットブラストの場合には更に表面がドライブラストの場合と比べて均一で細かく凹凸状に形成されている。 It is formed in the uniform and fine uneven further surface than when the drive last in the case of wet blast, as shown by this surface photograph.

【0049】次に請求項6記載の発明について説明する。 [0049] Next will be described the sixth aspect of the present invention. 請求項6記載の発明は前述のように、前記樹脂は、 According to a sixth aspect of the invention, as described above, the resin is
エポキシ樹脂、ポリメチルベンテン、ポリフェニレンエ−テル、芳香族ポリアミド、ポリアセタ−ル、ポリエ− Epoxy resins, polymethylpentene, polyphenylene - ether, aromatic polyamide, polyacetal - le, polyether -
テルアミド、ポリエチレンテレフタ−ト、ポリブチレンナフタレ−ト、液晶ポリエステル、ポリアリレ−ト、ポリイミド、ポリアミドイミド、ポリエ−テルエ−テルケトン、ポリフェニレンサルファイド、液晶ポリマ、フッ素樹脂、ポリサルホン、ポリエ−テルサルホン、ポリアミド46、ポリエチレンナフタレ−ト、ポリブチレンテレフタ−ト、芳香族ポリエステルからなる群のうちいづれか一の材料からなる請求項2、4、又は5のいづれか一に記載のビルドアップ多層回路基板の製造方法である。 Teruamido, polyethylene terephthalate - DOO, polybutylene naphthalate - DOO, liquid crystal polyester, polyarylate - DOO, polyimide, polyamide-imide, polyether - Terue - Teruketon, polyphenylene sulfide, liquid crystal polymer, fluororesin, polysulfone, polyether - Terusaruhon, polyamide 46 , polyethylene naphthalate - DOO, polybutylene terephthalate - DOO method of build-up multilayer circuit board according to claim 2, 4, or Izure one of 5 consisting Izure one material selected from the group consisting of an aromatic polyester it is.

【0050】本発明者等は以上のような材料が絶縁シートを構成し表面を粗化してビルドアップ多層回路基板を構成するのに最適であると判断している。 [0050] The present inventors have determined that more such materials is optimal to construct a build-up multilayer circuit board by roughening the surface constituting the insulating sheet. これはこのような材料が一般的に熱や応力に対して十分な強度を持つということと、このような材料に対してサンドブラストないしはウエットブラストを施した場合に材料の種類によってその表面が粗化される状態が変化しない点にある。 And that this is such a material has sufficient strength to generally heat and stress, its surface by the material type of the case subjected to sandblasting or wet blasting roughening for such materials condition being is in that it does not change.

【0051】一般的に表面を粗化する際に化学反応等を用いる場合にはその表面を構成している材料の種類に依存して表面の粗化の状態が変動するのであるが本発明者等が見出したサンドブラストないしはウエットブラストを用いる場合にはこれらのいずれの種類の樹脂を用いる場合であってもほぼ同様な表面の粗化状態を実現することができ、このような観点から極めて均一な品質のビルドアップ多層回路基板を異なる種類の絶縁層に亙って構成することが可能であるということができる。 [0051] Generally, although the present inventors are the state of the roughened surface depending on the type of material constituting the surface varies in the case of using a chemical reaction or the like at the time of roughening the surface when equal is to use a sand blasting or wet blasting found it can be realized crude state of substantially the same surface even when using these any type of resin, a very uniform from the point of view it can be said that a build-up multilayer circuit board quality can be constructed over the different types of insulation layer.

【0052】本発明者等がこれら一群の要素を所謂マーカッシュクレームとして記載したのは以上のような理由によるものであり、これをさらに具体的に述べればこれら高分子の耐熱性と高分子の構造が共通の性質を有するということが上記の理由を裏付けるものである。 [0052] The present inventors have are due the above-mentioned reasons that described a group of these elements as a so-called Markush claims, which is further specifically Stated if the structure of the heat resistance and polymer thereof polymer There that have the common property is one that supports the above reason. 具体的にはガラス点移転tg点及び融点tm点が十分に高く高温軟化に対して耐えることができ又化学変化を伴うpd pd specifically involving can also chemical changes that glass transition point tg point and melting point tm point to withstand against sufficiently high high-temperature softened
t値が十分に高く、高温劣化に対して耐えられるという共通点を有している。 t value is sufficiently high, have a common point that is resistant to high temperature degradation.

【0053】これらは例えばポリイミドを代表としてあげるとtgがおよそ420℃で500℃までは殆ど分解せず高耐熱性の必要条件を十分満足しており又そのフィルムの耐熱寿命は250℃で8年、275℃で1年、3 [0053] 8 years These include, for example polyimide life of heat resistance enough happy and also the film of high heat resistance requirements little decomposition up to 500 ° C.'ll the tg is at approximately 420 ° C. and representative 250 ° C. , 1 year at 275 ℃, 3
00℃で3ケ月、350℃で6日、400℃で12時間であり、このポリイミドが高度の耐熱性を持つ材料であり、又この耐熱性は他のマーカッシュクレーム中の要素についても共通の性質であることが明らかである。 00 3 months at ° C., 6 days at 350 ° C., a 12 hours at 400 ° C., a material that the polyimide has a high heat resistance, and common property also elements of this heat resistance in other Markush claims it is clear that is.

【0054】又熱力学によればtmは融解のエンタルピイδhmと融解のエントロピイδsmの比で与えられ、 [0054] tm According to Matanetsu dynamics is given by the ratio of the entropy Lee δsm melting and Entarupii δhm melting,
tm=δhm/δsmである。 It is tm = δhm / δsm. ここでδhmは分子間力に関係し、δsmは主として分子の屈曲性や対称性に関係した量であるが、本発明のこれら一群のものはtmが十分に高く屈曲性等の機械的強度を十分に持つ材料なのである。 Here δhm is related to the intermolecular force, but δsm is primarily an amount related to flexibility and symmetry of the molecule, the mechanical strength of these group things tm and the like sufficiently high flexibility of the present invention it is material of sufficiently with. 従ってこのような観点からもこの種のビルドアップ多層回路基板を構成する樹脂の材料即ち絶縁フィルムの材料としてこれら一群のものは優れたものであり且つこれらについて共通の加工方法であるサンドブラストないしはウエットブラストを用いるのが適当であると言うことが分かる。 Thus are those excellent things group of these as the material of the material or the insulating film of the resin constituting such a build-up multilayer circuit board from this point of view and sandblasting or wet blasting is a common processing methods for these it can be seen that to say that it is appropriate to use.

【0055】次に請求項7記載の発明について説明する。 [0055] Next will be described a seventh aspect of the present invention. 請求項7記載の発明は前述のように前記樹脂は、エポキシ樹脂、ポリメチルベンテン、ポリフェニレンエ− The resin as described above invention of claim 7, wherein the epoxy resin, polymethylpentene, polyphenylene -
テル、芳香族ポリアミド、ポリアセタ−ル、ポリエ−テルアミド、ポリエチレンテレフタ−ト、ポリブチレンナフタレ−ト、液晶ポリエステル、ポリアリレ−ト、ポリイミド、ポリアミドイミド、ポリエ−テルエ−テルケトン、ポリフェニレンサルファイド、液晶ポリマ、フッ素樹脂、ポリサルホン、ポリエ−テルサルホン、ポリアミド46、ポリエチレンナフタレ−ト、ポリブチレンテレフタ−ト、芳香族ポリエステルからなる群のうちいづれか一の材料からなる請求項1又は3に記載のビルドアップ多層回路基板である。 Ether, aromatic polyamide, polyacetal - le, polyether - Teruamido, polyethylene terephthalate - DOO, polybutylene naphthalate - DOO, liquid crystal polyester, polyarylate - DOO, polyimide, polyamide-imide, polyether - Terue - Teruketon, polyphenylene sulfide, liquid crystal polymer , fluororesin, polysulfone, polyether - Terusaruhon, polyamide 46, polyethylene naphthalate - DOO, polybutylene terephthalate - DOO, build-up according to claim 1 or 3 comprising a single material either of the group consisting of an aromatic polyester is a multi-layer circuit board. 本発明は請求項6記載の発明と実質的には同一の発明であり、請求項6記載の発明は製造方法の発明であるのに対し本発明は物の発明であるということができる。 The present invention is the invention substantially according to claim 6, wherein the same aspect, the present invention while the present invention of claim 6 is the invention of a manufacturing method can be said to be an invention of a product.

【0056】次に請求項8記載の発明について説明する。 [0056] Next will be described the invention of claim 8, wherein. 請求項8記載の発明は前述のように前記ウエットブラストのメデイアは、中心粒径が10ミクロン以上30 Media of the invention of claim 8, wherein the said wet blasting as described above, the center particle size is more than 10 microns 30
0ミクロン以下で硬度がヌ−プ硬度で1300以上25 0 microns or less in hardness is null - in-flops hardness more than 1300 25
00以下又はモ−ス硬度で7以上15以下の多角状の粒子である請求項6に記載のビルドアップ多層回路基板の製造方法である。 00 or up mode - a method of manufacturing a build-up multilayer circuit board according to claim 6, wherein the scan hardness 7 to 15 of the polygonal-shaped particles. この発明はウエットブラストのメデイアを特定するものであるが、要はこのようなウエットブラストのメデイアを使用した場合には請求項5記載の発明のように表面粗度を最適化することができるということである。 That this invention is one in which to identify the media wet blasting, short when using media such wet blasting can optimize the surface roughness as in the invention of claim 5, wherein it is.

【0057】本発明者等はウエットブラストのメデイアとして多種類のものを検討した。 [0057] The present inventors have investigated the things of many kinds as media of wet blast. これを示すのが図12 Figure indicate this 12
である。 It is. 図12に示すものはNO1からNO8まで中心粒径、硬度、真比重、形状を様々に振り、その結果本発明者等が所望する表面粗度0.1ミクロン以上10ミクロン以下好ましくは1ミクロン以上5ミクロン以下程度の表面の粗化をできるかについて検討したものである。 Figure 12 shows the mean particle size from NO1 to NO8, hardness, specific gravity, variety of swing shape, resulting inventors have preferably not less than 1 micron to 10 microns or more desired surface roughness 0.1 microns It was done in order to investigate the 5 microns or may roughening the following degree of surface.
その結果この表からも明らかのようにメデイアの中心粒径が10ミクロン以上300ミクロン以下が最適であり、又硬度もある程度以上の硬度が必要であることが分かっている。 It has been found that as a result the median particle size of media as apparent from this table is optimally 10 microns to 300 microns or less, and hardness requires a certain higher hardness. 尚ここで中心粒径とは所謂平均粒径と同義として使用している。 Note the center particle size here is used as a so-called average particle diameter synonymous.

【0058】次に請求項9及び10について説明する。 [0058] Next will be described claims 9 and 10.
請求項9記載の発明は前述のように、コア基板の片面あるいは両面に回路配線と絶縁層を順次積層するビルドアップ多層回路基板の製造方法であって、前記絶縁層は樹脂材料からなるとともにこの絶縁層上に配線を形成する工程は、この樹脂表面自体を表面粗度0.1ミクロン以上10ミクロン以下に粗化する工程と、この工程により粗化された樹脂の表面に直接無電解めっきにより導電層を形成する工程と、この工程により形成された導電層を下地として電界めっきにより金属層を厚く形成する工程と、を含むビルドアップ多層回路基板の製造方法である。 The invention of claim 9, wherein, as mentioned above, this with a build-up multilayer circuit board manufacturing method of sequentially laminating an insulating layer and circuit wiring on one side or both sides of the core substrate, the insulating layer is made of a resin material forming a wiring over the insulating layer includes the steps of roughening the resin surface itself below 10 microns or more surface roughness 0.1 microns, by an electroless plating directly on the surface of the roughened resin by this process forming a conductive layer, a step of forming a thick metal layer by electroplating a conductive layer formed as a base by the process, a build-up multilayer circuit board manufacturing method comprising.

【0059】請求項9記載の発明の特徴点は請求項1〜 [0059] aspect of the invention of claim 9, wherein the claim 1
8に述べた発明の特徴点を有すると共に導電層即ち金属層具体的には回路配線の素材となる層を形成する手法として先ず樹脂の表面に直接無電解めっきにより導電層を形成し、この導電層を下地として電解めっきにより金属層を形成するという点にある。 The conductive layer is formed by first electroless plating directly on the surface of the resin as a method for conducting layer or a metal layer specifically for forming a layer of a material of the circuit wiring and having a characteristic point of the invention described 8, the conductive in that a metal layer is formed by electrolytic plating layer as a base. このように無電解めっきにより導電層を形成することができればその後は電解めっきによって金属層を必要な程度にまで十分厚く形成することができるので無電解めっきで形成する場合よりも短時間で導電層即ち回路配線を形成する金属層を構成することができ時間的に有利である。 Thus the conductive layer in a shorter time than the case then if it is possible to form a conductive layer by electroless plating to form electroless plating can be formed thick enough to the extent needed a metal layer by electroless plating that can be a time advantageous to configure the metal layer forming the circuit wiring.

【0060】次に請求項10記載の発明について説明する。 [0060] Next will be described the invention of claim 10, wherein. 請求項10記載の発明は前述のように、コア基板の片面あるいは両面に回路配線と絶縁層を順次積層するビルドアップ多層回路基板の製造方法であって、前記絶縁層は樹脂材料からなるとともにこの絶縁層上に配線を形成する工程は、この樹脂表面を表面粗度0.1ミクロン以上10ミクロン以下に粗化する工程と、この工程により粗化された樹脂の表面に銅及び不可避的不純物からなる導電層を形成する工程と、この工程により形成された導電層を下地として電界めっきにより金属層を厚く形成する工程と、を含むビルドアップ多層回路基板の製造方法である。 The invention of claim 10, wherein, as mentioned above, this with a build-up multilayer circuit board manufacturing method of sequentially laminating an insulating layer and circuit wiring on one side or both sides of the core substrate, the insulating layer is made of a resin material forming a wiring over the insulating layer includes the steps of roughening the resin surface below 10 microns or more surface roughness 0.1 microns, copper and unavoidable impurities roughened surface of the resin by the process forming a composed conductive layer, a step of forming a thick metal layer by electroplating a conductive layer formed as a base by the process, a build-up multilayer circuit board manufacturing method comprising.

【0061】本発明の特徴点は特に導電層即ち電解めっきの下地層としての金属層として材料に銅を選択した点にある。 [0061] aspect of the present invention lies in selecting the copper material as in particular a metal layer as an underlayer of the conductive layer or electroless plating. これは一般的に樹脂表面への無電解めっきをするに際して材料として銅を選択する場合が最も困難であることから従来無電解めっきで樹脂表面上に銅を形成することが困難であったのであるが、本発明によって従来困難であった銅であっても表面を粗化することにより無電解めっきであっても容易に表面に銅を形成することができる点からこのような下地層の材料として銅を選択することが本発明の効果を最も有効に発揮することができるというとして記載したものである。 This is were it is difficult to form copper on the resin surface in a conventional electroless plating because it is generally the most difficult case of selecting the copper as the material upon which the electroless plating on the resin surface but as the material of such a base layer from the viewpoint of capable of forming a copper electroless plating and a be easily surface by roughening the surface even conventionally difficult even copper by the present invention selecting a copper are those described as says can most effectively exhibit the effects of the present invention.

【0062】 [0062]

【発明の効果】以上説明したように本発明によればビルドアップ多層回路基板の回路配線を形成する際にその回路配線を形成する下地である絶縁層即ち絶縁層を構成している樹脂の表面を0.1ミクロン以上10ミクロン以下に粗化したのでこの回路配線とその下地に形成される絶縁層との密着性がよくなり機器としての信頼性が向上すると共にこのようなビルドアップ多層回路基板を製造する製造工程においても機械的な応力ないしは熱応力が加えられた場合に十分密着強度が高い金属層が形成されているのでこれが剥がれるということもなく従って極めて安価なビルドアップ多層回路基板の製造方法であるロールラミネート式を用いて薄膜の金属層を構成することができ、これによりCSPやBGA等に最も適した極めて高密度のビルド According to the present invention described above, according to the present invention is a base for forming the circuit wiring in forming the circuit wiring of the build-up multilayer circuit board surface of the resin constituting the insulating layer or the insulating layer since it was roughened below 10 microns 0.1 microns such build-up multilayer circuit board with reliability as adhesion better equipment of the circuit wiring and the insulating layer formed on the base can be improved very therefore without that since sufficient adhesion strength when mechanical stress or thermal stress is applied also in the process of manufacturing a high metal layer is formed it is peeled inexpensive buildup multilayer circuit board manufacturing of by using a roll laminating type is production method can constitute a metal layer of the thin film, thereby very high density build best suited for CSP and BGA, etc. ップ多層回路基板を実現することが可能となったのである。 Tsu is became possible to realize a flop multilayer circuit board.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】 本発明の製造工程の一部を表わす側断面図 Side cross-sectional view showing a part of the manufacturing process of the present invention; FIG

【図2】 本発明のビルドアップ多層回路基板の側断面図 Figure 2 is a side cross-sectional view of a build-up multilayer circuit board of the present invention

【図3】 金属層と絶縁層ないしは絶縁シートの表面状態を示す斜視図 Figure 3 is a perspective view showing a surface condition of the insulating layer or insulating sheet with the metal layer

【図4】 スルーホール又はバイアホール内表面の金属層の状態を示す側断面図 Figure 4 is a side sectional view showing a state of the metal layer of the through-holes or via holes in the surface

【図5】 スルーホール又はバイアホール配線の製造工程を示す図。 5 is a diagram showing a manufacturing process of the through-holes or via-hole wiring.

【図6】 サンドブラストの工程を表す断面図 6 is a sectional view representing a sandblasting process

【図7】 サンドブラストで粗化した樹脂表面の写真 [7] photos of roughening the surface of the resin in the sandblasting

【図8】 ウエットブラストの概念図 FIG. 8 is a conceptual view of a wet blast

【図9】 投射ガンの概念図 FIG. 9 is a conceptual view of a projection cancer

【図10】 ウエットブラストの最適条件を示す図 FIG. 10 is a diagram showing the optimal conditions of the wet blast

【図11】 ウエットブラストで粗化した樹脂表面の電子顕微鏡写真 [11] an electron micrograph of the resin surface was roughened by wet blast

【図12】 ウエットブラストのメデイアの差による樹脂表面の粗化の状態を示す図 12 is a diagram showing the state of the roughened surface of the resin due to the difference of the media of the wet blast

【図13】 従来のビルドアップ多層回路基板の製造工程の一部を示す側断面図 13 is a side sectional view showing a part of a conventional build-up multilayer circuit board manufacturing process

【図14】 従来のビルドアップ多層回路基板の製造工程図 [14] manufacturing process diagrams of a conventional build-up multilayer circuit board

【図15】 従来のビルドアップ多層回路基板(基板の片側に形成)の一例 [15] An example of a conventional build-up multilayer circuit board (formed on one side of the substrate)

【図16】 従来のビルドアップ多層回路基板(基板の両側に形成)の一例 [16] An example of a conventional build-up multilayer circuit board (on both sides of the substrate)

【図17】 従来の厚い銅箔と薄い銅箔によるビルドアップ多層回路基板の違いを示す断面図 Figure 17 is a sectional view showing the difference between build-up multilayer circuit board according to conventional thick copper foil and a thin copper foil

【図18】 ロールラミネートする際の絶縁シートと金属層の剥がれを示す側断面図 Figure 18 is a side sectional view showing the peeling of the insulating sheet and the metal layer at the time of roll lamination

【符号の説明】 DESCRIPTION OF SYMBOLS

10、20、30、40、 ビルドアップ多層回路基板 11、21、 コア基板 12、22a、22b 回路配線 34、64 絶縁層 15、35、45 金属層 63 スルーホール又はバイアホール 56、66 メデイア 10, 20, 30, 40, build-up multilayer circuit board 11 and 21, the core substrate 12,22A, 22b circuit wiring 34, 64 insulating layers 15, 35, 45 metal layer 63 through-holes or via holes 56 and 66 media

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4K022 AA15 AA17 AA18 AA19 AA42 BA08 CA02 CA11 DA01 5E346 AA02 AA05 AA06 AA12 AA15 AA17 AA32 AA42 AA43 CC08 CC09 CC10 CC12 CC14 CC31 CC32 CC46 DD01 DD02 DD23 DD24 DD25 EE33 EE35 EE38 FF02 FF13 FF15 GG15 GG17 GG27 GG28 HH11 HH24 ────────────────────────────────────────────────── ─── front page of continued F-term (reference) 4K022 AA15 AA17 AA18 AA19 AA42 BA08 CA02 CA11 DA01 5E346 AA02 AA05 AA06 AA12 AA15 AA17 AA32 AA42 AA43 CC08 CC09 CC10 CC12 CC14 CC31 CC32 CC46 DD01 DD02 DD23 DD24 DD25 EE33 EE35 EE38 FF02 FF13 FF15 GG15 GG17 GG27 GG28 HH11 HH24

Claims (10)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】コア基板の片面あるいは両面に回路配線と絶縁層を順次積層するビルドアップ多層回路基板であって、前記絶縁層は樹脂材料からなり、この絶縁層上への前記回路配線の形成は、この樹脂表面自体が表面粗度0.1ミクロン以上10ミクロン以下に粗化され、この粗化された樹脂の表面に直接金属層を形成することによるビルドアップ多層回路基板。 1. A single-sided or double-sided circuit wiring and the insulating layer of the core substrate A build-up multilayer circuit board are sequentially laminated, forming the insulating layer is made of a resin material, the circuit wiring to the insulating layer , the resin surface itself is roughened below 10 microns or more surface roughness 0.1 microns, the build-up multilayer circuit board by forming a direct metal layer on the surface of the roughened resin.
  2. 【請求項2】コア基板の片面あるいは両面に回路配線と絶縁層を順次積層するビルドアップ多層回路基板の製造方法であって、前記絶縁層は樹脂材料からなり、前記樹脂上への配線の形成は、この樹脂表面自体を表面粗度0.1ミクロン以上10ミクロン以下に粗化する工程と、この工程により粗化された樹脂の表面に直接無電解めっきにより金属層を形成する工程とからなるビルドアップ多層回路基板の製造方法。 2. A build-up multilayer circuit board manufacturing method of laminating one or both sides to the circuit wiring of the core substrate and the insulating layer sequentially formed of the insulating layer is made of a resin material, the wiring onto the resin It is made of the a step of roughening the resin surface itself below 10 microns or more surface roughness 0.1 microns, and forming a metal layer by electroless plating directly on the surface of the roughened resin by this process method of manufacturing a build-up multi-layer circuit board.
  3. 【請求項3】コア基板の片面あるいは両面に回路配線と絶縁層を順次積層するビルドアップ多層回路基板の製造方法であって、前記絶縁層は樹脂材料からなるとともにスル−ホ−ル又は/及びバイアホ−ル配線が設けられこのスル−ホ−ル又は/及びバイアホ−ル配線の形成は、 3. One side or the insulating layer and the circuit wiring on both surfaces of the core substrate a sequential build-up multilayer circuit board manufacturing method of the lamination, the insulating layer is with made of a resin material - e - le or / and via holes - this sul Le wiring is provided - e - le or / and via holes - forming Le wiring
    この絶縁層に設けられた穴の内表面自体が表面粗度0. Inner surface itself surface roughness of the hole provided in the insulating layer 0.
    1ミクロン以上10ミクロン以下に粗化され、この粗化された樹脂の表面に金属層を形成することによるビルドアップ多層回路基板。 1 micron roughened below 10 microns or more, the build-up multilayer circuit board by forming a metal layer on the surface of the roughened resin.
  4. 【請求項4】前記粗化工程は、樹脂の表面自体をサンドブラストにより粗化する工程である請求項2に記載のビルドアップ多層回路基板の製造方法。 Wherein said roughening step, the build-up multilayer circuit substrate manufacturing method according to claim 2 of the surface itself of the resin is a step of roughening by sandblasting.
  5. 【請求項5】前記粗化工程は、樹脂表面自体をウエットブラストにより粗化する工程である請求項2に記載のビルドアップ多層回路基板の製造方法。 Wherein said roughening step method for manufacturing a build-up multilayer circuit board according to the resin surface itself to claim 2 is a step of roughening by wet blasting.
  6. 【請求項6】前記樹脂は、エポキシ樹脂、ポリメチルベンテン、ポリフェニレンエ−テル、芳香族ポリアミド、 Wherein said resin is an epoxy resin, polymethylpentene, polyphenylene - ether, aromatic polyamide,
    ポリアセタ−ル、ポリエ−テルアミド、ポリエチレンテレフタ−ト、ポリブチレンナフタレ−ト、液晶ポリエステル、ポリアリレ−ト、ポリイミド、ポリアミドイミド、ポリエ−テルエ−テルケトン、ポリフェニレンサルファイド、液晶ポリマ、フッ素樹脂、ポリサルホン、ポリエ−テルサルホン、ポリアミド46、ポリエチレンナフタレ−ト、ポリブチレンテレフタ−ト、芳香族ポリエステルからなる群のうちいづれか一の材料からなる請求項2、4、又は5のいづれか一に記載のビルドアップ多層回路基板の製造方法。 Polyacetal - le, polyether - Teruamido, polyethylene terephthalate - DOO, polybutylene naphthalate - DOO, liquid crystal polyester, polyarylate - DOO, polyimide, polyamide-imide, polyether - Terue - Teruketon, polyphenylene sulfide, liquid crystal polymer, fluororesin, polysulfone, polyether - Terusaruhon, polyamide 46, polyethylene naphthalate - DOO, polybutylene terephthalate - DOO, build-up of claim 2, 4, or Izure one of 5 consisting Izure one material selected from the group consisting of an aromatic polyester method of manufacturing a multilayer circuit board.
  7. 【請求項7】前記樹脂は、エポキシ樹脂、ポリメチルベンテン、ポリフェニレンエ−テル、芳香族ポリアミド、 Wherein said resin is an epoxy resin, polymethylpentene, polyphenylene - ether, aromatic polyamide,
    ポリアセタ−ル、ポリエ−テルアミド、ポリエチレンテレフタ−ト、ポリブチレンナフタレ−ト、液晶ポリエステル、ポリアリレ−ト、ポリイミド、ポリアミドイミド、ポリエ−テルエ−テルケトン、ポリフェニレンサルファイド、液晶ポリマ、フッ素樹脂、ポリサルホン、ポリエ−テルサルホン、ポリアミド46、ポリエチレンナフタレ−ト、ポリブチレンテレフタ−ト、芳香族ポリエステルからなる群のうちいづれか一の材料からなる請求項1又は3に記載のビルドアップ多層回路基板。 Polyacetal - le, polyether - Teruamido, polyethylene terephthalate - DOO, polybutylene naphthalate - DOO, liquid crystal polyester, polyarylate - DOO, polyimide, polyamide-imide, polyether - Terue - Teruketon, polyphenylene sulfide, liquid crystal polymer, fluororesin, polysulfone, polyether - Terusaruhon, polyamide 46, polyethylene naphthalate - DOO, polybutylene terephthalate - DOO build-up multilayer circuit board according to claim 1 or 3 comprising a single material either of the group consisting of an aromatic polyester.
  8. 【請求項8】前記ウエットブラストのメデイアは、中心粒径が10ミクロン以上300ミクロン以下で硬度がヌ−プ硬度で1300以上2500以下又はモ−ス硬度で7以上15以下の多角状の粒子である請求項6に記載のビルドアップ多層回路基板の製造方法。 Media of claim 8, wherein the wet blasting, the center particle size of hardness j below 300 microns 10 microns or more - over 1300 2500 The following flop hardness or mode - 7 or more scan hardness 15 in the following polygonal-shaped particles method of manufacturing a build-up multilayer circuit board according to a claim 6.
  9. 【請求項9】コア基板の片面あるいは両面に回路配線と絶縁層を順次積層するビルドアップ多層回路基板の製造方法であって、前記絶縁層は樹脂材料からなるとともにこの絶縁層上に配線を形成する工程は、この樹脂表面自体を表面粗度0.1ミクロン以上10ミクロン以下に粗化する工程と、この工程により粗化された樹脂の表面に直接無電解めっきにより導電層を形成する工程と、この工程により形成された導電層を下地として電界めっきにより金属層を厚く形成する工程と、を含むビルドアップ多層回路基板の製造方法。 9. A build-up multilayer circuit board manufacturing method of laminating one or both sides to the circuit wiring of the core substrate and the insulating layer sequentially the insulating layer forming the wiring on the insulating layer with made of a resin material step includes a step of roughening the resin surface itself below 10 microns or more surface roughness 0.1 microns, and forming a conductive layer by electroless plating directly on the surface of the roughened resin by the step of the method of build-up multilayer circuit board comprising the steps of forming a thick metal layer by electroplating a conductive layer formed by this process as a base.
  10. 【請求項10】コア基板の片面あるいは両面に回路配線と絶縁層を順次積層するビルドアップ多層回路基板の製造方法であって、前記絶縁層は樹脂材料からなるとともにこの絶縁層上に配線を形成する工程は、この樹脂表面を表面粗度0.1ミクロン以上10ミクロン以下に粗化する工程と、この工程により粗化された樹脂の表面に銅及び不可避的不純物からなる形成する工程と、この工程により形成された導電層を下地として電界めっきにより金属層を厚く形成する工程と、を含むビルドアップ多層回路基板の製造方法。 10. A build-up multilayer circuit board manufacturing method of laminating one or both sides to the circuit wiring of the core substrate and the insulating layer sequentially the insulating layer forming the wiring on the insulating layer with made of a resin material step includes a step of roughening the resin surface below 10 microns or more surface roughness 0.1 microns, and forming becomes the surface of the resin which is roughened by the step of copper and unavoidable impurities, the method of manufacturing a build-up multilayer circuit board comprising the steps of forming a thick metal layer by electroplating a conductive layer formed as a base by the process.
JP19761598A 1998-07-13 1998-07-13 Build-up multilayer circuit board and its manufacture Pending JP2000031642A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19761598A JP2000031642A (en) 1998-07-13 1998-07-13 Build-up multilayer circuit board and its manufacture

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP19761598A JP2000031642A (en) 1998-07-13 1998-07-13 Build-up multilayer circuit board and its manufacture
US09307139 US6286207B1 (en) 1998-05-08 1999-05-07 Resin structure in which manufacturing cost is cheap and sufficient adhesive strength can be obtained and method of manufacturing it
KR19990016361A KR100328807B1 (en) 1998-05-08 1999-05-07 Resin structure in which manufacturing cost is cheap and sufficient adhesive strength can be obtained and method of manufacturing it
US09553375 US6449835B1 (en) 1998-05-08 2000-04-20 Resin structure in which manufacturing cost is cheap and sufficient adhesive strength can be obtained and method of manufacturing it
US09553866 US6523256B1 (en) 1998-05-08 2000-04-20 Method of manufacturing a wiring board
US09553864 US6564448B1 (en) 1998-05-08 2000-04-20 Resin structure in which manufacturing cost is cheap and sufficient adhesive strength can be obtained and method of manufacturing it

Publications (1)

Publication Number Publication Date
JP2000031642A true true JP2000031642A (en) 2000-01-28

Family

ID=16377429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19761598A Pending JP2000031642A (en) 1998-07-13 1998-07-13 Build-up multilayer circuit board and its manufacture

Country Status (1)

Country Link
JP (1) JP2000031642A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7285856B2 (en) 2003-05-30 2007-10-23 Shinko Electric Industries Co., Ltd. Package for semiconductor devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7285856B2 (en) 2003-05-30 2007-10-23 Shinko Electric Industries Co., Ltd. Package for semiconductor devices
US7696617B2 (en) 2003-05-30 2010-04-13 Shinko Electric Industries Co., Ltd. Package for semiconductor devices

Similar Documents

Publication Publication Date Title
US6638378B2 (en) Passive electrical article, circuit articles thereof, and circuit articles comprising a passive electrical article
US5965245A (en) Prepreg for printed circuit board
US20100208440A1 (en) Passive electrical article
US20050100719A1 (en) Multilayer substrates having at least two dissimilar polyimide layers, useful for electronics-type applications, and compositions relating thereto
US20070177331A1 (en) Non-flaking capacitor material, capacitive substrate having an internal capacitor therein including said non-flaking capacitor material, and method of making a capacitor member for use in a capacitive substrate
JP2005101137A (en) Substrate for supporting circuit formation, and substrate for packaging semiconductor element and its manufacturing method
JPH1154927A (en) Composite wiring board, flexible board, semiconductor device and manufacture of composite wiring board
US20040161593A1 (en) Double-sided copper-clad laminate for forming capacitor layer and method for manufacture thereof, and printed wiring board obtained using the double-sided copper-clad laminate for forming capacitor layer
WO2003099952A1 (en) Adhesive film and prepreg
JP2003101219A (en) Circuit board and its manufacturing method
JP2008078276A (en) Copper-coated polyimide substrate with high heatproof adhesion strength
JP2004031588A (en) Flexible printed wiring board
JP2007291368A (en) Resin composition
JPH11340367A (en) Multilayer wiring board and its manufacture
JP2002043752A (en) Wiring board, multilayer wiring board, and their manufacturing method
JP2000133916A (en) Formation material for wiring pattern transfer, manufacture of formation material for wiring pattern transfer, wiring board using formation material for wiring pattern transfer and manufacture thereof
JPH0923065A (en) Thin film multilayered wiring board and its manufacture
JPH0936550A (en) Manufacture of multilayer printed-wiring board
JP2002319764A (en) Multilayer printed wiring board
JPH1126938A (en) Manufacture of laminated board with inner layer circuit
JP2002033581A (en) Manufacturing method for copper-clad laminate
JP2004349654A (en) Copper foil with insulator layer, its manufacturing method, and multilayer printed circuit board using it
WO1998051485A1 (en) Very ultra thin conductor layers for printed wiring boards
JP2001352171A (en) Adhesive sheet and circuit board using the same and method for manufacturing the same
JP2003092024A (en) Via hole filling conductive paste, and circuit board using the same, and manufacturing method of the same

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20041110