JP2000021727A - Device for forming semiconductor circuit - Google Patents

Device for forming semiconductor circuit

Info

Publication number
JP2000021727A
JP2000021727A JP10186024A JP18602498A JP2000021727A JP 2000021727 A JP2000021727 A JP 2000021727A JP 10186024 A JP10186024 A JP 10186024A JP 18602498 A JP18602498 A JP 18602498A JP 2000021727 A JP2000021727 A JP 2000021727A
Authority
JP
Japan
Prior art keywords
semiconductor material
linear semiconductor
linear
forming apparatus
scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10186024A
Other languages
Japanese (ja)
Inventor
Masao Sadanao
雅生 定直
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pentax Corp
Original Assignee
Asahi Kogaku Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kogaku Kogyo Co Ltd filed Critical Asahi Kogaku Kogyo Co Ltd
Priority to JP10186024A priority Critical patent/JP2000021727A/en
Priority to US09/345,982 priority patent/US6398872B1/en
Publication of JP2000021727A publication Critical patent/JP2000021727A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3174Particle-beam lithography, e.g. electron beam lithography
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30Electron or ion beam tubes for processing objects
    • H01J2237/317Processing objects on a microscale
    • H01J2237/31735Direct-write microstructures

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Electron Beam Exposure (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce the cost of the manufacturing process as a whole of a semiconductor device, and to shorten the manufacturing time. SOLUTION: A linear semiconductor material 30, on whose surface a metal thin film and a resist film are formed is carried at a constant speed by having rollers 142 and 144 rotate. An electronic beam plotting device 140, on which fine electronic guns 154 are annularly arranged, is provided between the rollers 142 and 144. The linear semiconductor material 30 is put through a cylindrical hole 152 of the electronic beam plotting device 140, and circuit patterns are plotted to the surface of the linear semiconductor 30 by electronic beams. The straight-shape semiconductor element 30, on which the circuit patterns are plotted, is developed and etched and an electrode is formed and cut into constant lengths. Thus, a semiconductor device can be manufactured by using the straight shape semiconductor material 30 of a constant length.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の回路
を形成する半導体回路形成装置に関する。
The present invention relates to a semiconductor circuit forming apparatus for forming a circuit of a semiconductor device.

【0002】[0002]

【従来の技術】従来、半導体素材としてウェハと呼ばれ
る平板状のシリコン基板が用いられ、半導体装置はウェ
ハの一方の面に回路を形成することにより得られる。半
導体装置の単価を下げるために、半導体素材を製造する
工程では、結晶成長法により円柱状の大口径シリコン単
結晶が製造された後、この大口径シリコン単結晶が所定
のサイズに切断される。これにより多数のウェハが一度
に得られる。
2. Description of the Related Art Conventionally, a flat silicon substrate called a wafer is used as a semiconductor material, and a semiconductor device is obtained by forming a circuit on one surface of a wafer. In order to reduce the unit price of a semiconductor device, in a process of manufacturing a semiconductor material, after a columnar large-diameter silicon single crystal is manufactured by a crystal growth method, the large-diameter silicon single crystal is cut into a predetermined size. Thereby, a large number of wafers can be obtained at one time.

【0003】[0003]

【発明が解決しようとする課題】しかし大口径シリコン
単結晶を使用するために製造装置が大型化し、結果とし
て半導体装置の製造工程全体のコストを押し上げる原因
となっている。またウェハを用いて半導体装置を得る手
法において、通常ウェハは各工程において静止状態で処
理され、各工程間においてベルトコンベア等の搬送装置
により移動させられており、工程流れは不連続である。
半導体装置を得るまでの工程数は多く、処理と搬送とが
工程数分だけ繰り返し行われるため、半導体装置の完成
までに数ヶ月の時間を要し、製造時間の短縮化が課題と
なっている。
However, the use of a large-diameter silicon single crystal increases the size of a manufacturing apparatus, and as a result, raises the cost of the entire semiconductor device manufacturing process. In a method of obtaining a semiconductor device using a wafer, the wafer is usually processed in a stationary state in each process, and is moved by a transfer device such as a belt conveyor between the processes, and the process flow is discontinuous.
Since the number of steps required to obtain a semiconductor device is large, and processing and transport are repeated for the number of steps, it takes several months to complete the semiconductor device, and shortening the manufacturing time is an issue. .

【0004】本発明は、この様な点に鑑みてなされたも
のであり、半導体素材の形状を線状にすることにより装
置の小型化および各工程の連続化を可能にし、これによ
り半導体装置の製造工程全体のコストを下げ、かつ製造
時間を短縮することを目的としている。
[0004] The present invention has been made in view of such a point, and by making the shape of a semiconductor material linear, it is possible to reduce the size of the device and to make each process continuous, thereby enabling the semiconductor device to be manufactured. It is intended to reduce the cost of the entire manufacturing process and the manufacturing time.

【0005】[0005]

【課題を解決するための手段】本発明による半導体回路
形成装置は、線状に形成された半導体素材の外周面に回
路パターンを形成する装置であって、線状半導体素材を
長手方向に移動させる移動手段と、移動手段によって移
動する線状半導体素材の外周面に、走査ビームを用いて
回路パターンを描画する描画手段とを備えることを特徴
としている。
A semiconductor circuit forming apparatus according to the present invention is an apparatus for forming a circuit pattern on an outer peripheral surface of a linearly formed semiconductor material, and moves the linear semiconductor material in a longitudinal direction. A moving means and a drawing means for drawing a circuit pattern using a scanning beam on an outer peripheral surface of a linear semiconductor material moved by the moving means are provided.

【0006】半導体回路形成装置において、走査ビーム
が電子ビームであってもよく、この場合描画手段の電子
ビームによる走査によって、線状半導体素材の外周面に
回路パターンが描画される。
In the semiconductor circuit forming apparatus, the scanning beam may be an electron beam. In this case, the circuit pattern is drawn on the outer peripheral surface of the linear semiconductor material by the scanning of the drawing means with the electron beam.

【0007】半導体回路形成装置において、走査ビーム
がレーザビームであってもよく、この場合描画手段のレ
ーザビームによる走査によって、線状半導体素材の外周
面に回路パターンが描画される。
In the semiconductor circuit forming apparatus, the scanning beam may be a laser beam. In this case, the circuit pattern is drawn on the outer peripheral surface of the linear semiconductor material by the scanning of the drawing means with the laser beam.

【0008】半導体回路形成装置において、走査ビーム
がイオンビームであってもよく、この場合描画手段のイ
オンビームによる走査によって、線状半導体素材の外周
面に回路パターンが描画される。
In the semiconductor circuit forming apparatus, the scanning beam may be an ion beam. In this case, the circuit pattern is drawn on the outer peripheral surface of the linear semiconductor material by the scanning of the drawing means with the ion beam.

【0009】半導体回路形成装置において、好ましくは
描画手段が異なる方向から線状半導体素材に向かってそ
れぞれ走査ビームを出射する複数のビーム出射手段を備
え、この場合複数の走査ビームによって線状半導体素材
の外周面が周方向に分割されて走査される。
In the semiconductor circuit forming apparatus, the drawing means preferably includes a plurality of beam emitting means for emitting scanning beams from different directions toward the linear semiconductor material. The outer peripheral surface is scanned while being divided in the circumferential direction.

【0010】半導体回路形成装置において、好ましく
は、複数のビーム出射手段が線状半導体素材の長手方向
に垂直な平面内において環状に配設される。
[0010] In the semiconductor circuit forming apparatus, preferably, the plurality of beam emitting means are annularly arranged in a plane perpendicular to the longitudinal direction of the linear semiconductor material.

【0011】半導体回路形成装置において、好ましく
は、線状半導体素材における長手方向に垂直な断面が円
形である。
In the semiconductor circuit forming apparatus, the linear semiconductor material preferably has a circular cross section perpendicular to the longitudinal direction.

【0012】半導体回路形成装置において、好ましく
は、移動手段が一定の速度で線状半導体素材を移動させ
る。
In the semiconductor circuit forming apparatus, preferably, the moving means moves the linear semiconductor material at a constant speed.

【0013】半導体回路形成装置において、好ましく
は、移動手段による線状半導体素材の移動経路上に設け
られ、線状半導体素材の外周面に薄膜層を形成する薄膜
層形成手段と、線状半導体素材の移動経路上において薄
膜層形成手段の後段に設けられ、薄膜層形成手段により
得られた線状半導体素材の薄膜層の外側にエッチング保
護膜を形成する保護膜形成手段と、線状半導体素材の移
動経路上において保護膜形成手段の後段に設けられ、エ
ッチング保護膜が走査ビームによって走査されることに
より、回路パターンに応じてエッチング保護膜を選択的
に除去する描画手段と、線状半導体素材の移動経路上に
おいて描画手段の後段に設けられ、エッチングによりエ
ッチング保護膜が除去された薄膜層を除去するエッチン
グ手段と、線状半導体素材の移動経路上においてエッチ
ング手段の後段に設けられ、線状半導体素材のエッチン
グ保護膜を全て除去する保護膜除去手段とを備える。
In the semiconductor circuit forming apparatus, preferably, a thin film layer forming means provided on a moving path of the linear semiconductor material by the moving means and forming a thin film layer on an outer peripheral surface of the linear semiconductor material; A protective film forming means provided on the moving path of the thin film layer forming means at a stage subsequent to the thin film layer forming means and forming an etching protective film outside the thin film layer of the linear semiconductor material obtained by the thin film layer forming means; A drawing means provided on the movement path after the protection film forming means, and the etching protection film is scanned by the scanning beam to selectively remove the etching protection film according to the circuit pattern; and An etching means provided on the movement path after the drawing means for removing the thin film layer from which the etching protective film has been removed by etching, and a linear semiconductor. In the movement path of the material provided after the etching means, and a protective film removing means for removing all the etching protective film of the linear semiconductor material.

【0014】半導体回路形成装置において、好ましく
は、移動手段が、線状半導体素材の移動経路上において
薄膜層形成手段の前段に設けられる供給ドラムと保護膜
除去手段の後段に設けられる巻取ドラムとを備え、線状
半導体素材が供給ドラムと巻取ドラムとの間で連続して
いる。
In the semiconductor circuit forming apparatus, preferably, the moving means includes a supply drum provided before the thin film layer forming means and a winding drum provided after the protective film removing means on the moving path of the linear semiconductor material. And the linear semiconductor material is continuous between the supply drum and the winding drum.

【0015】[0015]

【発明の実施の形態】以下、本発明による半導体回路形
成装置の実施形態について添付図面を参照して説明す
る。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a perspective view of a semiconductor circuit forming apparatus according to an embodiment of the present invention.

【0016】図1は本実施形態の半導体回路形成装置を
用いて製造された半導体装置の一例を示す図である。メ
モリである半導体装置40は、線状半導体50を複数本
組み合わせることにより得られ、各線状半導体50の外
周面には半導体回路形成装置によって回路が形成され
る。この回路は種々の薄膜層からなる多層構造を有して
いる。
FIG. 1 is a view showing an example of a semiconductor device manufactured using the semiconductor circuit forming apparatus of the present embodiment. The semiconductor device 40 as a memory is obtained by combining a plurality of linear semiconductors 50, and a circuit is formed on the outer peripheral surface of each linear semiconductor 50 by a semiconductor circuit forming device. This circuit has a multilayer structure composed of various thin film layers.

【0017】線状半導体50は直方体のケーシング42
内に設けられている。ケーシング42の一面から延びる
外部端子44は、所定の線状半導体50に電気的に接線
されている。各線状半導体50は直径が260μm、軸
長さが105mmの線状半導体素材から製造される。各
線状半導体50は軸方向に沿って互いに平行に配列さ
れ、軸に垂直な平面内において縦方向に250本、横方
向に250本の格子状に配列されている。
The linear semiconductor 50 is made of a rectangular parallelepiped casing 42.
It is provided within. An external terminal 44 extending from one surface of the casing 42 is electrically connected to a predetermined linear semiconductor 50. Each linear semiconductor 50 is manufactured from a linear semiconductor material having a diameter of 260 μm and an axial length of 105 mm. The linear semiconductors 50 are arranged in parallel to each other along the axial direction, and are arranged in a grid of 250 in the vertical direction and 250 in the horizontal direction in a plane perpendicular to the axis.

【0018】線状半導体50の外周面には、0.1μm
の解像度で周方向に1024個(ビット)の記憶素子、
軸方向に131072個の記憶素子が配列され、これに
より線状半導体50は1本当たり16メガバイトの記憶
容量を有する。従って半導体装置40の全メモリ容量は
1テラバイトである。対向する2本の線状半導体50に
は複数の電極52が形成され、これらの電極52により
互いに連結される。線状半導体50は外部端子44に接
続される。
The outer surface of the linear semiconductor 50 has a thickness of 0.1 μm.
1024 (bit) storage elements in the circumferential direction at a resolution of
131072 storage elements are arranged in the axial direction, whereby the linear semiconductor 50 has a storage capacity of 16 megabytes per line. Therefore, the total memory capacity of the semiconductor device 40 is 1 terabyte. A plurality of electrodes 52 are formed on two opposing linear semiconductors 50 and are connected to each other by these electrodes 52. The linear semiconductor 50 is connected to the external terminal 44.

【0019】図2は半導体装置40を得るまでの工程を
簡略化して示す模式図である。まず半導体素材製造装置
10において線状の半導体素材が製造される。線状半導
体素材は搬送装置300により半導体回路形成装置10
0へ搬送される。半導体回路形成装置100において線
状半導体素材の外周面に回路が形成され、これにより線
状半導体50が得られる。線状半導体50は搬送装置3
00によって半導体組立装置200に搬送される。そし
て半導体組立装置200において、複数本の線状半導体
50を用いて、図1に示す半導体装置40が組み立てら
れる。
FIG. 2 is a schematic diagram showing a simplified process up to obtaining the semiconductor device 40. First, a linear semiconductor material is manufactured in the semiconductor material manufacturing apparatus 10. The linear semiconductor material is transferred to the semiconductor circuit forming device 10 by the transfer device 300.
Transported to 0. In the semiconductor circuit forming apparatus 100, a circuit is formed on the outer peripheral surface of the linear semiconductor material, whereby the linear semiconductor 50 is obtained. The linear semiconductor 50 is mounted on the transfer device 3
00 is transferred to the semiconductor assembling apparatus 200. Then, in the semiconductor assembling apparatus 200, the semiconductor device 40 shown in FIG. 1 is assembled using the plurality of linear semiconductors 50.

【0020】図3には半導体素材製造装置10が示され
る。粉末状の多結晶シリコン11は供給装置12から2
重るつぼ14に供給される。2重るつぼ14は高純度の
黒鉛または石英により形成される。2重るつぼ14は同
心状に形成された外周壁16と内周壁18とを有し、外
周壁16と内周壁18とは底部において連結される。即
ち2重るつぼ14は内周壁18の内側の中心炉15と、
外周壁16と内周壁18とに囲まれる環状炉17とを備
える。内周壁18には溶融したシリコンが環状炉17と
中心炉15とを出入りできる透過穴18aが形成されて
いる。
FIG. 3 shows a semiconductor material manufacturing apparatus 10. The powdery polycrystalline silicon 11 is
It is supplied to the heavy crucible 14. The double crucible 14 is formed of high-purity graphite or quartz. The double crucible 14 has an outer peripheral wall 16 and an inner peripheral wall 18 formed concentrically, and the outer peripheral wall 16 and the inner peripheral wall 18 are connected at the bottom. That is, the double crucible 14 has the central furnace 15 inside the inner peripheral wall 18,
An annular furnace 17 surrounded by an outer peripheral wall 16 and an inner peripheral wall 18 is provided. The inner peripheral wall 18 is formed with a transmission hole 18a through which molten silicon can enter and exit the annular furnace 17 and the central furnace 15.

【0021】多結晶シリコン11は環状炉17において
溶融されて液状化し、透過穴18aを通って中心炉15
へ流入する。中心炉15の底面は下方に向かって先鋭化
し、下方先端には直径約1mmの取出口20が形成され
る。中心炉15へ供給された液状のシリコンは取出口2
0から鉛直下方へ自重により流出する。なお取出口20
の直径は目的に応じて任意に設定される。
The polycrystalline silicon 11 is melted and liquefied in the annular furnace 17 and passes through the perforation hole 18a.
Flows into The bottom surface of the central furnace 15 is sharpened downward, and an outlet 20 having a diameter of about 1 mm is formed at the lower end. The liquid silicon supplied to the central furnace 15 is taken out of the outlet 2
It flows out from 0 vertically downward by its own weight. Outlet 20
Is set arbitrarily according to the purpose.

【0022】2重るつぼ14は耐熱の支持部材22によ
って支持される。この支持部材22の外周にはコイル2
4が設けられ、このコイル24のさらに外側には電磁石
26が設けられる。このコイル24により、2重るつぼ
14内のシリコンは例えば約1500℃の温度に高周波
加熱される。電磁石26により、シリコン溶融液の対流
が制御される。
The double crucible 14 is supported by a heat-resistant support member 22. A coil 2 is provided on the outer periphery of the support member 22.
4, and an electromagnet 26 is further provided outside the coil 24. The coil 24 heats the silicon in the double crucible 14 at a high frequency of, for example, about 1500 ° C. The convection of the silicon melt is controlled by the electromagnet 26.

【0023】2重るつぼ14の下方において、シリコン
の流出経路の周囲にはヒータ28a、28b、28cが
設けられる。これらヒータ28a、28b、28cは上
から下に向かって徐々に加熱温度が低くなるような温度
勾配を有する。これによりシリコンは徐々に冷却されて
固体化し、線状半導体素材30が得られる。
Below the double crucible 14, heaters 28a, 28b and 28c are provided around the outflow path of silicon. These heaters 28a, 28b, 28c have a temperature gradient such that the heating temperature gradually decreases from top to bottom. Thereby, the silicon is gradually cooled and solidified, and the linear semiconductor material 30 is obtained.

【0024】ヒータ28a、28b、28cの温度勾配
は、取出口20の直径に応じて任意に調整される。電磁
石26およびヒータ28a、28b、28cの加熱温度
は図示しない制御装置により制御される。2重るつぼ1
4の周辺およびヒータ28a、28b、28cは断熱材
32により密閉される。線状半導体素材30は断熱材3
2の下面開口32aから鉛直下方に降下し、図示しない
ドラムに巻取られる。このとき線状半導体素材30の直
径は例えば260μmである。
The temperature gradient of the heaters 28a, 28b, 28c is arbitrarily adjusted according to the diameter of the outlet 20. The heating temperature of the electromagnet 26 and the heaters 28a, 28b, 28c is controlled by a control device (not shown). Double crucible 1
4 and the heaters 28 a, 28 b, 28 c are hermetically sealed by a heat insulating material 32. The linear semiconductor material 30 is a heat insulating material 3
2 is vertically lowered from the lower surface opening 32a and wound up on a drum (not shown). At this time, the diameter of the linear semiconductor material 30 is, for example, 260 μm.

【0025】シリコンは取出口20から流出する際に、
表面張力によりその断面が真円形となる。また取出口2
0の直径とヒータ28a、28b、28cによる冷却と
が制御されることにより、シリコンの直径が制御され、
シリコンは単結晶化する。冷却時にシリコンは表面から
冷却されて固体化するが、このとき凝固圧力により結晶
欠陥は表面上に析出する。この結晶欠陥は図示しない除
去装置において、例えば酸によって除去される。
As the silicon flows out of the outlet 20,
The cross section becomes a perfect circle due to the surface tension. In addition, outlet 2
By controlling the diameter of 0 and cooling by the heaters 28a, 28b, 28c, the diameter of silicon is controlled,
Silicon is single-crystallized. At the time of cooling, silicon is cooled from the surface to be solidified, and at this time, crystal defects precipitate on the surface due to solidification pressure. This crystal defect is removed by, for example, an acid in a removing device (not shown).

【0026】なお図示しないが、2重るつぼ14によっ
て製造された線状半導体素材30の単結晶化をより完全
にするために、さらに加圧加熱工程を加えてもよい。開
口32aから下方に延びた線状半導体素材30は、2対
のローラにより軸方向に引張られた状態で、ヒータによ
りシリコンを再結晶させる温度で熱処理が施される。こ
の工程により、ヒータ28a、28b、28cによって
単結晶化しなかったシリコンが単結晶化する。
Although not shown, a pressure heating step may be further added to make the linear semiconductor material 30 manufactured by the double crucible 14 single crystallized more completely. The linear semiconductor material 30 extending downward from the opening 32a is subjected to a heat treatment at a temperature at which silicon is recrystallized by a heater while being stretched in the axial direction by two pairs of rollers. Through this step, silicon that has not been single-crystallized by the heaters 28a, 28b, and 28c is single-crystallized.

【0027】線状半導体素材30は巻取ドラムに巻かれ
た状態で、搬送装置300により半導体回路形成装置1
00へ供給される(図2参照)。
While the linear semiconductor material 30 is wound on a winding drum, the semiconductor circuit forming apparatus 1 is
00 (see FIG. 2).

【0028】図4は半導体回路形成装置100を模式的
に示す図である。半導体回路形成装置100は供給ドラ
ム102と巻取ドラム104とを備える。直径260μ
mの線状半導体素材30には予め外周面に酸化膜層とそ
の外側に窒化膜層とが形成され、供給ドラム102に巻
かれている。線状半導体素材30は供給ドラム102か
ら供給され、半導体回路形成装置100によって外周面
に回路が形成された後、線状半導体50として巻取ドラ
ム104により巻取られる。
FIG. 4 is a diagram schematically showing the semiconductor circuit forming apparatus 100. The semiconductor circuit forming apparatus 100 includes a supply drum 102 and a winding drum 104. 260μ diameter
In the linear semiconductor material 30 of m, an oxide film layer is formed on the outer peripheral surface and a nitride film layer is formed outside the oxide film layer in advance, and is wound around the supply drum 102. The linear semiconductor material 30 is supplied from a supply drum 102, and after a circuit is formed on the outer peripheral surface by the semiconductor circuit forming apparatus 100, the linear semiconductor material 30 is wound as a linear semiconductor 50 by a winding drum 104.

【0029】供給ドラム102は第1の駆動装置103
によって駆動され、巻取ドラム104は第2の駆動装置
105によって駆動される。第1および第2の駆動装置
103、105は制御装置107により制御され、これ
により供給ドラム102の供給速度および巻取ドラム1
04の巻取速度が制御される。
The supply drum 102 has a first driving device 103
, And the winding drum 104 is driven by the second driving device 105. The first and second driving devices 103 and 105 are controlled by a control device 107, whereby the supply speed of the supply drum 102 and the winding drum 1 are controlled.
04 is controlled.

【0030】半導体回路形成装置100において、回路
はn種類(nは自然数)の回路パターンに応じて形成さ
れた薄膜層をn層重ねることにより形成される。線状半
導体素材30の移動経路上にはn個の回路パターン形成
装置が設けられる。n個の回路パターン形成装置はそれ
ぞれ制御装置107によって制御される。各回路パター
ン形成装置ではレジスト膜形成処理、描画処理、エッチ
ング処理、堆積成長処理等の後処理が行われることによ
り、1種類の回路パターンに対応した薄膜層がそれぞれ
形成される。なお、図4には第1の回路パターン形成装
置110、第2の回路パターン形成装置120、および
第3の回路パターン形成装置130のみが示される。
In the semiconductor circuit forming apparatus 100, a circuit is formed by stacking n thin film layers formed according to n types (n is a natural number) of circuit patterns. On the moving path of the linear semiconductor material 30, n circuit pattern forming devices are provided. The controller 107 controls each of the n circuit pattern forming apparatuses. In each circuit pattern forming apparatus, a thin film layer corresponding to one type of circuit pattern is formed by performing post-processing such as a resist film forming process, a drawing process, an etching process, and a deposition growth process. FIG. 4 shows only the first circuit pattern forming apparatus 110, the second circuit pattern forming apparatus 120, and the third circuit pattern forming apparatus 130.

【0031】第1の回路パターン形成装置110につい
て説明する。第1の回路パターン形成装置110は、供
給ドラム102側から順に、レジスト膜形成部112、
描画部114、エッチング部116、および後処理部1
18を備える。
The first circuit pattern forming apparatus 110 will be described. The first circuit pattern forming apparatus 110 includes a resist film forming unit 112,
Drawing unit 114, etching unit 116, and post-processing unit 1
18 is provided.

【0032】図5は第1の回路パターン形成装置110
における各処理後の線状半導体素材30の断面を示す図
である。図5(a)はレジスト膜形成部112によるレ
ジスト膜形成処理後の線状半導体素材30の断面図であ
り、図5(b)は描画部114による描画処理後の線状
半導体素材30の断面図、図5(c)はエッチング部1
16によるエッチング処理後の線状半導体素材30の断
面図、図5(d)はエッチング部116によるレジスト
膜除去処理後の線状半導体素材30の断面図である。
FIG. 5 shows a first circuit pattern forming apparatus 110.
FIG. 3 is a view showing a cross section of the linear semiconductor material 30 after each processing in FIG. FIG. 5A is a cross-sectional view of the linear semiconductor material 30 after the resist film forming process by the resist film forming unit 112, and FIG. 5B is a cross-section of the linear semiconductor material 30 after the drawing process by the drawing unit 114. FIG. 5C shows the etched portion 1
FIG. 5D is a cross-sectional view of the linear semiconductor material 30 after the etching process performed by the etching unit 16, and FIG.

【0033】線状半導体素材30は、第1の回路パター
ン形成装置110による処理以前にはシリコンから成る
本体31と、本体31の外周面に設けられた酸化膜層3
3とその外周面に設けられた窒化膜層35とを備える。
Before the linear semiconductor material 30 is processed by the first circuit pattern forming apparatus 110, the main body 31 made of silicon and the oxide film layer 3 provided on the outer peripheral surface of the main body 31 are formed.
3 and a nitride film layer 35 provided on the outer peripheral surface thereof.

【0034】レジスト膜形成部112では、線状半導体
素材30に液状のフォトレジストが塗布され、乾燥焼き
付けが行われる。これにより窒化膜層35の外周面に後
述するエッチングの保護膜となるレジスト膜37が形成
される(図5(a)参照)。レジストの塗布、および乾
燥焼き付けには従来公知の手法が用いられ、ここでは説
明を省略する。
In the resist film forming section 112, a liquid photoresist is applied to the linear semiconductor material 30 and dried and baked. Thus, a resist film 37 serving as a protective film for etching described later is formed on the outer peripheral surface of the nitride film layer 35 (see FIG. 5A). A conventionally known method is used for applying the resist and drying and baking, and the description is omitted here.

【0035】描画部114では、レジスト膜37を備え
た線状半導体素材30は、第1の回路パターンに基づい
て電子ビームにより露光され、その後現像される。これ
により、レジスト膜37のエッチングしない部分が残さ
れる(図5(b)参照)。この描画部114の構成は後
述する。
In the drawing section 114, the linear semiconductor material 30 provided with the resist film 37 is exposed to an electron beam based on the first circuit pattern and then developed. As a result, an unetched portion of the resist film 37 is left (see FIG. 5B). The configuration of the drawing unit 114 will be described later.

【0036】エッチング部116では、第1の回路パタ
ーンが描画された線状半導体素材30に向かって酸等の
エッチング液が噴射され、窒化膜層35の露出した部分
が除去される。これにより第1の回路パターンに応じた
薄膜層が生成される(図5(c)参照)。その後レジス
ト膜37が除去される(図5(d)参照)。エッチング
およびレジスト膜除去には従来公知の手法が用いられ、
ここでは説明を省略する。
In the etching section 116, an etching solution such as an acid is sprayed toward the linear semiconductor material 30 on which the first circuit pattern is drawn, and the exposed portion of the nitride film layer 35 is removed. As a result, a thin film layer corresponding to the first circuit pattern is generated (see FIG. 5C). After that, the resist film 37 is removed (see FIG. 5D). Conventionally known methods are used for etching and resist film removal,
Here, the description is omitted.

【0037】後処理部118では、フィールド酸化処
理、窒化膜エッチング処理、酸化膜エッチング処理、ゲ
ート酸化処理、およびポリシリコン堆積処理等が行われ
る。これらの処理は従来公知であり、ここでは説明を省
略する。
In the post-processing unit 118, a field oxidation process, a nitride film etching process, an oxide film etching process, a gate oxidation process, a polysilicon deposition process, and the like are performed. These processes are conventionally known, and description thereof is omitted here.

【0038】なお、各パターン形成装置の後処理部で
は、それぞれの段階に応じて種々の処理が線状半導体素
材30に施される。例えば第2のパターン形成装置12
0の後処理部128ではソースドレイン形成処理、リン
ガラス堆積処理等が行われ、第3のパターン形成処理1
30の後処理部138ではアルミニウム蒸着が行われ
る。
In the post-processing section of each pattern forming apparatus, various processes are performed on the linear semiconductor material 30 according to the respective stages. For example, the second pattern forming apparatus 12
0, a source / drain formation process, a phosphorus glass deposition process, and the like are performed.
In the post-processing section 138, aluminum is deposited.

【0039】以上の処理を経て第1の回路パターンに応
じた薄膜層が形成された線状半導体素材30は、第2の
回路パターン形成装置120に供給され、第1の回路パ
ターンに対応した薄膜層の外側にさらに第2の回路パタ
ーンに対応した薄膜層が形成される。このように回路パ
ターン形成処理がn回繰り返されることにより、線状半
導体素材30には各回路パターンにそれぞれ応じたn層
の薄膜層が生成される。n層の薄膜層を備えた線状半導
体素材30は、線状半導体50として巻取ドラム104
に巻取られる。
The linear semiconductor material 30 on which the thin film layer corresponding to the first circuit pattern has been formed through the above processing is supplied to the second circuit pattern forming apparatus 120, and the thin film material corresponding to the first circuit pattern is provided. A thin film layer corresponding to the second circuit pattern is further formed outside the layer. By repeating the circuit pattern forming process n times in this manner, n thin film layers corresponding to each circuit pattern are generated in the linear semiconductor material 30. The linear semiconductor material 30 having n thin film layers is used as a linear semiconductor 50 as a winding drum 104.
It is wound up.

【0040】第2の回路パターン形成装置120および
第3の回路パターン形成装置130は、第1の回路パタ
ーン形成装置110と基本的に同様の構成を有し、対応
する構成要素の符号にはそれぞれ10、20が加算され
て示される。
The second circuit pattern forming apparatus 120 and the third circuit pattern forming apparatus 130 have basically the same configuration as the first circuit pattern forming apparatus 110, and the corresponding components have the same reference numerals. 10, 20 are shown added.

【0041】巻取ドラム104に巻取られた線状半導体
50は、搬送装置300によって半導体装置組立装置2
00へ供給される(図2参照)。半導体装置組立装置2
00において、所定の長さ、例えば105mmに切断さ
れる。62500本の105mmの線状半導体50を格
子状に組みあわせることにより、図1に示す半導体装置
40が得られる。
The linear semiconductor 50 wound on the winding drum 104 is transported by the transfer device 300 to the semiconductor device assembling apparatus 2.
00 (see FIG. 2). Semiconductor device assembly equipment 2
At 00, it is cut to a predetermined length, for example, 105 mm. The semiconductor device 40 shown in FIG. 1 is obtained by combining 62,500 105-mm linear semiconductors 50 in a lattice shape.

【0042】図6から図8を参照して、描画部114の
構成および動作を説明する。図6は描画部114の構成
を模式的に示す斜視図であり、図7は電子ビーム描画装
置140を軸方向から見た正面図である。なお、図7に
おいて多数の微小電子銃154は一部省略される。
The configuration and operation of the drawing unit 114 will be described with reference to FIGS. FIG. 6 is a perspective view schematically showing the configuration of the drawing unit 114, and FIG. 7 is a front view of the electron beam drawing apparatus 140 viewed from the axial direction. In FIG. 7, a number of the small electron guns 154 are partially omitted.

【0043】描画部114は、描画を行う電子ビーム描
画装置140と、この電子ビーム描画装置140の両側
に設けられた2対のローラ142、144とを備える。
ローラ142、144はそれぞれ第1および第2の駆動
部146、148により回転駆動され、線状半導体素材
30を一定の速度で移動させる。なお図を簡略化するた
めにローラは線状半導体素材30を一次元方向にのみ挟
持しているが、実際には複数対のローラを設け、線状半
導体素材30は長手方向に垂直な二次元方向にそれぞれ
挟持される。
The drawing unit 114 includes an electron beam drawing device 140 for drawing, and two pairs of rollers 142 and 144 provided on both sides of the electron beam drawing device 140.
The rollers 142 and 144 are driven to rotate by the first and second driving units 146 and 148, respectively, and move the linear semiconductor material 30 at a constant speed. In order to simplify the drawing, the rollers sandwich the linear semiconductor material 30 only in one-dimensional direction. However, actually, a plurality of pairs of rollers are provided, and the linear semiconductor material 30 is two-dimensional perpendicular to the longitudinal direction. Direction.

【0044】描画制御部150は、制御装置107(図
4参照)により制御される。描画制御部150において
第1の回路パターンに応じてラスタデータが生成され、
このラスタデータに基づいて電子ビームのオン、オフが
制御される。電子ビームがオンの場合レジスト膜37が
感光し、電子ビームがオフの場合レジスト膜37は感光
しない。
The drawing control section 150 is controlled by the control device 107 (see FIG. 4). Raster data is generated in the drawing control unit 150 according to the first circuit pattern,
On / off of the electron beam is controlled based on the raster data. When the electron beam is on, the resist film 37 is exposed, and when the electron beam is off, the resist film 37 is not exposed.

【0045】電子ビーム描画装置140の描画動作と、
第1および第2の駆動部146、148による線状半導
体素材30の送り動作とは描画制御部150によって制
御され、データの処理速度等に基づいて、電子ビームの
走査速度、および線状半導体素材30の送り速度が決定
される。
A drawing operation of the electron beam drawing apparatus 140;
The feeding operation of the linear semiconductor material 30 by the first and second driving units 146 and 148 is controlled by the drawing control unit 150, and based on the data processing speed and the like, the scanning speed of the electron beam and the linear semiconductor material. A feed speed of 30 is determined.

【0046】電子ビーム描画装置140は円筒孔152
を有し、線状半導体素材30は円筒孔152内を通過す
る際に、第1の回路パターンに基いて出力される電子ビ
ームによって描画される。円筒孔152の直径は線状半
導体素材30の直径より10nm〜1000nmほど大
きい。円筒孔152の直径は線状半導体素材30の通過
に応じて機械的に変動してもよい。
The electron beam writing apparatus 140 has a cylindrical hole 152.
The linear semiconductor material 30 is drawn by an electron beam output based on the first circuit pattern when passing through the inside of the cylindrical hole 152. The diameter of the cylindrical hole 152 is larger than the diameter of the linear semiconductor material 30 by about 10 nm to 1000 nm. The diameter of the cylindrical hole 152 may be mechanically changed according to the passage of the linear semiconductor material 30.

【0047】電子ビーム描画装置140は微小電子銃1
54を周方向に64個並べることにより構成される。各
微小電子銃154は円筒孔152に向かって電子ビーム
を照射し、これにより線状半導体素材30の周方向にお
ける1/64の範囲がそれぞれ走査される。線状半導体
素材30において、1つの微小電子銃154によって走
査される範囲αは、中心角約5.6度の円周面であり、
図6ではハッチングが施されている。
The electron beam writing apparatus 140 is a small electron gun 1
It is configured by arranging 64 in the circumferential direction. Each of the small electron guns 154 irradiates the cylindrical hole 152 with an electron beam, thereby scanning a range of 1/64 in the circumferential direction of the linear semiconductor material 30. In the linear semiconductor material 30, the range α scanned by one microelectron gun 154 is a circumferential surface having a central angle of about 5.6 degrees,
In FIG. 6, hatching is applied.

【0048】図8は微小電子銃154の内部構成を示す
図である。隣り合う微小電子銃154の間には金属板1
56が配置され、微小電子銃154の電界は互いに遮断
される。フィラメント158において熱電子が発生し、
スイッチ電極160において第1の回路パターンのラス
タデータに応じて電子ビームのオン、オフが切換えられ
る。フィラメント158には例えばカーボンナノチュー
ブが用いられる。
FIG. 8 is a diagram showing the internal configuration of the micro electron gun 154. Metal plate 1 is placed between adjacent micro electron guns 154.
56 are arranged, and the electric fields of the small electron gun 154 are cut off from each other. Thermoelectrons are generated in the filament 158,
On / off of the electron beam is switched in the switch electrode 160 according to the raster data of the first circuit pattern. For example, a carbon nanotube is used for the filament 158.

【0049】電子ビームは電子レンズ162によって収
束させられる。収束部より電子レンズ162側には矩形
フィルタ164が設けられ、この矩形フィルタ164に
よって電子ビームのスポット形状は矩形状に成形され
る。さらに、電子ビームは電子レンズ166、168に
よってビーム径が絞り込まれ、偏向器170に導かれ
る。偏向器170によって電子ビームは周方向に沿って
偏向させられる。このように、線状半導体素材30にお
ける範囲αはラスター走査によって描画される。
The electron beam is converged by the electron lens 162. A rectangular filter 164 is provided on the electron lens 162 side from the converging portion, and the spot shape of the electron beam is formed into a rectangular shape by the rectangular filter 164. Further, the beam diameter of the electron beam is narrowed down by the electron lenses 166 and 168 and guided to the deflector 170. The electron beam is deflected along the circumferential direction by the deflector 170. As described above, the range α in the linear semiconductor material 30 is drawn by raster scanning.

【0050】以上のように、本実施形態の半導体回路形
成装置100は、線状半導体素材30を定速で移動させ
ながら回路パターンの書込みを行うので、従来のように
移動と描画を交互に行う回路形成工程に比べて、時間が
短縮できる。
As described above, the semiconductor circuit forming apparatus 100 of the present embodiment writes a circuit pattern while moving the linear semiconductor material 30 at a constant speed. The time can be reduced as compared with the circuit forming step.

【0051】従来の平板のウェハを用いる半導体装置で
は、ウェハの一方の面だけに回路を施していたが、線状
半導体50を用いた半導体装置40では、線状半導体5
0の外周面全体に回路を形成することができ、従来に比
べ回路形成の有効面積が大きい。従って、線状半導体5
0を用いると、従来と同等の能力を有する半導体装置が
小型化できる。さらに半導体装置を小型化することによ
り半導体装置内において信号遅延時間が短縮でき、高速
動作が可能となる。
In the conventional semiconductor device using a flat wafer, a circuit is provided only on one surface of the wafer. In the semiconductor device 40 using the linear semiconductor 50, the linear semiconductor 5 is used.
A circuit can be formed on the entire outer peripheral surface of the circuit, and the effective area for forming the circuit is larger than that of the related art. Therefore, the linear semiconductor 5
When 0 is used, the size of a semiconductor device having the same capability as that of a conventional semiconductor device can be reduced. Further, by reducing the size of the semiconductor device, the signal delay time in the semiconductor device can be reduced, and high-speed operation can be performed.

【0052】従来、200mm程度の大口径シリコンを
形成するために大型の装置が必要であったが、本実施形
態の半導体回路形成装置は線径約5mm以下の線状のシ
リコンを扱うため、従来に比べて装置が著しく小型化で
き、各種工程の高速化が可能となる。また、半導体装置
を製造する際に、連続した線状半導体素材30を用いる
と、従来間欠的に行われていた各種工程を連続して行う
ことが出来、製造工程全体のコストを下げ、かつ製造時
間を短縮することができる。
Conventionally, a large-sized apparatus was required to form silicon having a large diameter of about 200 mm. However, the semiconductor circuit forming apparatus of this embodiment handles linear silicon having a diameter of about 5 mm or less. The size of the apparatus can be remarkably reduced as compared with the above, and the speed of various processes can be increased. In addition, when a continuous linear semiconductor material 30 is used in manufacturing a semiconductor device, various processes conventionally performed intermittently can be performed continuously, thereby reducing the cost of the entire manufacturing process and reducing the manufacturing cost. Time can be reduced.

【0053】さらに、従来液相エピタキシャル成長工程
において、ウェハを炉内に整列配置させた後シリコン溶
液を充填させていたが、本実施形態の場合、線状半導体
素材30に移動経路上にシリコン溶液槽を設けてシリコ
ン溶液中に線状半導体素材30を通せば良く、成長工程
がより容易になり工程に要する時間が短縮される。
Furthermore, in the conventional liquid phase epitaxial growth process, the silicon solution is filled after the wafers are arranged in a furnace, but in the present embodiment, the silicon solution tank is placed on the linear semiconductor material 30 on the moving path. Is provided, and the linear semiconductor material 30 may be passed through the silicon solution, so that the growth process is easier and the time required for the process is reduced.

【0054】なお本実施形態においては電子ビームを走
査ビームとして用いているが、この他、レーザビームあ
るいはイオンビームを走査ビームとして用いてもよい。
In this embodiment, an electron beam is used as a scanning beam, but a laser beam or an ion beam may be used as a scanning beam.

【0055】走査ビームとしてレーザビーム、例えばエ
キシマレーザを用いる場合、レジスト膜の代わりにポリ
エチレン有機膜を用い、アブレーションの手法を用いて
回路形成を行ってもよい。
When a laser beam, for example, an excimer laser is used as the scanning beam, a circuit may be formed using an ablation technique using a polyethylene organic film instead of the resist film.

【0056】また走査ビームとしてイオンビームを用い
る場合、例えばアルゴン、ベリリウム、シリコン等をイ
オン源として、イオン収束レンズと偏向器を用いてイオ
ンビームを線状半導体素材へ照射する。この場合、レジ
ストには高分子系有機レジストが用いられ、現像は酸素
ドライエッチングにより行われる。レジストはネガ型レ
ジストであるPMMA(Polymethylmethacrylate)、若
しくはポジ型レジストであるCMS(polychloromethyl
styrene )のどちらを用いてもよい。
When an ion beam is used as the scanning beam, the linear semiconductor material is irradiated with an ion beam using, for example, argon, beryllium, silicon or the like as an ion source using an ion focusing lens and a deflector. In this case, a polymer organic resist is used as the resist, and development is performed by oxygen dry etching. The resist is PMMA (Polymethylmethacrylate) which is a negative resist, or CMS (Polychloromethylacrylate) which is a positive resist.
styrene).

【0057】線状半導体素材30の線径は、本実施形態
においては260μmであるが、これに限定されること
はなく、線状半導体素材30の製造工程において加圧時
に均一にストレスを与えることができ、かつ短時間の熱
処理を可能にする線径、例えば約5mm以下であればよ
い。
The wire diameter of the linear semiconductor material 30 is 260 μm in the present embodiment, but is not limited to this. And a wire diameter that allows a short-time heat treatment, for example, about 5 mm or less.

【0058】[0058]

【発明の効果】本発明によると、半導体素材の形状を線
状にすることにより装置の小型化および各工程の連続化
を可能にし、これにより半導体装置の製造工程全体のコ
ストを下げ、かつ製造時間を短縮することができる。
According to the present invention, by making the shape of a semiconductor material linear, it is possible to reduce the size of the device and to make each process continuous, thereby reducing the overall cost of the semiconductor device manufacturing process and reducing the manufacturing cost. Time can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態である半導体回路形成装置
を用いて得られた半導体装置を示す斜視図であり、一部
を破断して示す図である。
FIG. 1 is a perspective view showing a semiconductor device obtained by using a semiconductor circuit forming apparatus according to an embodiment of the present invention, with a part thereof cut away.

【図2】図1に示す半導体装置を製造する工程を示すブ
ロック図である。
FIG. 2 is a block diagram showing a step of manufacturing the semiconductor device shown in FIG.

【図3】図2に示す半導体素材製造装置の構成を簡略化
して示す断面図である。
3 is a simplified cross-sectional view showing the configuration of the semiconductor material manufacturing apparatus shown in FIG.

【図4】本発明の一実施形態である半導体回路形成装置
を示す図であり、図2に示す半導体回路形成装置の構成
を簡略化して示すブロック図である。
4 is a diagram showing a semiconductor circuit forming apparatus according to an embodiment of the present invention, and is a simplified block diagram showing a configuration of the semiconductor circuit forming apparatus shown in FIG. 2;

【図5】図4に示す第1の回路パターン形成装置におけ
る各処理後の線状半導体素材を示す断面図である。
FIG. 5 is a cross-sectional view showing a linear semiconductor material after each processing in the first circuit pattern forming apparatus shown in FIG.

【図6】図4に示す描画部の構成を示す斜視図である。FIG. 6 is a perspective view illustrating a configuration of a drawing unit illustrated in FIG. 4;

【図7】図6に示す電子ビーム描画装置を軸方向から見
た平面図である。
7 is a plan view of the electron beam writing apparatus shown in FIG. 6 as viewed from an axial direction.

【図8】図6に示す電子ビーム描画装置の一部を示す図
であり、内部の構成を示す断面図である。
8 is a cross-sectional view showing a part of the electron beam writing apparatus shown in FIG. 6 and showing an internal configuration.

【符号の説明】[Explanation of symbols]

30 線状半導体素材 40 半導体装置 50 線状半導体 100 半導体回路形成装置 102 供給ドラム 104 巻取ドラム 107 制御装置 110、120、130 回路パターン形成装置 114、124、134 描画部 140 電子ビーム描画装置 142、144 ローラ 150 描画制御部 152 円筒孔 154 微小電子銃 Reference Signs List 30 linear semiconductor material 40 semiconductor device 50 linear semiconductor 100 semiconductor circuit forming device 102 supply drum 104 winding drum 107 control device 110, 120, 130 circuit pattern forming device 114, 124, 134 drawing portion 140 electron beam drawing device 142, 144 Roller 150 Drawing control unit 152 Cylindrical hole 154 Micro electron gun

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 線状に形成された半導体素材の外周面に
回路パターンを形成する装置であって、前記線状半導体
素材を長手方向に移動させる移動手段と、前記移動手段
によって移動する前記線状半導体素材の外周面に、走査
ビームを用いて回路パターンを描画する描画手段とを備
えることを特徴とする半導体回路形成装置。
1. An apparatus for forming a circuit pattern on an outer peripheral surface of a linearly formed semiconductor material, comprising: moving means for moving the linear semiconductor material in a longitudinal direction; and the line moved by the moving means. And a drawing means for drawing a circuit pattern using a scanning beam on an outer peripheral surface of the semiconductor device.
【請求項2】 前記走査ビームが電子ビームであり、前
記描画手段の電子ビームによる走査によって、前記線状
半導体素材の外周面に前記回路パターンが描画されるこ
とを特徴とする請求項1に記載の半導体回路形成装置。
2. The method according to claim 1, wherein the scanning beam is an electron beam, and the circuit pattern is drawn on an outer peripheral surface of the linear semiconductor material by scanning of the drawing means with the electron beam. Semiconductor circuit forming apparatus.
【請求項3】 前記走査ビームがレーザビームであり、
前記描画手段の前記レーザビームによる走査によって、
前記線状半導体素材の外周面に前記回路パターンが描画
されることを特徴とする請求項1に記載の半導体回路形
成装置。
3. The scanning beam is a laser beam,
By the scanning of the drawing unit with the laser beam,
2. The semiconductor circuit forming apparatus according to claim 1, wherein the circuit pattern is drawn on an outer peripheral surface of the linear semiconductor material.
【請求項4】 前記走査ビームがイオンビームであり、
前記描画手段の前記イオンビームによる走査によって、
前記線状半導体素材の外周面に前記回路パターンが描画
されることを特徴とする請求項1に記載の半導体回路形
成装置。
4. The scanning beam is an ion beam,
By scanning the drawing means with the ion beam,
2. The semiconductor circuit forming apparatus according to claim 1, wherein the circuit pattern is drawn on an outer peripheral surface of the linear semiconductor material.
【請求項5】 前記描画手段が異なる方向から線状半導
体素材に向かってそれぞれ前記走査ビームを出射する複
数のビーム出射手段を備え、複数の前記走査ビームによ
って前記線状半導体素材の外周面が周方向に分割されて
走査されることを特徴とする請求項1に記載の半導体回
路形成装置。
5. The drawing means comprises a plurality of beam emitting means for emitting the scanning beams from different directions toward the linear semiconductor material, and the plurality of scanning beams cause the outer peripheral surface of the linear semiconductor material to rotate. 2. The semiconductor circuit forming apparatus according to claim 1, wherein scanning is performed while being divided in directions.
【請求項6】 前記複数のビーム出射手段が前記線状半
導体素材の長手方向に垂直な平面内において環状に配設
されることを特徴とする請求項5に記載の半導体回路形
成装置。
6. The semiconductor circuit forming apparatus according to claim 5, wherein said plurality of beam emitting means are arranged annularly in a plane perpendicular to a longitudinal direction of said linear semiconductor material.
【請求項7】 前記線状半導体素材において、長手方向
に垂直な断面が円形であることを特徴とする請求項1に
記載の半導体回路形成装置。
7. The semiconductor circuit forming apparatus according to claim 1, wherein the linear semiconductor material has a circular cross section perpendicular to the longitudinal direction.
【請求項8】 前記移動手段が一定の速度で前記線状半
導体素材を移動させることを特徴とする請求項1に記載
の半導体回路形成装置。
8. The semiconductor circuit forming apparatus according to claim 1, wherein said moving means moves said linear semiconductor material at a constant speed.
【請求項9】 前記移動手段による前記線状半導体素材
の移動経路上に設けられ、前記線状半導体素材の外周面
に薄膜層を形成する薄膜層形成手段と、 前記移動経路上において前記薄膜層形成手段の後段に設
けられ、前記薄膜層形成手段により得られた前記線状半
導体素材の前記薄膜層の外側にエッチング保護膜を形成
する保護膜形成手段と、 前記移動経路上において前記保護膜形成手段の後段に設
けられ、前記エッチング保護膜が前記走査ビームによっ
て走査されることにより、前記回路パターンに応じて前
記エッチング保護膜を選択的に除去する描画手段と、 前記移動経路上において前記描画手段の後段に設けら
れ、露出された薄膜層をエッチングにより除去するエッ
チング手段と、 前記移動経路上において前記エッチング手段の後段に設
けられ、前記線状半導体素材の前記エッチング保護膜を
全て除去する保護膜除去手段とを備えることを特徴とす
る請求項1に記載の半導体回路形成装置。
9. A thin film layer forming means provided on a moving path of the linear semiconductor material by the moving means and forming a thin film layer on an outer peripheral surface of the linear semiconductor material, and the thin film layer on the moving path. A protection film forming means provided at a subsequent stage of the forming means and forming an etching protection film outside the thin film layer of the linear semiconductor material obtained by the thin film layer forming means; and forming the protection film on the moving path. A drawing unit that is provided at a subsequent stage of the unit and selectively removes the etching protection film according to the circuit pattern by scanning the etching protection film with the scanning beam; and the drawing unit on the movement path. An etching means provided at a subsequent stage, for removing an exposed thin film layer by etching; and a subsequent stage of the etching means on the moving path. Provided, the semiconductor circuit forming apparatus according to claim 1, characterized in that it comprises a protective film removing means for removing all the etching protective film of the linear semiconductor material.
【請求項10】 前記移動手段が、前記線状半導体素材
の移動経路上において前記薄膜層形成手段の前段に設け
られる供給ドラムと前記保護膜除去手段の後段に設けら
れる巻取ドラムとを備え、前記線状半導体素材が前記供
給ドラムと前記巻取ドラムとの間で連続していることを
特徴とする請求項9に記載の半導体回路形成装置。
10. The moving means comprises: a supply drum provided before the thin film layer forming means on a moving path of the linear semiconductor material; and a winding drum provided after the protective film removing means. 10. The semiconductor circuit forming apparatus according to claim 9, wherein the linear semiconductor material is continuous between the supply drum and the winding drum.
JP10186024A 1998-07-01 1998-07-01 Device for forming semiconductor circuit Withdrawn JP2000021727A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10186024A JP2000021727A (en) 1998-07-01 1998-07-01 Device for forming semiconductor circuit
US09/345,982 US6398872B1 (en) 1998-07-01 1999-07-01 Circuit forming apparatus of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10186024A JP2000021727A (en) 1998-07-01 1998-07-01 Device for forming semiconductor circuit

Publications (1)

Publication Number Publication Date
JP2000021727A true JP2000021727A (en) 2000-01-21

Family

ID=16181070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10186024A Withdrawn JP2000021727A (en) 1998-07-01 1998-07-01 Device for forming semiconductor circuit

Country Status (2)

Country Link
US (1) US6398872B1 (en)
JP (1) JP2000021727A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012513122A (en) * 2008-12-18 2012-06-07 コーニング インコーポレイテッド Semiconductor core, integrated fiber photovoltaic device
JP2012513123A (en) * 2008-12-18 2012-06-07 コーニング インコーポレイテッド Semiconductor core, integrated fiber photovoltaic device
JP5181197B2 (en) * 2002-05-02 2013-04-10 株式会社イデアルスター Accumulator

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4003163B2 (en) * 2002-01-15 2007-11-07 富士フイルム株式会社 Multi-layer coating film manufacturing equipment
JP4951301B2 (en) * 2006-09-25 2012-06-13 富士フイルム株式会社 Optical film drying method and apparatus, and optical film manufacturing method

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53114677A (en) * 1977-03-17 1978-10-06 Toshiba Corp Processing method for resist
US4451738A (en) * 1980-07-28 1984-05-29 National Research Development Corporation Microcircuit fabrication
JPS60141869A (en) * 1983-12-29 1985-07-26 Nissin Electric Co Ltd Method and device for forming film
JPS62252935A (en) * 1986-04-25 1987-11-04 Jeol Ltd Charged particle beam lithography equipment
JPS6441216A (en) * 1987-08-06 1989-02-13 Sharp Kk Electron beam lithography equipment
US5001764A (en) * 1988-03-25 1991-03-19 Texas Instruments Incorporated Guardbands for pattern inspector
US5126529A (en) * 1990-12-03 1992-06-30 Weiss Lee E Method and apparatus for fabrication of three-dimensional articles by thermal spray deposition
US6023068A (en) * 1991-05-30 2000-02-08 Canon Kabushiki Kaisha Semiconductor device manufacturing apparatus
JPH07221000A (en) * 1994-02-03 1995-08-18 Sony Corp Laser exposure lithography apparatus
JPH07245332A (en) * 1994-03-04 1995-09-19 Hitachi Ltd Apparatus and method for manufacturing semiconductor device and semiconductor device
JP3315540B2 (en) * 1994-10-28 2002-08-19 キヤノン株式会社 Position measuring apparatus, positioning apparatus, exposure apparatus, and device manufacturing method
US5955776A (en) 1996-12-04 1999-09-21 Ball Semiconductor, Inc. Spherical shaped semiconductor integrated circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5181197B2 (en) * 2002-05-02 2013-04-10 株式会社イデアルスター Accumulator
JP2012513122A (en) * 2008-12-18 2012-06-07 コーニング インコーポレイテッド Semiconductor core, integrated fiber photovoltaic device
JP2012513123A (en) * 2008-12-18 2012-06-07 コーニング インコーポレイテッド Semiconductor core, integrated fiber photovoltaic device

Also Published As

Publication number Publication date
US6398872B1 (en) 2002-06-04

Similar Documents

Publication Publication Date Title
US6235614B1 (en) Methods of crystallizing amorphous silicon layer and fabricating thin film transistor using the same
JP5789011B2 (en) Linear scanning continuous transverse solidification of thin films.
KR100379361B1 (en) crystallization method of a silicon film
EP0730292A1 (en) Method of growing semiconductor crystal and semiconductor fabricating apparatus
JPH11307450A (en) Reforming method of thin film and device used for its operation
JP2002237455A (en) Silicon crystallization apparatus and method therefor
WO2017159153A1 (en) Thin film transistor manufacturing method and mask used in same
KR100303138B1 (en) Method of crystallizing silicon thin film and manufacturing method of thin film transistor using the same
JP2000021727A (en) Device for forming semiconductor circuit
JP2002540610A (en) Combined heater with plate with jagged ceramic foil and gas assist
JP3859744B2 (en) Method for manufacturing semiconductor device and active matrix display device
JP2000031006A (en) Semiconductor circuit forming device
JP2002270505A (en) Laser annealing device and method therefor
JP2000031461A (en) Semiconductor device and apparatus for assembling semiconductor
US11052486B2 (en) Method and apparatus for producing a structure seed layer using a laser beam
JP3196132B2 (en) Method for manufacturing liquid crystal display substrate, method for evaluating semiconductor crystal, method for manufacturing semiconductor crystal thin film, and apparatus for manufacturing semiconductor crystal thin film
JP2000021728A (en) Device for forming semiconductor circuit
JP3621154B2 (en) Method for manufacturing active matrix display device
JP2000031460A (en) Semiconductor device
JP4040176B2 (en) Semiconductor circuit forming equipment
JP4443878B2 (en) Method for forming polycrystalline semiconductor film and method for manufacturing semiconductor device
KR100972489B1 (en) Apparatus for crystallization using laser and crystallization method using thereof
JP2000031458A (en) Linear semiconductor
JP2007073941A (en) Method of crystallizing non-crystal semiconductor film, and device of manufacturing substrate to be treated for crystallization
WO2006046640A1 (en) Fiber soi substrate, semiconductor device using same and method for manufacturing same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050428

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071113

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20071228