JP2000020170A - Package substrate - Google Patents

Package substrate

Info

Publication number
JP2000020170A
JP2000020170A JP10198033A JP19803398A JP2000020170A JP 2000020170 A JP2000020170 A JP 2000020170A JP 10198033 A JP10198033 A JP 10198033A JP 19803398 A JP19803398 A JP 19803398A JP 2000020170 A JP2000020170 A JP 2000020170A
Authority
JP
Japan
Prior art keywords
power supply
connected
pin
substrate
package substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10198033A
Other languages
Japanese (ja)
Inventor
Toshiyuki Maeta
敏幸 前多
Original Assignee
Toyo Commun Equip Co Ltd
東洋通信機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Commun Equip Co Ltd, 東洋通信機株式会社 filed Critical Toyo Commun Equip Co Ltd
Priority to JP10198033A priority Critical patent/JP2000020170A/en
Publication of JP2000020170A publication Critical patent/JP2000020170A/en
Application status is Pending legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To provide a package substrate provided with a power source starting circuit capable of starting a power source unit on the package substrate only when a connecting state where the power source is normally supplied for the package substrate from the side of a common substrate is made at the time of live-line-inserting the package substrate to the common substrate under operation. SOLUTION: The power source starting circuit 1 of the package substrate 2 is provided with a first transistor TR1 starting or stopping the power source unit 4 and a second transistor TR2 for switch-operating this. At the time of live-line-inserting the connector part 3 of the package substrate 2 to the common substrate 30, a ground(GND) pin 12 and a rush current control pin 10 are connected to the substrate 30 in order and then, a main power source pin 11 is connected. At the time, at a time point when the pin 10 and the pin 11 are connected to the substrate 30 together, the transistor TR2 is turned on. At this time, since the pin 12 is already connected to the substrate 30, the first transistor TR1 is turned on to start the unit 4.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、稼働中の共通基板に接続されるパッケージ基板に関する。 The present invention relates to relates to a package board connected to the common substrate running.

【0002】 [0002]

【従来の技術】従来、共通基板上にパッケージ基板が複数接続され、一つの電源から各パッケージ基板に給電する構成の装置にあっては、装置全体の稼動を停止することなく、前記パッケージ基板を追加したり取り外したりする、いわゆる活栓挿抜が行われる。 Conventionally, the package substrate is connected to a plurality on a common substrate, in the from one power source to the device configuration that supplies power to each package substrate, without stopping the operation of the entire device, the package substrate added or removed, so-called stopcock insertion is performed. この種のパッケージ基板においては、活栓状態の共通基板に接続(活栓挿入)した際に、パッケージ基板上の回路に突入電流が流れて搭載部品が破壊されたり回路が誤作動したりする虞があるため、接続後の定常状態にて主要回路の電源起動を行うための電源起動回路が設けられる。 In this type of package substrate, when connected to a common substrate stopcocks state (stopcock insertion), there is a risk that the mounting component flows through inrush current circuit on the package substrate or circuit malfunction or destroyed Therefore, the power supply start circuit for power-up of the main circuit in a steady state after the connection is provided. 図2は従来のパッケージ基板に設けられた電源起動回路を説明するための概略回路図である。 Figure 2 is a schematic circuit diagram for explaining a power supply start-up circuit provided in the conventional package substrate. 同図に示すように、電源起動回路41は、パッケージ基板42のコネクタ部43と電源ユニット44等を含む主要回路45との間に設けられる。 As shown in the figure, the power supply start circuit 41 is provided between the main circuit 45 and the like connector 43 and the power supply unit 44 of the package substrate 42. コネクタ部43には共通基板60のコネクタ部61 Connector portion 61 of the common substrate 60 in the connector portion 43
に設けられた−48Vの電圧端子62及び63、グラウンド(GND)端子64及び65と各々接続される突入電流制御ピン46、主電源ピン47、GNDピン48、 -48V voltage terminal 62 and 63 provided on the ground (GND) terminals 64 and 65 and respectively connected to the inrush control pin 46, the main power supply pins 47, GND pin 48,
及び電源起動ピン49が設けられている。 And power-up pin 49 is provided. これらの接続ピンは目的に応じて長さが3段階に異なっており、そのうちGNDピン48が最も長いピンであり、突入電流制御ピン46が2番目に長いピンであり、主電源ピン47 These connection pins are different in the three stages in length depending on the purpose, the longest pins them GND pin 48, a long pin inrush control pin 46 in the second, main power supply pins 47
及び48が最も短いピンである。 And 48 is the shortest pins. つまり、パッケージ基板42を共通基板60に活栓挿入したとき、まずコネクタ部43の接続ピンのうち最も長いGNDピン47が共通基板60のGND端子643に接続され、続いて2番目に長い突入電流制御ピン46が共通基板60の電圧端子46に接続され、最後に最も短い主電源ピン47及び電源起動ピン49が共通基板60の電圧端子63及びG That is, when inserted stopcock package substrate 42 on a common substrate 60, first longest GND pin 47 of the connecting pins of the connector portion 43 is connected to the GND terminal 643 of the common substrate 60, followed second by a long inrush current control pin 46 is connected to the voltage terminal 46 of the common substrate 60, and finally to the shortest main power pins 47 and the voltage terminal 63 of the power actuating pin 49 is a common substrate 60 and G
ND端子65に各々接続される構造になっている。 It has a structure which is respectively connected to the ND terminal 65.

【0003】パッケージ基板42上には、GNDピン4 [0003] on the package substrate 42, GND pin 4
8から延びる第1のGNDライン50、突入電流制御ピン46から延びる第1の給電ライン51、主電源ピン4 The first GND line 50 extending from the 8, first feed line 51 extending from the inrush control pin 46, the main power supply pins 4
7から延びる第2の給電ライン52、及び電源起動ピン49から延びる第2のGNDライン53が設けられており、パッケージ基板42のコネクタ部43を共通基板6 The second GND line 53 extending from the second power supply line 52 and the power-up pin 49, extending from the 7 is provided, the common substrate connector portion 43 of the package substrate 42 6
0のコネクタ部61に活栓挿入することにより、パッケージ基板42側の第1の給電ライン51、第2の給電ライン52、第1のGNDライン50、及び第2のGND By hot-plug-in 0 of the connector section 61, first feed line 51 of the package substrate 42 side, a second feed line 52, the first GND line 50, and the second GND
ライン53が各々共通基板60側の電源ライン62、6 Power line of the line 53 are each common substrate 60 side 62,6
3、及びGNDライン64、65と接続される。 3, and is connected to the GND line 64 and 65. 突入電流制御ピン46から延びる第1の給電ライン51には抵抗器R1が設けられ、コネクタ接続により共通基板60 Resistor R1 is provided in the first feed line 51 extending from the inrush control pin 46, commonly by connector board 60
より−48Vの電源電圧が供給される。 More supply voltage of -48V is supplied. 主電源ピン47 The main power supply pin 47
から延びる第2の給電ライン52にもまた、コネクタ接続により電源電圧が供給されるが、第1の給電ライン5 The second is also a feed line 52 extending from, although the power supply voltage supplied by the connector, the first feed line 5
1とは異なり抵抗器等は設けられていないので損失なく電流が流れる。 1 current flows without loss because not provided resistors, etc. Unlike. 電源ユニット44の起動はトランジスタTR1のオン、オフによって行われる。 Starting of the power supply unit 44 is turned on the transistor TR1, it is carried out by off. つまり、電源ユニット44の起動端子にはトランジスタTR1のエミッタ(E)が接続されており、第1のトランジスタTR1 That is, the activation terminals of the power supply unit 44 are the emitter of the transistor TR1 (E) is connected, a first transistor TR1
がオフの時に電源ユニット44が起動するように構成されている。 There is the power supply unit 44 in the off is configured to start. トランジスタTR1のコレクタ(C)はGN The collector of the transistor TR1 (C) is GN
Dライン50に接続されており、ベース(B)は電源起動ピン49から延びるGNDライン53に接続されている。 Is connected to the D line 50, the base (B) is connected to the GND line 53 extending from the power-up pin 49. GNDライン53にはトランジスタTR1のベース(B)への印可電圧を調整するために抵抗器R14が設けられている。 The GND line 53 is a resistor R14 are provided for adjusting the voltage applied to the base of the transistor TR1 (B). また、第1の給電ライン51と第2のG Further, the first power supply line 51 a second G
NDライン53とは抵抗器12を有するライン53により、第2の給電ライン52と第1のGNDライン50とは抵抗器13を有するライン55により、それぞれ結ばれている。 By a line 53 having a resistor 12 and the ND lines 53, a second feed line 52 and the first GND line 50 by line 55 having a resistor 13 are connected respectively. また、第1及び第2の給電ライン51、52 The first and second feed lines 51 and 52
は電圧監視回路56に接続されている。 It is connected to the voltage monitoring circuit 56. 電圧監視回路5 Voltage monitoring circuit 5
6は共通基板9からの給電レベルを監視するために、通常パッケージ基板2の主要回路45内に設けられており、図中の点Aにおける電圧が共通基板60の電源電圧すなわち−48Vから外れた場合には主要回路45を強制停止させ、−48Vであれば主要回路45を動作状態に復旧させる働きをする。 6 is to monitor the power supply level from the common substrate 9, normally provided in the main circuit 45 of the package substrate 2, the voltage at the point A in FIG off the supply voltage, that is -48V common substrate 60 forcibly stopped main circuit 45 in the case, and serves to restore the main circuit 45 into operation if -48V.

【0004】上記電源起動回路は次のように動作する。 [0004] the power supply start-up circuit operates as follows.
パッケージ基板42を共通基板60に活栓挿入すると、 If stopcock inserting the package substrate 42 on a common substrate 60,
まずコネクタ部3のピンのうち最も長いGNDピン48 First longest GND pins of the pin connector portion 3 48
が共通基板60のGNDピン64に接続されて、共通基板60とパッケージ基板42の第1のGNDライン50 There is connected to the GND pins 64 of the common substrate 60, the first GND line 50 of the common substrate 60 and the package substrate 42
同士が接続される。 They are connected to each other. 続いて2番目に長い突入電流制御ピン46が共通基板60の電圧端子62に接続される。 Then second long inrush control pin 46 is connected to the voltage terminal 62 of the common substrate 60. その結果、第1の給電ライン51に−48Vの電源電圧が給電されるが、抵抗器R11の存在により突入電流は低く抑えられる。 As a result, the power supply voltage of -48V to the first power supply line 51 is powered, the inrush current due to the presence of the resistor R11 is kept low. 一方、電源電圧は第1の給電ライン51 On the other hand, the supply voltage is first feed line 51
のみならず、抵抗器R12、R14を通ってトランジスタTR1のベース(B)にも入力されるので、トランジスタTR1はオンとなり、電源ユニット44に向けて電流が流れるが、電源ユニット44はトランジスタTR1 Not only because it is also input to the base (B) of the transistor TR1 through resistor R12, R14, transistor TR1 is turned on, current flows toward the power supply unit 44, the power supply unit 44, the transistor TR1
がオフの時に起動するように構成されているため、上記のように電流が流れても電源ユニット44は起動しない。 There because it is configured to start when the off, the power supply unit 44 even when the current flows as described above does not start. さらに深くコネクタ部43を差し込むと、最も短い主電源ピン47及び電源起動ピン49がそれぞれ共通基板60の電圧端子63及びGND端子65に接続される。 If deeper insertion of the connector portion 43, the shortest main power pins 47 and power actuating pin 49 is connected to the voltage terminal 63 and the GND terminal 65 of the common substrate 60, respectively. 主電源ピン47の接続によって共通基板60から− From the common substrate 60 by the connection of the mains pins 47 -
48Vの電源電圧が第1及び第2の給電ライン41、4 Supply voltage of 48V is first and second feeding lines 41 and 42
2に給電される。 2 is supplied to. 一方、電源起動ピン49が共通基板6 On the other hand, the common power supply actuating pin 49 is a substrate 6
0のGND端子65に接続されることによりトランジスタTR1がオフとなる。 The transistor TR1 is turned off by being connected to the GND terminal 65 of 0. その結果、電源ユニット44が起動し、パッケージ基板42上の主要回路45の各部に電源ユニット44から3.3V、5V等の所要の電圧が供給される。 As a result, the power supply unit 44 is activated, 3.3V from the power supply unit 44 to each unit of the main circuit 45 on the package substrate 42, the required voltage of 5V or the like is supplied. 即ち、この電源起動回路41は、パッケージ基板2を共通基板60に活栓挿入する際、主電源ピン47よりも先に突入電流制御ピン46を共通基板60側の電圧端子62と接続して、抵抗器R12、R14を通じてトランジスタTR1のベース(B)に予め電圧を供給しておくことにより、主電源ピン47が接続された時の突入電流を抑制し、活栓挿入後、パッケージ基板42 That is, the power-up circuit 41, when the stopcock inserting the package substrate 2 on a common substrate 60, connected to the voltage terminal 62 of the common substrate 60 side inrush current control pin 46 before the main power supply pins 47, the resistance by previously supplying a pre-voltage to the base (B) of the transistor TR1 through the vessel R12, R14, suppresses the inrush current when the main power supply pins 47 are connected, after hot-plug-package substrate 42
上の主要回路45が正常に動作できるようにしている。 Main circuit 45 of the above is to operate correctly.

【0005】 [0005]

【発明が解決しようとする課題】上述した従来の電源起動回路は次のような問題を有する。 [0006] Conventional power-up circuit described above has the following problems. 主電源ピン47と電源起動ピン49の長さは同一であるため、コネクタ部4 The length of the main power supply pins 47 and the power actuating pin 49 is the same, the connector section 4
3の差し込み具合によっては、主電源ピン47が電源端子63に接続されるよりも先に電源起動ピン49がGN 3 of the mail merge condition, the power actuating pin 49 GN before the main power supply pins 47 are connected to the power supply terminal 63
D端子65に接続される場合もあり得る。 When connected to the D terminal 65 may be. その場合、突入電流制御ピン46から抵抗R12、R14を経てトランジスタTR1のベースに印加されていた電圧が、電源起動ピン49の接続によって印加されなくなり、トランジスタTR1がオフとなるため、主電源ピン47が接続されていないにも拘わらず、電源ユニット44が起動してパッケージ基板42上の主要回路45が動作する。 In this case, voltage applied to the base of transistor TR1 through resistor R12, R14 from the inrush control pin 46 is no longer applied by connecting the power actuating pin 49, the transistor TR1 is turned off, the main power supply pins 47 There despite not connected, the power supply unit 44 operates the main circuit 45 on the package substrate 42 is activated. また、このとき電源起動ピン47からライン54、55、 In addition, line 54 and 55 from this time power-up pin 47,
第1の給電ライン51を通じて突入電流制御ピン46へと電流が流れるため、共通基板60の電源電圧は正常であっても、抵抗器R1の存在により電圧降下が生じ、点Aにおける電圧が−48Vより低下し、電圧監視回路5 A current flows to the inrush control pin 46 through the first feed line 51, even normal power supply voltage of the common substrate 60, a voltage drop occurs due to the presence of the resistor R1, the voltage at point A is -48V more drops, the voltage monitoring circuit 5
6がパッケージ基板42上の主要回路45の動作を強制的に一時停止させる。 6 is forcibly pause the operation of the main circuit 45 on the package substrate 42. すると第1の給電ライン51に電流が流れなくなり、点Aの電圧が本来の電源電圧に復旧するため、電圧監視回路56は回路動作の一時停止を解除する。 Then no current flows through the first feed line 51, the voltage of the point A is restored to the original power source voltage, the voltage monitoring circuit 56 cancels the temporary stop of the circuit operation. この動作は主電源ピン47が接続されるまでの間繰り返されるため、その間パッケージ基板42上の主要回路45は起動と停止を繰り返すことになる。 This operation for the main power supply pins 47 are repeated until it is connected, the main circuit 45 between them on the package substrate 42 will be repeatedly start and stop. したがって、パッケージ基板42を共通基板9に活栓挿入する際に上記のように主電源ピン47よりも先に電源起動ピン49が接続された場合、パッケージ基板42上の回路動作に異常をきたすことがあり、活栓挿入後においてもパッケージ基板42が正しく動作しなくなるという問題があった。 Therefore, if the power-up pin 49 before the main power supply pins 47 as described above is connected when stopcock inserting the package substrate 42 on a common substrate 9, that lead to abnormal circuit operation on the package substrate 42 There was a problem that the package substrate 42 may not operate properly even after stopcock inserted. 本発明は上記事情に鑑みてなされたものであり、パッケージ基板を共通基板に活栓挿入した際、共通基板側からパッケージ基板に電源が正常に供給される接続状態になったときのみ、パッケージ基板上に設けられた主要回路の電源ユニットを起動することができる電源起動回路を備えたパッケージ基板を提供することを課題とする。 The present invention has been made in view of the above circumstances, when inserting stopcock package substrate on a common substrate, only when it is connected when the power to the package substrate from the common substrate side is normally supplied, the package substrate providing a package substrate having a power supply starting circuit which can start the power supply unit of the main circuit provided to an object.

【0006】 [0006]

【課題を解決するための手段】上記課題を解決するために、請求項1記載の発明に係るパッケージ基板は、共通基板に接続されるコネクタ部と、電源ユニットを含む主要回路と、稼働中の共通基板にコネクタ部が接続されたときに電源ユニットを起動させる電源起動回路とを備え、前記コネクタ部は、共通基板から電源ユニットに電源供給を行うべく接続される主電源ピン及びグラウンドピンと、共通基板から主電源ピンへの突入電流を防止すべく、グラウンドピンが接続された後、主電源ピンに先行して接続される突入電流制御ピンとを並設してなり、 In order to solve the above problems SUMMARY OF THE INVENTION The package substrate according to the first aspect of the present invention, a connector portion connected to the common substrate, a main circuit including a power supply unit, a Running and a power supply starting circuit for starting the power supply unit when the connector unit to the common substrate is connected, wherein the connector portion includes a main power supply pins and ground pins connected to perform power supply to the power supply from the common substrate, the common to prevent an inrush current to the mains pins from the substrate, after the ground pin connected, will be juxtaposed and inrush current control pin connected prior to the main power supply pins,
前記電源起動回路は、電源ユニットを起動させたり停止させたりする第1のスイッチング素子(例えば、トランジスタ)と、第1のスイッチング素子をスイッチ動作させる第2のスイッチング素子(例えば、トランジスタ) The power-up circuit includes a first switching element or stops or activates the power supply unit (e.g., transistors) and a second switching element for the first switching element is switched operation (e.g., transistors)
とを備え、第1のスイッチング素子は、前記グラウンドピンが接続され且つ第2のスイッチング素子が所定のスイッチ状態(例えば、オン状態)のときに電源ユニットを起動させ、第2のスイッチング素子は、前記突入電流制御ピンが接続され且つ前記主電源ピンが接続された状態のときのみ、前記所定のスイッチ状態(例えば、オン状態)となるように構成されていることを特徴とする。 With the door, the first switching element, the ground pin is connected and the second switching element a predetermined switch state (e.g., ON state) the power unit is activated when the second switching element, only the state where the rush current control pin is connected and the main power supply pin is connected, the predetermined switch state (e.g., on-state), characterized in that it is configured to be.
上記のように構成したパッケージ基板は、そのコネクタ部を共通基板に活栓挿入すると、グラウンドピンと突入電流制御ピンが順に共通基板に接続された後、主電源ピンが共通基板に接続される。 Package substrate configured as described above, when inserted stopcock the connector portion on a common substrate, then ground pin inrush current control pin connected to the common substrate in this order, the main power supply pin is connected to the common substrate. その際、突入電流制御ピンと主電源ピンが共に共通基板に接続された時点で、第2 At that time, when the inrush current control pin and the main power supply pins are connected together to a common substrate, the second
のスイッチング素子が所定の状態(例えば、オン状態) State switching devices of a predetermined (e.g., on-state)
となり、この時、既にグラウンドピンは共通基板に接続されているため、第1のスイッチング素子によって電源ユニットが起動される。 Next, this time, already for ground pins are connected to a common substrate, the power supply unit is activated by the first switching element. したがって、共通基板からパッケージ基板に電源が正常に供給される接続状態になったときのみ、すなわち、グラウンドピン、突入電流制御ピン及び主電源ピンの全てが共通基板に正常に接続されたときのみ、パッケージ基板上に設けられた主要回路の電源ユニットが起動されるので、従来のように主電源ピンよりも先に電源起動ピンが接続されて電源ユニットが誤起動するといった不具合を防止できる。 Therefore, only when a connected state in which power supply to the package substrate from the common substrate is normally supplied, i.e., ground pin, only when all of the inrush control pins and mains pins is normally connected to a common substrate, since the power supply unit of the main circuit provided on the package substrate is activated, thereby preventing a problem such power actuating pin before the main power supply pins as in the prior art to start the connected power supply unit erroneous.

【0007】 [0007]

【発明の実施の形態】以下、本発明を図示した実施の形態に基づき詳細に説明する。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, will be described in detail with reference to the illustrated embodiment of the present invention. 図1は本発明の実施の形態の一例を示すブロック図である。 Figure 1 is a block diagram showing an example of an embodiment of the present invention. 同図に示すように、電源起動回路1は、パッケージ基板2上のコネクタ部3と電源ユニット4、電圧監視回路5等を含む主要回路6との間に設けられる。 As shown in the figure, the power supply starting circuit 1, a connector part 3 and the power supply unit 4 on the package substrate 2 is provided between the main circuit 6 includes a voltage monitoring circuit 5 or the like. パッケージ基板2のコネクタ部3には共通基板30のコネクタ部34に設けられた−48V -48V The connector part 3 of the package substrate 2 provided in the connector portion 34 of the common substrate 30
電圧端子31及び32、グラウンド(GND)端子33 Voltage terminal 31 and 32, a ground (GND) terminal 33
と各々接続される突入電流制御ピン10、主電源ピン1 When the inrush current control pin 10, each being connected, a main power supply pins 1
1、GNDピン12が設けられている。 1, GND pin 12 is provided. これらの接続ピンは目的に応じて長さが3段階に異なっており、そのうちGNDピン12が最も長いピンであり、突入電流制御ピン10が2番目に長いピンであり、主電源ピン11が最も短いピンである。 These connection pins are different in the three stages in length depending on the purpose, a of which the longest pins GND pin 12, a long pin inrush control pin 10 is in the second, main power supply pins 11 are most it is a short pin. つまり、パッケージ基板2を共通基板30に活栓挿入したとき、まずコネクタ部3の接続ピンのうち最も長いGNDピン12が共通基板30のG That is, when inserted stopcock package substrate 2 on a common substrate 30, first longest GND pin 12 of the connecting pins of the connector portion 3 of the common substrate 30 G
ND端子33に接続され、続いて2番目に長い突入電流制御ピン10が共通基板30の電圧端子31に接続され、最後に最も短い主電源ピン11が共通基板30の電圧端子32に接続される構造になっている。 It is connected to the ND terminal 33, followed by a long inrush control pin 10 to the second is connected to the voltage terminal 31 of the common substrate 30, the shortest main supply pin 11 to the end is connected to the voltage terminal 32 of the common substrate 30 It has a structure. パッケージ基板2上には、GNDピン2から延びるGNDライン9、突入電流制御ピン10から延びる第1の給電ライン7、及び主電源ピン11から延びる第2の給電ライン8 On the package substrate 2, GND line 9 extending from the GND pin 2, the first power supply line 7, and the second feed line 8 extending from the main power supply pins 11 extending from the inrush current control pin 10
が設けられており、パッケージ基板2のコネクタ部3を共通基板30のコネクタ部34に活栓挿入することにより、パッケージ基板2側の第1の給電ライン7、第2の給電ライン8、及びGNDライン9が各々共通基板30 It is provided by hot-plug-in connector portion 34 of the common substrate 30 and the connector portion 3 of the package substrate 2, the first feeding line 7 of the package substrate 2, the second power supply line 8, and GND line 9 are each a common substrate 30
側の電源ライン35、36、及びGNDライン37と接続される。 Connected to power supply lines 35, 36 and the GND line 37, the side. 突入電流制御ピン10から延びる第1の給電ライン7には抵抗器R1が設けられ、コネクタ接続により共通基板30より−48Vの電源電圧が供給される。 The first feed line 7 extending from the inrush current control pin 10 resistor R1 is provided, the power supply voltage of -48V than the common substrate 30 is provided by connector connection.
主電源ピン11から延びる第2の給電ライン8にもまた、コネクタ接続により−48Vの電源電圧が供給されるが、第1の給電ライン7とは異なり抵抗器等は設けられていないので損失なく電流が流れる。 In the second feed line 8 extending from the main power supply pins 11 Although the power supply voltage of -48V the connector is supplied, without loss since such first different resistor and the power supply line 7 is not provided current flows.

【0008】パッケージ基板2上の電源ユニット4の起動は第1のトランジスタTR1のオン、オフによって行われる。 [0008] Starting of the power supply unit 4 on the package substrate 2 of the first transistor TR1 ON, carried out by off. 電源ユニット4は、第1のトランジスタTR1 Power supply unit 4, a first transistor TR1
がオンの時に起動し、オフの時に停止するように構成されている。 There was started when on, and is configured to stop when off. つまり、電源ユニット4の起動端子には第1 That is, the first is the start terminal of the power supply unit 4
のトランジスタTR1のエミッタ(E)が接続されており、該エミッタ出力により電源ユニット4が起動したり停止したりする。 The emitter of the transistor TR1 (E) is connected, the power supply unit 4 by the emitter output to start or stop. また、第1のトランジスタTR1のコレクタ(C)はGNDライン9に接続されており、ベース(B)は第2のトランジスタTR2のエミッタ(E) The collector of the first transistor TR1 (C) is connected to the GND line 9, the base (B) is of the second transistor TR2 emitter (E)
に接続されている。 It is connected to the. 第2のトランジスタTR2のコレクタ(C)は、第1の給電ライン7の抵抗器R1よりコネクタ3寄りの位置に接続され、ベース(B)は抵抗器R Second transistor TR2 collector (C) is connected to a position of the first resistor R1 from the connector 3 side of the feed line 7, the base (B) is a resistor R
5を介して、第2の給電ライン8とGNDライン9とを結ぶライン13に接続されている。 5 through, and is connected to the second feed line 8 and line 13 connecting the GND line 9. このライン13には、第2のトランジスタTR2のベース(B)に入力する電圧を調整するための抵抗器R2が設けられている。 This is line 13, resistor R2 for adjusting a voltage to be input to the base (B) of the second transistor TR2 is provided.
また、第1のトランジスタTR1のベース(B)と第2 The base of the first transistor TR1 and (B) second
のトランジスタTR2のエミッタ(E)とを結ぶライン14とGNDライン9との間には、第1のトランジスタTR1のベース(B)に入力する電圧を調整するための抵抗器R6が設けられている。 Between the emitter (E) of the transistor TR2 and the line 14 and the GND line 9 connecting the resistor R6 for adjusting the voltage input to the base (B) of the first transistor TR1 is provided . また、第1及び第2の給電ライン7、8には逆電流防止のためにダイオードD The diode D for the first and second feeding lines 7 and 8 reverse blocking
1、D2が各々設けられている。 1, D2 are respectively provided.

【0009】以上のように構成された電源起動回路は次のように動作する。 [0009] configured power starting circuit as described above operates as follows. パッケージ基板2を共通基板30に挿入すると、まずコネクタ部3の接続ピンのうち最も長いGNDピン12が共通基板30のGND端子33に接続されて、共通基板30とパッケージ基板2のグランドライン33、9同士が接続される。 Upon insertion of the package substrate 2 on a common substrate 30, first longest GND pin 12 of the connecting pins of the connector portion 3 is connected to the GND terminal 33 of the common substrate 30, the common substrate 30 and the package substrate 2 of the ground line 33, 9 are connected to each other. 続いて2番目に長い突入電流制御ピン10が共通基板30の電圧端子31に接続される。 Then a long inrush control pin 10 to the second is connected to the voltage terminal 31 of the common substrate 30. このとき第1の給電ライン10に−48V At this time -48V to the first feed line 10
の電源電圧が給電されるが、抵抗器R1の存在により突入電流は低く抑えられる。 Although the power supply voltage of the power supply, the inrush current due to the presence of the resistor R1 is kept low. 一方、電源電圧は第1の給電ライン10のみならず、第2のトランジスタTR2のコレクタ(C)にも印加されるが、この時点では第2のトランジスタTR2がオフになっているため電流は流れない。 On the other hand, the power supply voltage is not only the first feed line 10, but also applied to the second transistor TR2 collector (C), the current for the second transistor TR2 is turned off at this time the flow Absent. さらにコネクタ部3を差し込むと、主電源ピン11 Further insertion of the connector portion 3, a main power supply pins 11
が共通基板30の電圧端子32に接続される。 There is connected to the voltage terminal 32 of the common substrate 30. その結果、−48Vの電源電圧が第1及び第2の給電ライン7、8に供給されるが、抵抗器R1の存在により第1の給電ライン7に電流は流れず、第2の給電ライン8によってのみ給電が行われる。 As a result, the power supply voltage of -48V is supplied to the first and second feeding lines 7 and 8, current to the first feeding line 7 by the presence of the resistor R1 does not flow, the second power supply line 8 powered only by is performed. すなわち、突入電流制御ピン10が接続された後で主電源ピン11が接続されることにより、抵抗器R1を設けた第1の給電ライン7で突入電流を防止しながら、電流損失のない第2の給電ライン11を通して給電が開始される。 That is, when the main power pin 11 after the rush current control pin 10 is connected are connected, while preventing a rush current at the first power supply line 7 in which a resistor R1, no current loss second feeding is started through the feed line 11.

【0010】第2の給電ライン8に印加された−48V [0010] is applied to the second power supply line 8 -48V
の電源電圧は、抵抗器R2と抵抗器R5とによる分圧となって第1のトランジスタTR1のベース(B)に印加される。 Supply voltage is applied to the base (B) of the first transistor TR1 becomes resistor R2 and the resistor R5 and by partial pressure. これにより第1のトランジスタTR1がオンして電源ユニット4を起動させる。 Thus, the first transistor TR1 is turned on to start the power supply unit 4. したがって、GNDピン12、突入電流制御ピン10及び主電源ピン11の全てが共通基板30側の端子12、10、11に各々接続されたときのみ、第1のトランジスタTR1及び第2のトランジスタTR2がオンして、電源ユニット4が起動されるので、電源ユニット4が誤起動するといった不具合を防止できる。 Therefore, GND pin 12, only when all of the inrush current control pin 10 and the main power supply pins 11 are respectively connected to the common substrate 30 side of the terminals 12,10,11, the first transistor TR1 and the second transistor TR2 turned on, the power supply unit 4 is activated, can prevent a problem power unit 4 is false starts. また、このパッケージ基板2には従来のような電源起動ピン8が設けられていないため、共通基板9の電源電圧が正常である限り、点Aにおける電圧が正常電圧未満に低下することはないので、電圧監視回路5により強制停止されることなく、パッケージ基板2 Further, since the power-up pin 8 as in the prior art for this package substrate 2 is not provided, as long as the power supply voltage of the common substrate 9 it is normal, since no voltage at point A falls below the normal voltage , without being suspended by the voltage monitoring circuit 5, the package substrate 2
を確実に動作させることができる。 It can be operated reliably.

【0011】 [0011]

【発明の効果】以上説明したように本発明によれば、パッケージ基板を共通基板に活栓挿入した際、共通基板側からパッケージ基板に電源が正常に供給される接続状態になったときのみ、すなわち、グラウンドピン、突入電流制御ピン及び主電源ピンが共通基板側の端子に全て正常に接続されたときのみ、パッケージ基板上に設けられた主要回路の電源ユニットが起動されるので、従来のように電源ユニットが誤起動することも、供給電源の電圧降下が生じてパッケージ基板上の回路が誤作動を繰り返すこともない。 According to the present invention described above, according to the present invention, when inserting stopcock package substrate on a common substrate, only when it is connected when the power to the package substrate from the common substrate side is normally supplied, i.e. , ground pins, only when the inrush control pins and mains pins are all connected successfully to the terminal of the common substrate side, the power supply unit of the main circuit provided on the package substrate is activated, as in the prior art that the power unit is activated erroneously also never repeating circuit malfunction on the package substrate occurs a voltage drop of the power supply it is.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の実施の形態の一例を示すブロック図である。 1 is a block diagram showing an example of an embodiment of the present invention.

【図2】従来技術の一例を示すブロック図である。 2 is a block diagram showing an example of the prior art.

【符号の説明】 DESCRIPTION OF SYMBOLS

1 電源起動回路、2 パッケージ基板、3 コネクタ部、4 電源ユニット、5 電圧監視回路、6 主要回路、10 突入電流制御ピン、11 主電源ピン、12 1 power-up circuit, 2 package substrate 3 connector portion, 4 a power supply unit, 5 voltage monitoring circuit, 6 main circuit, 10 inrush control pin, 11 Main power pins, 12
グラウンドピン、7 第1の給電ライン、8 第2の給電ライン、9グラウンドライン、31 電圧端子、3 Ground Pin, 7 first feed line, 8 second power supply line, 9 a ground line, 31 voltage terminal 3
2電圧端子、33 グラウンド端子、34 コネクタ部、TR1 第1のトランジスタ、TR2 第2のトランジスタ。 2 voltage terminal 33 ground terminal, 34 a connector portion, TR1 first transistor, TR2 second transistor.

Claims (1)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 共通基板に接続されるコネクタ部と、電源ユニットを含む主要回路と、稼働中の共通基板にコネクタ部が接続されたときに電源ユニットを起動させる電源起動回路とを備え、 前記コネクタ部は、共通基板から電源ユニットに電源供給を行うべく接続される主電源ピン及びグラウンドピンと、共通基板から主電源ピンへの突入電流を防止すべく、グラウンドピンが接続された後、主電源ピンに先行して接続される突入電流制御ピンとを並設してなり、 前記電源起動回路は、電源ユニットを起動及び停止させる第1のスイッチング素子と、第1のスイッチング素子をスイッチ動作させる第2のスイッチング素子とを備え、 第1のスイッチング素子は、前記グラウンドピンが接続され且つ第2のスイッチング素子が所定のスイッチ状 With a 1. A connector to be connected to a common substrate, and the main circuit including a power supply unit, and a power supply starting circuit for starting the power supply unit when the connector unit is connected to a common substrate in operation, wherein connector portion, to prevent the main power supply pins and ground pins connected to perform power supply to the power supply from the common substrate, the inrush current from the common substrate to the mains pins, after the ground pin is connected, a main power supply be arranged side by side and a rush current control pin connected prior to the pin, the power-up circuit includes second to the first switching element to start or stop the power supply, the first switching element is switched operation and a switching element, the first switching element, the ground pin is connected and the second switching element is predetermined switch-like 態のときに電源ユニットを起動させ、 第2のスイッチング素子は、前記突入電流制御ピンが接続され且つ前記主電源ピンが接続された状態のときのみ、前記所定のスイッチ状態となることを特徴とするパッケージ基板。 Activates the power supply unit when the state, the second switching element includes a wherein a state where the inrush current control pin is connected and the main power supply pin connected only a predetermined switch state package substrate.
JP10198033A 1998-06-29 1998-06-29 Package substrate Pending JP2000020170A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10198033A JP2000020170A (en) 1998-06-29 1998-06-29 Package substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10198033A JP2000020170A (en) 1998-06-29 1998-06-29 Package substrate

Publications (1)

Publication Number Publication Date
JP2000020170A true JP2000020170A (en) 2000-01-21

Family

ID=16384424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10198033A Pending JP2000020170A (en) 1998-06-29 1998-06-29 Package substrate

Country Status (1)

Country Link
JP (1) JP2000020170A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009227418A (en) * 2008-03-24 2009-10-08 Ricoh Elemex Corp Paper feeding cassette
JP2009294217A (en) * 2002-04-25 2009-12-17 Home Diagnostics Inc Removable data storage device for measuring instrument for detecting blood glucose

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009294217A (en) * 2002-04-25 2009-12-17 Home Diagnostics Inc Removable data storage device for measuring instrument for detecting blood glucose
JP2009227418A (en) * 2008-03-24 2009-10-08 Ricoh Elemex Corp Paper feeding cassette

Similar Documents

Publication Publication Date Title
US5455734A (en) Insert device for electrical relays, solenoids, motors, controllers, and the like
KR100190479B1 (en) Device for monitoring the function of an electric switch
KR970011741B1 (en) Network interface
US6952785B1 (en) Methods and apparatus for powering a data communications port
JP4740504B2 (en) Safety switching devices and systems
US4812672A (en) Selective connection of power supplies
US6985343B2 (en) Programmable power management switch
FI85630B (en) Oevervakningssystem Foer alarmtillstaond.
US7642674B2 (en) Switch state assurance system
US5911050A (en) System for connecting either of two supply voltage type PCI cards using a common connector socket
JPH08307221A (en) Control circuit for power mos gate type circuit
JP2001268784A (en) Inverse connection preventing circuit of power source
JPH0696637A (en) Corrosion prevention circuit for switch
EP0651489B1 (en) Abnormality detecting device for relay
JP3538400B2 (en) High voltage resistance and extensibility driver circuit
US5021955A (en) Electronic controller for automatic transmission
US6297569B1 (en) Power switching system
US5692203A (en) Power up/power down for electronic hardware which conserves electric power
US5519559A (en) Electronic connection device with reverse polarity protection
JPH10199684A (en) Discharge lamp lighting circuit
JP2007027676A (en) Level shifter esd protection circuit
JP2002503440A (en) Method and apparatus for reducing the overvoltage
US6978362B2 (en) Reset arrangement for a microcontroller
KR890005231B1 (en) Output control circuit
EP1311958A2 (en) Method and apparatus for removing and installing a computer system bus agent without powering down the computer system