ITBO20110571A1 - Porta logica e corrispondente metodo di funzionamento - Google Patents

Porta logica e corrispondente metodo di funzionamento Download PDF

Info

Publication number
ITBO20110571A1
ITBO20110571A1 IT000571A ITBO20110571A ITBO20110571A1 IT BO20110571 A1 ITBO20110571 A1 IT BO20110571A1 IT 000571 A IT000571 A IT 000571A IT BO20110571 A ITBO20110571 A IT BO20110571A IT BO20110571 A1 ITBO20110571 A1 IT BO20110571A1
Authority
IT
Italy
Prior art keywords
electrodes
logic gate
voltage
current
spintronic
Prior art date
Application number
IT000571A
Other languages
English (en)
Inventor
Ilaria Bergenti
Valentin Alek Dediu
Patrizio Graziosi
Mirko Prezioso
Alberto Riminucci
Original Assignee
Consiglio Nazionale Ricerche
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Consiglio Nazionale Ricerche filed Critical Consiglio Nazionale Ricerche
Priority to IT000571A priority Critical patent/ITBO20110571A1/it
Priority to EP12794484.1A priority patent/EP2764514A2/en
Priority to PCT/IB2012/055393 priority patent/WO2013050983A2/en
Priority to US14/349,868 priority patent/US20150123703A1/en
Publication of ITBO20110571A1 publication Critical patent/ITBO20110571A1/it

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/18—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using galvano-magnetic devices, e.g. Hall-effect devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.

Description

DESCRIZIONE
del brevetto per Invenzione Industriale dal titolo:
“PORTA LOGICA E CORRISPONDENTE METODO DI FUNZIONAMENTO†di CONSIGLIO NAZIONALE DELLE RICERCHE
La presente invenzione à ̈ relativa a una porta logica e ad un metodo di funzionamento di tale porta logica.
Le tecnologie dell’informazione e comunicazione sono sempre alla ricerca di dispositivi elettronici digitali sempre più piccoli e dal consumo sempre più ridotto. Il recente sviluppo dei dispositivi cosiddetti “spintronici†ha permesso di rivoluzionare l’industria dei prodotti di largo consumo per la memorizzazione di dati. Un dispositivo spintronico passivo comprende due elettrodi magnetici spin polarizzati per iniettare e/o ricevere una corrente spin polarizzata ed un mezzo di trasporto di carica interposto tra i due elettrodi per trasportare la corrente spin polarizzata da un elettrodo all’altro. Per dispositivo passivo si intende, in questo documento, un dispositivo in cui la potenza elettrica uscente à ̈ inferiore alla potenza elettrica entrante. L’orientamento in parallelo o antiparallelo della magnetizzazione dei due elettrodi produce una diversa resistenza elettrica misurabile tra gli elettrodi. Questo effetto, che à ̈ noto come effetto di magnetoresistenza gigante o magnetoresistenza tunnel, viene vantaggiosamente sfruttato nelle teste di lettura dei moderni hard-disk.
Tuttavia, i dispostivi spintronici passivi conosciuti non consentono di realizzare porte logiche, cioà ̈ quegli elementi base che opportunamente combinati a centinaia o migliaia in circuiti logici consentono di realizzare memorie digitali e unità di elaborazione.
Scopo della presente invenzione à ̈ di realizzare, in modo semplice ed economico, una porta logica comprendente un dispositivo spintronico, ed in particolare un dispositivo memristore spintronico.
In accordo con la presente invenzione vengono forniti una porta logica e metodo di funzionamento di una porta logica secondo quanto definito nelle rivendicazioni allegate.
La presente invenzione verrà ora descritta con riferimento ai disegni annessi, che ne illustrano un esempio di attuazione non limitativo, in cui:
- la figura 1 illustra, in maniera schematica, una porta logica realizzata secondo l’invenzione;
- le figure da 2 a 5 illustrano il comportamento elettrico e magnetico di un dispositivo della porta logica della figura 1; e
- le figure 6 e 7 illustrano le tabelle della verità di due funzione logiche fondamentali riprodotte con la porta logica della figura 1.
Nella figura 1, con 1 à ̈ genericamente indicato, nel suo complesso, una porta logica comprendente un singolo dispositivo memristore spintronico passivo 2, il quale à ̈ illustrato in maniera molto schematica e comprende due elettrodi magnetici spin polarizzati 3 e 4 per iniettare e/o ricevere una corrente spin polarizzata ed un mezzo di trasporto di carica spin polarizzata interposto tra i due elettrodi 3 e 4 per trasportare la corrente spin polarizzata da un elettrodo all’altro. Il mezzo di trasporto di carica comprende uno strato di materiale 5 che conferisce al dispositivo memristore spintronico 2 almeno due stati di resistenza elettrica stabili e non volatili, i quali sono selezionabili applicando agli elettrodi 3 e 4 una tensione elettrica che raggiunga o superi due rispettive soglie di tensione e sono tali per cui il dispositivo memristore spintronico 2 non presenti effetto di magnetoresistenza in almeno uno degli stati di resistenza elettrica.
In particolare, il dispositivo memristore spintronico 2 comprende un substrato 6 di gallato di neodimio (NGO) oppure di titanato di stronzio (STO), sul quale sono depositati, nel seguente ordine, l’elettrodo 3, lo strato di materiale 5, e l’elettrodo 4. Gli elettrodi 3 e 4 sono fatti di due diversi materiali magnetici, cioà ̈ aventi diversi campi magnetici coercitivi. Per esempio, l’elettrodo 3 à ̈ costituito da uno strato di manganite di lantanio e stronzio, la cui formula chimica à ̈ La0.7Sr0.3Mn03(LSMO) e l’elettrodo 4 à ̈ costituito da uno strato di cobalto (Co). Lo strato di materiale 5 à ̈ costituito da uno strato di semiconduttore organico, ed in particolare di allumino-chinolina, la cui formula chimica abbreviata conosciuta à ̈ Alq3. Il dispositivo memristore spintronico 2 comprende, inoltre, un sottile strato di ossido di alluminio 7 (AlOx) interposto tra l’elettrodo 4 e lo strato di materiale 5. Quindi, l’elettrodo 3, lo strato di materiale 5, lo strato di ossido di alluminio 7 e l’elettrodo 4 sono depositati l’uno sull’altro in tale ordine.
Gli elettrodi 3 e 4 hanno uno spessore compreso tra 10 e 50 nm. Lo strato di semiconduttore organico 5 ha uno spessore compreso tra 100 e 250 nm. Lo strato di ossido di alluminio 7 ha uno spessore compreso tra 1 e 3 nm, ossia à ̈ relativamente sottile rispetto agli altri strati 3, 4 e 7 perché ha il solo scopo di migliorare la crescita dello strato di cobalto 4 sullo strato di semiconduttore organico 5.
La corrente spin polarizzata che attraversa il dispositivo memristore spintronico 2 à ̈ costituita da portatori di carica spin polarizzati, i quali vengono iniettati, per cosiddetto effetto “tunnel†, da un elettrodo 3, 4 nello strato di semiconduttore organico 5, si propagano, per cosiddetto effetto “diffusive-hopping†, attraverso lo strato di semiconduttore organico 5 e vengono ricevuti, per effetto “tunnel†, dall’altro elettrodo 4, 3.
La figura 2 illustra una curva della corrente spin polarizzata misurabile agli elettrodi 3 e 4 in funzione della tensione applicata agli elettrodi 3 e 4. L’elettrodo 4 à ̈ l’elettrodo di riferimento per l’applicazione della tensione. Il grafico della figura 2 mostra chiaramente che il dispositivo memristore spintronico 2 ha un comportamento bistabile non volatile, cioà ̈ caratterizzato da due stati di resistenza elettrica stabili per piccoli valori di tensione, cioà ̈ inferiori in valore assoluto a 0.5 V, applicati agli elettrodi 3 e 4. In altre parole, il dispositivo memristore spintronico 2 si comporta come un dispositivo memristore. I due stati di resistenza comprendono uno stato di alta resistenza, rappresentato dalla porzione di curva indicata con RH, e uno stato di bassa resistenza, rappresentato dalla porzione di curva indicata con RL. Partendo dallo stato di alta resistenza RH, applicando agli elettrodi 3 e 4 una tensione che raggiunge o supera una prima soglia di tensione positiva VT1 pari a circa 1.2 V, il dispositivo memristore spintronico 2 commuta nello stato di bassa resistenza RL. Il dispositivo memristore spintronico 2 commuta di nuovo nello stato di alta resistenza RH soltanto applicando agli elettrodi 3 e 4 una tensione negativa che raggiunge o supera una seconda soglia di tensione negativa VT2 pari a circa -1 V. In particolare, nella curva della figura 2 il ritorno allo stato di alta resistenza RH avviene quando la tensione agli elettrodi 3 e 4 raggiunge un valore V3, per così dire, di programmazione pari a circa -1.5 V. Il ritorno allo stato di alta resistenza RH, cioà ̈ il passaggio dalla porzione di curva RL alla porzione di curva RH, diviene evidente non appena il valore della tensione agli elettrodi 3 e 4 viene riportato verso 0 V.
Vale la pena di sottolineare ancora che il dispositivo memristore spintronico 2 può presentare più di due stati di resistenza elettrica selezionabili tramite rispettivi valori di tensione agli elettrodi 3 e 4. A tale proposto la figura 3 mostra una serie di curve della corrente spin polarizzata misurabile agli elettrodi 3 e 4 in funzione della tensione negativa applicata agli elettrodi 3 e 4, le quali curve evidenziano la commutazione tra sette diversi stati di resistenza R0-R6 di valore crescente, partendo da un primo stato di bassa resistenza R0, passando in sequenza da cinque stati di resistenza intermedi R1-R5 e arrivando ad uno stato di alta resistenza R6. Le curve sono ottenute variando la tensione agli elettrodi 3 e 4 in modo da raggiungere in sequenza sette valori di tensione di programmazione crescenti, ritornando però a 0 V prima di raggiungere il valore di tensione di programmazione successivo. Nell’esempio della figura 3, le commutazioni tra gli stati di resistenza crescenti R1-R0 avvengono con i seguenti di valori di tensione di programmazione:
- da R0 a R2 con circa –1 V;
- da R1 a R2 con circa -1.5 V;
- da R2 a R3 con circa -1,75 V;
- da R3 a R4 con circa -1.9 V;
- da R4 a R5 con circa -2 V; e
- da R5 a R6 con circa -2.1 V.
Diminuendo la tensione applicata agli elettrodi 3 e 4 verso valori ancora più negativi non si ottiene un ulteriore aumento della resistenza elettrica. Si fa notare il valore di tensione di programmazione dello stato di resistenza R6 non coincide con il valore di tensione di programmazione dello stato di alta resistenza RH perché le curve della figura 3 sono state ottenute ad un temperatura diversa da quella con cui à ̈ stata ottenuta la curva della figura 2.
Le figure 4 e 5 illustrano la resistenza elettrica R misurata agli elettrodi 3 e 4, normalizzata al valore massimo misurato Rmax, al variare di un campo magnetico H applicato agli elettrodi 3 e 4, quando il dispositivo memristore spintronico 2 si trova nello stato di alta resistenza RH e, rispettivamente, nello stato di bassa resistenza RL. Le curve delle figure 4 e 5 sono state create variando il campo magnetico H, prima da un valore massimo positivo ad un valore massimo negativo passando per lo zero e poi dal valore massimo negativo al valore massimo positivo sempre passando per lo zero, e misurando valori di resistenza elettrica agli elettrodi 3 e 4 tramite l’applicazione, a questi ultimi, di una tensione di misura circa pari a -0.1 V. Ai valori massimi positivo e negativo di campo magnetico H corrisponde la saturazione di entrambi i materiali degli elettrodi 3 e 4. Dalle figure si osserva l’assenza di effetto di magnetoresistenza nello stato di alta resistenza RH (figura 4) e la presenza di un notevole effetto di magnetoresistenza, pari a circa il 22%, nello stato di bassa resistenza RL (figura 5). L’effetto di magnetoresistenza si manifesta come un brusco abbassamento della resistenza elettrica per valori di campo magnetico H compresi tra i campi magnetici coercitivi dei due elettrodi 3 e 4, cioà ̈ per valori di campo magnetico H che orientano in antiparallelo le magnetizzazioni degli elettrodi 3 e 4. In sostanza, applicando agli elettrodi 3 e 4 una tensione positiva maggiore della soglia di tensione VT1 il dispositivo memristore spintronico 2 commuta nello stato di bassa resistenza RL, e quindi si “accende†la magnetoresistenza del dispositivo memristore spintronico 2; invece, applicando agli elettrodi 3 e 4 una tensione negativa minore della soglia di tensione VT2 il dispositivo memristore spintronico 2 commuta nello stato di alta resistenza RH, e quindi si “spegne†la magnetoresistenza del dispositivo memristore spintronico 2.
Con riferimento di nuovo alla figura 1, la porta logica 1 comprende una coppia di terminali elettrici 8 e 9 collegati rispettivamente ai due elettrodi 3 e 4 per applicare a questi ultimi una tensione di programmazione VP tale da selezionare uno tra gli stati di resistenza RH e RL, e una sorgente di campo magnetico 10 per applicare agli elettrodi 3 e 4 un campo magnetico H tale da orientare in parallelo o antiparallelo la magnetizzazione degli elettrodi 3 e 4. La tensione di programmazione VP rappresenta un primo segnale d’ingresso A della porta logica 1 e il campo magnetico H rappresenta un secondo segnale d’ingresso B della porta logica 1. La sorgente di campo magnetico 10 comprende, per esempio, da una bobina alimentata da un generatore di tensione variabile. La porta logica 1 comprende una ulteriore coppia di terminali elettrici 11 e 12 collegati ai due elettrodi 3 e 4 per permettere di rilevare e misurare una corrente IG agli elettrodi 3 e 4. La corrente IG rappresenta il segnale d’uscita della porta logica 1.
La porta logica 1 permette di riprodurre la tabella di verità di una qualunque funzione logica fondamentale a seconda di come vengono codificati, in logica binaria, gli stati di resistenza RH e RL, le orientazioni in parallelo e antiparallelo delle magnetizzazioni degli elettrodi 3 e 4 e i valori della corrente IG rispetto ad una soglia di corrente prestabilita IT.
Il funzionamento della porta logica 1 come porta AND e come porta OR à ̈ illustrato in modo schematico dalle figure 6 e 7. In entrambe le figure 6 e 7, la tensione di programmazione VP rappresenta il segnale d’ingresso A della porta logica 1, il campo magnetico H rappresenta il segnale d’ingresso B della porta logica 1 e la corrente IG rappresenta il segnale di uscita della porta logica 1. Il metodo di funzionamento della porta logica 1 à ̈ descritto in dettaglio qui di seguito, con riferimento a entrambe le figure 6 e 7.
Prima di tutto, si applica la tensione di programmazione VP ai terminali 8 e 9 per selezionare uno degli stati di resistenza RH e RL e, di conseguenza, per “accendere†o “spegnere†la magnetoresistenza del dispositivo memristore spintronico 2. La tensione di programmazione VP à ̈ un impulso di tensione di durata prestabilita che assume due valori di tensione VH e VL. Il valore di tensione VH à ̈ circa pari a 1.5 V, cioà ̈ à ̈ maggiore della soglia di tensione VT1, per “accendere†la magnetoresistenza e il valore di tensione VL à ̈ circa pari a -2.5 V, cioà ̈ à ̈ minore della soglia di tensione VT2, per “spegnere†la magnetoresistenza.
Successivamente all’applicazione della tensione di programmazione VP, la sorgente di campo magnetico 10 viene accesa e controllata per applicare una campo magnetico H tale da orientare la magnetizzazione degli elettrodi 3 e 4 in modo desiderato. Nell’esempio mostrato nelle figure 6 e 7, il campo magnetico H viene portato ad un valore massimo positivo Hmax circa pari a 3000 Oe, cioà ̈ 24000 A/m passando per lo zero per orientare in parallelo le magnetizzazioni degli elettrodi 3 e 4, oppure viene portato ad un valore negativo HL compreso tra i campi coercitivi dei materiali dei due elettrodi 3 e 4, ed in particolare circa pari a -500 Oe, per orientare in antiparallelo le magnetizzazioni degli elettrodi 3 e 4.
Infine, dopo l’applicazione del campo magnetico H, la corrente IG viene misurata ai terminali 11 e 12 applicando a questi ultimi una tensione di misura VM (figura 1) di circa –0.1 V. La tensione di misura VM à ̈ negativa per massimizzare la magnetoresistenza. Il segnale logico d’uscita della porta logica 1, cioà ̈ il valore logico “0†o “1†all’uscita della porta logica 1, viene generato sulla base di un confronto tra la corrente IG misurata e la soglia di corrente IT.
Se la magnetoresistenza del dispositivo memristore spintronico 2 à ̈ “accesa†(stato di bassa resistenza RL), allora l’intensità della corrente IG dipende dalla orientazione in parallelo o antiparallelo della magnetizzazione degli elettrodi 3 e 4. In particolare, la corrente IG che si misura con le magnetizzazioni orientate in parallelo à ̈ circa il doppio di quella che si misura con le magnetizzazioni orientate in antiparallelo. Se invece la magnetoresistenza del dispositivo memristore spintronico 2 à ̈ “spenta†(stato di alta resistenza RH), allora la corrente IG à ̈ almeno di un ordine di grandezza più piccola, cioà ̈ almeno dieci volte minore, della corrente IG nello stato di bassa resistenza RL. La soglia di corrente IT ha un valore intermedio rispetto ai valori di corrente IG misurabili quando la magnetoresistenza à ̈ accesa. Nell’esempio illustrato nelle figure 6 e 7, applicando una tensione di misura VM circa pari a -100 mV, la corrente IG à ̈ circa pari -4 Î1⁄4A con le magnetizzazioni orientate in parallelo ed à ̈ circa pari a -8 Î1⁄4A con le magnetizzazioni orientate in antiparallelo. La soglia di corrente à ̈ circa pari a -6 Î1⁄4A.
Con riferimento alla figura 6, la porta logica 1 riproduce la tabella di verità di una porta AND quando i valori di tensione VH e VL, e quindi i rispettivi stati di resistenza RL e RH, sono codificati rispettivamente come valori logici “1†e “0†, l’orientazione in parallelo e antiparallelo delle magnetizzazioni degli elettrodi 3 e 4 sono codificate rispettivamente come valori logici “0†e “1†e soltanto i valori di corrente IG minori della soglia di corrente IT sono codificati come valore logico “1†.
Con riferimento alla figura 7, la porta logica 1 riproduce la tabella di verità di una porta OR quando i valori di tensione VH e VL, e quindi i rispettivi stati di resistenza RL e RH, sono codificati rispettivamente come valori logici “0†e “1†, l’orientazione in parallelo e antiparallelo delle magnetizzazioni degli elettrodi 3 e 4 sono codificate rispettivamente come valori logici “1†e “0†e soltanto i valori di corrente IG maggiori della soglia di corrente IT sono codificati come valore logico “1†.
Da quanto sopra descritto risulta chiaro che, cambiando la codifica logica degli stati di resistenza RL, RH della orientazione in parallelo e antiparallelo delle magnetizzazioni degli elettrodi 3 e 4 e dei valori di corrente IG rispetto alla soglia di corrente IT e/o scegliendo un opportuno valore della soglia di corrente IT, à ̈ possibile riprodurre la tabella di verità di altre funzioni logiche fondamentali, per esempio NAND, EXOR, ecc.
Benché l’invenzione sopra descritta faccia particolare riferimento ad un esempio di attuazione ben preciso, essa non à ̈ da ritenersi limitata a tale esempio di attuazione, rientrando nel suo ambito tutte quelle varianti, modifiche o semplificazioni che risulterebbero evidenti al tecnico esperto del settore, quali ad esempio le seguenti.
Secondo una ulteriore forma di attuazione della presente invenzione, l’elettrodo 3 à ̈ costituito da uno strato di manganite ferromagnetica avente formula chimica RE1-xMxMn03, in cui RE à ̈ un terra rara, in particolare selezionata nel gruppo comprendente lantanio (La) e neodimio (Nd), M à ̈ un metallo divalente, in particolare selezionato nel gruppo alcalino-terroso comprendente Calcio (Ca), Stronzio (Sr) e Piombo (Pb), e il valore x à ̈ compreso tra 0.15 e 0.4.
Secondo una ulteriore forma di attuazione della presente invenzione, l’elettrodo 4 à ̈ fatto di un altro metallo o lega metallica selezionato nel gruppo comprendente Ferro (Fe), Nichel (Ni), Cobalto (Co) e rispettive leghe, oppure di un ossido ferromagnetico selezionato nel gruppo comprendente ossidi di ferro e ossidi misti ferro-cobalto, ferro-nichel.
Secondo una ulteriore forma di attuazione della presente invenzione, lo strato di ossido di alluminio 7 Ã ̈ assente.
Secondo una ulteriore forma di attuazione della presente invenzione, il semiconduttore organico à ̈ selezionato nel gruppo comprendente semiconduttori organici ï °ï€coniugati, chinoline, idrocarburi policiclici aromatici, ftalocianine, tiofeni, e fullereni.
Secondo una ulteriore forma di attuazione della presente invenzione, i valori di tensione VH e VL, dovendo dipendere dalle soglie di tensione VT1 e VT2 che, a loro volta, sono definite dai materiali di cui à ̈ realizzato il dispositivo memristore spintronico 2, sono generalmente, in valore assoluto, maggiori di 1 V, ed in particolare il valore di tensione VH à ̈ maggiore di 1 V e il valore di tensione VL à ̈ minore di -1 V. e
Secondo una ulteriore forma di attuazione della presente invenzione, la tensione di misura VM ha un valore assoluto, compreso in generale tra 10 mV e 500 mV, che dipende dai materiali di cui à ̈ realizzato il dispositivo memristore spintronico 2.
Il principale vantaggio della porta logica 1 sopra descritta à ̈ di permettere, con un singolo dispositivo memristore spintronico 2, di riprodurre la tabella di verità di una qualsiasi funzione logica fondamentale. Inoltre, la porta logica 1 ha consumi di potenza molto bassi grazie al fatto che può essere alimentata con segnali di ingresso (VP) aventi bassi valori di tensione (circa 1 V).

Claims (18)

  1. RIVENDICAZIONI 1. Porta logica comprendente un dispositivo memristore spintronico (2), il quale comprende due elettrodi magnetici spin polarizzati (3, 4) per iniettare e/o ricevere una corrente spin polarizzata ed un mezzo di trasporto di carica (5) interposto tra i due elettrodi (3, 4) per trasportare la corrente spin polarizzata da un elettrodo all’altro; detto mezzo di trasporto di carica comprendendo un materiale (5) in grado di conferire al dispositivo memristore spintronico (2) almeno due stati di resistenza elettrica non volatili (RH, RL), i quali sono selezionabili applicando agli elettrodi (3, 4) una tensione che raggiunga o superi due rispettive soglie di tensione (VT1, VT2) e sono tali per cui detto dispositivo memristore spintronico (2) non presenti effetto di magnetoresistenza in almeno un primo (RH) degli stati di resistenza elettrica.
  2. 2. Porta logica secondo la rivendicazione 1, e comprendente una prima coppia di terminali elettrici (8, 9) rispettivamente collegati ai due elettrodi (3, 4) per permettere di applicare a questi ultimi una tensione di programmazione (VP) tale da selezionare uno tra detti stati di resistenza elettrica (RH, RL), detta tensione di programmazione (VP) rappresentando un primo segnale d’ingresso della porta logica (1), e mezzi sorgenti di campo magnetico (10) per applicare agli elettrodi (3, 4) un campo magnetico (H) tale da orientare la magnetizzazione degli elettrodi (3, 4), detto campo magnetico (H) rappresentando un secondo segnale d’ingresso della porta logica (1).
  3. 3. Porta logica secondo la rivendicazione 2, e comprendente una seconda coppia di terminali elettrici (11, 12) rispettivamente collegati ai due elettrodi (3, 4) per permettere di misurare una corrente (IG) agli elettrodi (3, 4), la corrente misurata (IG) rappresentando un segnale d’uscita della porta logica (1).
  4. 4. Porta logica secondo una delle rivendicazioni da 1 a 3, in cui detto materiale à ̈ un semiconduttore organico (5).
  5. 5. Porta logica secondo la rivendicazione 4, in cui il semiconduttore organico (5) Ã ̈ costituito da alluminochinolina.
  6. 6. Porta logica secondo una delle rivendicazioni da 1 a 5, in cui uno di detti elettrodi (3, 4) Ã ̈ fatto di manganite di lantanio e stronzio.
  7. 7. Porta logica secondo una delle rivendicazioni da 1 a 6, in cui uno di detti elettrodi (3, 4) Ã ̈ fatto di cobalto.
  8. 8. Porta logica secondo una delle rivendicazioni da 1 a 7, in cui un primo (3) di detti elettrodi à ̈ fatto di manganite di lantanio e stronzio, il secondo (4) di detti elettrodi à ̈ fatto di cobalto e detto mezzo di trasporto di carica comprende uno strato di semiconduttore organico (5); detto dispositivo memristore spintronico (2) comprendendo un strato di ossido di alluminio (7) interposto tra lo strato di semiconduttore organico (5) e detto secondo elettrodo (4).
  9. 9. Metodo di funzionamento di una porta logica comprendente un dispositivo memristore spintronico (2), il quale comprende due elettrodi magnetici spin polarizzati (3, 4) per iniettare e/o ricevere una corrente spin polarizzata ed un mezzo di trasporto di carica (5) interposto tra i due elettrodi (3, 4) per trasportare la corrente spin polarizzata da un elettrodo all’altro; detto mezzo di trasporto di carica comprendendo un materiale (5) in grado di conferire al dispositivo memristore spintronico (2) almeno due stati di resistenza elettrica (RH, RL) non volatili, i quali sono selezionabili applicando agli elettrodi (3, 4) una tensione che raggiunga o superi due rispettive soglie di tensione (VT1, VT2) e sono tali per cui detto dispositivo memristore spintronico (2) non presenti effetto di magnetoresistenza in almeno un primo degli stati di resistenza elettrica (RH, RL); il metodo comprendendo, nel seguente ordine: - applicare agli elettrodi (3, 4) una tensione di programmazione (VP) per selezionare uno degli stati di resistenza elettrica (RH, RL), la tensione di programmazione (VP) rappresentando un primo segnale d’ingresso della porta logica (1); - applicare agli elettrodi (3, 4) un campo magnetico (H) per orientare la magnetizzazione degli elettrodi (3, 4), il campo magnetico (H) rappresentando un secondo segnale d’ingresso della porta logica (1); e - misurare una corrente (IG) agli elettrodi (3, 4), la corrente misurata (IG) rappresentando un segnale d’uscita della porta logica (1).
  10. 10. Metodo secondo la rivendicazione 9, e comprendente: - generare un segnale logico d’uscita della porta logica (1) sulla base di un confronto tra detta corrente misurata (IG) ed una soglia di corrente (IT) prestabilita.
  11. 11. Metodo secondo la rivendicazione 9 o 10, in cui detto materiale à ̈ un semiconduttore organico (5).
  12. 12. Metodo secondo una delle rivendicazioni da 9 a 11, in cui detto semiconduttore organico (5) Ã ̈ costituito da alluminio-chinolina.
  13. 13. Metodo secondo una delle rivendicazioni da 9 a 12, in cui un primo (3) di detti elettrodi à ̈ fatto di manganite di lantanio e stronzio e il secondo (4) di detti elettrodi à ̈ fatto di cobalto.
  14. 14. Metodo secondo una delle rivendicazioni da 9 a 13, in cui detta tensione di programmazione (VP) assume due valori di tensione (VH, VL), ciascuno dei quali à ̈ scelto in funzione di una rispettiva di dette soglie di tensione (VT1, VT2) ed à ̈ codificato con un rispettivo valore logico.
  15. 15. Metodo secondo una delle rivendicazioni da 9 a 14, in cui un primo (RH) di detti stati di resistenza elettrica (RH, RL) à ̈ lo stato di più alta resistenza elettrica.
  16. 16. Metodo secondo le rivendicazione 14 e 15, in cui un primo (VL) di detti due valori di tensione (VH, VL) à ̈ minore di -1 V e permette di selezionare il primo stato di resistenza elettrica (RH), e un secondo (VH) di detti due valori di tensione à ̈ maggiore di 1 V e permette di selezionare il secondo stato di resistenza elettrica (RL).
  17. 17. Metodo secondo una delle rivendicazioni da 9 a 14, in cui la magnetizzazione degli elettrodi (3, 4) Ã ̈ orientabile in parallelo o antiparallelo; ciascuna delle orientazioni in parallelo e antiparallelo essendo codificata con un rispettivo valore logico.
  18. 18. Metodo secondo una delle rivendicazioni da 9 a 17, in cui misurare la corrente (IG) agli elettrodi (3, 4) comprende: - applicare agli elettrodi (3, 4) una tensione di misura (VM), il cui valore assoluto à ̈ compreso tra 10 mV e 500 mV.
IT000571A 2011-10-06 2011-10-06 Porta logica e corrispondente metodo di funzionamento ITBO20110571A1 (it)

Priority Applications (4)

Application Number Priority Date Filing Date Title
IT000571A ITBO20110571A1 (it) 2011-10-06 2011-10-06 Porta logica e corrispondente metodo di funzionamento
EP12794484.1A EP2764514A2 (en) 2011-10-06 2012-10-05 Logic gate and a corresponding method of function
PCT/IB2012/055393 WO2013050983A2 (en) 2011-10-06 2012-10-05 Logic gate and corresponding operation method
US14/349,868 US20150123703A1 (en) 2011-10-06 2012-10-05 Logic gate and a corresponding method of function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT000571A ITBO20110571A1 (it) 2011-10-06 2011-10-06 Porta logica e corrispondente metodo di funzionamento

Publications (1)

Publication Number Publication Date
ITBO20110571A1 true ITBO20110571A1 (it) 2013-04-07

Family

ID=44936344

Family Applications (1)

Application Number Title Priority Date Filing Date
IT000571A ITBO20110571A1 (it) 2011-10-06 2011-10-06 Porta logica e corrispondente metodo di funzionamento

Country Status (4)

Country Link
US (1) US20150123703A1 (it)
EP (1) EP2764514A2 (it)
IT (1) ITBO20110571A1 (it)
WO (1) WO2013050983A2 (it)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104009155B (zh) * 2014-06-13 2016-08-24 清华大学 一种基于自旋霍尔磁电阻效应的忆阻器的实现方法
CN105373679B (zh) * 2015-12-10 2018-11-02 杭州电子科技大学 一种实现忆容器电容特性的模拟电路
CN105373677B (zh) * 2015-12-10 2018-09-07 杭州电子科技大学 一种磁控忆容器等效电路
CN105389443B (zh) * 2015-12-10 2018-11-02 杭州电子科技大学 一种忆感器对数模型等效电路
CN105373678B (zh) * 2015-12-10 2018-11-02 杭州电子科技大学 一种忆容器仿真器电路
CN105701306B (zh) * 2016-01-19 2018-11-27 杭州电子科技大学 指数型磁控忆容器等效电路
US10199103B2 (en) * 2016-05-23 2019-02-05 Anubhav Jayraj Jagtap Method for implementing memristive logic gates
CN107169253B (zh) * 2017-07-19 2023-05-16 杭州电子科技大学 对数型忆容器等效模拟电路
CN109904316B (zh) * 2019-03-01 2021-06-01 南京大学 一种模拟神经突触的无机-有机/无机杂化双层纳米薄膜忆阻器及其制备方法
CN112787657B (zh) * 2021-01-11 2022-05-17 杭州电子科技大学 一种可编程忆阻器逻辑电路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100109656A1 (en) * 2008-10-31 2010-05-06 Seagate Technology Llc Magnetic Tunnel Junction and Memristor Apparatus

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100897881B1 (ko) * 2006-06-02 2009-05-18 삼성전자주식회사 유기물층 및 버크민스터 플러렌층의 적층을 정보 저장요소로 채택하는 유기 메모리 소자의 제조방법
JP5533046B2 (ja) * 2010-03-05 2014-06-25 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
US8742518B2 (en) * 2011-03-31 2014-06-03 Seagate Technology Llc Magnetic tunnel junction with free layer having exchange coupled magnetic elements

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100109656A1 (en) * 2008-10-31 2010-05-06 Seagate Technology Llc Magnetic Tunnel Junction and Memristor Apparatus

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
DANIEL BATAS ET AL: "A Memristor SPICE Implementation and a New Approach for Magnetic Flux-Controlled Memristor Modeling", IEEE TRANSACTIONS ON NANOTECHNOLOGY, IEEE SERVICE CENTER, PISCATAWAY, NJ, US, vol. 10, no. 2, 1 March 2011 (2011-03-01), pages 250 - 255, XP011349784, ISSN: 1536-125X, DOI: 10.1109/TNANO.2009.2038051 *
XIAOBIN WANG ET AL: "Spintronic Memristor Through Spin-Torque-Induced Magnetization Motion", IEEE ELECTRON DEVICE LETTERS, IEEE SERVICE CENTER, NEW YORK, NY, US, vol. 30, no. 3, 1 March 2009 (2009-03-01), pages 294 - 297, XP011251008, ISSN: 0741-3106 *

Also Published As

Publication number Publication date
EP2764514A2 (en) 2014-08-13
WO2013050983A2 (en) 2013-04-11
WO2013050983A3 (en) 2013-07-18
US20150123703A1 (en) 2015-05-07

Similar Documents

Publication Publication Date Title
ITBO20110571A1 (it) Porta logica e corrispondente metodo di funzionamento
CN107611255B (zh) 一种高密度磁性存储器件
US7539047B2 (en) MRAM cell with multiple storage elements
CN102800803B (zh) 存储元件和存储设备
CN101452991B (zh) 具有热辅助写入的磁元件
US20220359615A1 (en) Magnetic tunnel junction structures and related methods
US7965543B2 (en) Method for reducing current density in a magnetoelectronic device
KR100862183B1 (ko) 강자성 물질의 도메인 구조 및 다중 상태를 이용한 자기기억 소자
CN102007542B (zh) 在磁存储器件中进行记录的方法
US7613036B2 (en) Memory element utilizing magnetization switching caused by spin accumulation and spin RAM device using the memory element
US8411493B2 (en) Selection device for a spin-torque transfer magnetic random access memory
CN109690675A (zh) 一种可应用于磁电隧道结的新型字线脉冲写入方法
CN101794812A (zh) 自旋场效应逻辑装置
CN102007543A (zh) 磁存储器件的记录方法
JP5398740B2 (ja) メモリ・セルおよびメモリ・デバイス
Verma et al. Spintronics-based devices to circuits: Perspectives and challenges
KR20130015927A (ko) 멀티 레벨을 갖는 자기 저항 메모리 장치 및 그 구동방법
KR20060124578A (ko) 자기저항효과에 의해 데이터를 기억하는 자기기억소자
JP4766835B2 (ja) 静磁気結合を利用した磁性ランダムアクセスメモリセル
US20080180857A1 (en) Tunnel magnetoresistance effect film and magnetic device
Stainer et al. Mram with soft reference layer: In-stack combination of memory and logic functions
JP2005174969A5 (it)
CN106463169B (zh) 具有合成反铁磁存储层的自引用多位mram单元
CN105633109B (zh) 磁性随机存储器记忆单元及其读写和抗干扰方法
CN110021699A (zh) 磁性隧道结器件以及磁性随机存储器