IT9019590A1 - Memoria associativa a ridondanza utilizzante linea di parola da memoria - Google Patents

Description

"MEMORIA ASSOCIATIVA A RIDONDANZA UTILIZZANTE LINEA DI PAROLA DA MEMORIA"

RIASSUNTO

Un circuito di programmazione a ridondanza impiega una CAM (memoria associativa) a due celle EPROM (memoria a sola lettura cancellabile programmabile) per immagazzinare stati programmati di elementi ridondanti. Le CAM sono disposte accanto ad un insieme di memoria e linee di parola dell'insieme sono estese alle CAM per programmare le CAM. A ciascuna cella EPROM sono connesse due linee di parola, così che può ancora ottenersi programmazione nel caso che una delle linee sia difettosa.

La presente invenzione si riferisce al campo di insiemi di memoria ed in particolare ad un insieme di circuiti per programmare memoria ridondante.

Un insieme di manoria, quale una memoria ad accesso casuale (RAM) o una memoria a sola lettura cancellabile programmabile (EPROM), è formato generalmente da elementi binari disposti in una matrice di righe e colonne. Indirizzi associati con l'insieme accedono a posizioni di memoria entro all'insieme. Tipicamente decodificatori sono connessi alla memoria per fornire la decodifica dei segnali di indirizzo per accedere ai vari elementi binari,che sono anche indicati cerne celle di manoria.Le entrate all'insieme sono fornite sulle linee di parola,che sono normalmente le linee di riga,e le uscite dall'insieme sono fornite sulle linee di bit, che sono normalmente le linee di colonna.La progettazione e la produzione di varie memorie a saniconduttori e insiemi di memoria sono ben note nella tecnica.

Nella produzione di tali insiemi di memoria, si presentano spesso casualmente difetti di lavorazione nei chip di manoria. Nella maggior parte dei casi tali chip di memoria sono del tutto funzionali eccetto che per una singola o per un piccolo numero di righe o colonne contenenti la<e)cella(e) difettosa(e). Per non dover eliminare un chip che abbia un singolo o un piccolo numero di difetti, si sono progettati dispositivi di manoria che tollerano difetti,nei quali una riga e/o colonnna ridondante di celle viene sostituita ad una determinata riga e/o colonna contenente la(e)cella(e)difettosa(e).

Vari schemi di tecnica nota per fornire manoria tollerante errori sono descritti nei brevetti U.S.N* 3.659.275; 3.735.368; 3.753.244; 3.753.235 e 4.051.354.Nel brevetto U.S.N" 4.250.570 il circuito di manoria ridondante programma i decodificatori ridondanti connessi alle righe e colonne ridondanti, che hanno indirizzi non specificati inizialmente, per adattarsi agli indirizzi di righe o colonne difettose aventi indirizzi associati con esse e disabilita una o più delle righe o colonne difettose aventi indirizzi associati.La programmazione del decodificatore si ottiene con l'uso di fusibili in cui la decodifica di indirizzo si ottiene aprendo i circuiti di fusibili selezionati. ;Uno schema di indirizzamento migliorato per memorie ad un solo chip è descritto nei brevetti U.S.N* 4.358.833 e 4.441.170. Oltre a fusibili, sono noti altri schemi per far programmare dall'insieme di circuiti di programmazione il circuito di ridondanza. Ossia,una volta localizzate le celle difettose, il circuito di ridondanza deve essere programmato in modo che segnali di indirizzo che accederebbero alle celle difettose vengano rinviati alla memoria ridondante.

Inoltre si ottiene un altro schema per avere programmazione ridondante usando una memoria associativa (CAM). Una CAM provvede ad immagazzinare gli indirizzi di posizioni difettose dell'insieme principale di memoria.Un cosiffatto sistema di memoria tollerante difetti utilizzante una CAM è descritto nel brevetto U.S. Ne 3.633.175.Tuttavia,più recentemente,dispositivi di memoria a semiconduttori utilizzano schemi a ridondanza in cui gli elementi di memoria a ridondanza nelle CAM sono simili alle celle usate nella memoria principale. Invece di fusibili,per fornire la programmazione vengono usate vere e proprie celle di memoria.

Si deve tuttavia notare che, nella programmazione di memoria ridondante,gli indirizzi ridondanti sono forniti da uno speciale insieme di circuiti di programmazione di ridondanza che fa saltare i fusibili nello schema a fusibili o immagazzina uno stato dato in uno schema a celle CAM.Tali circuiti di programmazione ridondanti sono generalmente connessi in modo da ricevere segnali di indirizzo che vengono usati allora per fornire la tensione di progrannazione.Ove vengono usate celle CAM,quali celle CAM a EPROM, il circuito di programmazione ridondante deve comprendere fondamentalmente una duplicazione del circuito di programmazione di memoria principale per programmare le celle EPROM ridondanti.

Si comprende che combinando una porzione dell'insieme di circuiti di programmazione di memoria principale con l'insieme di circuiti di programmazione di ridondanza, si può eliminare parte della duplicazione.

La presente invenzione descrive uno schema in cui programmazione a ridondanza è fornita da celle CAM che sono connesse a linee di parola di un insiane di memoria.L'insieme di circuiti di programmazione CAM a EPROM è posto a fianco dell'insieme di memoria e linee di parola dell'insieme di memoria sono estese nell'insieme di circuiti di programmazione.Gli indirizzi decodificati sulle linee di parola sono usati per programmare le celle CAM per immagazzinare indirizzi di elementi ridondanti.

Nella forma di realizzazione preferita,due linee di parola sono connesse a ciasuna EPROM nella cella CAM,così che nel caso che una delle linee di parola sia difettosa, la seconda linea di parola può essere usata per programmare la cella.Vengono usate due celle per ogni CAM per inmagazzinare uno stato programmato e il suo complemento. Le due celle CAM operano allora per fornire un'uscita di serratura completa per ridondanza, tali due CAM a ceIla/serratura completa hanno il vantaggio che non è richiesto alcun insieme di circuiti di azzeramento durante la messa sotto tensione del chip.

Nei disegni allegati:

fig. 1 è uno schema di cricuiti di un dispositivo di memoria secondo la tecnica nota utilizzante linee di indirizzo di entrata per programmare circuiti a ridondanza;

fig. 2 è uno schema di circuiti del dispositivo della presente invenzione, in cui linee di parola decodificate sono usate per programmare i circuiti a ridondanza;

fig. 3 è uno schema di circuiti di una cella CAM a ridondanza secondo la forma di realizzazione preferita.

Viene descritto uno schema e circuito a ridondanza che impiega una porzione del circuito di programmazione della memoria principale. Nella descrizione seguente vengono esposti numerosi dettagli specifici, quali uno specifico schema di indirizzamento, dispositivo di memoria, ecc. per consentire una completa comprensione della presente invenzione. Sarà tuttavia evidente al tecnico del ramo che la presente invenzione può essere applicata senza tali dettagli specifici. In altri casi circuiti ben noti non sono stati descritti in dettaglio per non complicare inutilmente la presente invenzione. Inoltre, per chiarezza, viene discusso solo il circuito a ridondanza di riga. Si deve comprendere che la presente invenzione può essere facilmente adattata all'uso con ridondanza di colonna.

Con riferimento alla fig. 1, viene mostrato uno schema di tecnica nota per la programmazione di un dispositivo di memoria a circuiti integrati. Viene mostrato il dispositivo 10 di memoria formato da due insiami di memoria, A e B. Un decodificatore comune 11 è usato per fornire decodifica ai due insiemi A e B. Segnali di indirizzo al dispositivo vengono connessi ad una memoria tampone 12 di indirizzi per immagazzinare il segnale di indirizzo. Alcuni o tutti i segnali di indirizzo messi in memoria tanpone vengono quindi fomiti al decodificatore 11 sul bus 13. Si deve comprendere che per la maggior parte dei dispositivi di memoria a circuiti integrati (IC) viene usato il decodificatore 11 per fornire indirizzi X (riga) per accedere agli insiemi A e B, e viene comunemente indicato come decodificatore X. Un'uscita addizionale dalla memoria tanpone 12, sul bus 13 o su un altro bus 14, viene connessa per fornire altro indirizzamento, quali segnali ad un decodificatore Y (colonna).

Ciascun insiane A e B conprende una memoria principale 17 ed una memoria ridondante 18. Un altro decodificatore 11 è anche formato da un decodificatore principale 21 e un decodificatore ridondante 22. Dal decodificatore principale 21 emanano una pluralità di linee di parola da utilizzare come linee di segnale di entrata alla memoria principale 17 dei due insiemi A e B. Una pluralità di linee di parola emanano anche dal decodificatore ridondante 22 per essere utilizzate come linee di segnale di entrata alla memoria ridondante 18 dei due insiemi A e B. Segnali di indirizzo sul bus 13 sono connessi al decodificatore principale 21. Il decodificatore 21 fornisce la decodifica per selezionare l'attivazione della linea o delle linee 23 di parola appropriate. L'uso di decodificatori, quale il decodificatore 21, per attivare linee di parola ad accedere a celle selezionate di un insiane di memoria, è ben noto nella tecnica. Inoltre, il numero effettivo di insiemi presenti in un dispositivo è una scelta di progettazione. Nell 'eseirpio di fig. 1 sono mostrati due insiemi, in quanto l'uso di insiemi doppi in combinazione con un singolo decodificatore comune 11 è pratica ben nota nella tecnica.

Segnali sul bus 13 sono anche connessi ad un circuito 26 di programmazione a ridondanza e ad un circuito 27 di decodifica OR. L'uscita dal circuito di decodifica OR è connessa al decodificatore 22 a ridondanza tramite logica 28 di selezione. Si deve comprendere che la logica 28 di selezione può essere compresa nel decodificatore OR 27. Inoltre, benché una funzione OR sia mostrata come la logica del decodificatore 27, per ottenere la decodifica si possono facilmente usare svariate funzioni logiche. Ad esempio, il circuito a memoria ridondante descritto nel brevetto U.S. N" 4.250.570 può essere facilmente adattato per circuiti 26, 27 e 28.

Il decodificatore 22 a ridondanza decodifica i segnali introdotti ed attiva appropriate linee 24 di parola per accedere a celle di memoria di insiemi di memoria ridondanti A e B. Come mostrato nell'esempio,ove il decodificatore 11 è usato come decodificatore di riga,ciascuna delle linee di parola, 23 e 24, accede ad una data riga, rispettivamente di memoria principale 17 o memoria ridondante 18. Il circuito 28 di logica di selezione viene usato per abilitare e disabilitare memorie 17 e 18 al fine di selezionare la manoria appropriata 17 o 18-Quando viene prodotto il dispositivo 10, esso viene esaminato quanto a celle di memoria difettose e vengono annotate le posizioni di tali celle di memoria difettose.Ove è presente una cella di memoria difettosa,è pratica tipica sostituire l’intera riga che contiene la cella difettosa.Una volta annotati gli indirizzi delle righe difettose, il circuito 26 di programmazione a ridondanza è programmato con tali indirizzi.Gli indirizzi vengono fomiti al circuito 26 di programmazione sul bus 13 ed immagazzinati nel'circuito 26 di programmazione.Nella maggior parte dei casi, la programmazione è permanente cosi che gli utilizzatori del dispositivo 10 non possono cambiare facilmente la programmazione a ridondanza.

Durante il funzionamento vengono forniti segnali di indirizzo al dispositivo 10 per accedere alla memoria 17.Segnali sul bus 13 vengono connessi al decodificatore principale 21 per attivazione della linea 23 di parola appropriata. Contemporaneamente tali segnali di indirizzo sul bus 13 vengono anche connessi al decodificatore OR 27. Il decodificatore 27 compara l'indirizzo con gli indirizzi immagazzinati (programmati).Se si ha corrispondenza, cioè accesso ad una fila difettosa, viene fornita un'uscita dal decodificatore 27 al decodificatore 22 per accedere alla fila ridondante corrispondente della memoria ridondante 18. In questo caso, la logica 28 di selezione abilita il decodificatore 22 di ridondanza e disbilita il decodificatore principale 21. Essenzialmente, una riga ridondante sostituisce la riga difettosa nella memoria principale.

Si deve comprendere che il funzionamento del dispositivo di fig. 1 è ben noto nella tecnica. Svantaggi risiedono tuttavia nella struttura e nel funzionamento di vari dispositivi di tecnica nota, quale il dispositivo 10.Ad esempio, se vengono usate celle CAM per immagazzinare gli indirizzi programmati nel circuito 26, deve essere allora compreso nel circuito 26 di programmazione un insieme specializzato di circuiti di programmazione a ridondanza, per programmare le celle CAM. Se il dispositivo 10 è un EPROM, verranno allora usate celle EPROM come celle di memoria nella CAM. Tali EPROM di CAM nel circuito 26 richiederanno strutture di programmazione separate, quale una serie separata di linee di parola per le EPROM di CAM, nonché i commutatori ad alta tensione. Tali commutatori ad alta tensione richiedono normalmente una grande estensione sul chip, così che è richiesto a tal fine spazio addizionale sul chip.

Con riferimento alla fig. 2, è rappresentato un dispositivo 30 comprendente lo schema ed il circuito della presente invenzione. Gli elementi di fig. 2 che sono equivalenti ai corrispondenti elementi di fig. 1 hanno mantenuto gli stessi numeri di riferimento, ma con una lettera "a" come indice. I segnali di indirizzo per il dispositivo 30 sono connessi ad una memoria tampone 12a di indirizzi, le mi uscite sono fornite sul bus 13a e talvolta su un secondo bus 14a. Segnali di indirizzo sul bus 13a sono connessi ad un decodificatore principale 21a del decodificatore Ila per decodifica per selezionare la(e) linea(e) 23a di parola appropriata <e) per accedere alla memoria principale 17a. Il decodificatore Ila comprende anche un decodificatore 22a a ridondanza, che decodifica indirizzi di ridondanza per selezionare la(e) linea(e) di parola ridondante!i) per accedere ad una riga 18a di memoria ridondante. Gli indirizzi sul bus 13a sono anche connessi ad un circuito 27a di decodifica OR, la cui uscita è connessa ad una logica 28a di selezione. La logica 28a di selezione è connessa al decodificatore Ila per abilitare l'accesso alla memoria principale 17a o alla memoria ridondante 18a. Gli aspetti sopra descritti del dispositivo 30 della presente invenzione sono simili alla porzione descritta con riferimento al dispositivo 10 di fig. 1.

Un circuito 31 di programmazione della presente invenzione è connesso per operare col decodificatore OR 27a. Benché il circuito 31 di programmazione svolga la stessa funzione del circuito di programmazione di fig. 1. gli svantaggi impliciti nella tecnica nota vengonp superati usando il circuito 31 di programmazione della presente invenzione. Il circuito 31 di programmazione (come tipicamente il circuito 26) utilizza delle CAM in cui le celle di CAM sono formate dagli stessi elementi di memoria delle memorie 17a e J.8a. In un dispositivo EPROM, le memorie 17a e 18a e le celle CAM sono tutte ottenute dalla stessa tecnologia EPROM.

Il circuito 31 di programmazione è connesso per operare in combinazione con linee 23a di parola della memoria 17a. Ove insiemi multipli operano dal decodificatore 21a, solo le linee 23a di parola da un insieme, quale l'insieme A in fig. 2, devono essere connesse al circuito 31 di progranmazione. Le linee 23a di parola di memoria 17a sono estese oltre la memoria 17a e sono connesse al circuito di programmazione 31. Le EPROM del circuito 31 di programmazione sono connesse per utilizzare dette linee 23a di parola. Una cella EPROM può essere connessa a ciascuna delle linee di parola estendentisi nel circuito 31 di progranmazione, in cui tali celle EPROM possono essere programmate con la stessa tecnica di attivare una data linea di parola per programmare una cella o una riga di celle nella memoria 17a.

Essendo celle CAM a EPROM del circuito 31 di progranmazione associate con ciascun elemento di indirizzo di ciascun elemento ridondante, la cella CAM corrispondente associata con un elemento ridondante dato può essere programmata dalle linee 23a di parola. L'estensione di linee 23a di parola funzionanti come linee di decodifica ad alta tensione per le CAM a EPROM del circuito di programmazione riduce la necessità di una serie separata di commutatori ad alta tensione e decodificatori per programmare le celle CAM, come nel caso di celle di memoria del circuito 26 di programmazione secondo la tecnica nota in fig.1. Il circuito di programmazione 31,che è connesso al circuito 27a di decodifica OR, opera congiuntamente col decodificatore OR 27a per emettere segnali al decodificatore 22a a ridondanza tramite logica 28a di selezione.Di nuovo, la logica 28a di selezione può essere fatta cane parte del decodificatore OR 27a. Inoltre, la logica di decodifica o decodificatore OR 27a è una scelta di progettazione. Si deve notare inoltre che l'estensione del circuito 31 di progranmazione della forma di realizzazione preferita ha un ulteriore vantaggio rispetto al dispositivo secondo la tecnica nota di fig.1. L’estensione fisica del dispositivo 10 di fig. 1 e quella del dispositivo 30 di fig.2 sono strettamente approssimate dal posizionamento del doppio insieme di memoria A e B, decodificatore comune ll(lla) e circuiti 26 e 27 (31 e 27a)come mostrato nelle figure.Cioè, sia nel dispositivo 10 di tecnica nota, sia nel dispositivo 30 della presente invenzione, il decodificatore X è delimitato dai due lati (orizzontalmente)da un insieme di memoria.Questa è l’effettiva estensione sulla fetta di silicio del chip.Allora per il dispositivo 10 di tecnica nota, i circuiti 26 e 27 sono posti tipicamente sopra o sotto (verticalmente)al decodificatore X 11.Ciò avviene generalmente data la difficoltà e gli inconvenienti che conporta collegare tutti i bus di segnali e di corrente richiesti ai lati dell'insieme.

Tuttavia, nel dispositivo 30, i circuiti 31 e 27a di prograitirazione e decodifica OR sono posti di lato (orizzontalmente) ad un insieme di memoria. Questa è .l'effettiva estensione sulla fetta di silicio del chip per il dispositivo 30. Questa architettura adiacente orizzontalmente è possibile dato l'uso di linee 23a di parola di memoria 17a operanti come linee di selezione ad alta tensione per le CAM a EPRCJM del circuito 31 di programmazione. Tipicamente nella maggior parte dei chip di memoria EPROM è disponibile spazio estraneo ai lati di un insieme. I circuiti 31 e 27a occuperanno semplicemente tale spazio precedentemente inutilizzato.Ma, spostando i circuiti di programmazione e di decodifica OR dall'area sopra al decodificatore X, area che è di solito strettamente limitata, si rende disponibile spazio addizionale non utilizzato. Un notevole vantaggio risulta dall'avere spazio addizionale non utilizzato sopra al decodificatore X, cioè gli insiemi di memoria possono essere espansi occupando tale spazio libero. Ossia si possono aggiungere righe addizionali agli insiemi di memoria, espandendo così la dimensione della memoria.

Con riferimento alla fig. 3, viene mostrato un circuito 40 a celle CAM a ridondanza di EPROM usato nel circuito 31 di programmazione della forma di realizzazione preferita. Il circuito 40 è formato da due EPROM 41 e 42, Benché si possa usare una singola cella EPROM, il circuito 40 usa due celle EPROM 41 e 42 per ottenere una configurazione completa di serratura. Le celle EPROM 41 e 42 immagazzinano uno stato dato ed il suo complemento per fornire un'uscita completamente bloccata. Inoltre le celle 41 e 42 del circuito 40 sono effettivamente memorie a sola lettura non canceliatali programmabili (UPROM), così che, una volta programmate con l'informazione a ridondanza, le celle 41 e 42 non possono essere cancellate facilmente. Si deve comprendere che le celle EPROM o altri tipi di celle di memoria possono essere usate facilmente per le celle 41 e 42.

Le UPROM a porta flottante, 41 e 42, hanno le loro sorgenti connesse a Vss, che in questo caso è terra. Le porte delle celle 41 e 42 sono connesse ad una tensione di programmazione VPU. Il pozzo di UPROM 41 è connesso tramite il transistor 43 al nodo 44, mentre il pozzo di UPROM 42 è connesso tramite il transistor 45 al nodo 46. Il nodo 44 è connesso ad un alto potenziale, quale Vcc (o VPP) , tramite due transistor paralleli 51 e 52, mentre il nodo 46 è connesso alla stessa alta tensione tramite due transistor paralleli 53 e 54. I transistor 51-54 sono transistor di commutazione ad alta tensione. La porta di ciascuno dei transistor 51-54 è connessa ad una diversa linea 23 di parola della manoria 17a. Le linee di parola WL# corrispondono a varie righe di linee di parola, quali WL0-WL3. Non è essenziale che le linee di parola siano in ordine sequenziale. La programmazione delle celle 41 e 42 si ottiene selezionando le appropriate linee di parola per commutazione sugli appropriati transistor di commutazione, 51-54.

Un segnale di programmazione PROG è connesso alle porte dei transistor 43 e 45 per inserire tali transistor durante il modo di programmazione. Per programmare la cella 41, viene inserito il transistor 51 o 52 ponendo uno stato di segnale alto sulla sua rispettiva linea di parola. Per programmare la cella 42, viene inserito il transistor 53 o 54 ponendo uno stato di segnale alto sulla sua rispettiva linea di parola. In entrambi i casi il segnale VPU viene anche comandato da uno stato di alta tensione. Si deve comprendere che solo una della coppia di celle 41 e 42 è prograrcmata, mentre l'altra è lasciata nello stato cancellato. Una volta conseguita progrartmazione, i transistor 43 e 45 vengono disinseriti così che i transistor 51-54 sono essenzialmente eliminati dal circuito.

Si deve inoltre notare che solo un transistor della coppia di transistor 51 o 52 e 53 o 54 deve essere effettivamente presente per connettere l’alta tensione ai nodi 44 e 46. Tuttavia il circuito 40 fornisce una rete di sicurezza nel caso che un difetto risieda in una linea di parola connessa al circuito 31 di programmazione. Perciò, nell'esempio fornito in fig. 3, se WLO è difettosa, la cella 41 può ancora essere programmata tramite WL1.

E’ previsto un circuito di serratura per chiudere lo stato delle celle UPROM 41 e 42 come segnale di uscita e suo complemento. Le due celle CAM forniscono una CAM di serratura completa, tale che non è richiesto alcun insieme di circuiti di azzeramento durante la messa sotto tensione del chip. I pozzi delle celle 41 e 42 sono connessi tramite i transistor 56 e 57, rispettivamente, ai transistor 58 e 59 di carico con collegamento incrociato. Il segnale di uscita ed il suo complemento sono connessi al decodificatore OR 27a per comparare lo stato inmagazzinato delle UPROM col segnale di ingresso introdotto durante successive operazioni di accesso a memoria. Si deve comprendere che nel circuito 31 di programmazione della forma di realizzazione preferita viene usata una pluralità di circuiti CAM.

Si deve inoltre sottolineare che le linee di indirizzo non sono connesse direttamente per programmare il circuito 31 di. programmazione,ma sono usate per programmare il circuito 26 di programmazione di tecnica nota.Linee di parola decodificate sono usate invece per programmare le celle CAM del circuito 31 di programmazione.Anche altri circuiti possono essere facilmente adattati ad eseguire funzione equivalente a quella del circuito CAM di fig. 3 senza uscire dallo spirito e dal campo della presente invenzione.

Si deve inoltre notare che lo schema descritto è applicabile anche a ridondanza di colonna.Alla prograrrmazione dei circuiti CAM appropriati sono fornite le linee di parola e il circuito 31 di programmazione è ancora situato sul lato dell'insieme.L'uscita del decodificatore 27a andrà ora ad una ridondanza di colonna.

E’ previsto un circuito di serratura per bloccare lo stato delle celle UPROM 41 e 42 come segnale di uscita e suo complemento.La CAM a due celle fornisce una CAM di serratura completa, così che non è richiesto alcun insieme di circuiti di azzeramento durante la messa sotto tensione del chip. I pozzi delle celle 41 e 42 sono connessi, rispettivamente tramite i transistor 56 e 57,ai transistor di carico con collegamento incrociato, 58 e 59. Il segnale di uscita ed il suo complemento sono connessi al decodificatore OR 27a per comparare lo stato immagazzinato delle UPROM col segnale di indirizzo introdotto durante le successive operazioni di accesso alla memoria. Si deve comprendere che una pluralità di circuiti CAM 40 sono usati nel circuito 31 di programmazione della forma di realizzazione preferita.

Si deve inoltre sottolineare che le linee di indirizzo non sono connesse direttamente per programmare il circuito 31 di programmazione, ma sono usate per programmare il circuito 26 di programmazione di tecnica nota. Linee di parola decodificate vengono usate invece per programmare le celle CAM del circuito 31 di programmazione.Anche altri circuiti possono facilmente essere adattati ad eseguire la funzione equivalente a quella del circuito CAM di fig. 3, sempre restando nello spirito e nell'ambito della presente invenzione.

Si deve notare inoltre che lo schema descritto è applicabile anche a ridondanza di colonna.Alla programmazione dei circuiti CAM appropriati sono fornite le linee di parola e il circuito 31 di programmazione è ancora situato sul lato dell'insieme. L'uscita del decodificatore 27a andrà ora ad una ridondanza di colonna.

Claims (6)

1. RIVENDICAZIONI 1) Circuito di memoria ridondante per un insieme di memoria comprendente: una memoria avente un numero preselezionato di righe e colonne aventi indirizzi associati, ed una o più righe o colonne ridondanti aventi associati indirizzi inizialmente non specificati; un decodificatore a ridondanza connesso a detta memoria per decodificare indirizzi associati con detta memoria ed attivare una o più righe o colonne ridondanti se una posizione prescelta di detta memoria è difettosa; mezzi di prograirmazione connessi a detto decodificatore ridondante per far si che dette righe o colonne ridondanti aventi associato indirizzo inizialmente non specificato vengano programmate con posizioni di detta manoria che sono difettose, in cui si ottiene progranmazione fornendo segnali di programmazione su una o più linee di riga o colonna aventi indirizzi associati.
2. 2) Circuito come in 1), comprendente inoltre mezzi per disabilitare dette posizioni di detta memoria che sono difettose.
3. 3) Circuito come in 2), in cui detti mezzi di progranmazione comprendono una memoria associativa per immagazzinare dette posizioni di detta memoria che sono difettose.
4. 4) Dispositivo di memoria a circuiti integrati avente un insieme di memoria, in cui linee di riga e colonna connesse a detto insieme accedono a detto insieme ed in cui un circuito di. manoria ridondante fornisce righe o colonne ridondanti in luogo di righe o colonne difettose di detto insieme di memoria, caratterizzato da un circuito di progranmazione ridondante per fornire posizioni di righe o colonne difettose di detto insieme di memoria, comprendente: una memoria associativa (CAM) connessa a detto circuito di memoria ridondante per immagazzinare posizioni di dette righe o colonne difettose; detta CAM essendo formata da celle di memoria che sono connesse ad almeno una di dette linee di riga o colonna di detto insieme di memoria, in cui la programnazione per immagazzinare posizioni di dette righe o colonne difettose si ottiene attivando almeno una di dette linee di riga o colonna connesse a dette celle di memoria di CAM.
5. 5) Circuito di programnazione ridondante come in 4), in cui detta CAM comprende una serratura per connettere un'uscita da ciascuna cella di memoria.
6. 6) Circuito di programnazione ridondante come in 5), in cui dette celle di maroria CAM sono celle di memoria a sola lettura cancellabili programmabili (EPROM). 7<) >Circuito di programnazione ridondante come in 5), in cui dette celle di memoria CAM sono celle di memoria a sola lettura non cancellabili programmabili (UPROM). 8) Dispositivo di memoria a circuiti integrati avente un insieme di memoria, in cui linee di riga e colonna connesse a detto insieme accedono a detto insieme ed in cui un circuito di memoria ridondante fornisce righe o colonne ridondanti al posto di righe o colonne difettose di detto insieme di memoria, caratterizzato da un circuito di programnazione ridondante per fornire posizioni di righe o colonne difettose di detto insieme di memoria , conprendente : una memoria associativa (CAM)connessa a detto circuito di memoria ridondante e a detto insieme di memoria per imnagazzinare posizioni di dette righe o colonne difettose; detta CAM formata da celle di memoria che sono connesse ad almeno una di dette linee di riga di detto insieme di memoria tramite un transistor di commutazione, in cui la programmazione per immagazzinare posizioni di dette righe o colonne difettose è conseguita attivando almeno una di dette linee di parola connesse a dette celle di memoria di detta CAM. 9) Circuito di programmazione ridondante come in 8), in cui detta CAM comprende una serratura per connettere un’uscita da ciascuna cella di memoria. 10)Circuito di programmazione ridondante come in 9), in cui dette celle di motoria CAM sono celle di memoria a sola lettura cancellabili programmabili (EPROM). 11) Circuito di programmazione ridondante come in 9), in cui dette celle di memoria CAM sono celle di memoria a sola lettura non cancellabili programmabili (UPROM).