IT8020906A1 - Procedimento e dispositivo per inizializzare un equalizzatore adattivo a partire da un segnale di dati sconosciuto in un sistema di trasmissione impiegante una modulazione a doppia banda laterale- portanti in quadratura - Google Patents

Description

D E S C R I Z I 0 N E

de'invenzione avente per titolo

PROCEDIMENTO E DISPOSITIVO PER INIZIALIZZARE UN EQUALIZZATORE ADATTIVO A PARTIRE DA UN SEGNALE DI DATI SCONOSCIUTO IN UN SI-STEMA DI TRASMISSIONE IMPIEGANTE UNA MOD LATERALE PORTANTI IN QUADRATURA

Riassunto

Nel ricevitore di un sistema impiegante una modulazione a doppia banda laterale-portanti in quadratura (DSB-QC), 1 'equalizzatore ? inizializzato regolando i suoi coefficienti in modo da ridurre al minimo la dispersione di ordine p,

dove E ? la speranza matematica, zn ? il segnale equalizzato, e R ? una costante reale positiva. Per ridurre al minimo la

della distanza tra il punto Zn rappresentativo di e un cerchio di raggio R .

Descrizione dell' invenzione

La presente invenzioneconcerne gli equalizzatori automatici adattivi impiegati nei sistemi di trasmissione di dati impieganti una tecnica di modulazione a doppia banda lateraleportanti in quadratura (DSB-QC). Il termine modulazione DSB-OC viene qui usato in senso lato in modo da includere tutti i sistemi nei quali il segnale trasmesso pu? essere rappresentato dalla sovrapposizione di due portanti in quadratura modulate in ampiezza. Il termine modulazione DSB-OC comprende cos? in particolare la modulazione con codifica a spostamento di fase. la modulazione con codifica a spostamenti di fase e di ampiezza combinati, e la modulazione di ampiezza in quadratura. La presente invenzione riguarda pi? in particolare un procedimento e un dispositivo per inizializzare un equalizzatore adattivo i partire da un segnale di dati sconosciuto ricevuto dal ricevitore. ed ? particolarmente utile nei sistemi di trasmissione ci dati configurati come una rete multipoint.

Nei sistemi rii trasmissione di dati impieganti una modu-1azione DSB-QC, la sequenza di bit ria trasmettere ? dapprima divisa in gruppi di Q bit e a ciascuno di questi gruppi si fa corrispendere uno di 2Q numeri complessi o simboli complessi. Abitualmente, l'insieme rii questi 2Q simboli viene rappresensu un piano complesso e come coordinate vengoni presi i punti aventi questi simboli. L'insieme di questi punti ?

chiamato generalmente costellazione del segnale. Questi simboli vengono in seguito trasmessi uno per uno a istanti che hanno un intervallo regolare di T secondi, chiamati istanti di segnala-

zione. Ogni simbolo ? trasmesso facendo corrispondere rispettivamente alle sue parti reale e immaginaria un valore di ampiez za di due portanti in quadratura. Queste due portanti vengono in combinate e applicate all?entrata del canale di trasmissione.

La funzione del canale di trasmissione consiste nel fornire la sua uscita collegata a un rcevitore di dati un segnale relativamente simile a quello che ? stato applicato alla sua entrata. Per considerazioni principalmente di costo, come canale di trasmissione si impiegano pesso linee telefoniche. Tuttavia se le linee telefoniche sono molto adatte per trasmettere correttamente la parola, esse non lo Sono per trasmettere dat numerici a velocit? superiori o uguali a 4800 bit al secondo con probabilit? di errore molto bassa. In effetti, queste linee introducono dei disburbi che alteran la qualit? dei segnali durante la loro trasmissione e che rendono difficile una rivelazione corretta dei dati trasmessi. Questi disturbi comprendono principalmente distorsioni d'ampiezza e di fase che provocano una interazione trai segnali tasmessi successivamente, nota con il nome di interferenza fra i simboli Nei ricevitori dei sistemi di trasmissione di dati a grande velocit? si impiega generalmente un equalizzatore automatico adattivo per minimizzare gli effetti dell'interferenza tra isimboli prima di i dati

11 tipo di equalizzatore adattivo pi? largamente usato nei sistemi di trasmissione di dati impieganti una modulazione DSB-QC ? l'equalizzatore trasversale complesso una cui forma di realizzazione ? descritta nel brevetto francese N. 732640 pubblicato con il N. 2237379. Nell'equalizzatore descritto n questo brevetto, ciascuna delle componenti, in fase e in quadratura. del segnale ricevuto ? applicata all'entrata di una coppia di filtri trasversali e le uscite di questi filtri sono combinate per generare le componenti in fase e in quadratura del segnale equalizzato. T coefficienti di questi filtri, che costituiscono i coefficienti dell'equalizzatore, sono regolati automaticamente in modo da soddisfare un dato criterio di prestazioni. Prima di trasmettere i dati, ? necessario che i valori dei coefficienti dell'equalizzatore siano il piu possibile vicini a valori ottimali. Perci?, prima della trasmissione dei dati ? previsto un periodo di inizializzazione durante il quale una sequenza di inizializzazione nota e trasmessa e analizzata dal ricevitore che ne deriva una regolazione iniziale dei coefficienti dell'equalizzatore a valori il pi? possibile vicini a valori ottimali. T coefficienti son? in seguito regolati continuamente durante la trasmissione dei dati.

Nei sistemi di trasmissione di dati configurati a rete multipoint diversi terminali di dati scambiano dati attraverso una linea di trasmissione comune. Ogni terminale ? collegato alla linea di trasmissione comune attraverso un modem che comprende un emettitore e un ricevitore di dati, Tutti i teminali hanno gradi diversi d'intelligenza e in generale uno di essi, che ? spesso un calcolatore, controlla l?assieme della rete e la trasmissione dei dati avviene tra questo calcolatore e gli altri terminali di dati. Solitamente, il modem associato al calcolatore viene chiamato modem pilota e gli altri modem sono chiamati modem asserviti. In generale, una volta al giorno prima della prima trasmissione di dati viene eseguita una procedura di inizializzazione della rete, nel corso della quale l?emettitore del modem pilota manda dei segnali di sincronizzazione sulla linea di trasmissione comune per condizionare opportunamente i ricevitori dei modem asserviti affinche essi siano pronti a ricevere i dati successivamente trasmessi. Questi segnali di sincronizzazione comprendono in particolare una sequenza di inizializzazione nota che permetti di inizializzare gli equalizzatori dei'ricevitori asserviti. Tuttavia, si possono verificare, dei casi in cui ? necessario inizializzare 1'equalizzatore del ricevitore di un modem asser vito dopo che la procedura di inizializzazione della rete ? terminata: ad esempio, quando un modem asservito non era sotto tensione durante il procadimento di-inizializzazione della rete o non ha quindi ricevuto la sequenza di inizializzazione e quando un riecevitore asservito, bench? condizionato durante il procedimento di inizializzazione della rete, perde in seguito l'equalizzazione a causa di degradazioni della caratteristiche della linea di trasmissione.

La tecnica nota propone vari metodi per iniziaiizzare in tali casi l?equalizzatore di un ricevitore.

Secondo uno di questi metodi noti, l'emettitore del modem pilota trasmette periodicamente una sequenza di inizializzazio ne per permettere 1 'inizializzazione degli equalizzatori di tutti i modem asserviti. Secondo un altro metodo noto, il modem asservito che ha perso l'equalizzazione avverte il modem pilota e, in risposta, l'emettitore del modem pilota trasmette una sequenza di che permette di inizializzare l'equalizzatore del modem asservito.

Secondo questi due metodi noti, il ricevitor? del modem asservito la sequenza di inizializzazione trasmessa e pu? derivare abbastanza facilmente una regolazione iniziale dell' equalizzatore a partire dalla sequenza di inizializzazione ricevuta. Tuttavia, in entrambi questi metodi, l'intera rete ?

disturbata poich? nessuna trasmissione di dati pu? avere luogo durante la trasmissione della sequenza di inizializzazione.

Secondo un terzo metodo della tecnica nota, in ogni modem asservito sono previsti dei mezzi per immagazzinare diverse serie di coefficienti di equalizzatore che vengono provate successivamente quando si verifica una perdita di equalizzazione. Ovviente non si pu? prevedere un gran numero di serie diverse di coefficienti e capita che non si possa recuperare l'equalizzazione quando la linea di trasmissione introduce distorsioni significative.

La domanda di brevetto francese N. 78 18478 depositata dalla richiedente il 13 giugno 1978 descrive un procedimento per inizializzare l'equalizzatore di un ricevitore in un sistema di trasmissione impiegante una modulazione, d'ampiezza in quadratura, a partire da un segnale di dati sconosciuto, e che permette quindi in particolare 1'inizializzazione dell ?equaliz zatore di un ricevitore,nei casi sopra descritti. Secondo il procedimento descritto in detta domanda di brevetto, in un ricevitore di dati nel quale, in condizioni di funzionamento normali, i dati vengono rivelati rispetto a una prima costellazione che ? quella impiegata dall'emettitore del sistema di trasmissione, si inizializza 1 'equalizzatore rivelando i dati rispetto a una seconda costellazione avente un numero di punti inferiore a quello di detta prima costellazione e regolando i coefficienti dell'equalizzatore mediante un segnale di errore ottenuto da detta operazione di rivelazione rispetto alla seconda costellazione . Questo procedimento da dei risultati molto buoni, ma per il suo impiego ? necessario che il ricevitore conosca la costellazione impiegata dall'emettitore. Tuttavia, nei sistemi di trasmissione di dati la cadenza o frequenza di trasmissione dei dati pu? variare nel corso della giornata a causa, ad esemplo, dei disturbi provocati dal canale di trasmissione . Nei sistemi impieganti una modulazione DSB-QC, in generale si fa variare la frequenza di trasmissione dei dati non facendo variare la frequenza di segnalazione, ma facendo variare la costellazione impiegata, In questo caso, il modem asservito che ha perso l'equalizzazione e che deve inizializzarsi sui segnali presenti sulla linea di trasmissione comune, non conosce esattamente qual'? la costellazione impiegata dal modem pilota che sta trasmettendo.

Lo scopo principale dell'invenzione consiste nel fornire un procedimento e un dispositivo per inizializzare l'equalizza? tore di un ricevitore DSB-OC. che non richiedano n? la trasmis? sione di una sequenza di inizializzazione nota. n? la conoscen za della costellazione impiegata dall'emettitore per trasmettere i dati.

In generale, l'invenzione propone un procedimento e un dispositivo per inizializzare l'equalizzatore di un ricevitori in un sistema di trasmissione impiegante una modulazione DSB-QC, partendo da un segnale di dati sconosciuto, e che permeitane 1'inizializzazione dell'equalizzatone di un ricevitore senza richiedere la conoscenza della costellazione impiegata dall 'emettitore. Secondo il procedimento dell'invenzione,

1 'equalizzatore viene inizializzato regolando i suoi coefficienti in modo da minimizzare la quantit? D(P) che viene chiamata "dispersione di ordine p" e che ? definita dalla relazione

dove p ? un numero intero positivo,

E indica la speranza matematica,

zn ? il segnale equalizzato all'istante di segnalazione nT, e R ? una costante reale positiva.

Per minimizzare la dispersione D . viene generato un segnale d'errore a partire dal segnale equalizzato, il segnale d'errore e all'istante di segnalazione nT essendo definito de n

e s? regolano i coefficienti dell'eaualizzatore cos? da tendere ad annullare il prodotto di correlazione

dove ? il vettore dei segnali memorizzati nell'equalizzatore. e * indica la quantit? complessa coniugata.

Secondo una forma di realizzazione preferita dell'invenzione, i coefficienti dell'equalizzatore vengono regolati in modo da minimizzare la dispersione di ordine 1. D

I segnale d'errore e ? definito quindi dalla relazione:

/

dove ? la fase del segnale equalizzato z .

Altri scopi caratteristiche e vantaggi della presente invenzine risulteranno evidenti dalla che segue, facendo riferimento ai disegni allegati che illustrano una forma di realizzazione preferita dell'invenzione.

La fig. 1 illustra lo schema a blocchi di un ricevitore DSR-QC incorporante l'invenzione.

T.a fig- 2 illustra una prima forma di realizzazione del generatore d'errore 30 di fig. 1

La fig. 1 costituir? dalle figg- 3A e 3B, rappresenta una seconda forma di realizzazione del generatore d'errore 30 di fig. 1.

La fig. 4 illustra un diagramma impiegato per spiegare il principio di funzionamento del generatore d'errore di fig. 3.

La fig. 5 rappresenta schematicamente l'equalizzatore complesso adattivo 14 di fig. 1.

La fig. 6 rappresenta schematicamente il dispositivo di regolazione dei coefficienti 130 di fig. 5.

Per inquadrare l'invenzione nel suo contesto, in fig. 1 ? stato rappresentato lo schema a blocchi tipico di un ricevitore DSB-QC a 9600 bit al secondo, conforme alla norma V29 del CCITT e incorporante l'invenzione. Il segnale ricevuto dal canale di trasmissione, la cui energia ? normalizzata da un circuito di controllo automatico del guadagno (non illustrato} e che ? stato filtrato da un filtro passa banda (non rappresentato} che respinge il rumore fuori banda, ? applicato, attraverso una linea 1, a un dispositivo di campionatura 2 nel quale viene campionato alla frequenza 1/r. T.a frequenza l/? ? scelta uguale a un multiplo m/T della frequenza di segnalazione 1/T cos? da poter disporre all'uscita del dispositivo 2, di un numero di campioni sufficiente per definire esattamente il segnale ricevuto. Il valore di ampiezza di questi campioni viene convertito in forma digitale da un convertitore analogico-digitale 3 e applicato all'entrata di un trasformatore di Hilbert digitale 4.

Un trasformatore di Hilbert ? un dispositivo che ha un'entrata e due uscite e che fornisce rispettivamente, all e sue due uscite, le componenti in fase e in quadratura del segnale applicato alla sua entrata . Un esempio di realizzazione digitale si pu? trovare nell'articolo

the Discrete Hilbert Transform" di L.R. Robiner e C.M. Rader, apparso sulla rivista "Digital Signal Processing", TEEE Press 1972

Le componenti infase e in quadratura del segnale fornite dal trasformatore di Hilbert 4 sono rispettivamente. ricampionate alla frequenza di segnalazione 1/T da due dispositivi di campionatura5 e 6. Un dispositivodi recupero della tempificazione 7 ha la sua entrata collegata, attraverso una linea 8, all'uscita del convertitore analogico-digitale 3 e controlla il dispositivo di campionatura 2 attraverso una linea 9, i dispositivi di campionatura 5 e 6 attraverso una linea e tutti gli altri componenti del ricevitore attraverso linee non rappresentate. Una forma di realizzazione di un dispositivo di recupero della tempificazi di questo tipo e descritta nel brevetto N.7514020 depositato dalla richiedente il 25 aprile 1975 e pubblicato con il N. 2309089. Le componenti in fase e in quadratura dal segnale ricevuto, disponibili rispettivamente all ' uscita dei dispositivi di campionatura 5 e 6, sono applicate alle entrate di un demodulatore complesso 11. Il demodulatore 11 riceve da una sorgente locale non rappresentata una portante in fase della forma e una portante in quadratura della forma dove f ? la frequenza della portante e n un numero intero positivo che varia da zero all'i finito. Se si indir? non r il segnale ricevuto all'istante di segnalazione nT, l e sue componenti in fase e i n quadraturadisponibili rispettivamente all uscita dei dispositivi di

Il demodulatore Il fornisce sulle linee 17 e 1 le componenti in fase e in quadratura, rispettivamente yi,n e yq, del segnale ricevuto demodulato yn in conformit? alle selezioni note:

_ Le componenti in fase e in quadratura del segnale ricevuta demodulato, disponibili sulle linee 12 e 13, sono applicate alle entrate di un equalizzatone trasversale complessa adattivo 14 una cui forma di realizzazione ? descritta ne1 brevetto francese N. 7326404 depositato dalla richiedente il 12 luglio 73 e pubblicato con il N. ;

Le componenti in fase e inquadratura del segnale equalizzato sono applicate rispettivamente attraverso linee 15 e 16 all'entrata comune di due commutatori a due posizioni 17 e 18. Le posizioni I dei commutatori 17 e 1S sono collegate alle entrate di un sistema di rivelazione di dati 19 che fornisce rispettivamente su linee 20 e 21 ? componenti in fase e in quadratura dei simboli di dati rivelati. Il sistema 1?fornis e inoltre su linee 22 e 23 le componenti in fase e in quadratura di un segnale d'errore rappresentante la differenza tra le componenti del segnale equalizzato e quelle del simbolo di dati rivelato corrispondente. Un esempio di forma di un sistema di rivelazione di dati ? descritto nel brevetto francese N. 7443.560 dalla richiedente il 27 dicembre 1974 e pubblicato con il N. 2296322. Le linee 22 e 23 sono collgate rispettivamente alla posizione T di due commutatori a due posizioni 24 e 25 le cui uscitecomuni sono collegate rispettivamente all'equalizzatore 14 attraverso lnee 26 27?

Le posizioni 11 dei commutatori 17 e 18 sono collegate, rispettivamente attraverso Linee 28 e 29 ,alle entrate di un generatore d'errore 30. Questo ? ungeneratore d'errore conforme all' invenzione e sar? descritto dettagliatamente , facendo riferimento alle f igg. 2 e 3, Esso ha due uscite ch sono collegate rispettivamente attraverso linee 31 e 12 alle posizioni II dei commutatori 24 e 25.

Nel funzionamento in regime didati, i commutatori 17, 24 e 25 sono nella posizione I. Il segnale ricevuto, le componenti in fase e in quadratura sono disponibili rispettimente all uscita dei dispositivi di campionatura. demodulato nel demodulatore 11, equalizzato nell'equalizzatore 14, e le componenti in fase e in quadratura del segnale equalizzato sono applicate al sstema di rivelazione 19 attraverso i commutatori 17 e 18 in I. Ad ogni istante di segna lazione. il sistema di rivelazione di dati 19 fornisce sulle linee 20 e 21 le componenti del simbolo rivelato, e sulle line 22 e 23 le componenti del segnale d'errore. Le di questo segnale d'errore sono applicate? attraverso i commutatori 24 e 25 in posizione IT all'equalizzatore 14 che ne deriva segnali di comando per regolare i suoi coefficienti.

Nel funzionamento in regime di dati, i coefficienti del-1 'equalizzatore sono stati innanzi tutto tegolati esattamente valori i piu vicini possibile a valori ottimali durante un periodo di inizializzazione, il sistema di rivelazione di dati 19 fa pochissimi errori di rivelazione e il segnale d'errore ohe esso fornisce assicura la convergenza dell Equalizzatore , cio? un funzionamento dell'equalizzatore

Quando i coefficienti dell'equalizzatore non sonostati rgolati correttamente prima della trasmissione dei dati , sia perch? il ricevit?re no a approfittato del periodo di inizializzazione della rete sia perch? l' ? andata perduta, come si ? visto in precedenza, si verifica un gran numero di errori di rivelazione e il segnale d'errore fornito. dal sistema di rivelazione di dati 9 non assicura pi? 1a convergenza dell' equalizzatore. Diventa quindi necessario inizializzare l' equalizzatore.

Secondo il procedimento dell'invenzione, l'equalizzatore viene inizializzato regolando i suoi coefficienti per mezzo.

di segnali di controllo derivati non dal segnale d'errore fornito dal sistema di rivelazione di dati, ma dal segnale d'errore fornito dal generatore d'errore dell'invenzione.

Facendo riferimento alla fig. 1, durante il funzionamento in regime di inizializzazione, i commutatori 17r. 18 , 24 e 25 sono nella posizione TT. Le componenti in fase e in quadratura del segnale equalizzato sono applicate al generatore d'errore 30. rispetti vamente attraverso i commutatori 17 e 18 e le linee 28 e 7Q. II generatore d'errore 30 fornisce un segnale d'errore le cui componenti in fase e in quadratura sono disponibili sulle linee 31 e 37 da dove esse sono applicate, rispettivamente attraverso i commutatori 24 e 75 in posizione 11, all'equalizzatore 1L che ne deriva segnali di controllo per regolare i suoi coefficienti ,

ricevi tore della fig. 1 , 1 segn ale ricevuto ? demodulato prima di essere applicato all'equalizzatore. Gli esperti comprenderanno che l'invenzione ? ugualmente applicabile ai ricevitori nei quali l'equalizzatore riceve come segnale di entrata il segnale di entrata non demodulato.

Prima di descrivere dettagliatamente il generatore d'errore 30. verr? descritto il procedimento dell'invenzione.

I coefficienti degli equalizzatori sono generalmente regolati in modo da minimizzare l'errore quadratico medio chiamato qui e e che si pu? esprimere nella forma nota:

(1) dove E indica la speranza matematica.

|] indica il modulo

z ? il segnale di uscita dell'equalizzatore all'istante di segnalazione nT. e

a ? il simbolo di dati trasmesso all'istante di segnalazione nT.

Il procedimento di regolazione dei coefficienti dell'equalizzatore pi? largamente usato per minimizzare l'errore quadratico medio ? il procedimento detto procedimento del gradiente. Il procedimento del gradiente ? un procedimento di regolazione iterativo definito dalla relazione nota:

(2)

dove ? il vettore dei valori dei coefficienti alla

. iterazione, che m generale coincide con 1 istante di segnalazione ,

? il vettore dei valori dei coefficie alla

iterazione che coincide in generale con i stante di segnalazione,

y ? una costante positiva.

l'equalizzatore all'istante di segnalazione nT, e

* indica la quantit? complessa coniugata.

si noter? che le relazioni (1) e (2) dipendono dal simbolo

trasmesso an. Tuttavia, il ricevitore non dispone di questo trasmesso an ma di un valore stimato di questo

simbolo, fornito dal sistema di rivelazione di dati. La relazione effettivamente impiegata dal ricevitore per regolare i coefficienti dell'equalizzatore ? la relazione seguente derivata direttamente dalla relazione (2)

(3) Nel funzionamento in regime di dati, il valore stimato ?

? uguale al simbolo an con una grandissima probabilit?, la relazione (3) ? id?ntica alla relazione (2) e permette la regolazione dei coefficienti dell'equalizzatore. Se l'equalizzatore richiede una inizializzazione significa che il ricevitore funziona in cattive condizioni, il sistema di rivelazione di dati fa molti errori di rivelazione e il valore stimato

? spesso-diverso dal simbolo an . In tal caso, la relazione (3'. non ? pi? identica alla relazione (T) e non permette pi? una regolazione corretta dei coefficienti dell'equalizzatore.

Secondo l'invenzione , i coefficienti dell'equalizzatore sono regolati in modo da ridurre al minimo la quantit? D(p) che

viene qui chiamata "dispersione d'ordine p", e che ? definita dalla relazione

dove p ? un numero intero positivo, e

R e una costante reale positiva la scelta del cui verr? trattata pi? avanti.

Per minimizzare la dispersione di ordine (p) si regolera i coefficienti dell'equalizzatore con il metodo iterativo definito dalla relazione seguente:

dove B ? una costante positiva,

indica la derivata della dispersione rispetto a C. e

e ? un numero intero positivo che indica il numero dell'i terazione.

Impiegando la notazione vettoriale complessa, il segnale

zn si pu? scrivere nella forma

dove indica il vettore trasposto.

?-

La derivata della dispersione di ordine p si esprime allora nella forma

La relazione (5) si scrive allora:

La relazione si pu? scrivere:

ponendo

La relazione (8) mostra che i coefficienti sono regolati in

modo da tendere ad annullare il prodotto di correlazione

cio? il valore medio del prodotto

La relazione (9) si pu? approssimare con la seguente rela

zione d'iterazione stocastica

La quantit? en definita qui sopra verr? chiamata "segnale d'errore". Il procedimento di regolazione dell'invenzione comprender? quindi le seguenti due tappe principali determinazione del segnale d'errore en definito dalla relazione (10lT e

regolazione dei coefficienti secondo la relazione (9'). Verr? ora descritto pi? dettagliatamente il caso in cui si regolano i coefficienti in modo da ridurre al minimo la disper sione di ordine 1.

Secondo la relazione (4), la dispersione di ordine 1 si scrive:

Il segnale d?errore en diventa

Poich?

la relazione (12) si pu? scrivere:

Per regolare i coefficienti dell'equalizzatore in modo d; minimizzare la dispersione si determiner? innanzi tutto il segnale d'errore en definito dalla relazione ?4? e poi si regoleranno i coefficienti secondo la relazione f9'1

Tl segnale d'errore en ? determinato dal generatore d'errore 30 mentre la regolazione dei coefficienti secondo la rela zione (9') viene effettuata dal dispositivo di regolazione dell?equalizzatore che verr? descritto in seguito con rifer?mento alla figura 6.

?,a fig- 2 illustra una prima forma di realizzazione del generatore d'errore 30 secondo l'invenzione. Le componenti in fase e in quadratura del segnale equalizzato zn chiamate qui rispettivamente sono applicate, attraverso le linee 28 e 29 ffig. l>r alle entrate di un rivelatore di fase digitale. 40. Questo e un disposirivo di per se noto che riceve come entrate le componenti di un segnale e fornisce alla sua uscita la fase, di questo segnal e. Una descrizione dettagliata di un rivelatore di fase digitale e data, ad esempio, nel brevetto francese N. 71 47850 pubblicato con il N. 2 164 544. Il rivelatore di fase 40 fornisce il valore di fase che ? applicain a una memoria permanente 41. La memoria permanente 41 contieni una tabella di seni e di coseni e fornisce in risposta all'ap-1 plicazione di i valori di R cos e R sen rispettivamen te su linee 42 e 43. Un tale impiego di una memoria permanente e Oggi molto esteso e non si ritiene necessario fornire ulterio dettagli. quant? sono appl e ri? spettivamente all'entrata f?1 di due sottrattori (/1 p /5 le cui entrate (+) sono collegate rispettivamente alle linee 28 e 29. Il sottrattore 44 fornisce sulla linea 3 1 (fig. 1 ) la quantit? chiamata qui

- - -

(15)

Il sottrattore 45 fornisce sulla linea 32 (fig. 1) la

quantit? chiamata qui

.

Le auantit? sono le componenti in fase e in

quadratura del segnale d'errore en definito dalla relazione

(14).

Nella fig. 3, costituita dalle figg. 3A e 3B, ? illustrat a

una seconda forma di realizzazione del generatore d'errore 30

nel quale il segnale d'errore ? ottenuto per dicotomia.

Prima di descrivere il dispositivo della figura 3. verr?

data una spiegazione dei principi operativi facendo riferiment

al diagramma di fig. 4. In auesto diagramma ? indicato il punto

Zn che rappresenta il segnale equalizzato zn ed ? definito dal

sue coordinate cartesiane E' stato anche tracciato

un cerchio di raggio R (per comodit? e rappresentato solo un

vettore. e del cerchio di raggio R , e VN WN le coordinate

cartesiane di . Si comprender? che il

rappresenta il segnale d'errore definito dalla relazione (14). Si ha

Le coordinate del punto U sono determinate per dicotomia nel modo seguente:

Ogni dicotomia inizia con una fase di inizializzazione

seguita da diverse iterazioni.

Inizializzazione

Si determinano due punti aventi la stessa fase di Z , uno

posto all'interno del cerchio e di coordinate 1.

e l'altro posto all'esterno del cerchio e di coordinate

A questo scopo si calcola la distanza ? tra il punto e

il cerchio

r

-

Si fa quindi la prima iterazione:

-

Iterazioni

Si supponga che si desideri passare da

Si calcola

e si effettua l'iterazione

Dopo N iterazioni si ottengono le coordinate V , W del punto U con un'approssimazione molto buona. In pratica, la dicotomia converge molto bene dono sei o sette iterazioni.

Dopo che le coordinate V e WN sono state determin'ate per dicotomia, le componenti del segnale d'errore vengono ottenute secondo le relazioni (17).

Si noter? che la frequenza delle iterazioni dipende solo dalla velocit? di funzionamento dei diversi componenti impiegati.

Facendo riferimento alla fig. 3, la componente zn dispo nibile sulla linea 28 ? applicata alla posizione I di un commutatore 46 la cui uscita ? applicata attraverso la linea 47 alle due entrate di un moltiplicatore 48 la cui uscita e collegata a un ?entrata di un addizionatore 49. La componente 7. disponibile sulla linea 29 e applicata alla posizione T di un commutatore Sfl la c i liceit? e applicata attraverso la linea SI alle due entrate di un moltiplicatore 52 la cui uscita ? collegata all'altra entrata dell'addizionatore 49. L'uscita dell'addizionatore 49 ? applicata all'entrata (+) di un sottrattore 53 la cui entrata (?) riceve la quantit? R , L'uscita del sottrattore 53 ? applicata a un dispositivo di determinazione di segno 54. L'uscita del dispositivo 54 ? collegata a un'entrata di ciascuna di quattro porte AND 56, 57, 58 e 59. L'uscita del dispositivo 54 ? inoltre, attraverso un invertitore 60, a un entrata di ciascuna di quattro porte AND 61. 62. 63 e 64. L 'uscita del dispositivo 54 ? pure collegata, attraverso una linea 65. un'entrata di ciascuna di due porte AND 66 e 67. L?uscita dell'invertitore 60 ? collegata, attraverso una linea 68T a un'en trata di ciascuna di due porte AND 69 e 70. Le uscite delle porte AND 56 e 61 sono applicate alle entrate di una porta OR Le uscite delle porte AND 5.7 e 62 sono applicate alle entrate di una porta OR?72 Le uscite delle porte AND 58 e 63 sono applicate alle entrate di una porta OR 73. Le uscite delle porte AND 59 e 64 sono applicate alle entrate di una porta0R 74. uscite delle porte AHD 66 e 69 sono applicate alle entrate di una porta OR 75 e le uscite delle porte AND 67 e 70 sono applicate alle entrate di una porta OR 76 .La linea 47 ? inoltre collegata all'altra entrata delle porte AND 56 e 63 e a un?entrata di un moltiplicatore 77 che riceve sulla sua altra entrata la quantit? K. L 'uscita dei moltiplicatore 77 ? collegata alla posizione I di un commutatore 78 la cui uscita ? collegata all'altra entrata della porta 61. La linea 5I ? collegata al l' altra entrata delle porte AND 57 e 64 e a? un entrata di un moltiplicatore 79 che riceve sulla sua altra entrata la quantit? K. L?uscita del moltiplicatore 79 ? collegata alla posizione I di un commutatore 80la cui uscita ? collegata all ' altra entrata della porta AND L'altra entrata della porta AND 58 ? collegata all' uscita di un commutatore 81 la cui posizione I riceve la quantit? 0. L?altra entrata della porta AND 59 e collega all'uscita di un commutatore 82 la cui posizione I riceve la quantit? 0. L 'uscita della porta OR 71 e collegata, attraverso una linea 83, all'altra entrata della porta AND 69 e all'entrata di un elemento di ritardo 84 la cui uscita e collegata alla posizione II del commutatore 78. L'uscita della porta QR 72 ? collegata , attraverso una linea 85, all'altra entrata della porta AND 70 e all'entrata di un elemento di ritardo 86 la cui uscita ? collegata alla posizione Il del commutatore 80. L'uscita della porta OR 73 ? collegata, attraverso una linea Seall'altra entrata della porta AND 66 e all'entrata di un elemento di ritardo 88 la cui uscita ? collegata alla posizi II del cominutatore 8L. L'uscita della porta OR 74 e collegata, attraverso una Linea 8.9, all'altra entrata della porta AND 67 all'entrata di un elemento di ritardo 90 la cui uscita ? collegata alla posizione II del commutatore 82 L'uscita della porta OR 75 ? collegata a un'entrata di un addizionatore 91 1 cui altra entrata ? collegata alla linea 47 attraverso una linea 92. Riuscita dell'addizionatore 91 ? moltiplicata per la quantit? 1/2 in un moltiplicatore 93. L'uscita del moltiplicatore 93 ? collegata all' entrata di un elemento di ritardo 94 la cui uscita ? collegata attraverso una linea 91 alla posizione II del commutatore 46. Liuscita del moltiplicatore 93 ? inoltre colle? gata a un'entrata di una porta AND 96 La cui altra entrata riceve un segnale di trasferimento attraverso una linea 97.

L'uscita della porta AND 96 ? collegata all'entrata (-) di un sottrattore 98 la cui uscita ? collegata alla linea 31 (fi 1). L'entrata (+) del sottrattore 98 ? collegata all'uscita di un registro 99 la cui entrata e collegata alla linea 28 attraverso una linea non rappresentata. L'uscita della porta OR 76 co a un'entrata di un addizionatore 100 la cui altra entrata ? collegata alla linea 51 attraverso una linea 101. L'uscita dell'addizionatore 100 ? moltiplicata per la quantit? 1/2 in un moltiplicatore 102. L'uscita de1 moltiplicatore 102 collegata all'entrata di un elemento di ritardo 103 la cui uscita ? collegata attraverso una linea 104 alla posizione II del commutatore 50. L'uscita del moltiplicatore 102 ? inoltre collegata a un'entrata di una porta AND 105 la cui altra entrata riceve il segnale di trasferimento attraverso la linea 97.

L'uscita della porta AND 105 ? collegata all'entrata (-) di un sottrattore ?06 la cui uscita ? collegata alla linea 32 (figui 1 ) . L ' entrata ( ) del sottrattore 106 ? collegata all'uscita di un registro 1071a cui entrata ? collegata alla linea 29 attraverso una linea non rappresentata. Gli elementi di ritardo 84., 86, 88., 90, 9? e 103 introducono un ri tardo uguale intervallo di tempo che separa due iterazioni success?ve.

Verr?a ora descritto il funzionamento del dispositivo della figura 3, Durante l'linizializzaizone della dicotomia, i commutatori 46, 50, 78 8Q 81 e 82 sono nells posizione I. La componente zi,n disponibile sulla linea 28 ? applicata al molti. -plicatore 48 che fornisce alla sua uscita la quantit?

N

Simultaneamente, la componente disponibile sulla linea 29 ?

- -

applicata al moltiplicatore 52 che fornisce alla sua uscita la quantit? All'uscita del sottrattore 53 si ottiene la distanza ?o definita dalla relazione (18). Anche le componenti z e z sono memorizzate rispettivamente nei registri 99 e 107.

Se la distanza ?o ? negativa, un livello basso appare all'uscita del dispositivo 54 e rende non conduttrici le porte AND 56, 57, 58, 59, 66 e 67 e un livello alto appare all'uscita dell'invertitore 60 e rende conduttrici le porte AND 61, 62, 63, 64, 69 e 70.

La componente z ? moltiplicata per K nel moltiplicatore 77 e la quantit? K z che, secondo la relazione (19), ? uguale a V (1) ? applicata all'entrata dell'addizionatore 91 attraverso le porte 61. 71. 69 e 75.

La componente z viene aggiunta a V (1) nell'addizio natore 91 e all'uscita del moltiplicatore 93 si ottiene la coordinata V1 secondo le relazioni (22). La coordinata ? memorizzata nell'elemento di ritardo 94. Analogamente. all'uscita del moltiplicatore 102 si ottiene la coordinata secondo le relazioni (79), La coordinata W1 ? memorizzata nell'elemento 103. Le coordinate

definite dalle relazioni (19) sono memorizzate rispettivamente negli elementi 88r 90, 84 e 86.

Si osserver? che, nel caso che la distanza ?o sia positiva' all'uscita dei moltiplicatori 93 e 102 si ottengono le coordinate V1 e W1 definite dalle relazioni (21) .Alla fine dell'inizializzazione della dicotomia, i commutatori 46, 50, 78, 80, fi 1 e 82 sono nella posizione II e vengono eseguite le iterazioni successive. Verr? ora descritta l'iterazione con la quale i valori Vn e Wn diventano, rispettivamente, V n e W n+l'inizio di questa iterazione, i valori V n W n Vinf (n), Winf (n ) sono disponibili rispettivamente all'uscita degli elementi 94. 103. 88-, 90, 84 e 86.

La coordinata Vn ? applicata al moltiplicatore 48 attraverso la linea 95 e il commutatore 46 in posizione II. e la coordinata Wn e applicata al moltiplicatore 52 attraverso la linea 104 e il commutatore 50 in posizione II. All'uscita del sottrattore 53 si ottiene il valore della distanza ?n definiti dalla relazione ?731.

Se la distanza ?n ? negativa, la coordinata V (n) disponibile all'uscita dell'elemento 84, e che secondo le relazioni (251 ? uguale a V fn+ll, ? applicata all'entrata dell'addizionatore 91 attraverso il commutatore 7R in posizione TT, e le porte 6? 71, 69 e 75. La coordinata V (n 1) viene aggiunta alla

coordinata VN che ? disponibile all'uscita dell'elemento 94 e che ? applicata all'addizionatore 9 attraverso La linea 95, ? commutatore 46 in posizione II e la linea 92. All'uscita del moltiplicatore 93 si ottiene la coordinata Vn+1 secondo le relazioni (27). Analogamente, all'uscita del moltiplicatore 10 si ottiene la coordinata W secondo le relazioni (27). Si osserver? che nel caso che la distanza ?o sia positiva, si ottengono le coordinate V n e W n definite dalle relazioni (26) all'uscita dei moltiplicatori 93 e 102.

Dopo N iterazioni, le coordinate VN e WN sono disponibili all'uscita dei moltiplicatori .93 e 102 e un segnale di trasferimento ? applicato sulla linea 97 e rende conduttrici le porte AND 96 e 105. La coordinata VN che ? cos? disponibile all'uscita della porta AND 96 ? sottratta dal valore di z trasferita dal registro 99 nel sottrattore 98 e sulla linea 31 si ottiene la componente ei nel segnale d'errore. Analogamente, all'uscita del sottrattore 106, sulla linea 31, si ottiene la compo nente eq,n del segnale d'errore.

Le componenti ei ed eq del segnale d'errore sono applicate all'equalizzatore 14 attraverso le linee 31 e 32, i commutatori 24 e 25 in posizione II e le linee 26 e 27.

L'equalizzatore 14 ? un equalizzatore complesso adattivo di cui si trover? una descrizione dettagliata nel brevetto france se N. 73 26404 depositato dalla richiedente il 12 luglio 1973, pubblicato con il N. 2 237379 e che ? rappresentato schematicamente in fig. 5.

I l segnale zn ottenuto all'uscita dell'equalizzatore all'istante di segnalazione nT viene espresso convenzionalmente nel seguente modo

dove M rappresenta il numero di prese dell equalizzatore,

i dell' , e

y il segnale ricevuto demodulato presente sulla m presa.

Nel caso diun ricevitore DSB?QC le quantit?

sono delle quantit? complesse

e la relazione (28) si pu? scrivere:

-

L' equalizzatore 14 illustrato in fig. 5 impiega le relazioni (29) e (10). Esso comprende due linee di ritardo a M prese 1 10 p 1 1 1 nel quali sono memorizzate rispettivamente le componenti, in fase e In quadratura del segnale ricevuto demodulata. Il ritardo tra due prese adiacenti e uguale al periodo di segnalazione T. Le prese della linea di ritardo 1 10 sono collegate rispettivamente a una prima entrata di M moltiplicatori L12-, .... , 113 , ... , 114 e a una prima entrata di M moltiplitatori ? , 11A 117. Le seconde entrate dei moltiplicatori 112?. . 11.3, ...? 114 ricevono rispettivamente i valori c 1 .... c m ...c M mentre le seconde entrate dei moltiplicatori 115, 116, 117 ricevono rispettivamente i valori di dm dM Le prese della linea di ritardo 111 sono collegate rispettivamente a una prima entrata di M moltiplicatori 118, 119, 120, e a una prima entrata di M molti plicatori 121, 122, 123. Le seconde entrate dei moltiplicatori 118. 119, 120 ricevono rispettivamente i valori c1. c . c mentre le seconde entrate dei moltiplicatori 121. 122. 123 ricevono rispettivamente i valori d 1 d m d Le uscite dei moltiplicatori 112, .... 114 sono sommate in un sommatore 124. Le uscite dei molti plicatori 115. 117 sono sommate in un sommatore 125. Le uscite dei moltiplicatori 118. 120, sono sommate in un sommatore 126. Le uscite dei moltiplicatori 121, ...,?23 sonc sommate in un sommatore 127. L'uscita del sommatore 127 ? sottratta da quella del sommatore 124 in un sottrattore 128 la cii uscita ? collegata alla linea 15. Le uscite dei sommatori 125 ? 17.6 sono sommate in un addizionatore 129 la cui uscita ? colle gata alla linea 16. Si noter? che sulle, linee 15 e 16 si ot? tengono rispettivamente le componenti z i, secondo le

relazioni e . I coefficienti dell'equalizzatore sono regolati da un dispositivo di regolazione dei coefficienti 130 che riceve le componenti del segnale d'errore rispettivamente

attraverso le linee 26 e 27 e che verr? descritto brevemente con riferimento alla fig- 6.

I coefficienti dell'equalizzatore sono regolati secondo il procedimento definito dalla relazione (9') che viene riportata

di nuovo qui sotto:

(9 )

dove rappresenta il vettore dei valori dei coefficienti

C o ... C m CM dell'equalizzatore alla iterazione.

Cn rappresenta il vettore dei valori di C o ...C M alla esima .

n iterazione.

en ? il segnale d'errore le cui componenti sono e ed

e , e

q,n

yn ? il vettore dei segnali memorizzati nell'equalizzatore

all 'istante di segnalazione n? cio? il vettore dei segnali yn

I coefficienti C m sono dei coefficienti complessi

Il segnale d'errore en si pu? scrivere:

Il segnale yn ? un segnale complesso

Considerando le relazioni (31). (32) e (33) si pu? otte-

nere,a partire dalla relazione (9'),

per n = 1, 7., ... M.

Il dispositivo di regolazione dei coefficienti 130 mette in pratica la relazioni (141 a (1S1 Por semplicit?; in fig fi sono stati illustrati solo i circuiti associati alla regolazione de;L coefficienti cm e

La componente e dal generatore d'errore 30 ? applicata, attraverso la linea 26 r a una prima entrata di due moltipilcatori 131 e 132. La seconda entrata del moltiplicatore 13J riceve la componente presa della linea di ritardo 11?. All'uscita del moltiplicatore 131 si ottiene il La componente e fornita dal generatore

30 ? applicata attraverso la linea 27 a una prima entrata di due moltiplicatori 133 e 134. La seconda entrata del moltiplicatore 134 riceve la componente presa della linea di ritardo 111. All'uscita del moltiplicatore 134 si ottiene il prodotto che viene sommato al prodotto

fornito dal moltiplicatore 131 in un addizionatore 135. L'uscita dell 'addizionatore 135 ? moltiplicata per la quantit? ? in un moltiplicatore 136 che fornisce il di controllo

che viene sottratto dal valore memorizzato in un accumulatore 137. L'accumulatore 137 contiene allora il nuovo valore che ? applicato ai moltiplicatori 113 e 119

attraverso la linea 138.

La seconda entrata del moltipiicatore 133 riceve la componente mentre la seconda entrata del moltiplicatore 132 riceve la componente L'uscita del moltiplicatore 132 ? sottratta dall'uscita del moltiplicatore 133 in un sottrattore 139 la cui uscita ? moltiplicata per la quantit? ? in un moltiplicatore 140. All?uscita del moltiplicatore 140 si ottiene il segnale di controllo:

che viene sottratto dal valore memorizzato in un accumulatore 141. L' accumulatore 141 contiene allora il nuovo valore che ? annlicato ai moltiplicatori 116 e 122 attraverso la linea 142.

E ' stato finora descritto dettagliatamente il procedimento dell'invenzione nel caso in cui i coefficienti dell 'equalizzatore sono regolati in modo da minimizzare la dispersione di ordine 1 , D(1) .

Secondo la relazione (4), la dispersione di ordine 2 si scrive ;

segna ? espresso dalla relazione

Il procedimento di regolazione dei coefficienti dell'equa lizzatore comprende due fasi principali , e cio? determinazione del segnale d'errore e e

regolazione dei coefficienti secondo la relazione (Q'1. Solo la fase di determinazione del segnale d'errore differisce da quella descritta precedentemente; tuttavia, gli esperti potranno applicare con facilit? la relazione seguendo i principi della descrizione precedente. TI segnale d'errore definito dalla relazione (37) si determina pi? facilmente del segnale d'errore definito dalla relazione (14). ma non permette una regolazione dei coefficienti altrettanto rapida. La minimizzazione della dispersione di ordine 3 porta alla determinazione di un segnale d'errore pi? complesso. Gli esperti comprenderanno che la scelta dell'ordine della dispersione ? il risultato di un compromesso tra la rapidit? della regolazione e la complessit? del generatore d'errore necessario per determinare il segnale d'errore.

Verr? ora descritto il valore di R.E' evidente che la modifica di R in ?R, dove a ? un numero positivo, comporter? 1a modifica di C in in regime permanente. Il valore di R controlla quindi unicamente l'amplificazione dell 'equalizzatore. Se la costellazione trasmessa ? nota, si pu? determinare facil mente il valore di P che dar? l'amplificazione ideale dell'e? qualizzatore. Ad esempio, nel caso della disparsione di ordine 1 nel la relazione si d imostrare che si ottiene

2

1 6 stati si ottiene R = 3, 3 4

Sar? ovvio per l'esperto che. sebbene l'invenzione sia stata mostrata e descritta in modo particolareggiato relativamente ad una sua forma di realizzazione preferita, numerose

Claims (1)

1. RIVENDICAZIONI

   1. In un ricevitore di dati per un sistema di trasmissione di dati sincrono nel quale i simboli di dati sono trasmessi alla frequenza di segnalazione 1/T impiegando una modulazione a doppia banda laterale-portanti in quadratura, detto ricevitore comprendendo un equalizzatore complesso adattivo avente diversi efficienti, un procedimento per inizializzare l'equalizzatore, caratterizzato dal fatto di consistere nella regolazione dei coefficienti dell'equalizzatore in modo da minimizzare la quantit?

   dove E indica la speranza matematica,

   z ? il segnale equalizzato all'istante di segnalazione rT. R ? u costante reale positiva , e

   p ? un numero intero positivo.

   2 .Procedimento secondo la rivendicazione 1 caratterizza to dal fatto di comprendere le fasi di applicare il segnale ricevuto dal canale di trasmissione all'equalizzatore, generare un segnale d'errore a partire dal segnale equalizzato. il segnale d'errore e generato all'istante di segnalazione nT. dove n pu? variare da zero all'infinito, essendo definito dall relazione

   regolare i coefficienti dell'equalizzatore in modo da tendere ad annullare il prodotto di correlazione

   ? il vettore dei segnali memorizzati nell?equalizzator

   * indica la quantit? complessa coniugata.

   3. In un ricevitore di dati per un sistema di trasmissione di dati sincrono in cui i simboli di dati sono trasmessi alla frequenza di segnalazione 1/T impiegando una modulazione a doppia banda laterale-portanti in quadratura, detto ricevitori comprendendo un equalizzatore complesso adattivo avente diversi coefficienti, un procedimento per inizializzare 1 'equalizzatore, caratterizzato dal fatto di consistere nella regolazione dei dell 'equalizzatore in modo da minimizzare la quantit?

   dove E indica la speranza matematica,

   zn ? il segnale equalizzato all'istante di segnalazione nT, R ? una costante rpalp positiva

   p ? un numero intero positivo.

   dal fatto di comprendere le fasi di applicare il segnale rice vuto dal canale di trasmissione all'equalizzatore , generare un segnale d'errore a partire dal segnale equalizzato, il segnale d'errore en generato all'istante di segnalazione nT, dove n varia da 0 all'infinito, essendo definito dalla relazione

   dove ? la fase del segnale equalizzato zn,

   regolare i coefficienti dell'equalizzatore in modo da tendere ad annullare il prodotto di correlazione

   dove. ? il vettore dai segnali memorizzati nell'equalizzatore

   all'istante nT, e

   * indica la quantit? complessa coniugata

   5 . In un ricevitore di dati per un sistema di trasmissione di dati sincrono nel quale i simboli di dati sono trasmessi alla frequenta di segnalazi one l/T impiegando una modulazione doppia banda laterale-po in quadratura, detto ricevitore

   comprendendo un equalizzatore complesso adattivo avente diversi

   coefficienti, un procedimento per inizializzare l'equalizzatore, caratterizzato dal fatto di comprendere le fasi di applicare il segnale ricevuto dal canale di trasmissione all'equalizzatore, determinare la distanza che separa un primo punto rappresentante il segnale equalizzato in un sistema di coordinate rettangolari da un secondo punto avente la stessa fase di detto primo punto e posto su un cerchio di raggio R, detta distanza essendo chiamata e nel caso in cui il primo punto corrisponde

   al segnale equalizzato all'istante di segnalazione nT, e regolare i coefficienti dell'equalizzatore cos? da tendere ad annullare il prodotto di correlazione

   dove ? il vettore dei segnali memorizzati nell'equalizzatore all'istante nT, e

   * indica la quantit? complessa coniugata.

   6. Procedimento secondo una qualsiasi delle rivendicazioni

   precedenti, caratterizzato dal fatto che il segnale ricevuto ? demodulato prima di essere applicato all'equalizzatore.

   7. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, caratterizzato dal fatto che i coefficienti dell'equalizzatore sono regolati secondo la relazione

   dove rappresentano rispettivamente i vettori dei valori dei coefficienti dell? equalizzatore alla ? alla iterazione, e

   ? ? una costante positiva

   K. In un ricevitore di dati per un sistema di trasmissione di dati sincrono nel quale i simboli di dati sono trasmessi alla frequenza di segnalazione 1/T impiegando una modulazione a

   doppia banda laterale-portanti in quadratura, detto ricevitore comprendendo un equalizzatore complesso adattivo avente diversi

   coefficienti, un dispositivo per inizializzare l'equalizzatore, caratterizzato dal fatto di comprendere mezzi per applicare il

   segnale ricevuto dal canale di trasmissione all'equalizzatore, mezzi per generare un segnale d'errore in rispsota al segnale equalizzato, il segnale d'errore en all'istante di segnalazione nT essendo definito dalla relazione

   mezzi per derivare da detto segnale d'errore dei segnali di controllo per rpgnlarp i r.nefficienti dell'equalizzatore cos? de tendere ad annullare il prodotto di correlazione

   dove yn ? il vettoredei segnali memorizzati nell'equalizzatore all'istante nT, e

   * indica la quantit? complessa coniugata.

   ?. Dispositivo secondo la rivendicazione 8; caratterizzato dal fatto che p=l e dal fatto che detti mezzi per generare il segnale d'errore comprendono mezzi per determinare la fase del segnale equalizzato e mezzi per generare detto segnale d'errore a partire dal segnale equalizzato e dalla fase di questo segnale, all 11stante di segnalazione nT essendo definito dalla relazione.

   do-ve- ? la fase del segnale equalizzato zn

   10?.Dispositivo secondo la rivendicazione 8, caratterizzato dal fatto che p=2 e dal fatto che detto segnale d'errore en ? definito dalla relazione

   11. In un ricevitore di dati per un sistema di trasmissione di dati sincrono nel quale i simboli di dati sono trasmessi alla frequenza di segnalazione 1/T impiegando una modulazione a doppia banda laterale-portanti in quadratura, detto ricevitore comprendendo un equalizzatore complesso adattivo avente diversi coefficienti e che fornisce le componenti in fase e in quadratura del segnale equalizzato, un dispositivo per ini zializzare l 'equalizzatore , caratterizzato dal fatto di comprendere mezzi per generare le compon?nti in fase e in quadratura di un segnaie d'errore a partire dalle componenti i fase e inquadratura del segnale equalizzato, il segnale d?errore e all?istante di segnalazione nT essendo definito dalla relazione

   dove zn ? il segnale equalizzato all'istante di segnalazione n T ?n ? la fase del segnale equalizzato e.

   R ? una costante positiva, e mezzi per derivare da dette componenti in fase e in quadratura del segnale d'errore dei segnali di controllo per regolare i coefficienti dell'equalizzatore cos? da tendere ad annullare il prodotto di correlazione

   dove y ? il vettore dei segnali memorizzati nell' equalizzatore all'istante nT, e

   * indica la quantit? complessa coniugata

   12. Dispositivo secondo la rivendicazione 11, caratterizzato dal fatto che detti mezzi per generare le componenti in fase e in quadratura del segnale d 'errore comprendono mezzi per determinare la fase ?n del segnale zn equalizzato a partire dalle componenti in fase e in quadratura del segnale equalizzato, mezzi per fornire le quantit? R cos ?n e R sen ?n in risposta al valore della fase ?n, R essendo una costante positiva, mezz? per sottrarre la quantit? R cos ?n dalla componente in fase dei segnale eaualizzato e fornire cos? la componente in fase del segnale d'errore, e mezzi per sottrarre la quantit? R sen ?n alla componente in quadratura del segnale equalizzato e fornire cos? la componente in Quadratura di detto segnale d'errore.

   13. Dispositivo secondo la rivendicazione 11, caratterizzato dal fatto che detti mezzi per generare le componenti in fase e in auadratura del segnale d'errore comprendono mezzi per determinare, a partire dalle componenti in fase e in quadratura del segnale equalizzato zn. una prima e una seconda coordinati di un punto in un sistema di coordinate rettangolari avente la stessa fase, del segnale equalizzato zn e posto su un cerchio di raggio R, mezzi per sottrarre detta prima coordinata dalla componente in fase del segnale equalizzato e fornire cos? la componente in fase del segnale d'errore en, e mezzi per sottrarre detta seconda coordinata componente in quadratura del segnale equalizzato, e fornire cos? la componente in quadratura del segnale d'errore en ,

   14. Dispositivo secondo una qualsiasi delle rivendicazioni fJj caratterizzato dal fatto che detti mezzi per regolare i coefficienti dell'equalizzatore comprendono mezzi per regolare detti coefficienti dell'equalizzatore secondo la relazione

   dove rappresentano rispettivamente i vettori dei valori dei coefficienti alla e alla iterazione? e ? ? una costante positiva.