FR3003396A1 - Structures semi-conductrices dotees de regions actives comprenant de l'ingan - Google Patents

Structures semi-conductrices dotees de regions actives comprenant de l'ingan Download PDF

Info

Publication number
FR3003396A1
FR3003396A1 FR1300860A FR1300860A FR3003396A1 FR 3003396 A1 FR3003396 A1 FR 3003396A1 FR 1300860 A FR1300860 A FR 1300860A FR 1300860 A FR1300860 A FR 1300860A FR 3003396 A1 FR3003396 A1 FR 3003396A1
Authority
FR
France
Prior art keywords
layer
layers
growth
semiconductor structure
active region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1300860A
Other languages
English (en)
Other versions
FR3003396B1 (fr
Inventor
Jean-Philippe Debray
Chantal Arena
Heather Mcfavilen
Ding Ding
Li Huang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Priority to TW103107989A priority Critical patent/TWI593135B/zh
Priority to KR1020157026427A priority patent/KR102120682B1/ko
Priority to DE112014001423.0T priority patent/DE112014001423T5/de
Priority to KR1020157026743A priority patent/KR20150132204A/ko
Priority to JP2015562260A priority patent/JP2016513879A/ja
Priority to JP2015562262A priority patent/JP2016513880A/ja
Priority to DE112014001352.8T priority patent/DE112014001352T5/de
Priority to CN201480015241.1A priority patent/CN105051920A/zh
Priority to DE112014001385.4T priority patent/DE112014001385T5/de
Priority to JP2015562261A priority patent/JP2016517627A/ja
Priority to PCT/EP2014/055318 priority patent/WO2014140372A1/fr
Priority to KR1020157026564A priority patent/KR20150130331A/ko
Priority to PCT/EP2014/055314 priority patent/WO2014140370A1/fr
Priority to CN201480015148.0A priority patent/CN105051921A/zh
Priority to PCT/EP2014/055316 priority patent/WO2014140371A1/fr
Priority to CN201480014065.XA priority patent/CN105051918A/zh
Publication of FR3003396A1 publication Critical patent/FR3003396A1/fr
Application granted granted Critical
Publication of FR3003396B1 publication Critical patent/FR3003396B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02505Layer structure consisting of more than two layers
    • H01L21/02507Alternating layers, e.g. superlattice
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

La présente invention concerne des structures semi-conductrices comprenant une région active placée entre une pluralité de couches d'InGaN. La région active peut être au moins sensiblement composée d'InGaN. La pluralité de couches d'InGaN comprend au moins une couche de puits comprenant de l'InwGai1-wN et au moins une couche de barrière comprenant de l'InbGa1-bN placée à proximité de l'au moins une couche de puits. Dans certains modes de réalisation, la valeur de w dans l'InwGa1-wN de la couche de puits peut être supérieure ou égale à environ 0,10 et inférieure ou égale à environ 0,40 dans certains modes de réalisation et la valeur de b dans l'InbGa1-bN de l'au moins une couche de barrière peut être supérieure ou égale à environ 0,01 et inférieure ou égale à environ 0,10. Des procédés de formation de structures semi-conductrices comprennent la croissance de telles couches d'InGaN de façon à former une région active d'un dispositif électroluminescent, tel qu'une DEL. La présente invention concerne également des dispositifs lumineux comprenant de telles DELs.

Description

STRUCTURES SEMI-CONDUCTRICES DOTÉES DE RÉGIONS ACTIVES COMPRENANT DE L'INGAN RÉFÉRENCE CROISÉE À UNE DEMANDE CONNEXE [0001] L'objet de la présente demande concerne la demande de document américain n° (dossier d'avocat n° 3356-10360US(F12/120ICA GLA)) déposée à la même date sous le nom Arena et al., et la demande de document américain n° (dossier d'avocat n° 3356-11802U5 (F13/0208JFD GLA)) déposée à la même date sous le nom Debray et al.
DOMAINE TECHNIQUE [0002] La présente invention concerne des structures semi-conductrices et des dispositifs électroluminescents fabriqués à partir de telles structures semi-conductrices comportant une région active comprenant de l'InGaN, des procédés de fabrication de tels dispositifs électroluminescents ainsi que des dispositifs comprenant de tels dispositifs électroluminescents. CONTEXTE [0003] Les dispositifs électroluminescents tels que des diodes électroluminescentes (DELs) sont des dispositifs électriques émettant un rayonnement électromagnétique sous la forme de lumière visible lorsqu'une tension est appliquée à travers une région active de la DEL entre une anode et une cathode. Les DELs comprennent typiquement une ou plusieurs couches de matériau semi-conducteur, à l'intérieur desquelles les électrons amenés par l'anode et les trous amenés par la cathode se recombinent. À mesure que les électrons et les trous se recombinent à l'intérieur de la région active de la DEL, de l'énergie est libérée sous la forme de photons émis par la région active de la DEL. [0004] La fabrication des DELS peut se faire à partir d'une large gamme de types différents de matériaux semi-conducteurs comprenant, par exemple, les matériaux semiconducteurs III-V et les matériaux semi-conducteurs II-V. La longueur d'onde de la lumière émise par n'importe quelle DEL particulière est fonction de la quantité d'énergie libérée lorsqu'un électron et un trou se recombinent. La longueur d'onde de la lumière émise par la DEL est donc fonction de la différence relative d'énergie entre le niveau d'énergie de l'électron et le niveau d'énergie du trou. Les niveaux d'énergie des électrons et les niveaux d'énergie des trous sont au moins en partie fonction de la composition des matériaux semiconducteurs, du type et de la concentration du dopage, de la configuration (c'est-à-dire de la structure et de l'orientation des cristaux) des matériaux semi-conducteurs ainsi que de la qualité des matériaux semi-conducteurs à l'intérieur desquels les électrons et les trous se recombinent. La longueur d'onde de la lumière émise par une DEL peut donc être adaptée au choix en adaptant au choix la composition et la configuration des matériaux semi-conducteurs contenus à l'intérieur de la DEL. [0005] On sait comment fabriquer dans l'art des DELs comprenant des matériaux semi-conducteurs III-V, tels que des matériaux en nitrure du Groupe III. De telles DELs au nitrure du Groupe III sont connues pour leur capacité à émettre un rayonnement dans les régions visibles du bleu et du vert du spectre de rayonnement électromagnétique ainsi que pour leur possible utilisation à une puissance et une luminosité relativement élevées. RÉSUMÉ SUCCINCT [0006] Le présent résumé est destiné à introduire une sélection de concepts sous une forme simplifiée. Ces concepts sont décrits plus en détail dans la description détaillée d'exemples de réalisation de la description suivante. Le présent résumé ne vise pas à identifier les caractéristiques principales ou les caractéristiques essentielles de l'objet revendiqué ni à limiter la portée de l'objet revendiqué. [0007] Dans certains modes de réalisation, la présente invention comporte une structure semi-conductrice comprenant une couche de base d'InnGai,N ayant un plan de croissance polaire avec un paramètre de maille de plan de croissance supérieur à environ 3,2 Angstrôms. Une région active est disposée au-dessus de la couche de base, et la région active comprend une pluralité de couches d'InGaN. La pluralité de couches d'InGaN comprend au moins une couche de puits d'In,GaiN, où 0,10<w<0,40, et au moins une couche de barrière d'InbGai_bN, où 0,01<b<0,10. La structure semi-conductrice comprend en outre une couche de blocage des électrons disposée sur un côté de la région active opposé à la couche de base d'Inr,Gai,N, une couche massive de type p disposée sur la couche de blocage des électrons et une couche de contact de type p disposée sur la couche massive de type p. La couche massive de type p comprend de I'InpGai_pN, où 0,01<p<0,08, et la couche de contact de type p comprend de l'IncGai,N, où 0,01<c<0,10. [0008] Dans des modes de réalisation supplémentaires, la présente invention comprend des dispositifs électroluminescents fabriqués à partir de telles structures semiconductrices. [0009] Par exemple, dans des modes de réalisation supplémentaires, la présente 5 invention comprend un dispositif électroluminescent comprenant une couche de base d'InnGai_ nN ayant un plan de croissance polaire avec un paramètre de maille de plan de croissance supérieur à environ 3,2 Angstrôms. Une région active est disposée au-dessus de la couche de base, et la région active comprend une pluralité de couches d'InGaN et la pluralité de couches d'InGaN comprend au moins une couche de puits et au moins une couche de barrière. Le 10 dispositif comprend en outre une couche de blocage des électrons disposée au-dessus de la région active, une couche massive d'InpGai_pN de type p disposée au-dessus de la couche de blocage des électrons et une couche de contact d'IncGai_nN de type p disposée au-dessus de la couche massive d'InpGal_pN de type p. Une énergie de contrainte minimale requise du dispositif électroluminescent peut en outre s'élever à environ 4500 (ua) ou moins. 15 [0010] Dans encore d'autres modes de réalisation, la présente invention comprend des procédés de fabrication de telles structures semi-conductrices et de tels dispositifs électroluminescents. Par exemple, dans certains modes de réalisation, la présente invention comprend un procédé de formation d'une structure semi-conductrice dans lequel une couche de base d'InnGai,N est prévue dont le plan de croissance polaire présente un paramètre de 20 maille de plan de croissance supérieur à environ 3,2 À. Une pluralité de couches d'InGaN est crûe pour former une région active au-dessus de la couche de base. La croissance de la pluralité de couches d'InGaN comprend la croissance d'au moins une couche de puits d'In,Gai,N, où 0,10<w<0,40 et la croissance d'au moins une couche de barrière d'InbGai_bN sur l'au moins une couche de puits, où 0,01<b<0,10. Le procédé comprend en 25 outre la croissance d'une couche de blocage des électrons au-dessus de la région active, la croissance d'une couche massive d'InpGai_pN de type p au-dessus de la couche de blocage des électrons, où 0,01<p<0,08 et la croissance d'une couche de contact d'IncGai_eN de type p au-dessus de la couche massive d'InpGal_pN de type p, où 0,000,10. BRÈVE DESCRIPTION DES DESSINS 30 [0011] La figure 1 A est une vue en côté simplifiée d'une structure semi-conductrice comprenant une ou plusieurs couches de puits d'InGaN et une ou plusieurs couches de barrière d' InGaN placées dans une région active de la structure semi-conductrice selon les modes de réalisation de la présente invention. [0012] La figure 1B est un schéma simplifié illustrant les différences relatives de niveau d'énergie de la bande conductrice dans un schéma de bande d'énergie adapté aux 5 différents matériaux présents dans les diverses couches de la structure semi-conductrice de la figure 1A. 100131 La figure 2A est une vue en côté simplifiée d'une autre structure semiconductrice similaire à la structure semi-conductrice de la figure 1A, mais comprenant en outre une couche d'arrêt des électrons située entre une région active et une couche de base de 10 la structure semi-conductrice. [0014] La figure 2B est un schéma de bande conductrice simplifié pour la structure semi-conductrice de la figure 2A. [0015] La figure 3A est une vue en côté simplifiée d'une autre structure semiconductrice similaire à la structure semi-conductrice de la figure 1A, mais comprenant en 15 outre une couche de libération de contrainte disposée entre une région active et une couche de base de la structure semi-conductrice. 100161 La figure 3B est un schéma de bande conductrice simplifié pour la structure semi-conductrice de la figure 3A. [0017] La figure 4A est une vue en côté simplifiée d'une autre structure semi20 conductrice similaire à la structure semi-conductrice de la figure 1A, mais comprenant en outre de minces couches de barrière de GaN supplémentaires placées à l'intérieur de la région active de la structure semi-conductrice. [0018] La figure 4B est un schéma de bande conductrice simplifié pour la structure semi-conductrice de la figure 4A. 25 [0019] La figure 5A est une vue en côté simplifiée d'une autre structure semi- conductrice similaire à la structure semi-conductrice de la figure 1A, mais comprenant en outre une structure de débordement de puits placée à l'intérieur de la région active de la structure semi-conductrice. [0020] La figure 5B est un schéma de bande simplifié pour la structure semi30 conductrice de la figure 5A. [0021] La figure 6A est une vue plane en élévation simplifiée d'une structure semiconductrice intermédiaire pouvant être utilisée pour fabriquer un modèle de croissance utilisé pour la fabrication de structures semi-conductrices selon les modes de réalisation correspondant aux procédés de la présente invention. [0022] La figure 6B est une vue en côté en coupe transversale partielle de la structure semi-conductrice intermédiaire de la figure 6A. [0023] La figure 6C est une vue en côté en coupe transversale partielle d'un modèle de croissance pouvant être utilisé pour fabriquer des structures semi-conductrices selon les modes de réalisation correspondant aux procédés de la présente invention. [0024] La figure 6D illustre des couches d'un empilement de croissance déposé épitaxialement sur un modèle de croissance comme celui de la figure 6C. [0025] La figure 7 est une vue en côté en coupe transversale partielle d'un dispositif électroluminescent fabriqué à partir de structures semi-conductrices selon les modes de réalisation correspondant aux procédés de la présente invention. [0026] La figure 8 est une vue en côté en coupe transversale partielle d'un dispositif électroluminescent supplémentaire fabriqué à partir de structures semi-conductrices selon les modes de réalisation correspondant aux procédés de la présente invention. [0027] La figure 9 est un graphique illustrant la relation entre l'efficacité quantique interne et l'énergie de contrainte totale des structures semi-conductrices formées selon les 20 modes de réalisation correspondant aux procédés de la présente invention. [0028] La figure 10A est une vue en côté simplifiée d'une DEL connue dans l'art comprenant des couches de puits d'InGaN et des couches de barrière de GaN placées dans une région active de la DEL. [0029] La figure 10B est un schéma de bande conductrice simplifié pour la DEL de 25 la figure 10A. [0030] La figure 11 A est un graphique illustrant les bords de bande calculés pour la bande conductrice et la bande de valence avec une tension nulle appliquée traversant la région active de la DEL de la figure 10A, les calculs obtenus utilisant un modèle de calcul de la DEL. 30 [0031] La figure 11B est un graphique similaire à celui de la figure 11A, mais illustrant les bords de bande calculés pour la bande conductrice et la bande de valence avec une densité de courant de 125 A/cm2 circulant à travers la région active de la DEL provoquée par la tension appliquée traversant la région active. [0032] La figure 11C est un graphique illustrant l'intensité calculée du rayonnement émis en fonction de la longueur d'onde pour chaque couche de puits quantique d'InGaN 5 prévue dans la DEL de la figure 11A. [0033] La figure 11D est un graphique illustrant l'efficacité d'injection de porteurs calculée en fonction de la densité de courant appliquée à travers la région active de la DEL de la figure 11A. [0034] La figure 11E est un graphique illustrant l'efficacité quantique interne 10 calculée en fonction de la densité de courant appliquée à travers la région active de la DEL de la figure 11A. [0035] La figure 12A est une vue en côté simplifiée d'une DEL de la présente invention similaire à celle de la figure 1 A et comprend des couches de puits d'InGaN et des couches de barrière d'InGaN placées dans une région active de la DEL. 15 [00361 La figure 12B est un schéma de bande conductrice simplifié pour la DEL de la figure 12A. [0037] La figure 13A est un graphique illustrant les bords de bande calculés pour la bande conductrice et la bande de valence avec une tension nulle appliquée traversant la région active de la DEL de la figure 12A, les calculs obtenus utilisant un modèle de calcul de 20 la DEL. [0038] La figure 13B est un graphique similaire à celui de la figure 13A, mais illustrant les bords de bande calculés pour la bande conductrice et la bande de valence avec une densité de courant de 125 AJcm2 circulant à travers la région active de la DEL provoquée par la tension appliquée traversant la région active. 25 [0039] La figure 13C est un graphique illustrant l'intensité calculée du rayonnement émis en fonction de la longueur d'onde pour chaque couche de puits quantique d'InGaN prévue dans la DEL de la figure 13A. [0040] La figure 13D est un graphique illustrant l'efficacité d'injection de porteurs calculée en fonction de la densité de courant appliquée à travers la région active de la DEL de 30 la figure 13A. [0041] La figure 13E est un graphique illustrant l'efficacité quantique interne calculée en fonction de la densité de courant appliquée à travers la région active de la DEL de la figure 13A. 100421 La figure 14 illustre un exemple de dispositif lumineux comprenant une DEL selon la présente invention. DESCRIPTION DÉTAILLÉE 100431 Les dessins illustrés dans la présente invention ne visent pas à représenter des vues réelles de quelconques matériaux semi-conducteurs, structures ou dispositifs particuliers, mais sont simplement des représentations idéalisées utilisées pour décrire des 10 modes de réalisation de la présente invention. [0044] La figure 1 A illustre un mode de réalisation d'une structure semi-conductrice 100. La structure semi-conductrice 100 comprend une pluralité de couches de nitrure de Groupe III (par exemple du nitrure d'indium, du nitrure de gallium, du nitrure d'aluminium et leurs alliages) et comprend une couche de base 102, une couche de contact de type p 104 et 15 une région active 106 disposée entre la couche de base 102 et la couche de contact de type p 104, la région active 106 comprenant une pluralité de couches d'InGaN. De plus, la région active 106 comprend au moins une couche de puits d'InGaN et au moins une couche de barrière d' InGaN. Dans certains modes de réalisation, la région active 106 peut être au moins sensiblement composée d'InGaN (mis à part la présence de dopants). La structure semi- 20 conductrice 100 comprend en outre une couche de blocage des électrons 108 disposée au-dessus de la région active 106, une couche massive de type p 110 disposée au-dessus de la couche de blocage des électrons 108 et une couche de contact de type p 104 disposée au-dessus de la couche massive de type p 110. [0045] La couche de base 102 peut comprendre une couche de base d' InnGal_nN 112, 25 dans laquelle un plan de croissance de la couche de base d'InnGai,N 112 est un plan polaire avec un paramètre de maille de plan de croissance supérieur à environ 3,2 Angstrôms. Un dispositif électroluminescent, tel qu'une diode électroluminescente, peut être fabriqué à partir de la structure semi-conductrice 100, tel que décrit en détail par la suite. Cependant, succinctement, un premier contact d'électrode peut être formé au-dessus d'une partie de la 30 couche de base d'InnGai,N 112 et un second contact d'électrode peut être formé au-dessus d'une partie de la couche de contact de type p 104, de telle sorte qu'une tension électrique peut être appliquée entre les contacts d'électrode à travers la région active 106, provoquant ainsi l'émission de rayonnement électromagnétique (par exemple de la lumière visible) par un dispositif électroluminescent fabriqué à partir de la structure semi-conductrice 100. [0046] Les modes de réalisation de structures semi-conductrices de la présente 5 invention, qui comprennent une région active comprenant au moins une couche de puits d'InGaN et au moins une couche de barrière d'InGaN, peuvent être fabriqués à l'aide de divers types de procédés de croissance ou sinon de formation de couches de nitrure de Groupe III tel que l'InGaN. À titre d'exemples non limitatifs, les diverses couches de nitrure de Groupe III peuvent être crûes ou sinon déposées à l'aide d'un ou de plusieurs procédés 10 parmi un procédé de dépôt de vapeur chimique (CVD), un procédé de dépôt de vapeur chimique métalorganique (MOCVD), un procédé d'épitaxie en phase vapeur (VPE), un procédé de dépôt de couche atomique (ALD), un procédé d'épitaxie en phase vapeur hybride (HVPE), un procédé d'épitaxie par faisceau moléculaire (MBE), un procédé de dépôt de couche atomique (ALD), un procédé d'épitaxie par faisceau chimique (CBE), etc. 15 [0047] Dans certains modes de réalisation, les procédés exposés dans tout ou partie de la publication de demande de brevet américain n° US 2010 0176490 Al publiée le 15 juillet 2010 sous le nom de Letertre et al., la publication de demande de brevet américain n° US 2010 0109126 publiée le 6 mai 2010 sous le nom de Arena, la publication de demande de brevet américain n° US 2012 0211870 publiée le 23 août 2012 sous le nom de Figuet et la 20 publication de demande de brevet américain n° US 2012 0225539 publiée le 6 septembre 2012 sous le nom de Figuet, peuvent être utilisés pour cultiver ou sinon déposer les diverses couches de nitrure de Groupe III. De tels procédés peuvent permettre de fabriquer des couches de nitrure de Groupe III, telles que les couches 25 d'InGaN (ainsi que d'autres couches de nitrure de Groupe III optionnelles) présentant des compositions et des épaisseurs similaires à celles décrites ci-dessous. De tels procédés peuvent être utilisés pour former un modèle de croissance 113 permettant ensuite de former des couches de nitrure de Groupe III. [0048] Un exemple d'un tel procédé pouvant être utilisé pour fabriquer le modèle de 30 croissance 113 selon les modes de réalisation de la présente invention est décrit ci-dessous de façon succincte en référence aux figures 6A à 6C. [0049] La figure 6A est une vue plane en élévation d'une structure semi-conductrice intermédiaire 650 utilisée dans la formation du modèle de croissance 113 (de la figure 1A) selon lequel une ou plusieurs structures semi-conductrices et les dispositifs électroluminescents subséquents de la présente invention peuvent être fabriqués et la figure 6B est une vue en coupe transversale simplifiée d'une partie de la structure semi-conductrice intermédiaire 650 utilisée dans la formation du modèle de croissance 113. Le modèle de croissance 113 peut être fabriqué tel qu'exposé dans la publication de demande de brevet américain susmentionnée n° US 2010 0176490 Al et/ou dans la publication de demande de brevet américain n° US 2010 0109126. Tel qu'exposé ici, la structure semi-conductrice intermédiaire 650 peut comprendre un substrat sacrificiel 652, une couche de matériau concordant 654 disposée sur le substrat sacrificiel 652 et une ou plusieurs couches de germination d'InsGai_sN 656, chacune comprenant une couche de matériau en nitrure du Groupe III disposée au-dessus du matériau concordant 654. La ou les couches de germination d'InsGai_sN 656 peuvent servir de « semence » sur lesquelles les diverses couches subséquentes de la structure semi-conductrice 100 décrite peuvent être formées. [0050] La couche de germination d'InsGai_sN initiale peut être formée sur un substrat de croissance initial puis transférée au substrat sacrificiel 652 à l'aide de procédés tels que l'implantation ionique, la formation de liaisons ioniques suivis de la séparation d'une partie de la couche de germination d'InsGai_sN initiale (non illustrée). Le substrat de croissance initial peut comprendre un substrat de croissance caractérisé en ce qu'il comprend un décalage de maille de plan de croissance avec la couche de germination d'InsGai_sN initiale de telle sorte que la couche de germination d'InsGai_sN est formée sous contrainte. Par exemple, le substrat de croissance initial peut comprendre un substrat en saphir comprenant une couche de germination de GaN de gallium polaire, de telle sorte que la couche de germination d'InsGai_sN formée comprend une couche de germination d'InsGai_sN de gallium polaire soumise à une contrainte tensile. [0051] La couche de germination d'InsGai_sN initiale peut être formée ou crûe de telle sorte que la couche de germination d'InsGai_sN comprend un plan de croissance comprenant un plan polaire de nitrures de Groupe III. Par exemple, le plan de croissance peut être formé de telle sorte que la couche de germination d'InsGai_sN comprend un plan de gallium polaire. De plus, la couche de germination d'InsGai_sN initiale peut être crûe ou sinon formée de telle sorte que la composition de la couche de germination d'InsGai_sN est de 0,05<s<0,10. La couche de germination d'InsGai_sN peut également être crûe ou sinon formée pour atteindre une épaisseur supérieure à environ deux cents nanomètres (200 nm). La couche de germination d'InsGai_sN est cependant formée de telle sorte que la couche de germination d'InsGai_sN ne dépasse pas l'épaisseur minimale requise de la couche de germination d'InsGai_sN correspondant à l'épaisseur à laquelle la contrainte s'exerçant dans la couche de germination d'InsGa1N se détend du fait de la formation de défauts supplémentaires. Ce phénomène est généralement appelé dans l'art séparation de phase. C'est pourquoi la couche de germination d'InsGai_sN peut comprendre un matériau de germination de haute qualité sous contrainte. [0052] À titre d'exemple et non de limitation, le procédé connu dans l'industrie sous le nom de procédé SMART-CUT peut être utilisé pour transférer la couche de germination d'InsGai_sN 656 vers le substrat sacrificiel 652 en utilisant la couche de matériau concordant 654 comme couche de liaison. De tels procédés sont décrits en détail, par exemple, dans le document américain n° RE39 484 de Bruel, le document américain n ° 6 303 468 de Aspar et al., le document américain n ° 6 335 258 de Aspar et al., le document 6 756 286 de Monceau et al., le document 6 809 044 de Aspar et al. et le document 6 946 365 de Aspar et al. [0053] Le substrat sacrificiel 652 peut comprendre un matériau homogène ou un matériau hétérogène (c'est-à-dire composite). À titre d'exemples non limitatifs, le substrat de support 652 peut comprendre le saphir, le silicium, les arsenides de Groupe III, le quartz (Si02), le verre de silice fondue (Si02), un matériau composite de céramique de verre (tel que, par exemple, celui commercialisé par Schott North America, Inc. de Duryea, PA, États-Unis sous le nom de marque ZERODURe), un matériau composite de verre de silice fondue (tel que, par exemple, le Si02 TiO2 ou le Cu2-A1203- Si02), le nitrure d'aluminium (AIN) ou le carbure de silicium (SiC). 100541 La couche de matériau concordant 654 peut comprendre, par exemple, un matériau ayant une température de transition de verre (Tg) inférieure ou égale à environ 800 °C. La couche de matériau concordant 654 peut avoir une épaisseur comprise dans une fourchette s'étendant d'environ 0,1 itm à environ 10 lm et, plus particulièrement, d'environ 1 gm à environ 5 iam. À titre d'exemple non limitatif, la couche de matériau concordant 100 peut comprendre au moins un élément parmi un oxyde, un verre de phosphosilicate (PSG), un borosilicate (BSG), un verre de borophosphosilicate (BPSG), un polyamide, un verre déposable par centrifugation (SOG) de siloxane quasi anorganique dopé ou non dopé, un verre déposable par centrifugation anorganique (c'est-à-dire du méthyle, de l'éthyle, du phényle ou du butyle) et un silicate dopé ou non dopé. 100551 La couche de matériau concordant 654 peut être chauffée à l'aide, par exemple, d'un four, d'un fourneau ou d'un réacteur de dépôt, pour atteindre une température suffisante jusqu'à réduire une viscosité de la couche de matériau concordant 654 pour la refusion de la couche de matériau concordant 654, amenant la ou les couches de germination d'InsGai_sN 656 à détendre au moins en partie la contrainte du réseau cristallin. La réduction de la viscosité de la couche de matériau concordant 654 permet de réduire voire d'éliminer la contrainte tensile dans la couche de germination d'InsGai_sN 656, formant ainsi une couche de germination d'InsGai_sN 656 comprenant un paramètre de maille de plan de croissance supérieur à environ 3,2 Angstrôms. 100561 Lors de la détente au moins partielle d'une ou de plusieurs couches de germination d'InsGai_sN 656, les couches de germination d'InsGai_sN 656 peuvent être transférées à un substrat de support, avant que le matériau concordant 654 et le substrat sacrificiel 652 soient retirés pour former le modèle de croissance 113 tel qu'illustré sur la figure 1 A et la figure 6C. Plus en détail et en référence à la figure 6B et à la figure 6C, la couche de germination d'InsGai_sN 656 au moins en partie détendue peut être fixée à un substrat de support 658 et le substrat sacrificiel 652 et le matériau concordant 654 peuvent être retirés à l'aide d'un ou de plusieurs procédés parmi le décollage par laser, la gravure humide, la gravure sèche et le polissage mécanique chimique. [0057] Le substrat de support 658 peut comprendre un matériau homogène ou un matériau hétérogène (c'est-à-dire composite). À titre d'exemples non limitatifs, le substrat de support 658 peut comprendre le saphir, le silicium, les arsenides de Groupe III, le quartz (Si02), le verre de silice fondue (Si02), un matériau composite de céramique de verre (tel que, par exemple, celui commercialisé par Schott North America, Inc. de Duryea, PA, États-Unis sous le nom de marque ZERODURe), un matériau composite de verre de silice fondue (tel que, par exemple, le Si02-Ti02 ou le Cu2-A1203-Si02), le nitrure d'aluminium (AIN) ou le carbure de silicium (SiC). [0058] Comme le montre la figure 6C, dans certains modes de réalisation, le modèle de croissance 113 peut comprendre en option une couche de matériau diélectrique 660 recouvrant le substrat de support 100. La couche de matériau diélectrique 660 peut être formée, en option, au-dessus de la majeure partie de la surface du substrat de support 658 ou 5 de la ou des couches de germination d'InsGai_sN 656, le matériau diélectrique 660 étant utilisé comme couche de liaison pour faciliter la liaison de la couche de germination d'InsGai_ ,1-1 656 avec le substrat de support 658. La couche de matériau diélectrique 660 peut comprendre, par exemple, l'oxynitrure de silicium (SiON), le nitrure de silicium (Si3N4) ou le dioxyde de silicium (Si02), et peut être formée, par exemple, par dépôt de vapeur chimique 10 (CVD), dépôt de vapeur physique (PVD) ou dépôt de couche atomique (ALD). C'est pour cette raison que le modèle de croissance 113, comme le montrent la figure 1 A et la figure 6C, comprend un substrat de support 658 et une couche de germination d'InsGai_sN 656 disposée sur le substrat de support 658. [0059] En outre, la couche de germination d'insGai_sN 656 peut être formée au- 15 dessus du substrat de support 658 de telle sorte que la composition de la couche de germination d'InsGal_sN 656 peut s'étendre dans la plage de 0,05<s<0,10. De plus, la couche de germination d'InsGai_sN 656 peut avoir un plan de croissance polaire 662 comprenant un paramètre de maille de plan de croissance supérieur à environ 3,2 Angstrôms. La couche de germination d'InsGai_sN peut également être formée pour atteindre une épaisseur de couche 20 totale n supérieure à environ cent nanomètres (100 nm). [0060] Le modèle de croissance 113 forme une partie de la couche de base 102 de la figure 1A. La couche de base peut également comprendre, dans certains modes de réalisation, une couche de base d'Ini,Gai,N 112, la couche de base d' InnGai,N héritant des propriétés de cristaux de la couche de germination de GaN 656 adjacente. C'est pourquoi la couche de base 25 d'In'Gai,N 112 peut également comprendre un plan de croissance polaire, par exemple un plan de croissance polaire de gallium, avec un paramètre de maille de plan de croissance supérieur à environ 3,2 Angstrôm. [0061] La couche de base d'Ini,Gai,N 112 peut comprendre une couche d'InnGai.'N, où 0,00 <n<0,10 ou, dans certains modes de réalisation, où 0,02 <n<0,08. À titre de mode de 30 réalisation non limitatif particulier, n peut être égal à environ 0,05. La couche de base d'In'Gal_riN 112 peut être au moins sensiblement composée de GaN (mis à part la présence de dopants). La couche de base de GaN 112 peut avoir une épaisseur de couche moyenne Tr, comprise entre environ dix nanomètres (10 nm) et environ trois mille nanomètres (3000 nm) ou, dans certains modes de réalisation, entre environ dix nanomètres (10 nm) et environ mille nanomètres (1000 nm). En option, la couche de base 112 d'In'Gai,N peut être dopée. Par exemple, la couche de base 112 d'InnGai_nN peut être dopée au type n par dopage avec des éléments qui sont des donneurs d'électron, tels que le silicium ou le germanium. La concentration de dopants dans la couche de base d'InnGai,N 112 peut s'étendre d'environ 3e17 cm-3 à environ len cm-3 ou, dans certains modes de réalisation, la concentration de dopants dans la couche de base d'IrinGai,N 112 peut s'étendre d'environ 5e17 cm-3 à environ le19 cm-3. [0062] Un premier contact d'électrode peut être formé sur une partie de la couche de base d'Int,Gal_nN 112 après formation d'une ou de plusieurs couches parmi les autres diverses couches de la structure semi-conductrice 100 comprenant de l'InGaN pour fabriquer un dispositif électroluminescent à partir de la structure semi-conductrice 100. [0063] La couche de base 102 achevée comprend, comme le montre la figure 1A, le modèle de croissance 113, tel que décrit ci-dessus et la couche de base d'InnGai_nN 112. Les diverses couches de nitrure de Groupe III de la structure semi-conductrice 100 peuvent être crûes ou sinon formées dans une couche par le biais d'un procédé de couche décrit plus en détail par la suite. Dans certains modes de réalisation, la couche de base 102 peut comprendre une base sur laquelle les autres couches de la structure semi-conductrice 100 peuvent être crûes ou sinon formées. Les diverses couches de nitrure de Groupe III de la structure semiconductrice 100 peuvent donc être crûes ou sinon formées dans l'ordre prévu en commençant avec la couche de base 102 et en se déplaçant de gauche à droite dans la perspective de la figure 1A, bien que la structure puisse en réalité être orientée de telle sorte que la couche de base 102 est disposée sur l'arrière pendant la fabrication. En d'autres termes, la structure peut être orientée à moins quatre-vingt-dix degrés dans le sens des aiguilles d'une montre par rapport à l'orientation de la figure lA pendant la fabrication. [0064] Tel qu'exposé plus en détail ci-dessous, la région active 106 est disposée entre la couche de base 102 et la couche de contact de type p 104. La région active 106 comprend 30 au moins une couche de puits d'InGaN 114 et au moins une couche de barrière d' InGaN 116. Dans certains modes de réalisation, la région active 106 peut être au moins sensiblement composée d'InGaN (mis à part la présence de dopants). La région active 106 peut notamment comprendre au moins une couche de puits 114 comprenant de l'InwGaiN, où 0,10<w<0,40, ou dans certains modes de réalisation, où 0,12<w<0,25, ou dans d'autres modes de réalisation, où w est égal à environ 0,14. La région active 106 comprend également au moins une couche de barrière 116 comprenant de l'InbGai_bN, où 0,01<b<0,10 ou dans certains modes de réalisation, où 0,03<b<0,08, ou dans d'autres modes de réalisation, où b est égal à environ 0,05. Dans certains modes de réalisation, la couche de barrière d'InGaN 116 peut être placée à proximité (par exemple directement à côté) de l'au moins une couche de puits d'InGaN 114. [0065] La région active 106 de la structure semi-conductrice est la région de la structure semi-conductrice, lorsque fabriquée dans un dispositif électroluminescent tel qu'une diode électroluminescente (DEL), dans laquelle les électrons et les trous se recombinent entre eux pour générer les photons émis par la DEL. Dans certains modes de réalisation, les photons sont émis sous la forme de lumière visible. Au moins une partie de la lumière visible peut avoir une longueur d'onde ou des longueurs d'onde comprises dans la plage du spectre de rayonnement électromagnétique s'étendant d'environ trois cent quatre-vingts nanomètres (380 nm) à environ cinq cent soixante nanomètres (560 nm). [0066] Tel que précédemment mentionné, la région active 106 de la structure semiconductrice 100 comprend une ou plusieurs couches de puits d'InGaN 114 et une ou plusieurs couches de barrière d'InGaN 116 et peut être au moins sensiblement composée d'InGaN (mis à part la présence de dopants) dans certains modes de réalisation. La région active 106 peut donc se composer essentiellement d'InGaN dans certains modes de réalisation. La région active 106 comprend une ou plusieurs paires de couches adjacentes comprenant une couche de puits 114 et une couche de barrière 116, chaque couche de puits 114 comprenant de où 0,10<w<0,40 et chaque couche de barrière 116 comprenant de 1 ' InbGai_bN, où 0,01<b<0,10. [0067] Dans le mode de réalisation illustré sur les figures 1 A et 1B, la région active 106 de la structure semi-conductrice 100 comprend une (1) paire de couches actives (une couche de puits 114 et une couche de barrière 116), bien que dans des modes de réalisation supplémentaires, la région active 106 de la structure semi-conductrice 100 puisse comprendre plus d'une paire de couches actives. Par exemple, la région active 106 de la structure semi- conductrice 100 peut comprendre d'une (1) à vingt-cinq (25) paires adjacentes de couches actives, chaque paire comprenant une couche de puits 114 et une couche de barrière 116, de telle sorte que la région active 106 comprend un empilement de couches de puits 114 et de couches de barrière 116 alternées (dans les modes de réalisation comprenant plus d'un paire).
On comprendra toutefois que le nombre de couches de barrière 116 peut ne pas être égal au nombre de couches de puits 114. Les couches de puits 114 peuvent être séparées les unes des autres par les couches de barrière 116. Le nombre de couches de barrière 116 peut donc être égal, supérieur ou inférieur au nombre de couches de puits 114 dans certains modes de réalisation. [0068] Toujours en référence à la figure 1A, chaque couche de puits 114 peut avoir une épaisseur de couche moyenne Tw comprise entre environ un nanomètre (1 nm) et environ mille nanomètres (1000 nm), entre environ un nanomètre (1 nm) et environ cent nanomètres (100 nm), voire entre environ un nanomètre (1 nm) et environ dix nanomètres (10 nm). Les couches de puits 114 peuvent comprendre des puits quantiques dans certains modes de réalisation. Dans de tels modes de réalisation, chaque couche de puits 114 peut avoir une épaisseur de couche moyenne Tw d'environ dix nanomètres (10 nm) ou moins. Dans d'autres modes de réalisation, les couches de puits 114 peuvent ne pas comprendre de puits quantiques et chaque couche de puits 114 peut avoir une épaisseur de couche moyenne Tw supérieure à environ dix nanomètres (10 nm). Dans de tels modes de réalisation, la région active 106 peut comprendre ce que l'on appelle dans l'art des « doubles structures ». Chaque couche de barrière 116 peut avoir une épaisseur de couche moyenne TB comprise entre environ un nanomètre (1 nm) et environ cinquante (50 nm), voire entre environ un nanomètre (1 nm) et environ dix nanomètres (10 nm), bien que les couches de barrière 116 puissent présenter une épaisseur plus importante dans d'autres modes de réalisation. [0069] La ou les deux couches de puits 114 et les couches de barrière 116 peuvent être dopées. Par exemple, la ou les deux couches de puits 114 et les couches de barrière 116 peuvent être dopées au type n par dopage avec des éléments qui sont des donneurs d'électron, tels que le silicium ou le germanium. La concentration de dopants dans les couches de puits 114 peut s'étendre d'environ 3e17 cm-3 à environ 1e'9 cm-3 ou peut s'étendre d'environ 3e17 cm-3 à environ 5e17 cm-3 dans certains modes de réalisation. De façon similaire, la concentration de dopants dans les couches de barrière 116 peut s'étendre d'environ 3e17 cm-3 à environ 1e'9 cm-3 ou peut s'étendre d'environ 1e'8 cm-3 à environ 3e18 cm-3 dans certains modes de réalisation.
100701 La ou les deux couches de puits 114 et les couches de barrière 116 peuvent avoir une structure de cristal de Wurtzite. De plus, dans certains modes de réalisation, la ou 5 les deux couches de puits 114 et les couches de barrière 116 peuvent comprendre une surface de croissance polaire, telle qu'une surface de croissance polaire de gallium pouvant présenter une constante de maille moyenne dans le plan de croissance, parallèle à l'interface ou aux interfaces prévues entre les couches de puits 114 et les couches de barrière 116, supérieure à environ 3,2 Angstrôms. De façon plus spécifique, dans certains modes de réalisation, la 10 constante de maille moyenne c du plan de croissance peut être comprise entre environ 3,2 Angstrôms et environ 3,3 Angstrôms. [0071] La région active 106, comprenant au moins une couche de puits et au moins une couche de barrière, peut avoir une épaisseur totale moyenne comprise entre environ quarante nanomètres (40 nm) et environ mille nanomètres (1000 nm), entre environ quarante 15 nanomètres (40 nm) et environ sept cent cinquante nanomètres (750 nm) voire entre environ quarante nanomètres (40 nm) et environ deux cents nanomètres (200 nm). [0072] Toujours en référence à la figure 1A, la structure semi-conductrice 100 peut comprendre en option des couches supplémentaires prévues entre la région active 106 et la couche de contact de type p 104 et/ou entre la région active 106 et la couche de base 102. Par 20 exemple, dans certains modes de réalisation, la structure semi-conductrice 100 peut comprendre une couche d'écartement 118 prévue entre la région active 106 et la couche de base 102. [0073] La couche d'écartement optionnelle 118 peut comprendre une couche d'InspGai_spN, où 0,01 < sp < 0,10 ou où 0,03 < sp <0.06 ou où sp est égal à environ 0,05. La 25 couche d'écartement 118 peut être utilisée pour réaliser une transition davantage graduelle entre la couche de base 102 et les couches de la région active 106 pouvant présenter une composition différente (et donc un paramètre de maille différent) par rapport à la couche de base d'Ini,Gai,N 112. La couche d'écartement d'InspGal_ spN 118 peut donc être disposée directement entre la couche de base 102 et la région active 106 dans certains modes de 30 réalisation. La réalisation d'une transition plus graduelle entre la couche de base 102 et la région active 106 permet de réduire les contraintes s'appliquant à l'intérieur du réseau de cristaux des diverses couches d'InGaN ainsi que les défauts pouvant découler de telles contraintes. La couche d'écartement d'InspGai_ spN 118 peut avoir une épaisseur de couche moyenne Ty, comprise entre environ un nanomètre (1 nm) et environ cent nanomètres (100 nm) ou entre environ un nanomètre (1 nm) et environ cent nanomètres (25 nm). À titre d'exemple non limitatif particulier, l'épaisseur de couche moyenne Te, peut être égale à environ dix nanomètres (10 nm). [0074] En option, la couche d'écartement d'InspGai_ spN 118 peut être dopée. Par exemple, la couche d'écartement d'InspGai_ spN 118 peut être dopée au type n par dopage avec des éléments qui sont des donneurs d'électron, tels que le silicium ou le germanium. La concentration de dopants dans la couche d'écartement 118 peut s'étendre d'environ 3e17 cm-3 à environ 1e'9 cm-3. À titre d'exemple non limitatif particulier, la couche d'écartement 118 peut avoir une concentration de dopants égale à environ 2e18 cm-3. [0075] Toujours en référence à la figure 1A, la structure semi-conductrice 100 peut en outre comprendre une couche de revêtement d'IncpGai_ cpN optionnelle 120 disposée entre la région active 106 et la couche de contact de type p 104. La couche de revêtement d'InepGai_ cpN optionnelle 120 peut comprendre une couche d'IncpGal_ cpN, où 0,01 < cp < 0,10 ou où 0,03 < cp < 0,07. À titre d'exemple non limitatif particulier, la valeur de cp peut être égale à environ 0,05. La couche de revêtement d'InepGai_ epN 120 peut être utilisée pour éviter la dissolution et/ou l'évaporation d'indium dans les couches sous-jacentes de la région active 106 lors du traitement suivant se produisant à des températures élevées et/ou peut prendre la même fonction de couche d'écartement. [0076] La couche de revêtement d'IncpGai_ cpN 120 peut avoir une épaisseur de couche moyenne Tg, comprise entre environ un nanomètre (1 nm) et environ cent nanomètres (100 nm) ou entre environ un nanomètre (1 nm) et environ vingt-cinq nanomètres (25 nm). À titre d'exemple non limitatif particulier, Tcp peut être égal à environ dix nanomètres (10 nm). En option, la couche de revêtement 120 peut être dopée. Par exemple, la couche de revêtement 120 peut être dopée au type p par dopage avec des éléments qui sont des éléments absorbeurs d'électron, tels que le magnésium, le zinc et le carbone. Dans d'autres modes de réalisation, cependant, la couche de revêtement 120 peut être dopée au type n. La concentration de dopants dans la couche de revêtement 120 peut s'étendre d'environ 3e17 cm-3 à environ le19 cm-3 ou peut s'étendre d'environ 1e'8 cm-3 à environ 5e18 cm-3. À titre d'exemple non limitatif particulier, la concentration de dopants dans la couche de revêtement 120 peut être d'environ 2e18 cm-3. [0077] La structure semi-conductrice 100 de la présente invention peut en outre comprendre une ou plusieurs couches de blocage des électrons (EBLs) disposées entre la région active 106 et la couche de contact de type p 104. De telles couches de blocage des électrons peuvent comprendre un matériau dans lequel le niveau d'énergie du bord de bande de la bande conductrice est relativement élevé par rapport au bord de bande de la bande conductrice prévue dans la région active 106, ce qui peut servir à confiner les électrons à l'intérieur de la région active 106 et à empêcher les porteurs de s'écouler hors de la région active 106. [0078] À titre d'exemple non limitatif, la figure 1 A illustre une couche de blocage des électrons 108 disposée sur un côté de la couche de revêtement 120 opposé à la région active 106. Dans des modes de réalisation comprenant une couche massive de type p 110, comme le montre la figure 1A, la couche de blocage des électrons 108 peut être disposée directement entre la couche de revêtement 120 et la couche massive de type p 110. [0079] La couche de blocage des électrons 108 comprend un nitrure de Groupe III. À titre d'exemple non limitatif, la couche de blocage des électrons 108 peut être au moins sensiblement composée d'IneGai_ ,N (mis à part la présence de dopants), où 0,00 <e <0,02 et peut, dans certains modes de réalisation, être composée au moins sensiblement de GaN (mis à part la présence de dopants). Dans d'autres modes de réalisation, la couche de blocage des électrons 108 peut être au moins sensiblement composée d'AleGai_eN, où 0,00<e<0,20. Dans certains modes de réalisation, la couche de blocage des électrons 108 peut être au moins sensiblement composée d'AleGai_eN (mis à part la présence de dopants).
100801 La couche de blocage des électrons 108 peut être dopée au type p avec un ou plusieurs dopants sélectionnés dans le groupe constitué par le magnésium, le zinc et le carbone. La concentration du ou des dopants à l'intérieur de la couche de blocage des électrons 108 peut être comprise dans une fourchette s'étendant d'environ le17 CM-3 à environ 1e2' cm-3 ou peut être égale dans un certain mode de réalisation à environ 3e19 cm-3. Dans certains modes de réalisation, la couche de blocage des électrons 108 peut avoir une épaisseur de couche moyenne Te comprise dans une fourchette s'étendant d'environ cinq nanomètres (5 nm) à environ cinquante nanomètres (50 nm) ou peut présenter, dans certains modes de réalisation, une épaisseur de couche moyenne Te égale à environ vingt nanomètres (20 nm). [0081] Dans d'autres modes de réalisation de la structure semi-conductrice 100 de la présente invention, la structure semi-conductrice 100 peut avoir une couche de blocage des électrons similaire à la couche de blocage des électrons 108, mais dans laquelle la couche de blocage des électrons a une structure de super-réseau comprenant une alternance de couches de différents matériaux, tel qu'illustré dans le médaillon 122 de la figure 1A. Par exemple, la couche de blocage des électrons 108 peut avoir une structure de super-réseau comprenant une alternance de couches de GaN 124 et d' IneGai_ ,N 124 où 0,01 <e <0,02. Dans d'autres 10 modes de réalisation, la couche de blocage des électrons peut avoir une structure de super-réseau comprenant une alternance de couches de GaN 124 et d'AleGai_eN 126 où 0,01<e<0,20. Chacune des couches de telles structures de super-réseau peut présenter une épaisseur de couche moyenne allant d'environ un nanomètre (1 nm) à environ vingt nanomètres (20 nm). 15 [0082] Tel que précédemment mentionné, la structure semi-conductrice 100 de la présente invention peut en outre comprendre une couche massive de type p 110 disposée entre la couche de blocage des électrons 108 et la couche de contact de type p 104. De telles couches massives de type p peuvent comprendre un matériau de nitrure de Groupe III dopé au p, tel que de l'InpGai_pN dopé au p. De telles couches massives de type p peuvent servir, 20 par exemple, de source de porteurs de trou et d'amélioration de la conduction électrique et de l'extraction de la lumière en provenance et à destination de la région active 106. [0083] La couche massive de type p 110 peut être au moins sensiblement composée d'InpGai_pN, où 0,01<p<0,08 (mis à part la présence de dopants). Comme exemple non limitatif particulier, la couche massive de type p 110 peut être au moins sensiblement 25 composée d'InpGai_pN, où p est égal à environ 0,02. La couche massive de type p 110 peut être dopée au type p avec un ou plusieurs dopants sélectionnés dans le groupe constitué par le magnésium, le zinc et le carbone. La concentration du ou des dopants à l'intérieur de la couche massive de type p 110 peut être comprise dans une fourchette s'étendant d'environ 1e'7 cm-3 à environ 1e2' cm-3. À titre d'exemple non limitatif particulier, la concentration de 30 dopants dans la couche massive de type p 110 peut être égale à environ 3e19 cm-3. Dans certains modes de réalisation, la couche massive de type p 110 peut avoir une épaisseur de couche moyenne Tbk comprise dans une fourchette s'étendant d'environ cinquante nanomètres (50 nm) à environ six cents nanomètres (600 nm). À titre d'exemple non limitatif particulier, l'une épaisseur de couche moyenne Tbk peut être égale à environ cent soixante-quinze nanomètres (175 nm). [0084] La structure semi-conductrice 100 peut en outre comprendre une couche de contact de type p 104 disposée sur un côté de la couche massive de type p 110 opposé à la couche de blocage des électrons 108. La couche de contact de type p 104 peut comprendre un nitrure de Groupe III. De telles couches de contact de type p peuvent servir, par exemple, à améliorer la conduction des trous à l'intérieur de la région active 106. La couche de contact de type p 104 peut comprendre une concentration plus élevée d'un ou de plusieurs dopants, tels que les dopants de type p, de façon à limiter la résistance électrique d'un contact d'électrode formé au-dessus d'une partie de couche de contact de type p pendant la fabrication d'un dispositif électroluminescent à partir de la structure semi-conductrice 100. [0085] À titre d'exemple non limitatif, la couche de contact de type p 104 peut comprendre de l'IncGai_cN dopé au type p. Par exemple, la couche de contact de type p 104 peut être au moins sensiblement composée d'IncGai_cN, où 0,01<c<0,10 (mis à part la présence de dopants) et, dans certains modes de réalisation, la couche de contact de type p 104 peut être au moins sensiblement composée de GaN (mis à part la présence de dopants). La couche de contact de type p 104 peut être dopée au type p avec un ou plusieurs dopants sélectionnés dans le groupe constitué par le magnésium, le zinc et le carbone. La concentration du ou des dopants à l'intérieur de la couche de contact de type p 104 peut être comprise dans une fourchette s'étendant d'environ 1e'7 cm-3 à environ 1e2' cm-3. À titre d'exemple non limitatif particulier, la concentration du ou des dopants à l'intérieur de la couche de contact de type p 104 peut être égale à environ I e2° cm-3. La couche de contact de type p 104 peut avoir une épaisseur de couche moyenne n comprise dans une fourchette s'étendant d'environ deux nanomètres (2 nm) à environ cinquante nanomètres (50 nm). À titre d'exemple non limitatif particulier, l'épaisseur de couche moyenne Te peut être égale à environ quinze nanomètres (15 nm). Comme le montre la figure 1A, la couche de contact de type p 104 peut être formée directement sur la couche massive de type p 110. [0086] Tel que décrit plus en détail ci-dessous, la structure semi-conductrice 100 achevée peut être utilisée dans la fabrication d'un ou de plusieurs dispositifs semi- conducteurs électroluminescents, tels qu'une DEL. Succinctement, un contact d'électrode peut être formé au-dessus d'une partie des couches semi-conductrices de la couche de base 102, par exemple au-dessus d'une partie de la couche de base d'In'Gai,N 112 et un contact d'électrode supplémentaire peut être formé au-dessus d'une partie de la couche de contact de type p 104, permettant ainsi aux porteurs de charge d'être injectés à l'intérieur de la région active 106 avec une émission résultante de rayonnement électromagnétique pouvant prendre la forme de lumière visible. [0087] La figure 1B est un schéma simplifié illustrant les différences relatives de niveau d'énergie de la bande conductrice 128 (dans un schéma de bande d'énergie) pour les 10 différents matériaux semi-conducteurs prévus dans les diverses couches de la structure semi- conductrice 100 de la figure lA (exception faite du substrat de support 658 et de la couche de liaison 660). La figure 1B est alignée verticalement avec la structure semi-conductrice 100 de la figure 1A. Les lignes en pointillés verticales de la figure 1B sont alignées avec les interfaces prévues entre les diverses couches dans la structure semi-conductrice 100 de la 15 figure 1A. L'axe vertical de la figure 1B représente l'énergie, avec des niveaux d'énergie plus élevés positionnés à la verticale au-dessus des niveaux d'énergie inférieurs. Il convient de noter que la figure 1B illustre un exemple non limitatif de niveaux d'énergie de la bande conductrice pour un exemple de structure semi-conductrice 100. En conséquence, les niveaux d'énergie relatifs de la bande conductrice horizontale peuvent être modifiés dans leur position 20 relative en fonction au moins de la composition et du dopage des couches semi-conductrices individuelles, des plages de composition des diverses couches semi-conductrices s'étendant de la façon décrite ci-dessus. La figure 1B peut donc être utilisée pour voir les différences relatives de niveaux d'énergie de la bande conductrice 128 dans les diverses couches de la structure semi-conductrice 100. Comme le montre la figure 1B, le niveau d'énergie de la 25 bande conductrice 128 se trouvant dans la couche de puits 114 peut être inférieur au niveau d'énergie de la bande conductrice 128 dans d'autres couches de la structure semi-conductrice 100. [0088] Tel que connu dans l'art, pour les couches de nitrure de Groupe III tel que l'InGaN, le niveau d'énergie de la bande conductrice 128 est fonction de multiples variables, 30 comprenant, sans s'y limiter, la teneur en indium et les niveaux de dopant. Les couches de puits 114 et les couches de barrière 116 peuvent être formées pour avoir une composition donnée et sont sinon configurées de telle sorte que le niveau d'énergie de la bande conductrice 128 dans les couches de puits 114 soit inférieur au niveau d'énergie de la bande conductrice 128 dans les couches de barrière 116. En conséquence, les porteurs de charge (par exemple les électrons) peuvent être accumulés dans les couches de puits 114 en situation de fonctionnement d'un dispositif électroluminescent fabriqué à partir de la structure semi- conductrice 100 et les couches de barrière 116 peuvent servir à empêcher la migration des porteurs de charge (par exemple des électrons) à travers la région active 106. Dans certains modes de réalisation, la teneur en indium de chaque couche de puits 114 peut donc être supérieure à la teneur en indium contenue dans chaque couche de barrière 116. Par exemple, une différence entre la teneur en indium de chaque couche de puits 114 et la teneur en indium contenue dans chaque couche de barrière 116 peut être supérieure ou égale à environ 0,05 (c'est-à-dire w - b > 0,05) ou, dans certains modes de réalisation, peut être supérieure ou égale à environ 0,20 (c'est-à-dire w - b > 0,20). Dans certains modes de réalisation, la concentration en dopant des couches de barrière 116 peut être différente de la concentration en dopant des couches de puits 114. Des concentrations en dopant élevées peuvent provenir de défauts dans la structure des cristaux d'InGaN et de tels défauts peuvent être à l'origine de combinaisons non rayonnantes de paires de trous d'électron. Dans certains modes de réalisation, la concentration en dopant des couches de puits 114 peut être inférieure à la concentration en dopant des couches de barrière 116 pour réduire la vitesse des combinaisons non rayonnantes de paires de trous d'électron dans les couches de puits 114 par rapport à la vitesse des combinaisons non rayonnantes de paires de trous d'électron dans les couches de barrière 116. Dans d'autres modes de réalisation, la concentration en dopant des couches de barrière 116 peut être supérieure à la concentration en dopant des couches de puits 114.
100891 Tel qu'illustré sur la figure 1B, la barrière d'énergie prévue par la couche de 25 blocage des électrons 108 peut découler de la différence de niveau d'énergie de la bande conductrice 128 se trouvant dans la couche de blocage des électrons 108 et dans la couche de revêtement 120 (ou dans toute autre couche jouxtant immédiatement la couche de blocage des électrons 108 sur le côté le plus proche de la région active 106). La hauteur de la barrière d'énergie peut être modifiée en modifiant la composition de la couche de blocage des 30 électrons 108. Par exemple, tel qu'illustré sur la figure 1 B, le niveau d'énergie de conduction 130 (illustré sous la forme d'une ligne pleine) peut illustrer le niveau d'énergie de la bande conductrice pour une couche de blocage des électrons au moins sensiblement composée de GaN (mis à part la présence de dopants). Le niveau d'énergie de la bande conductrice à l'intérieur de la couche de blocage des électrons peut être réduit par rapport à une couche de blocage des électrons GaN, tel qu'illustré par le niveau d'énergie de bande conductrice 132 (illustré sous la forme d'une ligne en pointillés) en formant une couche de blocage des électrons au moins sensiblement composée d'IneGai_eN, où 0,01 <e <0,02. Dans d'autres modes de réalisation, le niveau d'énergie de la bande conductrice peut être accru, par rapport à une couche de blocage des électrons GaN, tel qu'illustré par le niveau d'énergie de bande conductrice 134 (illustré sous la forme d'une ligne en pointillés) en formant une couche de blocage des électrons au moins sensiblement composée d'AleGai,N, où 0,01 <e <0,20. C'est la raison pour laquelle le niveau d'énergie de la bande conductrice à l'intérieur de la couche de blocage des électrons peut être modifié pour fournir un décalage de bande conductrice souhaité entre la couche de blocage des électrons 108 et les autres couches de nitrure de Groupe III de la structure semi-conductrice 100. [0090] Dans des modes de réalisation de la structure semi-conductrice 100 dans lesquels la couche de blocage des électrons 108 a une structure de super-réseau comprenant une alternance de couches de différents matériaux, le niveau d'énergie de la bande conductrice peut augmenter et décroître de façon périodique tel qu'illustré dans le médaillon 136 de la figure 1B. Par exemple, la couche de blocage des électrons 108 peut avoir une structure de super-réseau comprenant une alternance de couches de GaN 138 et d'AleGai_eN 140, où 0,01<e<0,20 ou, en variante, la structure de super-réseau peut comprendre une alternance de couches de GaN et d'IneGai_eN, où 0,01<e<0,02. L'amplitude du décalage d'énergie de la bande conductrice entre les couches alternées de différents matériaux peut être sélectionnée par le biais de la différence de composition entre les couches de GaN et les couches d' AleGai _eN ou d' IneGai_eN. [0091] Les structures semi-conductrices de la présente invention peuvent en outre comprendre des couches d'arrêt des électrons disposées entre la région active de la structure semi-conductrice et la couche de base d'In'Gai_nN de la structure semi-conductrice. De telles couches d'arrêt des électrons peuvent comprendre un matériau de nitrure de Groupe III dopé au n dans lequel le niveau d'énergie du bord de bande de la bande conductrice est relativement plus élevé par rapport au bord de bande de la bande conductrice prévue dans la couche de base d'InnGaiN et/ou dans la couche de base d'InriGai_nN afin de confiner davantage les électrons à l'intérieur de la région active et d'empêcher l'écoulement de porteurs hors de la région active, améliorant ainsi l'uniformité des porteurs prévus à l'intérieur de la région active. [0092] À titre d'exemple non limitatif, les figures 2A et 2B illustrent un mode de réalisation d'une structure semi-conductrice 200 comprenant une telle couche d'arrêt des électrons 202. La structure semi-conductrice 200 est similaire à la structure semi-conductrice 100 et comprend une région active 106 comprenant une ou plusieurs couches de puits d' InGaN 114 et une ou plusieurs couches de barrière d'InGaN 116, tel que décrit précédemment par rapport à la structure semi-conductrice 100. La structure semi-conductrice 200 comprend également une couche de base 102, une couche d'écartement 118, une couche de revêtement 120, une couche de blocage des électrons 108, une couche massive de type p 110 et une couche de contact de type p 104, tel que décrit précédemment par rapport à la structure semi-conductrice 100. La couche d'arrêt des électrons 202 de la structure semi- conductrice 200 est disposée entre la couche de base d'InnGai_nN 112 et la couche d'écartement 118. [0093] La couche d'arrêt des électrons 202 comprend un nitrure de Groupe III. À titre d'exemple non limitatif, la couche d'arrêt des électrons 202 peut comprendre de l'AlGaN dopé au type n. Par exemple, dans certains modes de réalisation, la couche d'arrêt des électrons 202 peut être au moins sensiblement composée d'AlstGai_stN (mis à part la présence de dopants), où 0,01<st<0,20. Dans d'autres modes de réalisation, la couche d'arrêt des électrons 202 peut avoir une structure de super-réseau, tel qu'illustré dans le médaillon 204, comprenant une alternance de couches d'AlstGai_stN 206, où 0,01<st<0,20, et de couches de GaN 208. La structure semi-conductrice 200 peut comprendre n'importe quel nombre (par exemple d'environ un (1) à environ vingt (20)) de couches alternées d'AlstGai_stN 206 et de couches de GaN 208. Les couches 206 et 208 d'une telle structure de super-réseau peuvent comporter une épaisseur de couche moyenne allant d'environ un nanomètre (1 nm) à environ cent d' Ini,Gai_nN (100 nm).
100941 La couche d'arrêt des électrons 202 peut être dopée au type n avec un ou 30 plusieurs dopants sélectionnés dans le groupe constitué par le silicium et le germanium. La concentration du ou des dopants à l'intérieur de la couche d'arrêt des électrons 202 peut être comprise dans une fourchette s'étendant d'environ 0, 1e'8 cm-3 à 20eI8 cm-3. Dans certains modes de réalisation, la couche d'arrêt des électrons 202 peut avoir une épaisseur de couche moyenne nt comprise dans une fourchette s'étendant d'environ un nanomètre (1 nm) à environ cinquante nanomètres (50 nm). [0095] La figure 2B est un schéma de bande conductrice simplifié et illustre les niveaux d'énergie relatifs de la bande conductrice 228 pour les divers matériaux contenus dans la structure semi-conductrice 200. Comme le montre la figure 2B, dans le mode de réalisation de la structure semi-conductrice 200 de la figure 2A, le niveau d'énergie de la bande conductrice 228 à l'intérieur d'une partie au moins de la couche d'arrêt des électrons 202 de la structure semi-conductrice 200 (figure 2B) est relativement plus élevé que le niveau d'énergie de la bande conductrice 200 à l'intérieur de la couche de base d'Inr,GaiN 112 et/ou que le niveau d'énergie de la bande conductrice 228 à l'intérieur de la couche d'écartement 118. Dans les modes de réalisation dans lesquels la couche d'arrêt des électrons 202 comprend une structure de super-réseau, tel qu'illustré dans le médaillon 210 de la figure 2B, comprenant une alternance de couches d'AlstGai_stN 206, où 0,01<st<0,20, et de couches de GaN 208, le niveau d'énergie de la bande conductrice peut varier de façon périodique. [0096] Dans des modes de réalisation supplémentaires, les structures semiconductrices de la présente invention peuvent comprendre une ou plusieurs couches de matériau entre la région active et la couche de base d'Int,Gai_nN utilisées pour faciliter la fabrication de la structure semi-conductrice. Par exemple, dans certains modes de réalisation, la structure semi-conductrice, et le ou les dispositifs électroluminescents fabriqués à partir de telles structures de la présente invention peuvent comprendre une ou plusieurs couches de libération de contrainte disposées entre la région active et la couche de base d'InGa,N, les couches de libération de contrainte étant composées et configurées pour recevoir la contrainte s'exerçant dans le réseau de cristaux des structures de cristaux des diverses couches de la structure semi-conductrice entre la couche de base d'Inr,GalN et la couche de contact de type p, lesdites couches pouvant être crûes épitaxialement les unes au-dessus des autres dans une couche par le biais d'un procédé de couche. [0097] À titre d'exemple non limitatif, les figures 3A et 3B illustrent un mode de 30 réalisation d'une structure semi-conductrice 300 comprenant une telle couche de libération de contrainte 302. La structure semi-conductrice 300 est similaire à la structure semi-conductrice 100 et comprend une région active 106 comprenant une ou plusieurs couches de puits d'InGaN 114 et une ou plusieurs couches de barrière d'InGaN 116, tel que décrit précédemment par rapport à la structure semi-conductrice 100. La structure semi-conductrice 300 comprend également une couche de base 102, une couche d'écartement 118, une couche 5 de revêtement 120, une couche de blocage des électrons 108, une couche massive de type p 110 et une couche de contact de type p 104, tel que décrit précédemment par rapport à la structure semi-conductrice 100. La couche de libération de contrainte 302 de la structure semi-conductrice 300 est disposée entre la couche de base d'InnGai_nN 112 et la couche d'écartement 118. Dans le mode de réalisation des figures 3A et 3B, la couche de libération 10 de contrainte 302 est disposée directement entre la couche de base d'InnGaiN 112 et la couche d'écartement d' InspGai_spN 118. [0098] La couche de libération de contrainte 302 peut comprendre un nitrure de Groupe III. À titre d'exemple non limitatif, la couche de libération de contrainte 302 peut avoir une structure de super-réseau, tel qu'illustré dans le médaillon 304, comprenant une 15 alternance de couches d'InsraGai,N 306, où 0,01<sra<0,10, et de couches d'In'bGai_srbN 308, où 0,01<srb<0,10. Sra peut en outre être supérieur à srb. La structure semi-conductrice 300 peut comprendre n'importe quel nombre (par exemple d'environ un (1) à environ vingt (20)) de couches alternées d'InsraGai,N 306 et d'InsrbGai_'bN 308. Les couches 306 et 308 d'une telle structure de super-réseau peuvent présenter une épaisseur de couche moyenne 20 allant d'environ un nanomètre (1 nm) à environ vingt nanomètres (20 nm). [0099] La couche de libération de contrainte 302 peut être dopée au type n avec un ou plusieurs dopants sélectionnés dans le groupe constitué par le silicium et le germanium. La concentration du ou des dopants à l'intérieur de la couche de libération de contrainte 302 peut être comprise dans une fourchette s'étendant d'environ 0, le18 cm-3 à 20e18 cm-3. Dans 25 certains modes de réalisation, la couche de libération de contrainte 302 peut avoir une épaisseur de couche moyenne comprise dans une fourchette s'étendant d'environ un nanomètre (1 nm) à environ cinquante nanomètres (50 nm). [00100] La figure 3B est un schéma de bande conductrice simplifié et illustre les niveaux d'énergie relatifs de la bande conductrice 328 pour les divers matériaux contenus 30 dans la structure semi-conductrice 300. Comme le montre la figure 3B, dans le mode de réalisation de la structure semi-conductrice 300 de la figure 3A, le niveau d'énergie de la bande conductrice 328 à l'intérieur d'une partie au moins de la couche de libération de contrainte 302 de la structure semi-conductrice 300 (figure 3A) peut être relativement inférieur au niveau d'énergie de la bande conductrice 328 à l'intérieur de la couche de base de InGaN 112 et/ou au niveau d'énergie de la bande conductrice 328 à l'intérieur de la couche d'écartement 118. Dans d'autres modes de réalisation, le niveau d'énergie de la bande conductrice 328 à l'intérieur d'une partie au moins de la couche de libération de contrainte de la structure semi-conductrice 300 (figure 3A) peut être relativement plus élevé que le niveau d'énergie de la bande conductrice 328 à l'intérieur de la couche de base d'InGaN 112 et/ou que le niveau d'énergie de la bande conductrice 328 à l'intérieur de la couche d'écartement 118. Dans des modes de réalisation dans lesquels la couche de libération de contrainte comprend une structure de super-réseau, tel qu'illustré dans le médaillon 310 de la figure 3B, comprenant une alternance de couches d'InsraGai_sraN 306 et d'InsitGai-srbN 308, le niveau d'énergie de la bande conductrice peut varier de façon périodique. [00101] Les figures 4A et 4B illustrent maintenant un autre mode de réalisation d'une structure semi-conductrice 400 de la présente invention. La structure semi-conductrice 400 est similaire à la structure semi-conductrice 100 et comprend une région active 406 comprenant une ou plusieurs couches de puits d'InGaN 114 et une ou plusieurs couches de barrière d'InGaN 116, tel que décrit précédemment par rapport à la structure semiconductrice 100. La structure semi-conductrice 400 comprend également une couche de base 102, une couche d'écartement 118, une couche de revêtement 120, une couche de blocage des électrons 108, une couche massive de type p 110 et une couche de contact de type p 104, tel que décrit précédemment par rapport à la structure semi-conductrice 100. La région active 406 de la structure semi-conductrice 400 comprend en outre des couches de barrière de GaN supplémentaires 402. Chacune des couches de barrière de GaN supplémentaires 402 peut être disposée entre une couche de puits d'InGaN 114 et une couche de barrière d'InGaN 116. Les couches de barrière de GaN supplémentaires 402 peuvent servir à confiner davantage les électrons à l'intérieur des couches de puits 114, augmentant la probabilité qu'ils se recombinent avec des trous et augmentant par là même la probabilité d'émission de rayonnement.
1001021 Dans certains modes de réalisation, chaque couche de barrière de GaN 402 peut être dopée au type n avec un ou plusieurs dopants sélectionnés dans le groupe constitué par le silicium et le germanium. Par exemple, la concentration du ou des dopants à l'intérieur des couches de barrière de GaN 402 peut être comprise dans une fourchette s'étendant d'environ 1,0e17 cm-3 à 50e17 cm-3. Dans certains modes de réalisation, chaque couche de barrière de GaN 402 peut avoir une épaisseur de couche moyenne Tb2 comprise dans une fourchette s'étendant d'environ un demi-nanomètre (0,5 nm) à environ vingt nanomètres (20 nm). [00103] La figure 4B est un schéma de bande conductrice simplifié et illustre les niveaux d'énergie relatifs de la bande conductrice 428 pour les divers matériaux contenus dans la structure semi-conductrice 400. Comme le montre la figure 4B, dans le mode de réalisation de la structure semi-conductrice 400 de la figure 4A, le niveau d'énergie de la bande conductrice 428 à l'intérieur des couches de barrière de GaN 402 (figure 4A) peut être relativement plus élevé que le niveau d'énergie de la bande conductrice 428 à l'intérieur des couches de barrière d'InGaN 116 et plus élevé que le niveau d'énergie de la bande conductrice 428 à l'intérieur des couches de puits d'InGaN 114. [00104] Les figures 5A et 5B illustrent maintenant d'autres modes de réalisation de la présente invention comprenant une structure semi-conductrice 500. Dans ces modes de réalisation, les procédés exposés dans la demande de document américain n° 13 362 866 déposée le 31 janvier 2012 sous le nom de Arena et al., peuvent être utilisés pour former une région active 506. La structure semi-conductrice 500 est similaire à la structure semi- conductrice 100 et comprend une région active 506 comprenant une ou plusieurs couches de puits d'InGaN 514 et une ou plusieurs couches de barrière d'InGaN 516, tel que décrit précédemment par rapport à la structure semi-conductrice 100. La structure semi-conductrice 500 comprend également une couche de base, une couche d'écartement, une couche de revêtement, une couche de blocage des électrons, une couche massive de type p 100 et une couche de contact de type p, tel que décrit précédemment par rapport à la structure semiconductrice 100. Pour plus de clarté, seules les couches entourant la région active 506 sont illustrées et ces couches peuvent comprendre la couche d'écartement optionnelle 118 et la couche de revêtement 120 ainsi que la couche de base d'IrinGal.'N 112 et la couche de blocage des électrons 108. Si les couches optionnelles sont omises de la structure semi- conductrice 500, la région active 506 peut être disposée directement entre la couche de base d'InnGal,N 112 et la couche de blocage des électrons 108. [00105] La région active 506 de la structure semi-conductrice 500 est similaire à la région active de la structure semi-conductrice 100, mais comprend en outre deux couches de barrière d'InGaN ou plus dans lesquelles l'énergie de bande d'énergie interdite entre les couches de barrière suivantes augmente par paliers de droite à gauche comme le montrent la 5 figure 5A et la figure 5B, c'est-à-dire dans la direction s'étendant de la couche de revêtement 120 vers la couche d'écartement 118. Une telle configuration de la région active 506 dans la structure semi-conductrice 500 peut contribuer au confinement des porteurs de charge à l'intérieur de la région active 500 tout en empêchant l'écoulement de porteurs hors de la région active 506, augmentant ainsi l'efficacité des dispositifs électroluminescents fabriqués à 10 partir de la structure semi-conductrice 500. [001061 Les régions de barrière 516A_c peuvent être dotées d'une composition de matériaux et d'une configuration structurelle sélectionnées pour alimenter chacune des régions de barrière 516A_c avec les énergies de bande d'énergie interdite 550A_c respectives, où l'énergie de bande d'énergie interdite est donnée par la différence d'énergie entre l'énergie 15 de bande conductrice 528 et l'énergie de bande de valence 552 de chacun des matériaux semi-conducteurs composant la structure semi-conductrice 500. L'énergie de bande d'énergie interdite 550A contenue dans la première région de barrière 516A peut être inférieure à l'énergie de bande d'énergie interdite 55013 contenue dans la seconde région de barrière 51613 et l'énergie de bande d'énergie interdite 550B contenue dans la seconde région de barrière 20 51613 peut être inférieure à l'énergie de bande d'énergie interdite 550c contenue dans la troisième région de barrière 516c, tel qu'illustré dans le schéma de bande d'énergie de la figure 5B. De plus, chacune des énergies de bande d'énergie interdite des régions de puits quantique 552A_c peut être sensiblement égale et peut être inférieure à chacune des énergies de bande d'énergie interdite 516A_c des régions de barrière 550A-c. 25 [00107] Dans cette configuration, une barrière d'énergie de trou 554A prévue entre le premier puits quantique 514A et le second puits quantique 514 B peut être inférieure à une barrière d'énergie de trou 55413 prévue entre le second puits quantique 516B et le troisième puits quantique 516c. En d'autres termes, les barrières d'énergie de trou 554A-c à travers les régions de barrière 516A_c peuvent augmenter par paliers à travers la région active 30 506 dans la direction s'étendant de la couche de revêtement 120 vers la couche d'écartement 118. Les barrières d'énergie de trou d'électron 554A_c correspondent aux différences des énergies de la bande de valence 552 à travers les interfaces entre les régions de puits quantique 514A_c et les régions de barrière 516A_c adjacentes. L'augmentation des barrières d'énergie de trou d'électron 554A-c à travers les régions de barrière 516A_c provoque un déplacement partant de la couche de revêtement 120 en direction de la couche d'écartement 108, permettant d'obtenir une augmentation d'uniformité de la répartition des trous à l'intérieur de la région active 506 pouvant avoir pour conséquence une efficacité améliorée en situation de fonctionnement d'un dispositif électroluminescent fabriqué à partir d'un semiconducteur 500. [00108] Tel que précédemment mentionné, les régions de barrière 516A-c peuvent présenter une composition de matériaux et une configuration structurelle sélectionnées pour alimenter chacune des régions de barrière 516A_c avec leurs énergies de bande d'énergie interdite 550A_c respectives différentes. À titre d'exemple et non de limitation, chaque région de barrière 516A_c peut comprendre un matériau au nitrure III ternaire, tel que de l'Inb3Gai_b3N, où b3 est au moins d'environ 0,01. La réduction de la teneur en indium (c'est-à-dire la réduction de la valeur de b3) dans l'Inb3Gai_b3N des régions de barrière 516A_c peut augmenter l'énergie de bande d'énergie interdite des régions de barrière 516A_c. La seconde région de barrière 51613 peut donc avoir une teneur en indium inférieure par rapport à la première région de barrière 516A et la troisième région de barrière 516c peut avoir une teneur en indium inférieure par rapport à la seconde région de barrière 516B. De plus, les régions de barrière 516A_c et les régions de puits 514A_c peuvent être dopées et peuvent avoir une épaisseur de couche moyenne, tel que décrit précédemment par rapport à la structure semi-conductrice 100. [00109] Tel que précédemment mentionné, selon les modes de réalisation de la présente invention, la région active 106 (de la figure 1A) peut comprendre au moins une couche de puits d'InGaN et au moins une couche de barrière d'InGaN et, dans certains modes de réalisation, peut être au moins sensiblement composée d'InGaN (par exemple peut être composée essentiellement d'InGaN, mis à part la présence de dopants). Une majorité de structures de dispositif électroluminescent connues dans l'art comprenant des couches de puits d'InGaN comprennent des couches de barrière de GaN (au moins sensiblement exemptes d'indium). La différence de niveau d'énergie de la bande conductrice entre les couches de puits d'InGaN et les couches de barrière de GaN est élevée, ce qui, dans les enseignements de l'art, permet d'obtenir un confinement amélioré des porteurs de charge à l'intérieur des couches de puits et peut améliorer l'efficacité des structures de DEL. Cependant, les structures et procédés de l'art antérieur peuvent être à l'origine d'une baisse d'efficacité du dispositif due au débordement des porteurs et à la polarisation piézoélectrique.
1001101 Dans la théorie du débordement des porteurs, la ou les couches de puits quantique peuvent être analogues à un bac d'eau, avec leur capacité à capturer et à retenir les porteurs injectés diminuant à mesure que l'injection de porteurs augmente. Lorsque les porteurs injectés ne sont pas capturés ou maintenus, ils débordent de la région active et sont perdus, contribuant ainsi à une baisse d'efficacité du dispositif. Dans les structures de l'art antérieur comprenant des puits quantiques d'InGaN et des couches de barrière de GaN, le décalage de bande, c'est-à-dire la différence de niveaux d'énergie de bande conductrice entre les puits quantiques et les barrières est significativement supérieur au décalage de bande pour une région active sensiblement composée d'InGaN, tel que décrit dans les présents modes de réalisation. La réduction du décalage de bande dans les structures décrites ici permet aux porteurs injectés de se répartir plus efficacement à travers les régions de puits quantique de la région active, augmentant ainsi l'efficacité des dispositifs électroluminescents fabriqués à partir des structures semi-conductrices décrites ici. [00111] Le décalage de maille entre les couches de puits d'InGaN et les couches de barrière de GaN provoque en outre une polarisation piézoélectrique relativement forte à l'intérieur de la région active dans de telles structures de dispositif électroluminescent. La polarisation piézoélectrique peut réduire le chevauchement entre les fonctions d'onde des électrons et les fonctions d'onde des trous prévues à l'intérieur des régions actives des structures de dispositif électroluminescent. Tel qu'exposé, par exemple, dans J. H. Son et J. L. Lee, Numerical Analysis of Efficiency Droop Induced by Piezoelectric Polarization in InGaN/GaN Light-Emitting Diodes, Appl. Phys. Lett. 97, 032109 (2010) (traduction littérale : analyse quantifiée de la baisse d'efficacité induite par la polarisation piézoélectrique dans les diodes électroluminescentes d'InGaN/GaN), la polarisation piézoélectrique peut provoquer un phénomène appelé « baisse d'efficacité » dans une telle structure de dispositif électroluminescent (par exemple des DELs). Les phénomènes de baisse d'efficacité correspondent à une baisse (une diminution) observée sur un graphique représentant l'efficacité quantique interne (IQE) de la structure de DEL à mesure que la densité de courant augmente. [00112] Des modes de réalisation de structure électroluminescente, tels que des structures de DEL de la présente invention, peuvent réduire ou résoudre des problèmes de structures de DEL connus dans l'art comportant des couches de puits d'InGaN et des couches de barrière de GaN associés aux phénomènes de décalage de maille, de débordement de porteurs, de polarisation piézoélectrique et à la baisse d'efficacité. Des modes de réalisation de DELs de la présente invention, tels que la structure de DEL fabriquée à partir de la structure semi-conductrice 100 des figures 1A et 1B, peuvent être configurés et la structure de bande d'énergie peut être modélisée, de telle sorte que la région active 106 présente un effet de polarisation piézoélectrique réduit et un chevauchement accru de la fonction d'onde des électrons et de la fonction d'onde des trous. En conséquence, le dispositif électroluminescent, tel que des DELs, peut présenter une uniformité améliorée des porteurs de charge à travers la région active 106 ainsi qu'une baisse d'efficacité réduite à mesure que la densité de courant augmente. [00113] Ces avantages pouvant être obtenus par le biais des modes de réalisation de la présente invention sont exposés plus en détail ci-dessous en référence aux figures 10A et 10B, 11A-11E, 12A et 12B et 13A-13E. Les figures 10A et 10B illustrent un mode de réalisation d'une DEL 556 similaire à des DELs connues dans l'art. La DEL 556 comprend une région active 558 comprenant cinq (5) couches de puits d'InGaN 562 avec des couches de barrière de GaN 564 disposées entre les couches de puits d'InGaN 562. La DEL 556 comprend également une couche de base 560, une première couche d'écartement 566, une seconde couche d'écartement 568, une couche de blocage des électrons 570 et une couche d'électrode 572. Dans la DEL 556, les couches de puits d'InGaN 562 comprennent des couches d'In0,18Ga0,82N ayant chacune une épaisseur de couche moyenne d'environ deux nanomètres et demi (2,5 nm). Les couches de barrière 564 comprennent des couches de GaN pouvant présenter une épaisseur de couche moyenne d'environ dix nanomètres (10 nm). La couche de base 560 comprend une couche de GaN dopé ayant une épaisseur de couche moyenne d'environ trois cent vingt-cinq nanomètres (325 nm) dopée au type n avec le silicium présent dans une concentration d'environ 5e18 cm-3. La première couche d'écartement 566 peut comprendre du GaN non dopé ayant une épaisseur de couche moyenne d'environ vingt-cinq nanomètres (25 nm). La seconde couche d'écartement 568 peut également comprendre du GaN non dopé ayant une épaisseur de couche moyenne d'environ vingt-cinq nanomètres (25 nm). La couche de blocage des électrons peut comprendre de l'AlGaN dopé au p. La couche d'électrode 572 peut comprendre une couche de GaN dopé, une telle couche d'électrode pouvant présenter une épaisseur de couche moyenne d'environ cent vingt-cinq nanomètres (125 nm) dopée au type p avec du magnésium présent dans une concentration d'environ 5e17 cm-3. La figure 10B est un schéma de bande conductrice simplifié similaire à celui de la figure 1B et illustre les différences relatives de niveau d'énergie de la bande conductrice 574 (dans un schéma de bande d'énergie) pour les différents matériaux présents dans les diverses couches de la DEL 556 de la figure 10A. Les lignes en pointillés verticales de la figure 10B sont alignées avec les interfaces prévues entre les diverses couches dans la DEL 556 de la figure 10A. [00114] Tel que connu dans l'art, le modèle 8x8 de Kane exposé, par exemple, dans S. L. Chuang et C. S. Chang, lm Method for Strained Wurtzite Semiconductors, Phys. Rev. B 54, 2491 (1996), (traduction littérale : procédé lcp pour les semi-conducteurs en wurtzite sous contrainte) peut être utilisé pour caractériser la structure de la bande de valence pour les matériaux en nitrure du Groupe III tels que le GaN et l'InGaN. La séparation des branches légères, lourdes et séparées des bandes de valence dans le centre de la zone de Brillouin peut être considérée comme indépendante de celle du champ électrique. C'est pourquoi des sous- bandes de valence peuvent être obtenues à partir de la solution des équations couplées de Poisson et de transport. Les fonctions d'onde d'électron et de trou peuvent être considérées sous la forme : unit - exp(k n - r) , et - exp(k p - r) , respectivement, où un et up sont les amplitudes de Bloch des électrons et des trous correspondant au centre de la zone de Brilluene, kn et kp se trouvent dans des vecteurs de moment quasiment plans, it et kt, sont les fonctions d'enveloppe, et l'indice «s » peut correspondre à des trous lourds (hh), légers (1h) ou séparés (so). Les équations unidimensionnelles de SchrOdinger pour les fonctions d'enveloppe des électrons et des trous 30 sont : 4_ 2 n (.42-rv +ueffy Evl , et 2m" dz2 c v h2 d 21PV,S T eff w 2mI dZ2 respectivement, où U et Urs sont le potentiel effectif des électrons et des trous dans le puits quantique, E, et Ev, sont les niveaux d'énergie des électrons et des trous, et mn/1 et mpll sont la masse effective des électrons et des trous dans la direction de croissance épitaxiale. En résolvant les équations de Schredinger avec les conditions de frontières correspondantes, le chevauchement intégral entre les fonctions d'onde d'électron et de trou est ensuite obtenu à partir de : (qre I I 11) = e (z)1 I ,h (z)c 1 z [00115] Tel qu'exposé dans S. L. Chuang, Physics of Phonie Devices, 2nd Ed. (Wiley, New Jersey, 2009), (traduction littérale : Physique des disposifs phoniques, 2e éd.), la vitesse de recombinaison rayonnante des électrons et des trous peut être obtenue par le biais de la formule : [R"d = B - np - I- exp kT j], où B est le coefficient de recombinaison rayonnante, n est la concentration d'électrons, p est la concentration de trous, et F., - Fp est la séparation des quasi-niveaux de Fermi. La concentration des électrons et des trous et la séparation des quasi-niveaux de Fermi varient avec la position à travers la région active d'une DEL. La vitesse de recombinaison rayonnante maximale peut être identifiée dans n'importe quel puits quantique et considérée comme la vitesse de recombinaison rayonnante maximale pour ce puits quantique respectif. [00116] La figure 11 A est un graphique illustrant l'énergie calculée du bord de bande de la bande conductrice 574 et de la bande de valence 576 pour la DEL 550 des figures 10A et 10B, avec un courant nul appliqué à travers la DEL 556, en fonction de la position (en nanomètres) occupée à travers la DEL 556, en commençant au niveau de la surface de la couche de base 560 opposée à la région active 558. La figure 11B est un graphique similaire à celui de la figure 11A, mais illustrant l'énergie calculée du bord de bande de la bande conductrice 574 et de la bande de valence 576 pour la DEL 556 des figures 10A et 10B à une densité de courant appliquée à travers la DEL 556 de cent vingt-cinq ampères par centimètre carré (125 A/cm2). La figure 11C est un graphique illustrant l'intensité calculée en fonction de la longueur d'onde pour chacune des cinq couches de puits quantique 562 de la DEL 556 avec une densité de courant appliquée à travers la DEL 550 de cent vingt-cinq ampères par centimètre carré (125 A/cm2). QW1 est la couche de puits quantique 562 la plus à gauche et QW5 est la couche de puits quantique 562 la plus à droite dans la perspective des figures 10A et 10B. La figure 11 D illustre l'efficacité d'injection calculée de la DEL 556 en fonction de la densité de courant appliquée. Comme le montre la figure 11D, la DEL 550 peut présenter une efficacité d'injection d'environ 75,6 % à une densité de courant appliquée de 125 A/cm2. La figurel 1 E illustre l'efficacité quantique interne calculée (IQE) de la DEL 556 en fonction de la densité de courant appliquée. Comme le montre la figure 11E, la DEL 556 peut présenter une efficacité quantique interne d'environ 45,2 % à une densité de courant appliquée de 125 A/cm2. Tel que le montre également la figure 11E, l'efficacité quantique interne de la DEL 556 peut chuter de plus de 50 % à une densité de courant appliquée d'environ 20 A/cm2 à moins de 40 % à une densité de courant appliquée de 250 A/cm2. Tel que précédemment exposé, une telle baisse d'IQE est appelée dans l'art baisse d'efficacité. [00117] Le tableau 1 ci-dessous illustre le chevauchement de fonction d'onde calculé et la vitesse maximale de recombinaison rayonnante pour chacune des cinq couches 20 de puits quantique 562 prévues dans la DEL 550 des figures 10A et 10B. TABLEAU 1 QW1 QW2 QW3 QW4 QW5 Chevauchement de fonction d'onde calculé 0,328 0,326 0,325 0,341 0,362 Vitesse maximale de 6,5e26 3.3e26 3,3e26 6,8e26 2,4e27 recombinaison rayonnante [00118] Comme le montrent la figure 11C et le tableau 1 ci-dessus, les recombinaisons rayonnantes viennent principalement de la dernière couche de puits 562 (la 25 plus proche du côté dopé au p, ou anode) qui correspond au cinquième puits quantique (c'est-à-dire QW5) de la DEL 556. De plus, comme le montre la figure 11E, la DEL 556 présente une baisse d'efficacité pouvant être provoquée au moins en partie par la polarisation piézoélectrique provoquée par l'utilisation de couches de puits d'InGaN 562 et de couches de barrière de GaN 564, tel que précédemment exposé. [00119] Des modes de réalisation de DELs de la présente invention comprenant une région active comprenant au moins une couche de puits d'InGaN et au moins une couche de barrière d'InGaN, telle que la région active 106 de la DEL 100, peuvent présenter une uniformité améliorée des recombinaisons rayonnantes se produisant dans les couches de puits et peuvent occasionner une baisse d'efficacité réduite. Une comparaison d'un mode de réalisation d'une DEL de la présente invention avec la DEL 550 est prévue en référence aux figures 12A et 12B, et 13A à 13E ci-dessous. [00120] Les figures 12A et 12B illustrent un autre exemple du mode de réalisation d'une DEL 600 selon la présente invention. La DEL 600 comprend une région active 106 comprenant cinq (5) couches de puits d'InGaN 114 avec des couches de barrière d'InGaN 116 disposées entre les couches de puits d'InGaN 114. Les couches de puits d'InGaN 114 et les couches de barrière d'InGaN 116 peuvent être, tel que décrit précédemment, en relation avec la structure semi-conductrice 100 en référence aux figures 1 A et 1B. La DEL 600 comprend également une couche de base 112, une première couche d'écartement 118, une couche de revêtement 120 et une couche d'électrode d'InGaN 104. Dans la DEL 600, les couches de puits d'InGaN 114 comprennent des couches d'In0,18Ga0,82N ayant chacune une épaisseur de couche moyenne d'environ deux nanomètres et demi (2,5 nm). Les couches de barrière 116 comprennent des couches d'In0,08Ga0,92N et chacune peut avoir une épaisseur de couche moyenne d'environ dix nanomètres (10 nm). La couche de base 112 comprend une couche d'In0,05Ga0 95N dopé ayant une épaisseur de couche moyenne d'environ trois cents nanomètres (300 nm) dopée au type n avec le silicium présent dans une concentration d'environ 5e18 cm-3. La première couche d'écartement 118 peut comprendre de l'In0,08Ga0,92N non dopé ayant une épaisseur de couche moyenne d'environ vingt-cinq nanomètres (25 nm). La couche de revêtement 120 peut également comprendre de l'In008Ga0,92N non dopé ayant une épaisseur de couche moyenne d'environ vingt-cinq nanomètres (25 nm). La couche d'électrode 104 peut comprendre une couche d'In0,05Ga0 95N dopé pouvant présenter une épaisseur de couche moyenne d'environ cent cinquante nanomètres (150 nm) dopée au type p avec du magnésium présent dans une concentration d'environ 5e17 cm-3. La figure 12B est un schéma de bande conductrice simplifié illustrant les différences relatives de niveau d'énergie de la bande conductrice 602 (dans un schéma de bande d'énergie) pour les différents matériaux présents dans les diverses couches de la DEL 600 de la figure 12A. [00121] La figure 13A est un graphique illustrant l'énergie calculée du bord de bande de la bande conductrice 602 et de la bande de valence 604 pour la DEL 600 des figures 12A et 12B, avec un courant nul appliqué à travers la DEL 600, en fonction de la position (en nanomètres) occupée à travers la DEL 600, en commençant au niveau de la surface de la couche de base 112 opposée à la région active 106. La figure 13B est un graphique similaire à celui de la figure 13A, mais illustrant l'énergie calculée du bord de bande de la bande conductrice 602 et de la bande de valence 604 pour la DEL 600 des figures 12A et 12B à une densité de courant appliquée à travers la DEL 600 de cent vingt-cinq ampères par centimètre carré (125 A/cm2). La figure 13C est un graphique illustrant l'intensité calculée en fonction de la longueur d'onde pour chacune des cinq couches de puits quantique 108 de la DEL 600 avec une densité de courant appliquée à travers la DEL 600 de cent vingt-cinq ampères par centimètre carré (125 A/cm2). QW1 est la couche de puits quantique 108 la plus à gauche et QW5 est la couche de puits quantique 108 la plus à droite dans la perspective des figures 12A et 12B. La figure 13D illustre l'efficacité d'injection calculée de la DEL 600 en fonction de la densité de courant appliquée. Comme le montre la figure 13D, la DEL 600 peut présenter une efficacité d'injection d'environ 87,8 % à une densité de courant appliquée de 125 A/cm2 et peut présenter une efficacité d'injection de porteurs d'au moins environ 80 % sur une plage de densités de courant s'étendant d'environ 20 A/cm2 à environ 250 A/cm2. La figure 13E illustre l'efficacité quantique interne calculée (IQE) de la DEL 600 en fonction de la densité de courant appliquée. Comme le montre la figure 13E, la DEL 600 peut présenter une efficacité quantique interne d'environ 58,6 % à une densité de courant appliquée de 125 A/cm2. Tel que le montre également la figure 13E, l'efficacité quantique interne de la DEL 600 peut demeurer entre environ 55 % et environ 60 % à une densité de courant appliquée dans la plage s'étendant d'environ 20 A/cm2 à 250 A/cm2. La DEL 600 est donc exposée à une baisse d'efficacité très faible, ladite baisse d'efficacité étant significativement moindre par rapport à la baisse d'efficacité de la DEL 500 (ladite DEL 500 ne se conformant pas aux modes de réalisation de la présente invention). [00122] Le tableau 2 ci-dessous illustre le chevauchement de fonction d'onde calculé et la vitesse maximale de recombinaison rayonnante pour chacune des cinq couches de puits quantique 108 prévues dans la DEL 600 des figures 12A et 12B. TABLEAU 2 QW1 QW2 QW3 QW4 QW5 Chevauchement de fonction d'onde calculé 0,478 0,493 0,494 0,494 0,471 Vitesse maximale de 7,8e26 7,7e26 7,9e26 8,1e26 8,3e26 recombinaison rayonnante [00123] Comme le montrent la figure 13C et le tableau 2 ci-dessus, les recombinaisons rayonnantes sont plus uniformes à travers les couches de puits 108 de la DEL 600 que les couches de puits 508 de la DEL 500. [00124] La DEL 550 des figures 10A et 10B et la DEL 600 des figures 12A et io 12B ont été modélisées à l'aide du logiciel SiLENSe distribué par STR Group, Inc. Le logiciel SiLENSe a également été utilisé pour produire les graphiques des figures 11A à 11E et 13A à 13E et pour obtenir les données exposées dans les tableaux 1 et 2. [00125] Selon certains modes de réalisation de la présente invention, les DELs peuvent présenter une efficacité quantique interne d'au moins environ 45 % sur une plage de 15 densité de courant s'étendant d'environ 20 A/cm2 à environ 250 A/cm2, d'au moins environ 50 % sur une plage de densité de courant s'étendant d'environ 20 A/cm2 à environ 250 A/cm2, voire d'au moins environ 55 % sur une plage de densité de courant s'étendant d'environ 20 A/cm2 à environ 250 A/cm2. De plus, les DELs peuvent présenter une efficacité d'injection de porteurs au moins sensiblement constante sur une plage de densité de courant s'étendant 20 d'environ 20 A/cm2 à environ 250 A/cm2. Dans certains modes de réalisation, les DELs de la présente invention peuvent présenter une efficacité d'injection de porteurs d'au moins environ 80 % sur une plage de densités de courant s'étendant d'environ 20 A/cm2 à environ 250 A/cm2. [00126] Des exemples non limitatifs de procédés pouvant être utilisés pour fabriquer des structures semi-conductrices et des dispositifs électroluminescents, tel que des 25 DELs, selon les modes de réalisation de la présente invention sont brièvement décrits ci-dessous en référence aux figures 6C à 6D et les exemples de dispositifs électroluminescents fabriqués à l'aide de tels procédés sont décrits en référence à la figure 7 et à la figure 8. [00127] En référence à la figure 6C, un modèle de croissance 113 (fabriqué tel que décrit précédemment) peut être disposé à l'intérieur d'une chambre de dépôt et des couches comprenant des matériaux en nitrure du Groupe III, généralement appelées empilement de croissance 682 (voir la figure 6D), peuvent être crûes séquentiellement et épitaxialement sur une ou plusieurs couches de germination 656 du modèle de croissance 113. Il convient de noter que, bien que la couche de germination soit illustrée sous la forme d'un ou plusieurs îlots de matériau en nitrure du Groupe III, dans certains modes de réalisation, la couche de germination peut comprendre un film continu placé au-dessus du substrat de support 658. [00128] La figure 6D illustre la structure semi-conductrice 680, comprenant un modèle de croissance 113 comprenant deux couches de germination 656, chacune présentant les diverses couches de la structure semi-conductrice 100 des figures 1 A et 1B déposées dessus. Une couche de base d'InnGai,N 112 d'une structure semi-conductrice 100 est notamment déposée épitaxialement directement sur chacune des structure de couche de germination 656, avec une couche d'écartement d'InGaN 118, une couche de puits d' InGaN 114, une couche de barrière d'InGaN 116, une couche de revêtement d'InGaN 120, une couche de blocage des électrons 108, une couche massive de type p 110 et une couche de contact de type p 104, dans cet ordre, déposées épitaxialement au-dessus du modèle de croissance 112. [00129] Les diverses couches de la structure semi-conductrice 680 comprenant l'empilement de croissance 682 peuvent être déposées, par exemple, à l'aide d'un procédé et d'un système de dépôt de vapeur chimique métalorganique (MOCVD), à l'intérieur d'une chambre de dépôt unique, c'est-à-dire sans qu'il soit nécessaire de charger ou de décharger l'empilement de croissance pendant le processus de dépôt. La pression régnant à l'intérieur de la chambre de dépôt peut être réduite à entre environ 50 mTorr et environ 500 mTorr. La pression régnant à l'intérieur de la chambre de réaction pendant le processus de dépôt peut être accrue et/ou réduite pendant le dépôt de l'empilement de croissance 682 et par conséquent adaptée à la couche spécifique déposée. À titre d'exemple non limitatif, la pression régnant dans la chambre de réaction pendant le dépôt de la couche de base d'InriGai_ N 112, de la couche d'écartement 118, de la ou des couches de puits 114/ de barrière 116, des couches de revêtement 120 et une couche de barrière d'électrons 108 peut s'étendre entre environ 50 mTorr et environ 500 mTorr et peut être égale à environ 440 mTorr dans certains modes de réalisation. La pression régnant à l'intérieur de la chambre de réaction pour le dépôt de la couche massive de type p 110 et de la couche de contact de type p 104 peut s'étendre entre environ 50 mTorr et environ 250 mTorr et peut être égale à environ 100 mTorr dans certains modes de réalisation. [00130] Le modèle de croissance 113 peut être chauffé pour atteindre une température comprise entre environ 600°C et environ 1000°C à l'intérieur de la chambre de dépôt. Les gaz précurseurs métalorganiques et d'autres gaz précurseurs (et, en option, des gaz porteurs et/ou purgeurs) peuvent ensuite être conduits à travers la chambre de dépôt et au- to dessus de la ou des couches de germination 656 du modèle de croissance 113. Les gaz précurseurs métalorganiques peuvent réagir, se décomposer, ou à la fois réagir et se décomposer de façon à provoquer un dépôt épitaxial de couches de nitrure de Groupe II, telles que des couches d'InGaN, sur le modèle de croissance 113. [00131] À titre d'exemples non limitatifs, le triméthylindium (TMI) peut servir 15 de précurseur métalorganique pour l'indium de l'InGaN, le triréthylgallium (TMG) peut servir de précurseur métalorganique pour le gallium de l'InGaN, le triéthylaluminium (TMA) peut servir de précurseur métalorganique pour l'AlGaN et l'ammoniaque peut servir de précurseur pour l'azote des couches de nitrure de Groupe III. Sini peut servir de précurseur pour introduire le silicium dans l'InGaN lorsque l'on souhaite doper le nitrure de Groupe III 20 au type n et Cp2Mg (bis(cyclopentandiényl)magnésium) peut servir de précurseur pour introduire le magnésium dans le nitrure de Groupe III lorsque l'on souhaite doper le Groupe III au type p. Il peut être avantageux d'adapter un rapport du précurseur d'indium (par exemple le triméthylindium) au précurseur de gallium (par exemple le triréthylgallium), permettant l'incorporation de l'indium contenu dans l'InGaN à une concentration proche du 25 point de saturation de l'indium dans l'InGaN à la température de dépôt. Le pourcentage d'indium incorporé dans l'InGaN peut être contrôlé à mesure que l'InGaN est cultivé épitaxialement en contrôlant la température de croissance. Des quantités relativement plus importantes d'indium seront incorporées à des températures relativement plus basses et des quantités relativement moins importantes d'indium seront incorporées à des températures 30 relativement plus élevées. À titre d'exemples non limitatifs, les couches de puits d'InGaN 108 peuvent être déposées à des températures comprises dans une fourchette s'étendant d'environ 600°C à environ 950°C. [00132] La température de dépôt des diverses couches de l'empilement de croissance 100 peut être accrue et/ou réduite pendant le processus de dépôt et par conséquent 5 adaptée à la couche spécifique déposée. À titre d'exemple non limitatif, la température de dépôt pendant le dépôt de la couche de base d' Int,GaitiN 112, de la couche massive de type p 110 et de la couche de contact de type p 104 peut s'étendre entre environ 600° et environ 950°C et peut être égale à environ 900 °C dans certains modes de réalisation. La vitesse de croissance de la couche de base d'Int,Gai_nN 112, de la couche massive de type p 110 et de la 10 couche de contact de type p 104 peut s'étendre entre environ un nanomètre par minute (1 nm/min) et environ trente nanomètres par minute (30 nm/min), et dans certains modes de réalisation, la vitesse de croissance de la couche de base d'InnGai_nN 112, de la couche massive de type p 110 et de la couche de contact de type p 104 peut être égale à environ 6 nanomètres par minute (6 mn/min). 15 [00133] Dans des exemples de réalisation non limitatifs supplémentaires, la température de dépôt pendant le dépôt de la couche d'écartement 118, de la ou des couches de puits 114, de la ou des couches de barrière 116, de la couche de revêtement 120 et de la couche de blocage des électrons 108 peut s'étendre entre environ 600° et environ 950°C et peut être égale, dans certains modes de réalisation, à environ 750°C. La vitesse de croissance de la 20 couche d'écartement 118, de la ou des couches de puits 114, de la ou des couches de barrière 116, de la couche de revêtement 120 et de la couche de blocage des électrons 108 peut s'étendre entre environ un nanomètre par minute (1 nm/min) et environ trente nanomètres par minute (30 nm/min) et dans certains modes de réalisation, la vitesse de croissance de la couche d'écartement 118, de la ou des couches de puits 114, de la ou des couches de barrière 116, de la 25 couche de revêtement 120 et de la couche de blocage des électrons 108 peut être égale à environ un nanomètre par minute (1 nm/min). [00134] Dans des modes de réalisation comprenant le dépôt des couches d'InGaN, le rapport de vitesse d'écoulement des gaz précurseurs peut être sélectionné pour obtenir des couches d'InGaN de haute qualité. Par exemple, les procédés permettant de 30 former les couches d'InGaN de la structure semi-conductrice 100 peuvent comprendre la sélection du rapport de gaz permettant de fournir une ou plusieurs couches d'InGaN présentant une faible densité de défauts, sensiblement exemptes de détente de la contrainte et sensiblement exemptes des pics de surface.
1001351 Dans des exemples non limitatifs, le rapport d'écoulement (%) du triméthylindium (TMI) sur le triréthylgallium (TMG) peut être défini comme : vitesse d'écoulement (TMI) rapport d'écoulement (%) - x100 vitesse d'écoulement (TMI +TEG) un tel rapport d'écoulement pouvant être accru et/ou réduit pendant le processus de dépôt et donc adapté à la couche d'InGaN spécifique déposée. À titre d'exemple non limitatif, le rapport d'écoulement pendant le dépôt de la couche de base d'InnGal_nN 112 et de la couche massive de type p 110 peut s'étendre dans la plage comprise entre environ 50 % à environ 95°C et peut être égal, dans certains modes de réalisation, à environ 85 %. Dans d'autres modes de réalisation, le rapport d'écoulement pendant le dépôt de la couche d'écartement 118, de la ou des couches de barrière 116 et de la couche de revêtement 120 peut s'étendre entre environ 1 % à environ 50 % et peut être égal, dans certains modes de réalisation, à environ 2 %. Dans d'autres modes de réalisation encore, le rapport d'écoulement pendant le dépôt d'une ou de plusieurs couches de puits quantique 114 peut s'étendre entre environ 1 % à environ 50 % et peut être égal, dans certains modes de réalisation, à environ 30 %. [001361 Le modèle de croissance 113 peut être pivoté en option à l'intérieur de la chambre de dépôt pendant les processus de dépôt. À titre d'exemple non limitatif, le modèle de croissance 113 peut être pivoté à l'intérieur de la chambre de dépôt pendant les processus de dépôt à une vitesse de rotation comprise entre environ 50 tours par minute (Tr/min) et environ 1500 tours par minute (Tr/min) et peut pivoter, dans certains modes de réalisation, à une vitesse de rotation égale à environ 450 tours par minute (Tr/min). La vitesse de rotation pendant le processus de dépôt peut être accrue et/ou réduite pendant le dépôt et donc adaptée à la couche spécifique déposée. À titre d'exemple non limitatif, la vitesse de rotation du modèle de croissance pendant le dépôt de la couche de base d'InnGai,N 112, de la couche d'écartement 118, de la ou des couches de puits 114, de la ou des couches de barrière 116, des couches de revêtement 120 et de la couche de barrière d'électrons 108 peut s'étendre entre environ 50 tours par minute (Tr/min) et environ 1500 tours par minute (Tr/min) et peut pivoter, dans certains modes de réalisation, à une vitesse de rotation égale à environ 440 tours par minute (Tr/min). La vitesse de rotation du modèle de croissance 113 pendant le dépôt de la couche massive de type p 110 et de la couche de contact de type p 104 peut s'étendre entre environ 50 tours par minute (Tr/min) et environ 1500 tours par minute (Tr/min) et peut pivoter, dans certains modes de réalisation, à une vitesse de rotation égale à environ 1000 tours par minute (Tr/min). [00137] Dans des modes de réalisation des structures semi-conductrices de la présente invention comprenant le dépôt de nitrure de Groupe III, et notamment de couches d'InGaN, l'énergie de contrainte d'une ou de plusieurs couches d'InGaN comprenant l'empilement de croissance 682, déposé épitaxialement au-dessus du modèle de croissance 113, peut avoir une influence négative sur l'efficacité des dispositifs électroluminescents fabriqués à partir de telles structures semi-conductrices. Dans certains modes de réalisation, l'énergie de contrainte totale développée à l'intérieur de l'empilement de croissance 682 peut être en relation avec l'efficacité, définie comme efficacité quantique interne (IQE), des structures semi-conductrices de la présente invention.
1001381 Plus en détail, l'énergie de contrainte stockée à l'intérieur d'une nième couche d'InGaN est proportionnelle à l'épaisseur totale moyenne n de la nième couche 'd'InGaN et à la concentration d'indium %Inn dans la nième couche d'InGaN. De plus, l'énergie de contrainte totale stockée avec la pluralité de couches d'InGaN comprenant l'empilement de croissance 682 est proportionnelle à la somme de l'épaisseur totale moyenne T' de chacune des couches d'InGaN et à la concentration d'indium %Inn dans chacune des couches d'InGaN, permettant ainsi d'estimer l'énergie de contrainte totale contenue à l'intérieur des couches d'InGaN comprenant l'empilement de croissance 702 à l'aide de l'équation suivante : L 'energie de contrainte totale (a.u.) xE (%In x Tn) où l'épaisseur totale moyenne T' de la nième couche est exprimée en nanomètres (nm) et la concentration d'indium dans la nième couche d'InGaN %Inn est exprimée sous la forme d'un pourcentage atomique. Par exemple, si une nibne couche d'InGaN a une épaisseur totale moyenne Tn de cent cinquante nanomètres (150 nm) et une concentration d'indium %Inn de 2,0 %, l'énergie de contrainte contenue à l'intérieur de la nie"' couche d'InGaN peut être proportionnelle à environ 300 ua (300 = 150(2)). [00139] La figure 9 illustre un graphique 900 représentant la relation entre l'IQE (ua) et l'énergie de contrainte totale (ua) pour les structures semi-conductrices de la présente invention. L'IQE des structures semi-conductrices de la présente invention peut diminuer à une valeur d'énergie de contrainte totale appelée « énergie de contrainte minimale requise » de la structure semi-conductrice, tel qu'illustré par la ligne 902 du graphique 900. L'IQE des structures semi-conductrices située en dessous de l'énergie de contrainte minimale requise (tel que représenté par la ligne 904) peut être sensiblement supérieure à l'IQE des structures semi-conductrices prévue au-dessus de l'énergie de contrainte minimale requise (tel que représenté par la ligne 906). Par exemple, le graphique 900 illustre les valeurs d'IQE (telles qu'illustrées par les indicateurs rectangulaires) pour plusieurs structures semi-conductrices de la présente invention. Dans certains modes de réalisation, l'IQE située en dessous de l'énergie de contrainte minimale requise peut être d'environ 500 % supérieure à l'IQE placée au-dessus de l'énergie de contrainte minimale requise. Dans d'autres modes de réalisation, l'IQE placée en dessous de l'énergie de contrainte minimale requise peut être d'environ 250 % supérieure à l'IQE située au-dessus de l'énergie de contrainte minimale requise. Dans d'autres modes de réalisation encore, l'IQE placée en dessous de l'énergie de contrainte minimale requise peut être environ 100 % supérieure à l'IQE située au-dessus de l'énergie de contrainte minimale requise. [00140] Pour les structures semi-conductrices de la présente invention, l'énergie de contrainte minimale requise (ua) 902 peut avoir une valeur d'environ 1800 (ua) ou moins, d'environ 2800 (ua) ou moins, voire d'environ 4500 (ua) ou moins. [00141] Dans la présente invention, la pluralité de couches de nitrure de Groupe III comprenant l'empilement de croissance 682 de la figure 6D peut être déposée de telle sorte que l'empilement de croissance 682 est sensiblement entièrement contraint pour coïncider avec le paramètre de maille de la couche de germination d'InsGai_sN 656 du modèle de croissance 113. Dans de tels modes de réalisation, lorsque l'empilement de croissance 682 est cultivé sensiblement entièrement sous contrainte, c'est-à-dire sensiblement exempt de relâchement de contrainte, l'empilement de croissance peut hériter du paramètre de maille de la couche de germination d'InsGai_s1^1. Dans certains modes de réalisation de la présente invention, la couche de germination d'InsGai_sN peut présenter un paramètre de maille de plan de croissance supérieur à environ 3,2 Angstrôms et l'empilement de croissance peut présenter un paramètre de maille de plan de croissance supérieur à environ 3,2 Angstrôms. Dans des exemples non limitatifs, les structures semi-conductrices 100, 200, 300, 400 et 500 peuvent donc être formées de façon à être composées de matériaux entièrement sous contrainte et peuvent présenter un tel paramètre de maille de plan de croissance. [00142] Dans d'autres modes de réalisation, la pluralité de couches de nitrure de Groupe III comprenant l'empilement de croissance 682 de la figure 6D peut être déposée de telle sorte que l'empilement de croissance 682 est en partie détendu, c'est-à-dire que le paramètre de maille de l'empilement de croissance 682 diffère de la couche de germination d'InsGai_sN sous-jacente. Dans de tels modes de réalisation, le pourcentage de relâchement de contrainte (R) peut être défini comme : R (%) = a-a5x100 al-a, où a est le paramètre de maille de plan de croissance moyen pour l'empilement de croissance 628, as est le paramètre de maille de plan de croissance moyen de la semence d'InsGai_sN et ai est le paramètre de maille de plan de croissance moyen à l'équilibre (ou à l'état naturel) pour l'empilement de croissance. Par exemple, dans certains modes de réalisation, l'empilement de croissance 682 peut présenter un pourcentage de relâchement de contrainte (R) inférieur à environ 0,5 %, dans d'autres modes de réalisation, l'empilement de croissance 682 peut présenter un pourcentage de relâchement de contrainte (R) inférieur à environ 10 % et dans d'autres modes de réalisation encore, l'empilement de croissance 682 peut présenter un pourcentage de relâchement de contrainte (R) inférieur à environ 50 %. [00143] Une fois les diverses couches des structures semi-conductrices comprenant des matériaux en nitrure du Groupe III déposées épitaxialement, un traitement supplémentaire peut être appliqué pour achever la fabrication des structures semiconductrices et les transformer en dispositifs électroluminescents, tels que des DELs. Par exemple, des contacts d'électrode peuvent être formés sur les couches de matériaux en nitrure du Groupe III en utilisant les procédés connus dans l'art et brièvement décrits ci-dessous en référence à la figure 7 et à la figure 8. [00144] Un exemple de dispositif électroluminescent 700, tel qu'une DEL, fabriqué à partir de la structure semi-conductrice 100 est illustré sur la figure 7. Bien que la description suivante décrive des modes de réalisation permettant de fabriquer des dispositifs électroluminescents à partir de la structure semi-conductrice 100, il convient de noter que de tels procédés de fabrication peuvent également être appliqués aux structures semiconductrices 200, 300, 400 et 500. [00145] De façon plus détaillée, une partie de la structure semi-conductrice 100 peut être retirée, exposant ainsi une partie de la couche de base d'InnGai_nN 112. Le retrait d'une partie sélectionnée de la structure semi-conductrice 100 peut être réalisé en appliquant un produit chimique photosensible sur la surface exposée de la couche de contact p 100 de la structure semi-conductrice 100 (non illustrée). Lors de l'exposition au rayonnement électromagnétique à travers une plaque transparente pourvue d'un motif et du développement subséquent, la couche photosensible peut servir de « couche de masque » pour permettre le retrait sélectionné des couches de nitrure de Groupe III au-dessus de la couche de base d'In'Gai_nN 112. Le retrait de parties sélectionnées des couches de nitrure de Groupe III au-dessus de la couche de base d'InnGai,N 112 peut comprendre un procédé de gravure, par exemple une gravure chimique mouillée et / ou une gravure au plasma sèche (par exemple une gravure à ions réactifs, une gravure plasma à couplage inductif). [00146] Un premier contact d'électrode 702 peut être formé au-dessus d'une partie de la couche de base d'InnGai,N 112 exposée. Le premier contact d'électrode 702 peut comprendre un ou plusieurs métaux pouvant comprendre le titanium, l'aluminium, le nickel, l'or et un ou plusieurs alliages de ceux-ci. Un second contact d'électrode 704 peut être formé au-dessus d'une partie de la couche de contact p 104, le second contact d'électrode 704 peut comprendre une ou plusieurs couches de métaux pouvant comprendre le nickel, l'or, le platine, l'argent et un ou plusieurs alliages de ceux-ci. À la formation du premier contact d'électrode 702 et du second contact d'électrode 704, du courant peut être amené à travers le dispositif électroluminescent 700 pour produire le rayonnement électromagnétique, par exemple sous la forme de lumière visible. Il convient de noter que le dispositif électroluminescent 700 est généralement appelé dans l'art « dispositif latéral » étant donné qu'une partie au moins du courant passant entre le premier contact d'électrode 702 et le second contact d'électrode 704 comprend un passage latéral. [001471 Un autre exemple de dispositif électroluminescent 800, tel qu'une DEL, fabriqué à partir de la structure semi-conductrice 100 est illustré sur la figure 8 et une nouvelle fois, bien que la description suivante décrive des modes de réalisation permettant de fabriquer des dispositifs électroluminescents à partir de la structure semi-conductrice 100, il convient de noter que de tels procédés de fabrication peuvent également être appliqués à la structure semi-conductrice 200, 300, 400 et 500. [00148] De façon plus détaillée, tout ou partie du modèle de croissance 113 peut être retiré de la structure semi-conductrice 100 pour permettre d'exposer soit la couche d'InsGai_sN 656 soit, dans un certain mode de réalisation, la couche de base d' InnGai_nN 112. Le retrait de tout ou partie du modèle de croissance 113 peut comprendre un ou plusieurs procédés de retrait comprenant la gravure humide, la gravure sèche, le polissage mécanochimique, le meulage et le décollage par laser. Au retrait de tout ou partie du modèle de croissance 113, un premier contact d'électrode 802 peut être appliqué à la couche de base d'InnGai,N 112, tel décrit ci-dessus. Ensuite, un second contact d'électrode 804 peut être appliqué à une partie de la couche de contact p 104, formant ainsi le dispositif électroluminescent 800. À la formation du premier contact d'électrode 802 et du second contact d'électrode 804, du courant peut être amené à travers le dispositif électroluminescent 800 pour produire le rayonnement électromagnétique, par exemple sous la forme de lumière visible. Il convient de noter que le dispositif électroluminescent 800 est généralement appelé dans l'art « dispositif vertical » étant donné que le courant passant entre la première couche d'électrode 802 et la seconde couche d'électrode 804 comprend un passage sensiblement vertical.
1001491 En sus des procédés et des processus de fabrication décrits ici pour la fabrication d'exemples non limitatifs de dispositifs électroluminescents 700 et 800, il convient de noter que des procédés et processus supplémentaires connus dans l'art peuvent également être utilisés tels que, par exemple, le dégrossissage de surface servant à améliorer l'extraction de la lumière, la liaison avec les porteurs métalliques servant à améliorer la dissipation thermique et le procédé connu dans l'art comme « liaison à puce retournée », entre autres procédés de fabrication de puits connus. [00150] Un dispositif électroluminescent, tel que les DELs selon des modes de réalisation de la présente invention, peut être fabriqué et utilisé dans n'importe quel type de 30 dispositif électroluminescent intégrant une ou plusieurs DELs à l'intérieur. Des modes de réalisation de DELs de la présente invention peuvent être particulièrement adaptés pour une utilisation dans des applications utilisant des DELs fonctionnant à une puissance relativement élevée et nécessitant une luminosité relativement élevée. Par exemple, les DELs de la présente invention peuvent être particulièrement adaptées pour une utilisation dans des lampes à DELs et des ampoules lumineuses à base de DEL pouvant être utilisées pour l'éclairage de bâtiments, l'éclairage de rues, l'éclairage d'automobiles, etc. [00151] Des modes de réalisation supplémentaires de la présente invention comprennent des dispositifs lumineux servant à émettre de la lumière comprenant une ou plusieurs DELs telles que décrites dans la présente invention, tels que le dispositif électroluminescent 700 de la figure 7 et le dispositif électroluminescent 800 de la figure 8. À titre d'exemples non limitatifs, les dispositifs lumineux peuvent prendre la forme, par exemple, du document américain n° 6 600 175 publié le 29 juillet 2003 par Baretz et al., dont la description est incorporée ici dans son intégralité par le biais de la présente référence, mais comprenant une ou plusieurs DELs telles que décrites ici. [00152] La figure 14 illustre un exemple de réalisation de dispositif lumineux 900 de la présente invention comprenant un dispositif électroluminescent, tel que le dispositif 700, 800 décrit en référence aux figures 7 et 8. Comme le montre la figure 14, le dispositif lumineux 900 peut comprendre un récipient 902 dont au moins une partie est au moins sensiblement transparente au rayonnement électromagnétique dans la région visible du spectre de rayonnement électromagnétique. Le récipient 902 peut comprendre, par exemple, un matériau céramique amorphe ou cristallin (par exemple un verre) ou un matériau polymère. La DEL 800 est disposée à l'intérieur du récipient 902 et peut être fixée sur une structure de support 904 (par exemple une carte de circuit imprimé ou un autre substrat) placée à l'intérieur du récipient 902. Le dispositif lumineux 900 comprend en outre une première structure de contact électrique 906 et une seconde structure de contact électrique 908. La première structure de contact électrique 906 peut être en communication électrique avec un des contacts d'électrode de la DEL, tel que le premier contact d'électrode 802 (figure 8), et la seconde structure de contact électrique 908 peut être en communication électrique avec l'autre contact des contacts d'électrode de la DEL, tel que le second contact d'électrode 804 (figure 8). À titre d'exemple non limitatif, la première structure de contact électrique 906 peut être en communication électrique avec le premier contact d'électrode 804 à travers la structure de support 904 et un câble 910 peut être utilisé pour coupler électriquement la seconde structure de contact électrique 908 au second contact d'électrode 804. Une tension peut donc être appliquée entre la première structure de contact électrique 906 et la seconde structure de contact électrique 908 du dispositif lumineux 900 pour fournir une tension et le courant correspondant entre les premier et second contacts d'électrode 802, 804 de la DEL, amenant ainsi la DEL à émettre un rayonnement. [00153] Le dispositif lumineux 900 peut en outre comprendre en option un matériau fluorescent ou phosphorescent émettant lui-même un rayonnement électromagnétique (par exemple de la lumière visible) lorsqu'il est stimulé ou excité par absorption du rayonnement électromagnétique émis par la ou les DELs 800 contenues à l'intérieur du récipient 902. Par exemple, une surface intérieure 912 du récipient 902 peut être au moins en partie revêtue d'un tel matériau fluorescent ou phosphorescent. La ou les DELs 800 peuvent émettre un rayonnement électromagnétique à une ou plusieurs longueurs d'onde spécifiques et le matériau fluorescent ou phosphorescent peut comprendre un mélange de différents matériaux émettant un rayonnement à différentes longueurs d'onde visibles, de telle sorte que le dispositif lumineux 900 émette de la lumière blanche vers l'extérieur à partir du récipient 902. Divers types de matériaux fluorescents et phosphorescents sont connus dans l'art et peuvent être utilisés dans des modes de réalisation de dispositifs lumineux de la présente invention. Par exemple, certains de ces matériaux sont exposés dans le document américain n° 6 600 175 susmentionné. [00154] Des exemples non limitatifs supplémentaires de modes de réalisation de la présente invention sont exposés ci-dessous. [00155] Mode de réalisation 1 : une structure semi-conductrice comprenant : une couche de base d'Ini,Gal,N ayant un plan de croissance polaire avec un paramètre de maille de plan de croissance supérieur à environ 3,2 Angstrôms ; une région active disposée au- dessus de la couche de base, la région active comprenant une pluralité de couches d'InGaN, la pluralité de couches d'InGaN comprenant au moins une couche de puits d'In,GaiN, où 0,10<w<0,40, et au moins une couche de barrière d'InbGal_bN, où 0,01<b<0,10 ; une couche de blocage des électrons disposée sur un côté de la région active opposé à la couche de base d' InnGai,N; une couche massive de type p disposée sur la couche de blocage des électrons, la couche massive de type p comprenant de l'InpGai_pN, où 0,01<p<0,08 ; et une couche de contact de type p disposée sur la couche massive de type p, la couche de contact de type p comprenant de l'IneGai,N, où 0,01<c<0,10. [00156] Mode de réalisation 2 : la structure semi-conductrice du mode de réalisation 1, dans laquelle la couche de base comprend en outre un modèle de croissance, le modèle de croissance comprenant : un substrat de support ; et une couche de germination d'InsGai_sN disposée sur le substrat de support, où un plan de croissance de la couche de germination d'InsGai_sN est un plan polaire avec un paramètre de maille de plan de croissance supérieur à environ 3,2 Angstrôms, où 0,05<s<0,10 et où une interface de liaison est disposée entre le substrat de support et la couche de germination d'InsGa1N. [00157] Mode de réalisation 3 : la structure semi-conductrice du mode de réalisation 1, comprenant en outre une couche d'espacement d'InspGai_spN disposée sur la couche de germination d'InsGai_sN sur un côté de celle-ci opposé à la couche de base d' InnGaiN, où 0,01<p<0,10. [00158] Mode de réalisation 4 : la structure semi-conductrice selon n'importe lequel 15 des modes de réalisation 1 à 3, comprenant en outre une couche de revêtement d'IncpGai_ cpN disposée entre la région active et la couche de blocage des électrons, où 0,01<cp<0,10. [00159] Mode de réalisation 5 : la structure semi-conductrice selon n'importe lequel des modes de réalisation 1 à 4, dans laquelle la couche de blocage des électrons comprend de l'IneGai_eN, où 0,01<e<0,02. 20 [00160] Mode de réalisation 6 : la structure semi-conductrice selon n'importe lequel des modes de réalisation 1 à 5, dans laquelle la couche de blocage des électrons est au moins sensiblement composée de GaN. [00161] Mode de réalisation 7: la structure semi-conductrice selon n'importe lequel des modes de réalisation 1 à 6, dans laquelle la couche de blocage des électrons est au moins 25 sensiblement composée d'AleGai_eN, où 0,1<e<0,2. [00162] Mode de réalisation 8: la structure semi-conductrice du mode de réalisation 7, dans laquelle la couche de blocage des électrons comporte une structure de super-réseau comprenant une alternance de couches de GaN et d'AleGai_eN, où 0,1<e<0,2. [00163] Mode de réalisation 9: la structure semi-conductrice selon n'importe lequel 30 des modes de réalisation 1 à 8, comprenant en outre une couche d'arrêt des électrons disposée entre la couche de base d'InnGaiN et la région active, la couche d'arrêt des électrons comprenant de l'AlstGai_stN, où 0,01<st<0,20. [00164] Mode de réalisation 10: la structure semi-conductrice du mode de réalisation 9, dans laquelle la couche d'arrêt des électrons comporte une structure de super-réseau 5 comprenant une alternance de couches de GaN et d'AlstGai_stN, où 0,01<st<0,2. [00165] Mode de réalisation 11: la structure semi-conductrice selon n'importe lequel des modes de réalisation 1 à 10, comprenant en outre une couche de libération de contrainte disposée entre la couche de base d'InnGai,N et la région active, la couche de libération de contrainte ayant une structure de super-réseau comprenant une alternance de couches 10 d'InsraGasraN, où 0,01<sra<0,10, et d'InsrbGa-IsrbN, où 0,01<srb<0,10, sra étant supérieur à srb. [00166] Mode de réalisation 12: la structure semi-conductrice selon n'importe lequel des modes de réalisation 1 à 11, dans laquelle la région active comprend en outre une couche supplémentaire de barrière comprenant du GaN disposée entre l'au moins une couche de puits et l'au moins une couche de barrière. 15 [00167] Mode de réalisation 13 : la structure semi-conductrice selon n'importe lequel des modes de réalisation 1 à 12, dans laquelle l'énergie de contrainte minimale require de la structure semi-conductrice est d'environ 4500 (ua) ou moins. [00168] Mode de réalisation 14 : la structure semi-conductrice selon n'importe lequel des modes de réalisation 1 à 13, dans laquelle la couche de base d'InnGaiN, la région 20 active, la couche de blocage des électrons, la couche massive de type p et la couche de contact de type p définissent un empilement de croissance présentant un pourcentage de relâchement de contrainte inférieur à 10%. [00169] Mode de réalisation 15 : la structure semi-conductrice selon n'importe lequel des modes de réalisation 1 à 14, dans laquelle la couche de contact de type p est au 25 moins sensiblement composée de GaN. [00170] Mode de réalisation 16 : la structure semi-conductrice selon n'importe lequel des modes de réalisation 1 à 15, comprenant en outre un premier contact d'électrode au-dessus d'au moins une portion de la couche de base d'InnGai_nN et un deuxième contact d'électrode au-dessus d'au moins une portion de la couche de contact de type p. 30 [00171] Mode de réalisation 17 : un dispositif électroluminescent, comprenant : une couche de base d'InnGai_nN ayant un plan de croissance polaire avec un paramètre de maille de plan de croissance supérieur à environ 3,2 Angstrôms ; une région active disposée au-dessus de la couche de base, la région active comprenant une pluralité de couches d'InGaN, la pluralité de couches d'InGaN comprenant au moins une couche de puits, et au moins une couche de barrière ; une couche de blocage des électrons disposée au-dessus de la région active ; une couche massive de type p comprenant de l'InpGai_pN, disposée au-dessus de la région de blocage des électrons ; et une couche de contact de type p comprenant de l'IncGai_cN, disposée au-dessus de la couche massive de type p contenant de l'InpGal_pN, dans laquelle l'énergie de contrainte minimale require du dispositif électroluminescent est d'environ 4500 (ua) ou moins. [00172] Mode de réalisation 19: le dispositif électroluminescent du mode de réalisation 17 ou du mode de r, dans lequel 0,01<n<0,10 dans la couche de base d'InnGai,N.
1001731 Mode de réalisation 19 : le dispositif électroluminescent du mode de réalisation 17 ou du mode de réalisation 18, dans lequel l'au moins une couche de puits comprend de où 0,10<w<0,40. [001741 Mode de réalisation 20 : le dispositif électroluminescent selon n'importe lequel des modes de réalisation 17 à 19, dans lequel l'au moins une couche de barrière comprend de l'InbGai_bN, où 0,01<b<0,10. [00175] Mode de réalisation 21: le dispositif électroluminescent selon n'importe lequel des modes de réalisation 17 à 20, dans lequel la couche de blocage des électrons est au 20 moins sensiblement composée de GaN. [00176] Mode de réalisation 22 : le dispositif électroluminescent selon n'importe lequel des modes de réalisation 17 à 21, dans lequel 0,01<p<0,08 dans la couche massive de type p d' InpGai_pN. [00177] Mode de réalisation 23 : le dispositif électroluminescent selon n'importe 25 lequel des modes de réalisation 17 à 22, dans lequel 0,01<c<0,10 dans la couche de contact de type p d'IneGaiN. [00178] Mode de réalisation 24 : le dispositif électroluminescent selon n'importe lequel des modes de réalisation 17 à 23, dans laquelle la couche de contact de type p d'IneGaiN est sensiblement composée de GaN. 30 [00179] Mode de réalisation 25 : le dispositif électroluminescent selon n'importe lequel des modes de réalisation 17 à 24, comprenant en outre un premier contact d'électrode au-dessus d'au moins une portion de la couche de base d'InnGai,N et un deuxième contact d'électrode au-dessus d'au moins une portion de la couche de contact de type p d'IncGaiN. [00180] Mode de réalisation 26 : la structure semi-conductrice selon n'importe lequel des modes de réalisation 17 à 25, dans laquelle la couche de base d'InnGai,N, la région active, la couche de blocage des électrons, la couche massive de type p d'InpGai_pN et la couche de contact de type p d'IncGai,N forment un empilement de croissance présentant un pourcentage de relâchement de contrainte inférieur à 1%. [00181] Mode de réalisation 27 : un procédé de formation d'une structure semi- conductrice, comprenant : la mise à disposition d'une couche de base d'InnGai,N ayant un plan de croissance polaire avec un paramètre de maille de plan de croissance supérieur à environ 3,2 À ; la croissance d'une pluralité de couches d'InGaN pour former une région active au-dessus de la couche de base, la croissance de la pluralité de couches d'InGaN comprenant : la croissance d'au moins une couche de puits d'In,Gai ',N, où 0,10<w<0,40 ; et la croissance d'au moins une couche de barrière d'InbGai_bN au-dessus de l'au moins une couche de puits, où 0,01<b<0,10 ; la croissance d'une couche de blocage des électrons au-dessus de la région active ; la croissance d'une couche massive d'InpGai_pN de type p au-dessus de la couche de blocage des électrons, où 0,01<p<0,08 ; et la croissance d'une couche de contact d'IncGai_eN de type p au-dessus de la couche massive d'InpGai_pN de type p, où 0,00<c<0,10. [00182] Mode de réalisation 28 : le procédé du mode de réalisation 26, dans lequel la mise à disposition de la couche de base d'InnGai,N comprend en outre la formation d'un modèle de croissance, la formation du modèle de croissance comprenant : la mise à disposition d'un substrat de support ; et la liaison d'une couche de germination d'InsGai_sN avec le substrat de support, un plan de croissance de la couche de germination d' InsGal_sN étant un plan polaire avec un paramètre de maille de plan de croissance supérieur à environ 3,2 Angstrôms, et où 0,05<s<0,10 dans la couche de germination d'InsGai_sN. [00183] Mode de réalisation 29 : le procédé du mode de réalisation 28, comprenant en outre la croissance d'une couche d'espacement d'InspGai_spN au-dessus de la couche de germination d'InsGai_sN sur un côté de celle-ci opposé à la couche de base de 30 GaN, où 0,01<p<0,10 dans la couche d'espacement d'InspGai_spN. [00184] Mode de réalisation 30 : le procédé selon n'importe lequel des modes de réalisation 27 à 29, comprenant en outre la croissance d'une couche de revêtement d'IncpGai_ cpN disposée entre la région active et la couche de blocage des électrons, où 0,01<cp<0,10 dans la couche de revêtement d'hicpGai_cpN. [00185] Mode de réalisation 31: le procédé selon n'importe lequel des modes de réalisation 27 à 30, dans lequel la croissance de la couche de blocage des électrons comprend la croissance de la couche de blocage des électrons au moins sensiblement composée d'IneGai_eN, où 0,01<e<0,02. [00186] Mode de réalisation 32: le procédé du mode de réalisation 31, dans lequel la croissance de la couche de blocage des électrons comprend la croissance de la couche de blocage des électrons au moins sensiblement composée de GaN. [00187] Mode de réalisation 33: le procédé selon n'importe lequel des modes de réalisation 27 à 52, dans lequel la croissance de la couche de blocage des électrons comprend la croissance de la couche de blocage des électrons afin qu'elle comprenne de l'AleGai,N, où 15 0,1<e<0,2. [00188] Mode de réalisation 34: le procédé du mode de réalisation 33, dans lequel la croissance de la couche de blocage des électrons comprend en outre la croissance de la couche de blocage des électrons en vue d'obtenir une structure de super-réseau comprenant une alternance de couches de GaN et d'AleGai,N, où 0,1<e<0,2. 20 [00189] Mode de réalisation 35 : le procédé selon n'importe lequel des modes de réalisation 27 à 34, comprenant en outre la croissance d'une couche d'arrêt des électrons disposée entre la couche de base d'In'Gai_nN et la région active, la couche d'arrêt des électrons comprenant de AlstGai_stN, où 0,01<st<0,20. [00190] Mode de réalisation 36 : le procédé selon n'importe lequel des modes de 25 réalisation 27 à 35, comprenant en outre la croissance d'une couche de libération de contrainte disposée entre la couche de base de GaN et la région active, la couche de libération de contrainte ayant une structure de super-réseau comprenant une alternance de couches d'InsraGasraN, où 0,01<sra<0,10, et d'InsrbGa-lsrbN, où 0,01<srb<0,10, sra étant supérieur à srb. 30 [00191] Mode de réalisation 37: le procédé selon n'importe lequel des modes de réalisation 27 à 36, dans lequel la formation de la région active comprend en outre la croissance d'une ou de plus d'une couche supplémentaire de barrière comprenant du GaN entre l'au moins une couche de puits d'In,GaiN et l'au moins une couche de barrière d'InbGai_bN. [00192] mode de réalisation 38 : le procédé selon n'importe lequel des modes de réalisation 27 à 37, dans lequel la couche de base d'Inr,GalN, la région active, la couche de blocage des électrons, la couche massive de type p et la couche de contact de type p définissent un empilement de croissance présentant un pourcentage de relâchement de contrainte inférieur à 1%. [00193] Mode de réalisation 39: le procédé du mode de réalisation 38, comprenant en outre la formation de l'empilement de croissance de manière à ce qu'il présente une énergie de 10 contrainte minimale requise d'environ 4500 (ua) ou moins. [00194] Mode de réalisation 40 : le procédé selon n'importe lequel des modes de réalisation 27 à 39, dans lequel la croissance de la couche de contact d'IncGaiN de type p comprend la croissance de la couche de contact d'IncGai_cN de type p au moins sensiblement composée de GaN. 15 [00195] Mode de réalisation 41: le procédé du mode de réalisation 38 ou du mode de réalisation 39, comprenant en outre la croissance de l'empilement de croissance dans un système de dépôt en phase vapeur chimique à des pressions comprises entre environ 50 et environ 500 mTorr. [00196] Mode de réalisation 42 : le procédé selon n'importe lequel des modes de 20 réalisation 27 à 41, comprenant en outre la croissance de la couche de base d' InnGai,N et de la couche massive d'InpGai_pN de type p dans une chambre en même temps que le triméthylindium (TMI) et le triréthylgallium (TMG) s'écoulent à travers la chambre, un rapport d'écoulement (%) de la vitesse d'écoulement du triméthylindium (TMI) sur une vitesse d'écoulement du triréthylgallium (TMG) étant compris entre 50 % et 95 %. 25 [00197] Les exemples de réalisation de la présente invention décrits ci-dessus ne limitent pas la portée de l'invention étant donné que ces modes de réalisation sont de simples exemples de modes de réalisation de l'invention définis par la portée des revendications annexées et leurs équivalents légaux. Tous les modes de réalisation équivalents visent à être inclus dans la portée de la présente invention. Diverses modifications de la présente 30 invention, en sus de celles illustrées et décrites ici, telles que des variantes de combinaisons utiles des éléments décrits, apparaîtra à l'homme du métier à partir de la présente description.

Claims (3)

  1. REVENDICATIONS1. Structure semi-conductrice, comprenant : une couche de base d'InnGaiN ayant un plan de croissance polaire avec un paramètre de maille de plan de croissance supérieur à environ 3,2 Angstrôms une région active disposée au-dessus de la couche de base, la région active comprenant une pluralité de couches d'InGaN, la pluralité de couches d'InGaN comprenant au moins une couche de puits d'In,GaiN, où 0,10<w<0,40, et au moins une couche de barrière d'InbGai_bN, où 0,0 1<b<0, 1 0 ; une couche de blocage des électrons disposée sur un côté de la région active opposé à la couche de base d'InnCrai,N; une couche massive de type p disposée sur la couche de blocage des électrons, la couche massive de type p comprenant de l'InpGai_pN, où 0,01<p<0,08 ; et une couche de contact de type p disposée sur la couche massive de type p, la couche de contact de type p comprenant de l'IncGaiN, où 0,00<c<0,10.
  2. 2. Structure semi-conductrice selon la revendication 1, dans laquelle la couche de base comprend en outre un modèle de croissance, le modèle de croissance comprenant : un substrat de support ; et une couche de germination d'InsGa1N disposée sur le substrat de support, un plan de croissance de la couche de germination d' InsGai_sN étant un plan polaire avec un paramètre de maille de plan de croissance supérieur à environ 3,2 Angstrôms, où 0,02<s<0,05, et une interface de liasion étant disposée entre le substrat de support et la couche de germination d'InsGai_sN.
  3. 3. Structure semi-conductrice selon la revendication 2, comprenant en outre une couche d'espacement d'InspGai_spN disposée sur la couche de germinationd'InsGai_sN sur un côté de celle-ci opposé à la couche de base d'InnGaiN, où 0,01<p<0,10. Sttucture semi-conductrice selon la revendication 1, comprenant en outre une couche de revêtement d'InepGai_ epN disposée entre la région active et la couche de blocage des électrons, où 0,01<cp<0,10. Structure semi-conductrice selon la revendication 1, dans laquelle la couche de blocage des électrons est au moins sensiblement composée de GaN. Structure semi-conductrice selon la revendication 1, comprenant en outre une couche d'arrêt des électrons disposée entre la couche de base d'InnGai_nN et la région active, la couche d'arrêt des électrons comprenant de l'AlstGal_stN, où 0,01<st<0,20. Structure semi-conductrice selon la revendication 1, comprenant en outre une couche de libération de contrainte disposée entre la couche de base d'InnGai_ nN et la région active, la couche de libération de contrainte ayant une structure de super-réseau comprenant une alternance de couches d'In'aGasraN, 20 où 0,01<sra<0,10, et d'In'bGa-1 srbN, 01:1 0,01 <srb<0,10, sra étant supérieur à srb. 8. Structure semi-conductrice selon la revendication 1, dans laquelle l'énergie de contrainte minimale requise de la structure semi-conductrice est d'environ 25 4500 (ua) ou moins. 9. Procédé de formation d'une structure semi-conductrice, comprenant : la mise à disposition d'une couche de base d'InnGai_nN ayant un plan de croissance polaire avec un paramètre de maille de plan de croissance 30 supérieur à environ 3,2 ; la croissance d'une pluralité de couches d'InGaN pour former une région4. 5. 6. 7.active au-dessus de la couche de base, la croissance de la pluralité de couches d'InGaN comprenant : la croissance d'au moins une couche de puits d'Inw,GalN, où 0,10<w<0,40 ; et la croissance d'au moins une couche de barrière d'InbGai_bN au-dessus de l'au moins une couche de puits, où 0,01<b<0,10 ; la croissance d'une couche de blocage des électrons au-dessus de la région active ; la croissance d'une couche massive d'InpGai_pN de type p au-dessus de la couche de blocage des électrons, où 0,01<p<0,08 ; et la croissance d'une couche de contact d'IneGai_c1-1 de type p au-dessus de la couche massive d'InpGai_pN de type p, où 0,00<c<0,10. 10. Procédé selon la revendication 9, dans lequel la mise à disposition de la couche de base d'Inr,Gai,N comprend en outre la formation d'un modèle de croissance, la formation du modèle de croissance comprenant : la mise à disposition d'un substrat de support ; et la liaison d'une couche de germination d'InsGai_s1\1 avec le substrat de support, un plan de croissance de la couche de germination d'InsGai_sN étant un plan polaire avec un paramètre de maille de plan de croissance supérieur à environ 3,2 Angstrôms, où 0,05<s<0,10 dans la couche de germination d'InsGai_sN. 11. Procédé selon la revendication 9, dans lequel la croissance de la couche de blocage des électrons comprend la croissance de la couche de blocage des électrons au moins sensiblement composée de GaN. 12. Procédé selon la revendication 9, comprenant en outre la croissance d'une couche d'arrêt des électrons disposée entre la couche de base d'InnGai1-1 et la région active, la couche d'arrêt des électrons comprenant de l'AlstGai_stN, où 0,01<st<0,20.13. Procédé selon la revendication 9, comprenant en outre la croissance d'une couche de libération de contrainte disposée entre la couche de base d'InnGaiN et la région active, la couche de libération de contrainte ayant une structure de super-réseau comprenant une alternance de couches d' InsraGa'aN, où 0,01<sra<0,10, et d' InsrbGa-1,bN, où 0,01<srb<0,10, sra étant supérieur à srb. 14. Procédé selon la revendication 9, dans lequel la croissance de la couche de contact d'IncGaiN de type p comprend la croissance de la couche de contact d'IneGai_,N de type p au moins sensiblement composée de GaN.
FR1300860A 2013-03-15 2013-04-11 Structures semi-conductrices dotees de regions actives comprenant de l'ingan Active FR3003396B1 (fr)

Priority Applications (16)

Application Number Priority Date Filing Date Title
TW103107989A TWI593135B (zh) 2013-03-15 2014-03-07 具有含氮化銦鎵之主動區域之半導體結構,形成此等半導體結構之方法,以及應用此等半導體結構形成之發光元件
PCT/EP2014/055318 WO2014140372A1 (fr) 2013-03-15 2014-03-17 Structures semi-conductrices de diodes électroluminescentes ayant des régions actives comprenant de l'ingan
KR1020157026743A KR20150132204A (ko) 2013-03-15 2014-03-17 InGaN을 포함하는 활성 영역을 가지는 반도체 구조, 그와 같은 반도체 구조를 형성하는 방법, 및 그와 같은 반도체 구조로부터 형성되는 발광 장치
JP2015562260A JP2016513879A (ja) 2013-03-15 2014-03-17 InGaNを含んでいる活性領域を有している半導体発光構造及びその製造の方法
JP2015562262A JP2016513880A (ja) 2013-03-15 2014-03-17 InGaNを含んでいる活性領域を有している発光ダイオード半導体構造
DE112014001352.8T DE112014001352T5 (de) 2013-03-15 2014-03-17 Lichtemitterdioden-Halbleiterstrukturen mit aktiven Gebieten, die InGaN enthalten
CN201480015241.1A CN105051920A (zh) 2013-03-15 2014-03-17 具有包含InGaN的有源区的半导体发光结构体及其制造方法
DE112014001385.4T DE112014001385T5 (de) 2013-03-15 2014-03-17 Halbleiterlichtemitterstruktur mit einem aktiven Gebiet, das InGaN enthält, und Verfahren für seine Herstellung
KR1020157026427A KR102120682B1 (ko) 2013-03-15 2014-03-17 InGaN을 포함하는 활성 영역을 가지는 반도체 구조, 그와 같은 반도체 구조를 형성하는 방법, 및 그와 같은 반도체 구조로부터 형성되는 발광 장치
DE112014001423.0T DE112014001423T5 (de) 2013-03-15 2014-03-17 Halbleiterstrukturen mit InGaN umfassenden Aktivbereichen, Verfahren zum Bilden derartiger Halbleiterstrukturen und aus derartigen Halbleiterstrukturen gebildete Licht emittierende Vorrichtungen
KR1020157026564A KR20150130331A (ko) 2013-03-15 2014-03-17 Ingan을 포함하는 활성 영역을 가지는 발광 다이오드 반도체 구조
PCT/EP2014/055314 WO2014140370A1 (fr) 2013-03-15 2014-03-17 Structure électroluminescente semi-conductrice ayant une région active comprenant ingan, et son procédé de fabrication
CN201480015148.0A CN105051921A (zh) 2013-03-15 2014-03-17 具有包含InGaN的有源区的发光二极管半导体结构体
PCT/EP2014/055316 WO2014140371A1 (fr) 2013-03-15 2014-03-17 Structures de semi-conducteur ayant des régions actives comprenant de l'ingan, procédés de formation de telles structures de semi-conducteur, et dispositifs électroluminescents formés à partir de telles structures de semi-conducteur
CN201480014065.XA CN105051918A (zh) 2013-03-15 2014-03-17 具有包含InGaN的有源区的半导体结构体、形成此类半导体结构体的方法以及由此类半导体结构体形成的发光器件
JP2015562261A JP2016517627A (ja) 2013-03-15 2014-03-17 InGaNを含んでいる活性領域を有している半導体構造、このような半導体構造を形成する方法、及びこのような半導体構造から形成された発光デバイス

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361790085P 2013-03-15 2013-03-15
US201361788441P 2013-03-15 2013-03-15
US201361789792P 2013-03-15 2013-03-15

Publications (2)

Publication Number Publication Date
FR3003396A1 true FR3003396A1 (fr) 2014-09-19
FR3003396B1 FR3003396B1 (fr) 2016-07-22

Family

ID=49546439

Family Applications (2)

Application Number Title Priority Date Filing Date
FR1300823A Active FR3003397B1 (fr) 2013-03-15 2013-04-08 Structures semi-conductrices dotées de régions actives comprenant de l'INGAN
FR1300860A Active FR3003396B1 (fr) 2013-03-15 2013-04-11 Structures semi-conductrices dotees de regions actives comprenant de l'ingan

Family Applications Before (1)

Application Number Title Priority Date Filing Date
FR1300823A Active FR3003397B1 (fr) 2013-03-15 2013-04-08 Structures semi-conductrices dotées de régions actives comprenant de l'INGAN

Country Status (2)

Country Link
US (2) US9117955B2 (fr)
FR (2) FR3003397B1 (fr)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI560963B (en) 2010-03-04 2016-12-01 Univ California Semi-polar iii-nitride optoelectronic devices on m-plane substrates with miscuts less than +/- 15 degrees in the c-direction
FR3003397B1 (fr) * 2013-03-15 2016-07-22 Soitec Silicon On Insulator Structures semi-conductrices dotées de régions actives comprenant de l'INGAN
TWI648872B (zh) 2013-03-15 2019-01-21 法商梭意泰科公司 具有包含InGaN之作用區域之半導體結構、形成此等半導體結構之方法及由此等半導體結構所形成之發光裝置
TWI593135B (zh) 2013-03-15 2017-07-21 索泰克公司 具有含氮化銦鎵之主動區域之半導體結構,形成此等半導體結構之方法,以及應用此等半導體結構形成之發光元件
CN105047772B (zh) * 2015-06-08 2018-03-23 中国科学院半导体研究所 绿光led芯片外延层的结构及生长方法
TWI562403B (en) * 2015-11-12 2016-12-11 Playnitride Inc Semiconductor light-emitting device
US10665750B2 (en) * 2017-11-22 2020-05-26 Epistar Corporation Semiconductor device
CN112186080B (zh) * 2020-09-30 2021-10-08 华灿光电(苏州)有限公司 发光二极管外延片的生长方法
CN112467004B (zh) * 2020-10-31 2022-06-07 扬州大学 一种包含电子存储层的GaN基LED外延结构及其生长方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060081831A1 (en) * 2003-06-25 2006-04-20 Lee Suk H Light emitting device using nitride semiconductor and fabrication method of the same
JP2008053760A (ja) * 2000-12-28 2008-03-06 Nichia Chem Ind Ltd 窒化物半導体レーザ素子
WO2011022724A1 (fr) * 2009-08-21 2011-02-24 The Regents Of The University Of California Dispositifs semi-polaires à base de nitrure sur des alliages partiellement ou entièrement relaxés avec dislocations d’inadaptation au niveau de l’hétéro-interface

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US6600175B1 (en) 1996-03-26 2003-07-29 Advanced Technology Materials, Inc. Solid state white light emitter and display using same
FR2755537B1 (fr) 1996-11-05 1999-03-05 Commissariat Energie Atomique Procede de fabrication d'un film mince sur un support et structure ainsi obtenue
JP3679914B2 (ja) * 1997-02-12 2005-08-03 株式会社東芝 半導体発光装置及びその製造方法
FR2767416B1 (fr) 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2795865B1 (fr) 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'un film mince utilisant une mise sous pression
FR2818010B1 (fr) 2000-12-08 2003-09-05 Commissariat Energie Atomique Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses
JP3864735B2 (ja) * 2000-12-28 2007-01-10 ソニー株式会社 半導体発光素子およびその製造方法
US7058105B2 (en) 2002-10-17 2006-06-06 Samsung Electro-Mechanics Co., Ltd. Semiconductor optoelectronic device
KR100670531B1 (ko) 2004-08-26 2007-01-16 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100765004B1 (ko) 2004-12-23 2007-10-09 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
EP1864337A4 (fr) * 2005-03-24 2009-12-30 Agency Science Tech & Res Diode electroluminescente a lumiere blanche au nitrure de groupe iii
US7847279B2 (en) * 2005-07-06 2010-12-07 Lg Innotek Co., Ltd. Nitride semiconductor LED and fabrication method thereof
WO2007138657A1 (fr) 2006-05-26 2007-12-06 Rohm Co., Ltd. Élément électroluminescent à semi-conducteur de nitrure
JPWO2007138658A1 (ja) * 2006-05-26 2009-10-01 ローム株式会社 窒化物半導体発光素子
JP2009021361A (ja) * 2007-07-11 2009-01-29 Sumitomo Electric Ind Ltd 窒化物系半導体発光素子、および窒化物系半導体発光素子を作製する方法
US8546846B2 (en) * 2007-08-20 2013-10-01 Samsung Electronics Co., Ltd. Nitride semiconductor light emitting device
WO2010024436A1 (fr) * 2008-08-29 2010-03-04 株式会社 東芝 Dispositif semi-conducteur
EP2329517A1 (fr) 2008-09-24 2011-06-08 S.O.I.Tec Silicon on Insulator Technologies Procédés de formation de couches relaxées de matériaux semi-conducteurs, structures semi-conductrices, dispositifs et substrats techniques les comprenant
JP5077303B2 (ja) * 2008-10-07 2012-11-21 住友電気工業株式会社 窒化ガリウム系半導体発光素子、窒化ガリウム系半導体発光素子を作製する方法、窒化ガリウム系発光ダイオード、エピタキシャルウエハ、及び窒化ガリウム系発光ダイオードを作製する方法
US8278193B2 (en) 2008-10-30 2012-10-02 Soitec Methods of forming layers of semiconductor material having reduced lattice strain, semiconductor structures, devices and engineered substrates including same
US8227791B2 (en) * 2009-01-23 2012-07-24 Invenlux Limited Strain balanced light emitting devices
US8975165B2 (en) 2011-02-17 2015-03-10 Soitec III-V semiconductor structures with diminished pit defects and methods for forming the same
US8148252B1 (en) 2011-03-02 2012-04-03 S.O.I. Tec Silicon On Insulator Technologies Methods of forming III/V semiconductor materials, and semiconductor structures formed using such methods
US8471243B1 (en) 2012-01-31 2013-06-25 Soitec Photoactive devices with improved distribution of charge carriers, and methods of forming same
FR3003397B1 (fr) * 2013-03-15 2016-07-22 Soitec Silicon On Insulator Structures semi-conductrices dotées de régions actives comprenant de l'INGAN
TWI648872B (zh) * 2013-03-15 2019-01-21 法商梭意泰科公司 具有包含InGaN之作用區域之半導體結構、形成此等半導體結構之方法及由此等半導體結構所形成之發光裝置
TWI593135B (zh) * 2013-03-15 2017-07-21 索泰克公司 具有含氮化銦鎵之主動區域之半導體結構,形成此等半導體結構之方法,以及應用此等半導體結構形成之發光元件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053760A (ja) * 2000-12-28 2008-03-06 Nichia Chem Ind Ltd 窒化物半導体レーザ素子
US20060081831A1 (en) * 2003-06-25 2006-04-20 Lee Suk H Light emitting device using nitride semiconductor and fabrication method of the same
WO2011022724A1 (fr) * 2009-08-21 2011-02-24 The Regents Of The University Of California Dispositifs semi-polaires à base de nitrure sur des alliages partiellement ou entièrement relaxés avec dislocations d’inadaptation au niveau de l’hétéro-interface

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ZHANG JING ET AL: "Improvement in spontaneous emission rates for InGaN quantum wells on ternary InGaN substrate for light-emitting diodes", JOURNAL OF APPLIED PHYSICS, AMERICAN INSTITUTE OF PHYSICS, 2 HUNTINGTON QUADRANGLE, MELVILLE, NY 11747, vol. 110, no. 11, 1 December 2011 (2011-12-01), pages 113110 - 113110, XP012151599, ISSN: 0021-8979, [retrieved on 20111209], DOI: 10.1063/1.3668117 *

Also Published As

Publication number Publication date
FR3003397A1 (fr) 2014-09-19
US9397258B2 (en) 2016-07-19
US20150333219A1 (en) 2015-11-19
FR3003397B1 (fr) 2016-07-22
US9117955B2 (en) 2015-08-25
US20140264265A1 (en) 2014-09-18
FR3003396B1 (fr) 2016-07-22

Similar Documents

Publication Publication Date Title
FR3003396A1 (fr) Structures semi-conductrices dotees de regions actives comprenant de l&#39;ingan
US9978905B2 (en) Semiconductor structures having active regions comprising InGaN and methods of forming such semiconductor structures
EP3036776B1 (fr) Diode éllectroluminescente dont une zone active comporté des couches d&#39;inn
US20090269868A1 (en) Methods of Manufacture for Quantum Dot optoelectronic devices with nanoscale epitaxial lateral overgrowth
US9634182B2 (en) Semiconductor structures having active regions including indium gallium nitride, methods of forming such semiconductor structures, and related light emitting devices
WO2012035243A1 (fr) Dispositif optoelectronique a base de nanofils pour l&#39;émission de lumière
FR2969995A1 (fr) Procede de realisation d&#39;un support comportant des nanostructures en nitrure(s) a phase zinc blende
FR2964796A1 (fr) Dispositif optoelectronique a base de nanofils pour l&#39;emission de lumiere
CN115244717A (zh) 半导体结构和制造方法
JP2016513880A (ja) InGaNを含んでいる活性領域を有している発光ダイオード半導体構造
EP4000107A1 (fr) Diode électroluminescente et procédé de fabrication
FR3004585A1 (fr)
FR3102302A1 (fr) DIODE ELECTROLUMINESCENTE COMPRENANT UN SEMI-CONDUCTEUR A BASE D’AlN DOPE P PAR DES ATOMES DE MAGNESIUM
KR102120682B1 (ko) InGaN을 포함하는 활성 영역을 가지는 반도체 구조, 그와 같은 반도체 구조를 형성하는 방법, 및 그와 같은 반도체 구조로부터 형성되는 발광 장치
TWI796539B (zh) 包含基於ingan之p型注入層之光電半導體結構
FR3107051A1 (fr) Procédé de fabrication de nanostructures de nitrure d’aluminium et de gallium (AlGaN)
TWI626765B (zh) 具有包含InGaN之作用區域之半導體結構、形成此等半導體結構之方法及由此等半導體結構所形成之發光裝置
FR2986661A1 (fr) Dispositifs photoactifs avec une repartition amelioree des porteurs de charge, et procedes de formation de ces dispositifs

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9

PLFP Fee payment

Year of fee payment: 10

PLFP Fee payment

Year of fee payment: 11

PLFP Fee payment

Year of fee payment: 12