FR2853097A1 - PROGRAMMABLE CIRCUIT PROVIDED WITH A SECURE MEMORY - Google Patents
PROGRAMMABLE CIRCUIT PROVIDED WITH A SECURE MEMORY Download PDFInfo
- Publication number
- FR2853097A1 FR2853097A1 FR0303521A FR0303521A FR2853097A1 FR 2853097 A1 FR2853097 A1 FR 2853097A1 FR 0303521 A FR0303521 A FR 0303521A FR 0303521 A FR0303521 A FR 0303521A FR 2853097 A1 FR2853097 A1 FR 2853097A1
- Authority
- FR
- France
- Prior art keywords
- memory
- data
- circuit according
- volatile memory
- encryption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
- G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
Abstract
La présente invention concerne un circuit programmable qui comprend un microprocesseur MIC, des périphériques dont une mémoire non volatile FL et une mémoire de travail RAM, un bus d'interconnexion BUS pour relier ces périphériques au microprocesseur MIC.De plus, ce circuit comprend des moyens de protection AD pour sécuriser la mémoire non volatile FL.The present invention relates to a programmable circuit which comprises a microprocessor MIC, peripherals including a non-volatile memory FL and a RAM working memory, a BUS interconnection bus for connecting these peripherals to the microprocessor MIC. In addition, this circuit comprises means AD protection to secure FL non-volatile memory.
Description
ii
Circuit programmable pourvu d'une mémoire sécurisée La présente invention concerne un circuit programmable pourvu d'une mémoire sécurisée. The present invention relates to a programmable circuit provided with a secure memory.
Le domaine de l'invention est celui des composants électroniques 5 sécurisés, notamment celui des circuits utilisés pour réaliser des transactions confidentielles. The field of the invention is that of secure electronic components 5, in particular that of the circuits used to carry out confidential transactions.
Un tel circuit peut être subdivisé en deux zones, l'une sécurisée, l'autre non. Les informations qui transitent dans la zone sécurisée sont protégées: elles sont brouillées à l'émission et débrouillées à la réception. Dans la zone non 10 sécurisée, les informations transitent en clair. Such a circuit can be subdivided into two zones, one secure, the other not. Information passing through the secure area is protected: it is scrambled on transmission and unscrambled on reception. In the non-secure zone, the information passes in clear.
En tout état de cause, ce circuit intègre un microprocesseur et, souvent, une mémoire cache, un contrôleur de mémoire de cache et / ou une unité de gestion mémoire. De plus, une mémoire non volatile, une ou plusieurs mémoires de travail telles que mémoire à accès aléatoire (" RAM " pour le terme anglais 15 " Random Access Memory ") ou mémoire à lecture seule (" ROM " pour le terme anglais " Read Only Memory ") figurent généralement dans la zone sécurisée. La plupart du temps, d'autres périphériques sont implantés dans la zone non sécurisée. In any event, this circuit integrates a microprocessor and, often, a cache memory, a cache memory controller and / or a memory management unit. In addition, a non-volatile memory, one or more working memories such as random access memory ("RAM" for the English term "Random Access Memory") or read-only memory ("ROM" for the English term "Read Only Memory ") are usually found in the secure area. Most of the time, other devices are installed in the unsecured area.
La mémoire non volatile (dite aussi mémoire " flash ") conserve les 20 données enregistrées lorsque le circuit est hors tension, si bien que ces données sont accessibles à la prochaine mise sous tension. C'est donc dans cette mémoire que sont stockées les données qui doivent être toujours disponibles et, notamment, les clés de chiffrement propre au circuit. The non-volatile memory (also called "flash" memory) stores the 20 data recorded when the circuit is de-energized, so that this data is accessible at the next power-up. It is therefore in this memory that the data which must always be available is stored and, in particular, the encryption keys specific to the circuit.
Or une mémoire flash n'est pas totalement protégée. Il est possible de 2 5 venir lire son contenu de l'extérieur au moyen de deux grands types d'attaques. However, a flash memory is not fully protected. It is possible to come and read its contents from the outside by means of two main types of attacks.
En premier lieu, l'attaque logicielle consiste à demander au circuit par une interface externe la lecture de la mémoire flash, ou bien à demander directement au microprocesseur qu'il sorte du circuit les données enregistrées dans cette mémoire. Ce type d'attaque est généralement prévenu par l'utilisation 3 o d'une unité de gestion de mémoire couplée au microprocesseur. First, the software attack consists in requesting the circuit through an external interface to read the flash memory, or else in directly requesting the microprocessor to remove the data recorded in this memory from the circuit. This type of attack is generally prevented by the use 3 o of a memory management unit coupled to the microprocessor.
En second lieu, l'attaque physique du circuit est réalisée le plus souvent avec un microscope à effet de champ. Celui-ci permet de mesurer les charges stockées sur les grilles flottantes des cellules non volatiles afin de décoder les données contenues dans ces cellules. Cette deuxième attaque est aujourd'hui 35 lente et coûteuse. De plus, certains mécanismes ont été mis en place pour la détecter et vider le contenu complet de la mémoire en cas de détection. Second, the physical attack on the circuit is most often carried out with a field effect microscope. This makes it possible to measure the charges stored on the floating grids of non-volatile cells in order to decode the data contained in these cells. This second attack is now 35 slow and costly. In addition, certain mechanisms have been put in place to detect it and empty the entire contents of the memory in the event of detection.
Cependant, ces mécanismes présentent un certain temps de réponse et il peut arriver qu'une partie au moins de la mémoire soit décodée avant que celle-ci ne soit effacée. However, these mechanisms have a certain response time and it can happen that at least part of the memory is decoded before it is erased.
Dans certaines applications, il ne faut pas prendre le risque d'une telle 5 attaque qui rend vulnérable les données stockées dans la mémoire flash, données au nombre desquelles peuvent figurer des clés de chiffrement. In certain applications, one should not take the risk of such an attack which makes the data stored in the flash memory vulnerable, data among which may include encryption keys.
La présente invention a ainsi pour objet de renforcer la protection de cette mémoire contre les accès frauduleux. The object of the present invention is therefore to strengthen the protection of this memory against fraudulent access.
Selon l'invention, un circuit programmable comprend un 1c microprocesseur, des périphériques dont une mémoire non volatile et une mémoire de travail, un bus d'interconnexion pour relier ces périphériques au microprocesseur; de plus ce circuit comprend des moyens de protection pour sécuriser la mémoire non volatile. According to the invention, a programmable circuit comprises a 1c microprocessor, peripherals including a non-volatile memory and a working memory, an interconnection bus for connecting these peripherals to the microprocessor; moreover, this circuit includes protection means for securing the non-volatile memory.
Avantageusement, ces moyens de protection comportent des moyens de 15 cryptage pour adresser des mots cryptés à la mémoire non volatile. Advantageously, these protection means include encryption means for addressing encrypted words to the non-volatile memory.
De préférence, les moyens de cryptage font appel à une clé privée. Preferably, the encryption means use a private key.
Selon un mode de réalisation privilégié du circuit, les moyens de cryptage figurent dans un module d'adaptation raccordé d'une part au bus d'interconnexion et d'autre part à la mémoire non volatile par l'intermédiaire 2 o d'une liaison dédiée. According to a preferred embodiment of the circuit, the encryption means appear in an adaptation module connected on the one hand to the interconnection bus and on the other hand to the non-volatile memory via 2 o of a link dedicated.
Il est souhaitable que la longueur de la clé de cryptage soit supérieure à la longueur standard des données que traite le microprocesseur, si bien que celui-ci comprend des moyens pour décomposer les mots cryptés en données de longueur standard. It is desirable that the length of the encryption key be greater than the standard length of the data processed by the microprocessor, so that the latter includes means for decomposing the encrypted words into data of standard length.
Selon le mode de réalisation privilégié ci-dessus, ces moyens pour décomposer les mots cryptés en données de longueur standard figurent de préférence dans le module d'adaptation. According to the preferred embodiment above, these means for breaking down the encrypted words into standard length data preferably appear in the adaptation module.
Ainsi, lorsque le circuit comporte de plus une mémoire cache associé à un contrôleur, la longueur de la clé de cryptage étant supérieure à la longueur 30 standard des données que traite le microprocesseur, le module d'adaptation est prévu pour exploiter les accès consécutifs de ce contrôleur afin de décomposer les mots cryptés en données de longueur standard. Thus, when the circuit further comprises a cache memory associated with a controller, the length of the encryption key being greater than the standard length of the data processed by the microprocessor, the adaptation module is provided for exploiting the consecutive accesses of this controller in order to decompose the encrypted words into standard length data.
Il est préférable que la clé de cryptage soit stockée dans un registre programmable une seule fois, ce registre pouvant figurer dans la mémoire non 3 5 volatile. It is preferable that the encryption key is stored in a programmable register only once, this register being able to appear in the non-volatile memory.
La présente invention apparaîtra maintenant avec plus de détails dans le cadre de la description qui suit d'un exemple de réalisation donné à titre illustratif en se référant à la figure annexée qui représente un schéma d'un circuit programmable selon l'invention. The present invention will now appear in more detail in the context of the following description of an exemplary embodiment given by way of illustration with reference to the appended figure which represents a diagram of a programmable circuit according to the invention.
En référence à la figure, un circuit programmable comporte un microprocesseur MIC éventuellement associé à une mémoire cache et/ou à un contrôleur de mémoire (non représentés). Les autres éléments du circuit sont: - une mémoire non volatile FL de type flash, - une mémoire de travail RAM à accès aléatoire, - éventuellement un ou plusieurs autres périphériques PER, - un module d'adaptation AD, - un bus système BUS pour interconnecter tous les éléments du circuit hormis la mémoire non volatile FL, et - une liaison dédiée DL pour relier cette mémoire non volatile FL et le module d'adaptation AD. Referring to the figure, a programmable circuit comprises a microprocessor MIC possibly associated with a cache memory and / or with a memory controller (not shown). The other elements of the circuit are: - a non-volatile memory FL of flash type, - a working memory RAM with random access, - possibly one or more other PER peripherals, - an adaptation module AD, - a system bus BUS for interconnect all the elements of the circuit except the non-volatile memory FL, and - a dedicated link DL to connect this non-volatile memory FL and the adaptation module AD.
L'invention propose donc de protéger les données dans la mémoire non volatile FL et une solution avantageuse consiste à recourir à des moyens de cryptage qui sont mis en oeuvre de préférence par le module d'adaptation AD. The invention therefore proposes to protect the data in the non-volatile memory FL and an advantageous solution consists in using encryption means which are preferably implemented by the adaptation module AD.
Ainsi, les données sont cryptées avant d'être enregistrées dans cette 20 mémoire et elles sont décryptées lorsqu'elles sont lues avant d'être traitées. Thus, the data is encrypted before being stored in this memory and it is decrypted when it is read before being processed.
Il convient donc de chiffrer les données a la volée avant de les stocker dans la mémoire non volatile FL. It is therefore advisable to encrypt the data on the fly before storing them in the non-volatile memory FL.
Couramment, le microprocesseur traite des données d'une longueur de 8, 16 ou 32 bits (longueur standard), si bien qu'accéder à de telles données de 25 manière sécurisée imposerait un cryptage sur 32 bits. Il s'agirait là d'un cryptage très vulnérable, pratiquement inefficace, si l'on emploie des algorithmes connus. Commonly, the microprocessor processes data of length 8, 16 or 32 bits (standard length), so that accessing such data securely would require 32 bit encryption. This would be very vulnerable encryption, practically ineffective, if known algorithms are used.
Il est donc souhaitable de choisir un algorithme travaillant sur des données de 64 bits dans le cas présent, voire même 128 bits dès lors que cela s'avère nécessaire. La sélection d'un algorithme standard permet d'éviter des 3 0 contraintes supplémentaires, tout en assurant un niveau de sécurité maximal. It is therefore desirable to choose an algorithm working on 64-bit data in the present case, or even 128 bits when it proves necessary. The selection of a standard algorithm avoids additional constraints, while ensuring a maximum level of security.
On préférera un algorithme a clé privée car il nécessite des temps de calcul beaucoup plus courts qu'un algorithme à clé publique. We prefer a private key algorithm because it requires much shorter computation times than a public key algorithm.
A titre d'exemple, on retiendra les algorithmes suivants: - AES (abréviation de l'expression anglaise " Advanced Encryption Standard "), travaillant sur des mots de 128 bits et offrant, à l'heure actuelle, une sécurité maximale, - DES (abréviation de l'expression anglaise " Data Encryption Standard "), travaillant sur des mots de 64 bits, connu pour son universalité dans les systèmes les moins exigeants en matière de sécurité, - 3DES (abréviation de l'expression anglaise " Triple Data Encryption Standard "), ou - XDES (abréviation de l'expression anglaise " Extended Data Encryption Standard "), ces deux derniers algorithmes étant réputés pour des systèmes plus exigeant en terme de sécurité 10 tout en assurant de hauts débits de chiffrement à faible coût. By way of example, the following algorithms will be retained: - AES (abbreviation of the English expression "Advanced Encryption Standard"), working on 128-bit words and offering, at present, maximum security, - DES (abbreviation of the English expression "Data Encryption Standard"), working on 64-bit words, known for its universality in the least demanding systems in terms of security, - 3DES (abbreviation of the English expression "Triple Data Encryption Standard "), or - XDES (abbreviation of the English expression" Extended Data Encryption Standard "), these latter two algorithms being renowned for systems which are more demanding in terms of security 10 while ensuring high encryption throughputs at low cost.
Naturellement, le module d'adaptation AD permet de crypter des données plus longues que la longueur standard. Ce module est prévu pour traiter des données de 64 ou 128 bits enregistrées en deux ou quatre mots de 32 bits dans la mémoire non volatile FL, si bien qu'un accès à une de ces données est 15 divisé en plusieurs accès de 32 bits. Naturally, the AD adaptation module makes it possible to encrypt data longer than the standard length. This module is designed to process 64 or 128 bit data recorded in two or four 32 bit words in the non-volatile memory FL, so that one access to one of these data is divided into several 32 bit accesses.
A cet effet, le module d'adaptation AD peut exploiter les accès groupés ou accès consécutifs du contrôle de la mémoire cache du microprocesseur. For this purpose, the adaptation module AD can exploit the grouped accesses or consecutive accesses of the control of the cache memory of the microprocessor.
Cette mémoire cache contient une copie partielle de la mémoire non volatile FL qui est mise à jour en fonction de la partie du programme que le microprocesseur 2 0 MIC exécute. La mémoire cache étant très rapide et très proche du microprocesseur MIC, elle permet généralement d'améliorer les performances du circuit. This cache memory contains a partial copy of the non-volatile memory FL which is updated according to the part of the program which the microprocessor 20 MIC executes. The cache memory being very fast and very close to the MIC microprocessor, it generally makes it possible to improve the performance of the circuit.
Le remplacement des données présentes dans la mémoire cache au moyen du contrôleur de cache s'effectue par paquets, ces paquets ayant une 25 taille minimale de 2 ou plus souvent 4 mots de 32 bits, ceci quelle que soit la taille des données traitées par le microprocesseur MIC. The replacement of the data present in the cache memory by means of the cache controller is carried out in packets, these packets having a minimum size of 2 or more often 4 words of 32 bits, this regardless of the size of the data processed by the MIC microprocessor.
On remarquera ici que la mémoire cache peut également être utilisée à d'autres fins par le circuit. It will be noted here that the cache memory can also be used for other purposes by the circuit.
Le contrôleur écrit les données enregistrées dans la mémoire cache qui 3o concernent la mémoire flash FL, par paquets d'une taille multiple de 64 bits. The controller writes the data recorded in the cache memory which 3o relates to the flash memory FL, in packets of a size multiple of 64 bits.
L'interfaçage de la mémoire cache avec la mémoire flash FL qui n'est capable de gérer que des accès de 32 bits se fait de façon simple en scindant un accès de taille 64bits en deux accès de 32 bits. Interfacing the cache memory with the FL flash memory which is only capable of managing 32-bit accesses is done in a simple manner by splitting a 64-bit size access into two 32-bit accesses.
L'algorithme DES ou 3DES sera ainsi chargé tous les 2 mots de 32 bits, 35 tandis que l'algorithme AES sera chargé tous les 4 mots de 32 bits. Les données sont chargées à la volée. Dans le cas d'un traitement " pipeline " de l'algorithme AES, autrement dit lorsque le traitement complet d'une donnée en un ou plusieurs cycles est capable de recevoir une nouvelle donnée à chaque cycle, seul le premier accès introduit un temps de latence sur le temps total du transfert des données. The DES or 3DES algorithm will thus be loaded every 2 words of 32 bits, while the AES algorithm will be loaded every 4 words of 32 bits. Data is loaded on the fly. In the case of a "pipeline" processing of the AES algorithm, in other words when the complete processing of a data item in one or more cycles is capable of receiving new data at each cycle, only the first access introduces a time of latency over the total time of data transfer.
La clé privée utilisée par l'algorithme est stockée dans une zone non sécurisée du circuit dont l'accès se fait sans chiffrement, de préférence dans un registre programmable une seule fois dit " OTP " (pour l'expression anglaise One Time Programmable). Ce registre peut d'ailleurs prendre place dans la mémoire non volatile FL. The private key used by the algorithm is stored in an insecure area of the circuit whose access is done without encryption, preferably in a programmable register only once called "OTP" (for the English expression One Time Programmable). This register can also take place in the non-volatile memory FL.
Dans le cas d'une attaque physique telle que décrite ci-dessus, il suffit d'effacer la clé de cryptage dès que l'attaque est détectée, ce qui est une opération très rapide. Il n'est plus nécessaire de vider complètement la mémoire flash FL pour la rendre inopérante, cette opération de vidage pouvant prendre un temps relativement important si cette mémoire a une taille conséquente. Le fait 15 que cette mémoire soit rendue inopérante beaucoup plus rapidement offre un facteur de sécurité supplémentaire. In the case of a physical attack as described above, it suffices to erase the encryption key as soon as the attack is detected, which is a very rapid operation. It is no longer necessary to completely empty the FL flash memory to make it inoperative, this emptying operation can take a relatively long time if this memory has a significant size. The fact that this memory is made inoperative much more quickly offers an additional safety factor.
L'exemple de réalisation de l'invention présenté ci-dessus a été choisi pour son caractère concret. Il ne serait cependant pas possible de répertorier de manière exhaustive tous les modes de réalisation que recouvre cette invention. The embodiment of the invention presented above was chosen for its concrete character. However, it would not be possible to exhaustively list all the embodiments covered by this invention.
20 En particulier, tout moyen décrit peut-être remplacé par un moyen équivalent sans sortir du cadre de la présente invention.In particular, any means described may be replaced by equivalent means without departing from the scope of the present invention.
Claims (8)
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0303521A FR2853097B1 (en) | 2003-03-24 | 2003-03-24 | PROGRAMMABLE CIRCUIT PROVIDED WITH SECURE MEMORY |
| PCT/FR2004/000719 WO2004086230A2 (en) | 2003-03-24 | 2004-03-24 | Programmable circuit provided with a secure memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0303521A FR2853097B1 (en) | 2003-03-24 | 2003-03-24 | PROGRAMMABLE CIRCUIT PROVIDED WITH SECURE MEMORY |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2853097A1 true FR2853097A1 (en) | 2004-10-01 |
| FR2853097B1 FR2853097B1 (en) | 2005-07-15 |
Family
ID=32947095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0303521A Expired - Lifetime FR2853097B1 (en) | 2003-03-24 | 2003-03-24 | PROGRAMMABLE CIRCUIT PROVIDED WITH SECURE MEMORY |
Country Status (2)
| Country | Link |
|---|---|
| FR (1) | FR2853097B1 (en) |
| WO (1) | WO2004086230A2 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6061449A (en) * | 1997-10-10 | 2000-05-09 | General Instrument Corporation | Secure processor with external memory using block chaining and block re-ordering |
| US6195752B1 (en) * | 1996-10-15 | 2001-02-27 | Siemens Aktiengesellschaft | Electronic data processing circuit |
| US6202152B1 (en) * | 1998-01-27 | 2001-03-13 | Philips Semiconductors, Inc. | System and method for accessing information decrypted in multiple-byte blocks |
| US20020029345A1 (en) * | 2000-07-13 | 2002-03-07 | Yusuke Kawasaki | Processing apparatus and integrated circuit |
| US20030005313A1 (en) * | 2000-01-18 | 2003-01-02 | Berndt Gammel | Microprocessor configuration with encryption |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6523118B1 (en) * | 1998-06-29 | 2003-02-18 | Koninklijke Philips Electronics N.V. | Secure cache for instruction and data protection |
| WO2002071231A1 (en) * | 2001-02-15 | 2002-09-12 | Nokia Corporation | Method and arrangement for protecting information |
| JP2002328845A (en) * | 2001-05-07 | 2002-11-15 | Fujitsu Ltd | Semiconductor integrated circuit and method for protecting security of ic card |
| US6996725B2 (en) * | 2001-08-16 | 2006-02-07 | Dallas Semiconductor Corporation | Encryption-based security protection for processors |
-
2003
- 2003-03-24 FR FR0303521A patent/FR2853097B1/en not_active Expired - Lifetime
-
2004
- 2004-03-24 WO PCT/FR2004/000719 patent/WO2004086230A2/en active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6195752B1 (en) * | 1996-10-15 | 2001-02-27 | Siemens Aktiengesellschaft | Electronic data processing circuit |
| US6061449A (en) * | 1997-10-10 | 2000-05-09 | General Instrument Corporation | Secure processor with external memory using block chaining and block re-ordering |
| US6202152B1 (en) * | 1998-01-27 | 2001-03-13 | Philips Semiconductors, Inc. | System and method for accessing information decrypted in multiple-byte blocks |
| US20030005313A1 (en) * | 2000-01-18 | 2003-01-02 | Berndt Gammel | Microprocessor configuration with encryption |
| US20020029345A1 (en) * | 2000-07-13 | 2002-03-07 | Yusuke Kawasaki | Processing apparatus and integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2004086230A3 (en) | 2004-12-09 |
| FR2853097B1 (en) | 2005-07-15 |
| WO2004086230A2 (en) | 2004-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1766588B1 (en) | Security module component | |
| US8862901B2 (en) | Memory subsystem and method therefor | |
| USRE43103E1 (en) | System and method for protecting a computer system from malicious software | |
| US20070186117A1 (en) | Secure processor-based system and method | |
| US20080098418A1 (en) | Electronic module for digital television receiver | |
| US20080072070A1 (en) | Secure virtual RAM | |
| FR2867871A1 (en) | Hardware unit for controlling access to e.g. memory, has latch generating and delivering electric validation signal of access request signal to logic combination unit, when access authorization code and preset reference value are equal | |
| TWI490724B (en) | Method for loading a code of at least one software module | |
| FR3020160A1 (en) | SYSTEM FOR EXECUTING A CODE WITH BLIND HYPERVISION MECHANISM | |
| EP1687717A1 (en) | Secured start-up of an electronic device having an smp architecture | |
| EP4120091A1 (en) | Method for managing access rights of software tasks executed by a microcontroller, and corresponding microcontroller | |
| EP1100225B1 (en) | Encryption circuit architecture implementing simultaneously different encryption algorithms whithout losing performance | |
| FR2853097A1 (en) | PROGRAMMABLE CIRCUIT PROVIDED WITH A SECURE MEMORY | |
| EP2323067B1 (en) | Secured method for processing content stored within a component and corresponding component | |
| EP1352523A1 (en) | Method for storing encrypted data | |
| EP1507185A1 (en) | Method and device for protecting against unauthorized access to a secure routine | |
| FR2853098A1 (en) | CIRCUIT PROVIDED WITH SECURE EXTERNAL ACCESS | |
| EP2860660A1 (en) | System and method for securely loading data in a cache memory associated with a secure processor | |
| EP2824868A1 (en) | Local digital network, methods of installing novel devices and methods for broadcasting and receiving data in such a network | |
| WO2023117270A1 (en) | Module and method for securing a computer device | |
| EP0889450B1 (en) | Method for loading data into a microprocessor card | |
| EP0968462B1 (en) | Method for monitoring the secure segmentation of applications loaded in a multi-application terminal and terminal implementing same | |
| FR3118219A1 (en) | Method for protecting a system, for example a microcontroller, and corresponding system | |
| FR2744540A1 (en) | Processor operating with internal on-chip memory to protect external memory | |
| EP1930833A1 (en) | System for protecting data stored in memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 14 |
|
| PLFP | Fee payment |
Year of fee payment: 15 |
|
| PLFP | Fee payment |
Year of fee payment: 16 |
|
| PLFP | Fee payment |
Year of fee payment: 18 |
|
| PLFP | Fee payment |
Year of fee payment: 19 |
|
| PLFP | Fee payment |
Year of fee payment: 20 |