FR2848334A1 - Multi-layer structure production of semiconductor materials with different mesh parameters comprises epitaxy of thin film on support substrate and adhesion on target substrate - Google Patents

Multi-layer structure production of semiconductor materials with different mesh parameters comprises epitaxy of thin film on support substrate and adhesion on target substrate Download PDF

Info

Publication number
FR2848334A1
FR2848334A1 FR0215499A FR0215499A FR2848334A1 FR 2848334 A1 FR2848334 A1 FR 2848334A1 FR 0215499 A FR0215499 A FR 0215499A FR 0215499 A FR0215499 A FR 0215499A FR 2848334 A1 FR2848334 A1 FR 2848334A1
Authority
FR
Grant status
Application
Patent type
Prior art keywords
layer
characterized
method according
preceding
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR0215499A
Other languages
French (fr)
Inventor
Carlos Mazure
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec Silicon on Insulator Technologies SA
Original Assignee
Soitec Silicon on Insulator Technologies SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Abstract

The production of a multi-layer structure of semiconductor materials comprises: (a) the production of a layer (110) incorporating a superficial thin film on a support substrate (100); (b) the creation of a fragilisation (sic) zone in the assembly (10) formed by the support substrate and the thin film deposited; (c) the adhesion of the assembly with a target substrate (20); (d) the detachment at the level of the fragilisation zone; and (e) the treatment of the surface of the structure thus obtained.

Description

i i

La présente invention concerne un procédé de fabrication d'une structure multicouche en matériaux semiconducteurs, ladite structure comportant un substrat en un premier matériau semiconducteur et une couche mince superficielle en un deuxième matériau semiconducteur, les deux 5 matériaux semiconducteurs présentant des paramètres de maille sensiblement différents. The present invention relates to a method of manufacturing a multilayer structure of semiconductor materials, said structure comprising a substrate of a first semiconductor material and a superficial thin layer of a second semiconductor material, both semiconductor materials 5 having substantially different lattice parameters .

On connaît déjà des procédés de ce type. Are already known processes of this type.

Il est ainsi connu de réaliser des structures comportant un substrat en un matériau tel que le silicium, et une couche mince superficielle en un 10 matériau tel que le silicium - germanium (SiGe), ou même le Germanium (Ge). It is thus known to produce structures comprising a substrate of a material such as silicon, and a superficial thin layer of a material 10 such as silicon - germanium (SiGe), or even germanium (Ge).

La demande de brevet FR 0208600 au nom de la Demanderesse concerne ainsi un procédé de réalisation d'une structure comprenant une couche mince de matériau semiconducteur à partir d'une plaquette comprenant une couche d'adaptation de paramètre de maille comprenant une couche 15 supérieure en matériau semiconducteur ayant un premier paramètre de maille, caractérisé en ce qu'il comprend les étapes suivantes: (a) croissance sur la couche supérieure de la couche d'adaptation d'un film en matériau semiconducteur ayant un second paramètre de maille nominal sensiblement différent du premier paramètre de maille, avec une 20 épaisseur suffisamment faible pour garder le premier paramètre de maille de la couche supérieure de la couche d'adaptation sous-jacente et être ainsi contraint, (b) croissance sur le film d'une couche relaxée en matériau semiconducteur ayant un paramètre de maille nominal sensiblement identique au premier 25 paramètre de maille, (c) enlèvement d'au Patent application FR 0208600 in the name of the Applicant as a method for producing a structure comprising a thin layer of semiconductor material from a wafer comprising a lattice parameter matching layer comprising an upper layer 15 semiconductor material having a first lattice parameter, characterized in that it comprises the following steps: (a) growth on the upper layer of the matching layer of a film of semiconductor material having a second parameter substantially different nominal lattice the first lattice parameter, with a sufficiently small thickness 20 to keep the first lattice parameter of the upper layer of the matching layer underlying and thus be forced, (b) growth on the film of a relaxed layer semiconductor material having a parameter substantially identical to the nominal lattice parameter of the first mesh 25, (c) removing at moins une partie de la plaquette du côté de la couche d'adaptation par rapport à la couche relaxée comprenant les opérations suivantes: * formation d'une zone de fragilisation du côté de la couche 30 d'adaptation par rapport à la couche relaxée, apport d'énergie au niveau de la zone de fragilisation pour détacher de la plaquette une structure comprenant la couche relaxée. least a portion of the wafer on the side of the adaptation layer relative to the relaxed layer comprising the following steps: * forming a zone of weakness 30 the side of the adaptation layer relative to the relaxed layer, intake energy at the embrittlement zone to detach from the wafer a structure comprising the relaxed layer.

Le procédé de cette demande de brevet utilise ainsi une technique de transfert de couche (en particulier de type SMARTCUTO ou encore de type ELTRANO) pour constituer la tranche désirée. The process of this patent application and uses a layer transfer technique (in particular type SMARTCUTO or type ELTRANO) to constitute the desired wafer.

Et un élément de départ de ce procédé est une plaquette comprenant une couche d'adaptation de paramètre de maille, qui correspond à une région de la plaquette présentant en surface une couche de matériau sensiblement relaxé et sans un nombre notable de défauts structurels, telles que des 10 dislocations. And a starting element of this process is a wafer comprising a lattice parameter adaptation layer, corresponding to a region of the wafer having on the surface a layer of substantially relaxed material without an appreciable number of structural defects, such as 10 dislocations.

On précise qu'on entend par " couche relaxée " toute couche d'un matériau semiconducteur qui a une structure cristallographique non contrainte, c'est à dire qui présente un paramètre de maille sensiblement identique au paramètre de maille nominal du matériau de la couche. that is precise term "relaxed layer" means any layer of a semiconductor material which has an unstressed crystallographic structure, i.e. having substantially the same lattice parameter to the nominal lattice parameter of the material layer.

A l'inverse, on appelle " couche contrainte " toute couche d'un matériau semiconducteur dont la structure cristallographique est contrainte en traction ou en compression lors d'une croissance cristalline, telle qu'une épitaxie, obligeant au moins un paramètre de maille à être sensiblement différent du paramètre de maille nominal de ce matériau. Conversely, the term "constrained layer" means any layer of a semiconductor material whose crystallographic structure is tensile stress or compression during crystal growth, such as epitaxy, obliging at least a lattice parameter to be substantially different from the nominal lattice parameter of this material.

Le procédé de la demande de brevet FR 0208600 constitue une solution avantageuse pour constituer des structures telles que mentionnées au début de ce texte. The method of the patent application FR 0208600 is an advantageous solution to form structures such as mentioned at the beginning of this text.

La présente invention a pour objet d'apporter certains compléments à l'enseignement de cette demande de brevet. The present invention aims to make some additions to the teaching of this patent application.

Afin d'atteindre ce but, l'invention propose un procédé de fabrication d'une structure multicouche en matériaux semiconducteurs, ladite structure comportant un substrat en un premier matériau semiconducteur et une couche mince superficielle en un deuxième matériau semiconducteur, les deux matériaux semiconducteurs présentant des paramètres de maille sensiblement 30 différents, caractérisé en ce que le procédé comprend les étapes suivantes: * réalisation d'une couche comprenant ladite couche mince superficielle sur un substrat support, * création d'une zone de fragilisation dans l'ensemble formé par ledit substrat support et ladite couche déposée, * collage dudit ensemble avec un substrat cible, * détachement au niveau de cette zone de fragilisation, * traitement de surface de la structure ainsi obtenue. In order to achieve this object, the invention provides a method of manufacturing a multilayer structure of semiconductor materials, said structure comprising a substrate of a first semiconductor material and a superficial thin layer of a second semiconductor material, the two semiconductor materials having cell parameters substantially different 30, characterized in that the method comprises the following steps: * producing a layer comprising said superficial thin layer on a support substrate, * create a zone of weakness in the assembly formed by said support substrate and said deposited layer, bonding said * together with a target substrate, * detachment at said zone of weakness, * surface treatment of the structure thus obtained.

Des aspcets préférés, mais non limitatifs de ce procédé sont les suivants: a ladite réalisation de couche est faite par épitaxie, * ladite épitaxie est réalisée avec les étapes suivantes: > stabilisation en température du substrat support à une première température stabilisée prédéterminée, > dépôt chimique en phase vapeur à ladite première température 15 déterminée jusqu'à l'obtention d'une couche de base sur le substrat support d'une épaisseur prédéterminée inférieure à une épaisseur finale voulue pour ladite couche comprenant la couche mince superficielle, > accroissement de la température de dépôt chimique en phase vapeur depuis la première température prédéterminée jusqu'à une seconde 20 température prédéterminée, et > poursuite du dépôt chimique en phase vapeur à ladite seconde température prédéterminée jusqu'à obtention de l'épaisseur finale voulue pour la couche, * la première température prédéterminée est de l'ordre Preferred aspcets, but not limiting of this method are the following: a said layer of embodiment is made by epitaxy, * said epitaxy is carried out with the following steps:> temperature stabilization of the support substrate at a first predetermined stabilized temperature,> Filing chemical vapor phase at said first temperature determined 15 until a base layer on the supporting substrate to a predetermined thickness less than a desired final thickness of said layer comprising the superficial thin layer,> increased temperature chemical vapor deposition from the first predetermined temperature to a second predetermined temperature 20, and> further chemical vapor deposition at said second predetermined temperature until the desired final thickness for the layer, * the first predetermined temperature is about de 400'C à 500QC, 25 et la deuxième température prédéterminée est de l'ordre de 7500C à 8500C, * la première température prédéterminée est de l'ordre de 430'C à 460'C, et la deuxième température prédéterminée est de l'ordre de 8000C à 8500C, * ladite réalisation de couche est faite par création d'une couche contrainte et relaxation de cette couche, * ladite création de zone fragilisée est réalisée par implantation, * ladite implantation est effectuée entre l'étape de réalisation et celle de collage, * l'implantation est réalisée de manière à définir la zone de fragilisation dans l'épaisseur du substrat support, * l'implantation est réalisée de manière à définir la zone de fragilisation dans une région de la couche créée correspondant à une couche 10 d'adaptation de paramètre de maille, * le substrat de la structure multicouche est en silicium, le substrat support est en silicium, * la couche créée est en SiGe ou en Ge, * lors de la réalisa of 400 ° C to 500QC, 25 and the second predetermined temperature is of the order of 7500C to 8500C, * the first predetermined temperature is in the range of 430'C to 460'C, and the second predetermined temperature is the order of 8000C to 8500C, * said layer embodiment is made by creating a strained layer and relaxation of this layer, * said creating weakened zone is formed by implantation, * said implantation is performed between the step of providing and the bonding, * the implantation is carried out so as to define the embrittlement zone in the thickness of the support substrate, * the implantation is carried out so as to define the embrittlement zone in a region of the created layer corresponding to a layer 10 lattice parameter adaptation, * the substrate of the multilayer structure is of silicon, the supporting substrate is of silicon, * the created layer is SiGe or Ge, * when realized tion de la couche on constitue un niveau correspondant 15 à une couche d'arrêt pour une attaque chimique lors de l'étape de traitement de surface, * lors de la réalisation de la couche on constitue trois niveaux correspondant respectivement à: > Niveau 1: couche d'adaptation de paramètre de maille, 20 > Niveau 2: couche d'arrêt > Niveau 3: couche active de la structure qui sera obtenue, * les matériaux desdites couches sont choisis parmi les suivants: Matériau niveau 1 Matériau niveau 2 Matériau niveau 3 Ge SiGe (50/50) SiGe ou Ge SiGe Si contraint SiGe ou Ge * les matériaux desdites couches sont choisis parmi les suivants: Matériau niveau 1 Matériau niveau 2 Matériau niveau 3 Ge SiGe (50/50) Ge SiGe Si contraint SiGe * la couche d'arrêt est conservée dans la structure finale, * lors de la réalisation de la couche on constitue deux niveaux correspondant respectivement à: > Niveau 1: couche d'adaptation de paramètre de maille, > Niveau 2: couche active de la structur tion of the layer constitutes a level 15 to a stop layer for chemical attack during the surface treatment step, * during the production of the corresponding layer is constituted three levels respectively:> Level 1: layer lattice parameter adaptation, 20> level 2: stop layer> level 3: active layer of the structure to be obtained, * the materials of said layers are selected from the following: material level 1 material level 2 material level 3 Ge SiGe (50/50) SiGe or Ge SiGe strained Si or SiGe * Ge materials of said layers are selected from the following: material level 1 material level 2 material level 3 Ge SiGe (50/50) Ge SiGe strained Si SiGe * the stop layer is preserved in the final structure, * during the production of the corresponding layer is constituted at two levels respectively:> Level 1: lattice parameter adaptation layer,> Level 2: active layer of the structured e qui sera obtenue, * les matériaux desdites couches sont choisis parmi les suivants: Matériau niveau 1 Matériau niveau 2 Ge SiGe (50150) SiGe Si contraint D'autres aspects, buts et avantages de l'invention apparaîtront mieux à 10 la lecture de la description suivante de l'invention, faite en référence aux dessins annexés sur lesquels les figures la à le illustrent les principales étapes de mise en oeuvre d'une forme de réalisation de l'invention. e to be obtained, * the materials of said layers are selected from the following: Material level 1 Material level 2 Ge SiGe (50150) SiGe strained Si Other aspects, objects and advantages of the invention will become clearer 10 reading the following description of the invention, with reference to the accompanying drawings in which figures la to the illustrate the main steps in implementing one embodiment of the invention.

En référence tout d'abord à la figure la, on a représenté un substrat support 100, sur lequel on a déposé une couche 105 (représentée en traits 15 hachurés). Referring firstly to Figure la, there is shown a support substrate 100, on which was deposited a layer 105 (shown in hatched lines 15).

Le substrat support 100 est en un matériau semiconducteur présentant une premier paramètre de maille. The substrate support 100 is a semiconductor material having a first lattice parameter. Il peut par exemple être en silicium. It may for example be made of silicon.

La couche 105 est une couche d'un matériau présentant un deuxième paramètre de maille différente du premier paramètre de maille mentionné ci20 dessus. The layer 105 is a layer of a material having a second parameter different mesh of the first lattice parameter mentioned above IC20.

La couche 105 peut ainsi être réalisée en SiGe, ou même en Ge. The layer 105 may thus be made of SiGe, or even of Ge.

On précise que la couche 105 est déposée par une technique permettant de: * déposer une épaisseur désirée d'un matériau dont le paramètre de maille est sensiblement différent du paramètre de maille du substrat support sur lequel on effectue le dépôt, * tout en constituant une couche superficielle d'un tel dépôt qui est pratiquement exempte de défauts du type dislocations. the layer 105 is specified that is deposited by a technique allowing: * depositing a desired thickness of a material whose lattice parameter is substantially different from the lattice parameter of the support substrate on which is deposited, while constituting a * surface layer of such a deposit which is substantially free from defects of the dislocation type.

Le document WO 00/15885 enseigne par exemple un procédé permettant de réaliser de la sorte un dépôt de SiGe ou de Ge sur du silicium. WO 00/15885 teaches for example a method for producing in this manner a deposit of SiGe or Ge on silicon.

Un tel procédé de dépôt peut ainsi être par exemple réalisé selon un premier mode dans lequel on effectue un dépôt de Ge monocristallin sur un 10 substrat support de silicium monocristallin, en mettant en oeuvre les étapes suivantes: * stabilisation en température du substrat de silicium monocristallin à une première température stabilisée prédéterminée de 400'C à 5000C, de préférence 4300C à 4600C, * dépôt chimique en phase vapeur (CVD) de Ge à ladite première température déterminée jusqu'à l'obtention d'une couche de base de Ge sur le substrat support d'une épaisseur prédéterminée inférieure à une épaisseur finale voulue, * accroissement de la température de dépôt chimique en phase vapeur du Ge 20 depuis la première température prédéterminée jusqu'à une seconde température prédéterminée allant de 750'C à 8500C, de préférence de 8000C à 8500C, et * poursuite du dépôt chimique en phase vapeur du Ge à ladite seconde température p Such a deposition method can thus be made, for example according to a first mode in which it makes a monocrystalline Ge deposition on a 10-monocrystalline silicon support substrate, by implementing the following steps: * temperature stabilization of the monocrystalline silicon substrate at a first predetermined stabilized temperature of 400 ° C to 5000C, preferably 4300C to 4600C, * chemical vapor deposition (CVD) of Ge at said first determined temperature until a base layer of Ge on the support substrate of a predetermined thickness less than a desired final thickness, * increasing the temperature of chemical vapor deposition of Ge 20 from the first predetermined temperature to a second predetermined temperature of from 750'C to 8500C, of preferably 8000C to 8500C, and * continuing chemical deposition in vapor phase of Ge at said second temperature p rédéterminée jusqu'à obtention de l'épaisseur finale voulue 25 pour la couche de Ge monocristallin. redetermined until the desired final thickness for the 25 Ge single crystal layer.

Un tel procédé de dépôt peut également être effectué selon des variantes par exemple celles divulguées par le document WO 00/15885. Such a deposition process may also be carried out according to variants, for example those disclosed by WO 00/15885.

D'autres méthodes d'obtention d'une couche mince de SiGe relaxé ou de Ge relaxé, directement sur un substrat support pouvant être en silicium, sont envisageables. Other methods of obtaining a thin layer of relaxed SiGe or relaxed Ge, directly on a support substrate can be made of silicon, are possible. On pourra par exemple également se référer à la publication " Strain 5 relaxation of pseudomorphic Si1-xGex/Si(100) heterostructures after hydrogen or helium ion implantation for virtual substrate fabrication ", B. Hollânder et ai, Nuclear Instrument and Metods in Physics Research B175-177 (2001) 357-367. We can for example also refer to the publication "5 Strain relaxation of pseudomorphic Si 1-x Ge x / Si (100) heterostructures after-hydrogen or helium ion implanting for virtual substrate manufacturing" B. Hollander et al, Nuclear Instruments and metods in Physics Research B175-177 (2001) 357-367.

Dans un tel procédé, la couche 110 est réalisée par création d'une couche contrainte, et relaxation de cette couche. In such a process, the layer 110 is produced by creating a strained layer, and relaxation of this layer.

Dans tous les cas, on a réalisé sur le substrat support 100 une couche qui comprend la couche mince superficielle de la structure de la structure que l'on veut fabriquer. In all cases, was carried on the support 100 a layer substrate which comprises the superficial thin layer of the structure of the structure to be manufactured.

On a de la sorte constitué une plaquette intermédiaire 10, comprenant sur le substrat support 100 une couche 110 de SiGe (avec tout rapport Si/Ge 15 désiré) ou de Ge. an intermediate plate was of the kind constituted 10, comprising on the support substrate 100 a layer 110 of SiGe (with all Si / Ge 15 desired) or Ge.

Une interface 105 est ainsi définie entre la couche 110 et le support 100. On précise qu'en mettant en oeuvre ce type de procédé de dépôt, on a confiné les défauts du type dislocation dans la région de la couche 110 qui est 20 adjacente à l'interface 105. An interface 105 is thus defined between the layer 110 and the support 100. It is specified that by performing this type of deposit process, the defects of dislocation kind was confined in the region of the layer 110 which is adjacent to 20 the interface 105.

Par " confinement ", on signifie que la grande majorité des défauts du type dislocation se trouvent dans ladite région. By "confining" is meant that the great majority of such defects of the dislocation is in said region. Le reste de la couche 110 n'est pas absolument exempt de défauts, mais leur concentration est compatible avec les applications microélectroniques. The rest of the layer 110 is not absolutely free of flaws, but their concentration is compatible with microelectronic applications.

Ainsi, cette région de la couche 110 dans laquelle les défauts du type dislocation sont confinés constitue une couche d'adaptation de paramètre de maille, entre le substrat support 100 en silicium et la région superficielle de la couche 110, qui constitue en elle-même une couche de la plaquette 10 qui est en Ge ou en SiGe relaxé. Thus, this region of the diaper 110 in which the defects of dislocation type are confined constitutes a lattice parameter adaptation layer, between the support substrate 100 made of silicon and the superficial region of the layer 110, which is in itself a layer of the wafer 10 which is Ge or relaxed SiGe.

Et cette couche de Ge ou de SiGe relaxé a une épaisseur désirée suite au dépôt effectué au début du procédé. And this layer of Ge or relaxed SiGe has a desired thickness following the deposit made at the beginning of the process. Cette épaisseur désirée peut en particulier être de l'ordre de 0.5 à 1 micron. This desired thickness can be in particular of the order of 0.5 to 1 micron.

En référence maintenant à la figure 1lb, on constitue dans l'épaisseur de la plaquette 10 une zone de fragilisation 120. Referring now to Figure 1 lb, it is within the thickness of the plate 10 a zone of weakness 120.

Cette zone de fragilisation peut en particulier être réalisée par implantation (par exemple d'ions H+) au travers de la couche 110. This embrittlement zone can in particular be carried out by implantation (for example H + ions) through the layer 110.

Dans ce cas, les paramètres de l'implantation peuvent être définir pour que la zone de fragilisation soit située dans le substrat support 100, comme 10 représenté sur la figure 1lb. In this case, the implantation parameters can be defined so that the embrittlement zone is located in the support substrate 100, as 10 shown in FIG 1lb.

Il est également possible de définir ces paramètres pour que la zone de fragilisation soit située dans la couche 110 elle-même (de préférence dans la région de cette couche qui est adjacente à l'interface 105). It is also possible to define these parameters so that the embrittlement zone is located in the layer 110 itself (preferably in the region of this layer adjacent to the interface 105).

On précise que la zone de fragilisation peut également avoir été réalisée 15 par création d'une région poreuse dans le substrat support 100, avant d'effectuer le dépôt de la couche 110. the embrittlement zone is specified that may also have been carried out 15 by creating a porous region in the support substrate 100, prior to the deposition of the layer 110.

On procède ensuite au retournement de la plaquette comprenant sa zone de fragilisation, et on colle cette plaquette avec un substrat cible 20. One then proceeds to the reversal of the wafer comprising its embrittlement zone, and this wafer is bonded to a target substrate 20.

Le substrat cible 20 peut être en silicium. The target substrate 20 may be silicon.

La face de la plaquette 10 qui est collée sur le substrat cible est celle qui correspond à la surface " relaxée " de la couche 110. The face of the wafer 10 which is adhered to the target substrate is that which corresponds to the surface "relaxed" of the diaper 110.

Pour effectuer ce collage, on a nettoyé les surface devant être mises en contact et on a éventuellement inséré entre ces surfaces une couche d'adhésion. To carry out this bonding, it has cleaned the surface to be contacted and have optionally inserted between the surfaces an adhesive layer. On peut aussi avoir inséré entre la plaquette et le substrat cible une couche d'isolant électrique, par exemple un oxyde. There may also be inserted between the wafer and the target substrate an electrically insulating layer, for example an oxide.

Un tel oxyde peut provenir de l'oxydation de la surface du substrat cible 20. Il peut également provenir de l'oxydation de la surface de la couche 30 i1 0, si celle-ci est en SiGe. Such an oxide can originate from oxidation of the surface of the target substrate 20. It can also come from the oxidation of the surface of layer 30 i1 0, if it is made of SiGe.

Si la couche 110 est en Ge, il est également possible de lui associer avant collage une couche d'oxyde, par dépôt d'oxyde. If the layer 110 is Ge, it is also possible to associate before bonding an oxide layer, by oxide deposition.

La plaquette et/ou le substrat cible peuvent ainsi être associés à une couche isolante, avant le collage. The wafer and / or the target substrate can therefore be associated to an insulating layer, prior to bonding.

Après ce collage, il est possible de procéder à des traitements thermiques classiques de consolidation d'interface de collage. After this bonding, it is possible to conventional thermal treatments bonding interface of consolidation.

On procède ensuite à un détachement au niveau de l'interface de fragilisation, par un apport d'énergie thermique et/ou mécanique. This is followed by a detachment at the weakened interface by a supply of thermal energy and / or mechanical.

Il en résulte une structure 30 comprenant comme illustré sur la figure 10 Id: * le substrat cible 20, * la couche 110, * éventuellement un résidu du substrat support 100. The result is a structure 30 comprising, as illustrated in Figure 10 Id: * the target substrate 20, the layer 110 *, * possibly a residue of the support substrate 100.

Dans cette structure, la couche 110 comprend elle-même: * une couche d'adaptation de paramètre de maille (partie de la couche 110 qui est adjacente au résidu du substrat support 100), et * une couche relaxée d'épaisseur désirée. In this structure, the layer 110 itself comprises: * a lattice parameter adaptation layer (part of the layer 110 which is adjacent to the residue of the support substrate 100), and * a relaxed layer of desired thickness.

Dans le cas o la zone de fragilisation a été constituée par implantation dans l'épaisseur de la couche 110, la structure 30 obtenue ne comprend pas de 20 résidu du substrat support, et une partie de la couche d'adaptation de paramètre de maille a été séparée de cette structure 30 lors du détachement. In the case where the embrittlement zone has been constituted by implantation in the thickness of the layer 110, the resulting structure 30 does not include a 20 residue of the support substrate, and a part of the lattice parameter adaptation layer has was separated from this structure 30 during detachment.

Dans ce cas, on traite ensuite la surface de la structure obtenue (figure 1 e) pour améliorer l'état de surface de la couche 110. In this case, then treated the surface of the resulting structure (Figure 1 e) to improve the surface state of the layer 110.

Ce traitement de surface peut comprendre un polissage, et d'autres 25 traitements. This surface treatment may include polishing, and other 25 treatments.

Dans le cas maintenant o la zone de fragilisation a été constituée dans l'épaisseur du substrat support 100 (par implantation ou par création a priori d'une région poreuse), on procède à une attaque sélective du résidu de ce substrat support. In the case now where the weakened zone was formed in the thickness of support substrate 100 (by implantation or by a priori creation of a porous region), is performed selective etching of the residue of this support substrate.

Cette attaque sélective peut être une gravure chimique sélective, qui n'attaque que le matériau du substrat support. This selective attack can be selective chemical etching, which attacks only the material of the support substrate.

Une telle gravure peut être réalisée par voie humide (choix d'une solution de gravure adaptée), ou par voie sèche (gravure par plasma d'énergie choisie, ou pulvérisation). Such etching may be carried out wet (selection of a suitable etching solution), or by a dry route (etching selected energy plasma, or sputtering).

Une telle gravure peut être précédée d'un polissage. Such etching can be preceded by polishing.

A l'issue de cette attaque sélective, on traite la surface libre de la couche 110 pour supprimer la couche d'adaptation de paramètre de maille, qui correspond comme on l'a dit à la partie de cette couche 110 dans laquelle sont 10 confinés le défauts du type dislocation. At the end of this selective etching, treating the free surface of the layer 110 to remove the lattice parameter adaptation layer, which is as mentioned in the part of this layer 110 in which are confined 10 the defects of dislocation kind.

On a décrit ci-dessus deux variantes principales de mise en oeuvre de l'invention (création d'une zone de fragilisation dans le substrat support, et dans la couche 110 respectivement). Was described above two main variants for implementing the invention (creation of an embrittlement zone in the support substrate, and the layer 110 respectively).

Dans ces deux cas, la couche active de la structure finale correspond à 15 la partie relaxée de la couche 110. In both cases, the active layer of the final structure 15 corresponds to the relaxed part of the layer 110.

Selon une troisième variante principale, la couche 110 est en réalité constituée de différents niveaux (ou strates), et on a constitué cette couche 110 de la manière suivante: * dépôt d'un premier niveau, par exemple par une technique telle que celle 20 divulguée par le document WO 00/15885 ou encore par la référence B. Hollânder et aI mentionnée plus haut, ou de manière générale par tout autre technique connue de réalisation d'une couche mince relaxée, * dépôt d'un deuxième niveau, constituant une couche d'arrêt pour une attaque chimique, * dépôt d'un troisième niveau correspondant à une couche relaxée qui constituera la couche active de la structure finale. According to a third main variant, the layer 110 is actually made up of different levels (or strata), and this layer 110 constituted as follows: * depositing a first level, for example by a technique such as 20 disclosed by WO 00/15885 or by the reference B. Holländer et al mentioned above, or generally by any other known embodiment of a thin film relaxed technique * depositing a second level, constituting a stop layer for chemical attack, deposit * of a third level corresponding to a relaxed layer to constitute the active layer of the final structure. Ce dépôt est effectué avec une épaisseur désirée pour la couche active. This deposition is performed with a desired thickness for the active layer.

Le premier niveau correspond à la couche d'adaptation de paramètre de maille. The first level corresponds to the lattice parameter adaptation layer. Il peut être en SiGe, voire en Ge. It may be SiGe or Ge. il he

Le deuxième niveau doit à la fois: * présenter une bonne sélectivité par rapport au troisième niveau, vis-à-vis d'une attaque chimique (à cet égard, des matériaux différents doivent être employés pour les niveaux 2 et 3), et * ne pas induire de différence trop importante en termes de paramètre de maille avec les deux niveaux qui l'entourent (à cet égard, les matériaux des niveaux 1, 2 et 3 ne doivent pas être trop différents). The second level must both: * show good selectivity with respect to the third level, vis-a-vis chemical attack (in this regard, different materials are to be used for levels 2 and 3), and * not induce too significant difference in terms of lattice parameter with the two levels surrounding it (in this respect, the materials of levels 1, 2 and 3 must not be too different).

On pourra par exemple réaliser les combinaisons suivantes: Matériau niveau 1 Matériau niveau 2 Matériau niveau 3 Ge SiGe (50/50) SiGe ou Ge SiGe Si contraint SiGe ou Ge On précise qu'il est préférable que les couche de niveau 1 et 3 soient 15 réalisées dans des matériaux de même nature, pour que la couche de niveau 2, intercalée entre ces deux couches, reçoive des contraintes homogène sur ses deux faces. Can be made, for example the following combinations: Material level 1 Material level 2 Material level 3 Ge SiGe (50/50) SiGe or Ge SiGe strained Si or Ge SiGe precise is that it is preferable that the layer of level 1 and 3 are 15 performed in similar materials, so that the layer of level 2, intercalated between these two layers, receives homogeneous constraints on its two faces.

Dans ce cas, on utilisera de préférence les matériaux suivants: Matériau niveau 1 Matériau niveau 2 Matériau niveau 3 Ge SiGe (50/50) Ge SiGe Si contraint SiGe Dans cette troisième variante, on procède aux mêmes étapes de création de zone de fragilisation, de collage et de détachement de la structure 30. La zone de fragilisation peut ainsi ici encore être située dans la couche 110. Dans ce cas, elle se trouve de préférence dans l'épaisseur du premier niveau (dans lequel elle a alors été réalisée par implantation). In this case, preferably used the following materials: Material level 1 Material level 2 Material level 3 Ge SiGe (50/50) Ge SiGe strained SiGe If in this third variant, is carried out the same steps for creating embrittlement zone, bonding and detachment of the structure 30. the embrittlement zone can therefore here again be located in the layer 110. in this case, it is preferably in the thickness of the first level (in which it was then carried out by implantation).

Pour obtenir la structure finale, on procède à deux attaques sélectives: e une première attaque sélective pour éliminer le résidu du premier niveau. For the final structure, we proceed to two selective attacks: e a first selective etching to remove the residue of the first level.

Cette attaque peut en particulier être une attaque chimique, ce qui justifie l'insertion d'un niveau correspondant à une couche d'arrêt, a une deuxième attaque sélective, pour éliminer la couche d'arrêt elle-même. This attack can in particular be a chemical attack, thus justifying insertion of a level corresponding to a stop layer, a second selective attack for eliminating the stop layer itself.

On précise qu'il est également possible de ne constituer la couche 110 10 qu'avec deux niveaux, dont un premier niveau tel que décrit ci-dessus et un deuxième niveau " rassemblant " les niveaux 2 et 3 évoqués ci-dessus. It states that it is also possible to form the layer 110 10 with two levels, a first level as described above and a second level "gathering" levels 2 and 3 mentioned above.

Dans ce cas, le deuxième niveau peut être par exemple en silicium contraint, alors que le premier niveau est en SiGe ou en Ge. In this case, the second level may be, for example strained silicon, whereas the first level is made of SiGe or Ge.

Et le deuxième niveau constitue alors lui-même la couche active de la 15 structure finale, alors que le premier niveau constitue toujours une couche d'adaptation de paramètre de maille. And the second level then constitutes itself the active layer 15 of the final structure, while the first level still constitutes a lattice parameter adaptation layer.

Toujours dans ce cas, les matériaux suivants pourront être mis en oeuvre (ce tableau, comme les précédents, est donné à titre d'exemple non limitatif) Matériau niveau 1 Matériau niveau 2 Ge SiGe (50/50) SiGe Si contraint Dans tous les cas, on pourra procéder à des opérations classiques de traitement de surface après avoir obtenu la structure de la figure 1 e. Also in this case, the following materials can be used (this table, like previous ones, is given by way of example) Material level 1 Material level 2 Ge SiGe (50/50) SiGe strained Si In all case, it may proceed with conventional methods of surface treatment after obtaining the Figure 1 structure e.

L'invention permet ainsi de constituer des structures multicouches 25 comprenant par exemple une couche de Ge ou de SiGe sur un substrat de silicium. The invention thus makes it possible to form multilayer structures 25 including for example a layer of Ge or SiGe on a silicon substrate. On remarquera que les structures obtenues par l'invention sont exemptes de défauts du type dislocation, même dans une région enterrée. Note that the structures obtained by the invention are free from defects of the dislocation type, even in a buried region.

Et les structures obtenues de la sorte peuvent ensuite être utilisées pour faire croître par épitaxie sur la couche de SiGe ou de Ge des couches supplémentaires, par exemple en silicium contraint. And the structures obtained in this way can then be used to grow epitaxially on the SiGe layer or Ge additional layers, for example strained silicon.

Dans le cas o la couche de niveau 2 est en Si contraint, il peut être avantageux de ne réaliser qu'une seule attaque sélective afin de conserver une structure finale consistant en une bi-couche de silicium contraint SiGe sur un substrat de silicium. In the case where the level of layer 2 is made of strained Si, it can be advantageous to make one selective etching in order to maintain a final structure consisting of a silicon bi-layer of strained SiGe on a silicon substrate.

Dans ce cas, la structure finale conserve la couche d'arrêt. In this case, the final structure preserves the stop layer.

Finalement, il est également possible de déposer une couche de silicium contraint sur la couche de niveau 3 avant l'étape de collage de cette structure sur le substrat cible, afin de réaliser au final une structure comprenant une couche de silicium contraint sur un substrat de silicium. Finally, it is also possible to deposit a layer of strained silicon on the layer of level 3 prior to the step of bonding this structure onto the target substrate in order to achieve the final structure comprising a strained silicon layer on a substrate silicon.

Claims (24)

    REVENDICATIONS
  1. 1. Procédé de fabrication d'une structure multicouche en matériaux semiconducteurs, ladite structure comportant un substrat (20) en un premier matériau semiconducteur et une couche mince superficielle en un deuxième matériau semiconducteur, les deux matériaux semiconducteurs présentant des paramètres de maille sensiblement différents, caractérisé 10 en ce que le procédé comprend les étapes suivantes: réalisation d'une couche (110) comprenant ladite couche mince superficielle sur un substrat support (100), * création d'une zone de fragilisation dans l'ensemble (10) formé par ledit substrat support et ladite couche déposée, 15. collage dudit ensemble avec un substrat cible (20), * détachement au niveau de cette zone de fragilisation, * traitement de surface de la structure ainsi obtenue. 1. A method of manufacturing a multilayer structure of semiconductor materials, said structure comprising a substrate (20) of a first semiconductor material and a superficial thin layer of a second semiconductor material, the two semiconductor materials having substantially different lattice parameters, 10 characterized in that the method comprises the steps of: providing a layer (110) comprising said superficial thin layer on a support substrate (100), * create a zone of weakness in the assembly (10) formed by said support substrate and said deposited layer, bonding said assembly 15 with a target substrate (20), * detachment at said zone of weakness, * surface treatment of the structure thus obtained.
  2. 2. Procédé selon la revendication précédente, caractérisé en ce que ladite 20 réalisation de couche est faite par épitaxie. 2. Method according to the preceding claim, characterized in that said layer 20 of embodiment is made by epitaxy.
  3. 3. Procédé selon la revendication précédente, caractérisé en ce que ladite épitaxie est réalisée avec les étapes suivantes: * stabilisation en température du substrat support à une première 25 température stabilisée prédéterminée, dépôt chimique en phase vapeur à ladite première température déterminée jusqu'à l'obtention d'une couche de base sur le substrat support d'une épaisseur prédéterminée inférieure à une épaisseur finale voulue pour ladite couche (110) comprenant la couche mince superficielle, * accroissement de la température de dépôt chimique en phase vapeur depuis la première température prédéterminée jusqu'à une seconde température prédéterminée, et * poursuite du dépôt chimique en phase vapeur à ladite seconde température prédéterminée jusqu'à obtention de l'épaisseur finale voulue pour la couche. 3. Method according to the preceding claim, characterized in that said epitaxy is carried out with the following steps: * temperature stabilization of the support substrate 25 at a first predetermined stabilized temperature chemical vapor deposition at said first temperature until determined obtaining a base layer on the supporting substrate to a predetermined thickness less than a desired final thickness for said layer (110) comprising the superficial thin layer, * increasing the temperature of chemical vapor deposition from the first temperature predetermined to a second predetermined temperature, and * further chemical vapor deposition at said second predetermined temperature until the desired final thickness for the layer.
  4. 4. Procédé selon la revendication précédente, caractérisé en ce que la première température prédéterminée est de l'ordre de 4000C à 5000C, et la deuxième température prédéterminée est de l'ordre de 7500C à 8500C. 4. Method according to the preceding claim, characterized in that the first predetermined temperature is in the range of 4000C to 5000C, and the second predetermined temperature is of the order of 7500C to 8500C.
  5. 5. Procédé selon la revendication précédente, caractérisé en ce que la 15 première température prédéterminée est de l'ordre de 430'C à 4600C, et la deuxième température prédéterminée est de l'ordre de 8000C à 8500C. 5. Method according to the preceding claim, characterized in that the first predetermined temperature is 15 in the range of 430'C to 4600C, and the second predetermined temperature is of the order of 8000C to 8500C.
  6. 6. Procédé selon la revendication 1, caractérisé en ce que ladite réalisation de couche est faite par création d'une couche contrainte et relaxation de 20 cette couche. 6. A method according to claim 1, characterized in that said layer of embodiment is made by creating a strained layer and relaxation of this layer 20.
  7. 7. Procédé selon l'une des revendications précédentes, caractérisé en ce que ladite création de zone fragilisée est réalisée par implantation. 7. Method according to one of the preceding claims, characterized in that said creating weakened zone is formed by implantation.
  8. 8. Procédé selon la revendication précédente, caractérisé en ce que ladite implantation est effectuée entre l'étape de réalisation et celle de collage. 8. Method according to the preceding claim, characterized in that said implantation is carried out between the step of performing and the bonding.
  9. 9. Procédé selon la revendication précédente, caractérisé en ce que l'implantation est réalisée de manière à définir la zone de fragilisation dans l'épaisseur du substrat support. 9. Method according to the preceding claim, characterized in that the implantation is carried out so as to define the embrittlement zone in the thickness of the support substrate.
  10. 10. Procédé selon la revendication 8, caractérisé en ce que l'implantation est réalisée de manière à définir la zone de fragilisation dans une région de la couche (110) créée correspondant à une couche d'adaptation de paramètre de maille. 10. The method of claim 8, characterized in that the implantation is carried out so as to define the embrittlement zone in a region of the layer (110) created corresponding to a lattice parameter adaptation layer.
  11. 11. Procédé selon l'une des revendications précédentes, caractérisé en ce que préalablement au collage on a inséré entre ledit ensemble (10) formé par le substrat support et la couche déposée, et le substrat cible (20), une couche d'isolant électrique. 11. Method according to one of the preceding claims, characterized in that prior to bonding was inserted between said ensemble (10) formed by the support substrate and the deposited layer, and the target substrate (20), an insulating layer electric.
  12. 12. Procédé selon la revendication précédente, caractérisé en ce que préalablement au collage on a constitué à la surface dudit ensemble (10) formé par le substrat support et la couche déposée une couche électriquement isolante. 12. Method according to the preceding claim, characterized in that prior to bonding was formed on the surface of said assembly (10) formed by the support substrate and the deposited layer an electrically insulating layer.
  13. 13. Procédé selon l'une des deux revendications précédentes, caractérisé en ce que préalablement au collage on a constitué sur le substrat cible une couche électriquement isolante. 13. Method according to one of the two preceding claims, characterized in that prior to bonding was formed on the substrate target an electrically insulating layer.
  14. 14. Procédé selon l'une des trois revendications précédentes, caractérisé en 25 ce que ladite couche électriquement isolante est une couche d'oxyde. 14. Method according to one of the three preceding claims, characterized in 25 that said electrically insulating layer is an oxide layer.
  15. 15. Procédé selon l'une des revendications précédentes, caractérisé en ce que le substrat (20) de la structure multicouche est en silicium. 15. Method according to one of the preceding claims, characterized in that the substrate (20) of the multilayer structure is made of silicon.
  16. 16. Procédé selon l'une des revendications précédentes, caractérisé en ce que le substrat support (100) est en silicium. 16. Method according to one of the preceding claims, characterized in that the carrier substrate (100) is made of silicon.
  17. 17. Procédé selon l'une des revendications précédentes, caractérisé en ce que la couche (110) créée est en SiGe ou en Ge. 17. Method according to one of the preceding claims, characterized in that the layer (110) created is made of SiGe or Ge.
  18. 18. Procédé selon l'une des revendications précédentes, caractérisé en ce que lors de la réalisation de la couche on constitue un niveau correspondant à une couche d'arrêt pour une attaque chimique lors de l'étape de traitement 10 de surface. 18. Method according to one of the preceding claims, characterized in that during the production of the layer constitutes a level corresponding to a stop layer for chemical attack during the 10 surface treatment step.
  19. 19. Procédé selon la revendication précédente, caractérisé en ce que lors du de la réalisation de la couche on constitue trois niveaux correspondant respectivement à: 15. Niveau 1: couche d'adaptation de paramètre de maille, * Niveau 2: couche d'arrêt, ò Niveau 3: couche active de la structure qui sera obtenue. 19. Method according to the preceding claim, characterized in that when the corresponding construction of the diaper three levels are constituted respectively: 15. Level 1: lattice parameter adaptation layer, * Level 2: stop layer , O Level 3: active layer of the structure to be obtained.
  20. 20. Procédé selon la revendication précédente, caractérisé en ce que les 20 matériaux des couches correspondant auxdits trois niveaux constituent une des combinaisons suivantes: Matériau niveau 1 Matériau niveau 2 Matériau niveau 3 Ge SiGe (50/50) SiGe ou Ge SiGe Si contraint SiGe ou Ge 20. Method according to the preceding claim, characterized in that the layers 20 of material corresponding to said three levels constitute one of the following combinations: Material level 1 Material level 2 Material level 3 Ge SiGe (50/50) SiGe or Ge SiGe strained Si SiGe or Ge
  21. 21. Procédé selon la revendication précédente, caractérisé en ce que les matériaux des couches correspondant auxdits trois niveaux constituent une 25 des combinaisons suivantes: ls Matériau niveau 1 Matériau niveau 2 Matériau niveau 3 Ge SiGe (50/50) Ge SiGe Si contraint SiGe 21. Method according to the preceding claim, characterized in that the materials of the layers corresponding to said three levels constitute one of the 25 following combinations: Material level 1 Material ls level 2 Material level 3 Ge SiGe (50/50) Ge SiGe strained Si SiGe
  22. 22. Procédé selon l'une des quatre revendications précédentes, caractérisée en ce que la couche d'arrêt est conservée dans la structure finale. 22. Method according to one of the four preceding claims, characterized in that the stop layer is preserved in the final structure.
  23. 23. Procédé selon la revendication 18, caractérisé en ce que lors de la réalisation de la couche on constitue deux niveaux correspondant respectivement à: a Niveau 1: couche d'adaptation de paramètre de maille, 10 * Niveau 2 couche active de la structure qui sera obtenue. 23. The method of claim 18, characterized in that during the production of the corresponding layer are constituted respectively two levels: a level 1: layer lattice parameter adaptation, 10 * Level 2 active layer of the structure will be obtained.
  24. 24. Procédé selon la revendication précédente, caractérisé en ce que les matériaux des couches correspondant auxdits trois niveaux constituent une des combinaisons suivantes: Matériau niveau 1 Matériau niveau 2 Ge SiGe (50/50) SiGe Si contraint 24. Method according to the preceding claim, characterized in that the materials of the layers corresponding to said three levels constitute one of the following combinations: Material level 1 Material level 2 Ge SiGe (50/50) SiGe strained Si
FR0215499A 2002-12-06 2002-12-06 Multi-layer structure production of semiconductor materials with different mesh parameters comprises epitaxy of thin film on support substrate and adhesion on target substrate Pending FR2848334A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR0215499A FR2848334A1 (en) 2002-12-06 2002-12-06 Multi-layer structure production of semiconductor materials with different mesh parameters comprises epitaxy of thin film on support substrate and adhesion on target substrate

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
FR0215499A FR2848334A1 (en) 2002-12-06 2002-12-06 Multi-layer structure production of semiconductor materials with different mesh parameters comprises epitaxy of thin film on support substrate and adhesion on target substrate
PCT/IB2003/006397 WO2004053961A1 (en) 2002-12-06 2003-12-05 Manufacturing process for a multilayer structure
EP20030789590 EP1568073A1 (en) 2002-12-06 2003-12-05 Manufacturing process for a multilayer structure
JP2004558309A JP4762547B2 (en) 2002-12-06 2003-12-05 Method for producing a multi-layer structure
CN 200380105249 CN1720605A (en) 2002-12-06 2003-12-05 Manufacturing process for a multilayer structure
KR20057010109A KR100797210B1 (en) 2002-12-06 2003-12-05 Manufacturing process for a multilayer structure
US11106135 US7510949B2 (en) 2002-07-09 2005-04-13 Methods for producing a multilayer semiconductor structure

Publications (1)

Publication Number Publication Date
FR2848334A1 true true FR2848334A1 (en) 2004-06-11

Family

ID=32320086

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0215499A Pending FR2848334A1 (en) 2002-12-06 2002-12-06 Multi-layer structure production of semiconductor materials with different mesh parameters comprises epitaxy of thin film on support substrate and adhesion on target substrate

Country Status (6)

Country Link
EP (1) EP1568073A1 (en)
JP (1) JP4762547B2 (en)
KR (1) KR100797210B1 (en)
CN (1) CN1720605A (en)
FR (1) FR2848334A1 (en)
WO (1) WO2004053961A1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7110081B2 (en) 2002-11-12 2006-09-19 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
US7247545B2 (en) * 2004-11-10 2007-07-24 Sharp Laboratories Of America, Inc. Fabrication of a low defect germanium film by direct wafer bonding
US8535996B2 (en) 2008-03-13 2013-09-17 Soitec Substrate having a charged zone in an insulating buried layer
CN105023991B (en) * 2014-04-30 2018-02-23 环视先进数字显示无锡有限公司 A method of manufacturing a layered inorganic-based circuit board is led

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
WO2000015885A1 (en) * 1998-09-10 2000-03-23 France Telecom Method for obtaining a monocrystalline germanium layer on a monocrystalline silicon substrate, and resulting products
EP1050901A2 (en) * 1999-04-30 2000-11-08 Canon Kabushiki Kaisha Method of separating composite member and process for producing thin film
US6323108B1 (en) * 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
WO2002015244A2 (en) * 2000-08-16 2002-02-21 Massachusetts Institute Of Technology Process for producing semiconductor article using graded expitaxial growth
WO2002071491A1 (en) * 2001-03-02 2002-09-12 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed cmos electronics and high speed analog circuits
US20020168864A1 (en) * 2001-04-04 2002-11-14 Zhiyuan Cheng Method for semiconductor device fabrication

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3607194B2 (en) * 1999-11-26 2005-01-05 株式会社東芝 Method of manufacturing a semiconductor device, a semiconductor device, and the semiconductor substrate
FR2809867B1 (en) * 2000-05-30 2003-10-24 Commissariat Energie Atomique Brittle substrate and method of manufacturing such a substrate
US6566158B2 (en) * 2001-08-17 2003-05-20 Rosemount Aerospace Inc. Method of preparing a semiconductor using ion implantation in a SiC layer
JP2003249641A (en) * 2002-02-22 2003-09-05 Sharp Corp Semiconductor substrate, manufacturing method therefor and semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
WO2000015885A1 (en) * 1998-09-10 2000-03-23 France Telecom Method for obtaining a monocrystalline germanium layer on a monocrystalline silicon substrate, and resulting products
EP1050901A2 (en) * 1999-04-30 2000-11-08 Canon Kabushiki Kaisha Method of separating composite member and process for producing thin film
US6323108B1 (en) * 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
WO2002015244A2 (en) * 2000-08-16 2002-02-21 Massachusetts Institute Of Technology Process for producing semiconductor article using graded expitaxial growth
WO2002071491A1 (en) * 2001-03-02 2002-09-12 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed cmos electronics and high speed analog circuits
US20020168864A1 (en) * 2001-04-04 2002-11-14 Zhiyuan Cheng Method for semiconductor device fabrication

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
TARASCHI GIANNI, LANGDO THOMAS A. ET AL.: "Relaxed SiGe-on-insulator fabricated via wafer bonding and etch back" JOURNAL OF VACUUM SCIENCE AND TECHNOLOGY - B, vol. 20, no. 2, mars 2002 (2002-03), pages 725-727, XP002259419 *

Also Published As

Publication number Publication date Type
WO2004053961A1 (en) 2004-06-24 application
KR20050084146A (en) 2005-08-26 application
KR100797210B1 (en) 2008-01-22 grant
CN1720605A (en) 2006-01-11 application
EP1568073A1 (en) 2005-08-31 application
JP4762547B2 (en) 2011-08-31 grant
JP2006509361A (en) 2006-03-16 application

Similar Documents

Publication Publication Date Title
US7217636B1 (en) Semiconductor-on-insulator silicon wafer
US7018484B1 (en) Semiconductor-on-insulator silicon wafer and method of formation
US20060175608A1 (en) Relaxation of a strained layer using a molten layer
FR2787919A1 (en) Nitride growth substrate, especially for hetero epitaxial deposition of gallium nitride useful in optoelectronic devices, produced by bonding compliant thin films of growth and support substrates and thinning the growth substrate
FR2758907A1 (en) Method of obtaining a thin film, including semiconductor, having a protected area of ​​the ions and involving an ion implantation step
US6724017B2 (en) Method for automatic organization of microstructures or nanostructures and related device obtained
FR2774510A1 (en) substrate processing method, in particular semiconductor
EP0994503A1 (en) Structure comprising a thin layer composed of material containing conductive and isolation regions and method for manufacturing the structure
FR2774214A1 (en) Semiconductor-on-insulator structure, especially a silicon carbide-on-insulator structure for use in microelectronics and optoelectronics, is produced
FR2797347A1 (en) A method of transferring a thin layer comprising a step of surfragililisation
FR2797714A1 (en) Treatment of substrates for production of microelectronic and/or optoelectronic devices includes two sacrificial oxidation stages with intermediate polishing stage
FR2789518A1 (en) multilayer structure constraints internal Controlled and method of making such a structure
FR2773261A1 (en) Method for transferring a thin film having a step of creating inclusions
EP1542275A1 (en) A method for improving the quality of a heterostructure
EP0763849A1 (en) Process for preparing thin semiconductor films
FR2809867A1 (en) Brittle substrate and method of manufacturing such a substrate
US20070022940A1 (en) Method for making a composite substrate and composite substrate according to the method
FR2857983A1 (en) Fabrication of an epitaxial layer using atomic species implantation to produce a thin support layer for epitaxial growth, for optics, opto-electronics and electronics applications
FR2857982A1 (en) Fabrication of an epitaxial layer on a thin support layer produced in a substrate by implantation of atomic species, for optic, opto-electronic and electronic applications
EP1811560A1 (en) Method of manufacturing a composite substrate with improved electrical properties
FR2720189A1 (en) A method of making a low dislocation density structure comprising a buried oxide layer in a semiconductor substrate.
EP1777735A2 (en) Recycling process of an epitaxial donor wafer
FR2858462A1 (en) Method for obtaining an increased quality thin film by co-implantation and thermal annealing
EP1671361B1 (en) Method of producing a plate-shaped structure, in particular, from silicon, use of said method and plate-shaped structure thus produced, in particular from silicon
JP2006519488A (en) Relaxation of the thin layer after the transition