FR2846790A1 - Dispositif pour la determination de la version de masque utilisee pour chaque couche metal d'un circuit integre - Google Patents
Dispositif pour la determination de la version de masque utilisee pour chaque couche metal d'un circuit integre Download PDFInfo
- Publication number
- FR2846790A1 FR2846790A1 FR0213651A FR0213651A FR2846790A1 FR 2846790 A1 FR2846790 A1 FR 2846790A1 FR 0213651 A FR0213651 A FR 0213651A FR 0213651 A FR0213651 A FR 0213651A FR 2846790 A1 FR2846790 A1 FR 2846790A1
- Authority
- FR
- France
- Prior art keywords
- version
- mask
- metal layer
- cell
- metal3
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
- H01L2223/5444—Marks applied to semiconductor devices or parts containing identification or tracking information for electrical read out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
L'invention concerne un dispositif pour la détermination de la version de masque métal utilisée pour la fabrication d'une couche métal donnée (Metal3) dans un circuit intégré comprenant une pluralité de couches métaux (Meta10, ..., Metal3), toute modification apportée à la couche métal donnée (Metal3) nécessitant la génération d'une nouvelle version du masque métal correspondant, ledit dispositif étant caractérisé en ce qu'il comprend une cellule (Cell) intégrée à ladite couche métal (Metal3) comprenant au moins une première source de tension (Vdd) pour fournir un premier niveau de tension, au moins une seconde source de tension (GND) pour fournir un second niveau de tension et un bus de sortie, composé d'au moins un fil conducteur (S1, S2) connecté sélectivement à l'une desdites première et seconde source de tension en fonction de la version de masque métal utilisée pour la fabrication de ladite couche métal, de sorte à générer un signal binaire de sortie représentatif de ladite version de masque utilisée.
Description
DISPOSITIF POUR LA DETERMINATION DE LA VERSION DE
MASQUE UTILISEE POUR CHAQUE COUCHE METAL D'UN CIRCUIT INTEGRE
La présente invention se rapporte à un dispositif permettant la détermination de l'enchaînement des numéros de version des masques de photogravure mis en oeuvre dans un processus de réalisation d'une puce, et notamment des masques métaux, la détermination automatique des numéros de version des masques 5 correspondants à chaque couche métal pouvant avantageusement être effectuée d'un point de vue logiciel. L'invention concerne donc le domaine de la microélectronique et plus particulièrement celui de la réalisation de puces désignant de
manière générale tout type de composants électroniques à circuits intégrés.
Un circuit intégré est typiquement un dispositif électronique multicouches 10 qui comprend, par exemple, des régions source/drain formées dans un substrat de silicium (niveau transistor), une couche de polysilicium pour former une région de grille sur le substrat (niveau poly), ainsi qu'une pluralité de couches d'interconnexion (niveaux métaux) . Pour fabriquer chacun de ces niveaux d'un circuit intégré, un ou plusieurs masques de gravure sont utilisés en combinaison 15 avec des techniques standards de photogravure et d'attaques chimiques pour
transférer les motifs respectifs de chacun des masques mis en oeuvre au niveau des diverses couches du circuit intégré. En particulier, pour la réalisation de circuits intégrés complexes, un grand nombre de niveaux de masque sont requis et tous les masques de gravure utilisés pour la réalisation du circuit intégré complexe forment 20 un jeu de masques donné qui est lié audit circuit intégré.
Chaque circuit intégré donné est en fait doté d'un numéro de version auquel
se rapporte le jeu de masques correspondant à ladite version du circuit intégré.
Chaque masque du jeu de masques ayant égalemenit son propre numéro de version.
En effet, quand une version améliorée d'un circuit intégré existant déjà doit 25 être produite, dans le but par exemple de corriger certains défauts identifiés dans la topologie initiale du circuit, de nouvelles versions de masque sont générées pour chaque niveau o un (ou des) défaut(s) a (ont) été identifié(s), de façon à le corriger. On insère donc une nouvelle version de masque o le défaut identifié a été corrigé à la place du masque existant défectueux dans le jeu de masques initial, générant ainsi une nouvelle version du circuit intégré. A chaque version améliorée d'un circuit intégré est alors attribué un nouveau numéro de version du circuit 5 auquel est associé un jeu de masques correspondant. Ce numéro de version est la
façon la plus simple de connaître la topologie des différentes couches du circuit intégré ainsi que les défauts référencés associés à chaque version du circuit intégré.
De multiples versions de masque peuvent donc être générées à partir d'une
topologie initiale de circuit intégré, de façon à corriger des défauts identifiés dans 0 certaines couches correspondantes. Il s'agit essentiellement des couches métaux.
Dans le cadre de la présente invention, on s'intéressera donc plus particulièrement aux niveaux de masque métal, c'est-à-dire les niveaux de masque utilisés pour la
réalisation des couches d'interconnexion.
Le numéro de version du circuit intégré est habituellement indiqué sur le 1 5 boîtier du circuit, par sérigraphie par exemple. Ainsi, le numéro de version peut être accessible visuellement pour permettre à l'opérateur de déterminer la version de la puce et en conséquence le jeu de masques correspondant avec les versions de
masque s'y rapportant.
Toutefois, lorsque le boîtier de la puce se trouve encarté par exemple, 20 l'information concernant le numéro de version de la puce n'est plus disponible.
De plus, dans la phase de modélisation, l'approche consistant à lire visuellement le numéro de version d'une puce sur le boîtier de la puce peut être source d'erreurs à cause notamment d'une documentation vague ou imprécise des changements de masque requis pour chaque changement de version, ou à cause 25 d'une éventuelle interprétation ou identification incorrecte par l'opérateur du jeu de
masques adapté correspondant à chaque version.
Egalement, un autre inconvénient est que le numéro de version de la puce gravé sur le boîtier n'est pas exploitable d'un point de vue logiciel, ce qui est un handicap dans un contexte d'automatisation accrue de la gestion et de la validation des différents numéros de version de chaque niveau de masque métal à utiliser pour
une version de puce donnée.
Aussi, pour les puces comprenant une couche mémoire de type ROM, une solution consiste à indiquer le numéro de version de la puce dans un 5 microprogramme embarqué dans la mémoire de la puce. Si des modifications sont nécessaires pour corriger un ou des défauts identifiés sur au moins un niveau de masque métal, au moins une nouvelle version de masque correspondant va être générée et le microprogramme va alors être également modifié de façon à indiquer le nouveau numéro de version de la puce. Ce microprogramme peut être interrogé 0 par une application extérieure par l'intermédiaire de moyens logiciels, permettant ainsi d'identifier précisément le numéro de version de la puce et donc d'en tirer les conséquences pour ce qui est de la gestion des défauts à mettre en oeuvre pour cette version. Cette solution présente toutefois certains inconvénients. Notamment, dans 15 un cas o il n'y aurait aucun défaut au niveau du microprogramme et o la correction à effectuer serait située au niveau d'une autre couche métal, il faut néanmoins générer un nouveau microprogramme embarqué pour refléter le nouveau numéro de version de la puce et, également, générer une nouvelle version de masque correspondant au niveau métal à corriger. Cette solution implique donc 20 dans ce cas de changer deux niveaux de masque au lieu d'un seul, ce qui la rend
plus onéreuse.
Une.autre solution consiste à gérer le numéro de version de la puce en le
codant en dur par une pluralité de fils reliés, soit à la masse, soit à la tension d'alimentation, de façon à créer un code binaire reflétant le numéro de version de la 25 puce.
Cependant, l'inconvénient. de cette solution est lié à son manque de flexibilité. En effet, le codage du numéro de version de la puce est effectué dans un premier temps à un haut niveau de modélisation et ensuite, l'outil automatique de placement routage qui va mettre en oeuvre ce codage va coder le numéro de version 30 en répartissant les fils sur plusieurs couches. Par conséquent, comme le numéro de version de la puce est codé sur plusieurs couches, il faut éventuellement régénérer plusieurs niveaux de masque métal si la modification à effectuer n'implique pas les couches o est codé le numéro de version de la puce. La gestion des numéros de version de la puce est donc d'une part, assez complexe à mettre en oeuvre et, 5 d'autre part, onéreuse puisqu'il faut intervenir au niveau de plusieurs couches pour
modifier le code reflétant le numéro de version.
Aussi, un des buts de la présente invention est de prévoir un dispositif permettant de déterminer la version des différents niveaux de masque métal mis en oeuvre dans la fabrication d'un circuit intégré donné, tout en palliant les 10 inconvénients de l'art antérieur, c'est-à-dire qui permet d'identifier de façon simple et automatique, par l'intermédiaire d'une seule et unique application logicielle, les
versions de masque correspondant à chaque couche métal du circuit intégré.
Un autre but de l'invention est de réduire le cot de fabrication des circuits intégrés. A cet effet, la présente invention a pour objet un dispositif pour la détermination de la version de masque métal utilisé pour la fabrication d'une couche métal donnée dans un circuit intégré comprenant une pluralité de couches métaux, toute modification apportée à la couche métal donnée nécessitant la génération d'une nouvelle version du masque métal correspondant, ledit dispositif 20 étant caractérisé en ce qu'il comprend une cellule intégrée à ladite couche métal comprenant au moins une première source de tension pour fournir un premier niveau de tension, au moins une seconde source de tension pour fournir un second niveau de tension et un bus de sortie, composé d'au moins un fil conducteur connecté sélectivement à l'une desdites première et seconde source de tension en 25 fonction de la version de masque métal utilisée pour la fabrication de ladite couche métal, de sorte à fournir un signal binaire de sortie représentatif de ladite version de
masque utilisée.
Selon un mode de réalisation préféré, le bus de sortie de la cellule comprend
deux fils conducteurs.
Avantageusement, le nombre de fils conducteurs composant le bus de sortie de la cellule est proportionnel au nombre de versions de masque métal pouvant être
utilisé pour la couche métal donnée.
De préférence, à l'intérieur de la cellule, chaque fil conducteur composant 5 le bus de sortie est routé proche de la première source de tension et de la seconde source de tension de façon à faciliter les connexions et déconnexions de l'une à l'autre. De préférence, la première source de tension comprend une borne d'alimentation. De préférence, la seconde source d'alimentation comprend une borne de masse. L'invention concerne également un circuit intégré comprenant une pluralité de couches métaux, caractérisé en ce que chaque couche métal comprend le
dispositif selon l'invention décrit plus haut.
1 5 D'autres caractéristiques et avantages de la présente invention apparaîtront
plus clairement à la lecture de la description suivante donnée à titre d'exemple illustratif et non limitatif et faite en référence aux figures annexées dans lesquelles:
- la figure 1 montre un schéma d'une couche métal intégrant le dispositif selon l'invention dans une première configuration; 20 - la figure 2 montre un schéma d'une couche métal intégrant le dispositif selon l'invention dans une seconde configuration. La figure 1 montre donc un empilement de couches métaux, respectivement MetalO, Metall, Metal2 et Metal3, qui forment les couches d'interconnexion d'un circuit intégré. Chacune des couches métaux MetalO à Metal3 du circuit intégré 25 comprend une cellule Cell spécifiquement dédiée à la détermination de la version
du masque métal qui a servi à la fabrication de la couche métal correspondante.
Chaque cellule comprend au moins une sortie. Dans l'exemple de la figure 1, la cellule comprend deux fils conducteurs de sortie S I et S2 formant un bus de sortie de la. cellule. Chaque cellule comprend également au moins une première 30 source de tension se présentant sous la forme d'une borne d'alimentation de façon à fournir un premier niveau de tension haut Vdd et au moins une deuxième source de tension se présentant sous la forme d'une borne de masse de façon à fournir un second niveau de tension bas GND. Dans l'exemple de la figure 1, chaque cellule comprend successivement, réparti sur toute la surface de la cellule, une première 5 borne d'alimentation Vdd, une borne de masse GND et une seconde borne
d'alimentation Vdd, la borne de masse étant placée entre les deux bornes d'alimentation. A l'intérieur de la cellule, le premier fil conducteur Sl est routé entre la première borne d'alimentation et la borne de masse, et le deuxième fil conducteur S2 est routé entre la borne de masse et la deuxième borne 10 d'alimentation.
Ainsi, à l'intérieur de la cellule Cell, chacun des deux fils conducteurs, respectivement Si et S2, est routé proche à la fois de la borne d'alimentation Vdd et de la borne de masse GND, de manière à faciliter les connexions et déconnexions des fils conducteurs Si et S2 d'une borne à l'autre. Le signal de 15 sortie de la cellule résulte en effet d'une combinaison prédéterminée des connexions des fils conducteurs SI et S2 à la borne d'alimentation ou à la masse au
sein de chaque cellule.
Selon le mode de réalisation décrit, le bus de sortie de la cellule formé des deux fils conducteurs Si et S2 permet donc de fournir un signal binaire de sortie 20 codé sur deux bits. Un tel signal de sortie codé sur deux bits permet de supporter quatre numéros de versions de masque distinctes pour une couche métal donnée, qui se rapportent aux différentes modifications nécessaires pour éliminer
successivement plusieurs défauts identifiés dans la couche métal.
Le nombre de fils conducteurs composant le bus de sortie de la cellule est 25 en fait déterminé proportionnellement en fonction du nombre de versions de masque métal désiré pour une couche métal donnée. Au moins un fil conducteur de
sortie est nécessaire, ce qui permet de coder deux numéros de version de masque.
Le nombre de versions de masque distinctes pouvant être supporté pour une couche métal donnée est en fait donné par la relation suivante: nombre de versions = 2 nombre de fils conducteurs composant le bus de sortie de la cellule Dans l'état initial représenté à la figure 1, chaque couche métal à une version zéro de son masque correspondant. Dans cette configuration, les deux fils conducteurs S1 et S2 sont connectés à la masse GND à l'intérieur de chaque cellule de chaque couche métal MetalO à Metal3. Les deux bits formant le signal de sortie 5 de chaque cellule sont donc à l'état zéro, signifiant que chaque couche métal a une
version zéro de son masque.
La figure 2 illustre une évolution par rapport à la configuration initiale décrite en référence à la figure 1. Dans l'exemple de la figure 2, le masque métal utilisé pour la fabrication de la couche Metal3 a été modifié de sorte à éliminer un 1 0 défaut du masque, correspondant à un défaut identifié sur la couche metal3 dans sa configuration initiale. Une nouvelle version du masque, appelée version 1, est alors utilisée pour la fabrication de la couche metal3 du circuit intégré. Les autres couches ne sont pas modifiées et gardent la version zéro de leur masque de
fabrication correspondant.
Ainsi, pour les couches MetalO à Metal2, les deux bits de sortie de chaque cellule correspondante restent à l'état zéro, indiquant que ces couches ont une version zéro de leur masque. Les deux fils conducteurs constituant le bus de sortie de chacune des cellules associées respectivement aux couches MetalO à Metal2
sont donc toujours connectés à la masse GND.
Quant à la cellule associée à la couche Metal3, son signal de sortie est modifié pour refléter le changement de version du masque métal correspondant à la couche Metal3. Pour ce faire, quand on change le masque Metal3, à l'intérieur de la cellule, une nouvelle configuration des connexions des fils Si et S2 aux bornes d'alimentation et de masse est sélectionnée. Ainsi, le fil conducteur S 1 est 25 déconnecté de la borne de masse GND pour être connecté à la borne d'alimentation Vdd, et la connexion du fil conducteur S2 à la borne de masse GND n'est pas modifiée. Le bit de poids faible fourni par SI passe à l'état 1, tandis que le bit de poids fort fourni par S2 reste à l'état 0. Cette nouvelle sélection des connexions effectuée à l'intérieur de la cellule associée à la couche Metal3 se traduit par une 30 nouvelle combinaison des bits de sortie de la cellule, qui permet de coder le nouveau numéro de version du masque correspondant à la couche Metal3. Le masque est donc maintenant en version 1. Ce numéro de version est disponible en sortie de la cellule de la couche Metal3 par l'intermédiaire du bus de sortie de la cellule qui fournit le code binaire 0-1 représentatif de la version 1 du masque s utilisée pour la fabrication de la couche Metal3. Par la suite, un éventuel nouveau défaut détecté sur la couche Metal3 peut nécessiter la mise en oeuvre d'une version 2 du masque correspondant pour le corriger. Dans ce cas, quand on change le masque, un nouveau code binaire représentatif de la version 2 du masque sera généré en sortie de la cellule associée, par exemple le code 1-0. Le bit de poids 1 0 faible SI sera alors reconnecté à la masse et le bit de poids fort S2 sera déconnecté
de la masse pour être connecté à l'alimentation.
Les informations binaires obtenues en sortie de chaque cellule associées à chaque couche métal du circuit intégré peuvent alors être utilisées par un microprogramme du circuit intégré pour être fournies ultérieurement à une 15 application logicielle externe au circuit intégré. Ces informations binaires peuvent aussi être traitées et fournies directement à l'application logicielle externe par l'intermédiaire de moyens matériels. Par exemple, en référence au mode de réalisation décrit aux figures 1 et 2, les deux bits de sortie de chaque cellule associée respectivement aux quatre couches métaux MetalO à Metal3, peuvent être 20 regroupés dans un mot de huit bits destiné à être envoyé vers l'application logicielle externe. Ce mot codé sur huit bits étant alors représentatif de la version
de masque utilisé pour chaque couche métal MetalO à Metal3 du circuit intégré.
Ainsi, par l'intermédiaire d'une seule et unique application logicielle, il est possible de déterminer simplement et aisément pour un circuit intégré donné, la 25 version de masque utilisée pour chaque couche métal du circuit intégré et, par conséquent, les défauts qui ont été corrigés pour chaque couche métal puisque chaque version de masque pour une couche donnée correspond à un (ou plusieurs)
défaut(s) qui a été (ont été) identifié(s) et corrigé(s).
Claims (7)
1. Dispositif pour la détermination de la version de masque métal utilisée pour la fabrication d'une couche métal donnée (Metal3) dans un circuit intégré comprenant. une pluralité de couches métaux (MetalO,..., Metal3), toute modification apportée à la couche métal donnée (Metal3) nécessitant la génération 5 d'une nouvelle version du masque métal correspondant, ledit dispositif étant caractérisé en ce qu'il comprend une cellule (Cell) intégrée à ladite couche métal (Metal3) comprenant au moins une première source de tension (Vdd) pour fournir un premier niveau de tension, au moins une seconde source de tension (GND) pour fournir un second niveau de tension, et un bus de sortie composé d'au moins un fil 10 conducteur (Si, S2) connecté sélectivement à l'une desdites première et seconde source de tension en fonction de la version de masque métal utilisée pour la fabrication de ladite couche métal, de sorte à générer un signal binaire de sortie
représentatif de ladite version de masque utilisée.
2. Dispositif selon la revendication 1, caractérisé en ce que le bus de sortie 15 de la cellule comprend deux fils conducteurs (S 1, S2).
3. Dispositif selon la revendication 1 ou 2, caractérisé en ce que le nombre de fils conducteurs composant le bus de sortie de la cellule est proportionnel au nombre de versions de masque métal pouvant être utilisé pour la couche métal donnée.
4. Dispositif selon l'une quelconque des revendications précédentes,
caractérisé en ce que, à l'intérieur de la cellule, chaque fil conducteur composant le bus de sortie est routé proche de la première source de tension et de la seconde source de tension de façon à faciliter les connexions et déconnexions de l'une à l'autre.
5. Dispositif selon l'une quelconque des revendications précédentes,
caractérisé en ce que la première source de tension comprend une borne
d'alimentation (Vdd).
6. Dispositif selon l'une quelconque des revendications précédentes,
caractérisé en ce que la seconde source de tension comprend une borne de masse
(GND).
7. Circuit intégré comprenant une pluralité de couches métaux (MetalO, Metal3), caractérisé en ce que chaque couche métal comprend le dispositif selon
l'une des revendications 1 à 6.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0213651A FR2846790B1 (fr) | 2002-10-31 | 2002-10-31 | Dispositif pour la determination de la version de masque utilisee pour chaque couche metal d'un circuit integre |
| US10/699,613 US7120886B2 (en) | 2002-10-31 | 2003-10-30 | Device for determining the mask version utilized for each metal layer of an integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0213651A FR2846790B1 (fr) | 2002-10-31 | 2002-10-31 | Dispositif pour la determination de la version de masque utilisee pour chaque couche metal d'un circuit integre |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2846790A1 true FR2846790A1 (fr) | 2004-05-07 |
| FR2846790B1 FR2846790B1 (fr) | 2005-10-28 |
Family
ID=32104350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0213651A Expired - Fee Related FR2846790B1 (fr) | 2002-10-31 | 2002-10-31 | Dispositif pour la determination de la version de masque utilisee pour chaque couche metal d'un circuit integre |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7120886B2 (fr) |
| FR (1) | FR2846790B1 (fr) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI315479B (en) * | 2006-09-18 | 2009-10-01 | Novatek Microelectronics Corp | Apparatus and method of expressing circuit version identification |
| JP2008078363A (ja) * | 2006-09-21 | 2008-04-03 | Matsushita Electric Ind Co Ltd | 可変経路配線セル、半導体集積回路およびその設計方法ならびに可変経路配線セルの形成方法 |
| TW201140786A (en) * | 2010-05-14 | 2011-11-16 | Realtek Semiconductor Corp | Layout structure and version control circuit for integrated circuit |
| WO2013048628A1 (fr) | 2011-09-29 | 2013-04-04 | Rambus Inc. | Structure permettant de distribuer de l'énergie |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5459355A (en) * | 1992-12-09 | 1995-10-17 | Intel Corporation | Multiple layer programmable layout for version identification |
| US5723876A (en) * | 1994-09-23 | 1998-03-03 | Advanced Micro Devices, Inc. | Device and method for programming a logic level within an intergrated circuit using multiple mask layers |
| GB2362265A (en) * | 1999-11-23 | 2001-11-14 | Lucent Technologies Inc | Verification of IC mask sets |
| US20020084331A1 (en) * | 2000-12-29 | 2002-07-04 | Reinschmidt Robert M. | Mask revision ID code circuit |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5399505A (en) * | 1993-07-23 | 1995-03-21 | Motorola, Inc. | Method and apparatus for performing wafer level testing of integrated circuit dice |
| US5654588A (en) * | 1993-07-23 | 1997-08-05 | Motorola Inc. | Apparatus for performing wafer-level testing of integrated circuits where the wafer uses a segmented conductive top-layer bus structure |
| US5594273A (en) * | 1993-07-23 | 1997-01-14 | Motorola Inc. | Apparatus for performing wafer-level testing of integrated circuits where test pads lie within integrated circuit die but overly no active circuitry for improved yield |
| US5787012A (en) * | 1995-11-17 | 1998-07-28 | Sun Microsystems, Inc. | Integrated circuit with identification signal writing circuitry distributed on multiple metal layers |
| US5895962A (en) * | 1996-06-13 | 1999-04-20 | Micron Technology, Inc. | Structure and a method for storing information in a semiconductor device |
| US6194738B1 (en) * | 1996-06-13 | 2001-02-27 | Micron Technology, Inc. | Method and apparatus for storage of test results within an integrated circuit |
| JP3770724B2 (ja) * | 1998-02-09 | 2006-04-26 | 株式会社リコー | 半導体集積回路装置のマスクパターン検証装置 |
| US6268228B1 (en) * | 1999-01-27 | 2001-07-31 | International Business Machines Corporation | Electrical mask identification of memory modules |
| DE19958906A1 (de) * | 1999-12-07 | 2001-07-05 | Infineon Technologies Ag | Herstellung von integrierten Schaltungen |
| US6629239B1 (en) * | 2000-04-07 | 2003-09-30 | Sun Microsystems, Inc. | System and method for unpacking and merging bits of a data world in accordance with bits of a mask word |
| TW466658B (en) * | 2000-06-28 | 2001-12-01 | Mosel Vitelic Inc | Method to form the identification device of mask ROM |
| JP2003023091A (ja) * | 2001-07-10 | 2003-01-24 | Mitsubishi Electric Corp | バージョン管理回路およびその製造方法 |
| US6559544B1 (en) * | 2002-03-28 | 2003-05-06 | Alan Roth | Programmable interconnect for semiconductor devices |
| US20040064801A1 (en) * | 2002-09-30 | 2004-04-01 | Texas Instruments Incorporated | Design techniques enabling storing of bit values which can change when the design changes |
-
2002
- 2002-10-31 FR FR0213651A patent/FR2846790B1/fr not_active Expired - Fee Related
-
2003
- 2003-10-30 US US10/699,613 patent/US7120886B2/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5459355A (en) * | 1992-12-09 | 1995-10-17 | Intel Corporation | Multiple layer programmable layout for version identification |
| US5723876A (en) * | 1994-09-23 | 1998-03-03 | Advanced Micro Devices, Inc. | Device and method for programming a logic level within an intergrated circuit using multiple mask layers |
| GB2362265A (en) * | 1999-11-23 | 2001-11-14 | Lucent Technologies Inc | Verification of IC mask sets |
| US20020084331A1 (en) * | 2000-12-29 | 2002-07-04 | Reinschmidt Robert M. | Mask revision ID code circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2846790B1 (fr) | 2005-10-28 |
| US20040143805A1 (en) | 2004-07-22 |
| US7120886B2 (en) | 2006-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0861479B1 (fr) | Procede de determination d'une cle de cryptage associee a un circuit integre | |
| FR2473789A1 (fr) | Procedes et structures de test pour circuits integres a semi-conducteurs permettant la determination electrique de certaines tolerances lors des etapes photolithographiques. | |
| FR2558989A1 (fr) | Procede et dispositif d'integration de circuits au niveau d'une tranche de semi-conducteur | |
| FR2964278A1 (fr) | Extraction de cle dans un circuit integre | |
| US7253436B2 (en) | Resistance defect assessment device, resistance defect assessment method, and method for manufacturing resistance defect assessment device | |
| FR2621172A1 (fr) | Procede de fabrication de dispositifs a semiconducteur ayant un contact ohmique | |
| FR2846790A1 (fr) | Dispositif pour la determination de la version de masque utilisee pour chaque couche metal d'un circuit integre | |
| FR2868601A1 (fr) | Tranche de semiconducteur et procede de fabrication de dispositif a semiconducteur utilisant celle-ci | |
| US8350308B2 (en) | Reverse engineering resistant read only memory | |
| EP0433174B1 (fr) | Circuit intégré entièrement protégé des rayons ultra-violets | |
| TW564494B (en) | Growing copper vias or lines within a patterned resist using a copper seed layer | |
| FR2659495A1 (fr) | Connecteur elastomerique pour circuits integres ou analogues, et son procede de fabrication. | |
| EP1746532B1 (fr) | Procede d'identification d'un capteur matriciel infrarouge | |
| EP1347515A1 (fr) | Différenciation de puces au niveau d'un réticule | |
| EP0774780A1 (fr) | Procédé de fabrication d'un dispositif de micro-électronique comportant sur un substrat une pluralité d'éléments interconnectés | |
| EP1187142B1 (fr) | Cellule cache à masquage avec un nombre égal de transistors à canal N et de transistors à canal P | |
| EP0905766B1 (fr) | Structure et procédé de réparation de circuits intégrés | |
| EP2772802B1 (fr) | Procédé de photolithographie à double masque minimisant l'impact des défauts de substrat | |
| FR2551210A1 (fr) | Procede de controle d'un reseau | |
| FR2772967A1 (fr) | Cellule de memoire eeprom protegee | |
| EP3866341A1 (fr) | Distribution et calibration de signaux synchronisés à travers un circuit intégré obtenu par photo-répétition | |
| EP1695145B1 (fr) | Procédé de réparation d' erreurs de motifs réalisés dans des couches minces | |
| JPH0250477A (ja) | メモリ装置 | |
| EP0084475A2 (fr) | Matrice d'éléments à mémoire intégrés, à diode Schottky sur silicium polycristallin, et procédé de fabrication | |
| TW200428595A (en) | Method for coding semiconductor permanent store ROM |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20070629 |