FR2843207A1 - Convertisseur tension/tension a circuits integres. - Google Patents
Convertisseur tension/tension a circuits integres. Download PDFInfo
- Publication number
- FR2843207A1 FR2843207A1 FR0209653A FR0209653A FR2843207A1 FR 2843207 A1 FR2843207 A1 FR 2843207A1 FR 0209653 A FR0209653 A FR 0209653A FR 0209653 A FR0209653 A FR 0209653A FR 2843207 A1 FR2843207 A1 FR 2843207A1
- Authority
- FR
- France
- Prior art keywords
- voltage
- circuit
- branch
- output
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
Convertisseur tension/tension à circuits intégrés, caractérisé en ce qu'il présente une structure symétrique à plusieurs étages et comprend au moins un étage d'entrée constitué par un circuit survolteur d'horloge (CB) à structure symétrique qui délivre deux tensions de sortie, un étage multiplicateur de tension à structure symétrique comprenant deux circuits multiplicateurs de tension (CMi ; CMip) respectivement montés dans deux branches (B1 ; B2) du convertisseur et auxquels sont respectivement appliqués les deux tensions de sortie de l'étage d'entrée, et un étage de sortie (S) constitué par un circuit multiplexeur (MX) auquel sont appliquées les deux tensions de sortie de l'étage multiplicateur de tension.L'invention s'applique notamment aux mémoires EEPROM et aux circuits intégrés basses tensions.
Description
CONVERTISSEUR TENSIONITENSION A CIRCUITS INTEGRES
L'invention concerne un convertisseur tension/tension à circuits intégrés, qui trouve notamment des applications dans la réalisation de mémoires EEPROM et de circuits intégrés à basse tension. D'une manière générale, le premier circuit à principe de transfert de charges qui a permis la réalisation d'un convertisseur tension/tension à circuits intégrés a été proposé par Monsieur J.F. DICKSON dans un article intitulé "On-chip highvoltage generation in NMOS integrated o circuits using an improved voltage multiplier technics" et qui est paru en juin
1976 dans la revue "IEEEJ. SOLID-STA TE CIRCUITS, vol. 11, pp. 374-376".
Ce circuit dénommé ci-après circuit DICKSON présente une structure non symétrique qui est constituée de condensateurs et de transistors NMOS montés en diode. La fonction des condensateurs est de stocker des charges électriques, alors que celle des transistors est d'agir comme des interrupteurs pour contrôler la charge des condensateurs et le transfert des charges entre les condensateurs. Après publication de cet article, la majorité des convertisseurs tension/tension à structure non symétrique ont été réalisés sur la base du circuit DICKSON précité, mais ils présentent notamment pour inconvénient d'entraîner une perte de tension qui est due à des imperfections
dans les interrupteurs à transistors NMOS.
Par ailleurs, un circuit "Clock Booster réalisé en technologie CMOS a fait l'objet d'un article intitulé "An experimental 1,5V 64Mb DRAM' qui est paru en avril 1991 dans le volume 26, pages 465-472 de la revue précitée, un tel circuit à structure symétrique permettant d'additionner une composante continu à un signal d'horloge. Ce circuit sera dénommé après
par circuit survolteur d'horloge.
D'une manière générale, des convertisseurs tension/tension CMOS intégrés sont notamment utilisés dans deux principaux domaines, à savoir: les mémoires "EEPROM" appelées aussi "FLASHROM", et les circuits intégrés basses tensions afin d'alimenter certaines parties de ces circuits avec des tensions plus élevées. Les mémoires "EEPROM" sont actuellement utilisées dans de nombreuses applications grand public comme par exemple des appareils photo-numériques, les lecteurs audio-numériques MP3 et les ordinateurs de poche, et la demande de ce type de mémoires s'est accrue considérablement durant ces deux dernières années. Les circuits intégrés basses tensions sont également en pleine expansion et notamment utilisés dans des produits grand public comme les téléphones cellulaires et les
appareils portables précédemment cités.
Concrètement, le principal problème technique à résoudre est d'augmenter le plus possible la tension de sortie du convertisseur pour un nombre d'étages donné. Dans le cas d'un appareil portable alimenté sous trois volts au moyen d'une pile par exemple, il faut une tension de programmation de neuf volts pour pouvoir stocker des informations dans une
mémoire du type "FLASHROM".
En théorie, si le convertisseur tension/tension était parfait, un tripleur de tension (deux étages) serait suffisant pour produire cette tension de programmation de neuf volts. Or, l'expérience montre qu'un convertisseur tension/tension à structure non symétrique réalisé sur la base du circuit DICKSON devrait être un quadrupleur de tension (trois étages) pour produire
la tension de programmation précitée.
Les convertisseurs tension/tension actuels ayant des performances limitées, l'invention vise à concevoir une nouvelle structure de convertisseur tension/tension qui soit à même de satisfaire à plusieurs buts, en particulier: - éliminer la perte de tension à la sortie du convertisseur qui est due à l'imperfection des interrupteurs réalisés à partir de transistors MOS; - permettre des réalisations à plusieurs étages; - atteindre une tension de sortie maximale qui soit proche de la tension de sortie théorique; - minimiser la surface totale du convertisseur pour des performances équivalentes, et - fonctionner sur une large plate d'alimentation, par exemple
de 1,2V à 5V pour une technologie standard.
Pour atteindre ces buts, l'invention propose un convertisseur tension/tension à circuits intégrés, qui est caractérisé en ce qu'il présente une structure symétrique à plusieurs étages et comprend au moins un étage d'entrée constitué par un circuit survolteur d'horloge à structure symétrique qui délivre deux tensions de sortie, un étage multiplicateur de tension à structure symétrique comprenant deux circuits multiplicateurs de tension respectivement montés dans deux branches du convertisseur et auxquels sont respectivement appliqués les deux tensions de sortie de l'étage d'entrée, et un étage de sortie constitué par un circuit multiplexeur auquel sont
appliquées les deux tensions de sortie de l'étage multiplicateur de tension.
D'une manière générale: - le circuit survolteur d'horloge a pour fonction d'additionner une composante continue à un signal d'horloge, et il comprend deux circuits semblables qui reçoivent respectivement deux signaux d'horloge ayant des phases opposées, - chaque circuit multiplicateur de tension comprend un condensateur et un interrupteur pour contrôler la charge du condensateur et le transfert de sa charge vers le circuit multiplicateur de tension de l'étage suivant, et - chaque circuit multiplicateur de tension est commandé par un circuit de commande, et fournit des tensions nécessaires au fonctionnement de son circuit de commande d'une part et au fonctionnement du circuit de commande de l'autre circuit multiplicateur de tension du même
étage d'autre part.
Le convertisseur selon l'invention peut être à sortie positive et, dans ce cas, le circuit multiplexeur récupère les tensions les plus élevées des circuits multiplicateurs de tension et, par commutation, en extrait la tension
continue la plus élevée qui forme la tension de sortie du convertisseur.
Inversement, le convertisseur peut être à sortie négative et, dans ce cas, le circuit multiplexeur récupère les tensions les plus basses des circuits multiplicateurs de tension et, par commutation en extrait la tension
continue la plus basse qui forme la tension de sortie du convertisseur.
Ainsi, la structure du convertisseur tension/tension selon l'invention permet de conserver les avantages d'une structure symétrique. En effet, les Demandeurs se sont livrés à des essais et ont pu démontrer qu'un convertisseur tension/tension à structure symétrique est plus performant notamment pour des applications sur charge résistive qu'un convertisseur à structure non symétrique. Plus précisément, un convertisseur à structure symétrique présente une meilleure tenue en charge et il en résulte que la capacité de lissage à ajouter en sortie peut avoir une valeur plus faible, ce qui permet de réduire la surface totale du convertisseur. Par ailleurs, pour une même valeur de charge résistive et une même tolérance d'ondulation de la tension de sortie, la tension de sortie monte plus vite que dans le cas d'une
structure non-symétrique.
La structure du convertisseur tension/tension selon l'invention permet également de diminuer l'effet des capacités parasites pour obtenir un meilleur rendement et une tension de sortie plus élevée. Ce résultat est obtenu en utilisant des circuits multiplicateurs de tension basés sur la structure du circuit DICKSON, alors que les Demandeurs avaient fait des premiers essais sur un convertisseur tension/tension qui utilisait une
technique d'empilement des capacités.
L'invention a ainsi permis la réalisation d'un convertisseur tension/tension à sortie positive ou négative qui est le résultat d'un compromis trouvé à partir des structures connues symétriques et non symétriques en les combinant d'une manière originale suite à de nombreux essais effectués en laboratoire. D'autres avantages, caractéristiques et détails de l'invention
ressortiront du complément de description qui va suivre en référence à des
dessins, donnés uniquement à titre d'exemple et dans lesquels: - la figure 1 représente sous la forme d'un schéma-bloc la structure générale d'un convertisseur tension/tension conforme à l'invention; - la figure 2 illustre un premier mode de réalisation d'un convertisseur tension/tension conforme à l'invention et à sortie positive; - les figures 3 et 4 illustrent respectivement deux circuits multiplexeurs qui peuvent chacun constituer l'étage de sortie du convertisseur tension/tension à sortie positive de la figure 2; - la figure 5 illustre un second mode de réalisation d'un convertisseur tension/tension conforme à l'invention et à sortie positive; - la figure 6 illustre un premier mode de réalisation d'un convertisseur tension/tension conforme à l'invention et à sortie négative; et - les figures 7 et 8 illustrent respectivement deux circuits multiplexeurs qui peuvent chacun constituer l'étage de sortie du convertisseur tension/tension à sortie négative de la figure 6; - la figure 9 illustre un second mode de réalisation d'un convertisseur tension/tension conforme à l'invention et à sortie négative; et - les figures 10 et lia à lld sont des vues qui seront utilisées pour expliciter le fonctionnement du premier mode de réalisation du
convertisseur illustré sur la figure 2.
La structure générale d'un convertisseur tension/tension selon l'invention est illustrée à la figure 1, sachant que ce convertisseur 10 présente une structure symétrique, à plusieurs étages et à tension de sortie positive ou négative. Plus précisément, le convertisseur comprend au moins N étages montés en cascade, le premier étage étant constitué par un circuit survolteur d'horloge CB à structure symétrique. Les (N-1) étages intermédiaires suivants sont chacun constitués par deux circuits multiplicateurs de tension CMi et CMip (i variant de 2 à N) qui forment une structure symétrique. Ces deux circuits multiplicateurs de tension sont respectivement commandés par deux circuits de CC, et CC1p qui délivrent des tensions de commande Vci et Vcip (i variant de 2 à N). Chaque circuit multiplicateur de tension utilise la technique du transfert de charge du circuit DICKSON évoqué en préambule, et fournit une partie des tensions nécessaires au fonctionnement de son circuit de commande d'une part, et une partie des tensions nécessaires au fonctionnement de l'autre circuit multiplicateur d'autre part. Enfin, le convertisseur tension/tension présente un étage de sortie S qui est constitué par un circuit multiplexeur MX recevant les tensions de sortie VN et VNP des deux circuits multiplicateurs CMN et CMNp du dernier étage intermédiaire pour
reconstituer une tension de sortie continue Vs.
Tous ces étages vont être décrits en détail ci-après en
référence aux figures 2 à 9 qui illustrent plusieurs modes de réalisation.
Selon un premier mode de réalisation illustré à la figure 2, le convertisseur tension/tension 10 est à sortie positive, présente une structure symétrique à deux branches B1 et B2, et comprend plusieurs étages. Le premier étage ou étage d'entrée est un circuit survolteur d'horloge CB à structure symétrique et à sortie positive, comprenant un transistor M1 de type NMOS et un condensateur C1 pour la branche B, du convertisseur 10, et un transistor M1p de type NMOS et un condensateur C1p pour la branche B2 du convertisseur 10. Les transistors M1 et M1p ont leurs drains connectés à une tension d'alimentation Vdd, et leurs sources respectivement connectées aux électrodes positives des condensateurs C1 et C1p. La grille du transistor Ml est connectée à la source du transistor M1p et inversement. Les électrodes négatives des condensateurs C1 et Clp sont respectivement reliées à deux
signaux d'horloge (1D et (12 qui sont en opposition de phase.
Les (N-1) étages qui suivent sont montés en cascade comprennent chacun deux circuits multiplicateurs de tension CMi et CMip (i variant de 2 à N) respectivement montés dans les deux branches B1 et B2 du convertisseur 10 pour former une structure symétrique, chaque circuit
multiplicateur reprenant la structure de base du circuit DICKSON.
Chaque circuit multiplicateur de tension CMi de la branche B. comprend un condensateur Ci dont l'électrode positive est connectée à la borne de sortie d'un interrupteur Ki par un noeud Vi, et dont l'électrode négative est connectée à un signal d'horloge (Dn De manière similaire, chaque circuit multiplicateur de tension CMlp de la branche B2 comprend un condensateur Cip dont l'électrode positive est connectée à la borne de sortie d'un interrupteur Kp par un noeud Vip et dont l'électrode négative est reliée à un signal d'horloge (Dnp (i variant de 2 à N). Le signal d'horloge (Dn correspond au signal d'horloge (1D du circuit survolteur d'horloge CB si i est impair et au signal (2 du circuit survolteur d'horloge CB si i est pair, et inversement pour le signal d'horloge (Dnp, ces deux signaux d'horloge b. et ()2 correspondant à ceux reçus par le circuit survolteur d'horloge CB. La borne d'entrée de l'interrupteur Ki de la branche B, du convertisseur 10 est connectée au noeud VW, de l'étage précédent, alors que la borne d'entrée de l'interrupteur K1p de la branche B2 du convertisseur 10 est connectée au noeud V(iî)p de l'étage précédent. Chaque circuit de commande CC1 d'un multiplicateur de tension CMi de la branche B1 du convertisseur 10 comprend un circuit inverseur I dont la tension de sortie fournit la tension de commande V0i appliquée à l'entrée de commande de l'interrupteur Ki du circuit multiplicateur de tension CMi (i variant de 2 à N). Chaque circuit inverseur Il est alimenté entre la tension de sortie V-1 du circuit multiplicateur CM 1 de l'étage précédent de la branche B1 du convertisseur 10 d'une part et la tension de sortie Vip du circuit multiplicateur de tension CMip de l'étage correspondant de la branche B2 du convertisseur 10 d'autre part. Il est important de noter que si la tension de sortie Vi-1 est fournie par le circuit multiplicateur CMi-1 de la branche B1 du convertisseur 10, en dehors de la tension V1, la tension Vip est fournie par le circuit multiplicateur de tension CMip du même étage mais de la branche B2 du convertisseur 10. L'inverseur I est contrôlé par un signal d'entrée qui est constitué par le signal de sortie Vc(i-1) de l'étage précédent (i variant de 3 à N) pour obtenir un signal de sortie Vci, sachant que l'inverseur 12 est contrôlé par le signal de sortie Vlp de la branche B2 du circuit survolteur
d'horloge CB du premier étage du convertisseur 10.
De manière symétrique, chaque circuit de commande CCip d'un multiplicateur de tension CMjp de la branche B2 du convertisseur 10 comprend un circuit inverseur lip dont la tension de sortie fournit la tension de commande V0,# appliquée à l'entrée de commande de l'interrupteur Kip du circuit multiplicateur de tension CMip (i variant de 2 à N). Chaque circuit inverseur Irp est alimenté entre la tension de sortie V(i-,)p du circuit multiplicateur de tension CM(i,)p de l'étage précédent de la branche B2 du convertisseur 10 d'une part et la tension de sortie Vi du circuit multiplicateur de tension CMi de l'étage correspondant de la branche B1 du convertisseur 10 d'autre part. Comme précédemment, il est important de noter que si la tension de sortie V(i.,) p est fournie par le circuit multiplicateur de tension CM(<1>)p de la branche B2 du convertisseur 10, en dehors de la tension Vip, la tension Vi est fournie par le circuit multiplicateur de tension CMi du même étage mais de la branche B1 du convertisseur 10. L'inverseur lip est contrôlé par un signal d'entrée qui est constitué par le signal de sortie Vc(i-l)p de l'étage précédent (i variant de 3 à N) pour obtenir un signal de sortie Vcip, sachant que l'inverseur 12p est contrôlé par le signal de sortie V1 de la branche B. du circuit survolteur
d'horloge CB du premier étage du convertisseur 10.
Le circuit multiplexeur MX qui constitue l'étage de sortie S du convertisseur tension/tension 10 de la figure 2 fait l'objet de deux exemples de réalisation qui sont illustrés aux figures 3 et 4. La fonction du circuit multiplexeur MX est de récupérer les tensions les plus élevées des circuits multiplicateurs de tension et, par commutation, en extrait la tension continue
la plus élevée qui forme la tension de sortie du convertisseur.
Selon le premier exemple de réalisation de la figure 3, le circuit multiplexeur MX est basé sur l'utilisation de deux interrupteurs Ks1 et KS2 qui, côté sortie, partagent un même noeud de sortie correspondant à la tension de sorite Vs du convertisseur 10 et qui, côté entrée, sont respectivement reliés aux deux tensions de sortie VNP et VN des deux circuits multiplicateurs de tension CMNp et CMN de l'étage N du convertisseur 10. Le circuit multiplexeur MX comprend également un circuit auxiliaire pour produire les signaux de commande des deux interrupteurs K,1 et K12, ce circuit auxiliaire étant constitué de deux circuits inverseurs l(N+1)p et IN+1, de deux
interrupteurs K,3 et K.4, et de deux condensateurs C(N+1)p et CN+1.
L'interrupteur K,3 partage les mêmes signaux de contrôle et d'entrée que ceux de l'interrupteur Ks1, alors que l'interrupteur Ks4 partage les mêmes signaux de contrôle et d'entrée que ceux de l'interrupteur KS2. Par contre, l'interrupteur Ks3 est connecté entre la tension de sortie VNP du circuit multiplicateur CMNp de la branche B2 de l'étage N du convertisseur 10 et l'électrode positive du condensateur C(N+1)p dont l'électrode négative est survoltée par le signal d'horloge cI(n+1)p. D'une manière symétrique, l'interrupteur K,4 est connecté entre la tension de sortie VN du circuit multiplicateur CMN de la branche B1 de l'étage N du convertisseur 10 et l'électrode positive du condensateur CN+ 1 dont l'électrode négative est survoltée par le signal d'horloge D,.+1. Le circuit inverseur l(N+1)p a pour signal d'entrée le signal de commande VcNp du circuit multiplicateur de tension CMNp de l'étage N de la branche B2 du convertisseur 10, et il est alimenté entre la tension de sortie
VNP comme alimentation basse et la tension VN+l comme alimentation haute.
D'une manière symétrique, le circuit inverseur IN+, a pour signal d'entrée le signal de commande V N du circuit multiplicateur CMN de l'étage N de la branche Bi du convertisseur 10, et il est alimenté entre la tension de sortie VN
comme alimentation basse et la tension V(N+1)p comme alimentation haute.
Selon le second exemple de réalisation de la figure 4, le circuit multiplexeur MX reprend globalement la structure de celui illustré à la figure 3. La seule différence réside dans le fait que le signal d'entrée du circuit inverseur l(N+1)p est le signal V(N+1)p au lieu du signal VCNP, et le signal d'entrée
du circuit inverseur IN+1 est le signal VN+1 au lieu du signal VCN.
Selon un second mode de réalisation illustré à la figure 5 qui est une variante de celui illustré à la figure 2, le convertisseur tension/tension est également à sortie positive et diffère uniquement au niveau des circuits de commande CCi et CCip des circuits multiplicateurs de tension CM1 et CMjp (i variant de 2 à N). Plus précisément, le circuit inverseur I de chaque circuit de commande CCi est alimenté entre les tensions de sortie Vi-1 et Vip, sachant que la tension de sortie Vi-1 est celle produite par le circuit multiplicateur de tension CMi1 de l'étage précédent de la branche B1 du convertisseur 10, et la tension de sortie V1p est celle produite par le circuit multiplicateur de tension CM1p de l'étage correspondant de la branche B2 du convertisseur 10. En entrée, chaque circuit inverseur I est contrôlé par le signal de sortie Vi du circuit multiplicateur de tension CMi pour produire le signal de sortie Vci. D'une manière symétrique, le circuit inverseur lip de chaque circuit de commande CCip est alimenté entre les tensions de sortie V(1i-)p et V1, sachant que la tension- de sortie V(i1,)p est produite par le circuit multiplicateur de tension CM(i-,)p de l'étage précédent de la branche B2 du convertisseur 10, et la tension de sortie Vi est celle produite par le circuit multiplicateur de tension CMi de l'étage correspondant de la branche B. du convertisseur 10. En entrée, chaque circuit inverseur lIp est contrôlé par le signal de sortie Vip du
circuit multiplicateur de tension CM1p pour produire le signal de sortie Vcp.
Comme pour le premier mode de réalisation illustré à la figure 2, le circuit multiplexeur MX qui forme l'étage de sortie du convertisseur 10
peut être réalisé suivant l'un des deux exemples illustrés aux figures 3 et 4.
La figure 6 illustre un premier mode de réalisation d'un convertisseur tension/tension conforme à l'invention mais à sortie négative, sachant qu'il présente également plusieurs étages et une structure symétrique à deux branches Bi et B2. Le premier étage ou étage d'entrée est un circuit survolteur d'horloge à structure symétrique et à sortie négative, comprenant un transistor Mi de type PMOS et un condensateur Ci pour la branche B. du convertisseur 10, et un transistor M1p de type PMOS et un condensateur Cip pour la branche B2 du convertisseur 10. Les transistors Mi et M1p ont leurs drains connectés à une masse zéro volt, et leurs sources respectivement connectées aux électrodes négatives des condensateurs Cl et Clp. La grille
du transistor Ml est connectée à la source du transistor Mlp et inversement.
Les électrodes positives des condensateurs Cl et Clp sont respectivement
reliées à deux signaux d'horloge (1 et 12 qui sont en opposition de phase.
Les (N-1) étages qui suivent et montés en cascade comprennent chacun deux circuits multiplicateurs de tension CM1 et CMip (i variant de 2 à N) respectivement montés dans les deux branches B. et B2 du convertisseur 10 pour former une structure symétrique, chaque circuit
multiplicateur de tension reprenant la structure de base du circuit DICKSON.
Chaque circuit multiplicateur de tension CMi de la branche Bi comprend un condensateur Ci dont l'électrode négative est connectée à la borne de sortie d'un interrupteur Ki par un noeud Vi, et dont l'électrode positive est connectée à un signal d'horloge 'r, D'une manière similaire, chaque circuit multiplicateur de tension CMip de la branche B2 comprend un l l condensateur Cip dont l'électrode négative est connectée à la borne de sortie d'un interrupteur Kip par un noeud Vip et dont l'électrode positive est reliée à un signal d'horloge (Dtp (i variant de 2 à N). Le signal d'horloge (Dn correspond au signal d'horloge (Dl du circuit survolteur d'horloge CB si i est impair et au signal tD2 du circuit survolteur d'horloge CB si i est pair, et inversement pour le signal d'horloge IDnp, ces deux signaux d'horloge (Dl et (D2 correspondant à ceux reçus par le circuit survolteur d'horloge CB. La borne d'entrée de l'interrupteur Ki de la branche B1 du convertisseur 10 est connectée au noeud Vi-1 de l'étage précédent, alors que la borne d'entrée de l'interrupteur Kjp de la branche B2 du convertisseur 10 est connectée au noeud V(i-,)p de l'étage précédent. Chaque circuit de commande CCi d'un multiplicateur de tension CMi de la branche B, du convertisseur 10 comprend un circuit inverseur Il dont la tension de sortie fournit la tension de commande Vci appliquée à l'entrée de commande de l'interrupteur Ki du circuit multiplicateur de tension CMi (i variant de 2 à N). Chaque circuit inverseur I est alimenté entre la tension de sortie V1p du circuit multiplicateur de tension CMip de l'étage correspondant de la branche B2 du convertisseur 10 et la tension de sortie V1. du circuit multiplicateur CM..1 de l'étage précédent de la branche B, du convertisseur 10. Il est important de noter que si la tension de sortie VW-1 est fournie par le circuit multiplicateur de tension CM 1 de la branche B1 du convertisseur 10, en dehors de la tension V1, la tension Vip est fournie par le circuit multiplicateur de tension CMip du même étage mais de la branche B2 du convertisseur 10. L'inverseur I est contrôlé par un signal d'entrée qui est constitué par le signal de sortie Vc(i-1) de l'étage précédent (i variant de 3 à N) pour obtenir un signal de sortie Vci, sachant que l'inverseur 12 est contrôlé par le signal de sortie Vlp de la branche B2 du circuit survolteur d'horloge CB du
premier étage du convertisseur 10.
De manière symétrique, chaque circuit de commande CCip d'un multiplicateur de tension CM1p de la branche B2 du convertisseur 10 comprend un circuit inverseur lIp dont la tension de sortie fournit la tension de commande Vcip appliquée à l'entrée de commande de l'interrupteur Kip du circuit multiplicateur de tension CM1p (i variant de 2 à N). Chaque circuit inverseur lip est alimenté entre la tension de sortie Vi du circuit multiplicateur de tension CM1 de l'étage correspondant de la branche B. du convertisseur 10 et la tension de sortie V(is)p du circuit multiplicateur de tension CM(i-.)p de l'étage précédent de la branche B2 du convertisseur 10. Comme précédemment, il est important de noter que si la tension de sortie V(i-l)p est fournie par le circuit multiplicateur de tension CM(i1)p de la branche B2 du convertisseur 10, en dehors de la tension Vlp, la tension Vi est fournie par le circuit multiplicateur de tension CMi du même étage mais de la branche B, du convertisseur 10. L'inverseur lip est contrôlé par un signal d'entrée qui est constitué par le signal de sortie Vç(i-,)p de l'étage précédent (i variant de 3 à N) pour obtenir un signal de sortie V. ip, sachant que l'inverseur 12p est contrôlé par le signal de sortie V1 de la branche B. du circuit survolteur d'horloge CB
du premier étage du convertisseur 10.
Le circuit multiplexeur MX qui constitue l'étage de sortie S du convertisseur tension/tension 10 à sortie négative de la figure 6 fait l'objet de deux exemples de réalisation qui sont illustrés aux figures 7 et 8. La fonction du circuit multiplexeur MX est de récupérer les tensions les plus basses des circuits multiplicateurs de tension et, par commutation, en extrait la tension
continue la plus basse qui forme la tension de sortie du convertisseur.
Selon le premier exemple de réalisation de la figure 7, le circuit multiplexeur MX est basé sur l'utilisation de deux interrupteurs K,, et K12 à commande inversée qui, côté sortie, partagent un même noeud de sortie correspondant à la tension de sortie Vs du convertisseur 10 et qui, côté entrée, sont respectivement reliés aux deux tensions de sortie VNp et VN des deux circuits multiplicateurs de tension CMNp et CMN de l'étage N du convertisseur 10. Le circuit multiplexeur MX comprend également un circuit auxiliaire pour produire les signaux de commande des deux interrupteurs K., et K.2, ce circuit auxiliaire étant constitué de deux circuits inverseurs l(N+1)p et IN+1, de deux interrupteurs KS3 et KS4, et de deux condensateurs C(N+1)p et CN+1. L'interrupteur K<3 partage les mêmes signaux de contrôle et d'entrée que ceux de l'interrupteur Ksi, alors que l'interrupteur 1<14 partage les mêmes signaux de contrôle et d'entrée que ceux de l'interrupteur Ks2 Par contre, l'interrupteur K.3 est connecté entre la tension de sortie VNP du circuit multiplicateur CMNp de la branche B2 de l'étage N du convertisseur 10 et l'électrode négative du condensateur C(N+1)p dont l'électrode positive est survoltée par le signal d'horloge <)(n+l)p. D'une manière symétrique, l'interrupteur Ks4 est connecté entre la tension de sortie VN du circuit multiplicateur CMN de la branche B1 de l'étage N du convertisseur 10 et l'électrode négative du condensateur CN+î dont l'électrode positive est survoltée par le signal d'horloge 0n+1.
Le circuit inverseur I(N+1)p a pour signal d'entrée le signal de commande VCNP du circuit multiplicateur de tension CMNp de l'étage N de la branche B2 du convertisseur 10, et il est alimenté entre la tension de sortie
VNp comme alimentation haute et la tension VN+lcomme alimentation basse.
D'une manière symétrique, le circuit inverseur IN+1 a pour signal d'entrée le signal de commande VcN du circuit multiplicateur CMN de l'étage N de la branche B1 du convertisseur 10, et il est alimenté entre la tension de sortie VN
comme alimentation haute et la tension V(N+1)p comme alimentation basse.
Selon le second exemple de réalisation de la figure 8, le circuit multiplexeur MX reprend globalement la structure de celui illustré à la figure 7. La seule différence réside dans le fait que le signal d'entrée du circuit inverseur l(N+1)p est le signal V(N+î)P au lieu du signal VCNP, et le signal d'entrée
du circuit inverseur IN+, est le signal VN+1 au lieu du signal VN.
Selon un second mode de réalisation illustré à la figure 9 et qui est une variante de celui illustré à la figure 6, le convertisseur tension/tension 10 est également à sortie négative et diffère uniquement au niveau des circuits de commande CCi et CCip des circuits multiplicateurs de tension CMi et CMip (i variant de 2 à N). Plus précisément, le circuit inverseur I de chaque circuit de commande CCi est alimenté entre les tensions de sortie Vip et V1-1, sachant que la tension de sortie VWi- est celle produite par le circuit multiplicateur CMi-1 de l'étage précédent de la branche B1 du convertisseur 10, et la tension de sortie Vip est celle produite par le circuit multiplicateur CMip de l'étage correspondant de la branche B2 du convertisseur 10. En entrée, chaque circuit inverseur Ij est contrôlé par le signal de sortie Vi du circuit multiplicateur de tension CMi pour produire le signal de sortie Vs. D'une manière symétrique, le circuit inverseur lip de chaque circuit de commande CCjp est alimenté entre les tensions de sortie Vi et V(i.,)p, sachant que la tension de sortie V(i,)p est produite par le circuit multiplicateur CM(il,)p de l'étage précédent de la branche B2 du convertisseur , et la tension de sortie Vi est celle produite par le circuit multiplicateur de
tension CMi de l'étage correspondant de la branche B1 du convertisseur 10.
En entrée, chaque circuit inverseur lip est contrôlé par le signal de sortie Vip du
circuit multiplicateur de tension CM1p pour produire le signal de sortie Vjp.
Comme pour le premier mode de réalisation illustré à la figure 6, le circuit multiplexeur MX qui forme l'étage de sortie du convertisseur 10
peut être réalisé suivant l'un des deux exemples illustrés aux figures 7 et 8.
On va décrire maintenant le fonctionnement du convertisseur tension/tension d'ordre N et à tension de sortie positive qui est illustré à la figure 2. Ce fonctionnement peut être divisé en deux phases, à savoir: une première phase correspondant à la charge du condensateur du premier étage, et une seconde phase correspondant au transfert des charges
stockées sur le condensateur durant la première phase vers l'étage suivant.
Au préalable, en se reportant à la figure 10, il est important de faire les remarques préliminaires suivantes: - il y a une opposition de phase, étage par étage, entre les branches Bi et B2 du convertisseur, c'est-àdire que si l'étage i de la branche B1 comprenant le circuit multiplicateur de tension CM1 et son circuit de commande CCi est dans la première phase de fonctionnement, l'étage i de la branche B2 comprenant le circuit multiplicateur de tension CM1p et son circuit de commande CCip est alors dans la seconde phase de fonctionnement; - il y a également une inversion de phase entre un étage et ses voisins pour chaque branche B1 et B2, c'est-à-dire que si l'étage i de la branche BI est dans la seconde phase de fonctionnement, les étages i-i et i+l sont alors dans la première phase de fonctionnement; et - la commutation de phase est contrôlée par les signaux d'horloge (tD et (D2 d'une part, et la phase d'un étage se trouve changée à chaque nouveau demi-cycle d'horloge d'autre part, c'est-à-dire que si l'étage i de la branche B2 est dans la première phase de fonctionnement, il passera dans la seconde phase de fonctionnement au demi-cycle d'horloge suivant, comme cela est illustré sur les chronogrammes des figures lia à lld, en
particulier ceux des figures 1 ia et i 1 b.
La première phase de fonctionnement correspond à la charge du condensateur Ci ou Clp de l'étage i de chaque branche B1 et B2, avec i variant de 2 à N. Pour chaque branche B1 et B2, cette première phase se produit lorsque le signal d'horloge (Dj ( = 1 ou 2) appliquée sur le condensateur Ci ou COp de l'étage CM1 (branche B1) ou CMip (branche B2) est au niveau bas (O volt), comme cela est illustré sur la figure lia pour la branche B1 et sur la figure llb pour la branche B2. Durant cette première phase de fonctionnement, la tension sur l'électrode positive du condensateur Ci (branche B1) ou Clp (branche B2) est chargée, à travers l'interrupteur K (branche Bi) ou Kip (branche B2) qui est à l'état passant, à la tension Vf-, (condensateur Ci) ou à la tension V(1i-)p (condensateur C'p), ces tensions étant égales à iVdd. L'état de l'interrupteur Ki (branche B1) et Kjp (branche B2) est contrôlé par une tension Vci (branche Bi) et Vc0p (branche B2), ces tensions égales à (i+l) Vdd étant fournies par l'inverseur I (branche B1) ou Ip (branche B2) qui est alimenté entre les tensions Vip (égale à (i+l)Vdd) et Vi-1 (égale à iVdd) pour la branche B1, et Vi (égale à (i+l)Vdd) et V(î l)p (égale à iVdd) pour la
branche B2.
La seconde phase de fonctionnement correspond à l'empilement sur la tension d'alimentation Vdd du condensateur Ci ou Cip de l'étage i de chaque branche B1 et B2 avec i variant de 2 à N. Pour chaque branche B1 et B2, cette phase se produit lorsque l'horloge cIj ( = 1 ou 2) connectée sur le condensateur Ci ou Cip de l'étage CM1 ou CM1p est au niveau haut (Vdd). Durant cette phase, la tension sur l'électrode positive Vi (Vjp) du condensateur Ci (COp) est survoltée de Vdd élevant ainsi cette tension à (i+l)Vdd. L'interrupteur Ki (K1p) est bloqué pendant la seconde phase et commandé par une tension Vci (Vcip) égale à (i-l)Vdd et fournie par l'inverseur Ij (lIp), comme cela est illustré sur les figures lie et ild respectivement associées aux figures lia et llb. L'inverseur Ij est alimenté entre Vip de valeur iVdd et VWî de valeur (i-l)Vdd, alors que l'inverseur lIp est alimenté
entre Vi de valeur iVdd et V(<-,)p de valeur (i-I)Vdd.
Les deux phases de fonctionnement concernent aussi le survolteur d'horloge CB. Lorsque les éléments de la branche B. comprenant le condensateur Cl associé au transistor M1 sont dans la première phase alors les éléments de la branche B2 comprenant le condensateur Clp associé au transistor M1p sont dans la seconde phase et puis alternativement. La première phase correspond à la charge à Vdd du condensateur Cl ou Clp à travers le transistor M1 ou M1p et cette phase se produit quand l'horloge Dj (ô = 1 ou 2) est au niveau bas (OV). La seconde phase correspond à l'empilement du condensateur Ci ou Clp sur le signal d'horloge (Dj au niveau haut (Vdd), ce qui produit sur V1 ou V1p une tension de 2Vdd comme l'illustre les figures 1la
et llb.
A titre d'exemple, dans le cas d'une mémoire "EEPROM" qui nécessite une tension de programmation d'au moins 9 volts à partir d'une tension d'alimentation de 3 volts fournie par une pile, un convertisseur tension/tension selon l'invention avec seulement deux étages multiplicateurs
de tension est suffisant pour produire la tension de programmation.
Claims (22)
1. Convertisseur tension/tension à circuits intégrés, caractérisé en ce qu'il présente une structure symétrique à plusieurs étages et comprend au moins un étage d'entrée constitué par un circuit survolteur d'horloge (CB) à -structure symétrique qui délivre deux tensions de sortie, un étage multiplicateur de tension à structure symétrique comprenant deux circuits multiplicateurs de tension (CMi; CMip) respectivement montés dans deux branches (B1; B2) du convertisseur et auxquels sont respectivement appliqués les deux tensions de sortie de l'étage d'entrée, et un étage de sortie (S) constitué par un circuit multiplexeur (MX) auquel sont appliquées les deux
tensions de sortie de l'étage multiplicateur de tension.
2. Convertisseur selon la revendication 1, caractérisé en ce que le circuit survolteur d'horloge (CB) a pour fonction d'additionner une composante continue à un signal d'horloge, et en ce que le circuit survolteur d'horloge (CB) comprend deux circuits semblables qui reçoivent
respectivement deux signaux d'horloge ("D; <D2) ayant des phases opposées.
3. Convertisseur selon la revendication 1 ou 2, caractérisé en ce que chaque circuit multiplicateur de tension (CMi; CMip) comprend un condensateur (Ci; Cip) et un interrupteur (Ki K1p) pour contrôler la charge du condensateur et le transfert de sa charge vers le circuit multiplicateur de
tension de l'étage suivant.
4. Convertisseur selon l'une quelconque des revendications
1 à 3, caractérisé en ce que chaque circuit multiplicateur de tension (CMi; CMip) est commandé par un circuit de commande (CCi; CCip), et en ce que chaque circuit multiplicateur de tension (CMi; CMip) fournit des tensions nécessaires au fonctionnement de son circuit de commande d'une part et au fonctionnement du circuit de commande de l'autre circuit multiplicateur de
tension du même étage d'autre part.
5. Convertisseur selon l'une quelconque des revendications
précédentes, caractérisé en ce qu'il est à sortie positive, en ce que le circuit survolteur d'horloge (CB) formant l'étage d'entrée est à sortie positive et comprend deux transistors NMOS et deux condensateurs, en ce que le drain de chaque transistor (M1; Mi.) est connecté à une borne d'alimentation (Vdd), la source de chaque transistor (M1l Mlp) est connectée à l'électrode positive du condensateur (Cî-; COp) de la branche associée, et la grille de chaque transistor (M1; Mlp) est connectée à l'électrode positive du condensateur (Cl COp) de la grille de chaque transistor (Mi; M1p) est connectée à la source du transistor de la branche opposée, et en ce que les électrodes négatives des condensateurs (Ci; COp) sont respectivement reliées à deux signaux
d'horloge ("D1; a)2) en opposition de phase.
6. Convertisseur selon la revendication 4 ou 5, caractérisé en ce que les condensateurs (Ci; Cjp) des deux branches (B1; B2) de l'étage multiplicateur de tension ont leurs électrodes positives qui sont respectivement connectées aux sorties des deux interrupteurs (Ki; K1p) par deux noeuds (V; Vip) et leurs électrodes négatives qui sont reliées à un signal d'horloge "Di), en ce que les entrées des interrupteurs (Ki; Kjp) sont connectées à la sortie de l'étage précédent, et en ce que le signal d'horloge ("D) correspond soit au signal (")1) si i est impair pour la première branche (B1) et au signal ("2) si i est pair pour la première branche (B1), soit au signal (<D2) si 1 est impair pour la seconde branche (B2) et à (1>î) si 1 est pair pour la
seconde branche (B2).
7. Convertisseur selon l'une quelconque des revendications
4 à 6, caractérisé en ce que le circuit de commande (CCi) du circuit multiplicateur de tension (CMi) de la première branche (Bi) est un circuit inverseur (Ij) qui est alimenté entre la tension (Vi-1) du circuit multiplicateur de tension de l'étage précédent de la première branche (Bi) et la tension (Vip) du circuit multiplicateur de tension du même étage de la seconde branche (B2), et en ce que l'inverseur (I) est commandé soit par la tension (V ( 1,) du circuit multiplicateur de tension précédent de la première branche (Bi) ou soit par la tension (Vi) du circuit multiplicateur de tension (CMi) de la première branche
(B1).
8. Convertisseur selon l'une quelconque des revendications
4 à 7, caractérisé en ce que le circuit de commande (CCip) du circuit multiplicateur de tension (CM1p) de la seconde branche (B2) est un circuit inverseur (Ip) qui est alimenté entre la tension de sortie (V(i1) p) du circuit multiplicateur de tension (CM(il1)p) de l'étage précédent de la seconde branche (B2) et la tension de sortie (Vy) du circuit multiplicateur de tension (CMi) du même étage de la première branche (Bi), et en ce que linverseur (Ijp) est commandé soit par la tension de sortie (Vç(i-1)p) du circuit multiplicateur de tension précédent de la seconde branche (B2) ou soit par la tension (Vip) du
circuit multiplicateur de tension (CMip) de la seconde branche (B2).
9. Convertisseur selon l'une quelconque des revendications
4 à 8, caractérisé en ce que le circuit multiplicateur (MX) récupère les tensions les plus élevées des circuits multiplicateurs de tension (CMi; CMVp), et, par commutation, en extrait la tension continue la plus élevée formant la
tension de sortie du convertisseur.
10. Convertisseur selon la revendication 9, caractérisé en ce que le circuit multiplexeur (MX) est à sortie positive et comprend deux interrupteurs (Ks1; K12) reliés à la borne de sortie (y3) du circuit multiplexeur d'une part et aux bornes de sortie (VNP; VN) de l'étage multiplicateur de tension (N-1) d'autre part, en ce que les deux interrupteurs (Ks1; Ks2) sont contrôlés par les signaux de sortie de deux circuits inverseurs (I(N+1)p; IN+1), et en ce que le circuit multiplexeur comprend également un circuit auxiliaire dont la fonction est de générer les signaux de commande pour les interrupteurs
(Ks1; Ks2).
11. Convertisseur selon la revendication 10, caractérisé en ce que le circuit auxiliaire comprend deux inverseurs (I(N+1)p; IN+1), deux circuits
interrupteurs (K,3; Ks4) et deux condensateurs (C(N+1)p; CN+1).
12. Convertisseur selon la revendication 11, caractérisé en ce que les deux interrupteurs (K33; K14) ont le même signal de contrôle et le même signal d'entrée que les deux interrupteurs (Ks1; Ks2), en ce que l'interrupteur (K33) est monté entre la tension de sortie (VNp) et l'électrode positive du condensateur (C(N+1)p) dont l'électrode négative est reliée au signal d'horloge ("(n+1)p), en ce que l'interrupteur (Ks4) est monté entre la tension de sortie (VN) du circuit multiplicateur (CMN) de la première branche (Bi) de l'étage N du convertisseur et l'électrode positive du condensateur (CN+1) dont l'électrode négative est reliée au signal d'horloge (tfl+1), et en ce que les deux inverseurs (l(N+1)p IN+1) ont respectivement pour signaux d'entrée les signaux (VCNP; VCN) et sont respectivement alimentés entre les tensions (VNP; VN)
comme alimentation basse et (VN+1; V(N+l)p) comme alimentation haute.
13. Convertisseur selon la revendication 11, caractérisé en ce que les deux interrupteurs (Ks3; K,4) ont le même signal de contrôle et le même signal d'entrée que les deux interrupteurs (Ksl; KS2), en ce que l'interrupteur (K.3) est monté entre la tension de sortie (VNP) et l'électrode positive du condensateur (C(N+l)p) dont l'électrode négative est reliée au signal d'horloge (1(n+l)p), en ce que l'interrupteur (Ks4) est monté entre la tension de sortie (VN) du circuit multiplicateur (CMN) de la première branche (BI) de l'étage N du convertisseur et l'électrode positive du condensateur (CN+1) dont l'électrode négative est reliée au signal d'horloge (I)n+î), et en ce que les deux inverseurs (I(N+1)p; IN+1) ont respectivement pour signaux d'entrée les signaux (V(N+1)p; VN+1) et sont respectivement alimentés entre les tensions (VNP; VN)
comme alimentation basse et (VN+l; V(N+1)p) comme alimentation haute.
14. Convertisseur selon l'une quelconque des revendications
1 à 4, caractérisé en ce qu'il est à sortie négative, en ce que le circuit survolteur d'horloge formant l'étage d'entrée est à sortie négative et comprend deux transistors PMOS et deux condensateurs, en ce que le drain de chaque transistor (Ml; M,p) est connecté à la masse, la source de chaque transistor (M,; Mîp) est connectée à l'électrode négative du condensateur (C; Clp) de la branche associée, et la grille de chaque transistor (M,; Mp) est connectée à l'électrode positive du condensateur (C,; Clp) de la grille de chaque transistor (M,; Mp) est connectée à la source du transistor de la branche opposée, et en ce que les électrodes positives des condensateurs (C,; Clp) sont respectivement reliées à deux signaux d'horloge (")l; q2) en opposition
de phase.
15. Convertisseur selon la revendication 14, caractérisé en ce que les condensateurs (Ci; Cip) des deux branches (B.; B2) de l'étage multiplicateur de tension ont leurs électrodes négatives qui sont respectivement connectées aux sorties des deux interrupteurs (Ki; Kjp) par deux noeuds (V1; Vip) et leurs électrodes positives qui sont reliées à un signal d'horloge ("i), en ce que les entrées des interrupteurs (Ki; Kjp) sont connectées à la sortie de l'étage précédent, et en ce que le signal d'horloge (Di) correspond soit au signal ("i) si i est impair pour la première branche (Bi) et au signal (D2) si i est pair pour la première branche (Bi), soit au signal ("t2) si i est impair pour la seconde branche (B2) et à ("D) si i est pair pour la
seconde branche (B2).
16. Convertisseur selon la revendication 14 ou 15, caractérisé en ce que le circuit de commande (CC1) du circuit multiplicateur de tension (CMi) de la première branche (Bi) est un circuit inverseur (lI) qui est alimenté entre la tension (Vi-1) du circuit multiplicateur de tension de l'étage précédent de la première branche (Bi) et la tension (Vip) du circuit multiplicateur de tension du même étage de la seconde branche (B2) , et en ce que l'inverseur (I) est commandé soit par la tension (Vç(j 1)) du circuit multiplicateur de tension précédent de la première branche (Bi) ou soit par la tension (Vi) du circuit
multiplicateur de tension (CMi) de la première branche (BI).
17. Convertisseur selon l'une quelconque des revendications
14 à 16, caractérisé en ce que le circuit de commande (CC1p) du circuit multiplicateur de tension (CMip) de la seconde branche (B2) est un circuit inverseur (Ip) qui est alimenté entre la tension de sortie (V(1,) p) du circuit multiplicateur de tension (CM(i)p) de l'étage précédent de la seconde branche (B2) et la tension de sortie (Vy) du circuit multiplicateur de tension (CM1) du même étage de la première branche (BI), et en ce que l'inverseur (lIp) est commandé soit par la tension de sortie (V,(i1)p) du circuit multiplicateur de tension précédent de la seconde branche (B2) ou soit par la tension (Vip) du
circuit multiplicateur de tension (CMip) de la seconde branche (B2).
- 18. Convertisseur selon l'une quelconque des revendications
14 à 17, caractérisé en ce que le circuit multiplicateur (MX) récupère les tensions les plus basses des circuits multiplicateurs de tension (CM; CMjp), et, par commutation, en extrait la tension continue la plus basse formant la tension de sortie du convertisseur.
19. Convertisseur selon la revendication 18, caractérisé en ce que le circuit multiplexeur (MX) est à sortie négative et comprend deux interrupteurs (Ks1; Ks2) reliés à la borne de sortie (Vs) du circuit multiplexeur d'une part et aux bornes de sortie (VNP; VN) de l'étage multiplicateur de tension (N-1) d'autre part, en ce que les deux interrupteurs (K.1; K.2) sont contrôlés par les signaux de sortie de deux circuits inverseurs (I(N+1)p; IN+1), et en ce que le circuit multiplexeur comprend également un circuit auxiliaire dont la fonction est de générer les signaux de commande pour les interrupteurs (Ks1; KS2)
20. Convertisseur selon la revendication 19, caractérisé en ce que le circuit auxiliaire comprend deux inverseurs (I(N+1)p; IN+1), deux circuits
interrupteurs (KI3; KS4) et deux condensateurs (C(N+l)p; CN+1).
21. Convertisseur selon la revendication 20, caractérisé en ce que les deux interrupteurs (K.3; KS4) ont le même signal de contrôle et le même signal d'entrée que les deux interrupteurs (Ks1; Ks2), en ce que l'interrupteur (K.3) est monté entre la tension de sortie (VNP) et l'électrode négative du condensateur (C(N+1)p) dont l'électrode positive est reliée au signal d'horloge ("(n+1)p), en ce que l'interrupteur (Ks4) est monté entre la tension de sortie (VN) du circuit multiplicateur (CMN) de la première branche (B1) de l'étage N du convertisseur et l'électrode négative du condensateur (CN+1) dont l'électrode positive est reliée au signal d'horloge (cI,+1), et en ce que les deux inverseurs (I(N+1)p; IN+1) ont respectivement pour signaux d'entrée les signaux (VCNP; VCN) et sont respectivement alimentés entre les tensions (VNP; VN)
comme alimentation haute et (VN+1; V(N+1)p) comme alimentation basse.
22. Convertisseur selon la revendication 20, caractérisé en ce que les deux interrupteurs (Ks3; K.4) ont le même signal de contrôle et le même signal d'entrée que les deux interrupteurs (K,1; KS2), en ce que l'interrupteur (Ks3) est monté entre la tension de sortie (VNp) et l'électrode négative du condensateur (C(N+l)p) dont l'électrode positive est reliée au signal d'horloge (%V(n+1)p), en ce que l'interrupteur (Ks4) est monté entre la tension de sortie (VN) du circuit multiplicateur (CMN) de la première branche (BI) de l'étage N du convertisseur et l'électrode négative du condensateur (CN+1) dont l'électrode positive est reliée au signal d'horloge (Dn+), et en ce que les deux inverseurs (l(N+1)p IN+1) ont respectivement pour signaux d'entrée les signaux (V(N+1)p; VN+1) et sont respectivement alimentés entre les tensions (VNP; VN)
comme alimentation haute et (VN+1; V(N+1)p) comme alimentation basse.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0209653A FR2843207B1 (fr) | 2002-07-30 | 2002-07-30 | Convertisseur tension/tension a circuits integres. |
| US10/522,738 US7266002B2 (en) | 2002-07-30 | 2003-07-25 | Voltage-voltage converter for integrated circuits |
| AU2003269059A AU2003269059A1 (en) | 2002-07-30 | 2003-07-25 | Voltage-voltage converter for integrated circuits |
| PCT/FR2003/002351 WO2004013949A2 (fr) | 2002-07-30 | 2003-07-25 | Convertisseur tension/tension pour circuits integres. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0209653A FR2843207B1 (fr) | 2002-07-30 | 2002-07-30 | Convertisseur tension/tension a circuits integres. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2843207A1 true FR2843207A1 (fr) | 2004-02-06 |
| FR2843207B1 FR2843207B1 (fr) | 2005-03-04 |
Family
ID=30129529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0209653A Expired - Fee Related FR2843207B1 (fr) | 2002-07-30 | 2002-07-30 | Convertisseur tension/tension a circuits integres. |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7266002B2 (fr) |
| AU (1) | AU2003269059A1 (fr) |
| FR (1) | FR2843207B1 (fr) |
| WO (1) | WO2004013949A2 (fr) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100138146A (ko) * | 2009-06-24 | 2010-12-31 | 삼성전자주식회사 | 고효율의 차지 펌프 |
| EP2378648A1 (fr) * | 2010-04-19 | 2011-10-19 | Nxp B.V. | Circuit de pompe de charge avec réduction du bruit des pics de courant |
| US10008817B2 (en) * | 2011-03-24 | 2018-06-26 | Correlated Magnetics Research, Llc | Electrical adapter system |
| US8702437B2 (en) * | 2011-03-24 | 2014-04-22 | Correlated Magnetics Research, Llc | Electrical adapter system |
| JP2013114711A (ja) * | 2011-11-28 | 2013-06-10 | Toshiba Corp | 電圧生成回路 |
| US8975942B2 (en) | 2012-03-01 | 2015-03-10 | Analog Devices, Inc. | System for a clock shifter circuit |
| US9225253B2 (en) * | 2012-10-23 | 2015-12-29 | Microchip Technology Inc. | High voltage switching linear amplifier and method therefor |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002043232A2 (fr) * | 2000-11-21 | 2002-05-30 | Mosaid Technologies Incorporated | Alimentation a pompe de charge |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2762457B1 (fr) * | 1997-04-16 | 1999-05-28 | Sgs Thomson Microelectronics | Circuit generateur de tension du type pompe de charge |
| KR20040047173A (ko) * | 2002-11-29 | 2004-06-05 | 주식회사 하이닉스반도체 | 노이즈를 감소시킨 전압 발생장치 |
-
2002
- 2002-07-30 FR FR0209653A patent/FR2843207B1/fr not_active Expired - Fee Related
-
2003
- 2003-07-25 AU AU2003269059A patent/AU2003269059A1/en not_active Abandoned
- 2003-07-25 US US10/522,738 patent/US7266002B2/en not_active Expired - Fee Related
- 2003-07-25 WO PCT/FR2003/002351 patent/WO2004013949A2/fr not_active Application Discontinuation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002043232A2 (fr) * | 2000-11-21 | 2002-05-30 | Mosaid Technologies Incorporated | Alimentation a pompe de charge |
Non-Patent Citations (1)
| Title |
|---|
| NAKAGOME ET AL: "An experimental 1.5 V 64-Mb DRAM", IEEE JOURNAL OF SOLID-STATE CIRCUITS, vol. 26, no. 4, April 1991 (1991-04-01), pages 465 - 472, XP002241539 * |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2843207B1 (fr) | 2005-03-04 |
| US20060105586A1 (en) | 2006-05-18 |
| WO2004013949A2 (fr) | 2004-02-12 |
| AU2003269059A8 (en) | 2004-02-23 |
| AU2003269059A1 (en) | 2004-02-23 |
| WO2004013949A3 (fr) | 2004-04-08 |
| US7266002B2 (en) | 2007-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2864271A1 (fr) | Circuit de pompe a charge a rendement eleve, a faible cout | |
| EP1608069B1 (fr) | Procédé de commande d'un interrupteur analogique | |
| EP0591022A1 (fr) | Circuit élévateur de tension de type pompe de charge avec oscillateur bootstrappe | |
| FR2988535A1 (fr) | Circuit de pompage de charge a transistors munis de portes doubles en phase, et procédé de fonctionnement dudit circuit. | |
| WO2004093305A1 (fr) | Hacheur serie a commutation synchrone et faibles pertes | |
| FR3015805A1 (fr) | Hacheur elevateur entrelace a commutation douce | |
| EP1931019B1 (fr) | Convertisseur DC DC elevateur de tension | |
| FR2702317A1 (fr) | Circuit pompe de charge à faible consommation, faible bruit et synthétiseur de fréquence équipé d'un tel circuit. | |
| FR2843207A1 (fr) | Convertisseur tension/tension a circuits integres. | |
| FR3119500A1 (fr) | Synchronisation d'un dispositif électronique | |
| EP0750244B1 (fr) | Circuit générateur de tension négative du type pompe de charge | |
| EP4037174A1 (fr) | Synchronisation d'un dispositif électronique | |
| EP0695035A1 (fr) | Convertisseurs A/N à comparaison multiple utilisant le principe d'interpolation | |
| US10630173B2 (en) | Negative charge pump and audio ASIC with such negative charge pump | |
| CH639804A5 (fr) | Amplificateur dynamique en technologie cmos. | |
| RU2159472C2 (ru) | Устройство для умножения напряжения | |
| EP0678868B1 (fr) | Circuit multiplicateur de tension | |
| FR3088508A1 (fr) | Cellule logique capacitive | |
| EP3579233A1 (fr) | Cellule elementaire et pompes de charges comprenant une telle cellule elementaire | |
| EP0757427B1 (fr) | Circuit générateur de phases pour circuit d'alimentation négative du type pompe de charge | |
| FR2625386A1 (fr) | Amplificateur en cascode modifie | |
| WO2019115916A1 (fr) | Batterie a accumulateurs commutes | |
| EP0928060A1 (fr) | Convertisseur de tension continue à rendement amélioré | |
| EP1433243B1 (fr) | Generateur de haute tension incorpore dans un circuit integre | |
| EP0750397B1 (fr) | Circuit de commutation permettant de fournir sélectivement des tensions de signes différents |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TP | Transmission of property | ||
| PLFP | Fee payment |
Year of fee payment: 14 |
|
| ST | Notification of lapse |
Effective date: 20160331 |