FR2795257A1 - Phase detector for phase locked loop includes calculator calculating input-output products in order to detect phase shift - Google Patents

Phase detector for phase locked loop includes calculator calculating input-output products in order to detect phase shift Download PDF

Info

Publication number
FR2795257A1
FR2795257A1 FR9907558A FR9907558A FR2795257A1 FR 2795257 A1 FR2795257 A1 FR 2795257A1 FR 9907558 A FR9907558 A FR 9907558A FR 9907558 A FR9907558 A FR 9907558A FR 2795257 A1 FR2795257 A1 FR 2795257A1
Authority
FR
France
Prior art keywords
phase
symbol
frequency
input
locked loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR9907558A
Other languages
French (fr)
Inventor
Americo Brajal
Antoine Chouly
Eric Prat
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Priority to FR9907558A priority Critical patent/FR2795257A1/en
Publication of FR2795257A1 publication Critical patent/FR2795257A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • H04B1/7073Synchronisation aspects
    • H04B1/7085Synchronisation aspects using a code tracking loop, e.g. a delay-locked loop
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22Demodulator circuits; Receiver circuits
    • H04L27/227Demodulator circuits; Receiver circuits using coherent demodulation
    • H04L27/2271Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
    • H04L27/2272Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals using phase locked loops

Abstract

The system uses a product derived from input and corresponding output symbols, in order to detect the phase shift. The phase detector is intended for operation in a phase locked loop circuit. It comprises a circuit calculating the products of the type (qm.dm), where qm is the input symbol of the phase detector and dm is the conjugate of the corresponding output symbol (or the conjugate of the decision on this output symbol). The circuit delivers a voltage (wm) which is representative of a phase difference between two products (qm.dm) and (qm-x.dm-x), obtained for two distinct input symbols (qm and qm-x).

Description

DESCRIPTION L'invention concerne un système de transmission comportant un émetteur pour émettre des symboles, et un récepteur comprenant une boucle à verrouillage de phase dotée d'un détecteur de phase qui est destiné à recevoir un symbole d'entrée correspondant à un symbole émis, et qui comporte des moyens de calcul d'un produit dudit symbole d'entrée par le conjugué du symbole émis correspondant.  DESCRIPTION The invention relates to a transmission system comprising a transmitter for transmitting symbols, and a receiver comprising a phase-locked loop provided with a phase detector which is intended to receive an input symbol corresponding to an emitted symbol, and which comprises means for calculating a product of said input symbol by the conjugate of the corresponding transmitted symbol.

L'invention concerne également un récepteur destiné à être utilisé dans un tel système, ainsi qu'un procédé de détection de phase, un procédé de correction de fréquence et un programme d'ordinateur permettant à un récepteur de mettre en oeuvre de tels procédés. The invention also relates to a receiver for use in such a system, as well as a phase detection method, a frequency correction method and a computer program enabling a receiver to implement such methods.

L'invention a notamment des applications dans le domaine de la diffusion de programmes numériques, par câble ou par satellite par exemple, avec voie de retour permettant aux différents utilisateurs de transmettre des données vers une station de tête. The invention has particular applications in the field of broadcasting digital programs, cable or satellite for example, with return path allowing different users to transmit data to a head station.

Une telle boucle à verrouillage de phase est par exemple décrite au chapitre 5.8 du livre "Digital Communication Receivers: Synchronization, Channel estimation and Signal processing" de Heinrich Meyr, Marc Moeneclaey et Stefan A. Fechtel, publié dans la collection "A Wiley-Interscience Publication" aux éditions John Wiley & Sons Inc. Such a phase-locked loop is for example described in chapter 5.8 of the book "Digital Communication Receivers: Synchronization, Channel Estimation and Signal Processing" by Heinrich Meyr, Marc Moeneclaey and Stefan A. Fechtel, published in the "A Wiley-Interscience" collection. Publication "by John Wiley & Sons Inc.

Le détecteur de phase décrit dans cet ouvrage délivre une tension qui est égale à la partie imaginaire du produit du symbole d'entrée du détecteur de phase par le conjugué du symbole émis correspondant. The phase detector described in this work delivers a voltage which is equal to the imaginary part of the product of the input symbol of the phase detector by the conjugate of the corresponding transmitted symbol.

II a en particulier été constaté qu'une telle boucle à verrouillage de phase ne converge pas lorsqu'elle est utilisée dans un système de transmission qui utilise une technique de transmission par étalement de spectre. In particular, it has been found that such a phase-locked loop does not converge when used in a transmission system that uses a spread spectrum transmission technique.

L'invention a notamment pour but de proposer un autre détecteur de phase qui permet en particulier la convergence de la boucle à verrouillage de phase dans un système de transmission qui utilise une technique de transmission par étalement de spectre. The object of the invention is in particular to propose another phase detector which, in particular, allows the convergence of the phase-locked loop in a transmission system which uses a spread spectrum transmission technique.

Pour cela, un système de transmission et un récepteur selon l'invention et tels que décrits dans le paragraphe introductif sont caractérisés en ce que ledit détecteur de phase comporte des moyens pour délivrer une tension représentative d'un écart de phase entre deux produits obtenus pour deux symboles d'entrée distincts. For this, a transmission system and a receiver according to the invention and as described in the introductory paragraph are characterized in that said phase detector comprises means for delivering a voltage representative of a phase difference between two products obtained for two separate entry symbols.

De même un procédé de détection de phase selon l'invention est caractérisé en ce qu'il délivre une tension représentative d'un écart de phase entre deux produits obtenus pour deux symboles d'entrée distincts. Et un procédé de correction en fréquence selon l'invention est caractérisé en ce que l'étape de détection de phase délivre une tension représentative d'un écart de phase entre deux produits obtenus pour deux symboles d'entrée distincts. Enfin un programme d'ordinateur selon l'invention est caractérisé en ce qu'il permet à un récepteur de mettre en aeuvre les procédés selon l'invention. Similarly, a phase detection method according to the invention is characterized in that it delivers a voltage representative of a phase difference between two products obtained for two distinct input symbols. And a frequency correction method according to the invention is characterized in that the phase detection step delivers a voltage representative of a phase difference between two products obtained for two distinct input symbols. Finally, a computer program according to the invention is characterized in that it allows a receiver to implement the methods according to the invention.

L'invention sera mieux comprise et d'autres détails apparaîtront dans la description qui va suivre en regard des dessins annexés qui sont donnés à titre d'exemples non limitatifs et dans lesquels: - la figure 1 représente une boucle à verrouillage de phase selon l'invention, - la figure 2 représente un exemple de système de transmission selon l'invention, - la figure 3 représente un exemple de récepteur selon l'invention, - la figure 4 est un organigramme résumant les différentes étapes d'un exemple de procédé de correction de fréquence selon l'invention. The invention will be better understood and other details will appear in the description which follows with reference to the accompanying drawings which are given by way of non-limiting examples and in which: FIG. 1 represents a phase-locked loop according to FIG. FIG. 2 represents an example of a transmission system according to the invention; FIG. 4 is a flowchart summarizing the various steps of an exemplary method; FIG. frequency correction device according to the invention.

L'invention a notamment pour but de proposer un détecteur de phase qui permet en particulier la convergence d'une boucle à verrouillage de phase dans un système de transmission qui utilise une technique de transmission par étalement de spectre. In particular, the object of the invention is to propose a phase detector that allows in particular the convergence of a phase-locked loop in a transmission system that uses a spread spectrum transmission technique.

Dans la suite de la description on rappelle seulement les notions d'étalement de spectre qui sont nécessaires à la compréhension de l'invention. Pour plus de détails on pourra par exemple se reporter au paragraphe 1.2 du livre de Samuel C. YANG intitulé "CDMA RF system engineering" publié aux éditions Artech House Inc. en 1998. In the remainder of the description, only the notions of spread spectrum that are necessary for the understanding of the invention are recalled. For more details we can for example refer to paragraph 1.2 of the book by Samuel C. YANG entitled "CDMA RF system engineering" published by Artech House Inc. in 1998.

A l'émission l'étalement de spectre est effectué pour un utilisateur donné en multipliant chaque symbole à transmettre d", par un code qui est une séquence de L chips ck (k=0,...,L-1) qui vérifient notamment Ck.Ck=1. A la réception, le signal reçu r(t) est échantillonné à la fréquence chie 1/Tc. Dans la suite de la description les échantillons obtenus pour un utilisateur sont notés r,,k. Si on note of.Tc l'écart en fréquence, normalisé par rapport à la fréquence chip, et relatif à l'émetteur, le déphasage avec lequel l'échantillon r,,k est reçu s'écrit rp,,k <I≥</I> 27c.Af.Tc.(m.L <I>+ k).</I> At the transmission the spread spectrum is performed for a given user by multiplying each symbol to be transmitted d ", by a code which is a sequence of L chips ck (k = 0, ..., L-1) which verify especially Ck.Ck = 1. At the reception, the received signal r (t) is sampled at the frequency chie 1 / Tc. In the following description the samples obtained for a user are denoted r ,, k. of.Tc the deviation in frequency, normalized with respect to the chip frequency, and relative to the emitter, the phase difference with which the sample r ,, k is received is written rp ,, k <I≥ </ I > 27c.Af.Tc. (mL <I> + k). </ I>

Donc

Figure img00020031

si l'on néglige le bruit. So
Figure img00020031

if we neglect the noise.

L'opération de désétalement de spectre consiste à multiplier chaque échantillon r,m,k par le chip c, et à additionner les produits obtenus pour une valeur de m fixée et pour k variant de 0 à L-1. Si l'on néglige le bruit et l'interférence intersymbole qui est assimilable à un bruit gaussien, on obtient ainsi un symbole reçu pm qui vérifie:

Figure img00020040

c'est-à-dire:
Figure img00020042

Les boucles à verrouillage de phase selon l'art antérieur utilisent un détecteur de phase qui délivre en boucle ouverte une tension vm telle que: Vm In 1(d. .@7'm ) où Im(z) est la partie imaginaire du nombre complexe z, p'R, est le symbole d'entrée de la boucle à verrouillage de phase, et dm est le conjugué du symbole émis correspondant au symbole p'r,, (ou le conjugué de l'estimation du symbole émis correspondant au symbole d'entrée p'R, lorsque le symbole émis n'est pas connu). The spectrum despreading operation consists of multiplying each sample r, m, k by the chip c, and adding the products obtained for a fixed value of m and for k varying from 0 to L-1. If we neglect noise and intersymbol interference that is comparable to a Gaussian noise, we get a received symbol pm that checks:
Figure img00020040

that is to say:
Figure img00020042

The phase-locked loops according to the prior art use a phase detector which delivers in an open loop a voltage vm such that: Vm In 1 (d · @ 7'm) where Im (z) is the imaginary part of the number complex z, p'R, is the input symbol of the phase-locked loop, and dm is the conjugate of the transmitted symbol corresponding to the symbol p'r ,, (or the conjugate of the estimate of the transmitted symbol corresponding to the entry symbol p'R, when the emitted symbol is not known).

Dans un système de transmission par étalement de spectre, pR, est donné par l'équation (1). Si p,n=p',n, l'équation (2) s'écrit alors:

Figure img00030017

Une telle boucle à verrouillage de phase ne peut pas converger à cause du terme 27r.df.Tc.m.L qui dépend de m. In a spread spectrum transmission system, pR, is given by equation (1). If p, n = p ', n, then equation (2) is written:
Figure img00030017

Such a phase locked loop can not converge because of the term 27r.df.Tc.mL which depends on m.

Sur la figure 1 on a représenté un exemple de boucle à verrouillage de phase selon l'invention. Cette boucle à verrouillage de phase comporte un multiplicateur 1 pour corriger la phase d'un symbole p'm appliqué en entrée de la boucle à verrouillage de phase. Ce multiplicateur 1 multiplie le symbole d'entrée p', par une exponentielle

Figure img00030021

où qm est une estimation de la phase à corriger, et délivre un symbole q, qui vérifie
Figure img00030025

Le symbole q, est appliqué en entrée d'un détecteur de phase 2 selon l'invention. Le détecteur de phase 2 délivre une tension w, qui commande un oscillateur numérique 3 par l'intermédiaire d'un filtre 4. L'oscillateur numérique 4 délivre une exponentielle
Figure img00030030

qui est appliquée au multiplicateur 1. FIG. 1 shows an example of a phase-locked loop according to the invention. This phase-locked loop comprises a multiplier 1 for correcting the phase of a symbol p'm applied at the input of the phase-locked loop. This multiplier 1 multiplies the input symbol p 'by an exponential
Figure img00030021

where qm is an estimate of the phase to be corrected, and delivers a symbol q, which verifies
Figure img00030025

The symbol q is applied at the input of a phase detector 2 according to the invention. The phase detector 2 delivers a voltage w, which controls a digital oscillator 3 via a filter 4. The digital oscillator 4 delivers an exponential
Figure img00030030

which is applied to the multiplier 1.

Conformément à l'invention la tension w, est représentative d'un écart de phase entre deux produits (qm.dm') et (qm_X.dm_X') obtenus pour deux symboles d'entrée distincts du détecteur de phase, q, et q,-x. A titre d'exemple, on choisit: w = sin[arg(qm.dm*) - arg(qm-.r .d,n-,r@ )] où sin indique la fonction sinus, et arg(z) est l'argument du nombre complexe z. En boucle ouverte, qm=p'm. Si p', est donné par l'équation (1) on obtient alors: w. = sin[t27r.Af.Tc.(m.L) <I>+</I> n.Af .Tc.(L -1)}- {27r.Of.Tc.(m <I>-</I> x)l <I>+</I> 7r.Of.Tc.(L -1)}] c'est-à-dire:

Figure img00030060
According to the invention the voltage w is representative of a phase difference between two products (qm.dm ') and (qm_X.dm_X') obtained for two input symbols distinct from the phase detector, q, and q -x. For example, we choose: w = sin [arg (qm.dm *) - arg (qm-.r .d, n-, r @)] where sin indicates the function sine, and arg (z) is the argument of the complex number z. In open loop, qm = p'm. If p ', is given by equation (1) we obtain then: w. = sin [t27r.Af.Tc. (mL) <I> + </ I> n.Af.Tc. (L -1)} - {27r.Of.Tc. (m <I> - </ I> x) l <I> + </ I> 7r.Of.Tc. (L -1)}] that is to say:
Figure img00030060

w", <SEP> = <SEP> sin[27r.Af<I>.Tc(m-L <SEP> - <SEP> (m <SEP> - <SEP> x)L)] <SEP> z- <SEP> 2n.Af.Tc.L.x</I> <SEP> si <SEP> <I>-</I>
<tb> <I> < <SEP> Of <SEP> .Tc.L.x <SEP> < </I>
<tb> c'est-à-dire <SEP> si
<tb> <I>- <SEP> 1 <SEP> < <SEP> OfIs <SEP> < <SEP> 1</I> <SEP> où <SEP> 1/Ts <SEP> est <SEP> la <SEP> fréquence <SEP> symbole.
<tb> 2x <SEP> 2x La boucle à verrouillage de phase selon l'invention fonctionne donc pour un écart en fréquence normalisé par rapport à la fréquence symbole, dont la valeur maximum est

Figure img00030064

On obtient une valeur maximale de (df .Ts)m,, pour x=1. Cette valeur maximale est égale à 50%. Sur la figure 2 on a représenté un exemple de système de transmission selon l'invention. Ce système de transmission comporte une pluralité d'émetteurs 10 qui émettent des données vers un récepteur 12 par l'intermédiaire d'un média de transmission 14. II peut s'agir par exemple d'une voie montante dans un système de diffusion de programmes par satellite ou par câble. Les terminaux de ce type de systèmes sont destinés au grand public. II est donc important de réduire au maximum leur prix de revient. Pour cela, il est notamment avantageux d'utiliser des oscillateurs locaux de faible prix pour générer les fréquences porteuses à utiliser pour les transmissions montantes. Les oscillateurs locaux de faible prix sont imprécis: typiquement on utilise des oscillateurs dont la précision varie entre 1 ppm (de l'anglais "part per million") et 10 ppm. L'erreur qui en résulte sur la fréquence porteuse générée est proportionnelle à la fréquence porteuse. Cette erreur est donc d'autant plus gênante que les fréquences utilisées sont élevées. A titre d'exemple, dans les systèmes de transmission par satellite qui utilisent la bande de fréquences 20Ghz- 30Ghz pour les transmissions montantes, l'écart en fréquence obtenu pour un oscillateur local ayant une précision de 1 ppm peut atteindre 30kHz (c'est- à-dire que pour une fréquence symbole 1/Ts de 100kHz, l'écart de fréquence normalisé par rapport à la fréquence symbole est de 30%). w ", <SEP> = <SEP> sin [27r.Af <I> .Tc (mL <SEP> - <SEP> (m <SEP> - <SEP> x) L)] <SEP> z- <SEP > 2n.Af.Tc.Lx </ I><SEP> if <SEP><I> - </ I>
<tb><I><<SEP> Of <SEP> .Tc.Lx <SEP><</I>
<tb> that is, <SEP> if
<tb><I> - <SEP> 1 <SEP><SEP> OfIs <SEP><<SEP> 1 </ I><SEP> where <SEP> 1 / Ts <SEP> is <SEP><SEP> frequency <SEP> symbol.
<tb> 2x <SEP> 2x The phase-locked loop according to the invention thus operates for a standardized frequency deviation with respect to the symbol frequency, the maximum value of which is
Figure img00030064

We obtain a maximum value of (df .Ts) m ,, for x = 1. This maximum value is equal to 50%. FIG. 2 shows an example of a transmission system according to the invention. This transmission system comprises a plurality of transmitters 10 which transmit data to a receiver 12 via a transmission medium 14. It may be for example an uplink in a program broadcasting system by satellite or cable. The terminals of this type of system are intended for the general public. It is therefore important to minimize their cost price. For this, it is particularly advantageous to use low-cost local oscillators to generate the carrier frequencies to be used for uplink transmissions. The local oscillators of low price are imprecise: typically one uses oscillators whose precision varies between 1 ppm (of English "part per million") and 10 ppm. The resulting error on the generated carrier frequency is proportional to the carrier frequency. This error is therefore all the more troublesome that the frequencies used are high. For example, in satellite transmission systems that use the 20Ghz-30Ghz frequency band for uplink transmissions, the frequency deviation obtained for a local oscillator having an accuracy of 1 ppm can reach 30 kHz (that is that is, for a symbol frequency 1 / Ts of 100 kHz, the standard frequency deviation with respect to the symbol frequency is 30%).

Une solution pour réduire cet écart de fréquence normalisé est d'utiliser un technique de transmission par étalement de spectre. En effet la technique d'étalement de spectre consiste à ajouter L transitions dans un symbole. On passe donc d'une durée symbole de Ts à une durée chip Tc égale à Ts/L. L'écart en fréquence normalisé est donc divisé par L. One solution for reducing this standardized frequency difference is to use a spread spectrum transmission technique. Indeed, the spread spectrum technique consists in adding L transitions in a symbol. We thus go from a symbol duration of Ts to a chip duration Tc equal to Ts / L. The standardized frequency difference is therefore divided by L.

A la réception, l'écart en fréquence relatif à chaque émetteur doit être corrigé. Pour cela, on utilise une boucle à verrouillage de phase telle que représentée sur la figure 1. Afin de réduire le temps de convergence de la boucle à verrouillage de phase (qui est d'autant plus important que l'écart en fréquence normalisé est élevé) on utilise, en amont de la boucle à verrouillage de phase, un estimateur de fréquence et des moyens de correction de fréquence. Ainsi la boucle à verrouillage de phase n'a à corriger qu'une erreur résiduelle. At reception, the frequency difference relative to each transmitter must be corrected. For this purpose, a phase-locked loop is used as shown in FIG. 1. In order to reduce the convergence time of the phase-locked loop (which is all the more important as the standardized frequency difference is high) ) a frequency estimator and frequency correction means are used upstream of the phase-locked loop. Thus the phase locked loop only has to correct a residual error.

Sur la figure 3 on a représenté un exemple de récepteur 12 selon l'invention. Ce récepteur 12 comporte des moyens 20 pour transposer le signal reçu r(t) en bande de base, un échantillonneur 22 pour échantillonner le signal en bande de base à la fréquence chip 1/Tc, un filtre 24 pour filtrer le signal échantillonné autour de zéro, des moyens 26 de désétalement de spectre qui délivrent des symboles p," appelés symboles reçus, un estimateur de fréquence 28 pour estimer l'erreur de fréquence Âf.Tc sur les symboles reçus pR, et un correcteur de fréquence 30 pour corriger l'erreur estimée. Le symbole corrigé p'", est ensuite appliqué à une boucle à verrouillage de phase 40 selon l'invention pour corriger l'erreur de phase résiduelle. La sortie de la boucle à verrouillage de phase est reliée à un dispositif 50 de décision à seuil qui prend une décision dm sur le symbole reçu. Et le dispositif de décision à seuil 50 est relié à des moyens classiques 60 de décodage de canal qui délivrent les données finales. L'estimateur de fréquence 28 est par exemple constitué par l'un des estimateurs décrit dans l'article "Feedforward estimation for PSK: a tutorial review" de Michele Morelli et Umberto Mengali, publié dans la revue European Transactions on communications, voume9, n 2, mars - avril 1998. FIG. 3 shows an exemplary receiver 12 according to the invention. This receiver 12 comprises means 20 for transposing the received signal r (t) into a baseband, a sampler 22 for sampling the baseband signal at the chip 1 / Tc frequency, a filter 24 for filtering the sampled signal around zero, spectrum despreading means 26 which outputs p symbols, called received symbols, a frequency estimator 28 for estimating the frequency error Δf.Tc on the received symbols pR, and a frequency corrector 30 for correcting the frequency The corrected symbol p '"is then applied to a phase locked loop 40 of the invention to correct the residual phase error. The output of the phase locked loop is connected to a threshold decision device 50 which makes a decision dm on the received symbol. And the threshold decision device 50 is connected to conventional channel decoding means 60 which outputs the final data. The frequency estimator 28 is for example constituted by one of the estimators described in the article "Feedforward estimation for PSK: a tutorial review" by Michele Morelli and Umberto Mengali, published in the journal European Transactions on Communications, voume9, n 2, March - April 1998.

Sur la figure 4 on a résumé sous forme d'organigramme les différentes étapes d'un procédé de correction en fréquence selon l'invention. Ce procédé comporte une étape 100 d'estimation de fréquence pour estimer une erreur en fréquence af.Tc sur un symbole reçu p,n, une étape 110 de correction de fréquence pour corriger cette erreur de fréquence Âf.Tc (cette étape 110 consiste à multiplier le symbole reçu p, par une exponentielle e-j"-Âf" <I>),</I> et une étape 120 de verrouillage de phase pour corriger l'erreur résiduelle (Af <I>-</I> Âf <I>)</I> sur le symbole

Figure img00050029

L'invention n'est pas limitée aux systèmes de diffusion par câble ou satellite qui ont été décrits ici à titre d'exemple. Elle est en particulier applicable à tout type de système de transmission qui utilise une technique de transmission par étalement de spectre. FIG. 4 summarizes in a flowchart the various steps of a frequency correction method according to the invention. This method comprises a frequency estimation step 100 for estimating a frequency error af.Tc on a received symbol p, n, a frequency correction step 110 for correcting this frequency error Δf.Tc (this step 110 consists of multiply the received symbol p by an exponential ej "-f"<I>,</I> and a phase-lock step 120 to correct the residual error (Af <I> - </ I> Af <I >) </ I> on the symbol
Figure img00050029

The invention is not limited to cable or satellite broadcast systems which have been described here by way of example. It is particularly applicable to any type of transmission system that uses a spread spectrum transmission technique.

Claims (10)

REVENDICATIONS 1. Système de transmission comportant un émetteur (10) pour émettre des symboles, et un récepteur (12) comprenant une boucle à verrouillage de phase dotée d'un détecteur de phase (2) qui est destiné à recevoir un symbole d'entrée (qm) correspondant à un symbole émis (dm), et qui comporte des moyens de calcul d'un produit dudit symbole d'entrée par le conjugué du symbole émis correspondant (dm.), caractérisé en ce que ledit détecteur de phase comporte des moyens pour délivrer une tension (wm) représentative d'un écart de phase entre deux produits obtenus pour deux symboles d'entrée distincts.A transmission system comprising a transmitter (10) for transmitting symbols, and a receiver (12) comprising a phase locked loop provided with a phase detector (2) which is adapted to receive an input symbol ( qm) corresponding to an emitted symbol (dm), and which comprises means for calculating a product of said input symbol by the conjugate of the corresponding transmitted symbol (dm.), characterized in that said phase detector comprises means to provide a voltage (wm) representative of a phase difference between two products obtained for two distinct input symbols. 2. Système de transmission selon la revendication 1, caractérisé en ce qu'il utilise une technique de transmission à étalement de spectre (26), et en ce que ledit récepteur comporte des moyens (26) de désétalement de spectre en amont dudit détecteur de phase.2. Transmission system according to claim 1, characterized in that it uses a spread spectrum transmission technique (26), and in that said receiver comprises means (26) spectrum despreading upstream of said detector of phase. 3. Système de transmission selon la revendication 1, caractérisé en ce qu'il comporte, en amont dudit détecteur de phase, un estimateur de fréquence (28) pour estimer une erreur en fréquence relative audit émetteur, et un correcteur de fréquence (30) pour corriger ladite erreur de fréquence.3. Transmission system according to claim 1, characterized in that it comprises, upstream of said phase detector, a frequency estimator (28) for estimating a frequency error relative to said transmitter, and a frequency corrector (30). to correct said frequency error. 4. Récepteur (12) comprenant une boucle à verrouillage de phase dotée d'un détecteur de phase (2) qui est destiné à recevoir un symbole d'entrée (qm) correspondant à un symbole émis(dm), et qui comporte des moyens de calcul d'un produit dudit symbole d'entrée par le conjugué du symbole émis correspondant, caractérisé en ce que ledit détecteur de phase comporte des moyens pour délivrer une tension (w,) représentative d'un écart de phase entre deux produits obtenus pour deux symboles d'entrée distincts.A receiver (12) comprising a phase locked loop having a phase detector (2) for receiving an input symbol (qm) corresponding to an emitted symbol (dm) and having means for calculating a product of said input symbol by the conjugate of the corresponding transmitted symbol, characterized in that said phase detector comprises means for delivering a voltage (w,) representative of a phase difference between two products obtained for two separate entry symbols. 5. Récepteur selon la revendication 4, caractérisé en ce qu'il comporte, en amont de ladite boucle à verrouillage de phase, un estimateur de fréquence (28) pour estimer une erreur en fréquence relative audit émetteur, et un correcteur de fréquence (30) pour corriger ladite erreur de fréquence.5. Receiver according to claim 4, characterized in that it comprises, upstream of said phase-locked loop, a frequency estimator (28) for estimating a frequency error relative to said transmitter, and a frequency corrector (30). ) to correct said frequency error. 6. Procédé de détection de phase à partir d'un symbole (q,) correspondant à un symbole émis (dm), comportant une étape de calcul d'un produit dudit symbole d'entrée par le conjugué du symbole émis correspondant, caractérisé en ce qu'il délivre une tension (w,) représentative d'un écart de phase entre deux produits obtenus pour deux symboles d'entrée distincts.A method of phase detection from a symbol (q,) corresponding to a transmitted symbol (dm), comprising a step of calculating a product of said input symbol by the conjugate of the corresponding transmitted symbol, characterized in it delivers a voltage (w,) representative of a phase difference between two products obtained for two distinct input symbols. 7. Procédé de correction en fréquence pour corriger au niveau d'un récepteur une erreur en fréquence relative à un émetteur, ledit procédé comportant une étape de verrouillage de phase (120) qui comprend notamment une étape de détection de phase calculant à partir d'un symbole d'entrée (q,) correspondant à un symbole émis (d,), un produit dudit symbole d'entrée par le conjugué du symbole émis correspondant, caractérisé en ce que ladite étape de détection de phase délivre une tension (w,) représentative d'un écart de phase entre deux produits obtenus pour deux symboles d'entrée distincts.A frequency correction method for correcting at a receiver a frequency error relating to a transmitter, said method comprising a phase-locking step (120) which notably comprises a phase detection step calculating from an input symbol (q,) corresponding to a transmitted symbol (d,), a product of said input symbol by the conjugate of the corresponding transmitted symbol, characterized in that said phase detection step outputs a voltage (w, ) representative of a phase difference between two products obtained for two distinct input symbols. 8. Procédé de correction en fréquence selon la revendication 8, caractérisé en ce qu'il comporte, en amont de ladite étape de verrouillage de phase, une étape d'estimation de fréquence (100) pour estimer une erreur en fréquence relative audit émetteur, et une étape de correction de fréquence (110) pour corriger ladite erreur de fréquence.8. frequency correction method according to claim 8, characterized in that it comprises, upstream of said phase lock step, a frequency estimation step (100) for estimating a frequency error relative to said transmitter, and a frequency correction step (110) for correcting said frequency error. 9. Programme d'ordinateur permettant à un récepteur de mettre en oeuvre un procédé de correction en fréquence pour corriger une erreur en fréquence relative à un émetteur, ledit procédé comportant une étape de verrouillage de phase qui comprend notamment une étape de détection de phase calculant à partir d'un symbole d'entrée correspondant à un symbole émis, un produit dudit symbole d'entrée par le conjugué du symbole émis correspondant, caractérisé en ce que ladite étape de détection de phase délivre une tension représentative d'un écart de phase entre deux produits obtenus pour deux symboles d'entrée distincts.9. Computer program enabling a receiver to implement a frequency correction method for correcting a frequency error relating to a transmitter, said method comprising a phase-locking step which notably comprises a phase detection step calculating from an input symbol corresponding to a transmitted symbol, a product of said input symbol by the conjugate of the corresponding transmitted symbol, characterized in that said phase detection step delivers a voltage representative of a phase difference between two products obtained for two distinct entry symbols. 10. Programme d'ordinateur selon la revendication 9, caractérisé en ce que ledit procédé de correction en fréquence comporte, en amont de ladite étape de verrouillage de phase, une étape d'estimation de fréquence pour estimer une erreur en fréquence relative audit émetteur, et une étape de correction de fréquence pour corriger ladite erreur de fréquence.10. Computer program according to claim 9, characterized in that said frequency correction method comprises, upstream of said phase-locking step, a frequency estimation step for estimating a frequency error relating to said transmitter, and a frequency correction step for correcting said frequency error.
FR9907558A 1999-06-15 1999-06-15 Phase detector for phase locked loop includes calculator calculating input-output products in order to detect phase shift Withdrawn FR2795257A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR9907558A FR2795257A1 (en) 1999-06-15 1999-06-15 Phase detector for phase locked loop includes calculator calculating input-output products in order to detect phase shift

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9907558A FR2795257A1 (en) 1999-06-15 1999-06-15 Phase detector for phase locked loop includes calculator calculating input-output products in order to detect phase shift

Publications (1)

Publication Number Publication Date
FR2795257A1 true FR2795257A1 (en) 2000-12-22

Family

ID=9546811

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9907558A Withdrawn FR2795257A1 (en) 1999-06-15 1999-06-15 Phase detector for phase locked loop includes calculator calculating input-output products in order to detect phase shift

Country Status (1)

Country Link
FR (1) FR2795257A1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4627079A (en) * 1983-11-07 1986-12-02 Hughes Aircraft Company Method and apparatus for acquiring and tracking a communications signal
US5659573A (en) * 1994-10-04 1997-08-19 Motorola, Inc. Method and apparatus for coherent reception in a spread-spectrum receiver
WO1997037437A1 (en) * 1996-03-29 1997-10-09 Qualcomm Incorporated Frequency tracking for communication signals using m-ary orthogonal walsh modulation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4627079A (en) * 1983-11-07 1986-12-02 Hughes Aircraft Company Method and apparatus for acquiring and tracking a communications signal
US5659573A (en) * 1994-10-04 1997-08-19 Motorola, Inc. Method and apparatus for coherent reception in a spread-spectrum receiver
WO1997037437A1 (en) * 1996-03-29 1997-10-09 Qualcomm Incorporated Frequency tracking for communication signals using m-ary orthogonal walsh modulation

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
MEYR ET AL (EDS.): "Digital Communication Receivers", 1998, WILEY & SONS, NEW YORK, US, XP002133451 *
MORELLI M ET AL: "FEEDFORWARD FREQUENCY ESTIMATION FOR PSK: A TUTORIAL REVIEW", EUROPEAN TRANSACTIONS ON TELECOMMUNICATIONS,IT,EUREL PUBLICATION, MILANO, vol. 9, no. 2, 1 March 1998 (1998-03-01), pages 103 - 116, XP000751909, ISSN: 1124-318X *

Similar Documents

Publication Publication Date Title
EP0709980B1 (en) Frequency synchronisation for OFDM system
EP0580216B1 (en) System and receiver for orthogonal frequency division multiplexed signals provided with a frequency synchronisation circuit
EP3190711B1 (en) Rf receiver with frequency tracking
EP1835630A1 (en) Method for minimising leakage signals in full-duplex systems and a corresponding device
EP0802656A2 (en) Digital signal with several reference blocks, for channel estimation; methods of channel estimation and corresponding receivers
EP0709959B1 (en) Correction of a frequency offset
EP2221981B1 (en) Method for estimating a carrier frequency shift in a telecommunication signal receiver, especially a mobile device
EP2732592A1 (en) Method and module for estimating frequency bias in a digital-telecommunications system
EP2301184A1 (en) Method of tracking the phase of a signal modulated by continuous-phase modulation and synchronization device implementing the method
US7315588B2 (en) System and method for enhanced acquisition for large frequency offsets and poor signal to noise ratio
EP1418724A1 (en) Method and modem for synchronisation and phase tracking
EP0705513B1 (en) Digital signal demodulation method and device
EP1081855B1 (en) Synchronization method and apparatus of a communication receiver
FR2795257A1 (en) Phase detector for phase locked loop includes calculator calculating input-output products in order to detect phase shift
EP1094631A1 (en) Quest for the optimum sampling point in a TDMA packet transmission system
EP1142147B1 (en) Method for receiving spectrum spread signals with frequency offset correction
FR2672454A1 (en) COHERENT DEMODULATION METHOD FOR PHASE DISPLACEMENT MODULATION AND DEVICE FOR IMPLEMENTING SAID METHOD.
FR2888076A1 (en) METHOD FOR AUTOMATIC CORRECTION OF SPECTRAL INVERSION IN A DEMODULATOR AND DEVICE FOR CARRYING OUT THE METHOD
EP0648037B1 (en) Baseband phase tracking
FR2859055A1 (en) Radio frequency OFDM quadrature channel coding/decoding method having calibration phased prior transposition and inverse amplitude/opposite phase applied Fourier transform output
EP2146457A1 (en) Method for temporal synchronisation of a digital signal, corresponding device and computer program product.
EP1513310A1 (en) Method and device for correcting the carrier frequency offset of a single carrier quadrature continuous modulated signal
EP2351305A2 (en) Multi state with continuous phase modulation process and transmitter for this procces
FR3059183A1 (en) OPTIMIZED DEMODULATION OF RDS SIGNALS IN DIGITAL RADIO
EP2958244B1 (en) Auto-adaptive demodulation method for quasi-orthogonal signals, demodulation unit and radio signal receiver

Legal Events

Date Code Title Description
ST Notification of lapse