FR2784802A1 - Transistor bipolaire a heterojonction et procede pour fabriquer un tel transistor - Google Patents
Transistor bipolaire a heterojonction et procede pour fabriquer un tel transistor Download PDFInfo
- Publication number
- FR2784802A1 FR2784802A1 FR9812942A FR9812942A FR2784802A1 FR 2784802 A1 FR2784802 A1 FR 2784802A1 FR 9812942 A FR9812942 A FR 9812942A FR 9812942 A FR9812942 A FR 9812942A FR 2784802 A1 FR2784802 A1 FR 2784802A1
- Authority
- FR
- France
- Prior art keywords
- layer
- emitter
- region
- contact
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 title claims abstract description 59
- 229910052581 Si3N4 Inorganic materials 0.000 title claims abstract description 56
- 229910005540 GaP Inorganic materials 0.000 title claims description 32
- 238000005530 etching Methods 0.000 title abstract 4
- 238000000034 method Methods 0.000 claims abstract description 29
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 55
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 53
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 35
- 229910052738 indium Inorganic materials 0.000 claims description 33
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 claims description 31
- 230000007797 corrosion Effects 0.000 claims description 26
- 238000005260 corrosion Methods 0.000 claims description 26
- 238000002161 passivation Methods 0.000 claims description 26
- 239000002019 doping agent Substances 0.000 claims description 14
- 238000000407 epitaxy Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 9
- 239000003518 caustics Substances 0.000 claims description 8
- 230000000873 masking effect Effects 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052733 gallium Inorganic materials 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 19
- 229920002120 photoresistant polymer Polymers 0.000 description 16
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 9
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000000243 solution Substances 0.000 description 7
- 230000008021 deposition Effects 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 5
- 230000006798 recombination Effects 0.000 description 4
- 238000005215 recombination Methods 0.000 description 4
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910000673 Indium arsenide Inorganic materials 0.000 description 2
- 239000010953 base metal Substances 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- BOXDGARPTQEUBR-UHFFFAOYSA-N azane silane Chemical compound N.[SiH4] BOXDGARPTQEUBR-UHFFFAOYSA-N 0.000 description 1
- SWXQKHHHCFXQJF-UHFFFAOYSA-N azane;hydrogen peroxide Chemical compound [NH4+].[O-]O SWXQKHHHCFXQJF-UHFFFAOYSA-N 0.000 description 1
- MKTJTLRLXTUJCM-UHFFFAOYSA-N azanium;hydrogen peroxide;hydroxide Chemical compound [NH4+].[OH-].OO MKTJTLRLXTUJCM-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- -1 for example Chemical compound 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 235000011149 sulphuric acid Nutrition 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
Ce transistor comprend une couche de région de collecteur (16) en arséniure de gallium, une couche de région de base (18) en arséniure de gallium disposée au-dessus de la couche (16), une couche de région d'émetteur (20) en phosphure d'indium et de gallium disposée sur la couche de région de base (18), une couche de région de contact d'émetteur (22) en arséniure de gallium disposée sur une partie de la couche d'émetteur, une couche de nitrure de silicium (32) déposée sur la couche de région d'émetteur et sur les couches (20, 22) et un contact électrique traversant servant à établir un contact physique avec une partie sous-jacente de la couche de région de base.Application notamment à la fabrication d'un transistor bipolaire à hétérojonction.
Description
<Desc/Clms Page number 1>
TRANSISTOR BIPOLAIRE A HETEROJONCTION ET PROCEDE POUR
FABRIQUER UN TEL TRANSISTOR
La présente invention concerne d'une manière générale des transistors bipolaires à hétérojonction (HBT) et des procédés pour former de tels transistors et plus particulièrement des transistors bipolaires à hétérojonction ayant des régions d'émetteur en phosphure d'indium et de gallium (InGaP).
FABRIQUER UN TEL TRANSISTOR
La présente invention concerne d'une manière générale des transistors bipolaires à hétérojonction (HBT) et des procédés pour former de tels transistors et plus particulièrement des transistors bipolaires à hétérojonction ayant des régions d'émetteur en phosphure d'indium et de gallium (InGaP).
Comme cela est connu dans la technique, des transistors bipolaires à hétérojonction (HBT) ont été utilisés dans une gamme étendue d'applications. Les transistors HBT du groupe III-V, comme par exemple des transistors HBT à base d'arseniure de gallium (GaAs) sont particulièrement appropriés pour être utilisés dans des applications à micro-ondes de grande puissance, comme par exemple des amplificateurs de micro-ondes à grande puissance. Un transistor HBT de type NPN comprend un substrat semi-isolant en GaAs sur lequel on a fait croître, par épitaxie, une suite de couches sur-jacentes III-V, à savoir respectivement une couche sous-collecteur de type N+, une couche de collecteur de type N-, une couche de base de type P+ fortement dopée et relativement mince, et une couche d'émetteur de type N à bande interdite élevée formant une hétérojonction avec la couche de base, et une couche de contact d'émetteur de type N+. La couche de contact d'émetteur de type N+ peut être formée de GaAs ou de InGaAs. La couche d'émetteur du type à bande interdite élevée peut être formée d'arseniure d'aluminium et de gallium (AlGaAs) ou de phosphure d'indium et de gallium (InGaP).
Dans un type d'application à un amplificateur à micro-ondes de grande puissance, il serait souhaitable que
<Desc/Clms Page number 2>
le transistor HBT à base de GaAs délivre un courant ayant une intensité aussi élevée que possible avec des densités de courant d'émetteur s'étageant entre 50 et 300 kA/cm2. Cependant, un fonctionnement à ces densités de courant conduit à une forte réduction du gain en courant ss. L'un des facteurs principaux contribuant à la réduction de P est la formation intensifiée de défauts avec recombinaison et un déplacement des défauts au niveau de la périphérie de l'émetteur. Pour traiter ce problème, on a utilisé une couche ou un rebord mince de passivation AlGaAs pour réduire la recombinaison des paires électron-trou au niveau de la périphérie de l'émetteur comme cela est décrit dans "Characterization of Bias-Stressed Carbon-Doped GaAs/AlGaAs Power Heterojunction Bipolar Transistors", de T. Henderson, D. Hill, W. Liu, D. Costa, H.F. Chaud, T.S. Kim et A.
Khatibzadeh, publié dans International Electron Device Meeting Technical Digest, IEDM, 1994, pages 187-190 et "A Model To Monitor The Current Gain Long-Term Instability in AlGaAs/GaAs HBTs Based On Noise and Leakage Current Characteristics" de J. J. Liou, C.I. Haung et J. Barrette, publié dans Solid State Electronics, volume 38, N 4,1995, pages 761-765.
Comme indiqué précédemment, la couche d'émetteur de type N à bande interdite élevée est de façon typique du AlGaAs ou du InGaP. InGaP est un choix plus approprié pour le matériau de la couche de passivation d'émetteur à bande interdite élevée ou d'un rebord en raison de sa discontinuité élevée de la bande de valence avec le GaAs (environ 400 meV) et une discontinuité négligeable de la bande de conduction avec le GaAs. En outre, InGaP ne comporte pas de centres de défauts DX associés au AlGaAs et possède une faible valeur de vitesse de recombinaison en surface par rapport au GaAs. (Voir "Theory of the Atomic and Electronic Structure of DX Centers in GaAs et AlxGa1-xAs Alloys" de D. J. Chadi et K. J. Chang, Phys.
<Desc/Clms Page number 3>
Revendication. Lett. Vol. 61 #7 15 Août 1988, pages 873- 876). Ces avantages conduisent à un bruit 1/f faible (f étant la fréquence) pour des oscillateurs locaux formés avec un transistor HBT à base de InGaP par rapport aux transistors HBT à base de AlGaAs. En outre, les transistors HBT à base de InGaP sont plus appropriés pour la fabrication en raison d'une excellente sélectivité de corrosion entre le GaAs et le InGaP.
Cependant, bien que le transistor HBT basé sur le InGaP présente ces avantages par rapport au transistor HBT basé sur le AlGaAs, il subsiste un problème principal lié au traitement de la couche de passivation ou le rebord associé aux transistors HBT à base de InGaP. Plus particulièrement, la couche de passivation en InGaP ou le rebord est formé au-dessus de la couche de base mince en GaAs. Des contacts de base doivent être prévus. Une technique suggérée consister à former des fenêtres à travers les parties de la couche de passivation InGaP ou à travers le rebord, où les contacts de base doivent être prévus moyennant l'utilisation de masques de photoresist.
Une fois que les fenêtres ont été formées par corrosion à travers la couche de passivation ou le rebord en InGaP, on dépose le métal de contact de base à travers les fenêtres de manière qu'il vienne en contact avec la couche de base.
Malheureusement, on a trouvé qu'une telle technique suggérée conduit à une découpe indésirable en dépouille (c'est-à-dire une corrosion latérale) au-dessous du photoresist. Une telle découpe en dépouille est notamment indésirable lorsque des dimensions de l'ordre du micromètre et inférieures au micromètre sont requises. Une suggestion pour éviter ce problème de corrosion est de laisser la couche de passivation en InGaP ou le rebord formé non corrodé et de déposer simplement un système de contact ohmique Pd/Zn/Au sur la couche de passivation InGaP ou sur le rebord, dans les parties de ce dernier au-dessus de la
<Desc/Clms Page number 4>
région de contact de base. De telle structure sont basées sur la diffusion de Zn à travers le rebord en InGaP pour établir un contact avec la région de base du transistor HBT. Cette solution a été mentionnée dans "High Reliable InGaP/GaAs HBTs Fabricated by Self-Aligned Process", T.
Takahsi et Al. International Electron Device Meeting Technical Digest, IEDM, 1994, pages 101-194 et "InGaP/GaAs Power HBTs with Low Bias Voltage", de S. Ohara et Al., International Electron Device Meeting Technical Digest, IEDM, 1995, pages 791-794. Cependant cette solution ne peut pas être aisément mise en oeuvre pour la fabrication sur une base productive étant donné qu'il est difficile de contrôler la diffusion du Zn à travers la couche de passivation ou le rebord en InGaP, en particulier avec des épaisseurs de couche inférieures ou égale à 500 A, qui sont nécessaires pour des transistors HBT travaillant en ondes millimétriques. En outre la couche de passivation ou le rebord en InGaP possède une bande interdite de 1,8 eV, ce qui est à comparer à la valeur de 1,4 eV pour le GaAs. Le contact ohmique formé sur le InGaP à bande interdite élevée dans une résistance de contact de base supérieure par rapport à des contacts formés sur du GaAs. Une résistance de contact de base élevée réduit fortement la performance du transistor HBT aux fréquences élevées.
Conformément à la présente invention, il est prévu un procédé pour former par corrosion une fenêtre à travers une région sélectionnée d'une couche formée de phosphure d'indium et de gallium. Le procédé inclut les étapes consistant à former une couche de nitrure de silicium (SiN) sur une surface de la couche de phosphure d'indium et de gallium (InGaP) ; former une fenêtre à travers une partie sélectionnée de la couche de nitrure de silicium en exposant une partie sous-jacente de la région sélectionnée de la couche de phosphure d'indium et de gallium ; et retirer la partie sous-jacente exposée de la couche de
<Desc/Clms Page number 5>
phosphure d'indium et de gallium.
Avec un tel procédé, il s'est avéré que la couche de nitrure de silicium forme un masque qui empêche toute découpe latérale en dépouille importante de la couche d'arseniure d'indium et de gallium sous-jacente, lorsque la partie exposée de la dernière couche est corrodée ultérieurement.
Conformément à une autre caractéristique de l'invention, il est prévu un procédé pour former un contact de base en contact physique avec une région de base d'un transistor bipolaire à hétérojonction. Conformément à un tel procédé, on forme une hétérojonction entre une région d'émetteur en phosphure d'indium et de gallium et une région de base en arseniure de gallium (GaAs). On dépose une couche de nitrure de silicium sur une surface de la couche de phosphure d'indium et de gallium. On forme une fenêtre à travers une partie sélectionnée de la couche de nitrure de silicium en exposant une partie sous-jacente de la région sélectionnée de la couche de région d'émetteur en phosphure d'indium et de gallium pour former un masque résistant à la corrosion. On expose le masque le masque à un agent corrosif, un tel agent corrosif éliminant les parties de la couche d'émetteur en phosphure d'indium et de gallium exposées par la fenêtre en formant une fenêtre en travers les parties exposées de la couche d'émetteur en phosphure d'indium et de gallium et exposer les parties de la surface sous-jacente de la couche de la région de base en arseniure de gallium. On dépose un contact de base à travers la fenêtre formée à travers la couche de phosphure d'indium et de gallium et la fenêtre formée à travers la couche de nitrure de silicium sur les parties exposées de la surface sous-jacente de la couche de la région de base en arseniure de gallium.
Avec un tel procédé, il s'est avéré que la couche de nitrure de silicium fournit un masque qui empêche toute
<Desc/Clms Page number 6>
découpe en dépouille latérale importante de la couche de région d'émetteur sous-jacente en phosphure d'indium et de gallium, lorsque la partie exposée de cette dernière couche est corrodée ultérieurement. Par conséquent, on peut former de façon précise des fenêtres d'une taille inférieure au micron, à travers la couche de région en arseniure/phosphure d'indium et de gallium, ce qui permet aux contacts d'établir un contact physique avec la couche de région de base, en fournissant une résistance ohmique de contact de base très faible (c'est-à-dire inférieure à 1x10-6 ohm.cm2).
Conformément à une autre caractéristique de l'invention, il est prévu un procédé pour former un transistor bipolaire à hétérojonction. Avec un tel procédé, on forme une hétérojonction entre une couche de région d'émetteur en phosphure d'indium et de gallium et une couche de région de base en arseniure de gallium. On forme une région de contact d'émetteur sur une surface de la couche de la région d'émetteur. On forme un contact d'émetteur sur une partie de la couche de contact d'émetteur, un tel contact d'émetteur masquant des parties sous-jacentes de la couche de contact d'émetteur, les parties restantes de la couche de contact d'émetteur n'étant pas masquées par le contact d'émetteur. On élimine des parties non masquées de la couche de contact d'émetteur pour exposer des parties de surface de la couche d'émetteur en laissant subsister des parties de la couche de contact d'émetteur masquées par le contact d'émetteur. On forme une couche de nitrure de silicium sur les parties de surface exposées de la couche d'émetteur, sur des parties de surface exposées de la couche de contact d'émetteur et sur des parties de surface exposées du contact d'émetteur. On forme une fenêtre à travers une région sélectionnée de la couche de nitrure de silicium pour exposer une région sousjacente de la couche de région d'émetteur, et on étend une
<Desc/Clms Page number 7>
telle fenêtre à travers la couche de la région d'émetteur pour exposer une partie de surface sous-jacente de la couche de la région de base. On forme un contact de base à travers la fenêtre formée, en contact physique avec la partie de surface sous-jacente exposée de la couche de la région de base.
Avec un tel procédé, la couche de nitrure de silicium protège par passivation la périphérie de la région de contact d'émetteur pendant des étapes ultérieures de traitement.
Conformément à une autre caractéristique de l'invention, il est prévu un transistor bipolaire à hétérojonction. Ce transistor comprend : une couche de région de collecteur en arseniure de gallium, une couche de région de base en arseniure de gallium disposée au-dessus de cette couche de région de collecteur, une couche de région d'émetteur en phosphure d'indium et de gallium disposée sur la couche de la région de base, une couche de région de contact d'émetteur en arseniure de gallium disposée sur une partie de la couche d'émetteur, une couche de nitrure de silicium déposée sur la couche de région d'émetteur et sur la couche de région de contact d'émetteur et formant couche de passivation et un contact électrique traversant une partie sélectionnée de la couche de passivation et une partie sous-jacente de la couche de région d'émetteur pour établir un contact physique avec une partie sous-jacente de la couche de région de base.
Avec un tel agencement, le transistor comprend une couche de région d'émetteur en phosphure d'indium et de gallium à bande interdite élevée, qui sert à réduire la recombinaison des paires électron-trou au niveau de la périphérie de l'émetteur, et un contact de base servant à établir un contact de base servant à établir un contact physique avec la couche de région de base pour fournir une faible valeur ohmique de contact de base (c'est-à-dire
<Desc/Clms Page number 8>
inférieure à 1x10-6 ohm.cm2).
Selon une autre caractéristique de l'invention il est prévu un transistor bipolaire à hétérojonction caractérisé en ce qu'il comporte une couche de région de collecteur, une couche de région de base disposée sur la couche de région de collecteur, une couche de région d'émetteur disposée sur la couche de région de base et formant une hétérojonction avec la couche de région de base, une couche de région de contact d'émetteur disposée sur une partie de la couche d'émetteur, une couche de passivation disposée au-dessus de la couche de région d'émetteur et de la couche de région de contact d'émetteur, et un contact traversant une partie sélectionnée de la couche de passivation et une partie sous-jacente de la couche de région d'émetteur pour établir un contact physique avec une partie sous-jacente de la couche de région de base.
Selon une autre caractéristique de l'invention, la couche de région de base et la couche de région d'émetteur sont formées d'un matériau III-V.
Selon une autre caractéristique de l'invention, la couche de région d'émetteur possède une bande interdite supérieure à la bande interdite de la couche de région de base.
Selon une autre caractéristique de l'invention, la couche de région de base est formée d'arseniure de gallium et que la couche de région d'émetteur est formée de phosphure d'indium et de gallium.
Selon une autre caractéristique de l'invention, la couche de passivation est formée de nitrure de silicium.
Selon une autre caractéristique de l'invention, il est prévu un transistor bipolaire à hétérojonction caractérisé en ce qu'il comporte une couche de région de collecteur en arseniure de gallium, une couche de région de base en arseniure de gallium disposée sur la couche de
<Desc/Clms Page number 9>
région de collecteur, une couche de région d'émetteur en phosphure d'indium et de gallium disposée sur la couche de région de base, une couche de région de contact d'émetteur en arseniure de gallium disposée sur une partie de la couche d'émetteur, une couche de nitrure de silicium disposée sur la couche de région d'émetteur et sur la couche de région de contact d'émetteur, et formant couche de passivation et un contact électrique traversant une partie sélectionnée de la couche de passivation et une partie sous-jacente de la couche de région d'émetteur pour établir un contact physique avec une partie sous-jacente de la couche de région de base.
Selon une autre caractéristique de l'invention, la couche de région d'émetteur possède une épaisseur située dans la gamme de 200 A à 1200 .
Selon une autre caractéristique de l'invention, la couche de la région de base possède une épaisseur située dans la gamme comprise entre 500 et 1400 .
Selon une autre caractéristique de l'invention, il est prévu un procédé pour former un transistor bipolaire à hétérojonction, caractérisé en ce qu'il comporte les étapes consistant à former une région de base sur une surface d'une couche de région de collecteur en arseniure de gallium, former une hétérojonction entre une région d'émetteur et la couche de région de base, former une couche de contact d'émetteur sur une partie de la couche d'émetteur, former un contact d'émetteur sur une partie de la couche de contact d'émetteur, un tel contact d'émetteur masquant les parties sous-jacentes de la couche de contact d'émetteur, des parties restantes de la couche de contact d'émetteur n'étant pas masquées par la couche de contact d'émetteur, éliminer des parties non masquées du contact d'émetteur pour exposer des parties de surface de la couche d'émetteur, tout en laissant subsister des parties de la couche de contact d'émetteur masquées par le contact
<Desc/Clms Page number 10>
d'émetteur, former une couche de nitrure de silicium sur les parties de surface exposées de la couche d'émetteur, sur des parties de surface exposées de la couche de contact d'émetteur et sur des parties de surface exposées du contact d'émetteur, former une fenêtre à travers une région sélectionnée de la couche de nitrure de silicium pour exposer une région sous-jacente de la couche de région d'émetteur, et étendre une telle fenêtre à travers la couche de région d'émetteur pour exposer une partie de surface sous-jacente de la couche de région de base, et former un contact de base à travers la fenêtre formée, en contact physique avec la partie de surface sous-jacente exposée de la couche de région de base.
Selon une autre caractéristique de l'invention, il est prévu un procédé pour former un transistor bipolaire à hétérojonction, caractérisé en ce qu'il comporte les étapes consistant à former une région de base au-dessus d'une surface d'une couche de région de collecteur, former une hétérojonction entre une région d'émetteur et la couche de région de base, former une couche de région de contact d'émetteur au-dessus d'une surface de la couche d'émetteur, former un contact d'émetteur sur une partie de la couche de contact d'émetteur, un tel contact d'émetteur masquant des parties sous-jacentes de la couche de contact d'émetteur, des parties restantes de la couche de contact d'émetteur n'étant pas masquées par la couche d'émetteur, éliminer des parties non masquées du contact d'émetteur pour exposer des parties de surface de la couche d'émetteur tout en laissant subsister des parties de la couche de contact d'émetteur masquées par le contact d'émetteur, former une couche isolante disposée sur et reliée chimiquement à des parties de surface exposées de la couche d'émetteur, sur des parties de surface exposées de la couche de contact d'émetteur et sur des parties de surface exposées du contact d'émetteur, former une fenêtre dans une région
<Desc/Clms Page number 11>
sélectionnée de la couche isolante pour exposer une région sous-jacente de la couche de région d'émetteur et étendre une telle fenêtre à travers la couche de région d'émetteur pour exposer une partie de surface sous-jacente de la couche de région de base, et former un contact de base à travers la fenêtre formée, en contact physique avec la partie de surface sous-jacente exposée de la couche de région de base.
Selon une autre caractéristique de l'invention, il est prévu un procédé pour former un transistor bipolaire à hétérojonction, caractérisé en ce qu'il comprend les étapes consistant à prévoir un substrat semi-isolant en un matériau III-V, déposer par épitaxie, sur une surface du substrat, une couche sous-collecteur III-V, possédant un dopant ayant un premier type de conductivité relativement élevé, déposer par épitaxie, sur une surface du collecteur, une couche de collecteur III-V contenant le dopant possédant le premier type de conductivité, former par épitaxie, sur une surface de la couche de collecteur, une couche de base III-V contenant un dopant ayant une seconde conductivité relativement élevée et opposée au type de conductivité du dopant possédant le premier type de conductivité, former par épitaxie une hétérojonction entre une couche d'émetteur III-V contenant le dopant possédant le premier type de conductivité et la couche de base, former par épitaxie, sur une surface de la couche d'émetteur, une couche de contact d'émetteur III-V, former un contact d'émetteur sur une partie de la couche de contact d'émetteur, le contact d'émetteur masquant des parties sous-jacentes de la couche de contact d'émetteur, des parties restantes de la couche de contact d'émetteur n'étant pas masquées par le contact d'émetteur, éliminer des parties non masquées du contact d'émetteur pour exposer des parties de surface de la couche d'émetteur, tout en laissant subsister des parties de la couche de contact
<Desc/Clms Page number 12>
d'émetteur masquées par le contact d'émetteur, former une couche isolante disposée sur et reliée chimiquement aux parties de surface exposées de la couche d'émetteur, sur des parties de surface exposées de la couche de contact d'émetteur et sur des parties de surface exposées du contact d'émetteur, former une fenêtre à travers une région sélectionnée de la couche isolante pour exposer une région sous-jacente de la couche d'émetteur, et étendre une telle fenêtre à travers l'émetteur pour exposer une partie de surface sous-jacente de la région de base, et former un contact de base à travers la fenêtre formée, en contact physique avec la partie de surface sous-jacente exposée de la région de base.
D'autres caractéristiques et avantages de la présente invention ressortiront de la description donnée ci-après prise en référence aux dessins annexés, sur lesquels : - les figures 1A à 1G sont des vues en élévation schématique en coupe transversale d'un transistor HBT conforme à l'invention au cours de différentes étapes de sa fabrication ; - la figure 2 est une vue en élévation schématique en coupe transversale d'un transistor HBT conforme à l'invention ; et - la figure 3 est un diagramme représentant la variation des courants de base et de collecteur en fonction de la tension émetteur-base pour le transistor HBT de la figure 2.
En se référant maintenant aux figures 1A à 1G, on va décrire un procédé pour fabriquer un transistor bipolaire à hétérojonction 10, représenté sur la figure 2.
Ainsi, comme représenté sur la figure 1A, on part d'un substrat semi-isolant 12 formé d'un matériau III-V, ici de l'arseniure de gallium semi-isolant. On dépose une couche sous-collecteur III-V 14 contenant un dopant possédant un
<Desc/Clms Page number 13>
premier type de conductivité relativement élevé, ici de l'arseniure de gallium à conductivité de type N+, et ce ici par croissance épitaxiale, sur une surface de la couche 12 du substrat en arseniure de gallium. Ensuite, on fait croître par épitaxie une couche de collecteur III-V 16 contenant le dopant possédant le premier type de conductivité, ici de l'arseniure de gallium à conductivité de type N, sur une surface de la couche sous-collecteur 14.
Ensuite, on fait croître par épitaxie une couche de base III-V, ici de l'arseniure de gallium 18 contenant un dopant possédant une seconde conductivité relativement élevée (c'est-à-dire ici une conductivité de type P+) opposée au type de conductivité du dopant possédant le premier type de conductivité, sur une surface de la couche de collecteur 16. On forme par épitaxie une couche de région d'émetteur III-V, ici en phosphure d'indium et de gallium, 20 sur la couche de région de base 18 en formant une hétérojonction entre la couche d'émetteur III-V 20 et la couche de région de base 18. La couche de région d'émetteur 20 possède une conductivité de type N. L'épaisseur de la couche de région de base 18 se situe ici dans la gamme de 500 Â à 1400 .
L'épaisseur de la couche de région d'émetteur en InGaP se situe ici dans une gamme comprise entre 200 Â et 1200 . On peut former par croissance épitaxiale une couche de région d'émetteur supplémentaire III-V, ici en arseniure de gallium à conductivité de type N, non représentée sur la couche de région d'émetteur en InGaP, et ce sur une épaisseur d'environ 2000 , si on le désire.
Ensuite, on forme par croissance épitaxiale une couche de contact d'émetteur III-V ayant le type de conductivité P+, ici de l'arseniure de gallium 22 sur une surface de la couche de région d'émetteur 20, soit sur la couche en InGaP représentée soit, si on l'utilise, sur la couche de région d'émetteur en GaAs, non représentée.
Ensuite, en se référant également à la figure 1B,
<Desc/Clms Page number 14>
on dépose une couche 24 de photoresist sur une surface de la couche de contact d'émetteur 22 et on la structure avec une fenêtre 26 en utilisant ici une photolithographie classique pour exposer une partie de surface sous-jacente 28 de la couche de contact d'émetteur 22. Ensuite, on dépose par évaporation un métal de contact d'émetteur 30, ici de l'indium d'une épaisseur de 300 A - du germanium d'une épaisseur de 400 A - de l'or d'une épaisseur de 5000 A, sur le photoresist 24 et à travers la fenêtre 26 formée dans ce dernier, sur la partie de surface exposée 28 de la couche de contact d'émetteur 22.
En se référant maintenant également à la figure 1C, on élimine la couche de photoresist 24 (figure 1B) en décollant le métal de contact d'émetteur 30 situé sur cette couche, tout en laissant subsister la partie du métal de contact d'émetteur 30 qui a traversé la fenêtre 26 (figure 1B) formée dans la couche de photoresist 24 sur la couche de contact d'émetteur exposée sous-jacente 22. En utilisant le métal de contact d'émetteur restant 30 en tant que masque de corrosion, on utilise un agent corrosif chimique, ici une solution ammoniac-peroxyde d'hydrogène-eau, pour éliminer des parties de la couche de contact d'émetteur 22 (et, si on l'utilise, la couche d'émetteur en arseniure de gallium non représentée) exposée par le métal de contact d'émetteur 30 comme représenté sur la figure 1C. On note qu'il existe une certaine découpe latérale en dépouille dans les parties des parois latérales de la couche de contact d'émetteur 22 comme représenté sur la figure 1C. On notera que l'agent corrosif chimique ammoniac-peroxyde d'hydrogène-eau n'élimine pas le matériau de la couche de région d'émetteur exposée sous-jacente 20 en InGaP.
Ensuite, en référence maintenant à la figure 1D, on dépose une couche isolante de passivation 32 en nitrure de silicium, ici au moyen d'un dépôt chimique en phase vapeur (CVD) sur la surface de la structure représentée sur la
<Desc/Clms Page number 15>
figure 1C. Plus particulièrement, on dépose la couche en nitrure de silicium 32 en utilisant un procédé de dépôt chimique en phase vapeur intensifié par un plasma (PECVD) en utilisant des gaz ammoniac silane dilués, dans un autre système PECVD standard. Le dépôt PECVD de la couche de nitrure de silicium 32 s'effectue à environ 300 C. Ici la couche de nitrure de silicium 32 est disposée avec une densité de puissance d'environ 20 mW/cm2 à 40 mW/cm, et une pression d'environ 650 mtorrs. Le gaz porteur est ici de l'azote. La vitesse de dépôt de la couche de nitrure de silicium 32 est ici d'environ 100 ou moins par minute en raison de la dilution de l'ammoniac avec l'azote. Avec un tel procédé de dépôt, on forme la couche de nitrure de silicium 32 sur le matériau en InGap et InP sans aucune piqûre de surface, sans aucun voile et sans aucune décomposition. La couche 32 de SiN formée avec un tel procédé possède un indice de réfraction égal à 2,0, un niveau limite de traction élastique compris entre 8 x 108 et 1,8 x109 dynes/cm et un degré de corrosion de 300 à 500 dans de l'acide fluorhydrique tamponné.
Par conséquent on a trouvé que du gaz NH3 très dilué avec un débit de NH3 par rapport au gaz porteur (habituellement de l'azote) inférieur ou égal à 1 %, tout en conservant le débit net de SiH4 à NH3 approximativement égal à 1 fournit une couche de nitrure de silicium effective 32 pour un dépôt sur un matériau semiconducteur III-V contenant du phosphore, comme par exemple du InGaP et du InP.
Avec ce procédé décrit précédemment, la vitesse de dépôt d'environ 100 A ou moins par minute de la couche de nitrure de silicium 32 est nettement inférieure aux 300 A par minute à un dépôt de 300 A par minute à 1000 A par minute utilisés de façon typique dans le procédé de dépôt PECVD de nitrure de silicium.
En se référant maintenant à la figure 1E, on forme
<Desc/Clms Page number 16>
une couche de photoresist 34 sur la couche du nitrure de silicium 32 et on la structure en y aménageant des fenêtres 36, en utilisant une photolithographie classique, sur les régions situées dans la couche de région de base 20, où des contacts de base doivent être formés. La couche de photoresist formée 34 constitue un masque de corrosion.
Plus particulièrement, on place un agent corrosif sec en contact avec le masque de photoresist 34 pour éliminer par corrosion les parties de la couche de nitrure de silicium 32 exposée par les fenêtres 36 formées dans la couche de photoresist 34. Plus particulièrement, la configuration du contact de base est définie dans la couche de photoresist 34 moyennant l'utilisation de techniques photolithographique classiques. Cette configuration est transférée à la couche de nitrure de silicium sous-jacente 32 moyennant l'utilisation d'un appareil de corrosion à résonance électron-cyclotron et réalise une corrosion à sec hautement directionnelle et avec un faible endommagement. Les parties éliminées par corrosion de la couche de nitrure de silicium 32 laissent subsister des fenêtres 36 dans la couche de nitrure de silicium 32 comme cela est représenté sur la figure lE.
La couche de nitrure de silicium structurée 32 fournit un masque de corrosion pour la couche d'émetteur 20 en InGaP. Plus particulièrement, on place un agent corrosif humide, ici de l'acide chlorhydrique (HC1) ou une solution contenant du HC1 avec une sélectivité pratiquement infinie en rapport avec le GaAs, en contact avec le masque formé de la couche de nitrure de silicium 32, un tel agent corrosif HC1 éliminant par corrosion les parties de la couche d'émetteur en InGap exposées par les fenêtres 37 formées dans la couche de nitrure de silicium, comme représenté sur la figure 1G. La couche 32 de SiN agit en tant qu'excellent masque contre la corrosion pour la solution à base de HCl et conduit à l'absence de découpe en dépouille de la couche
<Desc/Clms Page number 17>
d'émetteur 20 en InGaP. La couche de région de base sousjacente 18 en GaAs fournit un arrêt contre la corrosion pour le HC1. On a trouvé que la couche de nitrure de silicium 32 forme un masque qui empêche toute découpe en dépouille latérale importante de la couche sous-jacente 20 de InGaP, lorsque la partie exposée de la couche d'émetteur 20 est ensuite corrodée. C'est-à-dire que, contrairement à un masque de photoresist, la couche de nitrure de silicium 32 empêche une découpe latérale en dépouille de la couche de InGaP 20. Par conséquent, on peut former des fenêtres précises 38 d'une taille inférieure au micromètre dans la couche de région d'émetteur 20 en InGaP. On estime qu'une liaison chimique existe entre la couche de nitrure de silicium 32 et la couche 20 de InGaP, liaison qui empêche une découpe latérale en dépouille indésirable de la couche 20 de InGaP.
En se référant maintenant à la figure 1G, un contact de base 40 est formé à travers les fenêtres formées 34,36, 38, de manière à être en contact physique après la partie de surface exposée sous-jacente 42 de la couche 18 de la région de base. Plus particulièrement, on dépose par évaporation un métal 40 à base de Pt-TiN-Ti-Au sur la couche de photoresist 34 et à travers les fenêtres 36 formées dans cette couche, la fenêtre 37 formée dans la couche de nitrure de silicium 32 et la fenêtre 38 formée dans la couche 20 en InGaP, sur les parties de surface exposées 42 de la couche de région de base 18. Puis on décolle la couche de photoresist 32 en retirant le matériau formé du métal de base déposé par évaporation sur cette couche, les parties du métal de base 40 sur la couche de région de base 20 subsistant comme cela est représenté sur la figure 1G.
Ensuite, on dépose une couche de photoresist non représentée sur la surface de la structure représentée sur la figure 1G. La configuration émetteur-base mesa est
<Desc/Clms Page number 18>
définie dans la couche de photoresist et est transférée à la couche de nitrure de silicium sous-jacente, c'est-à-dire moyennant l'utilisation de la corrosion ECR, comme représenté sur la figure 2. Ensuite, on élimine sélectivement par corrosion la couche 24 de InGaP dans du HC1 ou dans une solution contenant du HC1, et la corrosion s'arrête au niveau de la couche 18 de GaAs. Ensuite, on utilise une solution de H2SO4, de H2O2 et de H20 pour éliminer par corrosion la couche 18 de GaAs jusqu'à la couche sous-collecteur 14 de type N+. Ceci est suivi par la corrosion du rabat de InGaP en excès autour des bords de la structure émetteur-base mesa dans du HC1 ou une solution de HC1, et enfin on élimine par corrosion, au moyen de la corrosion ECR, le rabat en nitrure de silicium en excès autour des bords de la structure émetteur-base mesa.
L'isolation du dispositif est réalisée au moyen de la corrosion mesa dans le substrat semi-isolant 12, et on forme des contacts ohmiques 50 sur la couche de souscollecteur 16 en N+, comme représenté sur la figure 2.
On complète l'extrémité arrière du système en prévoyant deux niveaux de métallisations avec un plus grand nombre de couches de nitrure de silicium déposées pour former le diélectrique entre couches et pour la passivation finale. La variation des courants de collecteur et de base en fonction de la tension émetteur-base, à savoir un tracé Gummel) pour une épaisseur de base de 1400 A et une résistance de couche dans la région de base de 750 ohms/carré, est représentée sur la figure 3.
Claims (15)
1. Procédé pour aménager par corrosion une fenêtre dans une région sélectionnée d'une couche de phosphure d'indium et de gallium, caractérisé en ce qu'il comprend les étapes consistant à : former une couche de nitrure de silicium sur une surface de la couche de phosphure d'indium et de gallium ; former une fenêtre à travers une partie sélectionnée de la couche de nitrure de silicium en exposant une partie sous-jacente de la région sélectionnée de la couche de phosphure d'indium et de gallium ; et retirer la partie sous-jacente exposée de la couche de phosphure d'indium et de gallium.
2. Procédé pour former un transistor à hétérojonction, caractérisé en ce qu'il comprend les étapes consistant à : former une hétérojonction entre une région d'émetteur en phosphure d'indium et de gallium et une région de base en arseniure de gallium ; déposer une couche de nitrure de silicium sur une surface de la couche de phosphure d'indium et de gallium ; former une fenêtre à travers une partie sélectionnée de la couche de nitrure de silicium en exposant une partie sous-jacente de la région sélectionnée de la couche de la région d'émetteur en phosphure d'indium et de gallium pour former un masque résistant à la corrosion ; exposer le masque à un agent corrosif, un tel agent corrosif éliminant les parties de la couche d'émetteur en phosphure d'indium et de gallium exposées dans la fenêtre en formant une fenêtre à travers les parties exposées de la couche d'émetteur en phosphure d'indium et de gallium et exposer des parties de la surface sous-jacente de la couche de la région de base en arseniure de gallium ; et déposer un contact de base à travers la fenêtre
<Desc/Clms Page number 20>
formée à travers la couche de phosphure d'indium et de gallium et la fenêtre formée à travers la couche de nitrure de silicium sur les parties exposées de la surface sousjacente de la couche de la région de base en arseniure de gallium.
3. Procédé pour former un transistor bipolaire à hétérojonction, caractérisé en ce qu'il comporte les étapes consistant à : former une hétérojonction entre une couche de région d'émetteur en phosphure d'indium et de gallium et une couche de la région de base en arseniure de gallium ; former une région de contact d'émetteur sur une surface de la couche de la région d'émetteur ; former un contact d'émetteur sur une partie de la couche de contact d'émetteur, un tel contact d'émetteur masquant des parties sous-jacentes de la couche de contact d'émetteur, les parties restantes de la couche de contact d'émetteur n'étant pas masquées par le contact d'émetteur ; éliminer des parties non masquées de la couche de contact d'émetteur en exposant des parties de la surface de la couche d'émetteur tout en laissant subsister des parties de la couche de contact d'émetteur masquées par le contact d'émetteur ; former une couche de nitrure de silicium sur les parties de surface exposées de la couche d'émetteur, sur des parties de surface exposées de la couche de contact d'émetteur et sur des parties de surface exposées du contact d'émetteur ; former une fenêtre à travers une région sélectionnée de la couche de nitrure de silicium pour exposer une région sous-jacente de la couche de région d'émetteur, et étendre une telle fenêtre à travers la couche de la région d'émetteur pour exposer une partie de surface sous-jacente de la couche de la région de base ; et former un contact de base à travers la fenêtre
<Desc/Clms Page number 21>
formée, en contact physique avec la partie de surface sousjacente exposée de la couche de la région de base.
4. Transistor bipolaire à hétérojonction, caractérisé en ce qu'il comporte : une couche de région de collecteur (16) en arseniure de gallium et une couche de région de base (18) en arseniure de gallium disposée au-dessus de cette couche de région de collecteur, une couche de région d'émetteur (20) en phosphure d'indium et de gallium disposée sur la couche de la région de base, une couche de région de contact d'émetteur (22) en arseniure de gallium disposée sur une partie de la couche d'émetteur, une couche de nitrure de silicium (32) déposée sur la couche de région d'émetteur et sur la couche de région de contact d'émetteur, et formant couche de passivation, et un contact électrique traversant une partie sélectionnée de la couche de passivation et une partie sous-jacente de la couche de région d'émetteur pour établir un contact physique avec une partie sous-jacente de la couche de région de base.
5. Transistor bipolaire à hétérojonction caractérisé en ce qu'il comporte : une couche de région de collecteur (16), une couche de région de base (18) disposée sur la couche de région de collecteur, une couche de région d'émetteur (20) disposée sur la couche de région de base et formant une hétérojonction avec la couche de région de base, une couche de région de contact d'émetteur (22) disposée sur une partie de la couche d'émetteur, une couche de passivation (32) disposée au-dessus de la couche de région d'émetteur (20) et de la couche de région de contact d'émetteur (22), et
<Desc/Clms Page number 22>
un contact traversant une partie sélectionnée de la couche de passivation (32) et une partie sous-jacente de la couche de région d'émetteur (20) pour établir un contact physique avec une partie sous-jacente de la couche de région de base (18).
6. Transistor selon la revendication 5, caractérisé en ce que la couche de région de base (18) et la couche de région d'émetteur (20) sont formées d'un matériau III-V.
7. Transistor selon la revendication 6, caractérisé en ce que la couche de région d'émetteur (20) possède une bande interdite supérieure à la bande interdite de la couche de région de base.
8. Transistor selon la revendication 7, caractérisé en ce que la couche de région de base (18) est formée d'arseniure de gallium et que la couche de région d'émetteur (20) est formée de phosphure d'indium et de gallium.
9. Transistor selon la revendication 8, caractérisé en ce que la couche de passivation (32) est formée de nitrure de silicium.
10. Transistor bipolaire à hétérojonction, caractérisé en ce qu'il comporte : une couche de région de collecteur (16) en arseniure de gallium, une couche de région de base (18) en arseniure de gallium disposée sur la couche de région de collecteur, une couche de région d'émetteur (20) en phosphure d'indium et de gallium disposée sur la couche de région de base, une couche de région de contact d'émetteur (22) en arseniure de gallium disposée sur une partie de la couche d'émetteur, une couche de nitrure de silicium (32) disposée sur la couche de région d'émetteur (20) et sur la couche de région de contact d'émetteur (22), et formant couche de
<Desc/Clms Page number 23>
passivation, et un contact électrique traversant une partie sélectionnée de la couche de passivation (32) et une partie sous-jacente de la couche de région d'émetteur (20) pour établir un contact physique avec une partie sous-jacente de la couche de région de base (18).
11. Transistor selon la revendication 10, caractérisé en ce que la couche de région d'émetteur (20) possède une épaisseur située dans la gamme de 200 A à 1200 A.
12. Transistor selon la revendication 11, caractérisé en ce que la couche de la région de base (18) possède une épaisseur située dans la gamme comprise entre 500 A et 1400 .
13. Procédé pour former un transistor bipolaire à hétérojonction, caractérisé en ce qu'il comporte les étapes consistant à : former une région de base sur une surface d'une couche de région de collecteur en arseniure de gallium, former une hétérojonction entre une région d'émetteur et la couche de région de base, former une couche de contact d'émetteur sur une partie de la couche d'émetteur, former un contact d'émetteur sur une partie de la couche de contact d'émetteur, un tel contact d'émetteur masquant les parties sous-jacentes de la couche de contact d'émetteur, des parties restantes de la couche de contact d'émetteur n'étant pas masquées par la couche de contact d'émetteur, éliminer des parties non masquées du contact d'émetteur pour exposer des parties de surface de la couche d'émetteur, tout en laissant subsister des parties de la couche de contact d'émetteur masquées par le contact d'émetteur, former une couche de nitrure de silicium sur les
<Desc/Clms Page number 24>
parties de surface exposées de la couche d'émetteur, sur des parties de surface exposées de la couche de contact d'émetteur et sur des parties de surface exposées du contact d'émetteur, former une fenêtre à travers une région sélectionnée de la couche de nitrure de silicium pour exposer une région sous-jacente de la couche de région d'émetteur, et étendre une telle fenêtre à travers la couche de région d'émetteur pour exposer une partie de surface sous-jacente de la couche de région de base, et former un contact de base à travers la fenêtre formée, en contact physique avec la partie de surface sousjacente exposée de la couche de région de base.
14. Procédé pour former un transistor bipolaire à hétérojonction, caractérisé en ce qu'il comporte les étapes consistant à : former une région de base au-dessus d'une surface d'une couche de région de collecteur, former une hétérojonction entre une région d'émetteur et la couche de région de base, former une couche de région de contact d'émetteur au-dessus d'une surface de la couche d'émetteur, former un contact d'émetteur sur une partie de la couche de contact d'émetteur, un tel contact d'émetteur masquant des parties sous-jacentes de la couche de contact d'émetteur, des parties restantes de la couche de contact d'émetteur n'étant pas masquées par la couche d'émetteur, éliminer des parties non masquées du contact d'émetteur pour exposer des parties de surface de la couche d'émetteur tout en laissant subsister des parties de la couche de contact d'émetteur masquées par le contact d'émetteur, former une couche isolante disposée sur et reliée chimiquement à des parties de surface exposées de la couche d'émetteur, sur des parties de surface exposées de la
<Desc/Clms Page number 25>
couche de contact d'émetteur et sur des parties de surface exposées du contact d'émetteur, former une fenêtre dans une région sélectionnée de la couche isolante pour exposer une région sous-jacente de la couche de région d'émetteur et étendre une telle fenêtre à travers la couche de région d'émetteur pour exposer une partie de surface sous-jacente de la couche de région de base, et former un contact de base à travers la fenêtre formée, en contact physique avec la partie de surface sousjacente exposée de la couche de région de base.
15. Procédé pour former un transistor bipolaire à hétérojonction, caractérisé en ce qu'il comprend les étapes consistant à : prévoir un substrat semi-isolant en un matériau III-V, déposer par épitaxie, sur une surface du substrat, une couche sous-collecteur III-V, possédant un dopant ayant un premier type de conductivité relativement élevé, déposer par épitaxie, sur une surface du collecteur, une couche de collecteur III-V contenant le dopant possédant le premier type de conductivité, former par épitaxie, sur une surface de la couche de collecteur, une couche de base III-V contenant un dopant ayant une seconde conductivité relativement élevée et opposée au type de conductivité du dopant possédant le premier type de conductivité, former par épitaxie une hétérojonction entre une couche d'émetteur III-V contenant le dopant possédant le premier type de conductivité et la couche de base, former par épitaxie, sur une surface de la couche d'émetteur, une couche de contact d'émetteur III-V, former un contact d'émetteur sur une partie de la couche de contact d'émetteur, le contact d'émetteur masquant des parties sous-jacentes de la couche de contact
<Desc/Clms Page number 26>
d'émetteur, des parties restantes de la couche de contact d'émetteur n'étant pas masquées par le contact d'émetteur, éliminer des parties non masquées du contact d'émetteur pour exposer des parties de surface de la couche d'émetteur, tout en laissant subsister des parties de la couche de contact d'émetteur masquées par le contact d'émetteur, former une couche isolante disposée sur et reliée chimiquement aux parties de surface exposées de la couche d'émetteur, sur des parties de surface exposées de la couche de contact d'émetteur et sur des parties de surface exposées du contact d'émetteur, former une fenêtre à travers une région sélectionnée de la couche isolante pour exposer une région sous-jacente de la couche d'émetteur, et étendre une telle fenêtre à travers l'émetteur pour exposer une partie de surface sous-jacente de la région de base, et former un contact de base à travers la fenêtre formée, en contact physique avec la partie de surface sousjacente exposée de la région de base.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10321245A JP2000124226A (ja) | 1998-10-07 | 1998-10-07 | ヘテロ接合バイポーラトランジスタ及びかかるトランジスタを形成する方法 |
| DE19847368A DE19847368A1 (de) | 1998-10-07 | 1998-10-14 | Bipolartransistor mit Heteroübergang und Verfahren zu seiner Herstellung |
| FR9812942A FR2784802B3 (fr) | 1998-10-07 | 1998-10-15 | Transistor bipolaire a heterojonction et procede pour fabriquer un tel transistor |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10321245A JP2000124226A (ja) | 1998-10-07 | 1998-10-07 | ヘテロ接合バイポーラトランジスタ及びかかるトランジスタを形成する方法 |
| DE19847368A DE19847368A1 (de) | 1998-10-07 | 1998-10-14 | Bipolartransistor mit Heteroübergang und Verfahren zu seiner Herstellung |
| FR9812942A FR2784802B3 (fr) | 1998-10-07 | 1998-10-15 | Transistor bipolaire a heterojonction et procede pour fabriquer un tel transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2784802A1 true FR2784802A1 (fr) | 2000-04-21 |
| FR2784802B3 FR2784802B3 (fr) | 2000-12-15 |
Family
ID=27218729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9812942A Expired - Fee Related FR2784802B3 (fr) | 1998-10-07 | 1998-10-15 | Transistor bipolaire a heterojonction et procede pour fabriquer un tel transistor |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2000124226A (fr) |
| DE (1) | DE19847368A1 (fr) |
| FR (1) | FR2784802B3 (fr) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4895421B2 (ja) * | 2000-12-04 | 2012-03-14 | ルネサスエレクトロニクス株式会社 | ヘテロ接合型バイポーラトランジスタの製造方法 |
| JP2018010896A (ja) * | 2016-07-11 | 2018-01-18 | 株式会社村田製作所 | ヘテロ接合バイポーラトランジスタ |
-
1998
- 1998-10-07 JP JP10321245A patent/JP2000124226A/ja active Pending
- 1998-10-14 DE DE19847368A patent/DE19847368A1/de not_active Withdrawn
- 1998-10-15 FR FR9812942A patent/FR2784802B3/fr not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| FR2784802B3 (fr) | 2000-12-15 |
| JP2000124226A (ja) | 2000-04-28 |
| DE19847368A1 (de) | 2000-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5051372A (en) | Method of manufacturing a semiconductor optoelectric integrated circuit device, having a pin, hemt, and hbt, by selective regrowth | |
| EP0322960A1 (fr) | Procédé de réalisation d'un dispositif semi-conducteur incluant au moins un transistor bipolaire à hétérojonction | |
| JP3705013B2 (ja) | 半導体素子 | |
| EP0322961A1 (fr) | Procédé de réalisation d'un transistor bipolaire à hétérojonction | |
| EP0507434B1 (fr) | Procédé pour fabriquer des dispositifs semi-conducteurs | |
| EP0575247A1 (fr) | Procédé de réalisation de transistor bipolaire à hétérojonction et transistor obtenu | |
| JP3147036B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP4288852B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2003023173A (ja) | ｐｉｎ型受光素子 | |
| EP0472452B1 (fr) | Transistor de puissance et procédé de réalisation | |
| JP3843884B2 (ja) | バイポーラトランジスタの製造方法 | |
| FR2758207A1 (fr) | Procede de fabrication d'un dispositif a semiconducteur composite haute vitesse presentant une capacite et une resistance parasites minimisees et un hemt, un mesfet et un hbt selon ce procede | |
| FR2784802A1 (fr) | Transistor bipolaire a heterojonction et procede pour fabriquer un tel transistor | |
| JP3565274B2 (ja) | バイポーラトランジスタ | |
| JP3728093B2 (ja) | 半導体装置 | |
| JP3218362B2 (ja) | 半導体基板の処理方法 | |
| JP2000174031A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3135003B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| US11211480B2 (en) | Heterojunction bipolar transistor | |
| JPH1154522A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP3350426B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| KR20000025757A (ko) | 헤테로 접합 바이폴라 트랜지스터 및 그 형성 방법 | |
| JP4725443B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP3228431B2 (ja) | コレクタアップ構造ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP3164150B2 (ja) | 電界効果型トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |