FR2576166A1 - Non-linear analogue/digital converter - Google Patents
Non-linear analogue/digital converter Download PDFInfo
- Publication number
- FR2576166A1 FR2576166A1 FR8500353A FR8500353A FR2576166A1 FR 2576166 A1 FR2576166 A1 FR 2576166A1 FR 8500353 A FR8500353 A FR 8500353A FR 8500353 A FR8500353 A FR 8500353A FR 2576166 A1 FR2576166 A1 FR 2576166A1
- Authority
- FR
- France
- Prior art keywords
- output
- counter
- digital
- analog
- digital converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/58—Non-linear conversion
Abstract
Description
Convertisseur analogique-numérique
non linéaire
La présente invention a pour objet un convertisseur analogique-numérique comprenant une horloge, un compteur d'impulsions d'horloge commandant un convertisseur numérique-analogique, et des moyens pour bloquer les impulsions d'horloge lorsque la tension de sortie dudit convertisseur numérique-analogique est égale à la tension analogique à convertir.Analog to digital converter
non-linear
The present invention relates to an analog-digital converter comprising a clock, a clock pulse counter controlling a digital-analog converter, and means for blocking the clock pulses when the output voltage of said digital-analog converter is equal to the analog voltage to be converted.
De tels convertisseurs analogique-numérique, désignés ci-après,pour simplifier, par l'expression abrégée C.A.N., sont utilisés en particulier comme interface entre un capteur sensible à une grandeur physique quelconque et un dispositif d'affichage numérique ou un calculateur. La grandeur de sortie du capteur est une tension électrique analogique dont la valeur dépend de la valeur de la grandeur physique à laquelle est sensible le capteur. La sortie du compteur d'impulsions d'horloge, qui résulte d'un comptage ayant duré un temps proportionnel à la tension analogique à convertir, constitue la sortie du C.A.N, Elle peut être réunie à un dispositif d'affichage numérique permettant la lecture de la grandeur de sortie du capteur ou à un calculateur en permettant l'acquisition. Such analog-to-digital converters, designated below, for simplicity, by the abbreviated expression C.A.N., are used in particular as an interface between a sensor sensitive to any physical quantity and a digital display device or a computer. The output quantity of the sensor is an analog electrical voltage whose value depends on the value of the physical quantity to which the sensor is sensitive. The output of the clock pulse counter, which results from a count having lasted a time proportional to the analog voltage to be converted, constitutes the output of the ADC. It can be combined with a digital display device allowing the reading of the output quantity of the sensor or to a computer allowing acquisition.
Un tel C.A.N. est donc linéaire, ce qui veut dire que la tension numérique de sortie est proportionnelle à la tension analogique à l'entrée. Such a C.A.N. is therefore linear, which means that the digital output voltage is proportional to the analog voltage at the input.
Comme la plupart des capteurs sont non linéaires, c'est-a-dire que la tension analogique en sortie n'est pas proportionnelle à la grandeur physique à laquelle ils sont sensibles, il en résulte que l'ensemble constitué par le capteur non linéaire et le C.A.N. As most of the sensors are non-linear, i.e. the analog output voltage is not proportional to the physical quantity to which they are sensitive, it follows that the assembly constituted by the non-linear sensor and the CAN
précédent est non linéaire.previous is nonlinear.
Comme il y a beaucoup d'avantages à travailler avec des ensembles linéaires on est amené à placer après le C.A.N. un dispositif numérique de linéarisation du capteur, constitué par exemple par une mémoire
R.O.M. qui fait correspondre à chaque valeur numérique convertie une nouvelle valeur numérique de sortie telle qu'elle corrige la non-linéarité du capteur.As there are many advantages to working with linear assemblies, it is necessary to place after the CAN a digital device for linearization of the sensor, constituted for example by a memory
ROM which matches each converted digital value to a new digital output value such that it corrects the non-linearity of the sensor.
Or, cela a pour inconvénient l'utilisation d'une mémoire R.O.M. de grande capacité (il faut autant de cases mémoire que de niveaux d'échantillonnages possibles) demandant un temps de programmation assez long. Ceci est- particulièrement gênant car il faut bien sûr, changer de mémoire R.O.M. lorsque le capteur est remplacé par un autre du même type, mais dont la courbe de réponse est légèrement différente, ou lorsque les caractéristiques du capteur changent par vieillissement par exemple. However, this has the disadvantage of using an R.O.M. large capacity (it takes as many memory boxes as possible sampling levels) requiring a fairly long programming time. This is particularly annoying because it is of course necessary to change the R.O.M. when the sensor is replaced by another of the same type, but whose response curve is slightly different, or when the characteristics of the sensor change by aging for example.
La présente invention vise à pallier ces inconvénients. The present invention aims to overcome these drawbacks.
Elle a pour objet, à cet effet un-C.A.N. du type décrit ci-dessus, caractérisé par le fait qu'il comprend de plus un compteur de sortie, et des moyens commandés par la sortie numérique du compteur d'impulsions d'horloge pour faire varier la vitesse de comptage dudit compteur de sortie par rapport à la vitesse de comptage dudit compteur d'impulsions d'horloge. It has for object, for this purpose a-C.A.N. of the type described above, characterized in that it further comprises an output counter, and means controlled by the digital output of the clock pulse counter to vary the counting speed of said output counter by with respect to the counting speed of said clock pulse counter.
Avec le C.A.N. selon l'invention, il est possible de corriger, de manière interne au C.A.N., les non-linéarités du capteur, ce qui permet de se passer de la mémoire R.O.M. de linéarisation entre le C.A.N. With the C.A.N. according to the invention, it is possible to correct, internally at the C.A.N., the non-linearities of the sensor, which makes it possible to dispense with the R.O.M. of linearization between the C.A.N.
et le dispositif d'affichage ou le calculateur.and the display device or the calculator.
C'est en remarquant que la linéarité du
C.A.N. connu est liée à la double fonction du compteur d'impulsions d'horloge que la demanderesse a eu l'idée du C.A.N. non linéaire objet de la présente invention.It is by noting that the linearity of the
CAN known is related to the dual function of the clock pulse counter that the applicant had the idea of the non-linear CAN object of the present invention.
La double fonction du compteur d'impulsions horloge est dlune part d'attaquer le convertisseur numérique analogique, désigné ci-après par l'expression simplifiée
C.N.A., provoquant ainsi l'augmentation de la valeur de tension de sortie du C.N.A. et d'autre part de fournir la grandeur de sortie du C.A.N. après que la valeur de la tension de sortie du C.N.A. soit passée par la valeur de la tension analogique à convertir.The dual function of the clock pulse counter is on the one hand to attack the digital to analog converter, hereinafter designated by the simplified expression
DAC, thereby causing the value of the output voltage of the DAC to increase and on the other hand to provide the output quantity of the ADC after the value of the output voltage of the DAC has passed through the value of the analog voltage to convert.
Dans le C.A.N. selon l'invention, le compteur d'impulsions d'horloge continue à attaquer le C.N.A. In the C.A.N. according to the invention, the clock pulse counter continues to attack the C.N.A.
mais la grandeur de sortie du C.A.N. est fournie par un compteur de sortie indépendant du compteur d'impulsions d'horloge.but the output size of the C.A.N. is provided by an output counter independent of the clock pulse counter.
L'introduction de moyens pour faire varier la vitesse de comptage du compteur de sortie par rapport à la vitesse de comptage du compteur d'impulsions d'horloge permet de rendre le C.A.N. de l'invention non linéaire. The introduction of means to vary the counting speed of the output counter relative to the counting speed of the clock pulse counter makes it possible to make the C.A.N. of the non-linear invention.
L'invention sera mieux comprise à l'aide de la description suivante de la forme de réalisation préférée du C.A. N. selon l'invention, en se référant aux dessins annexés, sur lesquels:
. la figure 1 représente un schéma du C.A.N.seion l'invention;
la figure 2 représente de façon schématique la caractéristique entrée-sortie du réseau combinatoire 8 de la figure 1;
. la figure 3 représente l'évolution de la sortie numérique S du compteur de sortie 13 en fonction de la sortie numérique H du compteur d'impulsions d'horloye 5 de la figure 1.The invention will be better understood with the aid of the following description of the preferred embodiment of the CAN according to the invention, with reference to the appended drawings, in which:
. FIG. 1 represents a diagram of the CANseion of the invention;
FIG. 2 schematically represents the input-output characteristic of the combinational network 8 of FIG. 1;
. FIG. 3 represents the evolution of the digital output S of the output counter 13 as a function of the digital output H of the clock pulse counter 5 of FIG. 1.
En référence à la figure 1, la tension analogique à convertir VA est appliquée à l'entrée plus d'un comparateur analogique 1. Le connecteur de sortie du comparateur analogique 1 est réuni à une des entrées d'un circuit ET 2. With reference to FIG. 1, the analog voltage to be converted VA is applied to the input of more than one analog comparator 1. The output connector of analog comparator 1 is connected to one of the inputs of an AND circuit 2.
Un circuit d'horloge 3 est connecté d'une part à l'autre entrée du circuit ET 2 et d'autre part à un compteur 5 bits 4, dont la broche de sortie correspondant au bit de plus fort poids est réunie à un compteur 8 bits d'impulsions d'horloge 5. A clock circuit 3 is connected on the one hand to the other input of the AND circuit 2 and on the other hand to a 5-bit counter 4, whose output pin corresponding to the most significant bit is joined to a counter 8 clock pulse bits 5.
Le bus 6 de 8 conducteurs parallèles qui est le support de la sortie numérique H de compteur d'impulsions d'horloge 5 est réuni à- un C.N.A.7. Les trois conducteurs du bus 6 qui constituent les supports des trois bits de plus fort poids H5, H6, H7 de la sortie numérique H sont réunis à un réseau combinatoire 8. The bus 6 of 8 parallel conductors which is the support of the digital output H of clock pulse counter 5 is joined to a C.N.A.7. The three conductors of the bus 6 which constitute the supports of the three most significant bits H5, H6, H7 of the digital output H are joined to a combinational network 8.
Le connecteur sortie du C.N.A. 7 est réuni à l'entrée moins du comparateur 1. The output connector of the C.N.A. 7 is joined to the minus input of comparator 1.
La sortie du réseau combinatoire 8 est constituée par un bus 9 de 7 conducteurs parallèles réunis à une -entrée d'un comparateur numérique 7 bits 10. The output of the combinational network 8 consists of a bus 9 of 7 parallel conductors connected to an input of a 7-bit digital comparator 10.
L'autre entrée du comparateur numérique t0 est un bus 12 de 7 conducteurs parallèles constituant la sortie d'un compteur 7 bits 11 dont l'entrée est réunie à la sortie du circuit ET 2.The other input of the digital comparator t0 is a bus 12 of 7 parallel conductors constituting the output of a 7-bit counter 11 whose input is combined at the output of the AND circuit 2.
La broche 15 de remise à zéro du compteur il est réunie à la sortie du comparateur numérique 10. The counter reset pin 15 is joined to the output of the digital comparator 10.
La sortie du comparateur numérique 10 est connectée au compteur de sortie 13 dont la sortie numérique S sur le bus 14 constitue la sortie du C.A.N. de l'invention.The output of the digital comparator 10 is connected to the output counter 13 whose digital output S on the bus 14 constitutes the output of the C.A.N. of the invention.
Après avoir décrit le convertisseur de l'invention, abordons-en le fonctionnement. After describing the converter of the invention, let’s discuss how it works.
La tension analogique à convertir VA est supposée positive. The analog voltage to be converted VA is assumed to be positive.
Par ailleurs, avant chaque opération de conversion, tous les compteurs du convertisseur de l'invention sont remis à zéro par application d'un signal approprié sur leurs entrées de remise à zéro, non représentées sur la figure 1 à l'exception de l'entrée 15 de remise à zéro du compteur 11. Furthermore, before each conversion operation, all the counters of the converter of the invention are reset to zero by applying an appropriate signal to their reset inputs, not shown in FIG. 1 with the exception of the input 15 to reset counter 11.
Les impulsions d'horloge sortant du circuit d'horloge 3, et dont la fréquence de recurrence est F, sont appliquées à l'entrée du compteur 4. Celui-ci se comporte comme un diviseur de fréquence de récurrence par 32, puisque le compteur 4 est un compteur 5 bits, et que la broche de sortie est la broche correspondant au bit de plus fort poids. The clock pulses leaving the clock circuit 3, and whose recurrence frequency is F, are applied to the input of the counter 4. The latter behaves like a recurrence frequency divider by 32, since the counter 4 is a 5-bit counter, and that the output pin is the pin corresponding to the most significant bit.
C'est donc un train d'impulsions'd'horloge de fréquence de récurrence F/32 qui est appliqué au compteur 5, dont la sortie numérique H part de zéro et augmente de fa con proportionnelle au temps écoulé depuis l'instant de début de la conversion. It is therefore a train of pulses of clock of frequency of recurrence F / 32 which is applied to the counter 5, whose digital output H starts from zero and increases in a proportional manner to the time elapsed since the start time of conversion.
Il en est de même pour la sortie analogique du C.N.A. 7. The same is true for the analog output of the C.N.A. 7.
La sortie du -comparateur analogique est donc au niveau haut entre l'instant de début de la conversion et l'instant où la sortie du C.N.A. 7 passe par la valeur analogique à convertir VA, c'est-à-dire pendant un temps proportionnel à VA. The output of the analog comparator is therefore at the high level between the instant of start of the conversion and the moment when the output of the C.N.A. 7 goes through the analog value to be converted VA, that is to say for a time proportional to VA.
Les impulsions d'horloge passent donc à travers le circuit ET 2 pendant ce temps. Elles sont comptées par le compteur 7 bits 11, dont la sortie numérique est réunie au comparateur numérique 10. The clock pulses therefore pass through the AND circuit 2 during this time. They are counted by the 7-bit counter 11, the digital output of which is combined with the digital comparator 10.
L'autre entrée de ce comparateur numérique 10 est réunie à la sortie du réseau combinatoire 8, dont la figure 2 caractérise le fonctionnement. The other input of this digital comparator 10 is combined at the output of the combinational network 8, the operation of which in FIG. 2 characterizes.
Sur cette figure1 on a porté en abscisse les valeurs de H, ainsi que les valeurs des trois bits de plus fort poids H5, H6 et H7 correspondants qui constituent les entrées du réseau combinatoire 8. On a porté en ordonnée la valeur du mot de 7 bits Pi présent sur le bus 9 de 7 lignes constitué par les sorties du réseau combinatoire 8. In this figure1, the values of H have been plotted on the abscissa, as well as the values of the three most significant bits H5, H6 and H7 corresponding which constitute the inputs of the combinational network 8. The value of the word of 7 has been plotted on the ordinate bits Pi present on the bus 9 of 7 lines constituted by the outputs of the combinational network 8.
En début de conversion, tant que H reste inférieur à 32, on voit que Pi est égal à 32. Le comparateur 10 délivre une impulsion de sortie qui remet à zéro le compteur 11 chaque fois que la sortie numérique de ce dernier atteint la valeur 32. Le train d'impulsions qui attaque le compteur de sortie 13 a donc une fréquence de récurrence égale à F/32. La sortie S du compteur de sortie 13 est donc la même que la sortie H du compteur d'impulsions d'horloge 5, comme le montre la figure 3. At the start of the conversion, as long as H remains less than 32, we see that Pi is equal to 32. The comparator 10 delivers an output pulse which resets the counter 11 to zero each time the digital output of the latter reaches the value 32 The pulse train which attacks the output counter 13 therefore has a recurrence frequency equal to F / 32. The output S of the output counter 13 is therefore the same as the output H of the clock pulse counter 5, as shown in FIG. 3.
Lorsque H atteint la valeur 32, le bit H5 passe à 1 et la sortie Pi du réseau combinatoire 8 passe à 40. Le comparateur 10 délivre une impulsion de sortie qui remet à zéro le compteur 11 chaque fois que la sortie numérique de ce dernier atteint la valeur 40. When H reaches the value 32, the bit H5 goes to 1 and the output Pi of the combinational network 8 goes to 40. The comparator 10 delivers an output pulse which resets the counter 11 each time the digital output of the latter reaches the value 40.
Le train d'impulsions qui attaque le compteur de sortie 13 a donc une fréquence de récurrence égale à
F/40. La sortie S du compteur de sortie 13 évolue donc moins vite que la sortie H du compteur d'impulsions d'horloge 5, et ce dans un rapport 32/40.The pulse train which attacks the output counter 13 therefore has a recurrence frequency equal to
F / 40. The output S of the output counter 13 therefore evolves more slowly than the output H of the clock pulse counter 5, and in a 32/40 ratio.
De même, il est aisé de comprendre que lorsque
H atteint la valeur 64, H5 passe à O et H6 à 1, ce qui entraîne le passage de la sortie Pi duréseau combinatoire 8 à la valeur 20, et entraîne que la sortie S va varier plus vite que la sortie H, dans un rapport 32/20.Likewise, it is easy to understand that when
H reaches the value 64, H5 goes to O and H6 to 1, which leads to the passage of the output Pi of the combinational network 8 to the value 20, and causes that the output S will vary faster than the output H, in a ratio 32/20.
Ainsi, la sortie H du compteur d'impulsions d'horloge étant, au moment du basculement du comparateur analogique 1, proportionnelle à la tension analogique à convertir VA, la sortie S qui se trouve figée à partir de cet instant dépend de VA d'une manière non linéaire. Thus, the output H of the clock pulse counter being, at the time of the switching of the analog comparator 1, proportional to the analog voltage to be converted VA, the output S which is frozen from this moment depends on VA of a non-linear way.
En fait la caractéristique de la sortie numérique S en fonction de la tension analogique V A est linéaire par parties, chaque partie représentant un huitième (3 bits) de la variation totale possible de VA. In fact, the characteristic of the digital output S as a function of the analog voltage V A is linear in parts, each part representing one eighth (3 bits) of the total possible variation of VA.
Bien entendu, les valeurs de Pi précédemment données ne sont que des exemples destinés à faciliter la compréhension et il est clair, que dans un cas pratique, les valeurs de Pi sont choisies de façon à ce que les non-linéarités du capteur placé avant le convertisseur se trouvent compensées par les nonlinéarités du convertisseur lui-même. Of course, the values of Pi previously given are only examples intended to facilitate understanding and it is clear that in a practical case, the values of Pi are chosen so that the non-linearities of the sensor placed before the converter are compensated for by the nonlinearities of the converter itself.
il est remarquable que dans la réalisation proposée où l'échantillonnage se fait sur 256 niveaux (8 bits), un réseau combinatoire de la complexité de 8 mots de 7 bits permet de linéariser la courbe alors qu'il faudrait avec la solution connue une R.O.M. de 256 mots de 8 bits. it is remarkable that in the proposed embodiment where the sampling is done on 256 levels (8 bits), a combinatorial network of the complexity of 8 words of 7 bits makes it possible to linearize the curve whereas it would be necessary with the known solution an R.O.M. of 256 words of 8 bits.
il convient de remarquer cependant que la qualité de la linéarisation est en toute rigueur moins bonne, puisque les non-linéarités du capteur sont compensées par une courbe à huit pentes au lieu de l'être point à point. it should be noted, however, that the quality of the linearization is in any case less good, since the non-linearities of the sensor are compensated for by a curve with eight slopes instead of being point to point.
Cependant, si cela s'avère nécessaire, on peut augmenter le nombre de pentes en augmentant légèrement la complexité du réseau combinatoire (16 pentes = 4 bits d'entrée, 32 pentes = 5 bits d'entrée) et ceci est rarement le cas car les capteurs les plus courants présentent généralement des non linéarités "douces
il est évidemment possible de remplacer le réseau combinatoire 8 précédemment décrit par une mémoire R.O.M.However, if necessary, the number of slopes can be increased by slightly increasing the complexity of the combinatorial network (16 slopes = 4 input bits, 32 slopes = 5 input bits) and this is rarely the case because the most common sensors generally have "soft non-linearities"
it is obviously possible to replace the combinational network 8 previously described by a ROM memory
La tension analogique à convertir V a été supposée positive. S'il devait ne pas en être ainsi, un circuit décaleur additionnant une tension continue positive égale à la valeur négative maximale de V A pourrait être placé en amont du C.A.N. de l'invention, la valeur numérique S de la sortie étant décodée en conséquence. The analog voltage to be converted V was assumed to be positive. If this should not be the case, a shifter circuit adding a positive DC voltage equal to the maximum negative value of V A could be placed upstream of the C.A.N. of the invention, the digital value S of the output being decoded accordingly.
Par ailleurs, le compteur 4 qui divise la fréquence d'horloge afin de permettre une plus grande souplesse dans le choix des pentes, peut être supprimé si on peut se contenter de travailler avec des pen-tes de valeurs égales à des inverses de nombres entiers,
Enfin, l'ensemble constitué du compteur 11, du réseau combinatoire 8 et du comparateur 10, ensemble qui se comporte comme un diviseur par un nombre entier variable, est ici commandé par la sortie numérique (H5, H6, H7) du compteur d'impulsions d'horloge, compte tenu de l'application souhaitée. il est également' possible de commander la division précedente par d'autres données, par exemple celles issues d'un capteur de température placé au voisinage- du capteur précédent, pour compenser les variations de la réponse du capteur dues aux variations de la température. In addition, the counter 4 which divides the clock frequency in order to allow greater flexibility in the choice of slopes, can be eliminated if one can be satisfied with working with slopes of values equal to inverses of whole numbers. ,
Finally, the assembly consisting of the counter 11, the combinational network 8 and the comparator 10, an assembly which behaves like a divider by a variable integer, is here controlled by the digital output (H5, H6, H7) of the counter of clock pulses, taking into account the desired application. it is also possible to control the previous division with other data, for example that from a temperature sensor placed in the vicinity of the previous sensor, to compensate for the variations in the response of the sensor due to variations in temperature.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8500353A FR2576166B1 (en) | 1985-01-11 | 1985-01-11 | NON-LINEAR ANALOG-TO-DIGITAL CONVERTER |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8500353A FR2576166B1 (en) | 1985-01-11 | 1985-01-11 | NON-LINEAR ANALOG-TO-DIGITAL CONVERTER |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2576166A1 true FR2576166A1 (en) | 1986-07-18 |
| FR2576166B1 FR2576166B1 (en) | 1990-01-12 |
Family
ID=9315182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8500353A Expired - Fee Related FR2576166B1 (en) | 1985-01-11 | 1985-01-11 | NON-LINEAR ANALOG-TO-DIGITAL CONVERTER |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2576166B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9859909B1 (en) | 2017-03-01 | 2018-01-02 | Linear Technology Corporation | Analog to digital conversion yielding exponential results |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3824559A (en) * | 1971-08-18 | 1974-07-16 | Ferranti Ltd | Data processing apparatus for weighting input information signals |
| FR2347826A1 (en) * | 1976-04-07 | 1977-11-04 | Endress Hauser Gmbh Co | SENSOR OUTPUT SIGNAL LINEARIZATION CIRCUIT |
-
1985
- 1985-01-11 FR FR8500353A patent/FR2576166B1/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3824559A (en) * | 1971-08-18 | 1974-07-16 | Ferranti Ltd | Data processing apparatus for weighting input information signals |
| FR2347826A1 (en) * | 1976-04-07 | 1977-11-04 | Endress Hauser Gmbh Co | SENSOR OUTPUT SIGNAL LINEARIZATION CIRCUIT |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9859909B1 (en) | 2017-03-01 | 2018-01-02 | Linear Technology Corporation | Analog to digital conversion yielding exponential results |
| EP3370146A1 (en) * | 2017-03-01 | 2018-09-05 | Linear Technology Corporation | Analog to digital conversion yielding exponential results |
| JP2018148540A (en) * | 2017-03-01 | 2018-09-20 | リニアー テクノロジー エルエルシー | Analog to digital converter, dimming PWM generator of LED driver, and method of providing analog to digital conversion |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2576166B1 (en) | 1990-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2473810A1 (en) | METHOD FOR COMPENSATING THE SHIFT VOLTAGE OF A DIFFERENTIAL AND MACRO-FUNCTIONAL AMPLIFIER BY RESULTING | |
| CA1102002A (en) | Digital multi-line companded delta modulator | |
| FR2507413A1 (en) | ANALOG-TO-DIGITAL CONVERTER HAVING A SELF-POLARIZATION CIRCUIT | |
| EP0317421B1 (en) | Parallel analog-to-digital converter | |
| EP0359633B1 (en) | Logarithmic envelope detector for an analog signal | |
| FR2743960A1 (en) | High resolution digital=analog converter for quartz oscillator tuning | |
| EP2978127B1 (en) | Method for digitally compensating variations, based on the temperature, of an electrical variable of an onboard spatial radio frequency telecommunications device | |
| FR2576166A1 (en) | Non-linear analogue/digital converter | |
| US5936561A (en) | Apparatus and methods for digitally compensated multi-bit sigma-delta analog-to-digital conversion | |
| EP0379816B1 (en) | Control for crossed-coil instruments | |
| EP0834990A1 (en) | Digital programmable phase shifter and analog-digital converter using such a phase shifter | |
| FR2660128A1 (en) | METHOD AND CIRCUIT FOR ELIMINATING TRANSITION ERROR FROM THE MAIN BIT TO THE BIPOLAR ZERO POINT IN A DIGITAL-TO-ANALOG CONVERTER. | |
| FR2696300A1 (en) | Analog-digital coding circuit with automatic compensation for zero offset. | |
| FR2778259A1 (en) | CIRCUIT OF ARITHMETIC COMBINATIONS OF AN ANALOGUE SIGNAL TO A VALUE IN NUMERICAL FORM AND PROCESS AS WELL AS A DEVICE FOR DETERMINING AN ANGLE | |
| FR2677127A1 (en) | DEVICE FOR MEASURING AN ANGULAR SPEED. | |
| EP0346988A2 (en) | Integrated semiconductor circuit comprising a synchronised comparator | |
| FR2515898A1 (en) | ADAPTIVE ANALOG-TO-DIGITAL CONVERSION METHOD AND DEVICE | |
| EP0169089B1 (en) | Elementary data processing device | |
| EP0848547B1 (en) | Interface circuit for video camera | |
| EP1622273B1 (en) | Apparatus with amplified reading of an analogue information with linear gain control in dB, especially for image pickup | |
| WO2020109041A1 (en) | Device for generating analogue signals | |
| SU397852A1 (en) | FOLLOWING DIGITAL PHOTOMETER OF OPTICAL RANGE | |
| SU771672A1 (en) | Device for computing logarithmic functions | |
| FR2785474A1 (en) | Synchronous or asynchronous analogue to digital converter, has comparators connected to interrupters and differential amplifiers | |
| FR2643522A1 (en) | Analog/digital conversion process and converters for its implementation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |