FR2571893A2 - Procede de fabrication de circuits electroniques a base de transistors en couches minces et de condensateurs - Google Patents
Procede de fabrication de circuits electroniques a base de transistors en couches minces et de condensateurs Download PDFInfo
- Publication number
- FR2571893A2 FR2571893A2 FR8415898A FR8415898A FR2571893A2 FR 2571893 A2 FR2571893 A2 FR 2571893A2 FR 8415898 A FR8415898 A FR 8415898A FR 8415898 A FR8415898 A FR 8415898A FR 2571893 A2 FR2571893 A2 FR 2571893A2
- Authority
- FR
- France
- Prior art keywords
- columns
- layer
- conductive material
- deposition
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 5
- 239000003990 capacitor Substances 0.000 title claims description 6
- 239000010409 thin film Substances 0.000 title description 3
- 239000011159 matrix material Substances 0.000 claims abstract description 3
- 239000004020 conductor Substances 0.000 claims description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 229920000742 Cotton Polymers 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 210000003739 neck Anatomy 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 108700028369 Alleles Proteins 0.000 description 1
- PWNAWOCHVWERAR-UHFFFAOYSA-N Flumetralin Chemical compound [O-][N+](=O)C=1C=C(C(F)(F)F)C=C([N+]([O-])=O)C=1N(CC)CC1=C(F)C=CC=C1Cl PWNAWOCHVWERAR-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 210000001072 colon Anatomy 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/10—Materials and properties semiconductor
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/10—Materials and properties semiconductor
- G02F2202/103—Materials and properties semiconductor a-Si
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
PROCEDE DE FABRICATION D'UN ECRAN D'AFFICHAGE A MATRICE ACTIVE, DANS LEQUEL ON LAISSE SUBSISTER, APRES LA SECONDE PHOTOGRAVURE, DES SEGMENTS (S) FORMANT PONT CONDUCTEUR 120, 110, 112, 114 AU-DESSUS DES COUPURES 103 DE LA COUCHE CONDUCTRICE 102 FORMANT LES COLONNES.
Description
Procédé de fabrication de circuits électroniques à base de transistors en couches minces et de condensateurs
Dans le brevet principal, il est décrit et re
vendiqué un procédé de fabrication d'un écran d'afficha
ge à matrice active dans lequel on réalise une paroi
inférieure portant des armatures de condensateurs et des
transistors à couches minces et une paroi supérieure re
vêtue d'une contre-électrode formant seconde armature
des condensateurs.Le procédé faisant l'objet du brevet
principal est caractérisé en ce que, pour réaliser la
paroi inférieure, on procède aux opérations suivantes :
- dépôt sur un substrat isolant d'une couche d'un pre
mier matériau conducteur transparent,
- première photogravure appliquée à cette première cou
che pour constituer des lignes et des colonnes de pa
vés formant une des armatures des futurs condensa
teurs, chaque pavé étant relié à un appendice, cette
première photogravure laissant subsister en outre des
colonnes dudit premier matériau conducteur, ces colon
nes étant disposées entre les colonnes de pavés,
- dépôt d'une couche de silicium amorphe hydrogéné sur
l'ensemble,
- dépôt d'une couche isolante,
- dépôt d'une couche d'un second matériau conducteur,
- seconde photogravure appliquée à l'ensemble couche de
silicium-couche isolante-couche conductrice, cette
seconde photogravure laissant subsister des lignes du
second matériau conducteur, ces lignes passant au-des
sus des appendices, les zones de recouvrement d'une
ligne avec une colonne et un appendice définissant la
source et le drain d'un transistor, la grille de ce
transistor étant constituée par la partie de la ligne
qui est située entre l'appendice et la colonne.
Dans le brevet principal, il est décrit et re
vendiqué un procédé de fabrication d'un écran d'afficha
ge à matrice active dans lequel on réalise une paroi
inférieure portant des armatures de condensateurs et des
transistors à couches minces et une paroi supérieure re
vêtue d'une contre-électrode formant seconde armature
des condensateurs.Le procédé faisant l'objet du brevet
principal est caractérisé en ce que, pour réaliser la
paroi inférieure, on procède aux opérations suivantes :
- dépôt sur un substrat isolant d'une couche d'un pre
mier matériau conducteur transparent,
- première photogravure appliquée à cette première cou
che pour constituer des lignes et des colonnes de pa
vés formant une des armatures des futurs condensa
teurs, chaque pavé étant relié à un appendice, cette
première photogravure laissant subsister en outre des
colonnes dudit premier matériau conducteur, ces colon
nes étant disposées entre les colonnes de pavés,
- dépôt d'une couche de silicium amorphe hydrogéné sur
l'ensemble,
- dépôt d'une couche isolante,
- dépôt d'une couche d'un second matériau conducteur,
- seconde photogravure appliquée à l'ensemble couche de
silicium-couche isolante-couche conductrice, cette
seconde photogravure laissant subsister des lignes du
second matériau conducteur, ces lignes passant au-des
sus des appendices, les zones de recouvrement d'une
ligne avec une colonne et un appendice définissant la
source et le drain d'un transistor, la grille de ce
transistor étant constituée par la partie de la ligne
qui est située entre l'appendice et la colonne.
Dans une variante de ce procédé, et afin
d'améliorer le contact entre l'oxyde et la couche de aSiH, il est prévu qu'on dépose, après l'oxyde, une couche de silicium amorphe fortement dopé n. La première gravure est toujours réalisée à l'aide du même masque, mais cette gravure affecte alors à la fois la couche de silicium dopé et celle d'oxyde. Quant à la seconde photogravure elle n'est pas modifiée.
d'améliorer le contact entre l'oxyde et la couche de aSiH, il est prévu qu'on dépose, après l'oxyde, une couche de silicium amorphe fortement dopé n. La première gravure est toujours réalisée à l'aide du même masque, mais cette gravure affecte alors à la fois la couche de silicium dopé et celle d'oxyde. Quant à la seconde photogravure elle n'est pas modifiée.
Le présent certificat d'addition a pour objet une variante de ce procédé dans laque-lle on fait encore usage de cette couche supplémentaire de silicium amorphe dopé, mais dans laquelle on modifie légèrement la seconde gravure.
Dans le brevet principal, au cours de la seconde gravure, le silicium dopé est attaque à la suite du silicium semiconducteur. Le sicilium dopé ne subsiste donc que sous la grille, au-dessus de l'oxyde (voir figure 7b du brevet principal).
Bien que les résultats obtenus avec la variante décrite dans le brevet principal aient démontré la validité du procédé et l'intérêt de sa simplicité, les écrans obtenus peuvent, dans certains cas, présenter quelques défauts qui proviennent de coupures de colonnes. Ces c-oupures se manifestent lorsqu'on utilise, comme substrat de départ, un verre type Balzers recouvert d'une très fine couche d'oxyde d'indium-étain. Les fines rayures "naturelles" de ces substrats standards (qui sont peu chers, car utilisés déjà dans les afficheurs à cristaux liquides) ne permettent pas de réaliser des bandes très fines (d'environ 20 ,um) avec un rendement de 100%. Il faut donc, soit réaliser les couches transparentes et conductrices sur des substrats de meilleure qualité, soit introduire une redondance pour guérir les colonnes coupées.
C'est cette deuxième solution qui fait l'objet du présent certificat d'addition.
Cette redondance est obtenue en modifiant lé gercement le second niveau de masquage de telle sorte qu'après gravure il subsiste, sur une partie des colonnes, l'empilement formé par la couche de silicium dopé n et les couches suivantes. Cet e-mpilement joue alors, en cas de coupure de la colonne, le rôle de pont conducteur entre les deux parties de celle-ci. On obtient ainsi une redondance électrique dans la conception des colonnes d'adressage puisque deux conducteurs sont prévus en pa allèle, le deuxième venant pallier les défauts éventuels du premier.
Cet artifice présente un autre avantage l'empilement préservé produit un masquage optique de la colonne transparente. Si la colonne n'est pas masquée, elle est visible au même titre qu'un point d'affichage.
Son aspect dépend de la valeur moyenne de la tension vidéo pendant une image. Cet effet est très gênant dans le mode d'affichage blanc sur fond noir, car l'oeil est très sensible aux Lignes blanches même très fines. Dans l'autre mode, noir sur fond blanc, l'effet est beaucoup moins visible, une ligne noire de 20 pm de Large sur fond blanc étant invisible à l'oeil Le masquage optique des colonnes transparentes est donc nécessaire surtout dans le premier mode et il est parfaitement réalisé par la présente invention.
On notera que le perfectionnement préconisé par l'invention n'introduit aucune opération supplémentaire, puisque c'est simplement le dessin du second niveau de masquage qui est légèrement modifié.
Il est à noter également# que, dans le cas de coupures très Larges, La résistance du pont de silicium dopé peut devenir importante. Mais les deux p#arties de la colonne se trouvent quand même reliées électriquement et cela par couplage capacitif.
De toute façon, les caractéristiques de L'invention apparaîtront mieux après la description qui suit, d'un exempLe de réaLisation donné à titre explicatif et nulLement Limitatif. Cette description se réfère à des dessins annexés sur lesquels :
- la figure 1 montre Les étapes essentielles du procédé de l'invention,
- La figure 2 montre un détail de l'écran obtenu,
- la figure 3 montre, en coupe, Le segment qui subsiste sur les cotonnes après seconde gravure,
- la figure 4 est un schéma électrique équiva
Lent qui illustre Le principe de la redondance électrique introduite par l'invention.
- la figure 1 montre Les étapes essentielles du procédé de l'invention,
- La figure 2 montre un détail de l'écran obtenu,
- la figure 3 montre, en coupe, Le segment qui subsiste sur les cotonnes après seconde gravure,
- la figure 4 est un schéma électrique équiva
Lent qui illustre Le principe de la redondance électrique introduite par l'invention.
Les différentes opérations que comprend te procédé de t'invention sont illustrées sur la figure 1 qui montre différents états intermédiaires de l'écran obtenu. Ces opérations sont Les suivantes : - dépôt d'une couche 120 de siLicium amorphe fortement
dopé n, sur un substrat de verre 100, par exemple de
La marque Batzers, revêtu préaLabLement d'une couche
102 de matériau conducteur transparent, par exempte en
oxyde d'étain et d'indium, - première photogravure appliquée à ces deux couches
pour constituer une mosaïque de pavés 106 rangés en
Lignes et colonnes, ces pavés formant une des armatu
res des futurs condensateurs ; chaque pavé est relié à
un appendice 108 ; cette première photogravure Laisse
subsister en outre des cotonnes 104 du premier maté
riau conducteur 10Z surmonte de la couche 120 de sili
cium amorphe fortement dopé n, ces colonnes s'insérant
entre les colonnes de pavés (figure lob), - dépôt d'une couche 110 de silicium amorphe hydrogéné
sur l'ensemble, - dépôt d'une couche isoLante 112, en silice par exem
plie, - dépôt d'une couche 114 d'un second matériau conduc
teur, par exemple en aluminium (figure 1c), - seconde photogravure appliquée à l'ensemble des cou
ches 120, 110, 112, 114 pour dégager chaque pavé et
laisser subsister des lignes 116 du second matériau
conducteur 114 ; des segments S de l'empilement sub
sistent sur les colonnes, sur une partie de l'inter
valle séparant deux lignes consécutives ; cette secon
de photogravure ne dégage le matériau conducteur
transparent 102 des colonnes qu'à chaque extrémité de
ces intervalles (figure nid), - dépôt d'une couche de SiO2 destinée à passiver l'en
semble.
dopé n, sur un substrat de verre 100, par exemple de
La marque Batzers, revêtu préaLabLement d'une couche
102 de matériau conducteur transparent, par exempte en
oxyde d'étain et d'indium, - première photogravure appliquée à ces deux couches
pour constituer une mosaïque de pavés 106 rangés en
Lignes et colonnes, ces pavés formant une des armatu
res des futurs condensateurs ; chaque pavé est relié à
un appendice 108 ; cette première photogravure Laisse
subsister en outre des cotonnes 104 du premier maté
riau conducteur 10Z surmonte de la couche 120 de sili
cium amorphe fortement dopé n, ces colonnes s'insérant
entre les colonnes de pavés (figure lob), - dépôt d'une couche 110 de silicium amorphe hydrogéné
sur l'ensemble, - dépôt d'une couche isoLante 112, en silice par exem
plie, - dépôt d'une couche 114 d'un second matériau conduc
teur, par exemple en aluminium (figure 1c), - seconde photogravure appliquée à l'ensemble des cou
ches 120, 110, 112, 114 pour dégager chaque pavé et
laisser subsister des lignes 116 du second matériau
conducteur 114 ; des segments S de l'empilement sub
sistent sur les colonnes, sur une partie de l'inter
valle séparant deux lignes consécutives ; cette secon
de photogravure ne dégage le matériau conducteur
transparent 102 des colonnes qu'à chaque extrémité de
ces intervalles (figure nid), - dépôt d'une couche de SiO2 destinée à passiver l'en
semble.
La position et la structure des segments S maintenus sur les colonnes après la seconde photogravure apparaissent mieux sur les figures 2 et 3.
Le rôle de ce segment est explicité sur les figures 3 et 4. Sur la figure 3, on voit le cas d'une colonne 102 présentant une coupure 103. Le pont conducteur réalisé par le segment S et notamment par la couche 120 en silicium amorphe fortement dopé rétablit la continuité électrique. Si la coupure 103 est très large, la continuité électrique est quand même assurée (malgré la résistance R non négligeable présentée par le segment de silicium portant la coupure) par les deux capacités C1 et C2 formées par les deux parties de la couche 102 et la couche conductrice 114. Le schéma électrique équivalent est représenté sur la figure 4.
Claims (1)
- REVENDICATIONProcédé de fabrication d'un écran d'affichage matrice active selon la revendication 1 du brevet principal, caractérisé en ce que, pour réaliser la paroi inférieure, on procède aux opérations suivantes : sur un substrat isolant (100) recouvert d'une couche(102) d'un premier matériau conducteur transparent,dépôt d'une couche (120) de silicium amorphe fortementdopé n, première photogravure appliquée à ces deux couchespour constituer une wosaique de pavés (106) rangés enlignes et colonnes, ces pavés (106) formant une desarmatures des futurs condensateurs, chaque pavé étantrelié à un appendice (108), cette première photogravure laissant subsister en outre des colonnes (104)dudit premier matériau conducteur surmonté de la couche (120) de silicium amorphe fortement dopé n, cescolonnes s'insérant entre les colonnes de pavés, dépôt d'une couche (110) de silicium amorphe hydrogénésur l'ensemble, dépôt d'une couche isolante (112), - dépôt d'une couche (114) d'un second matériau conducteur, seconde photogravure appliquée à l'empilement de couches (120, 110, 112, 114) pour dégager chaque pavé,mais laisser subsister des lignes (116) du second matériau conducteur (114), cette seconde photogravurelaissant subsister en outre des segments (S) de cetempilement sur les colonnes, sur une partie des intervalles séparant deux lignes consécutives, cette seconde photogravure ne dégageant le matériau conducteurtransparent (102) des colonnes qu'à chaque extrémitéde ces intervalles.
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8415898A FR2571893B2 (fr) | 1982-09-14 | 1984-10-17 | Procede de fabrication de circuits electroniques a base de transistors en couches minces et de condensateurs |
| PCT/FR1985/000288 WO1986002489A1 (fr) | 1984-10-17 | 1985-10-11 | Procede de fabrication de circuits electroniques a base de transistors en couches minces et de condensateurs |
| JP60504481A JPH0627980B2 (ja) | 1984-10-17 | 1985-10-11 | 能動マトリクスデイスプレイスクリ−ンの製造方法 |
| DE8585904985T DE3567770D1 (en) | 1984-10-17 | 1985-10-11 | Method for producing electronic circuits based on thin layers transistors and capacitors |
| EP85904985A EP0197991B1 (fr) | 1984-10-17 | 1985-10-11 | Procede de fabrication de circuits electroniques a base de transistors en couches minces et de condensateurs |
| US06/882,905 US4689116A (en) | 1984-10-17 | 1985-10-11 | Process for fabricating electronic circuits based on thin-film transistors and capacitors |
| CA000493091A CA1261953A (fr) | 1984-10-17 | 1985-10-16 | Procede de fabrication de circuits electroniques a base de transistors en couches minces et de condensateurs |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8215499A FR2533072B1 (fr) | 1982-09-14 | 1982-09-14 | Procede de fabrication de circuits electroniques a base de transistors en couches minces et de condensateurs |
| FR8415898A FR2571893B2 (fr) | 1982-09-14 | 1984-10-17 | Procede de fabrication de circuits electroniques a base de transistors en couches minces et de condensateurs |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2571893A2 true FR2571893A2 (fr) | 1986-04-18 |
| FR2571893B2 FR2571893B2 (fr) | 1986-12-26 |
Family
ID=26223067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8415898A Expired FR2571893B2 (fr) | 1982-09-14 | 1984-10-17 | Procede de fabrication de circuits electroniques a base de transistors en couches minces et de condensateurs |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2571893B2 (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2714766A1 (fr) * | 1993-12-30 | 1995-07-07 | France Telecom | Procédé de fabrication d'un écran d'affichage à matrice active. |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4332075A (en) * | 1978-05-26 | 1982-06-01 | Matsushita Electric Industrial Co., Ltd. | Method of producing thin film transistor array |
| EP0082783A2 (fr) * | 1981-12-23 | 1983-06-29 | François Morin | Procédé de fabrication de transistors en couches minces en silicium sur substrat isolant |
-
1984
- 1984-10-17 FR FR8415898A patent/FR2571893B2/fr not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4332075A (en) * | 1978-05-26 | 1982-06-01 | Matsushita Electric Industrial Co., Ltd. | Method of producing thin film transistor array |
| EP0082783A2 (fr) * | 1981-12-23 | 1983-06-29 | François Morin | Procédé de fabrication de transistors en couches minces en silicium sur substrat isolant |
Non-Patent Citations (1)
| Title |
|---|
| ELECTRONICS INTERNATIONAL, vol. 55, no. 10, 19 mai 1982, pages 94-96, New York, US; R.T.GALLAGHER: "Amorphous silicon enlarges LCDs" * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2714766A1 (fr) * | 1993-12-30 | 1995-07-07 | France Telecom | Procédé de fabrication d'un écran d'affichage à matrice active. |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2571893B2 (fr) | 1986-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0197991B1 (fr) | Procede de fabrication de circuits electroniques a base de transistors en couches minces et de condensateurs | |
| TW587234B (en) | Electro-optical device and electronic equipment | |
| FR2700062A1 (fr) | Procédé pour fabriquer un transistor à films minces. | |
| FR2530057A1 (fr) | Afficheur a cristaux liquides en matrice de points | |
| FR2679057A1 (fr) | Structure d'ecran a cristal liquide, a matrice active et a haute definition. | |
| FR2702286A1 (fr) | Affichage à cristaux liquides et procédé pour le fabriquer. | |
| FR2585167A1 (fr) | Structures conductrices redondantes pour affichages a cristaux liquides commandes par des transistors a effet de champ en couche mince | |
| CN102576736A (zh) | 半导体器件及其制造方法 | |
| EP0267824A1 (fr) | Ecran de visualisation électrooptique à transistors de commande et procédé de réalisation | |
| JP2001511317A (ja) | 薄膜トランジスタ及びこの薄膜トランジスタを具える電子デバイス | |
| FR2702882A1 (fr) | Procédé de fabrication de transistors à couches minces étagés directs. | |
| EP0564337B1 (fr) | Ecran d'affichage à masque optique et procédé de réalisation de cet écran | |
| JPH1039297A (ja) | 反射型液晶表示装置及びその製造方法 | |
| EP0506528A1 (fr) | Structure de commande matricielle pour écran de visualisation | |
| TWI258628B (en) | Electro-optic device and electronic machine | |
| FR2571893A2 (fr) | Procede de fabrication de circuits electroniques a base de transistors en couches minces et de condensateurs | |
| KR19990003501A (ko) | 박막 트랜지스터 및 그의 제조방법 | |
| EP1567911A1 (fr) | Structure de matrice active pour ecran de visualisation et ecran comportant une telle matrice | |
| EP0558401A1 (fr) | Procédé de fabrication d'un transistor en couches minces à double grille et à masque optique | |
| JPS58189615A (ja) | 液晶表示装置 | |
| JPS63101830A (ja) | アクテイブ・マトリクス液晶表示装置及びその製造方法 | |
| FR2702074A1 (fr) | Matrice active pour affichages à cristaux liquides. | |
| JP3071650B2 (ja) | 液晶表示装置の製造方法 | |
| JP2604386B2 (ja) | 薄膜トランジスタパネル | |
| FR2682492A1 (fr) | Afficheur a matrice active utilisant un plan de masse enterre. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TP | Transmission of property |