FR2497405A1 - Mfg. Schottky diode with guard ring - with extra layer of platinum silicide to reduce inverse current - Google Patents

Mfg. Schottky diode with guard ring - with extra layer of platinum silicide to reduce inverse current Download PDF

Info

Publication number
FR2497405A1
FR2497405A1 FR8027687A FR8027687A FR2497405A1 FR 2497405 A1 FR2497405 A1 FR 2497405A1 FR 8027687 A FR8027687 A FR 8027687A FR 8027687 A FR8027687 A FR 8027687A FR 2497405 A1 FR2497405 A1 FR 2497405A1
Authority
FR
France
Prior art keywords
layer
guard ring
schottky diode
platinum
silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8027687A
Other languages
French (fr)
Other versions
FR2497405B1 (en
Inventor
Michel Cortes
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thales SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thales SA filed Critical Thales SA
Priority to FR8027687A priority Critical patent/FR2497405B1/fr
Publication of FR2497405A1 publication Critical patent/FR2497405A1/en
Application granted granted Critical
Publication of FR2497405B1 publication Critical patent/FR2497405B1/fr
Application status is Expired legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Abstract

Schottky diode with guard ring is described in which the Schottky carrier exists between a silicate of a selected metal (Ti) and a layer of Si. Specifically the guard ring is covered with platinum silicide. The inverse current occurring in a Schottky diode operating at high temp. is reduced.

Description

DIODE SCHOTTKY A ANNEAU DE GARDE Schottky Diode A GUARD RING
ET SON PROCEDE DE FABRICATION AND MANUFACTURING PROCESS
La présente invention concerne une diode Schottky à anneau de garde et son procédé de fabrication. The present invention relates to a Schottky diode guard ring and its manufacturing method.

Les diodes Schottky sont des diodes utilisant comme phé nomène redresseur la barrière de potentiel créée par un contact entre un métal et un semiconducteur faiblement dopé. Schottky diodes are diodes using as phe nomenon rectifier the potential barrier created by a contact between a metal and a lightly-doped semiconductor. On s 'intéressera plus particulièrement ici aux diodes Schottky réalisées sur une couche de silicium, couramment une couche épitaxiée formée sur un substrat. Let 's interest in particular here the Schottky diodes formed on a silicon layer, commonly an epitaxial layer formed on a substrate. Dans de telles diodes, le contact métalsemiconducteur est couramment un contact entre un siliciure du métal et le semiconducteur, le siliciure résultant d'un traitement thermique. In such diodes, the métalsemiconducteur contact is commonly a contact between a silicide of the metal and the semiconductor, silicide from a thermal treatment. L'un des inconvénients de ces diodes est que leur tension de claquage est très faible. One of the disadvantages of these diodes is that their breakdown voltage is very low.

Dans l'art antérieur, pour augmenter cette tension de claquage inverse, une solution couramment utilisée a consisté à entourer la zone où la diode Schottky proprement dite est réalisée d'un anneau de garde constitué d'une zone diffusée selon un type de conductivité opposé à celui du substrat, par exemple un anneau de garde de type P dans le cas d'un substrat constitué d'une couche épitaxiée de type N. Néanmoins, quand la température de fonctionnement de telles diodes s'élève jusqu'à des valeurs de 1250C le courant inverse prend des valeurs importantes, et peut atteindre 10 à 20 fois les valeurs correspondantes à 250 C. In the prior art, to increase the reverse breakdown voltage, a commonly used solution has been to surround the area where the actual Schottky diode is formed in a guard ring formed of a diffused region in a opposite conductivity type to the substrate, for example a type of guard ring P in the case of a substrate made of an epitaxial layer of N-type, however, when the temperature of operation of such diodes rises up to values ​​of 1250C reverse current takes significant values ​​and can reach 10 to 20 times the corresponding values ​​at 250 C.

Un objet de la présente invention est de réduire le courant inverse traversant une diode Schottky à anneau de garde à tension inverse donnée et à température élevée. An object of the present invention is to reduce the reverse current through a Schottky diode reverse voltage given guard ring and at elevated temperature.

Pour atteindre cet objet, la présente invention prévoit une nouvelle structure de diode Schottky à anneau de garde et un procédé particulier de réalisation d'une telle structure. To achieve this object, the present invention provides a new structure of the Schottky diode guard ring and a particular method of producing such a structure.

Une diode Schottky à anneau de garde selon la présente invention dans laquelle la barrière de Schottky existe entre un siliciure d'un métal choisi et une couche de silicium comprend, à la surface de l'anneau de garde, une couche de siliciure de platine. A Schottky diode guard ring according to the present invention in which the Schottky barrier between a silicide of a metal selected and a silicon layer comprises, on the surface of the guard ring, a platinum silicide layer.

Dans un mode de réalisation préféré de la présente invention, le métal choisi est du titane mais peut etre tout autre métal couramment utilisé dans la fabrication des diodes Schottky, par exemple du chrome ou du molybdène. In a preferred embodiment of the present invention, the metal chosen is titanium but may be any other metal commonly used in the fabrication of Schottky diodes, for example chromium or molybdenum.

Le procédé de fabrication d une diode Schottky selon la présente invention comprend les étapes consistant à The method of manufacturing a Schottky diode according to the present invention comprises the steps of
- former un anneau de garde à faible niveau du dopage par implantation ou diffusion d'un dopant du second type de conductivité dans une couche de silicium du premier type de conductivité, et ce dans une zone délimitée par un masque d'oxyde; - forming a low level guard ring doping by implantation or diffusion of a dopant of the second conductivity type in a silicon layer of the first conductivity type, and within the area bounded by an oxide mask;
- déposer une couche de platine; - depositing a layer of platinum;
- recuire pour former un siliciure de platine dans les ouvertures du masque au-dessus de la zone implantée ou diffusée; - annealing to form a platinum silicide in the openings of the mask over the implanted or diffused region;
- enlever les portions restantes de la couche de platine; - removing the remaining portions of the platinum layer;
- enlever la portion du masque recouvrant la surface de silicium entourée de l'anneau de garde;; - remove the portion of the mask covering the silicon surface surrounded by the guard ring ;;
- déposer un métal choisi formant directement ou sous forme de siliciure une barrière de Schottky avec le silicium, et achever le processus de fabrication d'une diode Schottky de maniè- re classique. - depositing a metal selected directly forming or as a silicide Schottky barrier with silicon, and complete the process of manufacturing a Schottky diode maniè- re vector.

Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention seront exposés plus en détail dans la description suivante de modes de réalisation particuliers faite en relation avec les figures jointes parmi lesquelles These objects, features and advantages and other of the present invention will be discussed in more detail in the following description of specific embodiments in connection with the accompanying drawings
- les figures 1 à 5 représentent schématiquement des étapes successives du procédé de la présente invention; - Figures 1 to 5 schematically show successive steps of the method of the present invention;
- la figure 6 illustre schématiquement les caractéristi- ques principales d'une diode Schottky selon la présente invention. - Figure 6 illustrates schematically the main charac- c of a Schottky diode according to the present invention.

De façon générale, on notera que, conformément d l'habitude dans le domaine de la représentation des semiconducteurs, les épaisseurs et dimensions relatives des diverses couches ne sont pas représentées à l'échelle à l'intérieur d'une figure donnée ni méme éventuellement d'une figure à l'autre. Generally, it will be appreciated that, in accordance with the usual in the field of semiconductor representation, the relative thicknesses and dimensions of the various layers are not drawn to scale inside a given figure or even possibly from one figure to another. Pour les valeurs de ces épaisseurs, on se référera aux connaissances habituelles dans le domaine considéré. For values ​​of these thicknesses, reference to the usual knowledge in the field. Les formes des diverses couches sont également fortement schématiques et, notamment, on ne retrouvera pas aux frontières des diverses couches d'angles droits mais des arêtes relativement arrondies. The shapes of the various layers are also highly schematic and, in particular, will not be found at the borders of the various layers of angles but relatively rounded edges.

La figure 1 représente une première étape, classique, de fabrication d'une diode Schottky. 1 shows a first step vector, for producing a Schottky diode. Sur un substrat de silicium 1, par exemple du type N, on forme une couche de masquage en silice 2 munie d'ouvertures. On a silicon substrate 1, for example of type N, forming a silica masking layer 2 provided with openings. Cette surface de masquage reçoit un bombardement d'ions dopants de type de conductivité inverse de celui du substrat, c'est-à-dire P dans l'exemple choisi, par exemple du bore, pour former des zones implantées 3. Un recuit thermique permet de faire pénétrer les atomes dopants de la quantité choisie, ce recuit étant effectué immédiatement ou au cours d'une étape ultérieure de fabrication.L'implantation d'atomes dopants est effectuée sur les zones où le silicium est nu; This masking surface receives a bombardment of dopant ions of conductivity type opposite that of the substrate, that is to say P in the example chosen, for example boron, to form implanted regions 3. A thermal annealing makes it possible to penetrate the dopant atoms of the selected amount, this annealing being carried out immediately or at a later stage of dopant fabrication.L'implantation is performed on the areas where the silicon is bare; ou bien, si une couche d'oxyde mince, plus mince que la couche d'oxyde 2, est maintenue dans les zones où est effectuée l'implantation, cette couche d'oxyde est éliminée après implantation pour atteindre finalement une structure du type de celle représentée en figure 1. or if a thin oxide layer, thinner than the oxide layer 2, is maintained in areas where is performed the implantation, this oxide layer is removed after implantation eventually reaching a structure of the type that shown in Figure 1.

La figure 2 illustre la première étape spécifique à la présente invention. 2 illustrates the first step specific to the present invention. Au-dessus de la structure représentée en figure 1, est déposée, par exemple par évaporation, une couche de platine 4. Après cela la plaquette semiconductrice est soumise à un traitement thermique pour faire pénétrer le platine dans le silicium au niveau des fenêtres de la couche de masquage pour obtenir, comme cela est illustré schématiquement en figure 3, une couche de siliciure de platine 5 au-dessus de l'anneau de garde, ctest-à-di- re des zones dans lesquelles on a procédé à une implantation. Over the structure shown in Figure 1, is deposited, for example by evaporation, a platinum layer 4. After that the semiconductor wafer is subjected to a heat treatment to penetrate the platinum in the silicon at the windows of the masking layer to obtain, as illustrated schematically in Figure 3, a platinum silicide layer 5 above the guard ring, ctest to re di- areas in which we proceeded with implantation. Pendant le recuit thermique servant à assurer la pénétration du platine dans le silicium, ou immédiatement après cette étape, un traitement oxydant est effectué pour former une couche mince d'oxyde de silicium 6 au-dessus du siliciure de platine.Lors d'une étape suivante, la couche de platine 4 restant sur le masque d'oxyde est éliminée, par exemple par immersion dans de l'eau régale. During the thermal anneal used to ensure penetration of platinum in silicon, or immediately after this step, an oxidizing treatment is performed to form a thin layer of silicon oxide 6 above the silicide platine.Lors a step next, the platinum layer 4 remaining on the oxide mask is removed, for example by immersion in aqua regia. Le but de la couche de silice 6 est essentiellement d'éviter que l'eau régale attaque simultanément le siliciure de platine qui, selon l'invention, doit rester en place. The purpose of the silica layer 6 is basically to prevent aqua regia attack simultaneously platinum silicide which, according to the invention must remain in place.

Après cela, on procède aux étapes classiques de fabrication d'une diode Schottky comme l'illustre schématiquement la figure suivante. After this, one proceeds to the conventional steps of producing a Schottky diode as schematically illustrated below. La figure 4 représente le dépot d'une couche de résine 7 destinée à permettre l'élimination sélective des couches de silice 2 et 6 dans la région cernée par l'anneau de garde et sur une partie au moins de la face supérieure de la couche de siliciure de platine 5. Théoriquement, le masque 7 pourrait être aligné sur la limite de la couche de silice 2 à ltextérieur de l'anneau de garde. Figure 4 shows the deposition of a resin layer 7 intended to allow the selective removal of the silica layers 2 and 6 in the region surrounded by the guard ring and at least a portion of the upper face of the layer platinum silicide 5. in theory, the mask 7 may be aligned on the boundary of the silica layer 2 to ltextérieur of the guard ring. Néanmoins, en pratique, en raison des toléran- ces de positionnement et d'attaque, le masque destiné à ouvrir la couche de résine de masquage 7 tombera sensiblement au milieu de l'anneau de garde. However, in practice, due to the tolerances of these positioning and etching the mask for opening the resist layer 7 will fall substantially in the middle of the guard ring.

Comme l'illustre la figure 5, après enlèvement de la partie centrale de la couche de masquage de silice 2 et d'une portion de la couche de silice mince 6, une couche 8 d'un métal approprié à l'obtention de la diode Schottky souhaitée, par exemple du titane, est déposée à la surface de la plaquette de façon à recouvrir toute la partie interne de l'anneau de garde plus une portion au moins de cet anneau de garde. As illustrated in Figure 5, after removal of the central portion of the silica mask layer 2 and a portion of the thin silica layer 6, a layer 8 of a suitable metal to obtain the diode Schottky desired, for example titanium, is deposited on the surface of the wafer so as to cover the entire inner portion of the guard ring over at least a portion of the guard ring.

On procède ensuite comme le représente la figure 6 à un traitement thermique pour former une couche 9 constituée d'un siliciure du métal choisi, par exemple un siliciure de titane, dans la partie interne a l'anneau de garde, après avoir enlevé la partie de la couche 8 en débordement par tout procédé connu par exemple par attaque chimique avant formation du siliciure ou bien par le procédé dit de lift off qui consiste à déposer la couche mé talque 8 sur la couche de résine 7. Bien entendu on aura procédé préalablement ou on procédera ultérieurement aux métallisations nécessaires,#en déposant par exemple d'abord une couche de métal barrière, tel que du tantale, puis une couche de contact proprement dite, par exemple une argenture, cette argenture pouvant être effectuée par voie électrolytique. is then performed as illustrated in Figure 6 to a heat treatment to form a layer 9 consisting of a silicide of the metal chosen, for example a titanium silicide, in the inner portion has the guard ring, after removing the part of the layer 8 in overflow by any method known such as by etching prior to formation of the silicide, or by the method called lift off of depositing the mé talque layer 8 of the resin layer 7. of course it will process previously or is subsequently make the necessary metallizations, # by depositing for example, first a layer of barrier metal, such as tantalum and a contact layer itself, for example a silver plating, the plating may be effected electrolytically.

On a décrit ci-dessus la fabrication d'une diode Schottky individuelle nais, bien entendu, conformément à la pratique courante dans le domaine des semiconducteurs, un grand nombre de diodes identiques seront fabriquées simultanément sur une plaquette de silicium. We described above the production of a single Schottky diode nais, of course, in accordance with common practice in the semiconductor field, a large number of identical diodes are manufactured simultaneously on a silicon wafer.

Les expériences effectuées par la demanderesse ont montré que l'on obtenait bien en prévoyant la couche de siliciure de platine 5 au-dessus de l'anneau de garde 3 les avantages recherchés de la présente invention à savoir une réduction du courant de fuite inverse à température élevée. Experiments conducted by the Applicant have shown that the well is obtained by providing the platinum silicide layer 5 above the guard ring 3 the desired advantages of the present invention, namely a reduction of the leakage current to reverse high temperature. Pour une diode de structure donnée, par exemple une diode pouvant supporter 60 A de courant direct et 40 V de tension inverse, on obtient sans la couche de siliciure de platine selon l'invention un courant inverse à l250C de l'ordre de 300 mA pour une tension inverse de 40 volts alors que, avec la couche de siliciure de platine selon l'invention, le courant inverse était environ 20 fois plus faible.Les résultats indiqués ci-dessus résultent de moyennes statistiques sur un grand nombre d'échantillons; For a given diode structure, for example a diode capable of supporting 60 A of direct current and 40 V of reverse voltage is obtained without the platinum silicide layer according to the invention a reverse current to l250C to about 300 mA for a reverse voltage of 40 volts so that with the platinum silicide layer according to the invention, the reverse current was about 20 times more faible.Les results shown above result from statistical averages over a large number of samples; et, si l'on considère les avantages de la présente invention d'un autre point de vue, on peut diye que, pour une chaîne de fabrication de diodes pour lesquelles on recherche une tenue en tension inverse supérieure à 40 volts quand le courant est de 20 mA, la présente invention permet d'obtenir un meilleur rendement de fabrication. and, if one considers the advantages of the present invention from another point of view, one can diye that for a diode manufacturing line for which search a holding exceeding 40 volts reverse voltage when the current is 20 mA, the present invention provides improved manufacturing yield.

Un autre avantage de la présente invention ressort quand on s'intéresse aux caractéristiques en direct de diodes Schottky à anneau de garde faiblement dopé (1015 à 1016 at/cm3) ce qui est le cas pour les diodes rapides de détection. Another advantage of the present invention spring when one is interested in live characteristics of Schottky diodes lightly doped guard ring (1015 to 1016 at / cm3) which is the case for fast diodes detection. Avec une diode classique un courant direct de l'ordre de 35 mA correspond habituellement à une chute de tension directe supérieure au volt. With a conventional diode forward current of about 35 mA usually corresponds to a forward voltage drop greater than the volt. Par contre avec la couche de siliciure de platine selon l'invention on tombe à des valeurs de l'ordre de 0,85 V. For against with the platinum silicide layer according to the invention it drops to values ​​in the range of 0.85 V.

La présente invention n'est pas limitée aux modes de réalisation qui ont été décrits en détail. The present invention is not limited to the embodiments that have been described in detail. Elle en englobe les diverses variantes et généralisations incluses dans le domaine des revendications ci-après. It encompasses variants and generalizations included in the scope of the claims below.

Claims (6)

  1. REVENDICATIONS
    I. Diode Schottky a anneau de sarde dans laquelle la bar rière Schottky existe entre un siliciure (9, d'un métal choisi et une couche de silicium (1); caractérisée en ce que la surface de l'anneau de garde ~3) es recou#et# d#'#-t- silici- e de platine (5). I. Schottky diode Sardinian ring wherein the bar Schottky Rière between a silicide (9, of a metal selected and a silicon layer (1); characterized in that the surface of the guard ring ~ 3) es recou # and # d # '# - t e silicic platinum (5).
  2. 2. Diode Schottky selon la revendication 5 caractérisée en ce que le métal choisi est du titane. 2. Schottky diode according to claim 5 characterized in that the metal chosen is titanium.
  3. 3. Diode Schottky selon l'une des revendications 1 ou 2, caractérisée en ce qu'elle comprend en outre plusieurs couches mé- talliques de prise de contact recouvrant la surface de la couche de siliciure du métal choisi et au moins une partie de la couche de siliciure de platine. 3. Schottky diode according to one of claims 1 or 2, characterized in that it further comprises a plurality of layers Me- talliques handshaking covering the surface of the selected metal silicide layer and at least a portion of the platinum silicide layer.
  4. 4. Procédé de fabrication d'une diode Schottky à anneau de garde, caractérisé en ce qu'il comprend les étapes suivantes 4. A method of manufacturing a Schottky diode guard ring, characterized in that it comprises the following steps
    a) former un anneau de garde (3) par implantation d'un dopant du second type de coaductivité dans une couche de silicium (1) du premier type de conductivité dans une zone délimitée par un masque d'oxyde (2); a) forming a guard ring (3) by implanting a dopant of the second type of coaductivité in a silicon layer (1) of the first conductivity type in an area bounded by an oxide mask (2);
    b) déposer une couche de platine (4); b) depositing a platinum layer (4);
    c) recuire pour former un siliciure de platine (5) dans les ouvertures du masque au-dessus de la zone implantée; c) annealing to form a platinum silicide (5) in the openings of the mask over the implanted area;
    d) enlever les portions restantes de la couche de platine; d) removing the remaining portions of the platinum layer;
    e) enlever la portion du masque recouvrant la surface de silicium entourée par l'anneau de garde; e) removing the portion of the mask covering the silicon surface surrounded by the guard ring; ; ;
    f) déposer un métal choisi (8) formant, directement ou sous forme de siliciure, une barrière Schottky avec le silicium et achever le processus de fabrication de manière classique f) depositing a metal selected from (8) forming, directly or as a silicide, a Schottky barrier with silicon and complete the conventional manner of manufacturing process
  5. 5. Procédé selon la revendication 4, caractérisé en ce que, lors de l'étape c), il est formé une couche d'oxyde de silicium (6) au-dessus du siliciure de platine et en ce que, lors de l'étape e), une partie périphérique interne de cette couche d'oxyde est enlevée. 5. A method according to claim 4, characterized in that, during step c), there is formed a silicon oxide layer (6) above the platinum silicide and in that, during the step e), an inner peripheral portion of this oxide layer is removed.
  6. 6. Procédé selon la revendication 4, caractérisé en ce que le métal choisi est du titane. 6. A method according to claim 4, characterized in that the metal chosen is titanium.
FR8027687A 1980-12-29 1980-12-29 Expired FR2497405B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR8027687A FR2497405B1 (en) 1980-12-29 1980-12-29

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8027687A FR2497405B1 (en) 1980-12-29 1980-12-29

Publications (2)

Publication Number Publication Date
FR2497405A1 true FR2497405A1 (en) 1982-07-02
FR2497405B1 FR2497405B1 (en) 1984-08-10

Family

ID=9249568

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8027687A Expired FR2497405B1 (en) 1980-12-29 1980-12-29

Country Status (1)

Country Link
FR (1) FR2497405B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0760528A2 (en) * 1995-08-25 1997-03-05 Siemens Aktiengesellschaft Semiconductor device on silicium base with a high blocking voltage edge termination

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3349297A (en) * 1964-06-23 1967-10-24 Bell Telephone Labor Inc Surface barrier semiconductor translating device
US3668481A (en) * 1968-12-26 1972-06-06 Motorola Inc A hot carrier pn-diode

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3349297A (en) * 1964-06-23 1967-10-24 Bell Telephone Labor Inc Surface barrier semiconductor translating device
US3668481A (en) * 1968-12-26 1972-06-06 Motorola Inc A hot carrier pn-diode

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
EXBK/69 *
EXBK/70 *
EXBK/72 *
EXBK/74 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0760528A2 (en) * 1995-08-25 1997-03-05 Siemens Aktiengesellschaft Semiconductor device on silicium base with a high blocking voltage edge termination
EP0760528A3 (en) * 1995-08-25 1998-04-15 Siemens Aktiengesellschaft Semiconductor device on silicium base with a high blocking voltage edge termination
US6455911B1 (en) 1995-08-25 2002-09-24 Siemens Aktiengesellschaft Silicon-based semiconductor component with high-efficiency barrier junction termination

Also Published As

Publication number Publication date
FR2497405B1 (en) 1984-08-10

Similar Documents

Publication Publication Date Title
EP0071494B1 (en) Method of making integrated bipolar transistors of very small dimensions
US5668028A (en) Method of depositing thin nitride layer on gate oxide dielectric
US5600153A (en) Conductive polysilicon lines and thin film transistors
EP0201127B1 (en) P-i-n photodiode with low leakage current
US20040061191A1 (en) Mosfets incorporating nickel germanosilicided gate and methods for their formation
US20110120541A1 (en) Semiconductor device with heterojunctions and an interdigitated structure
US4713358A (en) Method of fabricating recessed gate static induction transistors
US4425700A (en) Semiconductor device and method for manufacturing the same
EP0426250B1 (en) Process for manufacturing a device having MIS transistors with a gate overlapping the lightly-doped source and drain regions
EP0038238B1 (en) Method of manufacturing of a semiconductor device having an inset grid accessible from the surface
US5591672A (en) Annealing of titanium - titanium nitride in contact hole
EP0078190B1 (en) Process for manufacturing high value resistors for integrated circuits
JP2005150752A (en) Method of forming nickel silicide film and method of manufacturing semiconductor device using same
EP0420748B1 (en) Process of fabricating a high-tension MIS integrated circuit
EP0197078B1 (en) Method for making monocrystalline silicon islands electrically isolated from each other
US5102826A (en) Method of manufacturing a semiconductor device having a silicide layer
JP3704164B2 (en) Method for forming shallow semiconductor junction
EP0164281B1 (en) Process for producing a buried isolation layer in a semiconductor substrate by implantation
EP0298794B1 (en) Process for making a buried insulating layer in a semiconductor substrate by ion implantation and semiconductor structure comprising such a layer
US4107835A (en) Fabrication of semiconductive devices
GB2062959A (en) Method of forming self-registering source drain and gate contacts for fet structures
EP0000316B1 (en) Method of manufacturing semiconductor devices comprising recessed silicon oxide regions
EP0002165B1 (en) Method of manufacturing a conductor structure and application in a field effect transistor
EP0258141A1 (en) MIS integrated circuit such as an EPROM memory cell, and method of making the same
EP0462882A1 (en) Thin film field effect transistor with buried gate and its method of fabrication

Legal Events

Date Code Title Description
ST Notification of lapse