FR2489627A1 - Codeur-decodeur - Google Patents

Abstract

LE CODEUR-DECODEUR COMPREND UNE PREMIERE PLURALITE DE CONDENSATEURS ACX, CX A CX AYANT CHACUN UNE BORNE RELIEE A UN POINT COMMUN, UN CIRCUIT DE COMMUTATION 15 POUR RELIER CE POINT A UNE TENSION DE REFERENCE, UN CIRCUIT DE COMMUTATION 21 POUR RELIER SELECTIVEMENT L'AUTRE BORNE DE CHAQUE CONDENSATEUR SOIT A UN FIL 22, SOIT A UN FIL 23, UN CIRCUIT DE COMMUTATION 24 POUR RELIER SELECTIVEMENT LE FIL 22, SOIT A UNE SOURCE DE SIGNAL D'ENTREE V, SOIT A LA TENSION DE REFERENCE, SOIT A UNE IMPEDANCE ELEVEE, UNE SECONDE PLURALITE DE CONDENSATEURS ACY12, CY12, ACY, CY A CY AYANT CHACUN UNE BORNE RELIEE A UN POINT COMMUN QUI EST L'ENTREE D'UN AMPLIFICATEUR DONT LA SORTIE RELIEE AU FIL 23, UN CIRCUIT DE COMMUTATION 27 COMMUTANT L'ENTREE DE L'AMPLIFICATEUR 25 A LA TENSION DE REFERENCE, UN CIRCUIT DE COMMUTATION 28 COMMUTANT SELECTIVEMENT L'AUTRE BORNE DE CHAQUE CONDENSATEUR DE LA SECONDE PLURALITE SOIT A UN FIL 29, SOIT A UN FIL 30, UN CIRCUIT DE COMMUTATION 31 COMMUTANT LES FILS 29 ET 30 RECIPROQUEMENT SOIT A LA PREMIERE TENSION DE REFERENCE, SOIT A UNE SECONDE TENSION DE REFERENCE V, ET UN CIRCUIT DE SORTIE 16 DELIVRANT UN SIGNAL DE SORTIE A PARTIR DE LA BORNE COMMUNE DE LA PREMIERE PLURALITE DE CONDENSATEURS.

Description

La présente invention concerne le domaine des communications et, en

particulier, un codeur-décodeur, c'est à dire un convertisseur combiné analogique/numérique et numérique/analogique qui satisfait à

la réglementation.

Les convertisseurs analogique/numérique et numérique/analogique

sont généralement utilisés dans les interfaces de canaux de transmis-

sion analogiques et numériques. On appelle généralement codecs des

codeurs-décodeurs combinés et l'invention concerne une structure per-

fec-ionnée de codec.

Les caractéristiques de transfert d'un codec ont été nor-

malisées sous la forme d'approximations de courbes exponentielles.

Les signaux d'entrée subissent une compression et les signaux de

sortie une expansion, conformes aux courbes, aux extrémités correspon-

dantes du canal numérique. Suivant une norme, l'approximation des

courbes exponentielles de transfert idéales est obtenue avec 8 seg-

ments à pondération binaire positifs et S segments à pondération binaire négatifs, chaque segnent étant divisé en 16 sous-segments. La relation entre les sous- segments est telle que la longueur d'un segment est double de celle du segment précédent, sauf pour le 2, 2remïer sous- segment du premier segment qui a une longueur moitié de celle du suivant pour faciliter la création d'une transition lisse au point O de la caractéristique de transfert. Le dernier sous-segment dans chacun des segments du décodeur est 1,5 fois plus long que les précédents. Conme cette disposition fournit 255 niveaux de décisions,

on dit que la conversion ci-dessus suit la loi u255.

Les codecs fabriqués sur un seul substrat de circuit intégré cu* utilisent la technique de redistribution des charges sont devenus

bien connus. Bien que cette technique sera décrite en détail ci-

après, on notera qu'un codec utilisant cette technique, ainsi que sa

description, peuvent être obtenus de la société Mostek Corporation

sous la référence MK5150. La technique de redistribution des charges est également décrite dans le rapport intitulé "NON-LINEAR CONVERTERS FOR PULSE-CODE-MODULATING SYSTEMS" par G. Smarandoiu, Electronics Research Laboratory, College of Engineering, Université de Californie, Berkeley, Californie, EUA, ce rapport étant daté du 24

mai 1978.

Cn comprendra mieux l'état de la technique et les caractéristi-

ques de l'invention en se référant à la description détaillée sui-

vawte, qui est faite en relation avec les dessins joints, parmi

2 2489627

lesquels: les Figs. lA et 1B sont les caractéristiques de transfert d'un codec défini par la loi u255,

la Fig. 2 est un diagramme schématique d'un circuit à distribu-

tion de charges conforme à l'état de la technique,

la Fig. 3 est un diagramme schématique d'un circuit de distri-

bution de charges suivant l'invention, les Fig. 4 et 5 sont des blocsdiagrammes d'un codeur et d'un

décodeur respectivement prévu pour utiliser le circuit de distribu-

tion de charges conforme à l'état de la technique, et la Fig. 6 est un bloc-diagramme d'un codec utilisant le circuit

de distribution de charges suivant l'invention.

Dans les Figs. lA et 1B, on a montré, d'une manière générale, les principales caractéristiques des caractéristiques de transfert analogique/numérique et numérique/analogique. Ces courbes sont des

approximations, faites de portions linéaires, de courbes ex-

ponentielles idéalement lisses et sont réalisées, huit segments 100 positifs et huit segments 100 négatifs (par rapport à l'origine) codés en binaire, chacun d'entre eux, sauf le premier, étant divisés en 16 soussegnents, un seul groupe de. sous-segments 101 étant montré. Chaque segment a une longueur double de celle du précédent, conne on l'a mentionné ci-dessus. Le dernier sous-segment est 1,5

fois plus long que les précédents.

Pour la conversion analogique/numérique, le signal d'entrée ana-

logique est représenté en abscisse Ai à la Fig. lA et la position en ordonnée correspondante donnée par la courbe exponentielle approximée comprend la position du sous-segment dans un segment et détermine le codage numérique du signal de sortie D Comme le système est out'

asservi à une horloge, un signal de sortie NlIC est engendré et trans-

mis, ce signal contenant les valeurs numériques représentées par les

sous-segments et les segments aux intervalles de temps d'échantillon-

nage du signal d'entrée analogique. On a ainsi obtenu la compression d'amplitude. Dans le sens inverse, comme le montre la Fig. lB, on reçoit un

3 signal numérique représenté le long de l'abscisse D. et, après déco-

in dage des positions du segment et du sous-segment de chaque valeur numeriquC, on obtient un signal de sortie analogique correspondant à l'ordonnée A t sur la caractéristique de transfert. On a ainsi

réalisé l'expansion d'amplitude. -

Dans les Figs. lA et lB, on n'a montré les sous-segments 101 que pour un seul segment, mais ils illustrent les sous-segments des

autres segments de l'ensemble de la courbe.

La Fig. 2 est un diagramme schématique d'un circuit codec de

base connu qui utilise les techniques de distribution de charges.

Chacun des commutateurs n'est montré qu'à titre d'illustration que pour schématiser et expliquer. Dans une réalisation, réelle, chaque

commutateur est formé de portes de transmission analogique en techno-

logie MOS d'une manière connue et évidente pour l'homme de l'art.

Comme les codecs de ce type sont connus, on ne décrira ci-dessous, à titre d'exemple, que le fonctionnement de la partie de codage, à

partir de quoi on pourra faire ressortir la structure et les avan-

tages de la présente invention.

Un échantillon de signal d'entrée analogique de tension V est appliqué la borne d'entrée 1. Le contact 2 transmet le signal d'entrée à un premier fil 3, auquel les premières bornes des huit

condensateurs CX à CX128 sont connectées par des contacts 4. Simulta-

nément, les secondes bornes des condensateurs CX1 à CX128 sont

connectées ensemble à la masse par le contact de travail 5. L'échan-

tillon du signal d'entrée est ainsi mis en mémoire dans tous les condensateurs CX à CX 128. Le contact de repos 13 dont les bornes sont reliées respectivement à l'entrée et à la sortie du comparateur 8, est prévu pour annuler le décalage de l'amplificateur. Le contact de travail 5 n'est pas relié à la masse pour l'annulation du décalage, mais amène la borne commune des condensateurs au point de décalage, drainant le courant important qui, autrement, devrait être

supporté par l'amplificateur opérationnel 8.

Quand les contacts 2 et 5 sont au travail, ils relient les bornes commutées des condensateurs à la masse et rendent la borne commune plus négative que la masse pour une valeur positive de V a. La sortie de l'amplificateur 8 détermine l'élément binaire de signe pour

le mot MIC de départ.

Le contact 4 relié au condensateur CX est alors relié un

second fil 6, qui est relié par un inverseur 7 à une source de poten-

tiel + V. Le circuit ainsi obtenu forme un diviseur capacitif monté r entre + Vr et la masse, par le condensateur CX1 et les condensateurs restant CX à 128 en parallèle. Le point commun du diviseur, c'est à dire, la borne commune à tous les condensateurs, est relié à l'entrée d'inversion du comparateur 8. Le potentiel + V est ainsi

ajouté à l'échantillon de tension d'entrée mis en mémoire.

Etant donné la redistribution des charges entre les condensa-

teurs, une tension correspondant à l'échantillon de la tension de signal d'entrée est appliquée à l'entrée du comparateur 8. Si elle est suffisant pour inverser l'état de l'amplificateur, on observe un

changement de niveau de sortie sur le fil de sortie 9.

Dans le cas o l'on n'obtient aucun changement de niveau de sortie, le contact 4 connecté au condensateur CX2 fonctionne reliant ce condensateur au second fil 6 en parallèle avec le condensateur

CX1. La charge supplémentaire est redistribuée entre les condensa-

teurs et le niveau -de tension à l'entrée du comparateur 8 change. De

la même manière, les condensateurs CX4, CX8, etc., sont successive-

ment reliés en parallèle avec le condensateur CX1, distribuant la charge du niveau de signal d'entrée original jusqu'à ce que le

comparateur 8 change d'état. Il faut noter que, comme chaque condensa-

teur est connecté en parallèle avec le condensateur CX1, il y a progression le long de l'axe des abscisses de la courbe de la Fig. lA, et le signal d'entrée du comparateur 8 décrit successivement les segments de plus en plus éloignés de l'origine. Les valeurs des n condensateurs varient comme 2, o n varie de 0 à 7 (créant 8

segments de la caractéristique de transfert).

Une méthode d'approximations successives peut-être également utilisée. Dans ce cas, un condensateur central est connecté en premier, puis un condensateur d'un côté, puis de l'autre. Cette technique est plus rapide que la précédente, car on n'a besoin que de

3 phases de commutation seulement, au lieu de 8.

Il faut noter que, si l'échantillon du signal d'entrée est négatif, on commute le contact 7 vers la source - Vr et il en résulte que l'amplificateur opérationnel 8 détermine les segments de la

caractéristique de transfert qui sont négatifs par rapport à l'ori-

gine de la courbe de la Fig. lA.

Une fois que le segment correct a été sélecté, ce qui est mis

en évidence par le changement d'état ou l'état conducteur du compara-

teur 8, la position dans le segment est déterminée en vérifiant les étapes franchies. Dans ce cas, les bornes des condensateurs CX reliées à la tension de référence + V sont commutées à un troisième r

fil 10 qui est reliée à la sortie d'un amplificateur tampon 11.

2489627

Des condensateurs CYT, CY1, CY2, CY4 et CY8 ont chacun une de leurs bornes reliée en parallèle à l'entrée de non-inversion de l'amplificateur tampon 11. L'autre borne du condensateur CY1 est reliée, par un contact 12, au potentiel + V (ou - V) et est donc en série avec les condensateurs CX reliés entre l'entrée du comparateur 8 et (auparavant) le potentiel + V (ou - V). La charge est encore distribuée et, comme le condensateur CY1 est de faible valeur, un premier degré est franchi dans.la direction de tension opposée à l'entrée de l'amplificateur opérationnel 8. Si le condensateur 8 ne

change pas d'état (ou ne cesse pas d'être conducteur), le condensa-

teur CY2 est commuté, par son contact 12, en parallèle avec le condensateur CY1, et ainsi de suite, jusqu'à ce que le comparateur 8 change d'état ce qui fera changer son potentiel de sortie. Les valeurs des condensateurs CY varient comme une puissance de 2, la

puissance variant de O à 3, procurant 16 degrés discrets de tension.

Une fois que la position correcte a été détectée sur l'axe d'en-

trée ou abscisse de la courbe de la Fig. lA, le segment exact et le soussegment exact dans ce segment sur la courbe logarithmique ont été déterminés. Des circuits logiques externes ayant déterminé quels 2C condensateurs ont été commutés, peuvent alors engendrer le code

numérique pour le signal de sortie numérique.

A noter que, comme l'amplitude de chacun des segments de la courbe de la caractéristique de - transfert est double de celle du segment précédent, la valeur de chacun des condensateurs CX est égale à 2 fois une constante (puisque que c'est le rapport des valeurs des condensateurs plutôt que leurs valeurs absolues qui détermine la forme de la courbe), o n est le numéro du segment dans la courbe. En conséquence, pour huit segments dans la courbe, les valeurs des

condensateurs sont 1, 2, 4, 8, 16, 32, 64 et 128 fois une constante.

De même, entre les condensateurs CY1 à CY8, on a une relation

en numération binaire pour obtenir 16 sous-segments. Comme les conden-

sateurs CY sont simplement reliés en parallèle les uns avec les autres, le circuit parallèle résultant étant en série avec la tension

V appliquées aux condensateurs CX, on utilise différentes combinai-

sons de ceux-ci en progression binaire.

Le codeur-décodeur décrit ci-dessus a déjà été réalisé en circuits intégrés, avec une ou plusieurs substrats. On a trouvé qu'une forme de codeur-décodeur à redistribution de charge pouvait être obtenue qui utiliserait beaucoup moins de surface de substrat

que celle qui vient d'être décrite.

Comme la capacitance est en relation directe avec l'aire de la

plaque d'un condensateur, l'aire du condensateur CX128 est prati-

quement la même que celle de tous les autres condensateurs CX combinés. De plus, si la caractéristique de transfert d'un codec doit augmenter d'un ou plusieurs segments supplémentaires, ou éléments binaires, chaque condensateur supplémentaire augmente la surface du

substrat d'une manière exponentielle.

Dans le circuit de la technique antérieure, les sources de puis-

sance + V et - Vr doivent être adaptées d'une manière précise et le

rester en cas de variations de température. Pour faciliter le main-

tien de l'adaptation, elles sont placées l'une près de l'autre et près du reste du circuit, mais se sont révélées alors sensibles au

bruit et causer des distorsions.

On a trouvé que le besoin de deux sources positive + V et néga-

tive - Vr dans la technique antérieure, pouvait se réduire à une seu-

le source, tout en gardant au codec une caractéristique de transfert complète, avec des parties positive et négative. Ainsi, on élimine la

nécessité coûteuse et pleine d'inconvénients d'avoir deux alimen-

tations précises et adaptées, et on permet facilement d'obtenir une

alimentation à partir d'une ligne analogique à courant continu unipo-

laire. D'une manière générale, l'invention concerne un codec destiné à

convertir un signal d'entrée, le codec comprenant une première plura-

lité de condensateurs ayant chacun une borne reliée à un point commun, un premier circuit de commutation pour relier le point commun

à une première tension de référence, et un second circuit de commuta-

tion pour relier sélectivement l'autre borne de chaque condensateur soit à un premier fil, soit à un second fil. Un autre circuit de commutation relié sélectivement le premier fil, soit à une source de signal d'entrée, soit à une première tension de référence, soit à une impédance élevée. Une seconde pluralité de condensateurs ont chacun une borne reliée à un point commun. Un amplificateur tampon a son

entrée reliée au point commun de la seconde pluralité de condensa-

teurs et sa sortie reliée au second fil mentionné ci-dessus. Un autre circuit de commutation comoute l'entrée de l'amplificateur tampon à

7 2489627

la première tension de référence tandis qu'un autre circuit de

commutation commute sélectivement l'autre borne de chaque condensa-

teur de la seconde pluralité soit à un troisième, soit à un quatrième fil. Un circuit de commutation supplémentaire commute les troisième et quatrième fils réciproquement soit à la première tension de référence, soit à une seconde tension de référence. Au cours de la commutation séquentielle des secondes bornes des condensateurs de la première pluralité entre les premier et second fils, il s'opère une distribution de' charges entre eux, et, au cours de la commutation séquentielle des secondes bornes des condensateurs de la seconde pluralité entre les troisième et quatrième fils, il s'opère également une distribution de charges entre eux. Un circuit de sortie délivre un signal de sortie à partir de la première borne commune de la

première pluralité de condensateurs, ce signal résultant des dis-

tributions de charges entre les premiers condensateurs et entre les seconds condensateurs. Avec une première tension de référence à la

masse, une seule tension d'alimentation est suffisante.

Dans un exemple préféré de réalisation de l'invention, les

capacitances des condensateurs de la première pluralité sont respecti-

vement C, C, 2C, 4C, 80, 16C, 32C et 64C, o C est une constante, le premier condensateur C étant reliable à la borne commune des autres condensateurs de la première pluralité, et les capacitances des condensateurs de la seconde pluralité sont respectivement SC, SC, C,

C, 2C, 4C, 8C et 16 C, o C est une constante.

Egalement dans un exemple préféré de réalisation, le circuit de-

conversion comprend un circuit dans lequel, pour avoir un signal de sortie numérique, les condensateurs de la première pluralité de condensateurs peuvent être commutés du premier fil au second fil après l'application d'un échantillon analogique d'un signal d'entrée jusqu'à ce que le comparateur change d'état, et dans lequel chaque condensateur de la seconde pluralité est progressivement commuté du quatrième fil au troisième fil après la commutation de la première pluralité de condensateurs, sauf le premier condensateur C, du second fil à la haute impédance, jusqu'à ce que le comparateur change encore d'état, le niveau de tension auquel le comparateur change d'état en dernier étant une valeur de niveau de décision de plus grande amplitude, est égale à: + V [0,5/128 -, (2s-1/128 x (17+n)/333 o Vr est la seconde tension de référence, s varie de 1 à 8 quand la première pluralité de condensateurs est commutée du premier au second fil, et n varie de 0 à 15 quand la seconde pluralité de condensateurs

est commutée du quatrième au troisième fil.

de manière que les identités des condensateurs commutés quand le comparateur change d'état pour la seconde fois déterminent un mot de

sortie MIC correspondant à l'échantillon analogique d'entrée.

Dans un autre exemple de réalisation, le circuit de conversion comprend encore un circuit dans lequel le signal d'entrée est un mot MIC désignant les condensateurs à commuter. Les capacitances de chaque condensateur de la première pluralité sont respectivement C, C, 2C, 4C, 8C, 16C, 32C et 64Cn, une borne du premier condensateur de

capacitance C étant reliable à la première borne des autres condensa-

teurs de la première pluralité. Les capacitances de chaque condensa-

teur de la seconde pluralité sont respectivement X2C, YC, C, C, 2C, 4C, 8C et 16C, o C est une constante. Le codec comprend aussi des moyens pour commuter respectivement les condensateurs de la première pluralité du premier au second fil et les condensateurs de la seconde

pluralité du troisième au quatrième fil, comme l'indique le mot MIC.

La tension de sortie est alors égale à: vr [-0,5/128 + (2s1/128 x (16,5+n) /33>1 o Vr est la seconde tension de référence, s est un nombre entre 1 et 8 désignant le condensateur d'ordre le plus élevé de la première pluralité, commuté du premier au second fil, et n est un nombre entre 0 et 15 désignant le condensateur d'ordre le plus élevé de la seconde pluralité, commuté du quatrième

au troisième fil.

Le niveau de tension résultant peut former un échantillon de signal analogique, les suites d'échantillons étant passées dans un

filtre pour lisser et obtenir une forme de analogique.

A noter que, conformément à ce qui précède, dans la description

suivante d'un exemple de réalisation, il suffit d'une seule tension de référence V, au lieu des deux de la technique antérieure. De plus, on élimine le grand condensateur de la technique antérieure ayant une capacitance égale à 128 fois la constante C et on n'ajoute qu'un condensateur dont la capacitance n'est que de 16 fois la y 2489627

constante C. Comme la surface de substrat requise pour les condensa-

teurs dépend directement de leurs capacitances, la réduction de

surface nécessaire est importante.

A la Fig. 3, on a montré un circuit suivant la présente inven-

tion. Ce circuit remplit la fonction de codage-décodage en utilisant la technique de distribution des charges de la technique antérieure,

décrite ci-dessus.

Si l'on considère d'abord la réduction de surface de substrat,

le réseau des condensateurs de segments CX ne comprend plus le conden-

sateur CX128 de la technique antérieure et qui occupait une surface égale à l'ensemble des surfaces occupées par les autres condensateurs

de segments.

On a trouvé que le condensateur CX128 pouvait être supprimé, si on ajoutait un condensateur supplémentaire de la valeur de CY16, c'est à dire de 16 fois la valeur de la constante commune. Le réseau

antérieur des condensateurs de sous-segments contenait des condensa-

teurs suffisants pour augmenter la tension du réseau de condensateurs

de segment d'un segment complet, c'est à dire de 1 à 16 sous-seg-

ments. L'addition du condensateur CY16 a pour effet d'augmenter la tension de segment d'un segment suplémentaire complet., c'est à dire

de l'augmenter de 16 à 32 sous-segments, et, avec les autres condensa-

teurs de segments d'augmenter de décrire deux segments au total au lieu d'un. La caractéristique de transfert obtenue comprend la courbe

complète de la loi u255. Une description détaillée est donnée ci-

dessous, avec certaines modifications au principe général.

Ainsi, on élimine le condensateur CX128 de surface égale à 128 unités et on le remplace par un condensateur de surface égale à 16 unités seulement, soit une réduction de surface par huit, tout en

maintenant les caractéristiques de transfert de la loi u255.

Suivant l'invention, une pluralité de condensateurs CX1 à CX64 ont leurs premières électrodes reliées ensemble, c'est à dire à une borne commune qui est reliée à l'entrée d'inversion d'un comparateur 16, ou par l'intermédiaire d'un contact de travail 15, à la masse,

comme dans la technique antérieure, Fig. 2.

A la borne commune aux condensateurs CX à CX64, est encore re-

1 64

lié, par l'intermédiaire d'un contact de travail 18, un amplificateur d'échantillonnage 17, qui est utilisé pour le décodage. La sortie 19

2489627

de l'amplificateur d'échantillonnage 17 est prévue pour être reliée à un filtre qui délivre un signal de sortie analogique correspondant à un signal d'entrée numérique. La sortie 20 du comparateur 16 délivre le signal de sortie numérique correspondant à un signal d'entrée analogique et est utilisée pour le codage. L'autre borne de chacun des condensateurs est reliée au contact mobile d'un inverseur 21 correspondant. Les inverseurs 21 sont montés pour commuter sélectivement ces secondes bornes de condensateurs soit au fil 22, soit au fil 23. Le fil 22 est relié au contact mobile d'un inverseur 24 qui sert à commuter sélectivement le fil 22 soit à la

masse, soit à la source de signal d'entrée V, soit à un circuit ou-

vert. La masse peut être reliée à un potentiel prédéterminé, si l'on

désire décaler les caractéristiques de transfert.

Le fil 23 est relié à la sortie d'un amplificateur tampon 25.

Les premières bornes des condensateurs ACY., CY1, ACY et CY à

CYI- sont reliées ensemble à l'entrée de l'amplificateur tampon 25.

Cette entrée est également reliée, par un contact de travail 27, à la nasse. Les autres bornes des condensateurs ACY à CY16 sont reliées à

des contacts mobiles d'inverseurs correspondants 28, dont- les con-

tacts fixes sont respectivement reliés à un troisième fil 29 et à un quatrième fil 30. Les fils 29 et 30 sont respectivement reliés par les contacts mobiles d'un inverseur réciproque 31, soit à la masse, soit à une source de potentiel de référence + V. La redistribution générale des charges s'opère comme dans le circuit de la technique antérieure, sauf en ce qui concerne la partie négative de la caractéristique de transfert, ce qui va être décrit dans la suite. Cependant, la conversion du signal d'entrée s'opère différemment de celle de la technique antérieure et est basée sur les

expressions de caractéristique de transfert suivantes.-

Pour le décodage, la tension analogique de sortie est: Vr L- 0,5/128 - 2 1/128 x (16,5+n)/33Li (1)

Pour le codage, le niveau de décision haut satisfait à l'expres-

sion suivante: V f 0,5/128 + 2s 1/128 x (17+n)/3311 (2)

Pour le codage, le niveau de décision bas satisfait à l'expres-

sion suivante: il Vr [- 0,5/128 + 2s 1/128 x (16+n)/331] (3) o s représente le numéro de segment et varie de 1 à 8, et n représente le numéro de sous-segment dans un segment et.varie de 0 à 15. Ces expressions entraînent une caractéristique de transfert égale à la loi u255 et le rircuit de l'invention fonctionne suivant

ces expressions.

On notera que des condensateurs ACY1 et ACY ont été ajoutés au groupe de condensateurs de sous-segments que l'on trouvait dans le circuit connu de la Fig. 2, le condensateur CY fonctionnant comme le condensateur CYT de la Fig. 2. Ces condensateurs sont nécessaires pour satisfaire aux deux équations qui représentent exactement la loi u255. A noter aussi que les niveaux de commutation sont, au décodage, la moitié de la différence d'amplitude entre les niveaux de décision adjacents, au codage, et, pour détecter le niveau du signal d'entrée

aux points requis, on a ajouté les condensateurs supplémentaires.

Cependant ces condensateurs sont physiquement très petits et n'oc-

cupent qu'une petite surface de substrat. Le condensateur ACX1, de même valeur que le condensateur CX1, a été ajouté au réseau de segments pour obtenir le décalage de (- 0,5/128)V. Cependant la borne de ce condensateur qui pourrait être reliée à la borne commune des condensateurs CX1 à CX64 est en fait commutable entre cette borne

commune et la masse, par l'intermédiaire de l'inverseur 32.

En codage, un échantillon d'un signal analogique d'entrée V est appliqué au fil 22, par le contact 24. Les condensateurs CX1 à CX64 sont chargés à la tension du signal d'entrée et la borne commune des condensateurs est mise à la masse par le contact 15 pour compléter le circuit d'entrée. Le comparateur 16 peut maintenant être mis à zéro automatiquement en utilisant le contact 26 monté entre la

sortie 20 et son entrée d'inversion, le contact 15 étant ouvert.

La borne commune des condensateurs CX1 à CX64 est alors isolée de la masse par le contact 15 et le fil 22 est mis à la masse par le

contact 24. Il apparaît alors le potentiel -V sur l'entrée du compa-

rateur 16. La sortie du comparateur 16 indique l'élément binaire de signe du mot MIC de sortie. L'élément binaire de signe devrait être utilisé pour commander l'état de l'inverseur 31. Si le signe de sortie du comparateur 16 indique que l'entrée est +V, le fil 29 doit

12 2489627

être mis à la masse et, si Va est négatif, il doit être relié à V.

Dans l'exemple décrit, on suppose que l'échantillon du signal analogi-

que d'entrée à coder est de polarité négative.

Le contact 27 est alors mis à la masse ce qui entraîne que les condensateurs CY sont chargés au potentiel approprié V ou mis à la masse. Si le signal d'entrée est supposé négatif, le fil 29 doit être relié à V. Donc les condensateurs CY ont leurs armatures basses plus r positives queleurs armatures hautes, dont les bornes sont reliées ensemble.

Le contact 27 est ouvert et les contacts CY16 et ACY, sont re-

liés, par les contacts.28 associés, au fil 30 qui est à la masse.

Donc on a formé un diviseur capacitif entre la masse et la source de potentiel V, à travers les condensateurs CY et ACYI, (16,5 d'unité r 16 / de capacité) en série avec les autres condensateurs CY restants reliés en parallèle. Le point commun entre ces deux séries de condensateurs est relié à l'entrée *de l'amplificateur tampon 25 et la tension de sortie résultante de l'amplificateur tampon 25 est + (16,5/33)Vr. Bien sûr, on suppose ici que le nombre de sous-segments

dans le segment est nul, à ce point du fonctionnement.

La sortie de l'amplificateur tampon 25 est alors reliée à l'armature basse du condensateur ACX1, par le fil 23, l'armature haute de ce condensateur étant à la masse par le contact 32. Les armatures basses des condensateurs CX1 à CX64 sont reliées au fil 22, par les contacts 21, puis à une borne de sortie isolée, par le contact 24. Le contact 15 met à la masse leur borne commune. Le contact 32 est alors relié à la borne commune des condensateurs CX1 à CX 64. Comme la capacité de ACX 1vaut une demi unité de capacité et que la capacité totale des condensateurs CX1 à CX64 est de 127, la division de tension résultante fournit un signal au point commun du condensateur ACX1 et du point commun des autres condensateurs CX restant, qui est égal à -(0,5/128)V. Cela provient évidemment du fait que la tension retenue par le condensateur ACX1 est (16,5/33)Vr r

= 1' Vr.

Le contact 15 est alors isolé et le contact 24 mis à la masse.

Le condensateur ACYY est alors relié en parallèle avec les autres con-

densateurs CY1, à CY fournissant la partie de l'équation +(16/33)V à la sortie de l'amplificateur tampon 25. Ce niveau de tension est appliqué aux condensateurs CX comme suit. Le condensateur CX1 est

13 2489627

relié en parallèle avec le condensateur ACXV, au fil 23. Si le comparateur 16 ne change pas d'état, le condensateur CX2 est alors relié, par le contact 21, au fil 23 augmentant encore la capacité des condensateurs reliés au fil 23, jusqu'à ce que le comparateur 16 change d'état. Quand le condensateur change d'état, le segment de caractéristique de transfert supérieur à l'échantillon d'entrée V

est défini.

La valeur totale des condensateurs CX reliés au fil 23 est réduite d'un demi en reliant à nouveau le condensateur relié du rang le plus élevé au fil 22. Les condensateurs CY sont alors reliés successivement au fil 30 jusqu'à ce que le comparateur 16 change

encore d'état.

L'identification des condensateurs qui ont été commutés au moment o le comparateur 16 change d'état pour la seconde fois donne la valeur du mot IMIC qui est délivré par le circuit logique de commande. Pour le décodage, un mot SIC d'entrée provoque par le circuit logique la commutation des condensateurs CX et CY pour former un diviseur de tension entre +Vr et la masse, si bien qu'un niveau de tension prédéterminé correspondant au mot MIC est transmis, par le

contact 18 et l'amplificateur tampon 17, vers le fil de sortie 19.

Comme chaque mot MIC définit un échantillon du signal analogique de sortie résultant, on procède ensuite à un filtrage des échantillons

analogiques. La répartition des charges pour former le niveau analogi-

que est obtenue premièrement en chargeant le condensateur ACX1 à + V /2, ce signal étant ensuite appliqué au réseau CX1 à CX64, avec les

condensateurs commutés concernés qui sont identifiés par le code:IC.

Pour achever la description de systèmes différents qui peuvent

utiliser les circuits de la technique antérieure décrits ci-dessus et le circuit suivant l'invention, on se référera dans la suite à un

homme de métier comprenant l'invention.

Les Figs. 4 et 5 sont des blocs-diagrammes de circuilts auxi-

liaires utilisés pour alimenter le circuit de la technique antérieure de la Fig. 2, la Fig. 4 montrant le cas d'un codeur et la Fig. 5 le

cas d'un décodeur.

A la Fig. 4, un circuit de commande et d'alimentation de cosmutateur 35 est relié à une pluralité de commutateurs analogiques 36, qui correspondent aux commutateurs 4 de la Fig. 2. Le circuit 35

14 2489627

peut être soit un circuit logique, soit un microprocesseur, et l'ensemble des commutateurs 36 peut, en pratique, être formé de commutateurs MOS alimentés par le circuit 35, par l'intermédiaire du bus 37 et d'un décodeur compris dans l'ensemble 36. Une borne de chacun des condensateurs CX1 à CX128 est reliée aux commutateurs 36, comme à la Fig. 2. Les autres bornes des condensateurs CX1 à CX128

sont reliées ensemble à l'entrée d'inversion de l'amplificateur opéra-

tionnel 8 dont le fil de sortie 9 est relié au circuit 35. Une sortie du circuit 35 est reliée à l'entrée d'un registre de sortie 38 qui

* transmet le signal de sortie MIC sur le fil de sortie MIC.

Le circuit de commande et d'alimentation de commutateurs 35 est encore relié, par un bus 39, à des commutateurs analogiques 40, correspondant aux contacts 12 de la Fig. 2, auxquels les premières bornes des condensateurs CYT, CY1 à CY8 sont reliées. Les secondes bornes de ces condensateurs sont reliées ensemble à l'entrée de non inversion de l'amplificateur tampon 11. La sortie de l'amplificateur

il est reliée à une entrée de l'ensemble 36 de contacts analogiques.

Une source de signal analogique V et la masse sont reliées par un inverseur 41 à une autre entre de l'ensemble 36, ce qui correspond aux connexions entre la source V et la masse et les contacts 4, à travers l'inverseur 2 de la Fig. 2. Des sources de potentiel +V et -V sont reliées, par un inverseur 42 aux ensemble 36 et 40, ce qui

correspond aux connexions à travers le commutateur 7 de la Fig. 2.

Les inverseurs 41 et 42 sont actionnées par le circuit 35. - Des signaux d'entrée d'horloge, de synchronisation et de signalisation

sont également appliqués au circuit 35.

Le fonctionnement du codeur de la Fig. 4 est le même que celui qui a été décrit ci-dessus en relation avec la Fig. 2. La base de temps de fonctionnement des commutateurs de la Fig. 4 sont fournis par le circuit de commande 35 et le signal de sortie MIC est obtenu en prenant les mots MIC indiqués par la logique qui commute les interrupteurs analogiques 36 quand la sortie du comparateur 8 change d'état. Dans le décodeur de la technique antérieure de la Fig. 5, un signal d'entrée 1IC est appliqué au registre d'entrée 43 dont le

signal de sortie est -appliqué au circuit de commande et d'alimen-

tation de comutateurs 43 auquel sont aussi appliqués des signaux

2489627

d'entrée d'horloge et de synchronisation. Le circuit 44 a un bus de sortie 37, comme à la Fig. 4, relié à l'entrée d'un ensemble d'interrupteurs analogiques 36 qui sont reliés aux condensateurs CX1 à CX128, comme à la Fig. 4. La borne commune de ces condensateurs est reliée à l'entrée d'inversion d'un amplificateur opérationnel 45 et à la masse, par un interrupteur 46 commandé par le circuit 44. La

sortie de l'amplificateur opérationnel 45 est reliée, par un interrup-

teur 47, à l'entrée d'inversion d'un amplificateur opérationnel 48.

La sortie de l'amplificateur 48 est reliée à l'entrée de non inver-

sion de l'amplificateur 45 et à l'entrée d'inversion de 48, par un condensateur 49. Le circuit comprenant les amplificateurs 45 et 48,

l'interrupteur 47 et le condensateur 49 forme un circuit d'échan-

tillonnage et de mémoire. L'interrupteur 47 est évidemment commandé

par le circuit 44.

Le circuit de commande et d'alimentation de commutateurs 44 est relié au commutateurs analogiques de commande 40 par un bus 39 et les comutateurs 40 sont reliés aux condensateurs CYT à CY8 comme à la Fig. 4. La borne commune des condensateurs CYT à CY8 est reliée à l'entrée de non inversion de l'amplificateur tampon 1l dont la sortie

est reliée à l'entrée des commutateurs analogiques 36.

Des sources de potentiel +V et -Vr sont reliées par l'inver-

seur 50, commandé par le circuit 44, aux commutateurs 36 et 40. Le contact 51 monté entre la masse et l'entrée de non inversion de l'amplificateur tampon Il est aussi actionné par le circuit 44, par

un décodeur du circuit des commutateurs analogiques 40.

En fonctionnement, le signal d'entrée MIC est appliqué, par le registre d'entrée 43, au circuit de commande 44. le signal d'entrée codé fait fonctionner les commutateurs analogiques 36 et 40 désignés

par le circuit 44, après décodage, ce qui entraîne que les condensa-

teurs CX1 à CX128 et CYT à CY8 sont reliés de manière à diviser la tension entre plus ou moins Vr et la masse. La distribution de charge qui, en résulte sur ces condensateurs établit un niveau de tension

particulier à l'entrée du circuit échantillonneur-bloqueur pour cha-

que mot d'entrée MIC, ce qui donne un signal analogique de sortie en

escalier à la sortie de l'amplificateur opérationnel 48.

Comme il s'établit un niveau de tension de charge distribué pour chaque mot d'entrée MIC, le circuit échantillonneur-bloqueur

mentionné ci-dessus maintient le niveau de tension sur le condensa-

teur 49 jusqu'à l'établissement du niveau suivant, pour lequel le

16 2489627

contact 47 est encore fermé par le circuit 44 pour transmettre le nouveau niveau. Comme le signal de sortie analogique est constitué par une suite de marches, un filtrage est évidemment nécessaire en aval. La Fig. 6 montre le bloc-diagramme d'un système codeur-décodeur

dans lequel on utilise les circuits de la présente invention.

Un signal d'entrée analogique est appliqué à l'entrée correspon-

dante et est appliqué au filtre 55. De la sortie du filtre, le signal analogique, c'est à dire transmis par le fil V de la Fig. 2, est appliqué au réseau de condensateurs de segments et à l'ensemble des

commutateurs analogiques 56. -

Le réseau 56 est commandé par un circuit logique de décalage de

niveau 57 qui est lui-même commandé par une logique de commande 58.

La logique de commande 58 peut être un microprocesseur ou un circuit logique spécialisé. Le réseau des condensateurs de sous-segments et l'ensemble des commutateurs 59 est également commandé par la logique de commande 58 et est reliée, comme on l'a décrit cidessus, au

circuit 56.

Un registre d'approximation successive formé par le montage en cascade d'une pluralité de bascules 60 fonctionne comme un registre à

décalage pour emmagasiner le signal d'entrée et/ou de sortie numéri-

que. Un fil de RAZ, un fil de données et des fils d'entrée-sortie et d'horloges successives forme le bus 61 qui relie le registre à la logique de commande 58. Un autre fil transmet l'élément binaire de signe à une bascule 62. Une fois que le comparateur 16, Fig. 3, a été commuté, en indiquant à la logique de commande que les segments et sous-segments corrects ont été atteints, la logique de commande 58

engendre et applique un signal numérique MIC correspondant aux bascu-

les 60, par le bus 61, ce qui entraîne un signal de sortie numérique série appliqué à la bascule 62, au fur et à mesure que les bascules reçoivent leurs signaux d'horloge. Le signal est ensuite appliqué au fil de sortie numérique par une porte à trois états 63. L'entrée de commande C de la porte 63 est reliée à la sortie d'un décodeur 64, qui est activé par l'amplificateur 65 dont l'entrée est reliée à une

^ source externe d'activation, par exemple le système de commutation.

Le décodeur 64 reçoit aussi un signal d'horloge de la sortie de l'amplificateur 66, dont l'entrée est reliée à une horloge. L'entrée d'horloge de la logique de commande 58 est reliée à la sortie de

17 2489627

l'amplificateur 66.

La logique de commande 58 fait fonctionner les réseaux de condensateurs de segment et de sous-segments et les commutateurs analogiques auxiliaires à des moments déterminés par l'horloge et les entrées d'actication, et le registre formé des bascules 60 pour

appliquer le signal de sortie numérique MIC au fil de sortie numéri-

que. Quand il fonctionne en décodeur, les mots d'entrée numériques MIC sont appliqués, par le fil d'entrée numérique et l'amplificateur

tampon 67, à une bascule de demi-élément-binaire 68. Le signal de sor-

tie de la bascule 68 est appliqué à l'entrée de la première bascule du registre, puis est décalé dans les bascules 60 suivantes. Par

leurs sorties, les bascules 60 font fonctionner les réseaux appro-

priés de condensateurs de segments et de sous-segments, par le

1 logique de décalage de niveau 69 et le décodeur 70. Chaque échan-

tillon analogique de sortie ainsi engendré, comme on l'a vu plus haut, est appliqué au circuit échantillonneur-bloqueur 71, puis au filtre 72, ce qui entraîne un signal de sortie analogique sur le fil de sortie analogique. Le circuit 71 est évidemment commandé par le logique de décalage de niveau 57, sous la commande de la logique de

commande 58.

Le signal d'horloge de décalage du signal de sortie se déduit du signal d'entrée numérique à la sortie de l'amplificateur 67, lequel est appliqué à l'entrée de données d'une bascule 73, le signal d'horloge d'entrée étant obtenu à la sortie du générateur d'horloge 74 dont l'entrée est reliée à la sortie de l'amplificateur tampon 66, qui transmet l'horloge générale. La sortie de la bascule 73 est reliée à la logique de commande 58. Un signal de sortie du générateur d'horloge 74 est appliqué aux entrées d'horloge des bascules 60, par un fil d'horloge de décalage. L'entrée d'horloge de la bascule d'un

demi-élément binaire 68 est reliée à une sortie du générateur d'hor-

loge 74, par un fil d'horloge d'entrée numérique.

Bien que le système décrit cidessus constitue l'une parmi un certain nombre d'application de la présente invention, on notera que

351es avantages de l'invention sont obtenus du fait qu'on peut n'uti-

liser qu'une seule tension de référence d'alimentation, au lieu de deux, tout en n'apportant pas de bruit comme dans la technique antérieure, mais également à la réduction sensible de la surface de circuits intégrés par rapport à la technique antérieure, ce qui est obtenu par l'élimination du condensateur de plus grand poids dans un groupe de condensateurs et en le remplaçant par un condensateur huit fois plus petit en valeur et en surface dans un autre groupe de condensateurs, avec une modification du fonctionnement du circuit. Comme on le sait, cela s'accompagne d'une réduction du coût et d'une augmentation de la fiabilité du circuit. De plus, le volume de la carte de circuit imprimé est réduit du fait de l'élimination de l'une des deux sources de référence, ce qui réduit le coût et permet une

meilleure miniaturisation du codeur-décodeur. -

Claims (7)

REVENDICATIONS

1) Codeur-décodeur de conversion d'un signal d'entrée compre-

nant: (a) une première pluralité de condensateurs (ACX1, CX1 à CX64) ayant chacun une borne reliée à un point commun, (b) un premier circuit de commutation (15) pour relier le point commun à une première tension de référence,

(c) un second circuit de commutation (21) pour relier sélective-

ment l'autre borne de chaque condensateur soit à un premier fil (22), soit à un second fil (23),

(d) un autre circuit de commutation (24) pour relier sélec-

tivement le premier fil (22), soit à une source de signal d'entrée V, soit à une première tension de référence, soit à une impédance élevée, (e) une seconde pluralité de condensateurs (ACYYY CYZ, ACY1, CY1 à CY16) ayant chacun une borne reliée à un point commun (+ de 25), (f) un amplificateur tampon (25) ayant son entrée (+) reliée au point commun de la seconde pluralité de condensateurs et sa sortie reliée audit second fil (23), (g) un autre circuit de commutation (27) commutant l'entrée de l'amplificateur tampon à la première tension de référence,

(h) un autre circuit de commutation (28) commutant sélective-

ment l'autre borne de chaque condensateur de la seconde pluralité soit à un troisième (29), soit à un quatrième fil (30), (i) un circuit de commutation supplémentaire (31) commutant les troisième et quatrième fils réciproquement soit à la première tension de référence, soit à une seconde tension de référence (VR) de manière qu'au cours de la commutation séquentielle des secondes bornes des condensateurs de la première pluralité entre les premier et second fils, il s'opère une distribution de charges entre eux, et, qu'au cours de la commutation séquentielle des secondes bornes des condensateurs de la seconde pluralité entre les troisième et quatrième fils, il s'opère également une distribution de charges entre eux, et (j) un circuit de sortie (16) délivrant un signal de sortie à 3 partir de la première borne commune de la première pluralité de condensateurs, ce signal résultant des distributions de charges entre

les premiers condensateurs et entre les seconds condensateurs.

2) Codeur-décodeur suivant la revendication 1, caractérisé en ce que le circuit de sortie comprend un comparateur (16) ayant une première entrée (-) reliée à ladite première borne commune de la première pluralité de condensateurs et une seconde entrée (+) reliée à la première tension de référence, et des moyens pour délivrer un signal de sortie ayant un niveau inférieur ou supérieur aux niveaux prédéterminés de la sortie du comparateur (16) pour déterminer le

signe du signal de sortie codé.

3) Codeur-décodeur suivant la revendication 1, caractérisé en

ce que le circuit de sortie comprend un circuit échantillonneur-blo-

queur (71) ayant son entrée reliée à ladite première borne commune de la première pluralité de condensateurs pour délivrer les éléments

d'un signal de sortie à convertir en signal analogique.

4) Codeur-décodeur suivant la revendication 1, caractérisé en ce que le circuit de sortie est formé d'un circuit de sortie suivant la revendication 2 et d'un circuit de sortie suivant la revendication 3. ) Codeur-décodeur suivant la revendication 2 ou 4, caractérisé en ce que lesdites première et seconde entrées du comparateur (16) sont respectivement une entrée d'inversion et une entrée de non inversion, ladite première tension de référence étant la masse et la seconde un potentiel positif par rapport à la masse dont la valeur est au moins aussi grande que l'amplitude maximale de la tension du

signal d'entrée.

6) Codeur-décodeur suivant la revendication 1, caractérisé en

ce que les capacitances des condensateurs de ladite première plurali-

té sont respectivement C, C, 2C, 4C, 8C, 16C, 32C et 64C, une borne du premier condensateur de capacitance C étant reliable à la première borne des autres condensateurs de la première pluralité, et en ce que les capacitances des condensateurs de ladite seconde pluralité sont respectivement YXC, "2C, C, C, 2C, 4C, 8C et 16C, o C est une constante. 7) Codeur-décodeur suivant la revendication 6, utilisé pour convertir un signal analogique en signal numérique, caractérisé en ce

qu'il comprend un circuit de commutation pour commuter les condensa-

teurs de la première pluralité de condensateurs du premier fil au

second fil après l'application d'un échantillon analogique d'un si-

gnal d'entrée jusqu'à ce que le comparateur change d'état, et pour commuter chaque condensateur de la seconde pluralité progressivement du quatrième fil au troisième fil après la commutation de la première pluralité de condensateurs, sauf le premier condensateur C, du second fil à la haute impédance, jusqu'à ce que le comparateur change encore d'état, le niveau de tension auquel le comparateur change d'état en dernier étant une valeur de niveau de décision de plus grande amplitude, est égale à: + Vr [-0,5/128 + (2s-1/128 x (17+n)/33)J o Vr est la seconde tension de référence, r s varie de 1 à 8 quand la première pluralité de condensateurs est commutée du premier au second fil, et n varie de 0 à 15 quand la seconde pluralité de condensateurs est commutée du quatrième au troisième fil, de manière que les identités des condensateurs commutés quand le comparateur change d'état pour la seconde fois déterminent un mot de

sortie MIC correspondant à l'échantillon analogique d'entrée.

8) Codeur-décodeur suivant la revendication 6, utilisé pour convertir un mot d'entrée MIC désignant les condensateurs à commuter, caractérisé en ce que les capacitances de chaque condensateur de la première pluralité sont respectivement C, C, 2C, 4C, 8C, 16C, 32C et

64C, une borne du premier condensateur de capacitance C étant relia-

ble à la première borne des autres condensateurs de la première pluralité, les capacitances de chaque condensateur de la seconde pluralité sont respectivement 2C, XC, C, C, 2C, 4C, 8C et 16C, o C est une constante, et en ce qu'il comprend un circuit de commutation

pour commuter respectivement les condensateurs de la première plurali-

té du premier au second fil et les condensateurs de la seconde pluralité du troisième au quatrième fil, comme l'indique le mot MIC, la tension de sortie étant égale à: Vr f-0,5/128 + (2s-1/128 x (16,5+n)/33) o V est la seconde tension de référence, r s est un nombre entre 1 et 8 désignant le condensateur d'ordre le plus élevé de la première pluralité, commuté du premier au second fil, et n est un nombre entre 0 et 15 désignant le condensateur d'ordre le plus élevé de la seconde pluralité, commuté du quatrième

au troisième fil.

9) Méthode de codage d'un échantillon de signal d'entrée ayant une amplitude inconnue inférieure à un maximum prédéterminé, caracté- risé en ce qu'elle consiste à: (a) appliquer l'échantillon de signal d'entrée à une première borne d'une première pluralité de condensateurs montés en parallèle, dont l'autre borne commune est à la masse, de manière que les condensateurs soient chargés à la tension de l'échantillon du signal d'entrée, les valeurs respectives des capacitances des condensateurs de la première pluralité étant C, C, 2C, 4C, 8C, 16C, 32C et 64Cf o C est une constante, (b) relier ladite première borne à la masse tandis que l'autre borne est commutée de la masse à l'entrée d'un comparateur dont l'autre entrée est à la masse, (c) détecter le signe du signal de sortie du comparateur, (d) relier la première borne commune d'une seconde pluralité de condensateurs à la masse,

(e) relier l'autre borne commune de la seconde pluralité de con-

densateurs soit à la masse dans le cas o le signe du signal de sortie du comparateur est positive, soit à une tension d'alimentation au moins aussi élevée que ledit maximum dans le cas o le signe du signal de sortie du comparateur est négatif, les valeurs respectives des capacitances de la seconde pluralité de condensateurs étant O c, 32C, C, C, 2C, 4C, 8C et 16C, o C est une constante, (f) commuter l'autre borne d'un condensateur de XC et du condensateur de 16C soit à l'autre tension d'alimentation, soit à la masse, (g). commuter la première borne d'un condensateur de C à la masse et son autre borne à la première borne de la seconde pluralité de condensateurs, par un amplificateur tampon, (h) commuter les autres bornes des autres condensateurs de la première pluralité de condensateurs à une haute impédance et leurs première bornes à la masse, (1) commuter la première borne du second condensateur de C à la borne commune de la première pluralité de condensateurs, (j) recommuter ledit condensateur de %C soit à la masse, soit à la première tension d'alimentation, (k) parallèle sortie du commuter les condensateurs avec ce dernier condensateur comparateur change d'état, de la première pluralité en C jusqu'à ce que le signal de (1) commuter le condensateur de plus grande capacitance de la

connexion en parallèle avec ce dernier condensateur C vers une conne-

xion en parallèle avec les autres cindensateurs de la première pluralité,

(m) commuter les condensateurs de la seconde pluralité en paral-

lèle avec le condensateur de 16C de cette seconde pluralité jusqu'à ce que le signal de sortie du comparateur change d'état,

de manière que les identités binaires des condensateurs commu-

tés, au dernier changement d'état du signal de sortie du comparateur

forment le mor numérique MIC correspondant.à l'amplitude de l'échan-

tillon du signal d'entrée.