FI71623B - Associativt minne - Google Patents
Associativt minne Download PDFInfo
- Publication number
- FI71623B FI71623B FI822166A FI822166A FI71623B FI 71623 B FI71623 B FI 71623B FI 822166 A FI822166 A FI 822166A FI 822166 A FI822166 A FI 822166A FI 71623 B FI71623 B FI 71623B
- Authority
- FI
- Finland
- Prior art keywords
- signal
- memory
- memories
- unit
- units
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Claims (10)
1. Elektroniskt utfört associativt minne i nätform, k ä n nata c k n a t därav att da minnascallar sora i varje anskilt fall används har grupparats i anhatar sa att var och en av dessa innefattar ett signalminna mad kontinuarlig skrivning, riktminnen samt kopplingsminnen, varvid signalminnet under det associativa minnats funktion indikarar anhatans tillständ vid varje enskilt tillfälla, och tili signalminnet summaras da tili anheten kommande signalerna, och kopplingan av an signal fran enhaten tili da övriga anhatarna bestäms av de i anheten befintliga programmarada riktminnana genom styrning av selektorer för signalrutter, varvid signalminnet i anheten format genom en svaga signaler avlägsnande signalbagränsara päverka signalminnena i de enhater tili vilka enhaten kopplas, pa sä sätt som de i enheten belägna programmarade kopplings-minnena bestämmer genom styrning av varje signalrutts signal-förstärkare eller konvertor (figurerna 1 och 2).
2. Associativt minne enligt patentkravet 1 känneteck-n a t därav att signalens gang mellan signalminnena kan ske även i motsatt riktning, dvs. frän signalminnena i de enheter tili vilka enheten kopplas tili signalminnet i den enhet som tillkopplas.
3. Anordning enligt patentkravet 1 eller 2 känneteck-n a d därav att den innefattar en enhetsräknare medelst vil-ken man granskar endast en enhet eller nagra enheter at gangen och/eller en kopplingsräknare medelst vilken man granskar en eller flera kopplingsrelationer at gangen, varvid de erförder-liga sekundärkretsarna, sasom signaladderaren, signalbegränsaren, signalförstärkarna och ruttselektorerna ätminstone delvis kan bringas gemensamma för alla eller flera enheter och grupperingen av minnescellerna ätminstone delvis kan genomföras genom gruppering av cellernas adresser (figur 4). II
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI822166A FI71623C (sv) | 1982-06-16 | 1982-06-16 | Associativt minne. |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI822166 | 1982-06-16 | ||
| FI822166A FI71623C (sv) | 1982-06-16 | 1982-06-16 | Associativt minne. |
Publications (4)
| Publication Number | Publication Date |
|---|---|
| FI822166A0 FI822166A0 (fi) | 1982-06-16 |
| FI822166L FI822166L (fi) | 1983-12-17 |
| FI71623B true FI71623B (fi) | 1986-10-10 |
| FI71623C FI71623C (sv) | 1987-01-19 |
Family
ID=8515710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FI822166A FI71623C (sv) | 1982-06-16 | 1982-06-16 | Associativt minne. |
Country Status (1)
| Country | Link |
|---|---|
| FI (1) | FI71623C (sv) |
-
1982
- 1982-06-16 FI FI822166A patent/FI71623C/sv not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| FI822166A0 (fi) | 1982-06-16 |
| FI71623C (sv) | 1987-01-19 |
| FI822166L (fi) | 1983-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Reif | The complexity of two-player games of incomplete information | |
| US6526474B1 (en) | Content addressable memory (CAM) with accesses to multiple CAM arrays used to generate result for various matching sizes | |
| Goldberg et al. | A new parallel algorithm for the maximal independent set problem | |
| RU2111531C1 (ru) | Схемное устройство для параллельной обработки двух или более команд в цифровом компьютере | |
| Thorup | Randomized sorting in O (n log log n) time and linear space using addition, shift, and bit-wise boolean operations | |
| US5111415A (en) | Asynchronous leading zero counter employing iterative cellular array | |
| EP0823085A2 (en) | Method and apparatus for improved branch prediction accuracy in a superscaler microprocessor | |
| CN101763247B (zh) | 利用可编程转移表快速转移的系统和方法 | |
| WO2019235636A1 (en) | Learning device, and learning method | |
| US3093814A (en) | Tag memory | |
| FI71623B (fi) | Associativt minne | |
| ES443014A1 (es) | Mejoras introducidas en un equipo de procesamiento de datos. | |
| US4162519A (en) | Data processor with address allocation to operations | |
| US4030078A (en) | Dynamic memory arrangement for providing noncyclic data permutations | |
| WO1982002451A1 (en) | Improvement in or relating to wafer-scale integrated circuit memories | |
| US4333161A (en) | Data processing apparatus operative on data passing along a serial, segmented store | |
| Buchholz et al. | Iterative arrays with small time bounds | |
| US3374486A (en) | Information retrieval system | |
| US3665409A (en) | Signal translator | |
| Davis et al. | Reconfigurable multicomputer networks for very fast real-time applications | |
| Auziņš et al. | Automatic construction of test sets: Theoretical approach | |
| Thompson et al. | On the area-time optimal design of l-selectors | |
| Gao et al. | Semi-algebraic methods for multi-valued logic | |
| Jimenez-Gonzalez et al. | Communication conscious radix sort | |
| Saarinen et al. | VLSI architectures of sparse distributed memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM | Patent lapsed |
Owner name: SARNILA, HANNU ILARI |