ES2934241T3 - Sistema de gestión de baterías con comunicación óptica - Google Patents

Abstract

Un sistema de gestión de batería con comunicación óptica incluye un controlador de paquete y uno o más controladores de módulo acoplados ópticamente al controlador de paquete. Los controladores de módulo pueden acoplarse ópticamente en serie, y la comunicación desde un controlador de módulo aguas arriba puede retransmitirse a través de uno o más controladores aguas abajo en ruta hacia el controlador del paquete. El controlador del paquete también puede enviar una señal óptica que es utilizada por el controlador del paquete para determinar si uno o más de los módulos de batería están experimentando una falla de seguridad, y el canal de comunicación utilizado para transmitir esa señal óptica puede, en ausencia de fallas de seguridad, utilizarse para multiplexar datos de mensajes a los controladores del módulo. (Traducción automática con Google Translate, sin valor legal)

Description

DESCRIPCIÓN

Sistema de gestión de baterías con comunicación óptica

Campo técnico

La presente divulgación está dirigida a un sistema de gestión de baterías con comunicación óptica. Más particularmente, la presente divulgación está dirigida a un controlador de bloque y de módulo que forman parte del sistema de gestión de baterías y que se comunican ópticamente entre sí.

Contexto

Los bloques de baterías diseñados para uso industrial son típicamente capaces de producir alto voltaje y corriente y comprenden múltiples módulos de batería eléctricamente acoplados entre sí; cada uno de los módulos de batería comprende múltiples celdas de batería eléctricamente acopladas entre sí Dada la cantidad de energía que las baterías son capaces de generar y los riesgos asociados a su uso inseguro, un bloque de baterías suele incluir un sistema de gestión de baterías para monitorear y controlar parámetros de la batería como el estado de carga y la temperatura de las celdas. Una gestión adecuada de estos parámetros de la batería favorece el funcionamiento seguro de la misma y puede ayudar a prolongar la vida comercial del bloque de baterías. El documento EP-A-2658027 describe un sistema de fuente de alimentación que incluye un bloque de baterías que envía una señal de estado o una señal anormal dependiendo de si se detecta un fallo en el bloque de baterías.

Resumen

Se presenta un controlador de módulo según la reivindicación 1. Las realizaciones preferidas se definen en las reivindicaciones dependientes. La invención se expone en las reivindicaciones anexas.

Breve descripción de los esquemas

En los esquemas acompañantes, que ilustran una o más realizaciones de ejemplo: Las FIGS. 1A-1F son esquemas de seis realizaciones diferentes de un sistema de gestión de baterías que comprende un controlador de bloque y controladores de módulo. Las FIGS. 1A y 1B no forman parte de la invención. La FIG. 2 es un esquema de otra realización del sistema de gestión de baterías. La FIG. 3A es un diagrama de flujo que representa un método de comunicación usando el sistema de gestión de baterías, según otra realización. Las FIGS. 3B y 3C son diagramas de flujo que representan métodos de comunicación usando comunicación fullduplex (dúplex total) y comunicación half-duplex (semidúplex), respectivamente, utilizando el sistema de gestión de baterías, según realizaciones adicionales. La FIG. 4 es un esquema de un sistema de gestión de baterías que implementa un bucle de enclavamiento de alto voltaje, según la técnica anterior. La FIG. 5 es un esquema de un módulo de batería que incluye un circuito de detección de fallos de seguridad para generar una señal óptica de fallo de seguridad, según otra realización. La FIG. 6 representa la temporización de los datos de mensajes a medida que se propagan a lo largo de una cadena de controladores de módulo hacia el controlador de bloque, según otra realización. Las FIGS. 7A-10B muestran la propagación de mensajes a través del sistema de gestión de baterías representado en las FIGS. 1E y 1F, según otras realizaciones Descripción detallada

Un sistema de gestión de baterías ("BMS") se utiliza normalmente junto con un bloque de baterías para llevar a cabo determinadas funciones, como las siguientes: (a) equilibrar las celdas de la batería dentro de cada módulo de batería y en todo el bloque; (b) controlar el estado de carga ("SOC") de cada una de las celdas; (c) transmitir el SOC y las tasas de carga/descarga permitidas a cualquier equipo que esté alimentando el bloque de baterías; y (d) interrumpir la corriente suministrada desde el bloque de baterías a un bus de alimentación de corriente continua ("CC") según proceda para evitar una o más sobrecargas, sobredescarga y carga/descarga a temperaturas altas inseguras.

Dado que los voltímetros y los sensores de temperatura (por ej., termistores) utilizados para medir el voltaje y la temperatura de las celdas suelen estar en contacto físico con las celdas de la batería, al menos una porción del BMS se encuentra dentro de cada uno de los módulos de batería que se monitorean; esta porción se denomina en el presente documento "controlador de módulo", y cada uno de los módulos de batería incluye su propio controlador de módulo. El BMS también comprende un "controlador de bloque" que está separado del controlador de módulo y que comprende dispositivos de conmutación, como disyuntores o contactores, que acoplan y desacoplan eléctricamente las celdas de batería de los módulos de batería en el bus de alimentación.

La comunicación entre el controlador de bloque y los controladores de módulo es típicamente digital y se realiza convencionalmente mediante señales eléctricas. El controlador de bloque y los controladores de módulo pueden intercambiar datos de mensajes, como datos que representen la temperatura o los voltajes de las celdas de la batería del módulo. Adicional o alternativamente, un bucle de enclavamiento de alto voltaje ("HVIL") puede extenderse a través de los controladores de bloque y de módulo y señalar al controlador de bloque si se ha retirado un conector de alimentación de uno o más de módulos. Cuando se retira el conector de alimentación, el controlador de bloque envía una señal al dispositivo de conmutación para que desconecte las celdas de batería del bus de alimentación por razones de seguridad.

Un problema con el uso de señales eléctricas es que son susceptibles a interferencias electromagnéticas, que pueden distorsionar los datos del mensaje y la señal transmitida en el HVIL entre los controladores de bloque y de módulo. Para abordar este problema, algunas de las realizaciones aquí descritas están enfocadas a un BMS con comunicación óptica. El controlador de bloque y los controladores de módulo que componen el BMS se comunican ópticamente entre sí, por ejemplo, mediante fibra óptica o tubos de luz, y esas comunicaciones ópticas son inmunes a las interferencias electromagnéticas.

Otro problema relacionado con los sistemas de gestión de baterías es cómo aumentar el ancho de banda de un número limitado de canales de comunicación entre los controladores de bloque y de módulo; un ancho de banda mayor permite que una o ambas comunicaciones se produzcan más rápidamente y que se utilicen menos canales, lo que ahorra en costes de componentes y reduce la probabilidad de fallo de los mismos. Algunas de las realizaciones descritas aquí utilizan un tipo de multiplexación por división de tiempo, de modo que los canales de comunicación se pueden usar para transmitir diferentes tipos de datos en función del estado operativo del sistema, lo que permite aumentar el ancho de banda. Adicional o alternativamente, en diferentes realizaciones (no representadas) se puede utilizar uno o ambos sistemas de multiplexado por división de frecuencia y multiplexado por división de polarización.

Arquitectura del BMS

Con respecto ahora a las FIGS. 1A-1F, se muestran los esquemas de seis realizaciones diferentes (las FIGS.

1A y 1B no forman parte de la invención) de un BMS 100 que comprende un controlador de bloque 102 y controladores de módulo 104. Los controladores de módulo 104 están acoplados comunicativamente en serie, y las señales se propagan hacia el controlador de bloque 104 desde cualquiera de los controladores de módulo 104. Tal como se utiliza aquí, para dos controladores de módulo 104 cualesquiera, si los datos de un primer controlador de módulo 104 se transmiten a través de un segundo controlador de módulo 104 en ruta hacia el controlador de bloque 102, el primer controlador de módulo 104 está ubicado "aguas arriba" del segundo de controlador de módulo 104, y análogamente el segundo controlador de módulo 104 está ubicado "aguas abajo" del primer controlador de módulo. La conexión en serie de los controladores de módulo 104 se refiere indistintamente aquí como "cadena" de controladores de módulo 104.

El controlador de bloque 102 comprende un procesador del controlador de bloque 108 y una memoria del controlador de bloque (no representada) que está acoplada de forma comunicativa al procesador 108 y que almacena el código de programa informático ejecutable por el procesador 108. Cuando es ejecutado por el procesador 108, el código de programa informático hace que el procesador 108 realice la funcionalidad descrita a continuación. El procesador 108 es un ejemplo de circuito de procesamiento de señal que se utiliza para procesar las señales que el controlador de bloque 102 recibe de los controladores de módulo 104. Diferentes realizaciones pueden comprender diferentes tipos de circuitos de procesamiento de señal del controlador de bloque; por ejemplo, los circuitos de procesamiento de señal pueden comprender adicional o alternativamente al menos uno de los dispositivos electrónicos digitales y analógicos, tales como circuitos integrados específicos para la aplicación.

Un primer canal de comunicación 172 acopla comunicativamente los controladores de módulo 104 y el controlador de bloque 102 juntos. El controlador de bloque 102 comprende una primera entrada óptica 114 del controlador de bloque para recibir una señal óptica del canal de comunicación 172. El controlador de bloque 102 también comprende un primer receptor electro-óptico 166 del controlador de bloque acoplado ópticamente a la entrada óptica 114 y que está configurado para convertir la señal óptica recibida en una señal eléctrica. El procesador 108 del controlador de bloque está acoplado comunicativamente a la salida del receptor electroóptico 166 para recibir la señal eléctrica y procesarla posteriormente como se desee.

En cualquiera de las realizaciones representadas, los controladores de módulo 104 están construidos de forma idéntica, aunque en realizaciones diferentes (no representadas) uno o más de los controladores de módulo 104 pueden estar construidos de forma diferente a los demás. Cada uno comprende un procesador de controlador de módulo 134 y una memoria de controlador de módulo (no representada) que está acoplada comunicativamente al procesador 134 y que almacena código de programa informático ejecutable por el procesador 134 y que, cuando es ejecutado por el procesador 134, hace que el procesador 134 realice la funcionalidad descrita a continuación Cada uno de los controladores de módulo 104 también comprende una primera entrada óptica aguas arriba 174 y una primera salida óptica aguas abajo 176 que se utilizan para recibir una señal óptica de y transmitir una señal óptica a, respectivamente, el canal de comunicación 172. Un primer receptor electro-óptico del controlador de módulo 150 está acoplado comunicativamente a la entrada óptica 174 y al procesador del controlador de módulo 134, y está configurado para recibir una señal óptica del canal de comunicación 172 y convertirla en una señal eléctrica para la transmisión al procesador 134. Análogamente, un primer transmisor electro-óptico 148 del controlador de módulo está acoplado comunicativamente a la salida óptica 176 y al procesador del controlador de módulo 134, y está configurado para recibir la señal eléctrica emitida por el procesador 134 y convertirla en una señal óptica para la transmisión aguas abajo. El procesador del controlador del módulo 134 y la memoria comprenden el circuito de procesamiento de señales del controlador del módulo (cuando se reciben señales a través del del receptor electro-óptico 150) y el circuito de generación de señales (cuando se transmiten señales a través del transmisor electro-óptico 148). Diferentes realizaciones pueden comprender diferentes tipos de circuitos de procesamiento de señales de controlador de módulo, circuitos de generación de señales, o ambos; por ejemplo, uno o ambos circuitos de procesamiento de señales de controlador de módulo y circuitos de generación de señales pueden comprender adicional o alternativamente al menos uno de los dispositivos electrónicos digitales y analógicos, tales como circuitos integrados específicos para la aplicación.

Cada uno de los módulos de batería 104 comprende también una celda de batería 156, y las celdas de batería 156 del bloque están acopladas eléctricamente entre sí mediante un bus de alimentación de CC 164. Aunque se representa una sola célula de batería 156 en la FIG. 1A, en la práctica los módulos de batería 104 comprenden múltiples celdas de batería 156 conectadas en serie y en paralelo.

En la FIG. 1A, cualquiera o más de los controladores de módulo 104 pueden comunicarse con el controlador de bloque 102. Por ejemplo, si el controlador de módulo 104 más aguas arriba desea enviar un mensaje al controlador de bloque 102, el procesador 134 de dicho controlador de módulo 104 envía un mensaje eléctrico al transmisor electro-óptico 148 de dicho controlador de módulo 104, que transmite ópticamente el mensaje al controlador de módulo 104 inmediatamente aguas abajo (el controlador de módulo 104 intermedio en la FIG.

1A). El receptor electro-óptico 150 recibe el mensaje óptico, lo convierte en un mensaje eléctrico, y lo transmite al procesador 134 en ese controlador de módulo 104. A continuación, el controlador de módulo intermedio 104 transmite el mensaje de forma análoga al controlador de módulo más aguas abajo 104, que a su vez transmite el mensaje al controlador de bloque 102.

En la FIG. 1B se muestra otro ejemplo del BMS 100. Como en el BMS 100 de la FIG. 1A, el BMS 100 de la FIG. 1B comprende los controladores de bloque y de módulo 102,104 y los transmisores electro-ópticos 148 y receptores 150,166. El primer canal de comunicación 172 une comunicativamente los controladores de módulo 104 y el controlador de bloque 102, aunque en la FIG. 1B el canal 172 se amplía para permitir también al controlador de bloque 102 transmitir datos a los controladores de módulo 104, y no solo recibir datos de los mismos. El controlador de bloque 102 comprende un transmisor electro-óptico 168 del controlador de bloque configurado para recibir una señal eléctrica y emitir una señal óptica al canal de comunicación 172 a través de una primera salida óptica 112 del controlador de bloque. La señal óptica que emite el controlador de bloque 102 se recibe en la entrada óptica 174 del controlador de módulo 104 situado más aguas arriba, que transmite el mensaje a través de los demás controladores de módulo 104, tal como se ha explicado antes en relación con la F ⁱG. 1A.

En la FIG. 1B, el canal 172 se utiliza para transmitir dos tipos diferentes de señales de comunicación: una señal de fallo de seguridad desde uno o más de los controladores de módulo 104 al controlador de bloque 102, y una señal de seguridad desde el controlador de bloque 102 a los controladores de módulo 104. Cada uno de los controladores de módulo 104 comprende el circuito de detección de fallos de seguridad 160 que detecta si el controlador de módulo 104 está experimentando un fallo de seguridad, como una condición de sobrevoltaje, subvoltaje o sobretemperatura, o si el conector de alimentación se ha retirado del módulo de batería que comprende ese controlador de módulo 104, como se describe con más detalle en las FIGS. 2 y 5, más abajo. Al detectar un fallo de seguridad, el circuito de detección de fallos de seguridad 160 genera una señal de detección de fallo y la envía al circuito de anulación de seguridad 136. En la FIG. 1B, el circuito de anulación de seguridad comprende un interruptor como un MOSFET, pero como se comenta con detalle más adelante, el circuito de anulación de seguridad 136 puede comprender alternativamente o adicionalmente una puerta lógica o un multiplexor, por ejemplo. Cuando el circuito de anulación de seguridad 136 de la FIG. 1B no recibe la señal de detección de fallo del circuito de anulación de seguridad 136, se cierra el interruptor y, en consecuencia, se transmite la señal de seguridad recibida de un controlador de módulo 104 aguas arriba o del controlador de bloque 102 a un controlador de módulo 104 aguas abajo o al controlador de bloque 102. Por el contrario, cuando el circuito de anulación de seguridad recibe la señal de detección de fallo, se abre el interruptor y no se transmite la señal de seguridad. El circuito de anulación de seguridad 136 y el circuito de detección de fallo de seguridad 160 también comprenden ejemplos del circuito de generación de señal del controlador de módulo y del circuito de procesamiento de señal.

El controlador de bloque 102 comprende un generador de señal de bucle de seguridad 110 que genera una señal de bucle de seguridad y que está acoplado eléctricamente a la entrada del transmisor electro-óptico 168 del controlador de bloque; la señal de bucle de seguridad puede comprender un pulso, ser una señal continua o una señal compleja (por ej., una señal periódica). El controlador de bloque 102 también incluye un circuito de retorno de seguridad 152 acoplado eléctricamente a la salida del receptor electro-óptico del controlador de bloque 166 y, en consecuencia, recibe la señal de seguridad (cuando ninguno de los controladores de módulo 104 detecta un fallo de seguridad) o no recibe la señal de seguridad (cuando uno o más de los controladores de módulo 104 detectan un fallo de seguridad). El circuito de retorno de seguridad 152 está acoplado comunicativamente al dispositivo de conmutación 158 y envía señales al dispositivo de conmutación 158 para acoplar eléctricamente las celdas de la batería 156 al bus de alimentación 164 cuando el circuito de retorno de seguridad 152 detecta la señal de seguridad, y para desacoplar eléctricamente las celdas de la batería 156 del bus de alimentación 164 cuando el circuito de retorno de seguridad 152 no detecta la señal de seguridad. El circuito de retorno de seguridad 152 es un ejemplo del circuito de procesamiento de señal del controlador de bloque.

En el ejemplo de la FIG. 1B, el circuito de retorno de seguridad 152 comprende un temporizador de vigilancia, y el generador de señal de bucle de seguridad 110 comprende un oscilador que genera una señal que varía con mayor frecuencia que el periodo de tiempo de espera del temporizador de vigilancia. Por consiguiente, cuando ninguno de los controladores de módulo 104 experimenta un fallo de seguridad, el temporizador de vigilancia recibe la señal de seguridad antes de que expire su periodo de tiempo de espera y no activa el dispositivo de conmutación 158. Por el contrario, si uno o más de los controladores de módulo 104 experimenta un fallo de seguridad, el temporizador de vigilancia no recibe la señal de seguridad y se dispara, indicando así ^{al dispositivo de conmutación 158 que desacople las células 156 del bus de alimentación} 164^{. El temporizador} de vigilancia puede comprender, por ejemplo, un circuito integrado Linear Technology™ serie 6995. Tal como se utiliza aquí, la salida del temporizador de vigilancia no se utiliza para activar un reinicio de todo el sistema 100 como se hace convencionalmente, sino que se utiliza para controlar el dispositivo de conmutación 158. En una realización diferente (no representada), el circuito de anulación de seguridad 136 comprende un multiplexor cuya entrada de selección está acoplada comunicativamente al circuito de detección de fallos 160 y que tiene una entrada de datos acoplada comunicativamente a la salida del receptor electro-óptico 150 y otra entrada de datos acoplada comunicativamente a un generador de señales de reanudación. Cuando el circuito de detección de fallos 160 no detecta ningún fallo, el multiplexor transmite la señal de seguridad desde la entrada óptica 174 del controlador del módulo a la salida óptica 176 del controlador del módulo. Si el circuito de detección de fallos detecta un fallo, el multiplexor transmite la señal de reanudación desde el generador de señal de reanudación a la salida óptica 176 del controlador de módulo. El circuito de retorno de seguridad 152 está configurado para detectar en una realización si la señal de seguridad ha sido devuelta al controlador de bloque 102, y en otra realización está configurado para detectar si la señal de reanudación ha sido enviada al controlador de bloque 102. En las realizaciones en las que el circuito de retorno de seguridad 152 está configurado para detectar si la señal de reanudación se ha enviado al controlador de bloque 102, el circuito de retorno de seguridad 152 puede mantener las celdas 156 desacopladas eléctricamente del bus de alimentación 164 hasta que se reciba la señal de reanudación.

La FIG. 1C muestra una realización del BMS 100 en la que el procesador del controlador de bloque 108 y el procesador del controlador de módulo 134 están integrados en la realización de la FIG. 1B. Más particularmente, el procesador del controlador de bloque 108 realiza la funcionalidad del generador de señal de bucle de seguridad 110 y envía datos de mensajes que también actúan como señal de seguridad. Por ejemplo, en una realización en la que el circuito de retorno de seguridad 152 comprende el temporizador de vigilancia, el procesador del controlador de bloque 108 está configurado para emitir datos de mensajes que varían con mayor frecuencia que el periodo de tiempo de espera del temporizador de vigilancia, incluyendo, si es necesario, el envío de una señal de "no hay operaciones" cuando no se van a transmitir datos de mensajes. El procesador del controlador de bloque 108 está acoplado comunicativamente en paralelo con el circuito de retorno de seguridad 152 para recibir cualesquiera datos de mensajes retransmitidos o enviados por los controladores de módulo 104.

De forma similar, cada uno de los controladores de módulo 104 de la FIG. 1C comprende el procesador de controlador de módulo 134 acoplado comunicativamente en serie entre el receptor electro-óptico de controlador de módulo 150 y el transmisor 148. Como en la FIG. 1A, el procesador del controlador de módulo 134 puede enviar datos de mensajes indicativos del estado del controlador de módulo aguas abajo al controlador de bloque 102, para ser transmitidos por cualquier controlador de módulo 104 ubicado en serie entre el controlador de módulo 104 que envía el mensaje y el controlador de bloque 102.

La FIG. ID muestra otra realización del BMS 100 en la que el BMS 100 de la FIG. 1C se ha modificado añadiendo un segundo canal de comunicación 177 que permite la comunicación incluso en el caso de que el primer canal de comunicación 172 no se pueda usar para la comunicación porque un fallo de seguridad está impidiendo que se use para transferir datos. La comunicación a través del segundo canal de comunicación 177 puede ser half-duplex, como se describe más adelante en relación con la FIG. 3C, o puede ser full-duplex en diferentes realizaciones. En la FIG. ID, el controlador de bloque 102 comprende un transceptor electro-óptico 178 del controlador de bloque acoplado eléctricamente al procesador del controlador de bloque 108. El controlador de bloque 102 comprende además una segunda entrada óptica de controlador de bloque 184 y una segunda salida óptica de controlador de bloque 186 a través de las cuales el transceptor electro-óptico 178 recibe y transmite las señales ópticas, respectivamente. Del mismo modo, cada uno de los controladores de módulo 104 comprende un transceptor electro-óptico 182 aguas abajo y un transceptor electro-óptico 180 aguas arriba, cada uno de los cuales está acoplado eléctricamente al procesador del controlador de módulo 134. Cada uno de los controladores de módulo 104 comprende además una segunda entrada óptica 188 aguas arriba y una segunda salida óptica 190 aguas arriba a través de las cuales el controlador de módulo 104 recibe y envía señales ópticas utilizando el transceptor electro-óptico 180 aguas arriba, respectivamente; y una segunda entrada óptica 192 aguas abajo y una segunda salida óptica 194 aguas abajo a través de las cuales el controlador de módulo 104 recibe y envía señales ópticas utilizando el receptor electro-óptico 182 aguas abajo, respectivamente. Cada transceptor electro-óptico en el ejemplo de realización representado comprende un transmisor electro-óptico y un receptor electro-óptico. Adicionalmente, en la realización representada se utiliza un par de fibras ópticas o tubos de luz para transmitir las señales ópticas enviadas a y desde un transceptor; sin embargo, en una realización diferente (no representada), puede utilizarse una sola fibra o tubo de luz para enviar y recibir señales a través del transceptor si se utiliza multiplexación por división de tiempo o longitud de onda. El procesador del controlador de bloque 108 es capaz de enviar un mensaje a todos los procesadores del controlador de módulo 134 transmitiendo una señal aguas arriba a lo largo del segundo canal de comunicación 177, y es capaz de recibir un mensaje de uno o más de los procesadores de controlador de módulo 134 a través del segundo canal de comunicación 177 cuando los procesadores de controlador de módulo 134 transmiten el mensaje aguas abajo.

La FIG. IE muestra otra realización del sistema 100 en la que la realización de la FIG. ID se ha modificado sustituyendo el transceptor electro-óptico 180 aguas arriba por un segundo receptor electro-óptico 198 del controlador de módulo, y sustituyendo el transceptor electro-óptico 182 aguas abajo por un segundo transmisor electro-óptico 196 del controlador de módulo. El segundo canal de comunicación 177 es en consecuencia un canal simplex (es decir, unidireccional) utilizado para enviar datos aguas abajo. Como en la realización de la FIG. ID, el segundo canal de comunicación 177 permite la comunicación incluso en el caso de que el primer canal de comunicación 172 no se pueda usar para la comunicación debido a un fallo de seguridad en uno de los controladores de módulo 104. Como se comenta en más detalle con respecto a las FIGS. 8A-8D, el segundo canal de comunicación 177 también se puede usar para la comunicación cuando el sistema 100 no está experimentando un fallo de seguridad. Por ejemplo, el segundo canal de comunicación 177 puede enviar datos concurrentemente con los datos en el primer canal de comunicación 172, o se puede usar para enviar datos si el primer canal de comunicación 172 no se usa para la transmisión de datos a pesar de que el sistema 100 no esté experimentando un fallo de seguridad.

La realización de la FIG. ID también se modifica en la FIG. IE sustituyendo el transceptor electro-óptico 178 en el controlador de bloque 102 por un segundo receptor electro-óptico de controlador de bloque 200, que recibe las señales ópticas transmitidas desde los controladores de módulo 104 y las convierte en una señal eléctrica para la transmisión al procesador del controlador de bloque 108. Mientras en la FIG. IE los transceptores 178,180,182 han sido sustituidos por los receptores 200,198,196, en diferentes realizaciones (no representadas) la realización de la FIG. ID puede retener uno o más de los transceptores 178,180,182 y ser funcionalmente equivalente a la realización de la FIG. IE utilizando únicamente los receptores electro-ópticos comprendiendo ese o más transceptores 178,180,182.

Como en la realización de la FIG. ID, la realización de la FIG. IE puede usar uno o ambos tubos de luz y fibras ópticas para comunicar entre los controladores de bloque y de módulo 102,104, y los datos pueden ser uno o ambos multiplexados por división de tiempo o longitud de onda. El procesador del controlador de bloque 108 es capaz de enviar un mensaje a todos los procesadores del controlador de módulo 134 transmitiendo una señal aguas arriba a lo largo del segundo canal de comunicación 177, y es capaz de recibir un mensaje de uno o más de los procesadores del controlador de módulo 134 vía el segundo canal de comunicación 177 cuando los procesadores del controlador de módulo 134 transmiten el mensaje aguas abajo.

La FIG. IF muestra otra realización del sistema 100 en la que los canales de comunicación primero y segundo 172,177 comprenden bucles simplex; es decir, cuando ninguno de los controladores de módulo 104 está experimentando un fallo de seguridad, el controlador de bloque 102 puede transmitir datos a los controladores de módulo 104 a lo largo de los canales de comunicación primero y segundo 172,177 y recibir datos de o que han sido transmitidos a través de los controladores de módulo 104 a lo largo de los canales de comunicación primero y segundo 172,177. La realización de la FIG. IF es idéntica a la realización de la FIG. ID excepto que el controlador de bloque 102 de la FIG. IF incluye además un segundo transmisor electro-óptico 202 del controlador de bloque que envía una señal óptica a través de la salida óptica 186 del segundo controlador de bloque a la segunda entrada óptica 188 aguas arriba del controlador del módulo 104 más aguas arriba.

La FIG. 2 muestra otra forma de realización del sistema de gestión de baterías 100 que comprende el controlador de bloque 102 y cuatro controladores de módulo 104a-d. Un primer y un segundo controlador de módulo 104a,b (la "primera cadena de controladores de módulo 104") están conectados en serie junto con el controlador de bloque 102, mientras que un tercer y un cuarto controlador de módulo 104c,d (la "segunda cadena de controladores de módulo") están conectados en serie junto con el controlador de bloque 102 y en paralelo con la primera cadena de controladores de módulo 104. El controlador de bloque 102 comprende el procesador del controlador de bloque 108 que está acoplado comunicativamente a una memoria del controlador de bloque (no mostrada); la memoria del controlador de bloque almacena código de programa informático que es ejecutable por el procesador del controlador de bloque 108 y que, cuando es ejecutado por el procesador 108, provoca que el procesador 108 realice la funcionalidad descrita más abajo y que se representa en las FIGS. 3A-3C.

El controlador de bloque 102 también comprende el generador de señal de bucle de seguridad 110 que se utiliza para generar la señal de seguridad que se envía a los controladores de módulo 104. La señal de seguridad en la realización representada es un pulso de reloj multiplexado por división de tiempo con datos de mensajes a lo largo de los canales de comunicación primero y segundo que comunican con la primera y segunda cadena de módulos 104, respectivamente.

Mientras que el debate siguiente se centra en la primera cadena de los controladores de módulo 104, en la realización representada cada uno de los controladores de módulo 104 se construye idénticamente y el circuito descrito abajo en el controlador de bloque 102 que interconecta con la primera cadena de los controladores de módulo 104 se refleja en el controlador de bloque 102 para interconectar análogamente con la segunda cadena de los controladores de módulo 104.

Con respecto a la primera cadena de controladores de módulo 104, el procesador del controlador de bloque 108 también está en comunicación con un transceptor eléctrico en forma de un receptor/transmisor asíncrono universal ("UART") 146 del controlador de bloque y los multiplexores primero y segundo 106a,b (colectivamente, "multiplexores 106"). Los multiplexores 106 en la realización representada comprenden un interruptor bipolar de doble efecto N.V. NX3L2467 de NXP Semiconductors™ aunque en diferentes realizaciones (no representadas) uno o ambos multiplexores 106 pueden implementarse utilizando uno o ambos hardware y software diferentes. El procesador del controlador de bloque 108 controla directamente la entrada de selección de cada uno de los multiplexores 106. Como se explica con más detalle en las FIGS. 3A-3C, el sistema de gestión de baterías 100 es operable en un modo de comunicación full-duplex (en lo sucesivo simplemente "modo full-duplex") y un modo de comunicación half-duplex (en lo sucesivo simplemente "modo half-duplex"). Cuando funciona en modo full-duplex, el procesador del controlador de bloque 108 envía los datos de mensajes a la primera cadena de controladores de módulo 104 a través del primer canal de comunicación 172 (en lo sucesivo denominado indistintamente en el contexto de la FIG. 2 como "canal de comunicación de retorno de seguridad"), al que el procesador del controlador de bloque 108 accede a través de la salida óptica 112 del primer controlador de bloque y la entrada óptica 114 del primer controlador de bloque. Asimismo, cuando funciona en modo full-duplex, el procesador del controlador de bloque 108 recibe los datos de mensajes de la primera cadena de controladores de módulo 104 a través del segundo canal de comunicación 177 (en lo sucesivo denominado indistintamente en el contexto de la FIG. 2 como "canal de comunicación de datos de mensajes dedicado"), al que el procesador del controlador de bloque 108 accede a través de la entrada óptica 184 del segundo controlador de bloque y la salida óptica 186 del segundo controlador de bloque. Cuando funciona en modo half-duplex, el procesador del controlador de bloque 108 envía y recibe datos de mensajes a y desde la primera cadena de controladores de módulo 104 a través únicamente del canal de comunicación de datos de mensajes dedicado utilizando la salida y la entrada ópticas 186,184 del segundo controlador de bloque. También cuando funciona en modo half-duplex, el procesador del controlador de bloque 108 emite la señal de seguridad a lo largo del canal de comunicación de retorno de seguridad. El controlador de bloque 102 también comprende el circuito de retorno de seguridad en forma de un temporizador de vigilancia 120, que evalúa la señal de entrada que el controlador de bloque 102 recibe de la primera cadena de módulos 104 a través de la primera entrada óptica del controlador de bloque 114. Cuando está en modo full-duplex, el temporizador de vigilancia 120 monitoriza esa señal de entrada para determinar si se ha producido un fallo de seguridad en alguno de los módulos 104 que comprenden la primera cadena de módulos 104; si es así, el controlador de bloque 102 desconecta los módulos de batería que comprenden la primera cadena de módulos 104 del bus de alimentación de corriente continua ("CC") al que están acopladas eléctricamente las celdas de batería que comprenden la primera cadena de módulos abriendo el dispositivo de conmutación 158 (no mostrado en la FIG. 2). Cuando está en modo half-duplex, el temporizador de vigilancia 120 monitoriza esa señal de entrada y espera una señal de reanudación, que indique que se ha rectificado el fallo de seguridad. En respuesta, el controlador de bloque 102 reconecta los módulos de batería al bus de alimentación de CC cerrando el dispositivo de conmutación 158. En el ejemplo de realización representado, el dispositivo de conmutación 158 está abierto siempre que uno o más de los módulos de batería 104 experimente un fallo de seguridad, pero también puede estar abierto cuando ninguno de los módulos 104 experimente un fallo de seguridad (por ej., en respuesta a una solicitud del usuario). En la realización representada, el controlador de bloque 102 se comunica ópticamente con la primera cadena de módulos 104. Para transmitir la señal óptica de seguridad a la primera cadena de módulos 104 a través de la salida óptica 112 del primer controlador de bloque, el controlador de bloque 102 incluye un transmisor electro-óptico en forma de interruptor acoplado eléctricamente a un diodo emisor de luz ("LED"). En este caso, el interruptor es un MOSFET accionado por el procesador del controlador de bloque 108. Cuando el interruptor está encendido, fluye corriente a través del LED y se transmite una señal. A la inversa, cuando el interruptor está apagado, no fluye corriente a través del LED y no se transmite ninguna señal. La señal óptica que el procesador del controlador de bloque 108 transmite a través de la salida óptica del segundo controlador de bloque 186 se genera de forma similar. Los datos ópticos que el controlador de bloque 102 recibe de la primera cadena de módulos 104 a través de la entrada óptica 184 del segundo controlador de bloque y la entrada óptica 114 del primer controlador de bloque se convierten en una señal eléctrica utilizando un transceptor electro-óptico, como un transceptor MAX3120 IrDA de Maxim™ Integrated Products, Inc. En diferentes realizaciones (no representadas), se puede utilizar un receptor autónomo como alternativa a un transceptor y, análogamente, se puede utilizar un transceptor en lugar del LED controlado por MOSFET descrito antes. Mientras que las realizaciones aquí representadas están dirigidas a la comunicación óptica, en diferentes realizaciones la comunicación entre el controlador de bloque 102 y los controladores de módulo 104 puede ser eléctrica. Cada uno de los controladores de módulo 104 en la realización representada comprende circuitos de detección de fallos de seguridad 160 (no representados en la FIG. 2, pero representados en la FIG. 5) que generan una señal de detección de fallo que indica que el módulo de batería para ese controlador de módulo 104 ha experimentado un fallo de seguridad; circuito de anulación de seguridad 136; un procesador de controlador de módulo 134 y una memoria de controlador de módulo (no representada) que almacena código de programa ejecutable por el procesador de controlador de módulo 134 y que, cuando es ejecutado por el procesador 134, hace que el procesador 134 realice la funcionalidad descrita abajo; y UARTs (Transmisor-Receptor Asíncrono Universal) del controlador de módulo primero a tercero 138,140,142, cada uno de los cuales está acoplado comunicativamente con el procesador de controlador de módulo 134. El controlador de módulo 104 también comprende tres entradas y tres salidas: los datos transmitidos a lo largo del canal de comunicación de retorno de seguridad son recibidos y transmitidos por el controlador de módulo 104a lo largo de la primera entrada óptica aguas arriba 174 y la primera salida óptica aguas abajo 176, respectivamente; los datos de mensajes transmitidos a y recibidos desde el controlador de bloque 102 por el controlador de módulo 104 a lo largo del canal de comunicación de datos de mensajes dedicado se transmiten utilizando la segunda salida óptica aguas abajo 194 y la entrada 192, respectivamente; y los datos de mensajes transmitidos a y recibidos de controladores de módulo 104 aguas arriba, tales como el segundo controlador de módulo 104b con respecto a la primera cadena de controladores de módulo 104, a lo largo del canal de comunicación de datos de mensajes dedicado se transmiten utilizando la segunda salida óptica aguas arriba 190 y la entrada 188, respectivamente. Al igual que con el controlador de bloque 102, los datos transmitidos por cualquiera de los controladores de módulo 104 al controlador de bloque 102 o a otros controladores de módulo 104 se transmiten ópticamente, realizándose la conversión entre señales eléctricas y ópticas mediante transmisores, receptores o transceptores electro-ópticos, tal como se ha descrito antes con respecto al controlador de bloque 102.

En la realización representada, el circuito de anulación de seguridad 136 comprende una puerta AND que tiene tres entradas: una entrada está conectada a la salida del circuito de detección de fallos de seguridad 160 y recibe cualquier señal de detección de fallos que se genere; una segunda entrada está conectada a una salida del procesador del controlador de módulo 134; y una tercera entrada está conectada en paralelo con un canal de recepción del UART 138 del primer controlador de módulo a la primera entrada óptica 174 aguas arriba. Como se explica con más detalle a continuación, si la salida del procesador del controlador de módulo 134 y la señal de detección de fallos son ambas altas, el circuito de anulación de seguridad 136 simplemente transmite la señal recibida en la primera entrada óptica 174 aguas arriba a la primera salida óptica 176 aguas abajo para su eventual retorno al controlador de bloque 102. Si el controlador de módulo 104 experimenta un fallo de seguridad o el procesador del controlador de módulo 134 desea interrumpir la comunicación, cualquiera de los dos puede enviar la señal de fallo de seguridad al controlador de bloque 102 poniendo la salida de la puerta AND a nivel bajo, poniendo por tanto la primera entrada óptica 114 del controlador de bloque 102 a nivel bajo. En la realización representada, una entrada óptica "baja" está representada por la señal óptica apagada, aunque en otras realizaciones (no representadas) una señal óptica "baja" puede ser un nivel de luz distinto de cero. En la realización representada, cuando la señal de fallo de seguridad está presente, el sistema 100 funciona en modo half-duplex; y cuando la señal de fallo de seguridad no está presente, el sistema 100 funciona en modo full-duplex. En diferentes realizaciones (no representadas), el sistema 100 puede funcionar en modo half-duplex incluso cuando la señal de fallo de seguridad no está presente. Adicionalmente, en diferentes realizaciones (no representadas), el procesador del controlador del módulo 134 puede no enviar una señal de salida al circuito de anulación de seguridad 136 para evitar que un error de software en el procesador 134 abra indeseablemente el dispositivo de conmutación 156. En su lugar, el procesador del controlador de bloque 134 puede, por ejemplo, enviar una señal de salida al controlador de bloque 102 a través de una conexión óptica o eléctrica independiente.

El UART 140 del segundo controlador de módulo recibe datos de mensajes del controlador de módulo 104b aguas arriba a través de la segunda entrada óptica aguas arriba 188, que se envían al procesador del controlador de módulo 134. El procesador del controlador de módulo 134 envía los datos de mensajes aguas abajo hacia el controlador de bloque 102 a través del UART 142 del tercer controlador de módulo, que se emiten usando la segunda salida óptica aguas abajo 194. El controlador de bloque 102 recibe los datos de mensajes transmitidos por el controlador de módulo 104 a lo largo del canal de comunicación de datos de mensajes dedicado a través de la segunda entrada óptica 184 del controlador de bloque y el UART 146 del controlador de bloque.

Cuando el sistema 100 funciona en modo half-duplex, el controlador de bloque 102 no envía datos de mensajes utilizando el canal de comunicación de retorno de seguridad. En su lugar, el controlador de bloque 102 utiliza el UART 146 del controlador de bloque para transmitir datos de mensajes a la primera cadena de módulos 104, recibiendo cada uno de los módulos 104 esos datos de mensajes a través de la segunda entrada óptica aguas abajo 192, transmitiéndolos a lo largo de la segunda salida óptica aguas arriba 190, y transmitiendo esos datos al procesador del controlador de módulo 134a través del UART 142 del tercer controlador de módulo.

Ejemplos de datos de mensajes que el controlador de bloque 102 puede emitir a los controladores de módulo 104 comprenden "órdenes" y "respuestas". Las órdenes pueden incluir solicitudes por parte del controlador de bloque 102 de cierta información disponible para los controladores de módulo 104, y las respuestas pueden incluir los datos que los controladores de módulo 104 proporcionan al controlador de bloque 102 en respuesta a las órdenes.

Ejemplos de solicitudes incluyen una solicitud de parámetros de baterías como se ha descrito antes, una solicitud para cambiar los parámetros o ajustes del módulo, tales como los modos de potencia (que se describen con más detalle más adelante) y los indicadores LED, los datos de corriente en el bloque de baterías (por ej., la corriente instantánea consumida por la carga), los objetivos de equilibrado de voltaje de las celdas, y las instrucciones para permitir el uso de un terminal de diagnóstico interactivo del controlador de módulo 104. De forma más general, las órdenes pueden comprender cualquier solicitud de datos de uno o más controladores de módulo 104, instrucciones para que uno o más de los controladores de módulo 104 utilicen determinados datos, instrucciones para configurar o programar uno o más de los controladores de módulo 104, e instrucciones de enrutamiento de datos como las de la FIG. 9B. Los datos de los mensajes pueden adicional o alternativamente ser paquetizados.

Los ejemplos de respuestas que uno o más controladores de módulo 104 pueden enviar al controlador de bloque 102 comprenden respuestas a órdenes de gestión de red, respuestas a solicitudes de datos del controlador de bloque 102, como datos de parámetros o ajustes y datos de voltaje y temperatura como se ha descrito antes, respuestas a solicitudes de alarma del controlador de bloque 102, y respuestas a las instrucciones del controlador de bloque 102 que permiten el uso del terminal de diagnóstico interactivo del controlador de módulo 104.

El primer canal de comunicación 172 de las FIGS. 1B-1D y FIG. 2 es un bucle en el que una señal transmitida utilizando el primer canal de comunicación 172 por el controlador de bloque 102 puede ser devuelta al controlador de bloque 102 si ninguno de los controladores de módulo 104 detecta un fallo de seguridad. Sin embargo, en una realización diferente (no representada), el primer canal de comunicación 172 no necesita ser un bucle. Por ejemplo, el primer canal de comunicación 172 puede, en una realización diferente, ser análogo al canal de comunicación de datos de mensajes dedicado en el sentido de que no permite que las señales enviadas por el controlador de bloque 102 sean devueltas por el mismo canal.

Con respecto ahora a la FIG. 4, se representa un esquema de un sistema de gestión de baterías A que implementa un bucle de enclavamiento de alto voltaje ("HVIL"), según la técnica anterior. El sistema de gestión de baterías A comprende tres módulos de baterías B, cada uno de los cuales comprende múltiples celdas L acopladas eléctricamente en serie. Las celdas L de cada uno de los módulos están acopladas eléctricamente a un bus de alimentación de CC I a través de un conector de alimentación C. Una fuente de alimentación del contactor J controla un relé K que abre y cierra los contactores G que acoplan eléctricamente (cuando los contactores G están cerrados) y desacoplan (cuando los contactores G están abiertos) el bus de alimentación I a los terminales de alimentación M de la batería.

Un bucle HVIL F que está acoplado eléctricamente a la fuente de alimentación del contactor J se extiende a través de cada uno de los módulos de baterías B; un conector HVIL E es la interfaz entre la porción del bucle HVIL F contenida en cada uno de los módulos B y el resto del bucle HVIL F. Cada uno de los módulos B comprende el conector de alimentación C que, además de conectar las celdas L al bus de alimentación I, comprende un puente HVIL D que cierra eléctricamente el bucle HVIL F cuando el conector de alimentación C está conectado al resto del módulo B. Cuando el conector de alimentación C está desconectado del resto del módulo B, las celdas L de ese módulo están desconectadas del bus de alimentación I y el bucle HVIL F está roto. Cuando se rompe el bucle HVIL F, la fuente de alimentación del contactor J dispara el relé K, desconectando así los módulos B del bus de alimentación I.

El sistema A de la FIG. 4 es de naturaleza totalmente eléctrica, lo que aumenta la probabilidad de que las interferencias electromagnéticas provoquen errores. En contraste, la ^f I^g .5 muestra un esquema de un módulo de batería 500 que comprende el circuito de detección de fallos de seguridad 160 para generar una señal de detección de fallos y una señal óptica de fallo de seguridad que se utiliza en lugar del bucle HVIL. Con respecto a la realización descrita en la FIG. 2, la señal óptica de fallo de seguridad se transmite a lo largo del canal de comunicación de retorno de seguridad hacia el controlador de bloque 102 cuando el sistema 100 está en modo half-duplex.

El módulo de batería 500 comprende múltiples celdas de batería 156a,b,c...n (colectivamente, "celdas de batería 156") acopladas eléctricamente en serie y que son conectables a través de un par de contactos de batería 520 al bus de alimentación (no mostrado en la FIG. 5) a través de un conector de alimentación 502. El módulo 500 también comprende un circuito de detección de fallos de seguridad 160 que interactúa con el conector de alimentación 502 y las células 156. El circuito 160 comprende un primer contacto de enclavamiento 524 que está acoplado eléctricamente a una línea de señal de enclavamiento 525 y a un circuito de puerta lógica 507 que en la FIG. 5 es funcionalmente equivalente a una puerta lógica OR. El circuito 160 también comprende un segundo contacto de enclavamiento 522 al que el primer contacto de enclavamiento 524 solo está eléctricamente en cortocircuito cuando el conector de alimentación 502 está conectado al módulo de batería 500. En la FIG. 5, la línea de señal de enclavamiento 525 se pone a tierra a través de una resistencia pull-down 506 cuando el conector de alimentación 502 está desconectado del módulo 500 y se cortocircuita a Vcc cuando el conector de alimentación 502 está conectado al módulo 500. Un comparador 518p ubicado a lo largo de la línea de señal de enclavamiento 525 genera y envía la señal de detección de fallo, que en este caso es una salida digital alta, al circuito de puerta lógica 507 cuando la línea de señal de enclavamiento 525 está en cortocircuito en Vcc y, contrariamente, no envía la señal de detección de fallo al circuito de la puerta lógica 507.

En paralelo con la línea de señal de enclavamiento 525, el módulo de batería 500 comprende voltímetros 514a,b,c...n, cada uno de los cuales está acoplado eléctricamente a lo largo de una de las celdas 156a,b,c...n. Cada voltímetro 514a,b,c...n está acoplado eléctricamente al circuito de la puerta lógica 507a través de una línea de señal a lo largo de la cual hay un comparador 518a,b,c...n. Al igual que con la línea de señal de enclavamiento 525, cualquiera de los comparadores 518a,b,c...n genera y envía la señal de detección de fallo al circuito de la puerta lógica 507 cuando los voltímetros 518a,b,c...n miden que una de las células 156a,b,c...n está en una condición de sobrevoltaje o subvoltaje, y contrariamente no envía la señal de detección de fallo. El módulo de batería 500 también comprende un sensor de temperatura 516 que está acoplado eléctricamente al circuito de la puerta lógica 507 a través de una línea de señal a lo largo de la cual hay otro comparador 5180, con el comparador 518o emitiendo la señal de detección de fallo al circuito de la puerta lógica 507 cuando el sensor de temperatura mide una condición de sobretemperatura y contrariamente no envía la señal de detección de fallo. Cada uno de los comparadores 518a.. o puede implementarse, por ejemplo, utilizando un amplificador operativo.

Mientras que el módulo de batería 500 de la FIG. 5 genera la señal de fallo de seguridad en respuesta a una o más de las siguientes condiciones: conector de alimentación 502 desconectado, condición de sobrevoltaje y subvoltaje y condición de sobretemperatura; en diferentes realizaciones (no representadas), la señal de fallo de seguridad puede generarse solo si se cumple uno o más de estos criterios. Adicional o alternativamente, en diferentes realizaciones (no representadas), el módulo de batería 500 puede generar la señal de fallo de seguridad en respuesta a una o más de las siguientes situaciones: pérdida de comunicación de uno o más de los módulos 500 con cualquiera de los otros controladores de módulo 104 o con el controlador de bloque 102, y fallo del procesador de módulo 134.

Tras recibir al menos una señal de detección de fallo, el circuito de puerta lógica 507 emite la señal de fallo de seguridad, que a su vez acciona un transmisor electro-óptico (no mostrado en la FIG. 5, pero como el transmisor electro-óptico 148 del controlador del módulo) a través de un interruptor 510. El transmisor electro-óptico emite una señal óptica a lo largo de un conducto óptico 512, como fibra óptica. En el contexto de la FIG. 2, el conducto óptico 512 comprende el medio de transmisión óptica desde cualquiera de los módulos 104 aguas abajo hacia el controlador de bloque 102 a lo largo del canal de comunicación de retorno de seguridad cuando se ha producido un fallo de seguridad en ese módulo 104. Funcionamiento del BMS

La FIG. 3A representa un método 300 de comunicación mediante el sistema de gestión de baterías 100 de la FIG. 2, según otra realización. Las porciones del método 300 que se implementan utilizando el procesador 108 del controlador de bloque y el procesador del controlador de módulo 134 pueden codificarse como código de programa informático y almacenarse en la memoria del controlador de bloque (no mostrada) y en la memoria del controlador de módulo (no mostrada), según corresponda.

El método 300 se inicia en el bloque 302 y sigue en el bloque 304 donde el controlador de bloque 102 determina si se ha producido un fallo de seguridad. En ciertas realizaciones, el procesador 108 del controlador de bloque no desempeña ningún papel en la determinación de si se ha producido un fallo de seguridad con el fin de eliminar la probabilidad de que un error de software pueda impedir la detección de un fallo o activar una acción correctiva en respuesta a la detección de un fallo. En su lugar, la detección del fallo de seguridad se gestiona completamente en el hardware. En la realización representada, el circuito de retorno de seguridad 152 en forma de temporizador de vigilancia 120 monitorea si hay algún cambio en la señal que el controlador de bloque 102 recibe en la primera entrada óptica 114 del controlador de bloque. Como se explica con más detalle a continuación, cuando ya se ha detectado un fallo y el sistema 100 funciona en modo half-duplex, el controlador de bloque 102 envía una señal de seguridad generada por el generador de señal de bucle de seguridad 110 a lo largo del canal de comunicación de retorno de seguridad. En el caso de que ninguno de los controladores de módulo 104 esté experimentando un fallo de seguridad, la señal de seguridad se transmite a través de la cadena de controladores de módulo 104 al temporizador de vigilancia 120, que detecta el cambio en la señal y determina que el fallo de seguridad ha concluido. En contraste, y también como se comenta con más detalle a continuación, cuando el sistema 100 está en modo full-duplex, el procesador 108 del controlador de bloque está configurado para enviar datos de mensajes a los módulos 104 con más frecuencia que el periodo de tiempo de espera del temporizador 120 de vigilancia, incluyendo el envío de mensajes de "no operación" si no hay otros datos de mensajes disponibles o deseados a transmitir, para al menos evitar que el temporizador 120 de vigilancia determine que existe una condición de fallo.

Suponiendo que el temporizador de vigilancia 120 detecte una variación antes de la expiración de su periodo de tiempo de espera en la señal recibida a lo largo del canal de comunicación de retorno de seguridad, el controlador de bloque 102 concluye que no hay una condición de fallo en el sistema 100 y pasa al bloque 306 donde opera en modo full-duplex. La FIG. 3B muestra un método de ejemplo 314 realizado por el sistema de gestión de baterías 100 para enviar datos de mensajes en modo full-duplex.

En la FIG. 3B, en el bloque 316 el procesador de controlador de bloque 108 envía datos de mensajes a los controladores de módulo 104 utilizando el canal de comunicación de retorno de seguridad; estos datos de mensajes enviados pueden, por ejemplo, ordenar a los controladores de módulo la entrada en modo de baja potencia, salir del modo de baja potencia, o enviar datos que representen el estado del módulo de batería, como la temperatura o el voltaje de la celda, o cualquier orden como se describe a continuación con respecto a las FIGS. 7A-10B. En la realización representada, cuando los controladores de módulo 108 salen del modo de baja potencia, entran en el modo de potencia normal; sin embargo, en diferentes realizaciones (no representadas), uno o más de los controladores de módulo 104 pueden entrar en un modo diferente al salir del modo de baja potencia. El procesador del controlador de bloque 108 hace esto ajustando la entrada de selección del primer multiplexor 106a para que emita los datos enviados por el segundo multiplexor 106b, y ajustando la entrada de selección del segundo multiplexor 106b para que emita los datos enviados por el UART 146 del controlador de bloque. Estos datos de mensajes se transmiten ópticamente al segundo controlador de módulo 104b. En el bloque 318, el controlador de módulo 104b recibe y convierte la señal óptica de vuelta en una señal eléctrica, envía los datos de mensaje recibidos a la entrada del circuito de anulación de seguridad 136 en forma de la puerta AND, y envía los datos de mensaje recibidos al UART 138 del primer controlador de módulo. Como no hay fallo de seguridad en modo full-duplex, en el bloque 320 el segundo controlador de módulo 104b a través de la puerta AND se transmiten los datos de mensajes que se reciben del controlador de bloque 102 a través del canal de comunicación de retorno de seguridad tal cual al primer controlador de módulo 104a utilizando el canal de comunicación de retorno de seguridad. En el bloque 322, el procesador del controlador de módulo 134 en el segundo controlador de módulo 104b envía los mismos o diferentes datos de mensajes y transmite estos datos de mensajes al primer controlador de módulo 104a a través del UART 142 del tercer controlador de módulo. Por ejemplo, los datos de mensajes enviados desde el segundo controlador de módulo 104b al primer controlador de módulo 104a pueden comprender una respuesta a una solicitud del controlador de bloque 102. Por ejemplo, cuando el controlador de bloque 102 solicita que los controladores de módulo 104 proporcionen información de la temperatura, el controlador de módulo 104a puede transmitir su información de temperatura al siguiente controlador de módulo 104a a través del canal de comunicación de datos de mensajes dedicado, de forma que el controlador de bloque 102 recibe finalmente los datos de temperatura de todos los controladores de módulo 104 que comprenden la cadena de controladores de módulo 104.

En el bloque 324, los bloques 318-322 se repiten por el siguiente controlador de módulo 104a aguas abajo en la cadena hasta que los datos transmitidos a lo largo de los canales de comunicación de datos de mensajes y retorno de seguridad se propagan de vuelta al controlador de bloque 102 en el bloque 326.

Después del bloque 326, el método 300 continúa al bloque 308 como se muestra en la FIG. 3A donde el controlador de bloque 102 determina si detecta un fallo de seguridad en cualquiera de los controladores de módulo 104 evaluando si el temporizador de vigilancia 120 ha expirado. Si no, el método 300 vuelve al bloque 306 y transmite de nuevo los datos en modo full-duplex. Pero si se detecta un fallo, el método 300 pasa al bloque 310, en el que los datos se transmiten en modo half-duplex.

La FIG. 3C muestra un método de ejemplo 327 realizado por el sistema de gestión de baterías 100 para enviar datos de mensajes en modo half-duplex. En el bloque 328, el procesador 108 del controlador de bloque emite la señal de seguridad desde el controlador de bloque 102 a la cadena de módulos 104. El generador de señal de bucle de seguridad 110 genera la señal de seguridad independientemente del procesador del controlador de bloque 108, y el procesador del controlador de bloque 108 acciona la entrada de selección del primer multiplexor 106a para que la señal de seguridad, en contraposición a los datos de mensajes del UART 146 del controlador de bloque, se transmita ópticamente a lo largo del canal de comunicación de retorno de seguridad a la cadena de módulos 104 En el bloque 330, el segundo controlador de módulo 104b recibe la señal de seguridad y la convierte en una señal eléctrica. En el bloque 332, la señal de seguridad se transmite a través del circuito de anulación de seguridad 136 al primer controlador de módulo 104a, asumiendo que el segundo controlador de módulo 104b no está experimentando un fallo de seguridad. Si el segundo controlador de módulo 104b está experimentando un fallo de seguridad, la señal de seguridad termina en el segundo controlador de módulo 104b.

Mientras la señal de seguridad está siendo transmitida a lo largo del canal de comunicación de retorno de seguridad, en el bloque 334 el procesador del controlador de bloque 108 está comprometido en comunicación half-duplex con la cadena de módulos 104 usando el canal de comunicación de datos de mensajes dedicado. El procesador del controlador de bloque108 controla la entrada de selección del UART 146 del controlador de bloque de forma que los datos de los mensajes se transmitan a los controladores de módulo 104 a través de la entrada 132 de datos de mensajes aguas abajo de cada uno de los controladores de módulo 104. Cada dato de mensaje que recibe cada uno de los controladores de módulo 104 es recibido por el UART del tercer del controlador de módulo 142 y también es transmitido a cualquier controlador de módulo 104 aguas arriba a través de la segunda salida óptica 190 aguas arriba. Análogamente, la comunicación desde los controladores de módulo 104 al controlador de bloque 102 también se realiza utilizando el canal de comunicación de datos de mensajes dedicado en la dirección opuesta. Es decir, una transmisión se inicia en el UART 142 del tercer controlador de módulo de un controlador de módulo 104b aguas arriba y se transmite ópticamente a un controlador de módulo 104a aguas abajo, donde se convierte en una señal eléctrica y es recibida por el UART 140 del segundo controlador de módulo del controlador de módulo 104a aguas abajo. Al igual que en el modo full-duplex, los datos de mensajes enviados por el controlador 104a del módulo aguas abajo pueden ser diferentes de los que recibe. El mensaje de datos finalmente se propaga al controlador de bloque 102 y, más específicamente, es recibido por el UART 146 del controlador de bloque. En la realización representada, los UARTs 140,142,146 solo permiten la comunicación en serie, por lo que el canal de comunicación de datos de mensajes dedicado se utiliza en cualquier momento dado para transmitir datos al controlador de bloque 102 o a los controladores de módulo 104, pero no a ambos; en diferentes realizaciones, sin embargo, el canal de datos de mensajes dedicado puede construirse utilizando circuitos de comunicación capaces de emitir transmisiones en paralelo y full-duplex.

Después del bloque 334, el método 300 continúa al bloque 312 en la FIG. 3A y determina si el controlador de bloque 102 ha detectado la señal de seguridad. Si el temporizador de vigilancia 120 se ha agotado, al menos uno de los controladores de módulo 104 de la cadena de controladores de módulo 104 sigue experimentando un fallo de seguridad y, en consecuencia, el método vuelve al bloque 310 y se mantiene en modo half-duplex. Alternativamente, si el temporizador de vigilancia 120 detecta la señal de seguridad, ninguno de los controladores de módulo 104 experimenta un fallo de seguridad y el método 300 sigue al bloque 306 donde la transmisión puede realizarse utilizando el modo full-duplex de mayor ancho de banda.

Mientras que en las FIGS. 3B y 3C se describe el sistema 100 operando en modo half-duplex o full-duplex, en diferentes realizaciones (no representadas) uno o ambos canales de comunicación se pueden usar para enviar datos unidireccionalmente (es decir, en modo simplex).

En una realización, cada uno de los procesadores del controlador del módulo 134 es operable en modo de baja potencia y modo de potencia normal en el cual los procesadores 134 usan más potencia, y tienen más funcionalidad, que cuando están en modo de baja potencia. Por ejemplo, los procesadores 134 pueden funcionar en modo de baja potencia cuando la carga a la que está acoplada eléctricamente la batería no consume corriente, haciendo innecesario el muestreo frecuente de los parámetros de la batería, como el voltaje de la célula y la temperatura del módulo. En este ejemplo, cuando en modo de baja potencia cada uno de los procesadores 134 muestrea los parámetros de la batería a una primera frecuencia en contraste con cuando los procesadores 134 están en modo de potencia normal y la carga está consumiendo corriente, en cuyo caso cada uno de los procesadores 134 muestrea los parámetros de la batería a una segunda frecuencia mayor que la primera frecuencia.

En una realización de ejemplo, el procesador del controlador de bloque 108 determina si la carga está consumiendo corriente determinando el estado del dispositivo de conmutación 158. Si el dispositivo de conmutación 158 ha desacoplado eléctricamente las celdas 156 de la carga por un motivo distinto a que al menos uno de los módulos de batería 104 se encuentre en estado de fallo, el procesador del controlador de bloque 108 envía los datos de mensajes a los procesadores del controlador de módulo 134 indicándoles que entren en modo de baja potencia. El dispositivo de conmutación 158 puede estar abierto incluso en ausencia de una condición de fallo si, por ejemplo, el usuario 100 del sistema anula manualmente el funcionamiento del dispositivo de conmutación. Una vez que el dispositivo de conmutación 158 acopla eléctricamente las celdas 156 a la carga, el procesador del controlador de bloque 108 envía los datos de mensajes a los procesadores del controlador de módulo 134 indicándoles que entren en modo de potencia normal.

En una realización, durante la inicialización del sistema 100, el procesador del controlador de bloque 108 envía datos de mensajes a lo largo del canal de comunicación de datos de mensajes dedicado en modo half-duplex, indicando a los controladores de módulo 104 que pasen del modo de baja potencia al modo de potencia normal. El procesador del controlador de bloque 108 también inicializa los controladores de módulo 104 asignando direcciones de red a cada uno de los controladores de módulo 104 mediante la comunicación en modo halfduplex a lo largo del canal de comunicación de datos de mensajes dedicado. Una vez que se han asignado direcciones a todos los controladores de módulo 104 y todos los procesadores de controlador de módulo 134 están en modo de potencia normal, el procesador del controlador de bloque 108 comienza a comunicarse en modo full-duplex y envía datos de mensajes utilizando el canal de comunicación de retorno de seguridad. Para apagar el sistema 100, el procesador del controlador de bloque 108 envía un mensaje utilizando el canal de comunicación de retorno de seguridad o el canal de comunicación de datos de mensajes dedicado, indicando a los procesadores del controlador de módulo 108 que entren en modo de baja potencia.

En otra realización (no representada), uno o más de los controladores de módulo 104 pueden entrar en modo de baja potencia sin que el controlador de bloque 102 lo ordene expresamente. Por ejemplo, cualquiera o más de los controladores de módulo 104 pueden entrar en modo de baja potencia si no han recibido una transmisión a lo largo del primer canal de comunicación 172 durante un primer periodo de tiempo de espera, el segundo canal de comunicación 177 durante un segundo periodo de tiempo de espera, o ambos. El primer y segundo periodos de tiempo de espera pueden ser idénticos o pueden diferir. En estas realizaciones, los controladores de módulo 104 salen del modo de baja potencia al recibir una transmisión a lo largo de uno o ambos de los canales de comunicación 172,177 primero y segundo.

La FIG. 6 representa la temporización de los datos de los mensajes a medida que se propagan a lo largo de una cadena de controladores de módulo 104 hacia el controlador de bloque 102. La FIG. 6 representa un intercambio en el que el controlador de bloque 102 difunde una solicitud de datos a todos los controladores de módulo 104 de una cadena, y en el que los controladores de módulo 104 responden posteriormente y propagan los datos aguas abajo hasta el controlador de bloque 102.

En la FIG: 6, el controlador de bloque 102 está acoplado comunicativamente a una cadena de controladores de módulo 104 que comprende del primero al tercer controlador de módulo, denominados MÓDULO 1, MÓDULO 2 y MÓDULO 3, respectivamente, en la FIG. 6. El MÓDULO 1 es el controlador de módulo 104a más aguas abajo, el MÓDULO 3 es el controlador de módulo 104c más aguas arriba, y el MÓDULO 2 es el controlador de módulo 104b ubicado entre los MÓDULOS 1 y 3. La FIG. 6 aplica al sistema 100 independientemente de si funciona en modo half-duplex o full-duplex.

En ese momento, el controlador de bloque 102 emite un mensaje de solicitud de datos a todos los controladores de módulo 104. La solicitud de datos puede consistir en que cada uno de los controladores de módulo 104 proporcione datos de temperatura o voltaje de célula, por ejemplo.

En el tiempo t-i, después de recibir el mensaje de solicitud de datos, cada uno de los controladores de módulo 104 genera datos de respuesta: El MÓDULO 3 genera los DATOS M3, el MÓDULO 2 genera los DATOS M2, y el MÓDULO 1 genera los DATOS M1. Cada uno de los controladores de bloque 104 envía los datos que genera al controlador de bloque 102 o al controlador de bloque inmediatamente aguas abajo.

En el tiempo t2, el controlador de bloque 102 recibe los DATOS M1, el MÓDULO 1 recibe y transmite los DATOS M2 al controlador de bloque 102, y el MÓDULO 2 recibe y transmite los datos M3 al MÓDULO 1.

En el tiempo t3, el controlador de bloque 102 recibe los DATOS M2 y el MÓDULO 1 recibe y transmite los datos M3 al MÓDULO 1

En el tiempo t4, el controlador de bloque 102 recibe los datos M3 del MÓDULO 1.

Los datos enviados por un controlador de módulo 104 aguas arriba se propagan en consecuencia a través de cualquier controlador de módulo 104 que intervenga entre ese controlador de módulo 104 aguas arriba y el controlador de bloque 102 hasta llegar al controlador de bloque 102.

Con respecto ahora a las FIGS. 7A-10B se muestran figuras que representan la propagación de datos de mensajes a lo largo de la realización del sistema de gestión de baterías 100 representada en las FIGS. IE e IF. En cada una de las FIG. 7A-10B, los canales de comunicación primero y segundo 172,177 se utilizan cada uno para la comunicación simplex aguas abajo desde el tercer controlador de módulo 104c al controlador de bloque 102, y el primer canal de comunicación 172 se utiliza para transmitir la señal de seguridad desde el controlador de bloque 102 al tercer controlador de módulo 104c y para transmitir la señal de seguridad de vuelta al controlador de bloque 102 en el caso de que el sistema 100 no esté experimentando un fallo de seguridad. El circuito de anulación de seguridad 136 en los controladores de módulo 104 puede comprender una puerta AND que tiene entradas conectadas al primer canal de comunicación 172, al procesador del controlador de módulo 134, y al circuito de detección de fallos de seguridad 160. En diferentes realizaciones (no representadas), el procesador del controlador de módulo 134 y el circuito de detección de fallos de seguridad 160 pueden combinarse, o el procesador del controlador de módulo 134 puede omitirse por completo; en dichas realizaciones, las entradas de la puerta AND pueden, en consecuencia, no estar conectadas por separado al procesador del controlador de módulo 134 y al circuito de detección de fallos de seguridad 160.

Como se ha comentado antes, los datos de mensajes transmitidos usando las realizaciones de las FIGS. 7A-10B pueden comprender las órdenes enviadas por el controlador de bloque 102 y las respuestas enviadas por uno o más de los controladores de módulo 104. Cada una de las FIGS. 7A, 8A, y 9A, representan realizaciones en las que el controlador de bloque 102 de la FIG. IE está operando en estado normal debido a que ninguno de los controladores de módulo 104 ha detectado un fallo de seguridad, mientras que la FIG. 10A representa una realización en la cual el controlador de bloque 102 de la FIG. IF está operando en estado normal. En contraste, cada una de las FIG. 7B, 8B, y 9B muestran una realización en la cual el controlador de bloque 102 de la FIG. IE está operando en un estado de fallo debido a que al menos uno de los controladores de módulo 104 ha detectado un fallo de seguridad, mientras que la FIG. 10B representa una realización en la cual el controlador de bloque 102 de la FIG. IF está operando en estado de fallo.

En la realización de las FIGS. 7A y 7B, independientemente de si el controlador de bloque 102 se encuentra en estado de fallo, el controlador de bloque 102 transmite la señal de seguridad y los datos de mensajes que comprenden órdenes a lo largo del primer canal de comunicación 172. Como se ha descrito antes, cuando el circuito de retorno de seguridad 152 comprende el temporizador de vigilancia 120, el procesador del controlador de bloque 108 puede utilizar las órdenes como señal de seguridad y garantizar que las órdenes varíen con más frecuencia que el periodo de tiempo de espera del temporizador de vigilancia 120. En diferentes realizaciones (no representadas), la señal de seguridad y los datos de mensajes pueden diferir y pueden multiplexarse en el primer canal de comunicación 172.

También independientemente de si el controlador de bloque 102 está en estado de fallo o normal, los controladores de módulo 104 transmiten cualquier respuesta a las órdenes a lo largo del segundo canal de comunicación 177, todos los controladores de módulo 104 reenvían automáticamente al segundo transmisor electro-óptico del controlador de módulo 196 todos los datos recibidos en el segundo receptor electro-óptico del controlador de módulo 198, y todos los controladores de módulo 104 ejecutan automáticamente cualquier orden que reciban independientemente de si se reciben en el primer o segundo canal de comunicación 172,177.

Cuando el controlador de bloque 102 está en estado normal como en la FIG 7A, la señal de seguridad y las órdenes del controlador de bloque 102 se transmiten a los controladores de módulo 104 solo a lo largo del primer canal de comunicación 172. Las respuestas de los controladores de módulo 104 son transmitidas solamente a lo largo del segundo canal de comunicación 177, y cada uno de los controladores de módulo 104 transmite aguas abajo cualquier paquete aguas arriba que recibe a lo largo del segundo canal de comunicación 177, y también envía aguas abajo cualquier respuesta a las órdenes que recibe a lo largo del primer canal de comunicación 172. De esta forma, el controlador de bloque 102 envía órdenes a lo largo del primer canal de comunicación 172 y recibe respuestas de los controladores de módulo 104a lo largo del segundo canal de comunicación 177.

En la FIG: 7B, el segundo controlador de módulo 104b está experimentando un fallo de seguridad, y el circuito de anulación de seguridad 136 consecuentemente previene que las órdenes sean transmitidas aguas abajo a lo largo del primer canal de comunicación 172. El procesador del controlador de módulo 134 del segundo controlador de módulo 104b reenvía las órdenes desde el primer canal de comunicación 172 al segundo canal de comunicación 177 donde son enviados aguas abajo al primer controlador de módulo 104a. El procesador de controlador de módulo 134 del segundo controlador de módulo 104b también envía su respuesta a las órdenes que recibe a lo largo del primer canal de comunicación 172 aguas abajo a lo largo del segundo canal de comunicación 177. De este modo, independientemente de si el controlador de bloque 102 se encuentra en estado normal o de fallo, envía las órdenes a lo largo del primer canal de comunicación 172 y recibe las respuestas de los controladores de módulo 104a lo largo del segundo canal de comunicación 177. En las FIG.

7A y 7B, para cada uno de los controladores de módulo 104, el procesador del controlador de módulo 134 determina si el controlador de módulo 104 ha experimentado o no un fallo de seguridad y responde en consecuencia.

Las FIGS. 8A y 8B muestran otra realización del sistema 100. Como en la realización de las FIGS. 7A y 7B, en las FIGS. 8A y 8B independientemente de si el controlador de bloque 102 se encuentra en estado de fallo, el controlador de bloque 102 transmite la señal de seguridad y los datos de mensajes que comprenden órdenes a lo largo del primer canal de comunicación 172, los controladores de módulo 104 transmiten cualquier respuesta a las órdenes a lo largo del segundo canal de comunicación 177, y todos los controladores de módulo 104 ejecutan automáticamente cualquier orden que reciben independientemente de si se reciben en el primer o segundo canal de comunicación 172,177. Sin embargo, a diferencia de las FIGS. 7A y 7B los controladores de módulo 104 de las FIGS. 8A y 8B reenvían automáticamente todos los paquetes recibidos a lo largo del primer canal de comunicación 172 al segundo canal de comunicación 177 para la transmisión aguas abajo. Todos los controladores de módulo 104 también reenvían los paquetes recibidos a lo largo del segundo canal de comunicación 172 aguas abajo, excepto que los controladores de módulo 104 filtran los paquetes duplicados para conservar ancho de banda. Por ejemplo, en la FIG. 8A el segundo controlador de módulo 104b reenvía órdenes desde el primer canal de comunicación 172 al segundo canal de comunicación 177, y filtra las órdenes idénticas que fueron previamente reenviadas por el tercer controlador de módulo 104c. En la FIG: 8B, el segundo controlador de módulo 104b está experimentando un fallo de seguridad, y el circuito de anulación de seguridad 136 consecuentemente previene que las órdenes sean transmitidas aguas abajo a lo largo del primer canal de comunicación 172. Sin embargo, debido a que el segundo y tercer controlador de módulo 104b,c cada uno recibe y reenvía órdenes desde el primer canal de comunicación 172, esas órdenes se transmiten sin embargo al primer controlador de módulo 104a a través del segundo canal de comunicación 177. Como se apuntó antes, el segundo controlador de módulo 104b filtra las órdenes duplicadas que recibe a lo largo del segundo canal de comunicación 177 desde el tercer controlador de módulo 104c. En una realización diferente (no representada), sin embargo, uno o más de los controladores de módulo 104 pueden no filtrar las órdenes duplicadas en caso de que el ahorro de ancho de banda no sea una prioridad.

Las FIGS. 9A y 9B muestran otra realización del sistema 100. Como en la realización de las FIGS. 7A y 7B, independientemente de si el controlador de bloque 102 se encuentra en estado de fallo, el controlador de bloque 102 transmite la señal de seguridad y los datos de mensajes que comprenden órdenes a lo largo del primer canal de comunicación 172, los controladores de módulo 104 transmiten cualquier respuesta a las órdenes a lo largo del segundo canal de comunicación 177, todos los controladores de módulo 104 reenvían automáticamente al segundo transmisor electro-óptico del controlador de módulo 196 todos los datos recibidos en el segundo receptor electro-óptico del controlador de módulo 198, y todos los controladores de módulo 104 ejecutan automáticamente cualquier orden que reciban independientemente de si se reciben en el primer o segundo canal de comunicación 172,177. El funcionamiento del sistema 100 como se muestra en la FIG. 9A, cuando el controlador de bloque 102 está en estado normal también es idéntico al funcionamiento del sistema 100 representado en la FIG. 7a .

La FIG. 9B representa un ejemplo del sistema 100 de las FIGS. 9A y 9B cuando el controlador de bloque 102 está en modo de fallo. En la FIG. 9B, el segundo controlador de módulo 104b experimenta un fallo de seguridad y, en consecuencia, no transmite las órdenes que recibe a lo largo del primer canal de comunicación 172 al primer controlador de módulo 104a. Posteriormente, el controlador de bloque 102 envía una orden al tercer controlador de módulo 104c para que reenvíe las órdenes que recibe a través del primer canal de comunicación 172 al segundo canal de comunicación 177. Cualquier controlador de módulo 104 aguas abajo del segundo controlador de módulo 104b recibe consecuentemente las órdenes a través del segundo canal de comunicación 177.

En las FIGS. 9A y 9B, los procesadores de controlador de módulo 134 no son conscientes de si alguno de los controladores de módulo 104 está experimentando un fallo de seguridad. El procesador del controlador de bloque 108 determina en consecuencia cuál de los controladores de módulo está afectado por el fallo de seguridad y reacciona en consecuencia. Por ejemplo, en la FIG. 9B, el primer controlador de módulo 104a no recibe ninguna orden ni la señal óptica de seguridad del procesador 108 del controlador de bloque; en consecuencia, no responde a ninguna orden enviada por el procesador del controlador de bloque 108. El controlador de bloque 102, sin embargo, recibe respuestas del segundo y tercer controlador de módulo 104b,c, que están aguas arriba del primer controlador de módulo 104b. En consecuencia, el procesador del controlador de bloque 108 concluye que el primer controlador de módulo 104b está experimentando un fallo de seguridad o no está recibiendo las órdenes del procesador 108 (por ej., el primer canal de comunicación 172 entre el primer y el segundo canal de comunicación 172 puede estar roto, o el segundo controlador de módulo 104b puede estar experimentando un fallo [de seguridad o de otro tipo] que le impide enviar transmisiones a lo largo del primer canal de comunicación 172). En caso de que el segundo controlador de bloque 104b experimente un fallo, el procesador del controlador de bloque 108 de la FIG. 9B ordena al tercer controlador de módulo 104b que reenvíe los datos de mensajes desde el primer canal de comunicación 172 al segundo canal de comunicación 177 para que el primer controlador de módulo 104a pueda recibir y procesar los datos de mensajes, que pueden comprender órdenes solicitando una respuesta.

En la realización de la FIG. 9B, el tercer controlador de módulo 104b reenvía todos los datos, incluyendo la señal de seguridad, al segundo canal de comunicación 177. Sin embargo, en una realización diferente (no representada), el tercer controlador de módulo 104b puede reenviar únicamente los datos de mensajes ópticos excluyendo la señal de seguridad, o puede reenviar únicamente un subconjunto de esos datos de mensajes (por ej., órdenes del procesador del controlador de bloque 108). Adicionalmente, en una realización diferente (no representada), el procesador 108 del controlador de bloque puede ordenar al segundo controlador de módulo 104b que reenvíe los datos de mensajes en su lugar.

Mientras que en la FIG: 9B el controlador de bloque 102 ordena al tercer controlador de módulo 104c que reenvíe las órdenes al segundo canal de comunicación 177, en diferentes realizaciones (no representadas) el controlador de bloque 102 puede ordenar a cualquiera de los controladores de módulo 104 aguas arriba del controlador de módulo 104 que experimenta el fallo de seguridad que reenvíe las órdenes que recibe a lo largo del primer canal de comunicación 172 al segundo canal de comunicación 177.

Las FIGS. 10A y 10B muestran otra realización del sistema 100. Como en la realización de las FIGS. 7A y 7B, independientemente de si el controlador de bloque 102 se encuentra en estado de fallo, el controlador de bloque 102 transmite la señal de seguridad a lo largo del primer canal de comunicación 172, los controladores de módulo 104 transmiten cualquier respuesta a las órdenes a lo largo del segundo canal de comunicación 177, todos los controladores de módulo 104 reenvían automáticamente al segundo transmisor electro-óptico del controlador de módulo 196 todos los datos recibidos en el segundo receptor electro-óptico del controlador de módulo 198, y todos los controladores de módulo 104 ejecutan automáticamente cualquier orden que reciban independientemente de si se reciben en el primer o segundo canal de comunicación 172,177. En las FIG. 10A y 10B, no se requiere canalización cruzada (es decir, reenvío de paquetes desde un canal de comunicación 172,177 al otro), y los procesadores 134 no necesitan configurarse para gestionar paquetes duplicados.

En la FIG. 10A cuando el controlador de bloque 102 está en el estado normal, el controlador de bloque 102 transmite órdenes a lo largo del primer canal de comunicación 177. Las órdenes pueden actuar simultáneamente como la señal de seguridad descrita en las FIGS. 7A-9B, o la señal de seguridad y las órdenes pueden ser señales diferentes. Cuando uno de los controladores de módulo 104 experimenta un fallo de seguridad, como ocurre con el segundo controlador de módulo 104b en la FIG. 10B, ese controlador de módulo 104 deja de transmitir la señal de seguridad a lo largo del primer canal de comunicación 172 y el controlador de bloque 102 envía posteriormente las órdenes a lo largo del segundo canal de comunicación 177. En ciertas realizaciones, el segundo canal de comunicación 177 solo está activo cuando el controlador de bloque 102 está en estado de fallo.

Como se ha comentado antes, en ambos modos half-duplex y full-duplex los controladores de módulo 104 reciben y envían datos desde y hacia el controlador de bloque 102 asincrónicamente. En diferentes realizaciones (no representadas), una o ambas de la recepción y transmisión de datos puede ser sincrónica, ya sea entre uno o más de los controladores de módulo 104, entre la cadena de controladores de módulo 104 y el controlador de bloque 102, o ambos.

En algunas de las realizaciones precedentes, el controlador de bloque 102 comprende el temporizador de vigilancia 120 que forma parte del circuito de retorno de seguridad 152. En otras realizaciones (no representadas), uno o más de los controladores de módulo 104 también pueden incluir el temporizador de vigilancia 120 o un circuito análogo acoplado comunicativamente al primer canal de comunicación 172 para determinar si están recibiendo la señal óptica de seguridad. En estas realizaciones, si el temporizador de vigilancia 120 en cualquiera de los controladores de módulo 104 expira, ese controlador de módulo 104 puede concluir que está experimentando un fallo de seguridad.

Además, en algunas de las realizaciones anteriores, los datos de mensajes ópticos enviados por los controladores de módulo 104 al controlador de bloque 102 se envían en respuesta a una orden del controlador de bloque 102. Sin embargo, en otras realizaciones (no representadas), cualquiera de las realizaciones anteriores puede ser modificada para que uno o más de los controladores de módulo 104 transmita los datos de mensajes ópticos al controlador de bloque 102 incluso si el controlador de bloque 102 no ha solicitado esos datos. Por ejemplo, uno o más de los procesadores del controlador de módulo 134 pueden configurarse para enviar periódicamente o puntualmente datos, como cualquiera de los datos que se describen y que comprenden las respuestas anteriores, al procesador del controlador de bloque 108 sin que el procesador del controlador de bloque 108 lo ordene.

Mientras que los procesadores 108,134 se utilizan en las realizaciones precedentes, en realizaciones alternativas (no representadas) uno o ambos de los procesadores 108,134 pueden ser, por ejemplo, un microprocesador, controlador, microcontrolador, controlador lógico programable, matriz de puertas programables en campo, o un circuito integrado específico de la aplicación. Los ejemplos de medios legibles por ordenador no son transitorios y comprenden medios basados en disco, como CD-ROM y DVD, medios magnéticos, como discos duros y otras formas de almacenamiento en disco magnético, y medios basados en semiconductores, como medios flash, SSD, memorias de acceso aleatorio y memorias de solo lectura. Además, mientras que en las realizaciones representadas el controlador de bloque 102 se muestra como que comprende un único procesador controlador de bloque 108 y cada uno de los controladores de módulo 104 se muestran como que comprenden un único procesador controlador de módulo 134, en diferentes realizaciones (no representadas) la funcionalidad descrita como realizada por uno o más de estos procesadores 108,134 puede dividirse entre múltiples procesadores.

Los términos direccionales como "arriba", "abajo", "hacia arriba", "hacia abajo", "verticalmente" y "lateralmente" se utilizan en esta descripción con el único fin de proporcionar una referencia relativa, y no pretenden sugerir ninguna limitación sobre cómo debe colocarse cualquier artículo durante el uso, o cómo debe montarse en un conjunto o en relación con un entorno. Asimismo, el término "acoplar" y sus variantes, como "acoplado", "acopla" y "acoplamiento", tal como se utilizan en esta descripción, incluyen las conexiones directas e indirectas, salvo que se indique lo contrario. Por ejemplo, si un primer dispositivo está acoplado a un segundo dispositivo, dicho acoplamiento puede ser a través de una conexión directa o a través de una conexión indirecta vía otros dispositivos y conexiones. Del mismo modo, si el primer dispositivo está acoplado comunicativamente al segundo dispositivo, la comunicación puede ser a través de una conexión directa o a través de una conexión indirecta vía otros dispositivos y conexiones. Además, tal como se utilizan aquí, las formas singulares "uno", "una" y "el o la" se entienden que incluyen también las formas plurales, salvo que el contexto indique claramente lo contrario.

Las FIGS. 3A-3C son diagramas de flujo de métodos de ejemplo. Algunos de los bloques ilustrados en los diagramas de flujo pueden realizarse en un orden distinto al descrito. También, debe tenerse en cuenta que no es necesario realizar todos los bloques descritos en los diagramas de flujo, que pueden añadirse bloques adicionales y que algunos de los bloques ilustrados pueden sustituirse por otros.

A efectos de comodidad, las realizaciones de ejemplo anteriores se describen como varios bloques funcionales interconectados. Sin embargo, esto no es necesario, y puede haber realizaciones en las que estos bloques funcionales se añadan de forma equivalente en un solo dispositivo lógico, programa u operación con límites poco claros; alternativamente, puede haber realizaciones en las que estos bloques funcionales se dividan en múltiples dispositivos lógicos, programas u operaciones. En cualquier caso, los bloques funcionales se pueden implementar por sí mismos, o en combinación con otros elementos de hardware o software.

Claims (14)

REIVINDICACIONES

1. Un controlador de módulo (104) configurado para ser implementado en un BMS (100), donde el controlador de módulo (104) comprende una celda de batería (156), el controlador de módulo (104) comprende: (a) un primer receptor electro-óptico (150) conectable a un controlador de bloque (102) incluido en el BMS (100) y configurado para recibir una señal óptica de dicho controlador de bloque (102) incluido en el BMS y convertir la señal óptica recibida en una señal eléctrica recibida para el procesamiento por circuitos de procesamiento de señal; (b) un procesador de controlador de módulo (134) acoplado comunicativamente al primer receptor electro-óptico (150) y un primer transmisor electro-óptico (148), (c) una memoria de controlador de módulo acoplada comunicativamente al procesador (134), almacenando la memoria un código de programa informático ejecutable por el procesador para hacer que el procesador procese la señal eléctrica recibida y genere una señal eléctrica transmitida; donde el procesador del controlador del módulo (134) y la memoria del controlador del módulo comprenden: el circuito de procesamiento de señal configurado para procesar la señal eléctrica recibida; el circuito de generación de señal acoplado comunicativamente al primer transmisor electro-óptico (148) y configurado para generar la señal eléctrica transmitida; y (d) el primer transmisor electro-óptico configurado para recibir la señal eléctrica transmitida y convertir la señal eléctrica transmitida en una señal óptica transmitida; donde: (i) la señal óptica recibida del controlador de bloque (102) incluido en el BMS comprende una señal óptica de seguridad del controlador de bloque y el primer receptor electroóptico está configurado además para convertir la señal óptica de seguridad en una señal eléctrica de seguridad; (ii) el circuito de generación de señal y el circuito de procesamiento de señal del procesador del controlador de bloque (134) se caracterizan por comprender además: (1) un circuito de detección de fallo de seguridad (160) configurado para generar una señal de detección de fallo en respuesta a la detección de un fallo de seguridad en el módulo de batería; (2) un circuito de anulación de seguridad (136) acoplado comunicativamente al primer receptor electro-óptico (150), primer transmisor electro-óptico (148) y circuito de detección de fallo de seguridad (160), donde el circuito de anulación de seguridad (136) comprende un interruptor, una puerta lógica o un multiplexor y está configurado para transmitir la señal eléctrica de seguridad al primer transmisor electro-óptico (148) en ausencia de la señal de detección de fallo procedente del circuito de detección de fallo de seguridad (160).

2. El controlador de módulo de la reivindicación 1, donde la señal óptica transmitida desde el primer transmisor electro-óptico (148) comprende una señal óptica de fallo de seguridad, el primer transmisor electro-óptico (148) está configurado además para convertir la señal eléctrica de fallo de seguridad en una señal óptica de fallo de seguridad; y (2) el circuito de anulación de seguridad (136) está configurado para transmitir la señal eléctrica de fallo de seguridad al primer transmisor electro-óptico (148) en respuesta a la señal de detección de fallo del circuito de detección de fallo de seguridad (160).

3. El controlador de módulo (104) de la reivindicación 1, donde uno o más de: la señal óptica transmitida comprende además datos de mensajes indicativos de un estado del módulo de batería, y la señal óptica recibida comprende además datos de mensajes que solicitan el estado del módulo de batería; la señal óptica transmitida comprende datos de mensajes indicativos de un estado del módulo de batería, y el controlador de módulo (104) está configurado para transmitir los datos de mensajes en ausencia de una solicitud del controlador de bloque para hacerlo; y el código de programa informático además es ejecutable para hacer que el procesador (134) se comunique utilizando la comunicación half-duplex, o el código de programa informático además es ejecutable para hacer que el procesador (134) se comunique utilizando la comunicación full-duplex.

4. El controlador de módulo (104) de la reivindicación 3, donde el primer transmisor electro-óptico (148) y el receptor (150) forman parte de un único canal de comunicación, y opcionalmente donde el transmisor electroóptico y el receptor comprenden un transceptor electro-óptico aguas abajo, y además comprenden un transceptor electro-óptico aguas arriba acoplado comunicativamente al procesador para recibir los datos de mensajes ópticos desde y transmitir los datos de mensajes ópticos a un controlador de módulo aguas arriba; donde el transceptor electro-óptico aguas arriba está configurado para convertir entre los datos de mensajes ópticos y los datos de mensajes eléctricos, donde el código de programa informático es además ejecutable para hacer que el procesador reciba y transmita los datos de mensajes ópticos desde y al controlador del módulo aguas arriba mediante la recepción y transmisión de los datos de mensajes eléctricos desde y hacia el transceptor electro-óptico aguas arriba, respectivamente, y además opcionalmente donde el código de programa informático es ejecutable además para hacer que el procesador transmita los datos de mensajes ópticos recibidos del controlador del módulo aguas arriba en el transceptor electro-óptico aguas arriba al transceptor electro-óptico aguas abajo para la transmisión al controlador de bloque (102).

5. El controlador de módulo (104) de la reivindicación 2, donde la señal de detección de fallo y la señal eléctrica de fallo de seguridad son idénticas, y/o donde la señal de fallo óptico de seguridad se envía a un temporizador de vigilancia del controlador de bloque (102) y comprende una señal constante que se mantiene constante durante más tiempo que un periodo de tiempo de espera del temporizador de vigilancia.

6. El controlador de módulo (104) de la reivindicación 1 o 5, donde el circuito de detección de fallos de seguridad comprende: (a) un primer contacto de enclavamiento al que se puede conectar un conector de alimentación, en el que el conector de alimentación también está conectado a un par de contactos de batería acoplados eléctricamente a una célula de batería que forma parte del módulo de batería cuando se conecta al contacto de enervamiento y está desconectado del par de contactos de batería cuando está desconectado del contacto de enclavamiento; y (b) una línea de señal de enclavamiento acoplada comunicativamente al contacto de enclavamiento, en la que la señal de detección de fallo se transmite a lo largo de la línea de señal de enclavamiento cuando el conector de alimentación está desconectado y no se transmite de otro modo a lo largo de la línea de señal de enclavamiento, y opcionalmente uno o ambos de: el controlador de módulo (104) que comprende además un segundo contacto de enclavamiento al que el primer contacto de enclavamiento está acoplado eléctricamente cuando el conector de alimentación está desconectado, en el que la línea de señal de enclavamiento se eleva o desciende en la señal de detección de fallo cuando el conector de alimentación está desconectado y está en cortocircuito con el segundo contacto de enclavamiento que emite una señal diferente de la señal de detección de fallo cuando el conector de alimentación está conectado; y el circuito de detección de fallo de seguridad comprende además al menos un voltímetro acoplado eléctricamente a lo largo de la célula de la batería y un termistor posicionado para medir la temperatura de la célula de la batería, en el que la señal de detección de fallo se genera en respuesta a una o más de las siguientes condiciones: sobrevoltaje, subvoltaje, sobretemperatura, pérdida de comunicación con otro controlador de módulo, pérdida de comunicación con el controlador de bloque (102) y fallo del procesador del controlador de módulo (134).

7. El controlador de módulo (104) de cualquiera de las reivindicaciones 1, 5, y 6, donde el primer transmisor electro-óptico (148) está configurado para convertir una señal de reanudación eléctrica en una señal de reanudación óptica para transmitir al controlador de bloque (102), el circuito de detección de fallo de seguridad está configurado además para dejar de generar la señal de detección de fallo una vez que cesa el fallo de seguridad, y el circuito de anulación de seguridad (136) está configurado además para transmitir la señal eléctrica de reanudación al transmisor electro-óptico (148) una vez que cesa la señal de detección de fallo, y opcionalmente en el que la señal óptica de seguridad y la señal óptica de reanudación son idénticas.

8. El controlador de módulo (104) de la reivindicación 7, que comprende además un transceptor electro-óptico aguas abajo para recibir datos de mensajes ópticos de y transmitir datos de mensajes ópticos al controlador de bloque (102), en el que el transceptor electro-óptico aguas abajo está configurado para convertir entre los datos de mensajes ópticos y los datos de mensajes eléctricos, y en el que el circuito de generación de señal y el circuito de procesamiento de señal comprenden además: (a) un procesador controlador de módulo acoplado comunicativamente al transceptor electro-óptico y al receptor electro-óptico aguas abajo; y (b) una memoria de controlador de módulo acoplada comunicativamente al procesador de controlador de módulo, la memoria de controlador de módulo tiene almacenado código de programa informático ejecutable por el procesador de controlador de módulo para hacer que el procesador de controlador de módulo utilice, cuando el módulo de batería está experimentando un fallo de seguridad, el transceptor electro-óptico aguas abajo para recibir y transmitir los datos de mensajes ópticos desde y hacia el controlador de bloque recibiendo y transmitiendo los datos de mensajes eléctricos desde y hacia el transceptor electro-óptico aguas abajo, respectivamente, y opcionalmente uno o más de: el controlador de módulo que comprende además un transceptor electro-óptico aguas arriba acoplado comunicativamente al procesador para recibir los datos de mensajes ópticos de y transmitir los datos de mensajes ópticos a un controlador de módulo aguas arriba, en el que el transceptor electro-óptico aguas arriba está configurado para convertir entre los datos de mensajes ópticos y los datos de mensajes eléctricos, y en el que el código de programa informático es además ejecutable para hacer que el procesador, cuando el módulo de batería está experimentando el fallo de seguridad, reciba y transmita los datos de mensajes ópticos desde y al controlador del módulo aguas arriba recibiendo y transmitiendo los datos de mensajes eléctricos desde y al transceptor electro-óptico aguas arriba, respectivamente; el código de programa informático hace además que el procesador (134) se comunique utilizando comunicación half-duplex cuando el módulo de batería está experimentando el fallo de seguridad, y cuando el módulo de batería no experimenta el fallo de seguridad, el controlador de bloque (102) está configurado para transmitir los datos de mensajes ópticos al receptor electro-óptico (150), el receptor electro-óptico está configurado para convertir los datos de mensajes ópticos en datos de mensajes eléctricos, y el código de programa informático es ejecutable además para hacer que el procesador transmita los datos de mensajes eléctricos al transceptor electro-óptico aguas abajo, y, opcionalmente, en el que el código de programa informático es ejecutable además para hacer que el procesador se comunique utilizando la comunicación full-duplex cuando el módulo de batería no está experimentando el fallo de seguridad.

9. El controlador de módulo (104) de la reivindicación 7, que comprende además: (a) un segundo receptor electro-óptico aguas arriba para recibir datos de mensajes ópticos del controlador de bloque, en el que el segundo receptor electro-óptico aguas arriba está configurado para convertir los datos de mensajes ópticos en datos de mensajes eléctricos; (b) un segundo transmisor electro-óptico aguas abajo para transmitir los datos de mensajes ópticos al controlador de bloque (102), en el que el segundo receptor electro-óptico aguas abajo está configurado para convertir los datos de mensajes eléctricos en datos de mensajes ópticos, donde el primer receptor electro-óptico aguas arriba y el primer transmisor electro-óptico aguas abajo forman parte de un primer canal de comunicación y el segundo receptor electro-óptico aguas arriba y el segundo transmisor electro-óptico aguas abajo forman parte de un segundo canal de comunicación; y donde el circuito de generación de señal y el circuito de procesamiento de señal comprenden además: (c) un procesador del controlador de módulo acoplado comunicativamente al segundo transmisor electro-óptico aguas abajo y al segundo receptor electroóptico aguas arriba; y (d) una memoria del controlador de módulo acoplada comunicativamente al procesador del controlador de módulo, teniendo la memoria del controlador de módulo almacenado el código de programa informático ejecutable por el procesador del controlador de módulo para hacer que el procesador: (i) transmita al segundo transmisor electro-óptico las respuestas del canal, que comprenden parte de los datos de mensajes ópticos, a las órdenes enviadas por el controlador de bloque; ii) reenviar los datos de mensajes ópticos no duplicados recibidos en el segundo receptor electro-óptico aguas arriba al segundo transmisor electro-óptico aguas abajo; y (iii) ejecute las órdenes recibidas del controlador de bloque (102) independientemente de si las órdenes se reciben en el primer o segundo receptor electro-óptico aguas arriba y, opcionalmente, en el que el código de programa informático hace que el procesador reenvíe todos los datos de los mensajes ópticos recibidos en el segundo receptor electro-óptico aguas arriba al segundo transmisor electro-óptico aguas abajo.

10. El controlador de módulo (104) de la reivindicación 9, donde solo cuando el módulo de batería está experimentando el fallo de seguridad, el código de programa informático además es ejecutable para hacer que el procesador (134) reenvíe los datos de los mensajes ópticos que no se han duplicado y se han recibido en el primer receptor electro-óptico aguas arriba al segundo receptor electro-óptico aguas abajo, o donde, independientemente de si el módulo de batería está experimentando el fallo de seguridad, el código de programa informático hace además que el procesador (134) reenvíe los datos de mensajes ópticos que no se han duplicado y que se han recibido en el primer receptor electro-óptico aguas arriba al segundo receptor electro-óptico aguas abajo, o donde el código de programa informático hace además que el procesador se comunique utilizando comunicación simplex independientemente de si el módulo de batería está experimentando el fallo de seguridad.

11. El controlador de módulo (104) de cualquiera de las reivindicaciones 1 a 4 y 8 a 10, donde el código de programa informático está configurado además para hacer que el procesador (134) entre en un modo de baja potencia al no haber recibido una señal óptica durante un periodo de tiempo de espera, o donde el código de programa informático está configurado además para hacer que el procesador (134) entre en un modo de baja potencia al recibir la orden de hacerlo del controlador de bloque (102).

12. El controlador de módulo (104) de la reivindicación 11, donde el código de programa informático está configurado además para hacer que el procesador (134) salga del modo de baja potencia al recibir una señal óptica mientras está en el modo de baja potencia.

13. El controlador de módulo (104) de la reivindicación 3 comprende además un segundo transmisor electroóptico que forma parte de un segundo canal de comunicación, en el que el primer transmisor electro-óptico (148) y el receptor (150) forman parte de un primer canal de comunicación, donde la señal óptica transmitida comprende datos de mensaje indicativos de un estado del módulo de batería, y la señal óptica recibida comprende datos de mensajes que solicitan el estado del módulo de batería, y donde, cuando el controlador del módulo experimenta un fallo de seguridad, el controlador del módulo está configurado para transmitir la señal óptica recibida desde el primer receptor electro-óptico (150) comprendido en el primer canal de comunicación al segundo transmisor electro-óptico comprendido en el segundo canal de comunicación.

14. El controlador de módulo (104) de la reivindicación 2, en el que la señal óptica de fallo de seguridad está representada por la señal óptica apagada.