EP4211516A1 - Computerimplementiertes verfahren, eingebettetes system und computerprogramm zum ausführen einer regelungs- und/oder steuerungsvorschrift - Google Patents

Computerimplementiertes verfahren, eingebettetes system und computerprogramm zum ausführen einer regelungs- und/oder steuerungsvorschrift

Info

Publication number
EP4211516A1
EP4211516A1 EP21773395.5A EP21773395A EP4211516A1 EP 4211516 A1 EP4211516 A1 EP 4211516A1 EP 21773395 A EP21773395 A EP 21773395A EP 4211516 A1 EP4211516 A1 EP 4211516A1
Authority
EP
European Patent Office
Prior art keywords
regulation
control
embedded system
data
neural network
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
EP21773395.5A
Other languages
English (en)
French (fr)
Inventor
Tobias Ehlgen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZF Friedrichshafen AG
Original Assignee
ZF Friedrichshafen AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZF Friedrichshafen AG filed Critical ZF Friedrichshafen AG
Publication of EP4211516A1 publication Critical patent/EP4211516A1/de
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B13/00—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion
    • G05B13/02—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric
    • G05B13/0265—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric the criterion being a learning criterion
    • G05B13/027—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric the criterion being a learning criterion using neural networks only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B13/00—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion
    • G05B13/02—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric
    • G05B13/04—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric involving the use of models or simulators
    • G05B13/048—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric involving the use of models or simulators using a predictor
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/044—Recurrent networks, e.g. Hopfield networks
    • G06N3/0442—Recurrent networks, e.g. Hopfield networks characterised by memory or gating, e.g. long short-term memory [LSTM] or gated recurrent units [GRU]
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/0464—Convolutional networks [CNN, ConvNet]
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G06N3/09—Supervised learning

Definitions

  • the invention relates to a computer-implemented method, an embedded system and a computer program for executing a regulation and/or control regulation. Furthermore, the invention relates to the use of the embedded system for safeguarding safety-critical regulation and/or control processes and a data carrier signal that transmits the computer program.
  • processors are known as A1 accelerators, which are particularly efficient in deriving, also called inferencing, from artificial neural networks.
  • WO 2016/010601 A2 discloses a method for adaptive non-linear model-predictive control.
  • the object of the invention was how complex, runtime-intensive processes can be executed with classic embedded systems.
  • the invention provides a computer-implemented method for executing a regulation and/or control regulation on an embedded system.
  • the procedure includes the steps
  • the invention provides an embedded system for a vehicle system or a machine for executing a regulation and/or control regulation.
  • the embedded system includes hardware artificial intelligence accelerators executing a learned artificial neural network according to the invention.
  • the hardware accelerators include at least one central and/or graphics processor with a respective microarchitecture for parallel execution of arithmetic operations and/or for execution of matrix multiplications, a multi-core processor, a programmable logic gate, an application-specific integrated circuit and/or a phase transition memory.
  • the invention proposes using an embedded system according to the invention for safeguarding safety-critical regulation and/or control processes.
  • the invention provides a computer program for executing a regulation and/or control regulation.
  • the computer program comprises instructions which, when executed by a computer of an embedded system, cause it to execute a learned artificial neural network according to the invention.
  • the invention proposes a data carrier signal that transmits the computer program according to the invention.
  • An embedded system is a computer system that comprises at least one processor, according to one aspect of the invention in the form of a microcontroller, a memory area comprising read-only memory and random access memory, input-output capabilities and peripheral functions.
  • the individual elements are connected to one another via a bus system so that signals can be transmitted.
  • the peripherals include input and output devices, external storage and the corresponding interfaces.
  • Peripheral functions include Controller Area Network, abbreviated CAN, Local Interconnect Network, abbreviated LIN, Universal Serial Bus, abbreviated USB, serial or Ethernet interfaces and WLAN interfaces.
  • the embedded system includes a microcontroller of a control unit, also known as an electronic control unit, developed for use in the automotive sector.
  • the control device prepares input signals, processes them using the microcontroller and provides logic and/or power levels as regulation and/or control signals, according to one aspect of the invention for the automated operation of a driving system.
  • the known embedded systems have a relatively limited computing and storage capacity relative to a personal computer or a development computer. This makes the application of complex and/or runtime-intensive regulation and/or control regulations difficult.
  • Many algorithms cannot currently be used in a driving system because the calculation is not possible on today's processors of electronic control units, also known as electronic control units, ECU for short, or a corresponding processor would be too expensive for the application.
  • model-predictive control algorithms for example for transmission control, engine control or trajectory planning, or the determination of target values for the control of an e-machine, cannot be easily executed by a conventional ECU.
  • such an algorithm is developed in a development environment, for example Matlab, and then ported into a programming language, for example C/C++.
  • the algorithm is first optimized, for example runtime optimized.
  • the respective runtime-optimized algorithm is executed on the embedded system.
  • the algorithm is learned from an artificial neural network.
  • the learned, also referred to as trained, artificial neural network is performed on the embedded system.
  • the resulting artificial neural network is flashed onto a chip and executed at runtime.
  • the artificial neural network and thus the regulation and/or control regulation are particularly optimized, at runtime, by special hardware accelerators for artificial intelligence. Conventional runtime optimizations are not required.
  • a further advantage associated with the invention is a shortening of the development time of applications since the time-consuming transfer of prototypical algorithms to a target platform can be accelerated. This is achieved in that the development environment, for example Matlab, can be implemented directly on the target hardware with an AI accelerator.
  • the calculation of the output data using the regulation and/or control regulation and/or the learning of the artificial neural network is carried out on a personal computer or a development computer with high computing and storage power, around the learning phase, which is generally very computationally intensive to use the most efficient time possible.
  • the input data and the output data calculated in this way represent a training data record for supervised learning, with the output data corresponding to target data or labels.
  • the calculation of the initial data and/or the learning of the artificial neural network is carried out by cloud computing in the form of software, platform or infrastructure as a service. This completes the calculation of the initial data and the learning of the artificial neural network is further accelerated by accessing and using large computing and storage capacities provided by the cloud.
  • Machine learning is a technology that teaches computers and other data processing devices to perform tasks by learning from data, rather than being programmed to do the tasks.
  • input data is processed by the artificial neural network together with desired output data, and actual output data is calculated. Based on a comparison of the target and actual output data, a cost function of the artificial neural network is minimized, for example based on gradients.
  • Supervised learning is relatively easy to control and an artificial neural network trained by supervised learning is relatively easy to validate.
  • Hardware accelerators for artificial intelligence also known as artificial intelligence accelerators, accelerate artificial intelligence applications.
  • Hardware accelerators include low-precision arithmetic, for example special data formats including half-precision format and bfloatl 6 floating-point format are processed, in-memory computing and special micro-architectures for parallelized processing of calculations or sequences.
  • the input data includes a state of a driving system or a machine, including speed, acceleration, roll, pitch and/or yaw angle, steering angle, component temperatures, engine, transmission and/or energy state data and/or target torques.
  • the output data include regulation and/or control signals for actuators of the driving system or the machine. This allows complex and runtime-intensive regulation and/or control processes, including trajectory planning for an automated driving system, for example for a highly automated or autonomous passenger vehicle, and control of machines, to be executed in an embedded system at runtime.
  • Energy status data includes tank volume of a vehicle with an internal combustion engine and state of charge of a battery-operated electric vehicle. For example, the range of the electric vehicle is taken into account when planning the trajectory.
  • Target torques as input data a regulation and/or control regulation include torques desired by the driver for the regulation of electrical machines.
  • the associated output data include current strengths of electrical currents for controlling the machine.
  • the artificial neural network comprises layers of a convolutional network, recurrent network and/or radial basis function network.
  • Convolutional networks also called convolutional neural networks, abbreviated to CNN, recurrent networks comprising long-term short-memory units, abbreviated to LSTM, and/or radial basis function networks are advantageous for time series predictions. Time-series predictions are particularly computationally intensive and are important in closed-loop and/or open-loop control processes, such as trajectory planning. The invention thus makes it possible to predict time series for regulation and/or control regulations on an embedded system.
  • the regulation and/or control regulation comprises a model-predictive regulation, comprising a non-linear model-predictive regulation, in particular in combination with the feature that the artificial neural network has layers of a convolutional network, recurrent network and/or radial basis function -Network includes.
  • a model-predictive regulation comprising a non-linear model-predictive regulation, in particular in combination with the feature that the artificial neural network has layers of a convolutional network, recurrent network and/or radial basis function -Network includes.
  • linear and non-linear model predictive control a time-discrete dynamic model of the process to be controlled is used to calculate the future behavior of the process depending on the input data.
  • Known algorithms for linear and in particular for non-linear model predictive control are very computationally intensive and previously had to be optimized during runtime before they could be executed by an embedded system.
  • the invention makes it possible to carry out model-predictive control, in particular non-linear model-predictive control, on an embedded system
  • the embedded system includes a field programmable gate array chip, FPGA for short.
  • An FPGA chip includes programmable logic units and a hierarchy of reconfigurable interconnections that allow the logic units to be selectively controlled interconnected, specified by a configuration file. This allows an FPGA to be configured and reconfigured to perform various functions.
  • the configuration file includes a plurality of learned artificial neural networks. This allows various regulation and/or control regulations to be executed on one chip.
  • Phase transition memory also called phase change memory
  • phase change memory enables high performance in applications that require fast reading of the memory.
  • a phase-change memory can be switched faster than other memory devices.
  • individual bits can be changed to either 0 or 1 without first having to erase a memory block. This enables in-memory computing.
  • this comprises a first hardware and/or software path in which the regulation and/or control specification is executed by a first algorithm.
  • the embedded system comprises a second hardware and/or software path comprising the hardware accelerators for artificial intelligence, in which the regulation and/or control rule is executed by a second algorithm which is diverse relative to the first, the second algorithm executing the artificial neural network .
  • the embedded system includes a logic unit that receives output data from the first and second hardware and/or software path and checks for consistency. The embedded system only controls actuators that are in a data exchange with it if the logic unit checks that they match.
  • a hardware and/or software path includes hardware components including data transmission units and data processing units and a sequence of distributed software processes, with the individual software processes reading in data, processing it and passing on the respective results to subsequent software processes.
  • the first hardware and/or software path is redundant to the second hardware and/or software path. This allows a regulation and / or control of safety-critical applications on an embedded validate, especially at the algorithm level. This also ensures that the same errors cannot occur at the processor level.
  • an ASIL D level is achieved at the software level.
  • the embedded system is designed as a one-chip system, also known as a system on chip, or SoC for short.
  • a one-chip system for example a one-chip computer system, all or at least a large part of the functions of a programmable electronic system, for example a computer, are integrated on one chip, ie a die.
  • the FPGA chip is integrated on the one-chip system.
  • the computer program instructions comprise sections of software code, machine code or binary code.
  • the commands include configuration files for the FPGA chip.
  • the data carrier signal is transmitted from a server comprising a cloud server to the embedded system, in particular in combination with the feature that the calculation of the output data and/or the learning of the artificial neural network by cloud computing in the form of software -, Platform- or Infrastructure as a Service.
  • FIG. 2 shows an exemplary embodiment of an embedded system according to the invention.
  • data pairs (x, y) are entered into an artificial neural network ANN.
  • the data pairs (x, y) are a training data set for the supervised learning of the regulation and/or control rule f by the artificial neural network ANN.
  • the learned artificial neural network ANN approximates the regulation and/or control rule f as precisely as desired.
  • the learned artificial neural network ANN is executed on hardware accelerators for artificial intelligence of the embedded system ECU.
  • the second path Path2 shows a first hardware and/or software path path1 and a second hardware and/or software path path2 of the embedded system ECU.
  • the regulation and/or control specification f is executed by a first algorithm Algol.
  • the regulation and/or control rule f is executed by a second algorithm Algo2 that is diverse relative to the first Algo1.
  • the second algorithm Algo2 runs the artificial neural network ANN.
  • the logic unit Log checks the output data of the first path path1 and of the second path path2 for consistency and controls actuators of a driving system or a machine if they match.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Health & Medical Sciences (AREA)
  • Evolutionary Computation (AREA)
  • Software Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Computing Systems (AREA)
  • Molecular Biology (AREA)
  • General Engineering & Computer Science (AREA)
  • General Health & Medical Sciences (AREA)
  • Mathematical Physics (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Linguistics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Medical Informatics (AREA)
  • Automation & Control Theory (AREA)
  • Neurology (AREA)
  • Combined Controls Of Internal Combustion Engines (AREA)
  • Feedback Control In General (AREA)

Abstract

Computerimplementiertes Verfahren zum Ausführen einer Regelungs- und/oder Steuerungsvorschrift (f) auf einem eingebetteten System (ECU) umfassend die Schritte Bereitstellen von Eingangsdaten (x) für die Regelungs- und/oder Steuerungsvorschrift und Berechnen von Ausgangsdaten (y) mit der Regelungs- und/oder Steuerungsvorschrift (f) (V1), Eingeben von Datenpaaren umfassend jeweils ein Datenelement der Eingangsdaten (x) und ein zugehöriges Datenelement der Ausgangsdaten (y) in ein künstliches neuronales Netzwerk (ANN) und überwachtes Lernen der Regelungs- und/oder Steuerungsvorschrift (f) (V2) und Ausführen des gelernten künstlichen neuronalen Netzwerks (ANN) auf Hardwarebeschleunigern für künstliche Intelligenz des eingebetteten System (ECU) (V3).

Description

Computerimplementiertes Verfahren, eingebettetes System und Com puterproq ramm zum Ausführen einer Regelungs- und/oder Steuerunqsvorschrift
Die Erfindung betrifft ein computerimplementiertes Verfahren, ein eingebettetes System und ein Computerprogramm zum Ausführen einer Regelungs- und/oder Steuerungsvorschrift. Ferner betrifft die Erfindung eine Verwendung des eingebetteten Systems zur Absicherung von sicherheitskritischen Regelungs- und/oder Steuerungsprozessen und ein Datenträgersignal, das das Computerprogramm überträgt.
Gemäß universaler Näherungsverfahren der mathematische Theorie künstlicher neuronaler Netzwerke existiert beispielsweise für jede reell wertige stetige Funktion ein künstliches neuronales Netzwerk, dessen Ausgangswerte gegen die Funktionswerte konvergieren, siehe „Kidger, Patrick; Lyons, Terry (July 2020). Universal Approximation with Deep Narrow Networks. Conference on Learning Theory.”
Ferner sind Prozessoren als Al-Beschleuniger bekannt, die besonders effizient das Herleiten, auch Inferencing genannt, von künstlichen neuronalen Netzen betreiben.
In WO 2016/010601 A2 ist ein Verfahren offenbart für adaptive nichtlineare modell- prädiktive Regelung.
Aufgabe der Erfindung war es, wie komplexe, laufzeitintensive Prozesse mit klassischen eingebetteten Systemen ausgeführt werden können.
Das computerimplementierte Verfahren und das eingebettete System der unabhängigen und nebengeordneten Ansprüche lösen jeweils diese Aufgabe.
Gemäß einem Aspekt stellt die Erfindung ein computerimplementiertes Verfahren bereit zum Ausführen einer Regelungs- und/oder Steuerungsvorschrift auf einem eingebetteten System. Das Verfahren umfasst die Schritte
• Bereitstellen von Eingangsdaten für die Regelungs- und/oder Steuerungsvorschrift und Berechnen von Ausgangsdaten mit der Regelungs- und/oder Steuerungsvorschrift, • Eingeben von Datenpaaren umfassend jeweils ein Datenelement der Eingangsdaten und ein zugehöriges Datenelement der Ausgangsdaten in ein künstliches neuronales Netzwerk und überwachtes Lernen der Regelungs- und/oder Steuerungsvorschrift und
• Ausführen des gelernten künstlichen neuronalen Netzwerks auf Hardwarebeschleunigern für künstliche Intelligenz des eingebetteten System.
Gemäß einem weiterem Aspekt stellt die Erfindung ein eingebettetes System bereit für ein Fahrzeugsystem oder eine Maschine zum Ausführen einer Regelungs- und/oder Steuerungsvorschrift. Das eingebettete System umfasst Hardwarebeschleuniger für künstliche Intelligenz, die ein erfindungsgemäßes gelerntes künstliches neuronales Netzwerk ausführen. Die Hardwarebeschleuniger umfassen wenigstens einen Zentral- und/oder Graphikprozessor mit einer jeweiligen Mikroarchitektur zum parallelisierten Ausführen von Rechenoperationen und/oder zum Ausführen von Matrixmulti- plikationen, einen Mehrkernprozessor, ein programmierbares Logikgatter, eine anwendungsspezifische integrierte Schaltung und/oder einen Phasenübergangsspeicher.
Ferner schlägt die Erfindung eine Verwendung eines erfindungsgemäßen eingebetteten Systems zur Absicherung von sicherheitskritischen Regelungs- und/oder Steuerungsprozessen vor.
Gemäß einem weiteren Aspekt stellt die Erfindung ein Computerprogramm bereit zum Ausführen einer Regelungs- und/oder Steuerungsvorschrift. Das Computerprogramm umfasst Befehle, die bei der Ausführung durch einen Computer eines eingebetteten Systems diesen veranlassen, ein erfindungsgemäßes gelerntes künstliches neuronales Netzwerk auszuführen.
Außerdem schlägt die Erfindung ein Datenträgersignal vor, das das erfindungsgemäße Computerprogramm überträgt. Vorteilhafte Ausgestaltungen der Erfindung ergeben sich aus den Definitionen, den Unteransprüchen, den Zeichnungen und der Beschreibung bevorzugter Ausführungsbeispiele.
Ein eingebettetes System ist ein Computersystem, das wenigstens einen Prozessor, nach einem Aspekt der Erfindung in Form eines Mikrokontrollers, einen Speicherbereich umfassend Festwertspeicher und Schreib-Lesespeicher, Eingabe-Ausgabe-Fähigkeiten und Peripheriefunktionen umfasst. Die einzelnen Elemente sind über ein Bussystem miteinander Signal übertragend verbunden. Die Peripherie umfasst Ein- und Ausgabegeräte, externe Speicher und die entsprechenden Schnittstellen. Peripheriefunktionen umfassen Controller Area Network, abgekürzt CAN, Local Interconnect Network, abgekürzt LIN, Universal Serial Bus, abgekürzt USB, serielle oder Ethernet-Schnittstellen und WLAN-Schnittstellen. Nach einem Aspekt der Erfindung umfasst das eingebettete System ein für den Einsatz im automotive Bereich entwickelter Mikrokontroller eines Steuergeräts, auch electronic control unit genannt. Das Steuergerät bereitet Eingangssignale auf, verarbeitet diese mittels des Mikrokontrollers und stellt Logik- und/oder Leistungspegel als Regel- und/oder Steuersignale bereit, nach einem Aspekt der Erfindung zum automatisierten Betrieb eines Fahrsystems.
Die bekannten eingebetteten Systeme haben eine relativ begrenzte Rechen- und Speicherkapazität relativ zu einem Personalcomputer oder einem Entwicklungscomputer. Dies macht die Anwendung von komplexen und/oder laufzeitintensiven Regelungs- und/oder Steuerungsvorschriften schwierig. Viele Algorithmen können derzeit nicht in einem Fahrsystem eingesetzt werden, da die Berechnung auf den heutigen Prozessoren von elektronischen Steuergeräten, auch electronic control unit genannt, abgekürzt ECU, nicht möglich ist oder ein entsprechender Prozessor zu teuer für die Anwendung wäre. Beispielsweise können aus den genannten Gründen modellprädiktive Regelungsalgorithmen, beispielsweise für Getrieberegelung, Motorregelung oder Trajekto- rienplanung, oder die Bestimmung von Sollwerten für die Regelung einer E-Maschine, nicht ohne Weiteres von einer herkömmlichen ECU ausgeführt werden. Gemäß aus dem Stand der Technik bekannter Lösungen wird ein derartiger Algorithmus in einer Entwicklungsumgebung, zum Beispiel Matlab, entwickelt und dann in eine Programmiersprache, beispielsweise C/C++, portiert. In der Programmiersprache wird der Algorithmus zunächst optimiert, beispielsweise Laufzeit optimiert. Der jeweils Laufzeit optimierte Algorithmus wird auf dem eingebetteten System ausgeführt.
Gemäß der erfindungsgemäßen Lösung wird der Algorithmus von einem künstlichen neuronalen Netzwerk gelernt. Das gelernte, auch als trainiert bezeichnete künstliche neuronale Netzwerk wird auf dem eingebetteten System durchgeführt. Beispielsweise wird das resultierende künstliche neuroanale Netzwerk auf einen Chip aufge- spielt/geflasht und zur Laufzeit ausgeführt. Durch spezielle Hardwarebeschleuniger für künstliche Intelligenz wird das künstliche neuronale Netzwerk und damit die Re- gelungs- und/oder Steuerungsvorschrift besonders optimiert, zur Laufzeit, ausgeführt. Herkömmliche Laufzeitoptimierungen sind nicht erforderlich.
Ein weiterer mit der Erfindung einhergehender Vorteil ist ein Verkürzung der Entwicklungsdauer von Anwendungen, da die aufwändige Überführung von prototypischen Algorithmen auf eine Zielplattform beschleunigt werden kann. Dies wird dadurch erreicht, dass direkt von der Entwicklungsumgebung, beispielsweise Matlab, auf die Zielhardware mit Al-Beschleuniger implementiert werden kann.
Das Berechnen der Ausgangsdaten mit der Regelungs- und/oder Steuerungsvorschrift und/oder das Lernen des künstlichen neuronalen Netzwerks wird nach einem Aspekt der Erfindung auf einem Personalcomputer oder einem Entwicklungscomputer mit hoher Rechen- und Speicherleistung ausgeführt, um die Lernphase, die generell sehr rechenintensiv ist, möglichst Zeit effizient zu gestalten. Die Eingangsdaten und die derart berechneten Ausgangsdaten stellen einen Trainingsdatensatz für das überwachte Lernen dar, wobei die Ausgangsdaten Soll-Daten oder Labels entsprechen. Nach einem weiteren Aspekt der Erfindung wird die Berechnung der Ausgangsdaten und/oder das Lernen des künstlichen neuronalen Netzwerks durch Cloud Computing in Form von Software-, Platform- oder Infrastructure as a Service durchgeführt. Damit wird das Berechnen der Ausgangsdaten und das Lernen des künstlichen neuronalen Netzwerks durch Zugriff und Verwendung von durch die Cloud bereitgestellten großen Rechen- und Speicherkapazitäten weiter beschleunigt.
Maschinelles Lernen ist eine Technologie, die Computern und anderen Datenverarbeitungsvorrichtungen die Ausführung von Aufgaben durch Lernen aus Daten lehrt, anstatt für die Aufgaben programmiert zu werden. Beim überwachten Lernen werden Eingangsdaten zusammen mit Soll-Ausgangsdaten von dem künstlichen neuronalen Netzwerk prozessiert und Ist-Ausgangsdaten berechnet. Ausgehend von einem Vergleich der Soll- und Ist-Ausgangsdaten wird eine Kostenfunktion des künstlichen neuronalen Netzwerks minimiert, beispielsweise Gradienten basiert. Das überwachte Lernen ist relativ gut kontrollierbar und ein durch überwachtes Lernen trainiertes künstliches neuronales Netzwerk ist relativ gut validierbar.
Hardwarebeschleuniger für künstliche Intelligenz, auch artificial intelligence accelerators genannt, beschleunigen Anwendungen der künstlichen Intelligenz. Hardwarebeschleuniger umfassen geringe Präzisionsarithmetik, beispielsweise werden spezielle Datenformate umfassend half-precision format und bfloatl 6 floating-point format verarbeitet, in-memory computing und spezielle Mikroarchitekturen für parallelisiertes Prozessieren von Berechnungen oder Abläufen.
Nach einem Aspekt der Erfindung umfassen die Eingangsdaten einen Zustand eines Fahrsystems oder einer Maschine, umfassend Geschwindigkeit, Beschleunigung, Roll-, Nick- und/oder Gierwinkel, Lenkwinkel, Komponententemperaturen, Motor-, Getriebe- und/oder Energiezustandsdaten und/oder Sollmomente. Die Ausgangsdaten umfassen Regelungs- und/oder Steuerungssignale für Aktuatoren des Fahrsystems oder der Maschine. Damit können komplexe und laufzeitintensive Regelungs- und/oder Steuerungsprozesse, umfassend Trajektorienplanung für ein automatisiertes Fahrsystem, beispielsweise für ein hochautomatisiertes oder autonomes Passagierfahrzeug, und Steuerung von Maschinen, in einem eingebetteten System zur Laufzeit ausgeführt werden. Energiezustandsdaten umfassen Tankvolumen eines Fahrzeuges mit Verbrennungsmotor und Ladungszustand eines Batterie betriebenen Elektrofahrzeuges. Beispielweise geht in die Trajektorienplanung eine Berücksichtigung der Reichweite des Elektrofahrzeuges ein. Sollmomente als Eingangsdaten einer Regelungs- und/oder Steuerungsvorschrift umfassen Fahrerwunschmomente zur Regelung elektrischer Maschinen. Die zugehörigen Ausgangsdaten umfassen in diesem Beispiel Stromstärken elektrischer Ströme zur Regelung der Maschine.
Nach einem weiteren Aspekt der Erfindung umfasst das künstliche neuronale Netzwerk Schichten eines Faltungsnetzwerks, rekurrenten Netzwerks und/oder Radiale- Basisfunktion-Netzwerks umfasst. Faltungsnetzwerke, auch convolutional neural networks genannt, abgekürzt CNN, rekurrente Netzwerke, umfassend long-term-short- memory-Einheiten, abgekürzt LSTM, und/oder radiale-Basisfunktion-Netzwerke sind vorteilhaft für Zeitserien-Vorhersagen. Zeitserien -Vorhersagen sind besonders rechenintensiv und bei Regelungs- und/oder Steuerungsprozessen, beispielsweise Trajektorienplanung, bedeutend. Damit ermöglicht es die Erfindung, Zeitserien für Regelungs- und/oder Steuerungsvorschriften auf einem eingebetteten System vorherzusagen.
Nach einem weiteren Aspekt der Erfindung umfasst die Regelungs- und/oder Steuerungsvorschrift eine modellprädiktive Regelung, umfassend eine nichtlineare modell- prädiktive Regelung, insbesondere in Kombination mit dem Merkmal, dass das künstliche neuronale Netzwerk Schichten eines Faltungsnetzwerks, rekurrenten Netzwerks und/oder Radiale-Basisfunktion-Netzwerks umfasst. Bei linearer und nichtlinearer modellprädiktiver Regelung wird ein zeitdiskretes dynamisches Modell des zu regelnden Prozesses verwendet, um das zukünftige Verhalten des Prozesses in Abhängigkeit von den Eingangsdaten zu berechnen. Bekannte Algorithmen für lineare und insbesondere für nichtlineare modellprädiktive Regelung sind sehr rechenintensiv und mussten bisher in der Laufzeit optimiert werden, bevor sie von einem eingebetteten System ausgeführt werden konnten. Die Erfindung ermöglicht es, modellprädiktive Regelung, insbesondere nichtlineare modellprädiktive Regelung, auf einem eingebetteten System zur Laufzeit auszuführen ohne vorherige Laufzeitoptimierung.
Nach einem weiteren Aspekt der Erfindung umfasst das eingebettete System einen field programmable gate array Chip, abgekürzt FPGA. Ein FPGA Chip umfasst programmierbare logische Einheiten und eine Hierarchie von rekonfigurierbaren Verschaltungen oder Verbindungen, die es ermöglichen, die logischen Einheiten selektiv miteinander zu verschalten, spezifiziert durch eine Konfigurationsdatei. Damit kann ein FPGA zur Ausführung verschiedener Funktionen konfiguriert und rekonfiguriert werden. Nach einem Aspekt der Erfindung umfasst die Konfigurationsdatei mehrere gelernte künstliche neuronale Netzwerke. Damit lassen sich verschiedene Rege- lungs- und/oder Steuerungsvorschriften auf einem Chip ausführen.
Phasenübergangsspeicher, auch phase change memory genannt, ermöglichen eine hohe Performanz in Anwendungen, bei denen schnelles Lesen des Speichers verlangt wird. Ein Phasenübergangsspeicher ist schneller schaltbar als andere Speichereinheiten. Ferner können bei einem Phasenübergangsspeicher einzelne Bits entweder auf 0 oder 1 geändert werden ohne vorher einen Speicherblock löschen zu müssen. Dies ermöglicht ein in-memory computing.
In einer weiteren Ausführungsform des eingebetteten Systems umfasst dieses einenersten Hardware- und/oder Softwarepfad, in dem die Regelungs- und/oder Steuerungsvorschrift durch einen ersten Algorithmus ausgeführt wird. Ferner umfasst das eingebettete System einen zweiten Hardware- und/oder Softwarepfad umfassend die Hardwarebeschleuniger für künstliche Intelligenz, in dem die Regelungs- und/oder Steuerungsvorschrift durch einen relativ zu dem ersten diversitären zweiten Algorithmus ausgeführt wird, wobei der zweite Algorithmus das künstliches neuronales Netzwerk ausführt. Außerdem umfasst das eingebettete System eine Logikeinheit, die Ausgangsdaten des ersten und des zweiten Hardware- und/oder Softwarepfades erhält und auf Übereinstimmung überprüft. Das eingebettete System steuert mit ihm in einem Datenaustausch stehende Aktuatoren nur dann an, wenn die Überprüfung der Logikeinheit eine Übereinstimmung ergibt.
Ein Hardware- und/oder Softwarepfad umfasst Hardwarekomponenten umfassend Datenübertragungseinheiten und Datenverarbeitungseinheiten und eine Sequenz von verteilten Softwareprozessen, wobei die einzelnen Softwareprozesse Daten einlesen, verarbeiten und jeweilige Ergebnisse an folgende Softwareprozesse weitergeben. Der erste Hardware- und/oder Softwarepfad ist zu dem zweiten Hardware- und/oder Softwarepfad redundant ausgeführt. Damit lässt sich eine Regelung und/oder Steuerung von sicherheitskritischen Anwendungen auf einem eingebetteten validieren, insbesondere auf Ebene der Algorithmen. Damit ist ferner gegeben, dass es nicht zu gleichen Fehlern auf Prozessorebene kommen kann. Außerdem wird damit ein ASIL D Level auf Softwareebene erreicht.
Nach einem weiteren Aspekt der Erfindung ist das eingebettete System ausgeführt als Ein-Chip-System, auch system on chip genannt, abgekürzt SoC. Bei einem Ein- Chip-System, beispielsweise einem Ein-Chip-Computersystem, sind alle oder zumindest ein großer Teil der Funktionen eines programmierbaren elektronischen Systems, beispielsweise eines Computers, auf einem Chip, das heißt einem Die, integriert. Nach einem Aspekt der Erfindung ist auf dem Ein-Chip-System der FPGA Chip integriert.
Die Befehle des Computerprogramms umfassen Softwarecodeabschnitte, Maschinencode oder Binärcode. Nach einem weiteren Aspekt der Erfindung umfassen die Befehle Konfigurationsdateien für den FPGA Chip.
Nach einem Aspekt der Erfindung wird das Datenträgersignal von einem Server umfassend einen Cloud-Sever an das eingebettete System übertragen, insbesondere in Kombination mit dem Merkmal, dass die Berechnung der Ausgangsdaten und/oder das Lernen des künstlichen neuronalen Netzwerks durch Cloud Computing in Form von Software-, Platform- oder Infrastructure as a Service durchgeführt werden.
Die Erfindung wird in den folgenden Ausführungsbeispielen verdeutlicht. Es zeigen:
Fig. 1 ein Ausführungsbeispiel eines erfindungsgemäßen Verfahrens und
Fig. 2 ein Ausführungsbeispiel eines erfindungsgemäßen eingebetteten Systems.
In Fig. 1 werden in einem ersten Verfahrensschritt V1 Eingangsdaten x für eine gegebene Regelungs- und/oder Steuerungsvorschrift f bereitgestellt und Ausgangsdaten y = f(x) berechnet. In einem zweiten Verfahrensschritt V2 werden Datenpaar (x, y) in ein künstliches neuronales Netzwerk ANN eingegeben. Die Datenpaare (x, y) umfassen jeweils ein Datenelement der Eingangsdaten x und ein zugehöriges Datenelement der Ausgangsdaten f(x)= y. Die Datenpaare (x, y) sind ein Trainingsdatensatz für überwachtes Lernen der Regelungs- und/oder Steuerungsvorschrift f durch das künstliche neuronale Netzwerk ANN. Das gelernte künstliche neuronale Netzwerk ANN approximiert die Regelungs- und/oder Steuerungsvorschrift f beliebig genau. In einem dritten Verfahrensschritt V3 wird das gelernte künstliche neuronale Netzwerk ANN auf Hardwarebeschleunigern für künstliche Intelligenz des eingebetteten System ECU ausgeführt.
Fig. 2 zeigt einen ersten Hardware- und/oder Softwarepfad Pfadl und einen zweiten Hardware- und/oder Softwarepfad Pfad2 des eingebetteten Systems ECU. In dem ersten Pfad Pfadl wird die Regelungs- und/oder Steuerungsvorschrift f durch einen ersten Algorithmus Algol ausgeführt. In dem zweiten Pfad Pfad2, der die Hardwarebeschleuniger für künstliche Intelligenz umfasst, wird die Regelungs- und/oder Steuerungsvorschrift f durch einen relativ zu dem ersten Algol diversitären zweiten Algorithmus Algo2 ausgeführt. Der zweite Algorithmus Algo2 führt das künstliches neuronales Netzwerk ANN ausführt. Die Logikeinheit Log überprüft die Ausgangsdaten des ersten Pfades Pfadl und des zweiten Pfades Pfad2 auf Übereinstimmung und steuert Aktuatoren eines Fahrsystems oder einer Maschine bei Übereinstimmung an.
Bezuqszeichen
V1 -V3 Verfahrensschritte
ECU eingebettetes System x Eingangsdaten y Ausgangsdaten
(x,y) Datenpaar f Regelungs- und/oder Steuerungsvorschrift
ANN künstliches neuronales Netzwerk
Pfadl erster Hardware- und/oder Softwarepfad
Pfad2 zweiter Hardware- und/oder Softwarepfad
Log Logikeinheit

Claims

Patentansprüche
1. Computerimplementiertes Verfahren zum Ausführen einer Regelungs- und/oder Steuerungsvorschrift (f) auf einem eingebetteten System (ECU) umfassend die Schritte
• Bereitstellen von Eingangsdaten (x) für die Regelungs- und/oder Steuerungsvorschrift (f) und Berechnen von Ausgangsdaten (y) mit der Regelungs- und/oder Steuerungsvorschrift (f) (V1 ),
• Eingeben von Datenpaaren (x, y) umfassend jeweils ein Datenelement der Eingangsdaten (x) und ein zugehöriges Datenelement der Ausgangsdaten (y) in ein künstliches neuronales Netzwerk (ANN) und überwachtes Lernen der Regelungs- und/oder Steuerungsvorschrift (f) (V2) und
• Ausführen des gelernten künstlichen neuronalen Netzwerks (ANN) auf Hardwarebeschleunigern für künstliche Intelligenz des eingebetteten System (ECU) (V3).
2. Computerimplementiertes Verfahren nach Anspruch 1 , wobei die Eingangsdaten (x) einen Zustand eines Fahrsystems oder einer Maschine, umfassend Geschwindigkeit, Beschleunigung, Roll-, Nick- und/oder Gierwinkel, Lenkwinkel, Komponententemperaturen, Motor-, Getriebe- und/oder Energiezustandsdaten und/oder Sollmomente umfassen und die Ausgangsdaten (y) Regelungs- und/oder Steuerungssignale für Aktuatoren eines Fahrsystems oder einer Maschine umfassen.
3. Computerimplementiertes Verfahren nach Anspruch 1 oder 2, wobei das künstliche neuronale Netzwerk Schichten (ANN) eines Faltungsnetzwerks, rekurrenten Netzwerks und/oder Radiale-Basisfunktion-Netzwerks umfasst.
4. Computerimplementiertes Verfahren nach einem der Ansprüche 1 bis 3, wobei die Regelungs- und/oder Steuerungsvorschrift (f) eine modellprädiktive Regelung, umfassend eine nichtlineare modellprädiktive Regelung, umfasst.
5. Eingebettetes System (ECU) für ein Fahrzeug system oder eine Maschine zum Ausführen einer Regelungs- und/oder Steuerungsvorschrift (f) umfassend Hardwarebeschleuniger für künstliche Intelligenz, die ein nach einem der Verfahren nach einem der Ansprüche 1 bis 4 gelerntes künstliches neuronales Netzwerk (ANN) ausführen, wobei die Hardwarebeschleuniger wenigstens einen Zentral- und/oder Graphikprozessor mit einer jeweiligen Mikroarchitektur zum parallelisierten Ausführen von Rechenoperationen und/oder zum Ausführen von Matrixmultiplikationen, einen Mehrkernprozessor, ein programmierbares Logikgatter, eine anwendungsspezifische integrierte Schaltung und/oder einen Phasenübergangsspeicher umfassen.
6. Eingebettetes System (ECU) nach Anspruch 5, umfassend
• einen ersten Hardware- und/oder Softwarepfad (Pfadl ), in dem die Rege- lungs- und/oder Steuerungsvorschrift (f) durch einen ersten Algorithmus (Algol ) ausgeführt wird,
• einen zweiten Hardware- und/oder Softwarepfad (Pfad2) umfassend die Hardwarebeschleuniger für künstliche Intelligenz, in dem die Regelungs- und/oder Steuerungsvorschrift (f) durch einen relativ zu dem ersten (Algol ) diversitären zweiten Algorithmus (Algo2) ausgeführt wird, wobei der zweite Algorithmus (Algo2) das künstliches neuronales Netzwerk (ANN) ausführt, und
• eine Logikeinheit (Log), die Ausgangsdaten des ersten (Pfadl ) und des zweiten Hardware- und/oder Softwarepfades (Pfad2) erhält und auf Übereinstimmung überprüft, wobei das eingebettete System (ECU) mit ihm in einem Datenaustausch stehende Aktuatoren nur dann ansteuert, wenn die Überprüfung der Logikeinheit eine Übereinstimmung ergibt.
7. Eingebettetes System (ECU) nach Anspruch 5 oder 6 ausgeführt als Ein-Chip-Sys- tem.
8. Verwendung des eingebetteten Systems nach Anspruch 6 oder 7 zur Absicherung von sicherheitskritischen Regelungs- und/oder Steuerungsprozessen.
9. Computerprogramm zum Ausführen einer Regelungs- und/oder Steuerungsvorschrift (f) umfassend Befehle, die bei der Ausführung durch einen Computer eines eingebetteten Systems (ECU) diesen veranlassen, ein nach dem Verfahren nach einem der Ansprüche 1 bis 4 gelerntes künstliches neuronales Netzwerk (ANN) auszuführen.
EP21773395.5A 2020-09-08 2021-09-08 Computerimplementiertes verfahren, eingebettetes system und computerprogramm zum ausführen einer regelungs- und/oder steuerungsvorschrift Pending EP4211516A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102020211250.9A DE102020211250A1 (de) 2020-09-08 2020-09-08 Computerimplementiertes Verfahren, eingebettetes System und Computerprogramm zum Ausführen einer Regelungs- und/oder Steuerungsvorschrift
PCT/EP2021/074691 WO2022053504A1 (de) 2020-09-08 2021-09-08 Computerimplementiertes verfahren, eingebettetes system und computerprogramm zum ausführen einer regelungs- und/oder steuerungsvorschrift

Publications (1)

Publication Number Publication Date
EP4211516A1 true EP4211516A1 (de) 2023-07-19

Family

ID=77838867

Family Applications (1)

Application Number Title Priority Date Filing Date
EP21773395.5A Pending EP4211516A1 (de) 2020-09-08 2021-09-08 Computerimplementiertes verfahren, eingebettetes system und computerprogramm zum ausführen einer regelungs- und/oder steuerungsvorschrift

Country Status (3)

Country Link
EP (1) EP4211516A1 (de)
DE (1) DE102020211250A1 (de)
WO (1) WO2022053504A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102023203744A1 (de) * 2023-04-24 2024-10-24 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren und Vorrichtung zum Trainieren eines maschinellen Lernsystems
DE102023211942A1 (de) * 2023-11-29 2025-06-05 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren und Vorrichtung zum Trainieren eines maschinellen Lernsystems

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016010601A2 (en) 2014-04-23 2016-01-21 The Florida State University Research Foundation, Inc. Adaptive nonlinear model predictive control using a neural network and input sampling
US11410024B2 (en) * 2017-04-28 2022-08-09 Intel Corporation Tool for facilitating efficiency in machine learning
US9928460B1 (en) * 2017-06-16 2018-03-27 Google Llc Neural network accelerator tile architecture with three-dimensional stacking
DE102019122790B4 (de) * 2018-08-24 2021-03-25 Nvidia Corp. Robotersteuerungssystem
CN110033091B (zh) * 2018-12-13 2020-09-01 阿里巴巴集团控股有限公司 一种基于模型进行预测的方法和装置

Also Published As

Publication number Publication date
WO2022053504A1 (de) 2022-03-17
DE102020211250A1 (de) 2022-03-10

Similar Documents

Publication Publication Date Title
EP2564049B1 (de) STEUERGERÄT UND VERFAHREN ZUR BERECHNUNG EINER AUSGANGSGRÖßE FÜR EINE STEUERUNG
EP3001313A1 (de) Verfahren zur Simulation eines Anwendungsprogramms eines elektronischen Steuergeräts auf einem Computer
DE102022104313B4 (de) Verfahren, System und Computerprogrammprodukt zum autonomen Kalibrieren eines elektrischen Antriebsstrangs
WO2019219796A1 (de) Verfahren zur ereignisbasierten simulation eines systems
WO2021058223A1 (de) Verfahren zur effizienten, simulativen applikation automatisierter fahrfunktionen
EP4211516A1 (de) Computerimplementiertes verfahren, eingebettetes system und computerprogramm zum ausführen einer regelungs- und/oder steuerungsvorschrift
EP3629151A1 (de) Verfahren zum ändern von modellen für die erzeugung von quellcode
EP3438817A1 (de) Verfahren zur erzeugung von quellcode
EP3979009A1 (de) Erzeugen eines vereinfachten modells für xil-systeme
DE10324594A1 (de) Verfahren zum Bereitstellen einer verbesserten Simulationsfähigkeit eines dynamischen Systems außerhalb der ursprünglichen Modellierungsumgebung
EP4179395B1 (de) Steuerung eines technischen systems mit einer recheneinheit für künstliche intelligenz
DE102020118563A1 (de) Middleware-system und -verfahren
DE202019101831U1 (de) System zum Entwickeln von Steuerprogrammen für Robotermanipulatoren
WO2021089499A1 (de) Verfahren und system zum prüfen einer automatisierten fahrfunktion durch reinforcement-learning
DE19828924C1 (de) Schaltungsanordnung zum Steuern eines Fahrwerks- oder Antriebssystems in einem Kraftfahrzeug
EP4148557B1 (de) Verfahren zur erzeugung von quellcode
DE102021131391A1 (de) Verfahren zur Simulation eines elektrischen Motors
EP4521233A1 (de) Verfahren zum erzeugen eines steuerungsprogrammes für eine zielplattform, vorrichtung zur datenverarbeitung, computerprogrammprodukt und datenträger
EP4538877B1 (de) Verfahren zum ausführen einer simulation auf einem realen prozessor
EP4557078A1 (de) Verfahren zur erzeugung von quellcode
EP4567585A1 (de) Verfahren zum erzeugen eines steuerungsprogrammes für eine zielplattform, vorrichtung zur datenverarbeitung, computerprogrammprodukt und datenträger
DE102025114027A1 (de) Computerimplementiertes Verfahren zum Verarbeiten einer nicht unterstützten Signalart, Computerimplementiertes Verfahren zum Erzeugen eines Steuerungsprogrammes, Vorrichtung zur Datenverarbeitung, Computerprogrammprodukt und Datenträger
DE102017120013A1 (de) Verfahren zur Konfiguration eines zum Testen eines elektronischen Steuergeräts eingerichteten Testgeräts sowie Konfigurationssystem
DE102024132088A1 (de) Verfahren zur Erzeugung von Quellcode
DE102023129345A1 (de) Zuteilen von Rechenressourcen einer elektronischen Steuereinheit

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20230308

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS

17Q First examination report despatched

Effective date: 20250311