EP1999537A1 - Method and data transmission system for transferring data between the data transmission system and a host processor of a subscriber of a data transmission system - Google Patents

Method and data transmission system for transferring data between the data transmission system and a host processor of a subscriber of a data transmission system

Info

Publication number
EP1999537A1
EP1999537A1 EP07726352A EP07726352A EP1999537A1 EP 1999537 A1 EP1999537 A1 EP 1999537A1 EP 07726352 A EP07726352 A EP 07726352A EP 07726352 A EP07726352 A EP 07726352A EP 1999537 A1 EP1999537 A1 EP 1999537A1
Authority
EP
European Patent Office
Prior art keywords
data transmission
transmission system
time base
subscriber
operating system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP07726352A
Other languages
German (de)
French (fr)
Inventor
Clemens Schroff
Andreas-Juergen Rohatschek
Juergen Schirmer
Karsten Wehefritz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of EP1999537A1 publication Critical patent/EP1999537A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0694—Synchronisation in a TDMA node, e.g. TTP
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40013—Details regarding a bus controller
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/407—Bus networks with decentralised control
    • H04L12/417—Bus networks with decentralised control with deterministic access, e.g. token passing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40208—Bus networks characterized by the use of a particular bus standard
    • H04L2012/40241—Flexray
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40267—Bus for use in transportation systems
    • H04L2012/40273—Bus for use in transportation systems the transportation system being a vehicle

Definitions

  • Method and data transmission system for transferring data between the data transmission system and a host processor of a subscriber of a data transmission system
  • the present invention relates to a method for transferring data between a time-controlled data transmission system and a processor of a subscriber of the data transmission system. All components of the data transmission system are synchronized to a common global time base.
  • the subscriber processor has its own time base which is also used by an operating system running on the subscriber processor.
  • the invention further relates to a data transmission system with several subscribers and a network structure for data transmission between the subscribers. Furthermore, the present invention relates to a subscriber of a data transmission system according to the preamble of claim 14. Finally, the invention also relates to a communication controller a subscriber of a data transmission system according to the preamble of claim 16.
  • the communication between different subscribers of such a data transmission system takes place more and more via a bus system.
  • the communication traffic on the bus system, access and reception mechanisms, as well as error handling are regulated by a protocol.
  • a well-known protocol is, for example, the FlexRay protocol, which is currently based on the FlexRay protocol specification v2.1.
  • FlexRay is a fast, deterministic and fault-tolerant bus system, especially for use in motor vehicles.
  • the FlexRay protocol operates on the principle of Time Division Multiple Access (TDMA), whereby the subscribers or the messages to be transmitted are assigned fixed time slots in which they have exclusive access to the communication connection. The time slots are repeated in a fixed cycle, so that the time at which a message is transmitted over the bus, can be accurately predicted and the bus access is deterministic.
  • TDMA Time Division Multiple Access
  • FlexRay divides the cycle into a static and a dynamic part.
  • the fixed time slots are located in the static part at the beginning of a bus cycle.
  • the time slots are specified dynamically.
  • exclusive bus access is now only possible for a short time, for the duration of at least one so-called minislot. Only if a bus access occurs within a minislot, the time slot is extended by the required time. Thus, bandwidth is only consumed when it is actually needed.
  • FlexRay communicates via one or two physically separate lines with a maximum data rate of 10 Mbit / sec. Of course, FlexRay can also be operated at lower data rates.
  • the two channels correspond to the physical layer, in particular the so-called OSI (Open System Interconnection) layer model. These are mainly used for the redundant and thus fault-tolerant transmission of messages, but can transmit different messages, which would double the data rate. It is also conceivable that the signal transmitted via the connecting lines results from the difference of signals transmitted via the two lines.
  • the physical layer is configured to enable either electrical or optical transmission of the signal (s) over the line (s) or transmission by other means.
  • the subscribers in the communication network need a common time base, the so-called global time.
  • synchronization messages are transmitted in the static part of the cycle, whereby the local clock time of the users is corrected using a special algorithm according to the FlexRay specification in such a way that all local clocks synchronize to a virtual global clock.
  • the subscribers of the data transmission system are assigned processors, which are referred to as subscriber or host processors.
  • a computer program runs on these processors, by means of which the subscriber is able to fulfill a functionality assigned to him, for example a control and / or regulating function.
  • the host processor can further process data received via the network structure from other subscribers of the data transmission system, for example from sensors.
  • the host processor can cause data that it generates in the course of the fulfillment of its functionality, for example actuation data for actuators, via the network structure of the data transmission system to other subscribers of the data transmission system.
  • an operating system is running, which coordinates the processes of various processes and tasks of the computer program to implement the functionality of the participant and controls.
  • the known host processors usually have their own internal or external clock, which is formed for example as a quartz and a clock signal for provides the host processor.
  • the clock signal is independent of other external clock signals used, for example, to synchronize the data transmission system to the global time base.
  • the operating system and the computer program running on the host processor or the processes and tasks of the computer program are synchronized to the clock signal of the internal or external clock generator.
  • Both the internal and the external clock generator of the host processor are stand-alone clock signals with their own time base, which is independent of the global time base to which all components of the data transmission system are synchronized.
  • storage elements are provided, are written to the data that has arrived either via the data transmission system for further processing by the host processor or the host processor for transmission over the data transmission system has been made available.
  • the data stored there is then retrieved from the memory element as required by the host processor for further processing or by a communication controller of the data transmission system for transmission via the network structure. Since the data is stored in the memory elements and the data is fetched from the memory elements on the basis of different cycle times, the lack of synchronization between the data transmission system and the host processor can lead to relatively long latencies.
  • the time delays in the transfer of data between the host processor and the data transmission system is particularly disadvantageous for event-driven data transmission, since the data transmission and the subsequent In this case, processing of the transmitting data in the host processor is the result of a particular event and should typically trigger a particular function within a certain period of time in response to that event. Due to the lack of synchronization between the host processor and the data transmission system, a delayed or even too late triggering of the function of the subscriber in response to the event may occur.
  • DE 103 40 165 A1 discloses a method and a device for connecting sensors or actuators to a bus system. It is proposed to synchronize at least one of several phases of signal processing in the sensor or the actuator with the timing of the bus system. In particular, it is proposed that the sensor or actuator be global
  • Timebase of the bus system is synchronized.
  • the sensors and actuators known from this document have a logic via which they are connected to the bus can participate.
  • the known sensors and actuators have means for sensor signal processing in different fast cycles.
  • the sensors and actuators however, have no processor with an operating system running on it for realizing their intended functionality.
  • the sensors and actuators are the simplest and most primitive form of subscribers of a data transmission system that can be relatively easily connected to the data transmission system and synchronized to the global time base.
  • the present invention based on the object to design the transfer of data between a processor of a subscriber of a data transmission system and the data transmission system such and further that even in cases where the subscriber is relatively complex and complex in which the subscriber in particular has a processor on which an operating system is executable, a simple and reliable synchronization of the operating system time base to the global time base of the data transmission system is possible.
  • the present invention is intended to reduce the latency in the data transfer between the host processor and the data transmission system and to increase the timeliness and the simultaneity of the data transfer significantly.
  • the operating system time base of the subscriber processor at least before a data transfer to the global time base of Data transmission system is synchronized and provided by a communication controller of the subscriber to the global time base of the data transmission system synchronous synchronization clock for the synchronization of the operating system time base.
  • the present invention is therefore based on a timed data transmission system in which data, for example, the FlexRay protocol, the TTCAN (Time Triggered Controller Area Network) protocol, the TTP / C (Time Triggered Protocol Class C) protocol or a be transferred to any other timed protocol.
  • data for example, the FlexRay protocol, the TTCAN (Time Triggered Controller Area Network) protocol, the TTP / C (Time Triggered Protocol Class C) protocol or a be transferred to any other timed protocol.
  • the FlexRay protocol it is not limited to the FlexRay protocol or a FlexRay data transmission system, but can readily be used in other time-controlled protocols or time-controlled data transmission systems.
  • time base of the operating system of the host processors is synchronized by an external hardware unit and not as usual via the execution of software on the global time base of the data transmission system. This is usually done by reading out time information in registers, comparing the time information with the current time base, determining correction values and writing the correction values to corresponding registers for the actual adjustment of the time base of the operating system.
  • it is unnecessary to cyclically repeating in the prior art effort for the query of the current time base and the review of whether even a synchronization of the operating system time base on the time base of the data transmission system is required. Rather, in the invention in any case synchronized at regular times.
  • the data transmission system comprises a plurality of subscribers, which are connected via communication controllers to a communication connection of a network structure of the data transmission system.
  • the term network structure includes both passive and active devices. Examples for this are: Trunks, passive stars, active stars, level converters, transceivers, etc.
  • the network structure extends between a coding unit of a transmitting subscriber, which transmits data coded in one signal to the data bus for transmission to another subscriber, and a decoding unit of a receiving party that takes the transmitted signal from the network structure or the connection line.
  • Some of the subscribers of the data transmission system are each assigned at least one subscriber processor, which is also referred to as a host processor.
  • a host processor runs an operating system, which is designed in particular as a multi-tasking operating system.
  • the subscriber's communication controller provide a synchronization clock signal that is synchronous with the global time base of the data transmission system.
  • the communication controller as part of the data transmission system thus has means by which a synchronization clock for the synchronization of the operating system time base can be provided.
  • the means for generating the synchronization clock can also be arranged anywhere outside the communication controller. It is conceivable, for example, an arrangement of the means in a microcontroller of the subscriber.
  • the synchronization clock is synchronous with the global time base of the data transmission system to which the communication Controller is synchronized as part of the data transmission system anyway.
  • the operating system time base is then synchronized to the synchronization clock of the communication controller.
  • the operating system time base can be easily and reliably synchronized to the global time base of the communication system.
  • the processing clock of the host processor, but in particular the working clock, with the data provided by the host processor for the data transmission system and retrieved from the data transmission system, can thus to the clock of the
  • Data transmission system to be adapted. In this way latencies can be reduced and the timeliness and simultaneity in the data transmission system increased.
  • Data transfer system is performed by triggering a scheduler with the provided by the communication controller synchronization clock. This is preferably done by triggering an interrupt for calling the scheduler for the bus-synchronous tasks of the running on the host processor operating system. In a decision as to whether or not a correction of the time base of the operating system is required or not, as required in the prior art, can be dispensed with in the invention.
  • a data bus synchronous clock for the synchronization of the operating system is provided.
  • the required effort for the synchronization is significantly reduced and it is also possible to synchronize complex and complex participants, for example with a host processor and an operating system running on it, to the global time base of the data transmission system.
  • the invention provides the following advantages over the prior art: a) Elimination of the required software portion for the synchronization of the operating system time base to the global time base;
  • Figure 1 shows an inventive data transmission system according to a preferred embodiment
  • FIG. 2 shows the basic principle for activation of tasks by an operating system on a host processor of a subscriber according to the prior art
  • FIG. 3 illustrates the basic principle for activating tasks by an operating system on a host processor of a subscriber according to a prior art according to a first preferred embodiment of the present invention
  • Figure 4 illustrates the basic principle for activating tasks by an operating system on a host processor of a prior art subscriber according to a second preferred embodiment of the present invention.
  • the communication between different subscribers of such a data transmission system takes place more and more via a bus system.
  • the communication traffic on the bus system, access and reception mechanisms, as well as error handling are regulated by a protocol.
  • a well-known protocol is, for example, the FlexRay protocol, which is currently based on the FlexRay protocol specification v2.1. FlexRay is a fast, deterministic and fault-tolerant bus system, especially for use in motor vehicles.
  • the FlexRay protocol operates on the principle of Time Division Multiple Access (TDMA), whereby the participants or the messages to be transmitted are assigned fixed time slots in which they have exclusive access to the TDMA).
  • TDMA Time Division Multiple Access
  • FlexRay communicates via one or two physically separate lines with a maximum data rate of 10 Mbit / sec. Of course, FlexRay can also be operated at lower data rates.
  • the two channels correspond to the physical layer, in particular the so-called OSI (Open System Architecture) layer model. These are mainly used for the redundant and thus fault-tolerant transmission of messages, but can also transmit different messages, which would then double the data rate. It is also conceivable that the transmitted signal results from the difference between the two signals transmitted via the lines as a difference signal.
  • the signal transmission via the physical layer can be done electrically, optically or in any other way.
  • the subscribers in the communication network need a common time base, the so-called global time.
  • synchronization messages are transmitted in the static part of the cycle, whereby the local clock time of the users is corrected using a special algorithm according to the FlexRay specification in such a way that all local clocks synchronize to a virtual global clock.
  • TTCAN Time Triggered Controller Area Network
  • TTP / C Time Triggered Protocol Class C
  • a data transmission system for transmitting data coded in signals according to the FlexRay protocol, in particular according to the FlexRay specification v2.1, is designated in its entirety by the reference numeral 1.
  • the data transmission system 1 comprises a network structure 2, which may be formed more or less complex and passive components (for example, supply lines, chokes, resistors, passive stars, etc.) and / or active components (for example transceiver unit ), Communication controllers, active stars, etc.).
  • passive components for example, supply lines, chokes, resistors, passive stars, etc.
  • active components for example transceiver unit
  • Communication controllers for example transceiver unit
  • Participants 3, 4, 5 according to the present invention underlying definition of the term "data transmission system” partially to the data transmission system. 1 belong and partly outside of the data transmission system 1 lie. The latter applies in particular to processors 6 of the subscribers 3, 4, 5, which are also referred to as host processors 6. In each case an operating system runs on the host processors 6, which coordinates processes and / or tasks of likewise running on the processors 6 computer programs.
  • the corresponding subscriber 3, 4, 5 fulfill its intended functionality.
  • This functionality can be, for example, the control of a braking intervention on a wheel of a motor vehicle.
  • the host processor 6 is provided with different operating variables, for example a wheel speed, a vehicle speed, a yaw rate of the vehicle or others, via input terminals 7 of the subscribers 3, 4, 5.
  • driving signals for example for a hydraulic brake cylinder or an electric motor for activating the wheel brake, generated and the actuators via output terminals 8 of Participants 3, 4, 5 provided.
  • a communication controller 9 of the subscribers 3, 4, 5 is to be associated with the data transmission system 1 according to the present invention.
  • data provided by the host processor 6 as part of the processing of the computer program are forwarded to the network structure 2 for data transmission to other subscribers.
  • the data received from the host processor 6 via a data line 10 must first be brought into the correct format according to the protocol specification used, for example the FlexRay protocol specification v2.1.
  • the formatted data are then transferred to the network structure 2 for data transmission.
  • data transmitted via the network structure 2 can be fetched by the communication controller 9 and transferred via the data line 10 to the host processor 6 for further processing.
  • All components of the data transmission system 1 are - as already mentioned above - synchronized to a common time base, the so-called global time base of the data transmission system 1. This is necessary to enable deterministic accesses to the network structure 2 for data transmission by the various subscribers 3, 4, 5 without collisions and latencies.
  • the host processors 6 also operate at predetermined clock rates.
  • the clock rates of the host processors 6 of the various subscribers 3, 4, 5 are completely independent of one another and also independent of the clock rate of the data transmission system 1 in the case of data transmission systems known from the prior art.
  • This independence of the host processors 6 or of the time base on the Host processors 6 running operating systems from the global time base of the data transmission system 1 is irrelevant, as long as the operating system on the one hand and the data transmission system 1 on the other hand work in parallel, with no contact points side by side.
  • the lack of synchronization leads to considerable disadvantages.
  • the provision of data by the communication controller 9 or the host processor 6 and the fetching of the data by the host processor 6 and the communication controller 9 are not coordinated. This can lead to latencies in the overall system. In addition, requirements for the timeliness and the simultaneity of the data transmission between the host processors 6 of two different subscribers of the data transmission system 1 can not be guaranteed.
  • Timebase of the data transmission system 1 is synchronized.
  • the communication controllers 9 of the participants 3, 4, 5 means 11 for providing a synchronous clock synchronous to the global time base of the data transmission system 1 is provided.
  • the synchronization clock is applied to the host processor 6 via a synchronization line 12.
  • the host processors 6 have an input pin 13 to which the synchronization line 12 is connected and the synchronization clock of the means 11 of the communication controller 9 is applied.
  • the host processors 6 no longer receive their clock signal, on the basis of which the operating system's time base is defined, from an internal or external clock whose clock signal is completely independent of the time base of the data transmission system 1, but rather from the additional resources provided 11, the communication controller 9.
  • the means 11 act as clocks for the host processors 6 and provide the host processors 6 a synchronization clock for the synchronization of the operating system time base, which runs synchronously to the global time base of the data transmission system 1.
  • the data transmission system 1 has the advantage that latencies in the transfer of data between the host processor 6 and the communication controller 9 of a subscriber 3, 4, 5 can be reduced to a minimum.
  • the data can be transferred in good time and at the same time, or at least quasi-simultaneously.
  • the details of the synchronization of the operating system time base to the global time base of the data transmission system 1 are explained in more detail below with reference to FIGS. 2 to 4.
  • FIG. 2 shows a known from the prior art basic concept for task activation. As a rule, the tasks are set to the state "ready" by one or more schedulers 20, 21.
  • a time scheduler (so-called timer scheduler) 20 is for the tasks of the computer program to be activated periodically, as well as an event Scheduler 21, which is assigned to the tasks of the computing power of the host processor 6, is decided by a dispatcher 22. Each scheduler run is followed by a dispatcher run. Which of the tasks at which time in the state "active" are brought.
  • the reference numeral 23 denotes a timer (so-called timer) of a known from the prior art host processor 6.
  • the timer 23 provides the time scheduler 20 with a trigger signal 24.
  • the known host processor 6 has different input ports 7 in the form of a "Port A"
  • Terminal 25 and an "A / D" terminal 26 of an analog-to-digital converter 26 At these input terminals 25, 26, events 27, 28 occurring at a particular time t can occur or occur Events 27, 28 are assigned certain tasks, which are brought by the event scheduler 21 in the state "ready". The dispatcher 22 then also switches the pending event-controlled tasks to the "active" state at the appropriate time.At the output of the dispatcher 22 it can be seen how the computing power of the host processor is allocated to the various tasks.
  • FIG. 3 shows the basic concept for task activation in a host processor 6 according to a first exemplary embodiment of the present invention.
  • the means 11 of the communication controller 9 serve as a timer and provide the synchronization scheduler 24 via the synchronization line 12 to the time scheduler 20, which corresponds to the global time base of the data transmission system 1 (which also includes the Communication controller 9 is synchronized) is synchronous.
  • the time scheduler 20 in the time frame is located in the operating system at the Even if the eventual tasks are "dynamic" or “static” in Figure 3, they can be timed by the scheduler 20 in the predetermined time cycle of the task most frequently repeated in the operating system (for example, 2 ms) in the state "ready".
  • the event scheduler 21 merely serves to switch the event-controlled tasks into the "ready" state.
  • periodic tasks are coordinated via the time scheduler 20 and bussynchronous tasks via the event scheduler 21.
  • an additional connection line 29 is provided between the communication controller 9 and the event scheduler 21 of the host processor 6. Via the line 29, the communication controller 9 notifies the event scheduler 21 of the times t at which event-controlled tasks, for example "after dynamic” or, for example, "after static” should be started. These are the bus synchronous tasks that start synchronously with the synchronization clock 24.
  • the bus-synchronous tasks "after dynamic" correspond, for example, to a task for reading in and forwarding a wheel speed, for example every 210 ⁇ s, that is to say also between the time clock corresponding to the shortest repetition rate of the tasks in the operating system (for example 2 ms), but in any case synchronously with the In the embodiment shown in FIG. 4, the bus-synchronous event-controlled tasks can thus be started not only in the time clock of the shortest repetition rates of the periodic tasks (for example 2 ms) but also in between (for example after 210 ⁇ s). With the present invention, it is ensured that the accesses of the host processor 6 or of the application in the form of the computer program running on the host processor 6 take place deterministically. According to the invention, the time base of the operating systems of the host processors 6 of the participants 3, 4, 5 connected to the network structure 2 (or the data bus)
  • the clock for the time scheduler 20 is provided.
  • the internal structure of the circuit part 11 ensures that the clock is synchronous with the clock of the data bus.
  • the circuit part 11 has the possibility of being realized by software or hardware or in combination of software and hardware in the communication controller 9 or a processor, for example in the form of a state machine (so-called state machine) of the communication controller 9. This makes it possible, for example, to vary the ratio between the clock of the data bus and the synchronization clock 24 for controlling the scheduler 20, 21 and to specify any desired.
  • the setting of the ratio can be done, for example, via the writing of registers in the communication controller 9 or in another suitable manner.
  • the call of the time scheduler 20 takes place in a periodic interrupt routine of a timer 23 (see FIG. 2).
  • This call now takes place (compare FIGS. 3 and 4) in the interrupt routine, which is initiated by the synchronization clock 24 of the additional circuit part 11.
  • a common start time of the time scheduler 20 and the bus cycle can be achieved either by software or via a communication controller interrupt.
  • Communication Controller 9 provides information about bus time.
  • the advantage is that no hardware expansion of the host processor 6 is required.
  • a disadvantage is an increased communication effort between the communication controller 9 and the host processor 6.
  • the realization by means of communication controller interrupt triggered by the start of the bus cycle it is also advantageous that no hardware extension of the host Processor 6 is required.
  • the disadvantage is that the additional interrupt routine must be processed.
  • the additional circuit part 11 could also be arranged outside the communication controller 9.
  • the circuit part 11 may also have another Timer (not shown), which provides the synchronization clock then substitute, if the data bus and thus the global time base is temporarily unavailable.
  • the circuit part 11 must ensure a safe change between bus-synchronous and timer-controlled clock for this purpose. It is also conceivable to extend the circuit part 11 such that information (for example register values, input pin 13, etc.) for securing a common start time of the scheduler 20, 21 and a bus cycle is additionally available.
  • the start of the bus-synchronous tasks can be carried out either via the time scheduler 20 or via the event scheduler 21.
  • the time scheduler 20 If it takes place via the time scheduler 20, this has the advantage that the tasks are planned via the operating system. In addition, no further code and no additional interrupt call is required. The disadvantage, however, is that the starting times of the tasks are not arbitrary selectable (the time frame is given by the clock of the task). In addition, an additional effort is required to synchronize the time scheduler 20 to the bus cycle (start time). If the start of the bus-synchronous tasks is performed by the event scheduler, this has the advantage that the starting times of the tasks can be selected as desired (also between the clock of the tasks). The disadvantage, however, is that an additional interrupt routine is required.
  • a change of the initialization software is required. This change can be identified by analyzing the initialization code and can be detected on the product. Similarly, the design of a host processor 6 and / or a communication controller 9 must be modified in the manner described above.

Abstract

The invention relates to a method for transferring data between a data transmission system (1) and a processor (6) of a subscriber (3, 4, 5) of the data transmission system (1). All components (2, 9) of the data transmission system (1) are synchronized with a common global time base. The operating system time base of the subscriber processor (6) is synchronized with the global time base of the data transmission system (1). In order to make it possible to synchronize the operating system time base with the global time base even in complex data transmission systems (1), it is proposed that the operating system time base of the subscriber processor (6) is synchronized with the global time base of the data transmission system (1) at least before data are transferred and a synchronization clock (24) which is in synchronism with the global time base of the data transmission system (1) and is intended to synchronize the operating system time base is provided for this purpose. This synchronization clock (24) is provided by a suitable means (11) which is implemented using hardware and/or software. The invention also relates to a data transmission system (1) for implementing the method according to the invention. In this case, the synchronization clock (24) is provided by suitable means (11) of the communication controller (9) and is applied to the host processor (6) using a synchronization line (12).

Description

Beschreibungdescription
Titeltitle
Verfahren und Datenübertragungssystem zur Übergabe von Daten zwischen dem Datenübertragungssystem und einem Host- Prozessor eines Teilnehmers eines DatenübertragungssystemsMethod and data transmission system for transferring data between the data transmission system and a host processor of a subscriber of a data transmission system
Die vorliegende Erfindung betrifft ein Verfahren zur Übergabe von Daten zwischen einem zeitgesteuerten Datenübertragungssystem und einem Prozessor eines Teilnehmers des Datenübertragungssystems. Dabei werden alle Komponenten des Datenübertragungssystems auf eine gemeinsame globale Zeitbasis synchronisiert. Der Teilnehmer- Prozessor hat eine eigene Zeitbasis, die auch von einem auf dem Teilnehmer- Prozessor ablaufenden Betriebssystem benutzt wird. Die Erfindung betrifft außerdem ein Datenübertragungssystem mit mehreren Teilnehmern und einer Netzwerkstruktur zur Datenübertragung zwischen den Teilnehmern gemäß dem Oberbegriff des Anspruchs 10. Des Weiteren betrifft die vorliegende Erfindung einen Teilnehmer eines Datenübertragungssystems gemäß dem Oberbegriff des Anspruchs 14. Schließlich betrifft die Erfindung auch einen Kommunikations-Controller eines Teilnehmers eines Datenübertragungssystems gemäß dem Oberbegriff des Anspruchs 16.The present invention relates to a method for transferring data between a time-controlled data transmission system and a processor of a subscriber of the data transmission system. All components of the data transmission system are synchronized to a common global time base. The subscriber processor has its own time base which is also used by an operating system running on the subscriber processor. The invention further relates to a data transmission system with several subscribers and a network structure for data transmission between the subscribers. Furthermore, the present invention relates to a subscriber of a data transmission system according to the preamble of claim 14. Finally, the invention also relates to a communication controller a subscriber of a data transmission system according to the preamble of claim 16.
Stand der TechnikState of the art
Die Vernetzung von Steuergeräten, Sensorik und Aktuatorik mit Hilfe eines Kommunikationssystems und einer Kommunikationsverbindung bspw. in Form eines Bussystems hat in den letzten Jahren beim Bau von modernen Kraftfahrzeugen oder auch im Maschinenbau, insbesondere im Werkzeugmaschinenbereich, als auch in der Automatisierung drastisch zugenommen. Synergieeffekte durch Verteilung von Funktionen auf mehrere Steuergeräte können dabei erzielt werden. Man spricht hierbei von verteilten Systemen.The networking of control devices, sensors and actuators with the aid of a communication system and a communication link, for example in the form of a bus system has increased dramatically in recent years in the construction of modern motor vehicles or in mechanical engineering, especially in the machine tool sector, as well as in automation. Synergy effects through distribution of Functions on several control units can be achieved. This is called distributed systems.
Die Kommunikation zwischen verschiedenen Teilnehmern eines solchen Datenübertragungssystems findet mehr und mehr über ein Bussystems statt. Der Kommunikationsverkehr auf dem Bussystem, Zugriffs- und Empfangsmechanismen, sowie Fehlerbehandlung werden über ein Protokoll geregelt. Ein bekanntes Protokoll ist beispielsweise das FlexRay-Protokoll, wobei derzeit die FlexRay- Protokollspezifikation v2.1 zu Grunde liegt. Bei FlexRay handelt es sich um ein schnelles, deterministisches und fehlertolerantes Bussystem, insbesondere für den Einsatz in Kraftfahrzeugen. Das FlexRay-Protokoll arbeitet nach dem Prinzip des Time Division Multiple Access (TDMA), wobei den Teilnehmern bzw. den zu übertragenden Botschaften feste Zeitschlitze zugewiesen werden, in denen sie einen exklusiven Zugriff auf die Kommunikationsverbindung haben. Die Zeitschlitze wiederholen sich dabei in einem festgelegten Zyklus, so dass der Zeitpunkt, zu dem eine Botschaft über den Bus übertragen wird, exakt vorausgesagt werden kann und der Buszugriff deterministisch erfolgt.The communication between different subscribers of such a data transmission system takes place more and more via a bus system. The communication traffic on the bus system, access and reception mechanisms, as well as error handling are regulated by a protocol. A well-known protocol is, for example, the FlexRay protocol, which is currently based on the FlexRay protocol specification v2.1. FlexRay is a fast, deterministic and fault-tolerant bus system, especially for use in motor vehicles. The FlexRay protocol operates on the principle of Time Division Multiple Access (TDMA), whereby the subscribers or the messages to be transmitted are assigned fixed time slots in which they have exclusive access to the communication connection. The time slots are repeated in a fixed cycle, so that the time at which a message is transmitted over the bus, can be accurately predicted and the bus access is deterministic.
Um die Bandbreite für die Übertragung von Botschaften auf dem Bussystem optimal zu nutzen, unterteilt FlexRay den Zyklus in einen statischen und einen dynamischen Teil. Die festen Zeitschlitze befinden sich dabei im statischen Teil am Anfang eines Buszyklusses. Im dynamischen Teil werden die Zeitschlitze dynamisch vorgegeben. Darin wird nun der exklusive Buszugriff jeweils nur für eine kurze Zeit, für die Dauer mindestens eines sogenannten Minislots, ermöglicht. Nur wenn innerhalb eines Minislots ein Buszugriff erfolgt, wird der Zeitschlitz um die benötigte Zeit verlängert. Damit wird Bandbreite also nur verbraucht, wenn sie auch tatsächlich benötigt wird. Dabei kommuniziert FlexRay über eine oder zwei physikalisch getrennte Leitungen mit einer Datenrate von jeweils maximal 10 Mbit/sec. Selbstverständlich kann FlexRay aber auch mit niedrigeren Datenraten betrieben werden. Die beiden Kanäle entsprechen dabei der physikalischen Schicht, insbesondere des sogenannten OSI (Open System Interconnection) Schichtenmodells. Diese dienen hauptsächlich der redundanten und damit fehlertoleranten Übertragung von Botschaften, können jedoch auch unterschiedliche Botschaften übertragen, wodurch sich dann die Datenrate verdoppeln würde. Es ist auch denkbar, dass sich das über die Verbindungsleitungen übertragene Signal aus der Differenz von über die beiden Leitungen übertragenen Signalen ergibt. Die physikalische Schicht ist derart ausgestaltet, dass sie entweder eine elektrische oder eine optische Übertragung des oder der Signale über die Leitung(en) oder eine Übertragung auf anderem Wege ermöglicht.To make the most of the bandwidth used to transmit messages on the bus system, FlexRay divides the cycle into a static and a dynamic part. The fixed time slots are located in the static part at the beginning of a bus cycle. In the dynamic part, the time slots are specified dynamically. In this case, exclusive bus access is now only possible for a short time, for the duration of at least one so-called minislot. Only if a bus access occurs within a minislot, the time slot is extended by the required time. Thus, bandwidth is only consumed when it is actually needed. FlexRay communicates via one or two physically separate lines with a maximum data rate of 10 Mbit / sec. Of course, FlexRay can also be operated at lower data rates. The two channels correspond to the physical layer, in particular the so-called OSI (Open System Interconnection) layer model. These are mainly used for the redundant and thus fault-tolerant transmission of messages, but can transmit different messages, which would double the data rate. It is also conceivable that the signal transmitted via the connecting lines results from the difference of signals transmitted via the two lines. The physical layer is configured to enable either electrical or optical transmission of the signal (s) over the line (s) or transmission by other means.
Um synchrone Funktionen zu realisieren und den Datendurchsatz durch kleine Abstände zwischen zwei Botschaften zu optimieren, benötigen die Teilnehmer in dem Kommunikationsnetzwerk eine gemeinsame Zeitbasis, die sogenannte globale Zeit. Für die Uhrensynchronisation werden Synchronisationsnachrichten im statischen Teil des Zyklus übertragen, wobei mit Hilfe eines speziellen Algorithmus entsprechend der FlexRay-Spezifikation die lokale Uhrzeit der Teilnehmer so korrigiert wird, dass alle lokalen Uhren zu einer virtuellen globalen Uhr synchron laufen.In order to realize synchronous functions and to optimize the data throughput by small distances between two messages, the subscribers in the communication network need a common time base, the so-called global time. For clock synchronization, synchronization messages are transmitted in the static part of the cycle, whereby the local clock time of the users is corrected using a special algorithm according to the FlexRay specification in such a way that all local clocks synchronize to a virtual global clock.
Den Teilnehmern des Datenübertragungssystems sind Prozessoren zugeordnet, die als Teilnehmer- oder Host- Prozessoren bezeichnet werden. Auf diesen Prozessoren läuft ein Computerprogramm ab, durch das es dem Teilnehmer möglich wird, eine ihm zugeordnete Funktionalität, beispielsweise eine Steuer- und/oder Regelungsfunktion, zu erfüllen. Zur Erfüllung seiner Funktionalität kann der Host- Prozessor von anderen Teilnehmern des Datenübertragungssystems, beispielsweise von Sensoren, über die Netzwerkstruktur empfangene Daten weiter verarbeiten. Ebenso kann der Host- Prozessor ein Versenden von Daten, die er im Rahmen der Erfüllung seiner Funktionalität generiert, beispielsweise von Ansteuerdaten für Aktoren, über die Netzwerkstruktur des Datenübertragungssystems an andere Teilnehmer des Datenübertragungssystems veranlassen.The subscribers of the data transmission system are assigned processors, which are referred to as subscriber or host processors. A computer program runs on these processors, by means of which the subscriber is able to fulfill a functionality assigned to him, for example a control and / or regulating function. To fulfill its functionality, the host processor can further process data received via the network structure from other subscribers of the data transmission system, for example from sensors. Likewise, the host processor can cause data that it generates in the course of the fulfillment of its functionality, for example actuation data for actuators, via the network structure of the data transmission system to other subscribers of the data transmission system.
Auf den Host- Prozessoren läuft ein Betriebssystem ab, das die Abläufe verschiedener Prozesse und Tasks des Computerprogramms zur Realisierung der Funktionalität des Teilnehmers koordiniert und steuert. Nach dem Stand der Technik verfügen die bekannten Host- Prozessoren üblicherweise über einen eigenen internen oder externen Taktgeber, der beispielsweise als ein Quarz ausgebildet ist und der ein Taktsignal für den Host- Prozessor zur Verfügung stellt. Das Taktsignal ist unabhängig von anderen externen Taktsignalen, die beispielsweise zur Synchronisation des Datenübertragungssystems auf die globale Zeitbasis benutzt werden. Das Betriebssystem und das auf dem Host- Prozessor ablaufende Computerprogramm beziehungsweise die Prozesse und Tasks des Computerprogramms sind auf das Taktsignal des internen oder externen Taktgenerators synchronisiert.On the host processors, an operating system is running, which coordinates the processes of various processes and tasks of the computer program to implement the functionality of the participant and controls. In the prior art, the known host processors usually have their own internal or external clock, which is formed for example as a quartz and a clock signal for provides the host processor. The clock signal is independent of other external clock signals used, for example, to synchronize the data transmission system to the global time base. The operating system and the computer program running on the host processor or the processes and tasks of the computer program are synchronized to the clock signal of the internal or external clock generator.
Sowohl der interne als auch der externe Taktgenerator des Host- Prozessors sind eigenständige Taktsignale mit einer eigenen Zeitbasis, die unabhängig von der globalen Zeitbasis ist, auf die sämtliche Komponenten des Datenübertragungssystems synchronisiert sind. Das bedeutet also, dass die Host- Prozessoren der Teilnehmer eines Datenübertragungssystems sowohl zueinander als auch bezüglich des Datenübertragungssystems nicht synchronisiert arbeiten. Aus diesem Grund sind zur Übergabe von Daten zwischen einem Datenübertragungssystem und einem Host- Prozessor üblicherweise Speicherelemente vorgesehen, in die Daten geschrieben werden, die entweder über das Datenübertragungssystem zur Weiterverarbeitung durch den Host- Prozessor angekommen sind oder die von dem Host- Prozessor zur Übermittlung über das Datenübertragungssystem zur Verfügung gestellt wurden. Aus dem Speicherelement werden die dort abgelegten Daten dann bei Bedarf von dem Host- Prozessor zur Weiterverarbeitung beziehungsweise von einem Kommunikations- Controller des Datenübertragungssystems zur Übermittlung über die Netzwerkstruktur abgeholt. Da das Ablegen der Daten in den Speicherelementen und das Abholen der Daten aus den Speicherelementen auf Grundlage unterschiedlicher Taktzeiten erfolgt, kann es auf Grund der fehlenden Synchronisation zwischen Datenübertragungssystem und Host- Prozessor zu relativ langen Latenzzeiten kommen. Darüber hinaus sindBoth the internal and the external clock generator of the host processor are stand-alone clock signals with their own time base, which is independent of the global time base to which all components of the data transmission system are synchronized. This means that the host processors of the subscribers of a data transmission system are not synchronized both with respect to one another and with respect to the data transmission system. For this reason, to transfer data between a data transmission system and a host processor usually storage elements are provided, are written to the data that has arrived either via the data transmission system for further processing by the host processor or the host processor for transmission over the data transmission system has been made available. The data stored there is then retrieved from the memory element as required by the host processor for further processing or by a communication controller of the data transmission system for transmission via the network structure. Since the data is stored in the memory elements and the data is fetched from the memory elements on the basis of different cycle times, the lack of synchronization between the data transmission system and the host processor can lead to relatively long latencies. In addition, are
Rechtzeitigkeit der Datenübertragung sowie Gleichzeitigkeit oder Quasi-Gleichzeitigkeit der Datenablage in dem Speicherelement und der Datenentnahme aus dem Speicherelement in keinster Weise gewährleistet.Timely data transmission as well as simultaneity or quasi-simultaneity of the data storage in the memory element and the data extraction from the memory element guaranteed in any way.
Die Zeitverzögerungen in der Übergabe von Daten zwischen dem Host- Prozessor und dem Datenübertragungssystem ist insbesondere für eine ereignisgesteuerte Datenübertragung von Nachteil, da die Datenübertragung und die anschließende Verarbeitung der übertragenden Daten in dem Host- Prozessor in diesem Fall das Ergebnis eines bestimmten Ereignisses ist und in der Regel als Reaktion auf dieses Ereignis innerhalb einer bestimmten Zeitdauer eine bestimmte Funktion auslösen sollte. Auf Grund der fehlenden Synchronisation zwischen Host- Prozessor und Datenübertragungssystem kann es zu einem verspäteten oder gar zu einem zu späten Auslösen der Funktion des Teilnehmers als Reaktion auf das Ereignis kommen.The time delays in the transfer of data between the host processor and the data transmission system is particularly disadvantageous for event-driven data transmission, since the data transmission and the subsequent In this case, processing of the transmitting data in the host processor is the result of a particular event and should typically trigger a particular function within a certain period of time in response to that event. Due to the lack of synchronization between the host processor and the data transmission system, a delayed or even too late triggering of the function of the subscriber in response to the event may occur.
Aus dem Stand der Technik ist es auch bekannt, vor jeder Datenübergabe zwischen dem Datenübertragungssystem und dem Host- Prozessor eines Teilnehmers, die Betriebssystem-Zeitbasis vorzugsweise jedes Mal auf die globale Zeitbasis des Datenübertragungssystems zu synchronisieren, indem die nachfolgenden Schritte durchlaufen werden:It is also known from the prior art, prior to each data transfer between the data transfer system and the host processor of a subscriber, to synchronize the operating system time base to the global time base of the data transfer system each time by following the steps below:
a) Abfrage zwischen dem Host- Prozessor und dem Kommunikations-Controller bezüglich des aktuellen Bustaktes des Datenübertragungssystems;a) interrogation between the host processor and the communication controller with respect to the current bus clock of the data transmission system;
b) Ermittlung der Abweichung zur Betriebssystem -Zeitbasis und der erforderlichen Korrekturwerte; undb) determining the deviation from the operating system time base and the required correction values; and
c) Korrektur der Zeitbasis.c) Correction of the time base.
Die Synchronisation der Betriebssystems- Zeitbasis jedes Mal vor einer Datenübergabe ist zeit- und rechenintensiv. Insbesondere führen die o. g. Schritte a) und b) zu einem erheblichen Zeit- und Rechenaufwand für die Synchronisation.The synchronization of the operating system time base each time before a data transfer is time-consuming and computationally intensive. In particular, the o. G. Steps a) and b) at a considerable time and computational effort for the synchronization.
Aus der DE 103 40 165 Al ist ein Verfahren und eine Vorrichtung zur Anbindung von Sensoren oder Aktoren an ein Bus-System bekannt. Dabei wird vorgeschlagen, mindestens eine von mehreren Phasen einer Signalverarbeitung in dem Sensor beziehungsweise dem Aktor mit dem Zeittakt des Bus-Systems zu synchronisieren. Insbesondere wird vorgeschlagen, dass der Sensor oder Aktor auf eine globaleDE 103 40 165 A1 discloses a method and a device for connecting sensors or actuators to a bus system. It is proposed to synchronize at least one of several phases of signal processing in the sensor or the actuator with the timing of the bus system. In particular, it is proposed that the sensor or actuator be global
Zeitbasis des Bus-Systems synchronisiert wird. Die aus dieser Druckschrift bekannten Sensoren und Aktoren verfügen über eine Logik, über die sie am Busverkehr teilnehmen können. Darüber hinaus verfügen die bekannten Sensoren und Aktoren über Mittel zur Sensorsignalverarbeitung in unterschiedlich schnellen Takten. Die Sensoren und Aktoren weisen jedoch keinen Prozessor mit einem darauf ablaufenden Betriebssystem zur Realisierung der ihnen zugedachten Funktionalität auf. Bei den Sensoren und Aktoren handelt es sich um die einfachste und primitivste Form von Teilnehmern eines Datenübertragungssystems, die auf relativ einfache Weise an das Datenübertragungssystem angeschlossen und auf die globale Zeitbasis synchronisiert werden können.Timebase of the bus system is synchronized. The sensors and actuators known from this document have a logic via which they are connected to the bus can participate. In addition, the known sensors and actuators have means for sensor signal processing in different fast cycles. The sensors and actuators, however, have no processor with an operating system running on it for realizing their intended functionality. The sensors and actuators are the simplest and most primitive form of subscribers of a data transmission system that can be relatively easily connected to the data transmission system and synchronized to the global time base.
Bei komplexeren Teilnehmern, die beispielsweise über einen Host- Prozessor verfügen, auf dem ein Betriebssystem, vorzugsweise eine multitaskingfähiges Betriebssystem, abläuft, ist das Anbinden des Host- Prozessors an das Datenübertragungssystem und die Synchronisation der Betriebssystem-Zeitbasis und der globalen Zeitbasis des Datenübertragungssystems wesentlich aufwändiger und komplizierter.For more complex users who have, for example, a host processor running an operating system, preferably a multi-tasking operating system, attaching the host processor to the data transfer system and synchronizing the operating system time base and the global time base of the data transfer system is significantly more expensive and more complicated.
Offenbarung der ErfindungDisclosure of the invention
Ausgehend von dem beschriebenen Stand der Technik liegt der vorliegenden Erfindung die Aufgabe zu Grunde, die Übergabe von Daten zwischen einem Prozessor eines Teilnehmers eines Datenübertragungssystems und dem Datenübertragungssystem derart auszugestalten und weiterzubilden, dass selbst in Fällen, in denen der Teilnehmer relativ aufwändig und komplex aufgebaut ist, in denen der Teilnehmer insbesondere einen Prozessor aufweist, auf dem ein Betriebssystem ablauffähig ist, eine einfache und zuverlässige Synchronisation der Betriebssystem-Zeitbasis auf die globale Zeitbasis des Datenübertragungssystems möglich ist. Insgesamt soll mit der vorliegenden Erfindung die Latenzzeit bei der Datenübergabe zwischen Host- Prozessor und Datenübertragungssystem verringert und die Rechtzeitigkeit sowie die Gleichzeitigkeit der Datenübergabe deutlich erhöht werden.Based on the described prior art, the present invention based on the object to design the transfer of data between a processor of a subscriber of a data transmission system and the data transmission system such and further that even in cases where the subscriber is relatively complex and complex in which the subscriber in particular has a processor on which an operating system is executable, a simple and reliable synchronization of the operating system time base to the global time base of the data transmission system is possible. Overall, the present invention is intended to reduce the latency in the data transfer between the host processor and the data transmission system and to increase the timeliness and the simultaneity of the data transfer significantly.
Zur Lösung dieser Aufgabe wird ausgehend von dem Verfahren der eingangs genannten Art vorgeschlagen, dass die Betriebssystem-Zeitbasis des Teilnehmer- Prozessors zumindest vor einer Datenübergabe auf die globale Zeitbasis des Datenübertragungssystems synchronisiert wird und von einem Kommunikations- Controller des Teilnehmers ein zu der globalen Zeitbasis des Datenübertragungssystems synchroner Synchronisationstakt für die Synchronisation der Betriebssystem-Zeitbasis bereitgestellt wird.To solve this problem is proposed starting from the method of the type mentioned that the operating system time base of the subscriber processor at least before a data transfer to the global time base of Data transmission system is synchronized and provided by a communication controller of the subscriber to the global time base of the data transmission system synchronous synchronization clock for the synchronization of the operating system time base.
Die vorliegende Erfindung geht also von einem zeitgesteuerten Datenübertragungssystem aus, in dem Daten beispielsweise nach dem FlexRay- Protokoll, nach dem TTCAN (Time Triggered Controller Area Network)-Protokoll, nach dem TTP/C (Time Triggered Protocol Class C)-Protokoll oder einem beliebig anderen zeitgesteuerten Protokoll übertragen werden. Obwohl die Erfindung im Folgenden beispielhaft anhand des FlexRay-Protokolls erläutert wird, ist sie auf das FlexRay- Protokoll beziehungsweise ein FlexRay-Datenübertragungssystem nicht beschränkt, sondern kann ohne weiteres auch in anderen zeitgesteuerten Protokollen beziehungsweise zeitgesteuerten Datenübertragungssystemen eingesetzt werden.The present invention is therefore based on a timed data transmission system in which data, for example, the FlexRay protocol, the TTCAN (Time Triggered Controller Area Network) protocol, the TTP / C (Time Triggered Protocol Class C) protocol or a be transferred to any other timed protocol. Although the invention is explained below by way of example with reference to the FlexRay protocol, it is not limited to the FlexRay protocol or a FlexRay data transmission system, but can readily be used in other time-controlled protocols or time-controlled data transmission systems.
Ein wichtiger Aspekt der Erfindung besteht darin, dass die Zeitbasis des Betriebssystems der Host- Prozessoren durch eine externe Hardware- Einheit und nicht wie üblich über die Abarbeitung von Software auf die globale Zeitbasis des Datenübertragungssystems synchronisiert wird. Dies erfolgt in der Regel über das Auslesen von Zeitinformationen in Registern, dem Vergleichen der Zeitinformationen mit der aktuellen Zeitbasis, dem Ermitteln von Korrekturwerten und dem Schreiben der Korrekturwerte in entsprechende Register für die eigentliche Anpassung der Zeitbasis des Betriebssystems. Dadurch erübrigt sich ein sich im Stand der Technik zyklisch zu wiederholender Aufwand für die Abfrage der aktuellen Zeitbasis und die Überprüfung, ob überhaupt eine Synchronisation der Betriebssystem-Zeitbasis auf die Zeitbasis des Datenübertragungssystems erforderlich ist. Vielmehr wird bei der Erfindung auf jeden Fall zu regelmäßigen Zeitpunkten synchronisiert.An important aspect of the invention is that the time base of the operating system of the host processors is synchronized by an external hardware unit and not as usual via the execution of software on the global time base of the data transmission system. This is usually done by reading out time information in registers, comparing the time information with the current time base, determining correction values and writing the correction values to corresponding registers for the actual adjustment of the time base of the operating system. As a result, it is unnecessary to cyclically repeating in the prior art effort for the query of the current time base and the review of whether even a synchronization of the operating system time base on the time base of the data transmission system is required. Rather, in the invention in any case synchronized at regular times.
Das Datenübertragungssystem umfasst mehrere Teilnehmer, die über Kommunikations-Controller an eine Kommunikationsverbindung einer Netzwerkstruktur des Datenübertragungssystems angeschlossen sind. Der Begriff der Netzwerkstruktur umfasst sowohl passive als auch aktive Bauelemente. Beispiele hierfür sind: Verbindungsleitungen, passive Sterne, aktive Sterne, Pegelwandler, Sende- Empfangs- Einheiten (sogenannte Transceiver), etc. Die Netzwerkstruktur erstreckt sich zwischen einer Kodiereinheit eines sendenden Teilnehmers, der in einem Signal codierte Daten an den Datenbus zur Übermittlung an einen anderen Teilnehmer übergibt, und einer Dekodiereinheit eines empfangenden Teilnehmers, der das übermittelte Signal von der Netzwerkstruktur beziehungsweise der Verbindungsleitung nimmt.The data transmission system comprises a plurality of subscribers, which are connected via communication controllers to a communication connection of a network structure of the data transmission system. The term network structure includes both passive and active devices. Examples for this are: Trunks, passive stars, active stars, level converters, transceivers, etc. The network structure extends between a coding unit of a transmitting subscriber, which transmits data coded in one signal to the data bus for transmission to another subscriber, and a decoding unit of a receiving party that takes the transmitted signal from the network structure or the connection line.
Einigen der Teilnehmern des Datenübertragungssystems ist jeweils mindestens ein Teilnehmer-Prozessor zugeordnet, der auch als Host- Prozessor bezeichnet wird. Auf dem Host- Prozessor läuft ein Betriebssystem ab, das insbesondere als ein multitaskingfähiges Betriebssystem ausgebildet ist.Some of the subscribers of the data transmission system are each assigned at least one subscriber processor, which is also referred to as a host processor. On the host processor runs an operating system, which is designed in particular as a multi-tasking operating system.
Erfindungsgemäß wird nun vorgeschlagen, nicht nur einen Teil der Verarbeitungsfunktionen des Teilnehmers auf die globale Zeitbasis des Datenübertragungssystems zu synchronisieren, sondern die gesamte Betriebssystem - Zeitbasis und damit auch alle auf dem Host- Prozessor ablaufenden Verarbeitungsfunktionen, Prozesse und Tasks auf die globale Zeitbasis des Datenübertragungssystems zu synchronisieren. Die Synchronisation zwischen Betriebssystem-Zeitbasis des Host- Prozessors und der globalen Zeitbasis des Datenübertragungssystems erfolgt zumindest vor einer Datenübergabe zwischen Host- Prozessor und Datenübertragungssystem.According to the invention, it is now proposed to synchronize not only a part of the processing functions of the subscriber to the global time base of the data transmission system, but also the entire operating system time base and thus also all processing functions, processes and tasks running on the host processor to the global time base of the data transmission system synchronize. The synchronization between the operating system time base of the host processor and the global time base of the data transmission system takes place at least before a data transfer between the host processor and the data transmission system.
Schließlich wird erfindungsgemäß vorgeschlagen, dass der Kommunikations-Controller des Teilnehmers ein zu der globalen Zeitbasis des Datenübertragungssystems synchrones Synchronisationstaktsignal bereitstellt. Der Kommunikations-Controller als Bestandteil des Datenübertragungssystems verfügt also über Mittel, durch die ein Synchronisationstakt für die Synchronisation der Betriebssystem -Zeitbasis bereitgestellt werden kann. Selbstverständlich können die Mittel zur Erzeugung des Synchronisationstaktes auch an einer beliebigen Stelle außerhalb des Kommunikations-Controllers angeordnet sein. Denkbar ist bspw. eine Anordnung der Mittel in einem Mikrocontroller des Teilnehmers. Der Synchronisationstakt ist synchron zu der globalen Zeitbasis des Datenübertragungssystems, auf die der Kommunikations- Controller als Bestandteil des Datenübertragungssystems sowieso synchronisiert ist. Die Betriebssystem-Zeitbasis wird dann auf den Synchronisationstakt des Kommunikations-Controllers synchronisiert. Auf diese Weise kann selbst bei relativ kompliziert und komplex aufgebauten Teilnehmern mit einem Host- Prozessors und einem darauf ablaufenden Betriebssystem die Betriebssystem-Zeitbasis auf einfache und zuverlässige Weise auf die globale Zeitbasis des Datenübertragungssystem synchronisiert werden. Der Verarbeitungstakt des Host- Prozessors, insbesondere aber der Arbeitstakt, mit dem Daten von dem Host- Prozessor für das Datenübertragungssystem zur Verfügung gestellt und von dem Datenübertragungssystem abgeholt werden, kann somit an den Takt desFinally, it is proposed according to the invention that the subscriber's communication controller provide a synchronization clock signal that is synchronous with the global time base of the data transmission system. The communication controller as part of the data transmission system thus has means by which a synchronization clock for the synchronization of the operating system time base can be provided. Of course, the means for generating the synchronization clock can also be arranged anywhere outside the communication controller. It is conceivable, for example, an arrangement of the means in a microcontroller of the subscriber. The synchronization clock is synchronous with the global time base of the data transmission system to which the communication Controller is synchronized as part of the data transmission system anyway. The operating system time base is then synchronized to the synchronization clock of the communication controller. In this way, even with relatively complex and complex participants having a host processor and an operating system running on it, the operating system time base can be easily and reliably synchronized to the global time base of the communication system. The processing clock of the host processor, but in particular the working clock, with the data provided by the host processor for the data transmission system and retrieved from the data transmission system, can thus to the clock of the
Datenübertragungssystems angepasst werden. Auf diese Weise können Latenzzeiten reduziert und die Rechzeitigkeit und Gleichzeitigkeit in dem Datenübertragungssystem erhöht werden.Data transmission system to be adapted. In this way latencies can be reduced and the timeliness and simultaneity in the data transmission system increased.
Die Synchronisation der Betriebssystem-Zeitbasis auf die globale Zeitbasis desThe synchronization of the operating system time base to the global time base of the
Datenübertagungssystems erfolgt durch Triggerung eines Schedulers mit dem vom Kommunikations-Controller bereitgestellten Synchronisationstakt. Dies geschieht vorzugsweise durch das Auslösen eines Interrupts für den Aufruf des Schedulers für die bussynchronen Tasks des auf dem Host- Prozessor ablaufenden Betriebssystems. Auf eine Entscheidung, ob überhaupt eine Korrektur der Zeitbasis des Betriebssystems erforderlich ist oder nicht, wie dies im Stand der Technik erforderlich ist, kann bei der Erfindung verzichtet werden.Data transfer system is performed by triggering a scheduler with the provided by the communication controller synchronization clock. This is preferably done by triggering an interrupt for calling the scheduler for the bus-synchronous tasks of the running on the host processor operating system. In a decision as to whether or not a correction of the time base of the operating system is required or not, as required in the prior art, can be dispensed with in the invention.
Durch die am Kommunikations-Controller des Teilnehmers vorgesehenen Mittel zur Bereitstellung des Synchronisationstaktes wird ein datenbus-synchroner Takt für die Synchronisation des Betriebssystems bereitgestellt. Dadurch wird der erforderliche Aufwand für die Synchronisation erheblich reduziert und es ist auch möglich, komplexe und aufwändige Teilnehmer, beispielsweise mit einem Host- Prozessor und einem darauf ablaufenden Betriebssystem, auf die globale Zeitbasis des Datenübertragungssystems zu synchronisieren. Durch die Erfindung ergeben sich gegenüber dem Stand der Technik insbesondere die folgenden Vorteile: a) Wegfall des erforderlichen Softwareanteils zur Synchronisation der Betriebssystem-Zeitbasis auf die globale Zeitbasis;By provided on the communication controller of the subscriber means for providing the synchronization clock, a data bus synchronous clock for the synchronization of the operating system is provided. As a result, the required effort for the synchronization is significantly reduced and it is also possible to synchronize complex and complex participants, for example with a host processor and an operating system running on it, to the global time base of the data transmission system. In particular, the invention provides the following advantages over the prior art: a) Elimination of the required software portion for the synchronization of the operating system time base to the global time base;
b) Erhöhung der Genauigkeit der Synchronisation;b) increasing the accuracy of the synchronization;
c) Verringerung der Nachführzeit (größere Anpassungen der Zeitbasis können nicht auf einmal ausgeführt werden, sondern müssen auf mehrere Takte aufgeteilt werden, wobei erfindungsgemäße die Anzahl der Takte verringert werden kann); undc) reduction of the tracking time (larger adjustments of the time base can not be carried out at once, but have to be divided into several cycles, whereby according to the invention the number of cycles can be reduced); and
d) Wegfall der erforderlichen Kommunikation zwischen Host- Prozessor und Kommunikations-Controller zur Abfrage der globalen Zeitbasis.d) Elimination of the required communication between host processor and communication controller to query the global time base.
Zeichnungendrawings
Weitere Vorteile und vorteilhafte Ausgestaltungen der Erfindung ergeben sich aus der nachfolgenden Figurenbeschreibung und den dazugehörigen Figuren. Es zeigen:Further advantages and advantageous embodiments of the invention will become apparent from the following description of the figures and the associated figures. Show it:
Figur 1 ein erfindungsgemäßes Datenübertragungssystem gemäß einer bevorzugten Ausführungsform;Figure 1 shows an inventive data transmission system according to a preferred embodiment;
Figur 2 das Grundprinzip zur Aktivierung von Tasks durch ein Betriebssystem auf einem Host- Prozessor eines Teilnehmers nach dem Stand der Technik;FIG. 2 shows the basic principle for activation of tasks by an operating system on a host processor of a subscriber according to the prior art;
Figur 3 das Grundprinzip zur Aktivierung von Tasks durch ein Betriebssystem auf einem Host- Prozessor eines Teilnehmers nach dem Stand der Technik gemäß einer ersten bevorzugten Ausführungsform der vorliegenden Erfindung; und Figur 4 das Grundprinzip zur Aktivierung von Tasks durch ein Betriebssystem auf einem Host- Prozessor eines Teilnehmers nach dem Stand der Technik gemäß einer zweiten bevorzugten Ausführungsform der vorliegenden Erfindung.FIG. 3 illustrates the basic principle for activating tasks by an operating system on a host processor of a subscriber according to a prior art according to a first preferred embodiment of the present invention; and Figure 4 illustrates the basic principle for activating tasks by an operating system on a host processor of a prior art subscriber according to a second preferred embodiment of the present invention.
Beschreibung der AusführungsbeispieleDescription of the embodiments
Die Vernetzung von Steuergeräten, Sensorik und Aktuatorik mit Hilfe eines Kommunikationssystems und einer Kommunikationsverbindung bspw. in Form eines Bussystems hat in den letzten Jahren beim Bau von modernen Kraftfahrzeugen oder auch im Maschinenbau, insbesondere im Werkzeugmaschinenbereich, als auch in der Automatisierung drastisch zugenommen. Synergieeffekte durch Verteilung von Funktionen auf mehrere Steuergeräte können dabei erzielt werden. Man spricht hierbei von verteilten Systemen.The networking of control devices, sensors and actuators with the aid of a communication system and a communication link, for example in the form of a bus system has increased dramatically in recent years in the construction of modern motor vehicles or in mechanical engineering, especially in the machine tool sector, as well as in automation. Synergy effects through distribution of functions on several ECUs can be achieved. This is called distributed systems.
Die Kommunikation zwischen verschiedenen Teilnehmern eines solchen Datenübertragungssystems findet mehr und mehr über ein Bussystems statt. Der Kommunikationsverkehr auf dem Bussystem, Zugriffs- und Empfangsmechanismen, sowie Fehlerbehandlung werden über ein Protokoll geregelt. Ein bekanntes Protokoll ist beispielsweise das FlexRay-Protokoll, wobei derzeit die FlexRay- Protokollspezifikation v2.1 zu Grunde liegt. Bei FlexRay handelt es sich um ein schnelles, deterministisches und fehlertolerantes Bussystem, insbesondere für den Einsatz in Kraftfahrzeugen. Das FlexRay-Protokoll arbeitet nach dem Prinzip des Time Division Multiple Access (TDMA), wobei den Teilnehmern bzw. den zu übertragenden Botschaften feste Zeitschlitze zugewiesen werden, in denen sie einen exklusiven Zugriff auf dieThe communication between different subscribers of such a data transmission system takes place more and more via a bus system. The communication traffic on the bus system, access and reception mechanisms, as well as error handling are regulated by a protocol. A well-known protocol is, for example, the FlexRay protocol, which is currently based on the FlexRay protocol specification v2.1. FlexRay is a fast, deterministic and fault-tolerant bus system, especially for use in motor vehicles. The FlexRay protocol operates on the principle of Time Division Multiple Access (TDMA), whereby the participants or the messages to be transmitted are assigned fixed time slots in which they have exclusive access to the
Kommunikationsverbindung haben. Die Zeitschlitze wiederholen sich dabei in einem festgelegten Zyklus, so dass der Zeitpunkt, zu dem eine Botschaft über den Bus übertragen wird, exakt vorausgesagt werden kann und der Buszugriff deterministisch erfolgt. FlexRay kommuniziert über eine oder zwei physikalisch getrennte Leitungen mit einer Datenrate von jeweils maximal 10 Mbit/sec. Selbstverständlich kann FlexRay aber auch mit niedrigeren Datenraten betrieben werden. Die beiden Kanäle entsprechen dabei der physikalischen Schicht, insbesondere des sogenannten OSI (Open System Architecture) Schichtenmodells. Diese dienen hauptsächlich der redundanten und damit fehlertoleranten Übertragung von Botschaften, können jedoch auch unterschiedliche Botschaften übertragen, wodurch sich dann die Datenrate verdoppeln würde. Es ist ebenfalls denkbar, dass sich das übertragene Signal aus der Differenz der beiden über die Leitungen übertragenen Signale als ein Differenzsignal ergibt. Die Signalübertragung über die physikalische Schicht kann elektrisch, optisch oder auf eine beliebig andere Art erfolgen.Have communication connection. The time slots are repeated in a fixed cycle, so that the time at which a message is transmitted over the bus, can be accurately predicted and the bus access is deterministic. FlexRay communicates via one or two physically separate lines with a maximum data rate of 10 Mbit / sec. Of course, FlexRay can also be operated at lower data rates. The two channels correspond to the physical layer, in particular the so-called OSI (Open System Architecture) layer model. These are mainly used for the redundant and thus fault-tolerant transmission of messages, but can also transmit different messages, which would then double the data rate. It is also conceivable that the transmitted signal results from the difference between the two signals transmitted via the lines as a difference signal. The signal transmission via the physical layer can be done electrically, optically or in any other way.
Um synchrone Funktionen zu realisieren und den Datendurchsatz durch kleine Abstände zwischen zwei Botschaften zu optimieren, benötigen die Teilnehmer in dem Kommunikationsnetzwerk eine gemeinsame Zeitbasis, die sogenannte globale Zeit. Für die Uhrensynchronisation werden Synchronisationsnachrichten im statischen Teil des Zyklus übertragen, wobei mit Hilfe eines speziellen Algorithmus entsprechend der FlexRay-Spezifikation die lokale Uhrzeit der Teilnehmer so korrigiert wird, dass alle lokalen Uhren zu einer virtuellen globalen Uhr synchron laufen.In order to realize synchronous functions and to optimize the data throughput by small distances between two messages, the subscribers in the communication network need a common time base, the so-called global time. For clock synchronization, synchronization messages are transmitted in the static part of the cycle, whereby the local clock time of the users is corrected using a special algorithm according to the FlexRay specification in such a way that all local clocks synchronize to a virtual global clock.
Die vorliegende Erfindung wird nachfolgend anhand des FlexRay-Protokolls näher erläutert. Selbstverständlich kann das Verfahren auch für beliebig andere Protokolle zur zeitgesteuerten Datenübertragung, beispielsweise TTCAN (Time Triggered Controller Area Network), oder TTP/C (Time Triggered Protocol Class C) eingesetzt werden.The present invention is explained in more detail below with reference to the FlexRay protocol. Of course, the method for any other protocols for timed data transmission, such as TTCAN (Time Triggered Controller Area Network), or TTP / C (Time Triggered Protocol Class C) can be used.
In Figur 1 ist ein erfindungsgemäßes Datenübertragungssystem zur Übertragung von in Signalen codierten Daten nach dem FlexRay-Protokoll, insbesondere nach der FlexRay-Spezifikation v2.1, in seiner Gesamtheit mit dem Bezugszeichen 1 bezeichnet. Das Datenübertragungssystem 1 umfasst eine Netzwerkstruktur 2, die mehr oder weniger komplex ausgebildet sein kann und passive Bauelemente (zum Beispiel Versorgungsleitungen, Drosseln, Widerstände, passive Sterne, etc.) und/oder aktive Bauelemente (zum Beispiel Sende- Empfangs- Einheit (sogenannte Transceiver), Kommunikations-Controller, aktive Sterne, etc.) umfassen kann. An die Netzwerkstruktur sind mehrere Teilnehmer 3, 4, 5 angeschlossen, wobei dieIn FIG. 1, a data transmission system according to the invention for transmitting data coded in signals according to the FlexRay protocol, in particular according to the FlexRay specification v2.1, is designated in its entirety by the reference numeral 1. The data transmission system 1 comprises a network structure 2, which may be formed more or less complex and passive components (for example, supply lines, chokes, resistors, passive stars, etc.) and / or active components (for example transceiver unit ), Communication controllers, active stars, etc.). To the network structure several participants 3, 4, 5 are connected, wherein the
Teilnehmer 3, 4, 5 gemäß der der vorliegenden Erfindung zugrundeliegenden Definition des Begriffes „Datenübertragungssystem" teilweise zum Datenübertragungssystem 1 gehören und teilweise außerhalb des Datenübertragungssystems 1 liegen. Letzteres gilt insbesondere für Prozessoren 6 der Teilnehmer 3, 4, 5, die auch als Host- Prozessoren 6 bezeichnet werden. Auf den Host- Prozessoren 6 läuft jeweils ein Betriebssystem ab, welches Prozesse und/oder Tasks von ebenfalls auf den Prozessoren 6 ablaufenden Computerprogrammen koordiniert.Participants 3, 4, 5 according to the present invention underlying definition of the term "data transmission system" partially to the data transmission system. 1 belong and partly outside of the data transmission system 1 lie. The latter applies in particular to processors 6 of the subscribers 3, 4, 5, which are also referred to as host processors 6. In each case an operating system runs on the host processors 6, which coordinates processes and / or tasks of likewise running on the processors 6 computer programs.
Durch die Abarbeitung des Computerprogramms auf dem Host- Prozessor 6 kann der entsprechende Teilnehmer 3, 4, 5 die ihm zugedachte Funktionalität erfüllen. Diese Funktionalität kann beispielsweise die Steuerung eines Bremseingriffes an einem Rad eines Kraftfahrzeuges sein. Zur Steuerung und/oder Regelung des Bremseingriffes werden dem Host- Prozessor 6 verschiedene Betriebsgrößen, beispielsweise eine Raddrehzahl, eine Fahrzeuggeschwindigkeit, eine Gierrate des Fahrzeugs oder andere, über Eingangsanschlüsse 7 der Teilnehmer 3, 4, 5 zur Verfügung gestellt. Im Rahmen der Abarbeitung des Computerprogramms auf dem Host- Prozessor 6 zur Erfüllung der dem Teilnehmer 3, 4, 5 zugeordneten Funktionalität werden Ansteuersignale, beispielsweise für einen hydraulischen Bremszylinder oder einen Elektromotor zur Aktivierung der Radbremse, generiert und den Stellgliedern über Ausgangs-Anschlüsse 8 der Teilnehmer 3, 4, 5 zur Verfügung gestellt.By processing the computer program on the host processor 6, the corresponding subscriber 3, 4, 5 fulfill its intended functionality. This functionality can be, for example, the control of a braking intervention on a wheel of a motor vehicle. For controlling and / or regulating the braking intervention, the host processor 6 is provided with different operating variables, for example a wheel speed, a vehicle speed, a yaw rate of the vehicle or others, via input terminals 7 of the subscribers 3, 4, 5. As part of the processing of the computer program on the host processor 6 to fulfill the participants 3, 4, 5 associated functionality driving signals, for example for a hydraulic brake cylinder or an electric motor for activating the wheel brake, generated and the actuators via output terminals 8 of Participants 3, 4, 5 provided.
Anders als der Host- Prozessor 6, ist ein Kommunikations-Controller 9 der Teilnehmer 3, 4, 5 dem Datenübertragungssystem 1 gemäß der vorliegenden Erfindung zuzuordnen. Über die Kommunikations-Controller 9 werden von dem Host- Prozessor 6 im Rahmen der Abarbeitung des Computerprogramms bereitgestellte Daten an die Netzwerkstruktur 2 zur Datenübertragung an andere Teilnehmer weitergeleitet. Zu diesem Zweck müssen die von dem Host- Prozessor 6 über eine Datenleitung 10 erhaltenen Daten erst in das richtige Format gemäß verwendeter Protokollspezifikation, beispielsweise der FlexRay-Protokollspezifikation v2.1, gebracht werden. Über einen Bustreiber (nicht dargestellt) werden die formatierten Daten dann an die Netzwerkstruktur 2 zur Datenübertragung übergeben. Ebenso können durch den Kommunikations-Controller 9 über die Netzwerkstruktur 2 übertragene Daten abgeholt und über die Datenleitung 10 an den Host- Prozessor 6 zur Weiterverarbeitung übergeben werden. Sämtliche Komponenten des Datenübertragungssystems 1 sind - wie bereits oben erwähnt - auf eine gemeinsame Zeitbasis, die sogenannte globale Zeitbasis des Datenübertragungssystems 1, synchronisiert. Das ist erforderlich, um deterministische Zugriffe auf die Netzwerkstruktur 2 zur Datenübertragung durch die verschiedenen Teilnehmer 3, 4, 5 ohne Kollisionen und Latenzzeiten zu ermöglichen.Unlike the host processor 6, a communication controller 9 of the subscribers 3, 4, 5 is to be associated with the data transmission system 1 according to the present invention. Via the communication controller 9, data provided by the host processor 6 as part of the processing of the computer program are forwarded to the network structure 2 for data transmission to other subscribers. For this purpose, the data received from the host processor 6 via a data line 10 must first be brought into the correct format according to the protocol specification used, for example the FlexRay protocol specification v2.1. Via a bus driver (not shown), the formatted data are then transferred to the network structure 2 for data transmission. Likewise, data transmitted via the network structure 2 can be fetched by the communication controller 9 and transferred via the data line 10 to the host processor 6 for further processing. All components of the data transmission system 1 are - as already mentioned above - synchronized to a common time base, the so-called global time base of the data transmission system 1. This is necessary to enable deterministic accesses to the network structure 2 for data transmission by the various subscribers 3, 4, 5 without collisions and latencies.
Die Host- Prozessoren 6 arbeiten ebenfalls nach vorgegebenen Taktraten. Die Taktraten der Host- Prozessoren 6 der verschiedenen Teilnehmer 3, 4, 5 sind bei aus dem Stand der Technik bekannten Datenübertragungssystemen völlig unabhängig untereinander und auch unabhängig gegenüber der Taktrate des Datenübertragungssystems 1. Diese Unabhängigkeit der Host- Prozessoren 6 beziehungsweise der Zeitbasis der auf den Host- Prozessoren 6 ablaufenden Betriebssysteme von der globalen Zeitbasis des Datenübertragungssystems 1 ist unerheblich, solange das Betriebssystem einerseits und das Datenübertragungssystem 1 andererseits parallel, ohne Berührungspunkte nebeneinander her arbeiten. In dem Moment, wo es jedoch Berührungspunkte zwischen dem Datenübertragungssystem 1 und dem Betriebssystem der Host- Prozessoren 6 gibt, beispielsweise bei der Datenübergabe zwischen dem Kommunikations-Controller 9 und dem Host- Prozessor 6, führt die fehlende Synchronisation zu erheblichen Nachteilen. Insbesondere ist das Bereitstellen von Daten durch den Kommunikations-Controller 9 oder den Host- Prozessor 6 und das Abholen der Daten durch den Host- Prozessor 6 beziehungsweise den Kommunikations-Controller 9 nicht aufeinander abgestimmt. Dadurch kann es zu Latenzzeiten in dem Gesamtsystem kommen. Außerdem können Anforderungen an die Rechtzeitigkeit und der Gleichzeitigkeit der Datenübertragung zwischen den Host- Prozessoren 6 zweier verschiedener Teilnehmer des Datenübertragungssystems 1 nicht gewährleistet werden.The host processors 6 also operate at predetermined clock rates. The clock rates of the host processors 6 of the various subscribers 3, 4, 5 are completely independent of one another and also independent of the clock rate of the data transmission system 1 in the case of data transmission systems known from the prior art. This independence of the host processors 6 or of the time base on the Host processors 6 running operating systems from the global time base of the data transmission system 1 is irrelevant, as long as the operating system on the one hand and the data transmission system 1 on the other hand work in parallel, with no contact points side by side. However, in the moment where there are points of contact between the data transmission system 1 and the operating system of the host processors 6, for example in the data transfer between the communication controller 9 and the host processor 6, the lack of synchronization leads to considerable disadvantages. In particular, the provision of data by the communication controller 9 or the host processor 6 and the fetching of the data by the host processor 6 and the communication controller 9 are not coordinated. This can lead to latencies in the overall system. In addition, requirements for the timeliness and the simultaneity of the data transmission between the host processors 6 of two different subscribers of the data transmission system 1 can not be guaranteed.
Aus diesem Grund wird erfindungsgemäß vorgeschlagen, dass die Zeitbasis des Betriebssystems des Host- Prozessors 6 der Teilnehmer 3, 4, 5 auf die globaleFor this reason, it is proposed according to the invention that the time base of the operating system of the host processor 6 of the subscribers 3, 4, 5 is global
Zeitbasis des Datenübertragungssystems 1 synchronisiert wird. Zu diesem Zweck sind in den Kommunikations-Controllern 9 der Teilnehmer 3, 4, 5 Mittel 11 zum Bereitstellen eines zu der globalen Zeitbasis des Datenübertragungssystems 1 synchronen Synchronisationstaktes vorgesehen. Der Synchronisationstakt wird über eine Synchronisationsleitung 12 an den Host- Prozessor 6 angelegt. Die Host- Prozessoren 6 verfügen über einen Eingangspin 13, an den die Synchronisationsleitung 12 angeschlossen ist und der Synchronisationstakt der Mittel 11 des Kommunikations- Controller 9 anliegt.Timebase of the data transmission system 1 is synchronized. For this purpose, in the communication controllers 9 of the participants 3, 4, 5 means 11 for providing a synchronous clock synchronous to the global time base of the data transmission system 1 is provided. The synchronization clock is applied to the host processor 6 via a synchronization line 12. The host processors 6 have an input pin 13 to which the synchronization line 12 is connected and the synchronization clock of the means 11 of the communication controller 9 is applied.
Anders als bisher erhalten die Host- Prozessoren 6 ihr Taktsignal, auf Grundlage dessen die Zeitbasis des Betriebssystems definiert wird, nicht mehr von einem internen oder externen Taktgeber, dessen Taktsignal völlig unabhängig von der Zeitbasis des Datenübertragungssystems 1 ist, sondern vielmehr von den zusätzlich vorgesehenen Mitteln 11 der Kommunikations-Controller 9. Dabei fungieren die Mittel 11 als Taktgeber für die Host- Prozessoren 6 und stellen den Host- Prozessoren 6 einen Synchronisationstakt für die Synchronisation der Betriebssystem -Zeitbasis zur Verfügung, der zu der globalen Zeitbasis des Datenübertragungssystems 1 synchron läuft.Unlike previously, the host processors 6 no longer receive their clock signal, on the basis of which the operating system's time base is defined, from an internal or external clock whose clock signal is completely independent of the time base of the data transmission system 1, but rather from the additional resources provided 11, the communication controller 9. Here, the means 11 act as clocks for the host processors 6 and provide the host processors 6 a synchronization clock for the synchronization of the operating system time base, which runs synchronously to the global time base of the data transmission system 1.
Das erfindungsgemäße Datenübertragungssystem 1 hat den Vorteil, dass Latenzzeiten bei der Übergabe von Daten zwischen dem Host- Prozessor 6 und dem Kommunikations-Controller 9 eines Teilnehmers 3, 4, 5 auf ein Minimum reduziert werden können. Außerdem können die Daten rechtzeitig und gleichzeitig, zumindest aber quasi-gleichzeitig, übergeben werden. Die Einzelheiten der Synchronisation der Betriebssystem-Zeitbasis auf die globale Zeitbasis des Datenübertragungssystems 1 werden nachfolgend anhand der Figuren 2 bis 4 näher erläutert.The data transmission system 1 according to the invention has the advantage that latencies in the transfer of data between the host processor 6 and the communication controller 9 of a subscriber 3, 4, 5 can be reduced to a minimum. In addition, the data can be transferred in good time and at the same time, or at least quasi-simultaneously. The details of the synchronization of the operating system time base to the global time base of the data transmission system 1 are explained in more detail below with reference to FIGS. 2 to 4.
Bei modernen Betriebssystemen wird eine Anwendung beziehungsweise ein Computerprogramm auf mehrere Tasks aufgeteilt. Diese Tasks laufen dann später auf dem Host- Prozessor 6 quasi-gleichzeitig ab. Dabei kann jede Task zumindest die verschiedenen Zustände „suspend", „ready" und „active" annehmen. „Ready" bedeutet, dass diese Task zur Abarbeitung bereit ist. „Suspend" dagegen bedeutet, dass diese Task momentan nicht zur Abarbeitung freigegeben ist. Im Zustand „active" ist die Task die vollständige Rechenleistung des Host- Prozessors 6 exklusiv zugeordnet. Figur 2 zeigt ein an sich aus dem Stand der Technik bekanntes Grundkonzept zur Taskaktivierung. In der Regel werden die Tasks durch einen oder mehrere Scheduler 20, 21 in den Zustand „ready" versetzt. In dem dargestellten Ausführungsbeispiel ist ein Zeit-Scheduler (sogenannter Timer-Scheduler) 20 für die periodisch zu aktivierenden Tasks des Computerprogramms, sowie ein Ereignis-Scheduler (sogenannter Event- Scheduler) 21 für die Aktivierung der ereignisgesteuerten Tasks vorgesehen. Welcher der Tasks die Rechenleistung des Host- Prozessors 6 dann zugeordnet wird, entscheidet ein Dispatcher 22. Jedem Schedulerlauf schließt sich ein Dispatcherlauf an. Der Dispatcher 22 bestimmt also, welche der Tasks zu welchem Zeitpunkt in den Zustand „active" gebracht werden.In modern operating systems, an application or a computer program is split over several tasks. These tasks then run later on the host processor 6 quasi-simultaneously. Each task can assume at least the different states "suspend", "ready" and "active". "Ready" means that this task is ready for execution. On the other hand, "Suspend" means that this task is not currently enabled for execution. In the "active" state, the task is exclusively assigned the full computing power of the host processor 6. FIG. 2 shows a known from the prior art basic concept for task activation. As a rule, the tasks are set to the state "ready" by one or more schedulers 20, 21. In the illustrated embodiment, a time scheduler (so-called timer scheduler) 20 is for the tasks of the computer program to be activated periodically, as well as an event Scheduler 21, which is assigned to the tasks of the computing power of the host processor 6, is decided by a dispatcher 22. Each scheduler run is followed by a dispatcher run. Which of the tasks at which time in the state "active" are brought.
Mit dem Bezugszeichen 23 ist ein Zeitgeber (sogenannter Timer) eines aus dem Stand der Technik bekannten Host- Prozessors 6 bezeichnet. Der Timer 23 stellt dem Zeit- Scheduler 20 ein Triggersignal 24 zur Verfügung. Darüber hinaus weist der bekannte Host- Prozessor 6 verschiedene Eingangsanschlüsse 7 in Form eines „Port A"-The reference numeral 23 denotes a timer (so-called timer) of a known from the prior art host processor 6. The timer 23 provides the time scheduler 20 with a trigger signal 24. In addition, the known host processor 6 has different input ports 7 in the form of a "Port A"
Anschlusses 25 und eines „A/D"-Anschlusses 26 eines Analog/Digital-Wandlers auf. An diesen Eingangsanschlüssen 25, 26 können Ereignisse 27, 28 auftreten beziehungsweise angelegt werden, die zu einem bestimmten Zeitpunkt t auftreten. Den Ereignissen 27, 28 sind bestimmte Tasks zugeordnet, die durch den Ereignis- Scheduler 21 in den Zustand „ready" gebracht werden. Der Dispatcher 22 schaltet die anstehenden ereignisgesteuerten Tasks dann zu gegebener Zeit ebenfalls in den Zustand „active". Am Ausgang des Dispatchers 22 ist erkennbar, wie die Rechenleistung des Host- Prozessors den verschiedenen Tasks zugeordnet wird.Terminal 25 and an "A / D" terminal 26 of an analog-to-digital converter 26. At these input terminals 25, 26, events 27, 28 occurring at a particular time t can occur or occur Events 27, 28 are assigned certain tasks, which are brought by the event scheduler 21 in the state "ready". The dispatcher 22 then also switches the pending event-controlled tasks to the "active" state at the appropriate time.At the output of the dispatcher 22 it can be seen how the computing power of the host processor is allocated to the various tasks.
In Figur 3 ist das Grundkonzept zur Taskaktivierung in einem Host- Prozessor 6 gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung dargestellt. Ein wesentlicher Unterschied zu dem bekannten Grundkonzept besteht darin, dass die Mittel 11 des Kommunikations-Controllers 9 als Zeitgeber dienen und über die Synchronisationsleitung 12 dem Zeit-Scheduler 20 den Synchronisationstakt 24 bereitstellen, der zu der globalen Zeitbasis des Datenübertragungssystems 1 (auf die auch der Kommunikations-Controller 9 synchronisiert ist) synchron ist. Das führt dazu, dass der Zeit-Scheduler 20 in dem Zeitraster der sich in dem Betriebssystem am schnellsten wiederholenden Tasks (zum Beispiel 2 ms) die verschiedenen Tasks in den Zustand „ready" schaltet. Selbst ereignisgesteuerte Tasks, die in Figur 3 mit „nach dynamisch" beziehungsweise „nach statisch" bezeichnet sind, können durch den Zeit- Scheduler 20 in dem vorgegebenen Zeittakt der sich am häufigsten in dem Betriebssystem wiederholenden Task (zum Beispiel 2 ms) in den Zustand „ready" geschaltet werden. Von besonderer Bedeutung ist dabei, dass sämtliche anstehenden Tasks anschließend von dem Dispatcher 22 in einem Zeittakt in den Zustand „active" umgeschaltet werden, der der Wiederholungsrate der sich am häufigsten wiederholenden Task (zum Beispiel 2 ms) entspricht und somit synchron zu dem Taktsignal 24 beziehungsweise zu der globalen Zeitbasis desFIG. 3 shows the basic concept for task activation in a host processor 6 according to a first exemplary embodiment of the present invention. An essential difference from the known basic concept is that the means 11 of the communication controller 9 serve as a timer and provide the synchronization scheduler 24 via the synchronization line 12 to the time scheduler 20, which corresponds to the global time base of the data transmission system 1 (which also includes the Communication controller 9 is synchronized) is synchronous. As a result, the time scheduler 20 in the time frame is located in the operating system at the Even if the eventual tasks are "dynamic" or "static" in Figure 3, they can be timed by the scheduler 20 in the predetermined time cycle of the task most frequently repeated in the operating system (for example, 2 ms) in the state "ready". Of particular importance is that all pending tasks are subsequently switched by the dispatcher 22 in a clock cycle in the state "active", which corresponds to the repetition rate of the most repetitive task (for example, 2 ms) and thus synchronous to the clock signal 24th or to the global time base of the
Datenübertragungssystems ist. Bei dem in Figur 3 dargestellten Ausführungsbeispiel dient der Ereignis-Scheduler 21 lediglich zum Umschalten der ereignisgesteuerten Tasks in den Zustand „ready".Data transmission system is. In the exemplary embodiment illustrated in FIG. 3, the event scheduler 21 merely serves to switch the event-controlled tasks into the "ready" state.
Im Gegensatz dazu werden bei dem in Figur 4 dargestellten Ausführungsbeispiel periodische Tasks über den Zeit-Scheduler 20 und bussynchrone Tasks über den Ereignis-Scheduler 21 koordiniert. In diesem Ausführungsbeispiel ist eine zusätzliche Verbindungsleitung 29 zwischen dem Kommunikations-Controller 9 und dem Ereignis- Scheduler 21 des Host- Prozessors 6 vorgesehen. Über die Leitung 29 teilt der Kommunikations-Controller 9 dem Ereignis-Scheduler 21 die Zeitpunkte t mit, zu denen ereignisgesteuerte Tasks z.B. „nach dynamisch" beziehungsweise z.B. „nach statisch" gestartet werden sollen. Dies sind die bussynchronen Tasks, die synchron zu dem Synchronisierungstakt 24 starten. Die bussynchronen Tasks „nach dynamisch" entsprechen beispielsweise einer Task zum Einlesen und Weiterleiten einer Raddrehzahl, beispielsweise alle 210 μs, also beispielsweise auch zwischen dem der kürzesten Wiederholungsrate der Tasks in dem Betriebssystem entsprechenden Zeittakt (zum Beispiel 2 ms), aber jedenfalls synchron zu der globalen Zeitbasis des Datenübertragungssystems 1. Bei dem in Figur 4 dargestellten Ausführungsbeispiel können die bussynchronen ereignisgesteuerten Tasks also nicht nur in dem Zeittakt der kürzesten Wiederholungsraten der periodischen Tasks (zum Beispiels 2 ms), sondern auch dazwischen (beispielsweise nach 210 μs) gestartet werden. Mit der vorliegenden Erfindung ist gewährleistet, dass die Zugriffe des Host- Prozessors 6 beziehungsweise der Anwendung in Form des auf dem Host- Prozessor 6 ablaufenden Computerprogramms deterministisch erfolgen. Erfindungsgemäß wird die Zeitbasis der Betriebssysteme der Host- Prozessoren 6 der an die Netzwerkstruktur 2 (beziehungsweise den Datenbus) angeschlossenen Teilnehmer 3, 4, 5In contrast, in the exemplary embodiment illustrated in FIG. 4, periodic tasks are coordinated via the time scheduler 20 and bussynchronous tasks via the event scheduler 21. In this embodiment, an additional connection line 29 is provided between the communication controller 9 and the event scheduler 21 of the host processor 6. Via the line 29, the communication controller 9 notifies the event scheduler 21 of the times t at which event-controlled tasks, for example "after dynamic" or, for example, "after static" should be started. These are the bus synchronous tasks that start synchronously with the synchronization clock 24. The bus-synchronous tasks "after dynamic" correspond, for example, to a task for reading in and forwarding a wheel speed, for example every 210 μs, that is to say also between the time clock corresponding to the shortest repetition rate of the tasks in the operating system (for example 2 ms), but in any case synchronously with the In the embodiment shown in FIG. 4, the bus-synchronous event-controlled tasks can thus be started not only in the time clock of the shortest repetition rates of the periodic tasks (for example 2 ms) but also in between (for example after 210 μs). With the present invention, it is ensured that the accesses of the host processor 6 or of the application in the form of the computer program running on the host processor 6 take place deterministically. According to the invention, the time base of the operating systems of the host processors 6 of the participants 3, 4, 5 connected to the network structure 2 (or the data bus)
(beziehungsweise Steuergeräte) auf die Zeitbasis des Datenbusses synchronisiert. Die Synchronisation erfolgt hierbei durch das Bereitstellen eines bussynchronen Taktes des Kommunikations-Controllers zur Triggerung des Betriebssystems (Scheduler). Insbesondere ist kein zusätzlicher Software-Aufwand mehr erforderlich und es kann auf Abfragen, wie sie im Stand der Technik erforderlich waren, der nachfolgenden Art völlig verzichtet werden:(or control devices) synchronized to the time base of the data bus. The synchronization takes place here by providing a bus-synchronous clock of the communication controller for triggering the operating system (scheduler). In particular, no additional software effort is required and it can be completely omitted queries as they were required in the prior art, the following way:
Abfrage der Zeitbasis des Datenübertragungssystems.Query the time base of the data transmission system.
Läuft das Betriebssystem des Teilnehmer- Prozessors synchron zu der Zeitbasis des Datenübertragungssystems?Is the operating system of the subscriber processor running synchronously with the time base of the data transfer system?
Um wie viel muss die Zeitbasis des Teilnehmer- Prozessors korrigiert werden, um mit der Zeitbasis des Datenübertragungssystems synchron zu laufen?By how much does the time base of the subscriber processor have to be corrected in order to synchronize with the time base of the data transmission system?
Über das zusätzliche Schaltungsteil 11 des Kommunikations-Controller 9 wird der Takt für den Zeit-Scheduler 20 zur Verfügung gestellt. Durch den internen Aufbau des Schaltungsteils 11 wird sichergestellt, dass der Takt synchron zum Takt des Datenbusses ist. Der Schaltungsteil 11 verfügt über die Möglichkeit, per Software oder Hardware oder in Kombination von Software und Hardware in dem Kommunikations- Controller 9 beziehungsweise einem Prozessor, z.B. in Form einer Zustandsmaschine (so genannte State machine) des Kommunikations-Controllers 9 realisiert zu werden. Dadurch ist es zum Beispiel möglich, das Verhältnis zwischen dem Takt des Datenbusses und dem Synchronisationstakt 24 zur Steuerung des Schedulers 20, 21 zu variieren und beliebig vorzugeben. Das Einstellen des Verhältnisses kann z.B. über das Beschreiben von Registern im Kommunikations-Controller 9 erfolgen oder in einer anderen geeigneten Art und Weise. Üblicherweise erfolgt der Aufruf des Zeit-Schedulers 20 in einer periodischen Interrupt- Routine eines Zeitgebers 23 (vergleiche Figur 2). Dieser Aufruf erfolgt nunmehr (vergleiche Figur 3 und 4) in der Interrupt- Routine, welche durch den Synchronisierungstakt 24 des zusätzlichen Schaltungsteils 11 initiiert wird. Zur Realisierung des erfindungsgemäßen Verfahrens sind unter anderem die nachfolgenden Schritte erforderlich:Via the additional circuit part 11 of the communication controller 9, the clock for the time scheduler 20 is provided. The internal structure of the circuit part 11 ensures that the clock is synchronous with the clock of the data bus. The circuit part 11 has the possibility of being realized by software or hardware or in combination of software and hardware in the communication controller 9 or a processor, for example in the form of a state machine (so-called state machine) of the communication controller 9. This makes it possible, for example, to vary the ratio between the clock of the data bus and the synchronization clock 24 for controlling the scheduler 20, 21 and to specify any desired. The setting of the ratio can be done, for example, via the writing of registers in the communication controller 9 or in another suitable manner. Usually, the call of the time scheduler 20 takes place in a periodic interrupt routine of a timer 23 (see FIG. 2). This call now takes place (compare FIGS. 3 and 4) in the interrupt routine, which is initiated by the synchronization clock 24 of the additional circuit part 11. For the realization of the method according to the invention, among other things, the following steps are required:
Initialisierung des Schaltungsteils 11 zur Bestimmung des Verhältnisses des Synchronisationstaktes 24 zum Takt des Datenbusses.Initialization of the circuit part 11 for determining the ratio of the synchronization clock 24 to the clock of the data bus.
Initialisierung des Host- Prozessors 6 für die Interrupt- Routine,Initialization of the host processor 6 for the interrupt routine,
Start der Takterzeugung im Schaltungsteil 11; undStart of the clock generation in the circuit part 11; and
- Aufruf des Schedulers 20, 21 in der Interrupt- Routine.Calling the scheduler 20, 21 in the interrupt routine.
Falls erforderlich, kann ein gemeinsamer Startzeitpunkt des Zeit-Schedulers 20 und des Buszyklusses entweder mittels Software oder über einen Kommunikations- Controller-Interrupt erzielt werden. Bei der Realisierung mittels Software wird der Umstand ausgenutzt, dass eine Standard-Schnittstelle des Host- Prozessors 6 zumIf necessary, a common start time of the time scheduler 20 and the bus cycle can be achieved either by software or via a communication controller interrupt. In the realization by means of software, the fact is exploited that a standard interface of the host processor 6 for
Kommunikations-Controller 9 Informationen zur Buszeit zur Verfügung stellt. Der Vorteil besteht darin, dass keine hardwaremäßige Erweiterung des Host- Prozessors 6 erforderlich ist. Nachteilig ist jedoch ein erhöhter Kommunikationsaufwand zwischen dem Kommunikations-Controller 9 und dem Host- Prozessor 6. Bei der Realisierung mittels Kommunikations-Controller-Interrupt, der durch den Start des Buszyklusses ausgelöst wird, ist es ebenfalls vorteilhaft, dass keine hardwaremäßige Erweiterung des Host- Prozessors 6 erforderlich ist. Nachteilig ist jedoch, dass die zusätzliche Interrupt- Routine verarbeitet werden muss.Communication Controller 9 provides information about bus time. The advantage is that no hardware expansion of the host processor 6 is required. However, a disadvantage is an increased communication effort between the communication controller 9 and the host processor 6. In the realization by means of communication controller interrupt triggered by the start of the bus cycle, it is also advantageous that no hardware extension of the host Processor 6 is required. The disadvantage, however, is that the additional interrupt routine must be processed.
Falls der Kommunikations-Controller 9 den Takt des Datenbusses zur Verfügung stellt, so könnte der zusätzliche Schaltungsteil 11 auch außerhalb des Kommunikations- Controllers 9 angeordnet werden. Der Schaltungsteil 11 kann auch einen weiteren Zeitgeber (nicht dargestellt) beinhalten, der den Synchronisationstakt dann ersatzweise zur Verfügung stellt, falls der Datenbus und somit die globale Zeitbasis vorübergehend nicht verfügbar ist. Der Schaltungsteil 11 muss hierfür einen sicheren Wechsel zwischen bussynchronen und Zeitgeber-gesteuertem Takt sicherstellen. Es ist auch denkbar, den Schaltungsteil 11 so zu erweitern, dass Informationen (zum Beispiel Registerwerte, Eingangspin 13, etc.) zur Sicherstellung eines gemeinsamen Startzeitpunktes des Schedulers 20, 21 und eines Buszyklusses zusätzlich zur Verfügung stehen. Der Start der bussynchronen Tasks kann entweder über den Zeit- Scheduler 20 oder über den Ereignis-Scheduler 21 erfolgen. Falls er über den Zeit- Scheduler 20 erfolgt, hat dies den Vorteil, dass die Planung der Tasks über das Betriebssystem erfolgt. Außerdem ist kein weiterer Code und kein zusätzlicher Interruptaufruf erforderlich. Nachteilig ist jedoch, dass die Startzeitpunkte der Tasks nicht beliebig wählbar sind (das Zeitraster ist durch den Takt der Tasks vorgegeben). Außerdem ist ein zusätzlicher Aufwand erforderlich, um den Zeit-Scheduler 20 auf den Buszyklus zu synchronisieren (Startzeitpunkt). Falls der Start der bussynchronen Tasks durch den Event-Scheduler erfolgt, hat dies den Vorteil, dass die Startzeitpunkte der Tasks beliebig gewählt werden können (auch zwischen dem Takt der Tasks). Nachteilig ist jedoch, dass eine zusätzliche Interrupt- Routine erforderlich ist.If the communication controller 9 provides the clock of the data bus, the additional circuit part 11 could also be arranged outside the communication controller 9. The circuit part 11 may also have another Timer (not shown), which provides the synchronization clock then substitute, if the data bus and thus the global time base is temporarily unavailable. The circuit part 11 must ensure a safe change between bus-synchronous and timer-controlled clock for this purpose. It is also conceivable to extend the circuit part 11 such that information (for example register values, input pin 13, etc.) for securing a common start time of the scheduler 20, 21 and a bus cycle is additionally available. The start of the bus-synchronous tasks can be carried out either via the time scheduler 20 or via the event scheduler 21. If it takes place via the time scheduler 20, this has the advantage that the tasks are planned via the operating system. In addition, no further code and no additional interrupt call is required. The disadvantage, however, is that the starting times of the tasks are not arbitrary selectable (the time frame is given by the clock of the task). In addition, an additional effort is required to synchronize the time scheduler 20 to the bus cycle (start time). If the start of the bus-synchronous tasks is performed by the event scheduler, this has the advantage that the starting times of the tasks can be selected as desired (also between the clock of the tasks). The disadvantage, however, is that an additional interrupt routine is required.
Zur Realisierung der Erfindung ist eine Änderung der Initialisierungssoftware erforderlich. Diese Änderung ist durch Analyse des Initialisierungscodes erkennbar und am Produkt nachweisbar. Ebenso muss das Design eines Host- Prozessors 6 und/oder eines Kommunikations-Controllers 9 in der oben beschriebenen Weise abgeändert werden. To implement the invention, a change of the initialization software is required. This change can be identified by analyzing the initialization code and can be detected on the product. Similarly, the design of a host processor 6 and / or a communication controller 9 must be modified in the manner described above.

Claims

Ansprüche claims
1. Verfahren zur Übergabe von Daten zwischen einem zeitgesteuerten Datenübertragungssystem (1) und einem Prozessor (6) eines Teilnehmers (3, 4, 5) des Datenübertragungssystems (1), wobei alle Komponenten (2, 9) des Datenübertra- gungssystems (1) auf eine gemeinsame globale Zeitbasis synchronisiert werden und der Teilnehmer- Prozessor (6) eine eigene Zeitbasis hat, die auch von einem auf dem Teilnehmer- Prozessor (6) ablaufenden Betriebssystem benutzt wird, dadurch gekennzeichnet, dass die Betriebssystem-Zeitbasis des Teilnehmer- Prozessors (6) zumindest vor einer Datenübergabe auf die globale Zeitbasis des Datenübertragungssystems (1) synchronisiert wird und von einem Kommunikations-Controller (9) des Teilnehmers (3, 4, 5) ein zu der globalen Zeitbasis des Datenübertragungssystems (1) synchroner Synchronisationstakt (24) für die Synchronisation der Betriebssystem -Zeitbasis bereitgestellt wird.1. A method for transferring data between a time-controlled data transmission system (1) and a processor (6) of a subscriber (3, 4, 5) of the data transmission system (1), wherein all components (2, 9) of the data transmission system (1) synchronized to a common global time base and the subscriber processor (6) has its own time base which is also used by an operating system running on the subscriber processor (6), characterized in that the operating system time base of the subscriber processor ( 6) is synchronized at least before a data transfer to the global time base of the data transmission system (1) and from a communication controller (9) of the subscriber (3, 4, 5) to the global time base of the data transmission system (1) synchronous synchronization clock (24) is provided for the synchronization of the operating system time base.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Synchronisation zwischen der globalen Zeitbasis des Datenübertragungssystems (1) und der Betriebssystem-Zeitbasis des Teilnehmer- Prozessors (6) kontinuierlich während des Betriebs des Datenübertragungssystems (1) ausgeführt wird.2. The method according to claim 1, characterized in that the synchronization between the global time base of the data transmission system (1) and the operating system time base of the subscriber processor (6) is carried out continuously during the operation of the data transmission system (1).
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass von dem Teilnehmer-Prozessor (6) anhand des Synchronisationstaktes (24) die aktuelle Zeit des Datenübertragungssystems (1) ermittelt und die Betriebsystem -Zeitbasis entsprechend korrigiert wird.3. The method according to claim 1 or 2, characterized in that the subscriber processor (6) based on the synchronization clock (24) determines the current time of the data transmission system (1) and the operating system time base is corrected accordingly.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der Kommunikations-Controller (9) des Teilnehmers (3, 4, 5) aufgrund des Synchronisationstaktes (24) Interrupts generiert, über die die Betriebssystem-Zeitbasis synchronisiert wird. 4. The method according to any one of claims 1 to 3, characterized in that the communication controller (9) of the subscriber (3, 4, 5) due to the synchronization clock (24) generates interrupts over which the operating system time base is synchronized.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass in dem Betriebssystem Prozesse von periodischen bussynchronen Tasks durch einen Scheduler (20, 21) des Betriebssystems in Abhängigkeit von dem Synchronisationstakt (24) koordiniert werden.5. The method according to any one of claims 1 to 4, characterized in that in the operating system processes of periodic bussynchronen tasks by a scheduler (20, 21) of the operating system in dependence on the synchronization clock (24) are coordinated.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass das Betriebssystem einen Zeit-Scheduler (20) umfasst, der durch eine periodische Zeitgeber- Interrupt- Routine aufgerufen wird und durch den der Beginn der Prozesse der periodischen bussynchronen Tasks in Abhängigkeit von der Taktperiode der Zeitgeber-Interrupt-Routine vorgegeben wird.6. The method according to claim 5, characterized in that the operating system comprises a time scheduler (20), which is called by a periodic timer interrupt routine and by the beginning of the processes of the periodic bus synchronous tasks in response to the clock period of Timer interrupt routine is specified.
7. Verfahren nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass das Betriebssystem einen Ereignis-Scheduler (21) umfasst, der durch eine ereignisgesteuerte oder periodische Ereignis-Interrupt-Routine aufgerufen wird und durch den der Beginn der Prozesse der periodischen bussynchronen Tasks und von Prozessen von ereignisgesteuerten Tasks in Abhängigkeit von dem Synchronisationstakt (24) vorgegeben wird.A method according to claim 5 or 6, characterized in that the operating system comprises an event scheduler (21) which is called by an event-driven or periodic event interrupt routine and by which the beginning of the processes of the periodic bus synchronous tasks and of Processes of event-driven tasks in response to the synchronization clock (24) is specified.
8. Zeitgesteuertes Datenübertragungssystem (1) mit mehreren Teilnehmern (3, 4, 5) und einer Netzwerkstruktur (2) zur Datenübertragung zwischen den Teilnehmern (3, 4, 5), wobei den Teilnehmern (3, 4, 5) Prozessoren (6) zugeordnet sind, wobei alle Komponenten (2, 9) des Datenübertragungssystems (1) auf eine gemeinsa- me globale Zeitbasis synchronisiert sind und der Teilnehmer- Prozessor (6) eines jeden Teilnehmers (3, 4, 5) eine eigene Zeitbasis hat, die auch ein auf dem Teilnehmer-Prozessor (6) ablaufendes Betriebssystem benutzt, dadurch gekennzeichnet, dass das Datenübertragungssystem (1) Mittel aufweist, welche eine Synchronisation der Betriebssystem-Zeitbasis des Prozessors (6) mindestens ei- nes der Teilnehmer (3, 4, 5) zumindest vor einer Datenübergabe zwischen dem8. Time-controlled data transmission system (1) with a plurality of subscribers (3, 4, 5) and a network structure (2) for data transmission between the subscribers (3, 4, 5), wherein the subscribers (3, 4, 5) processors (6) are assigned, wherein all components (2, 9) of the data transmission system (1) are synchronized to a common global time base and the subscriber processor (6) of each participant (3, 4, 5) has its own time base, the an operating system running on the subscriber processor (6), characterized in that the data transmission system (1) comprises means for synchronizing the operating system time base of the processor (6) of at least one of the subscribers (3, 4, 5) at least before a data transfer between the
Datenübertragungssystem (1) und dem Teilnehmer- Prozessor (6) auf die globale Zeitbasis des Datenübertragungssystems (1) ausführen, und ein Kommunikations-Controller (9) von mindestens einem Teilnehmer (3, 4, 5) Mittel (11) zum Bereitstellen eines zu der globalen Zeitbasis des Datenübertragungssystems (1) synchronen Synchronisationstakts (24) für die Synchronisation der Betriebssystem-Zeitbasis aufweist. Data transmission system (1) and the subscriber processor (6) on the global time base of the data transmission system (1) run, and a communication controller (9) of at least one participant (3, 4, 5) means (11) for providing a the global time base of the data transmission system (1) has synchronous synchronization clocks (24) for the synchronization of the operating system time base.
9. Datenübertragungssystem (1) nach Anspruch 8, dadurch gekennzeichnet, dass der Prozessor (6) des Teilnehmers (3, 4, 5) einen Eingang (13) zum Empfang des Synchronisationstakts (24) und Mittel zur Synchronisation der Betriebssystem-Zeitbasis auf den Synchronisationstakt (24) aufweist.9. Data transmission system (1) according to claim 8, characterized in that the processor (6) of the subscriber (3, 4, 5) has an input (13) for receiving the synchronization clock (24) and means for synchronizing the operating system time base on the Synchronization clock (24).
10. Datenübertragungssystem (1) nach Anspruch 9, dadurch gekennzeichnet, dass die Synchronisationsmittel zur Ausführung eines Verfahrens nach einem der Ansprüche 2 bis 7 ausgebildet sind.10. Data transmission system (1) according to claim 9, characterized in that the synchronization means are designed for carrying out a method according to one of claims 2 to 7.
11. Teilnehmer (3; 4; 5) eines zeitgesteuerten Datenübertragungssystems (1), das mehrere Teilnehmer (3, 4, 5) und eine Netzwerkstruktur (2) zur Datenübertragung zwischen den Teilnehmern (3, 4, 5) aufweist, wobei dem Teilnehmer (3; 4; 5) ein11. Subscriber (3; 4; 5) of a time-controlled data transmission system (1) having a plurality of subscribers (3, 4, 5) and a network structure (2) for data transmission between the subscribers (3, 4, 5), wherein the subscriber (3; 4; 5)
Prozessor (6) zugeordnet ist, wobei alle Komponenten (2, 9) des Datenübertragungssystems (1) auf eine gemeinsame globale Zeitbasis synchronisiert sind und wobei der Teilnehmer- Prozessor (6) eine eigene Zeitbasis hat, die auch ein auf dem Teilnehmer- Prozessor (6) ablaufendes Betriebssystem benutzt, dadurch gekennzeichnet, dass der Teilnehmer (3; 4;5) Mittel aufweist, welche eine Synchronisation der Betriebssystem -Zeitbasis des Teilnehmer- Prozessors (6) zumindest vor einer Datenübergabe zwischen dem Datenübertragungssystem (1) und dem Teilnehmer- Prozessor (6) auf die globale Zeitbasis des Datenübertragungssystems (1) ausführen, und ein Kommunikations-Controller (9) des Teilnehmers (3; 4; 5) Mittel (11) zum Bereitstellen eines zu der globalen Zeitbasis des Datenübertragungssystems (1) synchronen Synchronisationstakts (24) für die Synchronisation der Betriebssystem -Zeitbasis aufweist.Processor (6) is assigned, wherein all components (2, 9) of the data transmission system (1) are synchronized to a common global time base and wherein the subscriber processor (6) has its own time base, which is also a on the subscriber processor ( 6) running means operating system, characterized in that the subscriber (3; 4; 5) has means which synchronization of the operating system time base of the subscriber processor (6) at least before a data transfer between the data transmission system (1) and the subscriber Processor (6) to the global time base of the data transmission system (1), and a communication controller (9) of the subscriber (3; 4; 5) means (11) for providing a synchronization clock synchronous to the global time base of the data transmission system (1) (24) for the synchronization of the operating system time base.
12. Teilnehmer (3; 4; 5) nach Anspruch 11, dadurch gekennzeichnet, dass der Teilnehmer (3; 4; 5) Mittel zur Ausführung eines Verfahrens nach einem der Ansprü- che 2 bis 7 aufweist.12. Subscriber (3; 4; 5) according to claim 11, characterized in that the subscriber (3; 4; 5) has means for carrying out a method according to one of the claims 2 to 7.
13. Kommunikations-Controller (9) eines Teilnehmers (3; 4; 5) eines zeitgesteuerten Datenübertragungssystems (1), das mehrere Teilnehmer (3, 4, 5) und eine Netzwerkstruktur (2) zur Datenübertragung zwischen den Teilnehmern (3, 4, 5) aufweist, wobei dem Teilnehmer (3; 4; 5) ein Prozessor (6) zugeordnet ist, wobei alle Komponenten (2, 9) des Datenübertragungssystems (1) einschließlich des Kom- munikations-Controllers (9) auf eine gemeinsame globale Zeitbasis synchronisiert sind und wobei der Kommunikations-Controller (9) auf eine eigene Zeitbasis eines auf dem Teilnehmer- Prozessor (6) ablaufenden Betriebssystems synchronisiert ist, dadurch gekennzeichnet, dass der Kommunikations-Controller (9) Mit- tel (11) zum Bereitstellen eines zu der globalen Zeitbasis des Datenübertragungssystems (1) synchronen Synchronisationstakts (24) für die Synchronisation der Betriebssystem-Zeitbasis aufweist und der Teilnehmer (3; 4;5) Mittel aufweist, welche die Betriebssystem-Zeitbasis des Teilnehmer- Prozessors (6) zumindest vor einer Datenübergabe zwischen dem Datenübertragungssystem (1) und dem Teilnehmer- Prozessor (6) auf die globale Zeitbasis des Datenübertragungssystems (1) synchronisieren.13. Communication controller (9) of a subscriber (3; 4; 5) of a time-controlled data transmission system (1) having a plurality of subscribers (3, 4, 5) and a network structure (2) for data transmission between the subscribers (3, 4, 5), wherein the processor (6) is assigned to the subscriber (3; 4; 5), whereby all the components (2, 9) of the data transmission system (1) including the computer Communication controller (9) are synchronized to a common global time base and wherein the communication controller (9) is synchronized to its own time base of running on the subscriber processor (6) operating system, characterized in that the communication controller (9 ) Means (11) for providing a synchronization clock (24) for the synchronization of the operating system time base synchronous to the global time base of the data transmission system (1) and the subscriber (3; 4; 5) having means which the operating system time base of the subscriber processor (6) synchronize at least before a data transfer between the data transmission system (1) and the subscriber processor (6) to the global time base of the data transmission system (1).
14. Kommunikations-Controller (9) nach Anspruch 13, dadurch gekennzeichnet, dass der Kommunikations-Controller (9) Mittel zur Ausführung eines Verfahrens nach einem der Ansprüche 2 bis 7 aufweist. 14. Communication controller (9) according to claim 13, characterized in that the communication controller (9) comprises means for carrying out a method according to one of claims 2 to 7.
EP07726352A 2006-03-22 2007-02-12 Method and data transmission system for transferring data between the data transmission system and a host processor of a subscriber of a data transmission system Withdrawn EP1999537A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102006013640A DE102006013640A1 (en) 2006-03-22 2006-03-22 Method and data transmission system for transferring data between the data transmission system and a host processor of a subscriber of a data transmission system
PCT/EP2007/051330 WO2007107414A1 (en) 2006-03-22 2007-02-12 Method and data transmission system for transferring data between the data transmission system and a host processor of a subscriber of a data transmission system

Publications (1)

Publication Number Publication Date
EP1999537A1 true EP1999537A1 (en) 2008-12-10

Family

ID=38016808

Family Applications (1)

Application Number Title Priority Date Filing Date
EP07726352A Withdrawn EP1999537A1 (en) 2006-03-22 2007-02-12 Method and data transmission system for transferring data between the data transmission system and a host processor of a subscriber of a data transmission system

Country Status (6)

Country Link
US (1) US7995620B2 (en)
EP (1) EP1999537A1 (en)
JP (1) JP2009530933A (en)
CN (1) CN101405676A (en)
DE (1) DE102006013640A1 (en)
WO (1) WO2007107414A1 (en)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005018837A1 (en) * 2005-04-22 2006-10-26 Robert Bosch Gmbh Method and device for synchronizing two bus systems and arrangement of two bus systems
US8243714B1 (en) * 2008-05-05 2012-08-14 Agilent Technologies, Inc. Method and apparatus for hierarchial system synchronization
DE102008040024A1 (en) * 2008-06-30 2009-12-31 Robert Bosch Gmbh Control network for motor vehicles
US8190942B2 (en) * 2008-07-02 2012-05-29 Cradle Ip, Llc Method and system for distributing a global timebase within a system-on-chip having multiple clock domains
EP2418806B1 (en) * 2009-04-08 2017-10-11 Toyota Jidosha Kabushiki Kaisha Data relay device and data relay method used in the device
EP2544388B1 (en) 2011-07-08 2017-09-27 Siemens Aktiengesellschaft Method for cycle and time unit synchronisation in an automation network
CN102799212B (en) * 2012-07-16 2015-05-27 中船重工（武汉）凌久电子有限责任公司 Global clock system for multi-core multi-processor parallel system, and application method thereof
DE102012219180A1 (en) * 2012-10-22 2014-05-08 Robert Bosch Gmbh Arithmetic unit for a control unit and operating method therefor
CN103152118B (en) * 2013-02-07 2015-08-12 中兴通讯股份有限公司 A kind of Base Band Unit and radio frequency unit data service synchronization, device and system
DE102013005748A1 (en) * 2013-04-05 2014-10-09 Phoenix Contact Gmbh & Co. Kg Automation device and method for reducing jitter
CN105334907A (en) * 2015-09-28 2016-02-17 成都成电光信科技股份有限公司 Clock synchronization method and data processing system
US9537956B1 (en) * 2015-12-11 2017-01-03 Uber Technologies, Inc. System for acquiring time-synchronized sensor data
US9785150B2 (en) 2015-12-11 2017-10-10 Uber Technologies, Inc. Formatting sensor data for use in autonomous vehicle communications platform
US9596666B1 (en) 2015-12-11 2017-03-14 Uber Technologies, Inc. System for processing asynchronous sensor data
US10101747B2 (en) 2015-12-11 2018-10-16 Uber Technologies, Inc. Formatting sensor data for use in autonomous vehicle communications platform
US10114103B2 (en) 2016-03-31 2018-10-30 Uber Technologies, Inc. System and method for sensor triggering for synchronized operation
US10187195B2 (en) * 2016-04-28 2019-01-22 Hamilton Sundstrand Corporation Controller area network synchronization
US10482559B2 (en) 2016-11-11 2019-11-19 Uatc, Llc Personalizing ride experience based on contextual ride usage data
DE102016225061A1 (en) * 2016-12-15 2018-06-21 Robert Bosch Gmbh System for triggering personal protective equipment for a vehicle and method
US10444788B2 (en) * 2017-08-22 2019-10-15 Wind River Systems, Inc. Device, system, and method for synchronizing time partition windows
JP6962099B2 (en) * 2017-09-25 2021-11-05 オムロン株式会社 Control system and control device
US10698857B2 (en) 2018-09-28 2020-06-30 Bristol, Inc Systems, methods, and apparatus to synchronize data bus access
IT201900006633A1 (en) * 2019-05-08 2020-11-08 Stmicroelectronics Application Gmbh PROCESSING SYSTEM, RELATED INTEGRATED CIRCUIT, DEVICE AND PROCEDURE

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5327468A (en) * 1992-06-19 1994-07-05 Westinghouse Electric Corp. Synchronization of time-of-day clocks in a distributed processing network system
DE10348430A1 (en) * 2003-10-14 2005-05-19 Volkswagen Ag Microcontroller for time-controlled bus system has interrupt processing unit between interrupt source interface and CPU that processes incoming interrupts and stores them in interrupt memory

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08223567A (en) * 1995-02-09 1996-08-30 Nec Corp Synchronizing method for coding frequency and decoding one with each other
DE50015549D1 (en) 1999-07-08 2009-03-26 Siemens Ag PC system for real-time and non-real-time programs
CA2463743A1 (en) * 2001-10-17 2003-05-01 Siemens Aktiengesellschaft Method for operating an end-user of an isochronous cyclical communication system
ATE305197T1 (en) * 2002-04-16 2005-10-15 Bosch Gmbh Robert METHOD FOR DATA TRANSMISSION IN A COMMUNICATIONS SYSTEM
DE10246746B3 (en) * 2002-10-07 2004-04-08 Siemens Ag Computer system for controlling machine tool or production machine with switching between real-time and non-real-time programs
DE10336585B4 (en) * 2003-08-08 2008-01-17 Texas Instruments Deutschland Gmbh Real-time interrupt module for operating systems and time-triggered applications
DE10340165A1 (en) 2003-09-01 2005-03-24 Robert Bosch Gmbh Sensor connection procedure for vehicle TTCAN networks synchronizes sensor or actuator to bus system clock during fast clock first phase

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5327468A (en) * 1992-06-19 1994-07-05 Westinghouse Electric Corp. Synchronization of time-of-day clocks in a distributed processing network system
DE10348430A1 (en) * 2003-10-14 2005-05-19 Volkswagen Ag Microcontroller for time-controlled bus system has interrupt processing unit between interrupt source interface and CPU that processes incoming interrupts and stores them in interrupt memory

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of WO2007107414A1 *

Also Published As

Publication number Publication date
WO2007107414A1 (en) 2007-09-27
DE102006013640A1 (en) 2007-09-27
US7995620B2 (en) 2011-08-09
JP2009530933A (en) 2009-08-27
CN101405676A (en) 2009-04-08
US20100054282A1 (en) 2010-03-04

Similar Documents

Publication Publication Date Title
EP1999537A1 (en) Method and data transmission system for transferring data between the data transmission system and a host processor of a subscriber of a data transmission system
EP2283616B1 (en) Communication system having a can bus and method for operating such a communication system
EP2109259B1 (en) Method, bus components and a control system for ethernet-based controlling an automation system
EP1846827B1 (en) Method for transmitting data in messages via a communications link of a communications system and communications module, subscriber of a communications system and associated communications system
DE10211284B4 (en) Bus system of at least two data buses
EP1787204B1 (en) Message administrator and method for controlling access to data of the message memory of a communications component
EP1940654B1 (en) Method for connecting a FlexRay user comprising a microcontroller to a FlexRay communication connection via a FlexRay communication control device, and FlexRay-communication system for producing said method
EP2359539B1 (en) Data transmission protocol
EP1941377A2 (en) User interface which is between a microcontroller and a flexray-communication component, flexray-user and method for transmitting messages via said type of interface
WO2006111499A1 (en) Method and device for synchronising two bus systems, and arrangement consisting of two bus systems
DE102005048581B4 (en) Subscriber interface between a FlexRay communication module and a FlexRay subscriber and method for transmitting messages via such an interface
EP1763768B1 (en) Method and device for controlling a bus system, and corresponding bus system
WO2006015911A1 (en) Method and device for accessing data of a message memory of a communication component
EP1648117A1 (en) Method for synchronisation in a redundant communication system
WO2008077717A1 (en) Method for starting a communication system, communication system comprising a communication medium and a plurality of subscribers connected thereto, and a subscriber of such a communication system
EP1368728A2 (en) Synchronous, clocked communication system with a relative time clock and method for establishing such a system
WO2006015908A1 (en) Method for storing messages in a message memory and corresponding message memory
EP3072250B1 (en) Communication device, communication system and method for the synchronised sending of messages
EP1428340B1 (en) Method and device for producing program interruptions in subscribers to a bus system, and corresponding bus system
DE102010001596A1 (en) Method for operating a time-controlled bus system
DE102006004191B4 (en) Deterministic communication system
DE102012205160A1 (en) Communication arrangement and method for configuring programmable hardware
DE10260807B4 (en) Transmission method for a time reference via a transmission medium and timer block corresponding thereto
WO2012084471A1 (en) Method for actuating peripheral devices of a clock-synchronously operating bus system and third-party peripheral devices of a third-party bus system and associated bus converter
DE102011004363B4 (en) Control device for controlling network participants, method for operating a computer network and computer network

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20081022

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU LV MC NL PL PT RO SE SI SK TR

17Q First examination report despatched

Effective date: 20101109

DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20120904