EP1784975A1 - Bildverarbeitungseinrichtung und entsprechendes betriebsverfahren - Google Patents

Bildverarbeitungseinrichtung und entsprechendes betriebsverfahren

Info

Publication number
EP1784975A1
EP1784975A1 EP05779122A EP05779122A EP1784975A1 EP 1784975 A1 EP1784975 A1 EP 1784975A1 EP 05779122 A EP05779122 A EP 05779122A EP 05779122 A EP05779122 A EP 05779122A EP 1784975 A1 EP1784975 A1 EP 1784975A1
Authority
EP
European Patent Office
Prior art keywords
image
signal
image processing
processing device
synchronizers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
EP05779122A
Other languages
English (en)
French (fr)
Inventor
Hans-Günther NUSSECK
Heinrich H. BÜLTHOFF
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Max Planck Gesellschaft zur Foerderung der Wissenschaften eV
Original Assignee
Max Planck Gesellschaft zur Foerderung der Wissenschaften eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Max Planck Gesellschaft zur Foerderung der Wissenschaften eV filed Critical Max Planck Gesellschaft zur Foerderung der Wissenschaften eV
Publication of EP1784975A1 publication Critical patent/EP1784975A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals
    • H04N5/067—Arrangements or circuits at the transmitter end
    • H04N5/073—Arrangements or circuits at the transmitter end for mutually locking plural sources of synchronising signals, e.g. studios or relay stations
    • H04N5/0736—Arrangements or circuits at the transmitter end for mutually locking plural sources of synchronising signals, e.g. studios or relay stations using digital storage buffer techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/2624—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects for obtaining an image which is composed of whole input images, e.g. splitscreen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/31—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
    • H04N9/3141—Constructional details thereof
    • H04N9/3147—Multi-projection systems

Definitions

  • Image processing device and corresponding
  • the invention relates to an image processing device and a corresponding operating method according to the preamble of the independent claims.
  • Image impression the combined graphic signal can then be distorted to compensate for the curvature of the screen.
  • a disadvantage of the known graphics systems for combining various graphics signals is the fact that they require synchronized graphic signals on the input side.
  • the graphics signals to be combined with one another are often asynchronous, which makes the combination with the known graphics systems more difficult or makes specially synchronized graphics systems necessary.
  • an image processing ⁇ processing device is known, the input side different unsynchronized image input signals can record and synchronized to ⁇ next, whereupon the synchronized image ⁇ input signals then combined with a combiner to form an image output signal.
  • This known image processing device thus advantageously enables the combination of unsynchronized image input signals.
  • a disadvantage of the known image processing devices described above is the unsatisfactory image quality if a plurality of unsynchronized image input signals are to be combined with one another and subsequently geometrically distorted or equalized.
  • the invention is therefore based on the object, an image processing device and a corresponding ⁇ Radiowave ⁇ drive to provide the output signals in the combination of several Schmein ⁇ and a geometric distortion correction processing or provides an improved image quality.
  • the invention comprises an image processing device with a plurality of image signal inputs for receiving in each case one input image signal, wherein the individual image input signals generally reproduce one image or one image sequence in each case.
  • the invention is not limited to a specific number of image ⁇ signal inputs, but the image processing device according to the invention preferably eight Stammsignalein ⁇ courses, so that a total of eight different image input signals can be recorded.
  • the invention can also be implemented with a different number of image signal inputs, for example with two, four, six or more image signal inputs.
  • the invention is preferably at least one image signal output for outputting an image output signal, wherein the Rickaus ⁇ input signal is an image or a sequence of images usually again ⁇ .
  • the invention is also not limited to a single image signal output with regard to the number of image signal outputs. Rather, it is also possible to provide several image signal outputs in order to output a corresponding number of image output signals.
  • the single image output signals can hereby derwe different images or image sequences as ⁇ .
  • the different image signal outputs output image output signals in different data formats, wherein the different image output signals then the same image or the same
  • the image processing device preferably ⁇ a combiner on to the ver ⁇ different image input signals with each other to the Schmaus- signal or to combine the individual image output signals.
  • the image processing device permits each receiving unsynchronized input image signals so that the individual image signal inputs, a synchronizer is connected downstream of each chronisierer, the syn the unsynchronized image input signals for the subsequent combining ⁇ chronized.
  • the combiner of Rickgnacsein ⁇ inventive device preferably comprises a programmable or confi ⁇ gurierbares switching circuit that supplies the various Rickein ⁇ output signals according to a predetermined, preferably variable programming combined with each other to the Schmausgangssig ⁇ nal and via a serial and / or parallel Pro ⁇ programming interface programmable or is configurable.
  • the combination of the various image input signals can thus be adjusted at the pixel level by a corresponding programming of the programmable switching network, so that any combinations of the image input signals recorded on the input side are possible.
  • the programmable switch network for combination discrimination of the different image input signals an FPGA (Field Programmable Gate Array) to, but in principle it is also possible that the combiner in the Inventive ⁇ image processing device according to a PLD (Programmable Logic Device) or a PAL (Programmable Array Logic).
  • a PLD Programmable Logic Device
  • PAL Programmable Array Logic
  • the combiner of the image processing device according to the invention is connected to a read-write memory whose content determines the combination of the image input signals.
  • a read-write memory whose content determines the combination of the image input signals.
  • This may be, for example, a DDR RAM, which may for example have a memory capacity of 128 MBit.
  • the combiner is connected to a read-only memory which holds a start configuration for the combiner, wherein the start combination is loaded into the combiner when switched on.
  • This read-only memory may be, for example, a JTAG flash memory, but the invention is not restricted to this type of memory with regard to the memory type for the read-only memory for storing the start configuration.
  • the image processing means comprises a Signalver ⁇ splitter on the input side signal inputs having at least one of the image ⁇ and on the output side to at least two of the synchronizer is connected, said signal splitter, the input side image input signal from ⁇ input side to the signal distributor distributed Synchroni ⁇ sierer distributed.
  • This distribution of an image input signal to a plurality of synchronizers may be expedient in order to circumvent bandwidth limitations of the synchronizers and to process image input signals with very high bandwidth requirements by synchronizing and distorting in common a plurality of synchronizers, the synchronized component signals then from the combiner again be combined accordingly.
  • the signal distributors are programmable in order, depending on the programming, to supply each image input signal in each case to one of the synchronizers or to apply the individual image input signals to a plurality of the respective ones
  • the Schmverar ⁇ invention beitungs shark has in this case at least two operating modes, wherein the signal distribution in a type of operation are inactive and can be activated in a different mode, wells to distribute the individual image input signals depending ⁇ several of the synchronizer.
  • a signal distributor is connected in pairs to the individual image signal inputs, wherein the individual signal distributors are preferably individually programmable.
  • the individual signal distributors are preferably individually programmable.
  • the invention preferably processing means comprises a central clock which on the output side with all synchronizers connected is. This makes it possible for the individual image input signals to be synchronized by the individual synchronizers independently of their frequency and resolution, so that they are available in pixel-precise synchronized form at the outputs of the synchronizers.
  • the image processing device can have an external synchronization connection in order to synchronize the image processing device with other image processing devices.
  • the invention trains kausein ⁇ direction on at least one or distortion equalizer to the individual image input signals before the combining to the image output signal individually each to distort or pull ⁇ to ent.
  • the distortion or equalizer is formed by the individual synchronizers, which thus have two functions, namely, on the one hand the synchronization of the image input signals and, on the other hand, their distortion or equalization.
  • This is done, for example, by the chip type sxTl from Silicon Optix, which also has the nickname "Reon".
  • the invention is not limited to chips of this type in terms of synchronization, but in principle also feasible with other types of chips.
  • the synchronizers are biofunctional in that, in addition to the synchronization of the input signals, they also enable their distortion or equalization.
  • the synchronizer as loading recorded in this description blocks can also be called a correction modules due to their bi-functionality, the Cor ⁇ rekturbausteine or th synchronizer following advantages bie ⁇ .
  • the combination of several correction blocks or synchronizers using a uniform clock allows the synchronization of different inputs.
  • each correction module or synchronizer can correct different resolutions or clock rates of the image signal inputs, so that a uniform image signal is output at the output of each correction module or synchronizer and forwarded to the combiner.
  • the individual correction modules or Synchro ⁇ can rigieren kor ⁇ the brightness and / or color of the image signal individually nisierer geometric and / or with respect to.
  • the individual correction modules or synchronizers can individually crop and resize the respective image signal (enlargement and reduction), whereby only a part of the respective image signal is forwarded to the combiner.
  • a distortion or equalization of image signals is therefore meant geometrically and not telecommunications technology and includes not only the geometric correction of the image content and the correction of the brightness and the color information.
  • the individual synchronizers preferably each have a control input, via which a picture change can be triggered, wherein the control inputs of the individual synchronizers are preferably connected together with the combiner in order to record a common trigger signal from the combiner.
  • This joint control of the individual synchronizers by the combiner allows a synchronous picture change, which is usually a prerequisite for the subsequent combination.
  • the individual synchronizers are vorzugswei- se via a respective configuration input configurable, wherein each of the configuration inputs of Synchronisie ⁇ rer are connected via a multiplexer to the combiner.
  • the combiner can address and configure all synchronizers via the multiplexer.
  • the image signal output of the image processing device can be connected to a picture display device, such as a projector or a monitor.
  • An advantageous field of application of the image processing device according to the invention consists in the distributed Slo ⁇ calculation in a plurality of nodes of a graphics cluster, if the computational capacity of the individual nodes in each case only be ⁇ seeks not sufficient.
  • the image calculation is distributed in the form of multiple graphing machines that each edited only a part of the image.
  • the coordination of these pa ⁇ rallelen image calculation can for example be taken over by a computer Steuer ⁇ .
  • the partial signals processed by the individual graphics computers are then supplied to the image signal inputs of the image processing device according to the invention, synchronized and then combined again.
  • the invention also includes an operating method for an image processing device according to the invention, which already appears from the above description.
  • Figure 1 is a simplified block diagram of an OF INVENTION ⁇ to the invention image processing means for combining eight input image signals to four image output signals,
  • FIG. 2 shows the signal distributors of the image processing device from FIG. 1,
  • FIG. 3 is a more detailed block diagram of a portion of the image processor of FIG. 1;
  • FIG. 4 shows a graphics system according to the invention with a graphics cluster for parallel processing of graphics signals
  • FIG. 5 shows a graphics system for the projection of image signals
  • Figure 6 is a simplified block diagram of an OF INVENTION ⁇ to the invention the image processing system with several graphics computers as an image signal sources and the image processing device according to the invention for combining this image input signals so as ⁇ Figure 7A, 7B, a timing diagram according to FIG interpreting light the coarse synchronization of the image signals input in the graphics computers the image processing system 6 ⁇ ver.
  • FIG. 1 shows an exporting ⁇ insurance for a Schmakusein ⁇ inventive device 1 for combining eight unsynchronized Scheme ⁇ input signals Video In 1, ..., Video 8, gang signals to four Schmaus- Video Out 1, ..., Video Out 4.
  • Video In 1 For receiving the individual unsynchronized Jardineingangs ⁇ signals Video In 1, ..., Video In 8 has ⁇ use image processing device 1 a plurality of digital input interface 9 2- (DVI-D: Digital Video Interface).
  • DVI-D Digital Video Interface
  • the individual pixel information is transmitted in each case in the form of an 8-bit value, the image value for the primary colors red, yellow and blue being transmitted in parallel for each pixel.
  • the individual input interfaces 2-9 are connected on the output side in pairs to a plurality of signal distributors 10-13, the structure of which is shown in greater detail in FIG. 2 and will be described in detail later.
  • the individual signal distributors 10-13 are connected to eight synchronizers 14-21 which receive two image signals from the individual signal distributors 10-13 and synchronize them.
  • the synchronizers 14-21 are in this embodiment, to the chips of the type sxTl by Silicon Optix, also referred to as "Reon" ⁇ the.
  • the image signals synchronized by the synchronizers 14-21 are then supplied to a combiner 22, where it is a FPGA (Field Programmable Gate Array) of the Virtex-II type from XILINX.
  • the combiner 22 combinatorial ⁇ nes the input side captured image signals entspre ⁇ accordingly a given programming (not shown here provides) to the image output signals Video Out 1, ..., Video Out 4 and outputs it to multiple output interfaces 23-26.
  • the image processing device 1 has a parallel interface 27 and a serial interface 28 in order to configure the image processing device 1.
  • the image processing device 1 has a central clock generator 29, which is connected on the output side to the synchronizers 14-21.
  • This common timing of the individual synchronizers 14-21 allows the video input signals Video In 1, ..., Video In 8 to be synchronized independently of their frequency and resolution so that they are pixel-exactly synchronized at the outputs of the synchronizers 14-21 be available.
  • the combiner 22 is connected via a multiplexer 30 to the individual synchronizers 14-21 in order to configure them individually.
  • the combiner 22 is connected to the individual signal splitters 10-13 in order to be able to switch over between two operating modes.
  • the signal distributor ⁇ 10-13 are inactive, so that the two respectively adjacent the input side image input signals to the accompanying
  • Synchronizers are switched through.
  • the signal distributors 10-13 are actively switched so that only the image input signal applied to one of the two signal inputs is output to the two connected synchronizer is distributed.
  • Triebsart in this Be ⁇ can also image input signals to be processed, whose bandwidth is greater than the maximum processing ⁇ bandwidth of the synchronizer 14-21.
  • the signal distributor 10 On the input side, the signal distributor 10 includes two TMDS receivers 31, 32 on the input side gear interfaced with the two A ⁇ 2, 3 are connected and a 48-bit brei ⁇ generate tes RGB signal.
  • the TMDS receiver 32 in the one of the two parallel branches can be switched inactive by the combiner 22 via a control line 33 and an inverter 34 so that the TMDS receiver 32 does not output an image signal.
  • an amplifier 35 is further arranged REN outputted from the TMDS receiver 31 image signal to the synchronizer 15 of the walls ⁇ signal processing branch may pass.
  • the amplifier 35 can likewise be switched inactive by the combiner 22 via the control line 33, the inverter 34 and a further inverter 36.
  • the two inverters 34, 36 thus ensure that either the TMDS receiver 32 or the amplifier 35 is actively switched. This means that, depending on the control via the control line 33, either the two image input signals taken in on the input side Video I 1 Video In 2 are forwarded to the downstream synchronizers 14, 15 without any further change or that only the input side divided image input signal Video In 1 is divided and distributed to the two synchronizers 14, 15.
  • This division of the image input signals recorded on the input side makes it possible to circumvent bandwidth limitations of the synchronizers 14-21 and to process image input signals of high bandwidth.
  • each of the synchronizers 14, 15 is connected to a random access memory 39, 40 in which the image data is buffered.
  • the combiner 22 is further connected to a memory 41 in which the start configuration for the combiner 22 is stored, the start configuration being loaded from the memory 41 into the combiner 22 when the system is switched on.
  • the memory 41 is a JTAG flash memory. Below the Ausure ⁇ shown in Figure 4 will be approximately for a graphics system according to the invention beschrie ⁇ ben.
  • the individual graphics computers 44-47 are with egg ⁇ ner inventive image processing device 48 connectedness, which synchronizes the unsynchronized output signals of ein ⁇ individual graphics computers 44-47 and brings together so that the output of the image processing device 48, a combined image output signal is Video Out.
  • This image output signal Video Out is fed to a projector 49, which projects an image onto a curved projection surface 50.
  • the curvature of the projection surface 50 is compensated by a correspondingly complementary distortion in the synchronizers of the image processing device 48, so that the image on the projection surface 50 appears undistorted despite the curvature of the projection surface 50.
  • FIG. 5 The embodiment of a graphics system according to the invention shown in FIG. 5 will now be described below, in which two image input signals Video In 1, Video In 2 are fed to an image processing device 51 according to the invention, which supplies the image input signals Video In I 1 Vi ⁇ deo In 2 geometrically distorted to compensate for the curvature of a projecting surface 52, and in the brightness and Corrected color to compensate for differences between the projectors 53, 54.
  • the image processing device 51 is connected to two projectors 53, 54, which project the two image output signals Video Out 1, Video Out 2 onto the projection surface 52.
  • the two images projected by the projectors 53 and 54 overlap.
  • the image processing device ermög ⁇ light for the image signals in this area a brightness ⁇ correction, allowing a so-called "edge blending".
  • Figure 6 shows a simplified block diagram of an OF INVENTION ⁇ to the invention the image processing system with multiple graphics ⁇ computers 60, 61, 62, 63, each providing an image input signal, wherein the provided from the graphics computers 60-63 ge presented image input signals are unsynchronized.
  • the illustrated image processing system has an image processing device 64 according to the invention with a plurality of image signal inputs 65-72 and a plurality of image signal outputs 73-76.
  • the image signal inputs 65-72 are fed by the graphics computers 60-63 with the unsynchronized image input signals.
  • the individual image signal inputs 65-72 is beitungs addressed in the Syndromeverar ⁇ 64 each a so-called chip WARP 77- 84 downstream, wherein it is in each case substantially to a synchronizer which synchronizes the input side up ⁇ recessed unsynchronized image input signals with each other.
  • WARP output side, the chips are rer with a Kombinie ⁇ 77-84 85 connected in the form of a FPGA.
  • the combiner 85 is in turn connected on the output side via several TMDS transmitters 86-89 to the image signal outputs 73-76.
  • the image processing device 64 in this embodiment a plurality of analog output Thomasseilen 90-93.
  • phase difference between the image input signals recorded by the graphics computers 60-63 is determined in the image processing device 64 and fed back to the graphics computer 60-63 via an interface 94.
  • the Gardnerrech ⁇ ner 60-63 then perform a coarse synchronization of the fed into the image processing device 64 Schmdeangs ⁇ signals, so that the image processing device 64 then has to make only a fine synchronization of the Schmendessigna ⁇ le.
  • the image processing device 64 makes use of an synchronization opportunity, which can synchronize the image signals pixel accuracy, so that the captured via the image signal inputs 65-72 image input signals synchronously up pixel ( "the GENLOCK”) available Müs ⁇ sen.
  • the image input signals are already roughly synchronized available. It is only important here that the time of each frame start (“FRAMESYNC”) is not more than 5-10 ° out of phase with the other image input signals (“FRAMELOCK”).
  • the output signals (“GENLOCK”) are then passed through the WARP chips 77-84 of the image processing device 64.
  • the coarse synchronization of the image input signals fed into the image processing device 64 can be realized in the graphics computers 60-63 by a software routine which lengthens or shortens the length of the vertical blanking interval of the image signals, as can be seen from the time diagrams in FIGS. 7A and 7B , For this purpose, only the information about the actual phase shift of
  • VIDEO IN 1 1, ..., VIDEO IN 8 video input signals
  • VIDEO OUT 1 VIDEO OUT 1
  • ... r VIDEO OUT4 Video output signals

Abstract

Die Erfindung betrifft eine Bildverarbeitungseinrichtung (1, 48, 51) mit mehreren Bildsignaleingängen (2-9) zur Aufnahme jeweils eines Bildeingangssignals, wobei die Bildeingangssignale unsynchronisiert sind, sowie mit mindestens einem Bild-signalausgang (23-26) zur Ausgabe mindestens eines Bildausgangssignal, einem Kombinierer (22) zur Kombinierung der verschiedenen Bildeingangssignale zu dem Bildausgangssignal, mehreren Synchronisierern (14-21), die jeweils den Bildsignaleingängen (2-9) nachgeschaltet sind und die unsynchronisierten Bildeingangssignale synchronisieren, sowie mit mehreren Verzerrern oder Entzerrern zur Verzerrung oder Entzerrung der einzelnen Bildeingangssignale vor ihrer Kombinierung zu dem Bildausgangssignal, wobei die Verzerrer oder Entzerrer durch die einzelnen Synchronisierer (14-21) gebildet werden und die Bildeingangssignale unabhängig voneinander von je einem oder mehreren Synchronisierern (14-21) verzerrt oder entzerrt werden. Weiterhin umfasst die Erfindung ein entsprechendes Betriebsverfahren.

Description

BESCHREIBtJNG
Bildverarbeitungseinrichtung und entsprechendes
Betriebsverfahren
Die Erfindung betrifft eine Bildverarbeitungseinrichtung und ein entsprechendes Betriebsverfahren gemäß dem Oberbegriff der nebengeordneten Ansprüche.
In Videosystemen und digitalen Grafiksystemen müssen oftmals verschiedene Grafiksignale miteinander zu einem einzigen Gra¬ fiksignal kombiniert werden. Dies ist beispielsweise der Fall, wenn ein Objekt vor einem sogenannten Blue-Screen auf¬ genommen wurde und anschließend in ein Hintergrundbild einge¬ blendet werden soll, das getrennt aufgenommen wurde und als separates Grafiksignal zur Verfügung steht.
Darüber hinaus ist es bekannt, bei der Kombinierung mehrerer unterschiedlicher Grafiksignale eine Geometriekorrektur vor¬ zunehmen. Dies kann beispielsweise sinnvoll sein, wenn das kombinierte Grafiksignal auf eine gekrümmte Projektionsfläche projiziert wird oder um optische Fehler der Visualisierungs- einrichtung auszugleichen. Zur Vermeidung eines verzerrten
Bildeindrucks kann das kombinierte Grafiksignal dann verzerrt werden, um die Krümmung der Projektionsfläche auszugleichen.
Ebenso ist es bekannt, bei der Projektion oder Visualisierung von Grafiksignalen eine Helligkeits- oder Farbkorrektur vor¬ zunehmen. Dies ist beispielsweise dann sinnvoll, wenn mehre Projektoren oder Bildschirme ein einheitliches Gesamtbild er¬ zeugen sollen. Um unterschiedliche Farbwiedergaben zu vermei¬ den können die Grafiksignale in ihren Färb- oder Helligkeits- werten verzerrt werden, um Unterschiede zwischen den Visuali¬ sierungseinrichtungen auszugleichen.
Nachteilig an den bekannten Grafiksystemen zur Kombination verschiedener Grafiksignale ist jedoch die Tatsache, dass diese eingangsseitig synchronisierte Grafiksignale verlangen. In der Praxis sind die miteinander zu kombinierenden Grafik¬ signale jedoch oftmals asynchron, was die Kombinierung mit den bekannten Grafiksystemen erschwert oder speziell synchro- nisierte Grafiksysteme nötig macht.
Aus Ulrich Schmidt: "Professionelle Videotechnik", Springer- Verlag (2000), Seite 483, Abb. 8.71 ist eine Bildverarbei¬ tungseinrichtung bekannt, die eingangsseitig verschiedene un- synchronisierte Bildeingangssignale aufnehmen kann und zu¬ nächst synchronisiert, woraufhin die synchronisierten Bild¬ eingangssignale dann mittels eines Kombinierers zu einem Bildausgangssignal zusammen geführt werden. Diese bekannte Bildverarbeitungseinrichtung ermöglicht also vorteilhaft die Kombinierung unsynchronisierter Bildeingangssignale.
Die Verwendung von sogenannten Frame-Synchronisern zur Syn¬ chronisierung unsynchronisierter Bildeingangssignale ist bei¬ spielsweise auch aus "Ausbildungshandbuch audiovisuelle Me- dienberufe", Band 2, Hüthig-Verlag (2003), Abschnitt 4.2.1.14, Seite 360-361 bekannt.
Weitere Bildverarbeitungseinrichtungen sind bekannt aus:
- Shawky, M.; Bonnet, S.; Favad, S.; Crubille, P.: "A Compu- ting Platform and its Tools for Feature Extraction from
On-Vehicle Image Sequences.", IEEE Intelligent Transporta¬ tion Systems Conference, 2000, Dearborn, MI, USA, 01.-03. October 2000., Conference Proceedings, pp. 39-45.
- DE 103 14 105 Al - DD 228 136 Al
- LYNX Technik AG: "Series 3000 MiniModules. Product Cata- log", Firmenschrift, S3000MM Ver 1.0., Weiterstadt: LYNX, 2003 - LI, Kai; CHEN, Han; CHEN, Yuqun et al. : "Building and U- sing a Scalable Display Wall System", IEEE Computer Gra¬ phics and Applications, Vol. 20, No. 4, July/August 2000, pp. 29-37.
- ALLARD, Jeremie; GOURANTON, Valerie; LECOINTRE, Loick et al. : "Nett Juggler and SoftGenLock: Running VR Juggler with Active Stereo and Multiple Displays on a Commodity Computer Cluster", IEEE Virtual Reality Conference 2002, VR'02, Orlando, FL, USA, 24.-28. March 2002.
Nachteilig an den vorstehend beschriebenen bekannten Bildver¬ arbeitungseinrichtungen ist jedoch die unbefriedigende Bild¬ qualität, wenn mehrere unsynchronisierte Bildeingangssignale miteinander kombiniert und anschließend geometrisch ver- oder entzerrt werden sollen.
Der Erfindung liegt deshalb die Aufgabe zugrunde, eine Bild¬ verarbeitungseinrichtung und ein entsprechendes Betriebsver¬ fahren zu schaffen, das bei der Kombination mehrerer Bildein¬ gangssignale und einer geometrischen Ver- oder Entzerrung ei- ne verbesserte Bildqualität liefert.
Diese Aufgabe wird erfindungsgemäß durch die Merkmale der ne¬ bengeordneten Ansprüche gelöst.
Die Erfindung umfasst eine Bildverarbeitungseinrichtung mit mehreren Bildsignaleingängen zur Aufnahme jeweils eines Bild¬ eingangssignals, wobei die einzelnen Bildeingangssignale in der Regel jeweils ein Bild bzw. eine Bildfolge wiedergeben. Die Erfindung ist nicht auf eine bestimmte Anzahl von Bild¬ signaleingängen beschränkt, jedoch weist die erfindungsgemäße Bildverarbeitungseinrichtung vorzugsweise acht Bildsignalein¬ gänge auf, so dass insgesamt acht unterschiedliche Bildein- gangssignale aufgenommen werden können. Die Erfindung ist je¬ doch auch mit einer anderen Anzahl von Bildsignaleingängen realisierbar, beispielsweise mit zwei, vier, sechs oder mehr Bildsignaleingängen.
Weiterhin weist die erfindungsgemäße Bildverarbeitungsein¬ richtung vorzugsweise mindestens einen Bildsignalausgang zur Ausgabe eines Bildausgangssignals auf, wobei das Bildaus¬ gangssignal in der Regel ein Bild bzw. eine Bildfolge wieder¬ gibt .
Die Erfindung ist auch hinsichtlich der Anzahl der Bildsig¬ nalausgänge nicht auf einen einzigen Bildsignalausgang be¬ schränkt. Vielmehr besteht auch die Möglichkeit, mehrere Bildsignalausgänge vorzusehen, um entsprechend viele Bildaus- gangssignale auszugeben. Die einzelnen Bildausgangssignale können hierbei unterschiedliche Bilder bzw. Bildfolgen wie¬ dergeben. Darüber hinaus besteht auch die Möglichkeit, dass die verschiedenen Bildsignalausgänge Bildausgangssignale in unterschiedlichen Datenformaten ausgeben, wobei die verschie- denen Bildausgangssignale dann dasselbe Bild bzw. dieselbe
Bildfolge wiedergeben können. Beispielsweise besteht die Mög¬ lichkeit, dass ein Bildsignalausgang ein digitales Bildaus¬ gangssignal ausgibt, wohingegen ein anderer Bildsignalausgang der erfindungsgemäßen Bildverarbeitungseinrichtung ein analo- ges Bildausgangssignal ausgibt.
Darüber hinaus weist die erfindungsgemäße Bildverarbeitungs¬ einrichtung vorzugsweise einen Kombinierer auf, um die ver¬ schiedenen Bildeingangssignale miteinander zu dem Bildaus- gangssignal bzw. zu den einzelnen Bildausgangssignalen zu kombinieren.
Die erfindungsgemäße Bildverarbeitungseinrichtung ermöglicht hierbei die Aufnahme unsynchronisierter Bildeingangssignale, so dass den einzelnen Bildsignaleingängen jeweils ein Syn¬ chronisierer nachgeschaltet ist, der die unsynchronisierten Bildeingangssignale für die nachfolgende Kombinierung syn¬ chronisiert .
Der Kombinierer der erfindungsgemäßen Bildverarbeitungsein¬ richtung weist vorzugsweise ein programmierbares oder konfi¬ gurierbares Schaltnetz auf, das die verschiedenen Bildein¬ gangssignale entsprechend einer vorgegebenen, vorzugsweise variablen Programmierung miteinander zu dem Bildausgangssig¬ nal kombiniert und über eine serielle und/oder parallele Pro¬ grammierschnittstelle programmierbar bzw. konfigurierbar ist. Die Kombinierung der verschiedenen Bildeingangssignale kann also auf Pixelebene durch eine entsprechende Programmierung des programmierbaren Schaltnetzes eingestellt werden, so dass beliebige Kombinationen der eingangsseitig aufgenommenen Bildeingangssignale möglich sind.
Vorzugsweise weist das programmierbare Schaltnetz zur Kombi- nierung der verschiedenen Bildeingangssignale ein FPGA (Field Programmable Gate Array) auf, jedoch besteht grundsätzlich auch die Möglichkeit, dass der Kombinierer in der erfindungs¬ gemäßen Bildverarbeitungseinrichtung ein PLD (Programmable Logic Device) oder ein PAL (Programmable Array Logic) auf- weist. Beispielsweise kann als Kombinierer ein FPGA einge¬ setzt werden, der von der Firma XILINIX erhältlich ist, je¬ doch ist die Erfindung hinsichtlich des Kombinierers nicht auf diesen FPGA-Typ beschränkt. Besonders vorteilhaft ist je- doch die Verwendung von FPGAs der Typen Virtex-II Pro X oder Virtex-IV der Firma XILINX.
Vorzugsweise ist der Kombinierer der erfindungsgemäßen BiId- Verarbeitungseinrichtung mit einem Schreib-Lese-Speicher ver¬ bunden, dessen Inhalt die Kombinierung der Bildeingangssigna¬ le festlegt. Dabei kann es sich beispielsweise um ein DDR-RAM handeln, das beispielsweise eine Speicherkapazität von 128 MBit aufweisen kann.
Darüber hinaus besteht im Rahmen der Erfindung die Möglich¬ keit, dass der Kombinierer mit einem Festwertspeicher verbun¬ den ist, der eine Startkonfiguration für den Kombinierer ent¬ hält, wobei die Startkombination beim Einschalten in den Kom- binierer geladen wird. Bei diesem Festwertspeicher kann es sich beispielsweise um ein JTAG-Flash-Memory handeln, jedoch ist die Erfindung hinsichtlich des Speichertyps für den Fest¬ wertspeicher zur Speicherung der Startkonfiguration nicht auf diesen Speichertyp beschränkt.
In einem bevorzugten Ausführungsbeispiel der Erfindung weist die Bildverarbeitungseinrichtung mindestens einen Signalver¬ teiler auf, der eingangsseitig mit mindestens einem der Bild¬ signaleingänge und ausgangsseitig mit mindestens zweien der Synchronisierer verbunden ist, wobei der Signalverteiler das eingangsseitig anliegende Bildeingangssignal auf die aus¬ gangsseitig an den Signalverteiler angeschlossenen Synchroni¬ sierer verteilt. Diese Verteilung eines Bildeingangssignals auf mehrere Synchronisierer kann sinnvoll sein, um Bandbrei- tenbegrenzungen der Synchronisierer zu umgehen und Bildein¬ gangssignale mit sehr hohen Bandbreitenanforderungen zu ver¬ arbeiten, indem mehrere Synchronisierer gemeinsam ein Bild¬ eingangssignal synchronisieren und verzerren, wobei die syn¬ chronisierten Teilsignale dann von dem Kombinierer wieder entsprechend kombiniert werden. In dem bevorzugten Ausfüh¬ rungsbeispiel nimmt der Signalverteiler eingangsseitig je¬ weils ein Bildeingangssignal auf und verteilt dieses auf zwei Synchronisierer, wo diese synchronisiert und korrigiert wer- den. Die Erfindung ist jedoch nicht auf ein Teilungsverhält¬ nis von 1:2 beschränkt, sondern auch mit anderen Teilungsver¬ hältnissen realisierbar, wie beispielsweise einem Teilungs¬ verhältnis von 1:3, 1:4 oder mehr, falls die Bandbreitenbe¬ grenzung der Synchronisierer und die Bandbreite der Bildein- gangssignale dies erforderlich machen.
Vorzugsweise sind die Signalverteiler programmierbar, um in Abhängigkeit von der Programmierung entweder jedes Bildein¬ gangssignal jeweils einem der Synchronisierer zuzuführen oder die einzelnen Bildeingangssignale jeweils auf mehrere der
Synchronisierer zu verteilen. Die erfindungsgemäße Bildverar¬ beitungseinrichtung weist in diesem Fall also mindestens zwei Betriebsarten auf, wobei die Signalverteiler in einer Be¬ triebsart inaktiv sind und in einer anderen Betriebsart aktiv geschaltet werden, um die einzelnen Bildeingangssignale je¬ weils auf mehrere der Synchronisierer zu verteilen.
Vorzugsweise ist den einzelnen Bildsignaleingängen jeweils paarweise ein Signalverteiler nachgeschaltet, wobei die ein- zelnen Signalverteiler vorzugsweise individuell programmier¬ bar sind. Es besteht dann die Möglichkeit, dass ein Signal¬ verteiler der erfindungsgemäßen Bildverarbeitungseinrichtung inaktiv geschaltet ist, während ein anderer Signalverteiler der erfindungsgemäßen Bildverarbeitungseinrichtung aktiv ge- schaltet ist.
Weiterhin ist zu erwähnen, dass die erfindungsgemäße Bildver¬ arbeitungseinrichtung vorzugsweise einen zentralen Taktgeber aufweist, der ausgangsseitig mit sämtlichen Synchronisierern verbunden ist. Dies ermöglicht es, dass die einzelnen Bild¬ eingangssignale von den einzelnen Synchronisierern unabhängig von ihrer Frequenz und Auflösung synchronisiert werden, so dass diese an den Ausgängen der Synchronisierer pixelgenau synchronisiert zur Verfügung stehen.
Weiterhin kann die erfindungsgemäße Bildverarbeitungseinrich¬ tung einen externen Synchronisationsanschluss aufweisen, um die Bildverarbeitungseinrichtung mit anderen Bildverarbei- tungseinrichtungen zu synchronisieren.
Weiterhin weist die erfindungsgemäße Bildverarbeitungsein¬ richtung mindestens einen Verzerrer oder Entzerrer auf, um die einzelnen Bildeingangssignale vor der Kombinierung zu dem Bildausgangssignal jeweils einzeln zu verzerren bzw. zu ent¬ zerren. Hierbei wird der Verzerrer oder Entzerrer durch die einzelnen Synchronisierer gebildet, die also zwei Funktionen haben, nämlich zum einen die Synchronisation der Bildein¬ gangssignale und zum anderen deren Verzerrung bzw. Entzer- rung. Dies wird beispielsweise von dem Chiptyp sxTl der Firma Silicon Optix geleistet, der auch den Beinamen "Reon" hat. Die Erfindung ist hinsichtlich des Synchronisierens jedoch nicht auf Chips dieses Typs beschränkt, sondern grundsätzlich auch mit anderen Chiptypen realisierbar. Vorzugsweise sind die Synchronisierer jedoch biofunktional, indem sie neben der Synchronisation der Eingangssignale auch deren Ver- bzw. Ent¬ zerrung ermöglichen.
Die im Rahmen dieser Beschreibung als Synchronisierer be- zeichneten Bausteine können aufgrund ihrer Bifunktionalität auch als Korrekturbausteine bezeichnet werden, wobei die Kor¬ rekturbausteine bzw. Synchronisierer folgende Vorteile bie¬ ten. Zum einen ermöglicht die Zusammenfassung von mehreren Korrek¬ turbausteinen bzw. Synchronisierern unter Verwendung eines einheitlichen Taktgebers die Synchronisation unterschiedli¬ cher Eingänge. Zum anderen kann jeder Korrekturbaustein bzw. Synchronisierer unterschiedliche Auflösungen oder Taktraten der Bildsignaleingänge korrigieren, so dass am Ausgang jedes Korrekturbausteins bzw. Synchronisierers ein einheitliches Bildsignal ausgegeben und an den Kombinierer weitergeleitet wird.
Ferner können die einzelnen Korrekturbausteine bzw. Synchro¬ nisierer das jeweilige Bildsignal individuell geometrisch und/oder hinsichtlich der Helligkeit und/oder der Farbe kor¬ rigieren.
Schließlich können die einzelnen Korrekturbausteine bzw. Syn¬ chronisierer das jeweilige Bildsignal individuell zuschneiden und in der Größe verändern (Vergrößern und Verkleinern) , wo¬ durch nur ein Teil des jeweiligen Bildsignals an den Kombi- nierer weitergeleitet wird.
Der im Rahmen der Erfindung verwendete Begriff einer Verzer¬ rung oder Entzerrung von Bildsignalen ist also geometrisch und nicht nachrichtentechnisch gemeint und beinhaltet neben der geometrischen Korrektur des Bildinhaltes auch die Korrek¬ tur der Helligkeit sowie der Farbinformation.
Ferner ist zu erwähnen, dass die einzelnen Synchronisierer vorzugsweise jeweils einen Steuereingang aufweisen, über den ein Bildwechsel triggerbar ist, wobei die Steuereingänge der einzelnen Synchronisierer vorzugsweise gemeinsam mit dem Kom¬ binierer verbunden sind, um ein gemeinsames Triggersignal von dem Kombinierer aufzunehmen. Diese gemeinsame Ansteuerung der einzelnen Synchronisierer durch den Kombinierer ermöglicht einen synchronen Bildwechsel, was in der Regel Voraussetzung für die nachfolgende Kombinierung ist.
Darüber hinaus sind die einzelnen Synchronisierer vorzugswei- se über jeweils einen Konfigurationseingang konfigurierbar, wobei die einzelnen Konfigurationseingänge der Synchronisie¬ rer über einen Multiplexer mit dem Kombinierer verbunden sind. Der Kombinierer kann hierbei über den Multiplexer sämt¬ liche Synchronisierer ansprechen und konfigurieren.
Ferner ist zu erwähnen, dass die erfindungsgemäße Bildverar¬ beitungseinrichtung vorzugsweise auf einem einzigen Chip oder zumindest einer einzigen Platine integriert ist.
Darüber hinaus kann der Bildsignalausgang der Bildverarbei¬ tungseinrichtung mit einem Bildwiedergabegerät verbunden sein, wie beispielsweise einem Projektor oder einem Monitor.
Ein vorteilhaftes Anwendungsgebiet der erfindungsgemäßen Bildverarbeitungseinrichtung besteht in der verteilten Bild¬ berechnung in mehreren Knoten eines Grafik-Clusters, falls die Rechenkapazität der einzelnen Knoten jeweils allein be¬ trachtet nicht ausreicht. Hierbei wird die Bildberechnung in der Form auf mehrere Grafikrechner verteilt, dass jeder nur einen Teil des Bildes bearbeitet. Die Koordination dieser pa¬ rallelen Bildberechnung kann Beispielweise von einem Steuer¬ rechner übernommen werden. Anschließend werden die von den einzelnen Grafikrechnern bearbeiteten Teilsignale dann den Bildsignaleingängen der erfindungsgemäßen Bildverarbeitungs- einrichtung zugeführt, synchronisiert und anschließend wieder kombiniert . Darüber hinaus umfasst die Erfindung auch ein Betriebsverfah¬ ren für eine erfindungsgemäße Bildverarbeitungseinrichtung, was bereits aus der vorstehenden Beschreibung hervorgeht.
Andere vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet oder werden nachstehend zusam¬ men mit der Beschreibung der bevorzugten Ausführungsbeispiele der Erfindung anhand der Figuren näher erläutert. Es zeigen:
Figur 1 ein vereinfachtes Blockschaltbild einer erfin¬ dungsgemäßen Bildverarbeitungseinrichtung zur Kombinierung von acht Bildeingangssignalen zu vier Bildausgangssignalen,
Figur 2 die Signalverteiler der Bildverarbeitungsein¬ richtung aus Figur 1,
Figur 3 ein detaillierteres Blockschaltbild eines Teils der Bildverarbeitungseinrichtung aus Figur 1,
Figur 4 ein erfindungsgemäßes Grafiksystem mit einem Grafik-Cluster zur Parallelverarbeitung von Gra¬ fiksignalen,
Figur 5 ein Grafiksystem zur Projektion von Bildsigna¬ len,
Figur 6 ein vereinfachtes Blockschaltbild eines erfin¬ dungsgemäßen Bildverarbeitungssystems mit mehre- ren Grafikrechnern als Bildsignalquellen und der erfindungsgemäßen Bildverarbeitungseinrichtung zur Kombinierung dieser Bildeingangssignale so¬ wie Figur 7A, 7B ein Zeitdiagramm, das die grobe Synchronisierung der Bildeingangssignale in den Grafikrechnern des Bildverarbeitungssystems gemäß Figur 6 ver¬ deutlicht .
Das vereinfachte Blockschaltbild in Figur 1 zeigt ein Ausfüh¬ rungsbeispiel einer erfindungsgemäßen Bildverarbeitungsein¬ richtung 1 zur Kombinierung von acht unsynchronisierten Bild¬ eingangssignalen Video In 1, ..., Video In 8 zu vier Bildaus- gangssignalen Video Out 1, ..., Video Out 4.
Zur Aufnahme der einzelnen unsynchronisierten Bildeingangs¬ signale Video In 1, ..., Video In 8 weist die Bildverarbei¬ tungseinrichtung 1 mehrere digitale Eingangsschnittstellen 2- 9 (DVI-D: Digital Video Interface) auf. Hierbei werden die einzelnen Pixelinformationen jeweils in Form eines 8-Bit- Werts übertragen, wobei für jedes Pixel parallel der Bildwert für die Grundfarben Rot, Gelb und Blau übertragen wird.
Die einzelnen Eingangsschnittstellen 2-9 sind ausgangsseitig jeweils paarweise mit mehreren Signalverteilern 10-13 verbun¬ den, deren Aufbau detaillierter in Figur 2 dargestellt ist und noch eingehend beschrieben wird.
Ausgangsseitig sind die einzelnen Signalverteiler 10-13 mit acht Synchronisierern 14-21 verbunden, die von den einzelnen Signalverteilern 10-13 jeweils zwei Bildsignale aufnehmen und diese synchronisieren. Bei den Synchronisierern 14-21 handelt es sich in diesem Ausführungsbeispiel um Chips des Typs sxTl der Firma Silicon Optix, die auch als "Reon" bezeichnet wer¬ den.
Die von den Synchronisierern 14-21 synchronisierten Bildsig¬ nale werden dann einem Kombinierer 22 zugeführt, wobei es sich um ein FPGA (Field Programmable Gate Array) des Typs Virtex-II der Firma XILINX handelt. Der Kombinierer 22 kombi¬ niert die eingangsseitig aufgenommenen Bildsignale entspre¬ chend einer vorgegebenen Programmierung (hier nicht darge- stellt) zu den Bildausgangssignalen Video Out 1, ..., Video Out 4 und gibt diese an mehrere Ausgangsschnittstellen 23-26 ab.
Weiterhin weist die Bildverarbeitungseinrichtung 1 eine pa- rallele Schnittstelle 27 und eine serielle Schnittstelle 28 auf, um die Bildverarbeitungseinrichtung 1 zu konfigurieren.
Darüber hinaus weist die Bildverarbeitungseinrichtung 1 einen zentralen Taktgeber 29 auf, der ausgangsseitig mit den Syn- chronisierern 14-21 verbunden ist. Diese gemeinsame Taktung der einzelnen Synchronisierer 14-21 ermöglicht es, dass die Bildeingangssignale Video In 1, ..., Video In 8 unabhängig von ihrer Frequenz und Auflösung synchronisiert werden, so dass diese an den Ausgängen der Synchronisierer 14-21 pixel- genau synchronisiert zur Verfügung stehen.
Weiterhin ist der Kombinierer 22 über einen Multiplexer 30 mit den einzelnen Synchronisierern 14-21 verbunden, um diese individuell zu konfigurieren.
Weiterhin ist der Kombinierer 22 mit den einzelnen Signalver¬ teilern 10-13 verbunden, um diese zwischen zwei Betriebsarten umschalten zu können. In einer Betriebsart sind die Signal¬ verteiler 10-13 inaktiv, so dass die beiden jeweils eingangs- seitig anliegenden Bildeingangssignale auf die zugehörigen
Synchronisierer durchgeschaltet werden. In einer anderen Be¬ triebsart sind die Signalverteiler 10-13 dagegen aktiv ge¬ schaltet, so dass nur das an einem der beiden Signaleingänge anliegende Bildeingangssignal auf die beiden ausgangsseitig angeschlossenen Synchronisierer verteilt wird. In dieser Be¬ triebsart können auch Bildeingangssignale verarbeitet werden, deren Bandbreite größer ist als die maximale Verarbeitungs¬ bandbreite der Synchronisierer 14-21.
Im Folgenden wird nun der Aufbau und die Funktionsweise des Signalverteilers 10 anhand von Figur 2 näher beschrieben, wo¬ bei die anderen Signalverteiler 11-13 entsprechend aufgebaut sind.
Eingangsseitig weist der Signalverteiler 10 zwei TMDS- Empfänger 31, 32 auf, die eingangsseitig mit den beiden Ein¬ gangsschnittstellen 2, 3 verbunden sind und ein 48 Bit brei¬ tes RGB-Signal erzeugen.
Der TMDS-Empfänger 32 in dem einen der beiden parallelen Zweige kann von dem Kombinierer 22 über eine Steuerleitung 33 und einen Inverter 34 inaktiv geschaltet werden, so dass der TMDS-Empfänger 32 kein Bildsignal ausgibt.
Zwischen den beiden Signalverarbeitungszweigen ist weiterhin ein Verstärker 35 angeordnet, der das von dem TMDS-Empfänger 31 ausgegebene Bildsignal zu dem Synchronisierer 15 des ande¬ ren Signalverarbeitungszweigs weiterleiten kann. Der Verstär- ker 35 kann hierbei von dem Kombinierer 22 über die Steuer¬ leitung 33, den Inverter 34 und einen weiteren Inverter 36 ebenfalls inaktiv geschaltet werden. Durch die beiden Inver¬ ter 34, 36 wird also sichergestellt, dass entweder der TMDS- Empfänger 32 oder der Verstärker 35 aktiv geschaltet ist. Dies bedeutet, dass in Abhängigkeit von der Ansteuerung über die Steuerleitung 33 entweder die beiden eingangsseitig auf¬ genommenen Bildeingangssignale Video In I1 Video In 2 ohne weitere Veränderung an die nachgeordneten Synchronisierer 14, 15 weitergegeben werden oder dass nur das eingangsseitig auf- genommene Bildeingangssignal Video In 1 aufgeteilt wird und auf die beiden Synchronisierer 14, 15 verteilt wird.
Diese Aufteilung der eingangsseitig aufgenommenen Bildein- gangssignale ermöglicht es, Bandbreitenbegrenzungen der Syn¬ chronisierer 14-21 zu umgehen und Bildeingangssignale hoher Bandbreite zu verarbeiten.
Im Folgenden wird nun das detailliertere Ausführungsbeispiel in Figur 3 kurz beschrieben, wobei zur Vereinfachung nur ein Teil der Bildverarbeitungseinrichtung 1 mit den Eingangs¬ schnittstellen 2, 3 dargestellt ist.
Zur Vereinfachung werden hierbei dieselben Bezugszeichen wie in den Figuren 1 und 2 verwendet, wobei weitgehend auf die vorstehende Beschreibung verwiesen wird, um Wiederholungen zu vermeiden.
Aus diesem Schaltbild ist weiterhin zu erkennen, dass zu je- der Eingangsschnittstelle 2, 3 jeweils ein DDC-EEPROM 37, 38 gehört, das einen DDC-String bereitstellt.
Darüber hinaus ist jeder der Synchronisierer 14, 15 mit einem Schreib-Lese-Speicher 39, 40 verbunden, in dem die Bilddaten zwischengespeichert werden.
Der Kombinierer 22 ist weiterhin mit einem Speicher 41 ver¬ bunden, in dem die Startkonfiguration für den Kombinierer 22 abgelegt wird, wobei die Startkonfiguration beim Einschalten aus dem Speicher 41 in den Kombinierer 22 geladen wird. Bei dem Speicher 41 handelt es sich hierbei um ein JTAG-Flash- Memory. Im Folgenden wird nun das in Figur 4 dargestellte Ausfüh¬ rungsbeispiel eines erfindungsgemäßen Grafiksystems beschrie¬ ben.
Hierbei berechnen mehrere Grafikrechner 44-47 jeweils Bild¬ ausschnitte eines hochaufgelösten Bildes. Ein Steuerrechner 43 übernimmt die Koordination der Bildberechnung auf den ein¬ zelnen Grafikrechnern 44-47. Durch diese Aufteilung des zu verarbeitenden Bildsignals auf mehrere Grafikrechner 44-47 kann mit einfachen Grafikrechnern eine hohe Verarbeitungska¬ pazität erreicht werden.
Ausgangsseitig sind die einzelnen Grafikrechner 44-47 mit ei¬ ner erfindungsgemäßen Bildverarbeitungseinrichtung 48 verbun- den, welche die unsynchronisierten Ausgangssignale der ein¬ zelnen Grafikrechner 44-47 synchronisiert und zusammenführt, so dass am Ausgang der Bildverarbeitungseinrichtung 48 ein kombiniertes Bildausgangssignal Video Out bereitsteht.
Dieses Bildausgangssignal Video Out wird einem Projektor 49 zugeführt, der ein Bild auf eine gekrümmte Projektionsfläche 50 projiziert. Die Krümmung der Projektionsfläche 50 wird hierbei durch eine entsprechend komplementäre Verzerrung in den Synchronisierern der Bildverarbeitungseinrichtung 48 kom- pensiert, so dass das Bild auf der Projektionsfläche 50 trotz der Krümmung der Projektionsfläche 50 unverzerrt erscheint.
Im Folgenden wird nun das in Figur 5 dargestellte Ausfüh¬ rungsbeispiel eines erfindungsgemäßen Grafiksystems beschrie- ben, bei dem zwei Bildeingangssignale Video In 1, Video In 2 einer erfindungsgemäßen Bildverarbeitungseinrichtung 51 zuge¬ führt werden, welche die Bildeingangssignale Video In I1 Vi¬ deo In 2 geometrisch verzerrt, um die Krümmung einer Projek¬ tionsfläche 52 zu kompensieren, sowie in der Helligkeit und Farbe korrigiert, um Unterschiede zwischen den Projektoren 53, 54 zu kompensieren.
Ausgangsseitig ist die Bildverarbeitungseinrichtung 51 mit zwei Projektoren 53, 54 verbunden, welche die beiden Bildaus¬ gangssignale Video Out 1, Video Out 2 auf die Projektionsflä¬ che 52 projizieren.
In einem Überlappungsbereich 55 auf der Projektionsfläche 52 überlappen hierbei die beiden von den Projektoren 53 und 54 projizierten Bilder. Die Bildverarbeitungseinrichtung ermög¬ licht für die Bildsignale in diesem Bereich eine Helligkeits¬ korrektur, was ein so genanntes "Edge Blending" ermöglicht.
Figur 6 zeigt ein vereinfachtes Blockschaltbild eines erfin¬ dungsgemäßen Bildverarbeitungssystems mit mehreren Grafik¬ rechnern 60, 61, 62, 63, die jeweils ein Bildeingangssignal liefern, wobei die von den Grafikrechnern 60-63 bereit ge¬ stellten Bildeingangssignale unsynchronisiert sind.
Weiterhin weist das dargestellte Bildverarbeitungssystem eine erfindungsgemäße Bildverarbeitungseinrichtung 64 mit mehreren Bildsignaleingängen 65-72 und mehreren Bildsignalausgängen 73-76 auf. Die Bildsignaleingänge 65-72 werden von den Gra- fikrechnern 60-63 mit den unsynchronisierten Bildeingangssig¬ nalen gespeist.
Den einzelnen Bildsignaleingängen 65-72 ist in der Bildverar¬ beitungseinrichtung 64 jeweils ein sogenannter WARP-Chip 77- 84 nachgeschaltet, wobei es sich jeweils im Wesentlichen um einen Synchronisierer handelt, der die eingangsseitig aufge¬ nommenen unsynchronisierten Bildeingangssignale miteinander synchronisiert . Ausgangsseitig sind die WARP-Chips 77-84 mit einem Kombinie¬ rer 85 in Form eines FPGA verbunden.
Der Kombinierer 85 ist wiederum ausgangsseitig über mehrere TMDS-Transmitter 86-89 mit den Bildsignalausgängen 73-76 ver¬ bunden.
Darüber hinaus weist die Bildverarbeitungseinrichtung 64 in diesem Ausführungsbeispiel noch mehrere analoge Ausgangs- schnittsteilen 90-93 auf.
Von besonderer Bedeutung ist hierbei jedoch, dass in der Bildverarbeitungseinrichtung 64 der Phasenunterschied zwi¬ schen den von den Grafikrechnern 60-63 aufgenommenen Bildein- gangssignalen ermittelt und über eine Schnittstelle 94 auf die Grafikrechner 60-63 zurückgekoppelt wird. Die Grafikrech¬ ner 60-63 führen dann eine Grobsynchronisation der in die Bildverarbeitungseinrichtung 64 eingespeisten Bildeingangs¬ signale durch, so dass die Bildverarbeitungseinrichtung 64 dann nur noch eine Feinsynchronisation der Bildeingangssigna¬ le vornehmen muss.
Die Bildverarbeitungseinrichtung 64 verfügt nämlich über eine Synchronisationsmöglichkeit, welche die Bildsignale pixelge- nau synchronisieren kann ("GENLOCK"), so dass die über die Bildsignaleingänge 65-72 aufgenommenen Bildeingangssignale nicht pixelgenau synchron zur Verfügung gestellt werden müs¬ sen. Um jedoch die Latenz der Bildverarbeitungseinrichtung 64 so gering wie möglich zu halten, ist es sinnvoll, dass die Bildeingangssignale bereits grob synchronisiert zur Verfügung stehen. Es ist hierbei lediglich wichtig, dass der Zeitpunkt des jeweiligen Bildbeginns ("FRAMESYNC") nicht mehr als 5-10° gegenüber den anderen Bildeingangssignalen phasenverschoben ist ("FRAMELOCK") . Die exakte Synchronisierung der Bildein- gangssignale ("GENLOCK") geschieht dann durch die WARP-Chips 77-84 der Bildverarbeitungseinrichtung 64.
Die Grobsynchronisation der in die Bildverarbeitungseinrich- tung 64 eingespeisten Bildeingangssignale kann in den Grafik¬ rechnern 60-63 durch eine Softwareroutine realisiert werden, welche die Länge der vertikalen Austastlücke der Bildsignale verlängert oder verkürzt, wie aus den Zeitdiagrammen in den Figuren 7A und 7B ersichtlich ist. Hierzu ist lediglich die Information über die tatsächliche Phasenverschiebung der
Bildeingangssignale nötig, die von der Bildverarbeitungsein¬ richtung 64 über die Schnittstelle 94 bereit gestellt wird.
Die Erfindung ist nicht auf die vorstehend beschriebenen be- vorzugten Ausführungsbeispiele beschränkt. Vielmehr ist eine Vielzahl von Varianten und Abwandlungen möglich, die eben¬ falls von dem Erfindungsgedanken Gebrauch machen und deshalb in den Schutzbereich fallen.
Bezugszeichenliste:
1 Bildverarbeitungseinrichtung 2-9 Eingangsschnittstellen 10-13 Signalverteiler
14-21 Synchronisierer
22 Kombinierer
23-26 Ausgangsschnittstellen
27 Parallele Schnittstelle
28 Serielle Schnittstelle
29 Taktgeber
30 Multiplexer
31 TMDS-Empfänger
32 TMDS-Empfänger
33 Steuerleitung
34 Inverter
35 Verstärker
36 Inverter
37 DDC-EEPROM
38 DDC-EEPROM
39 Schreib-Lese-Speicher
40 Schreib-Lese-Speicher
41 Speicher 42
43 Steuerrechner
44-47 Grafikrechner
48 Bildverarbeitungseinrichtung
49 Projektor
50 Projektionsfläche
51 Bildverarbeitungseinrichtung
52 Projektionsfläche
53 Projektor
54 Projektor 60-63 Grafikrechner
64 Bildverarbeitungseinrichtung
65-72 Bildsignaleingänge 73-76 Bildsignalausgänge
77-84 WARP-Chips
85 Kombinierer
86-89 TMDS-Transmitter
90-93 Analoge Schnittstellen
94 Schnittstelle
VIDEO IN 1, ..., VIDEO IN 8 VideoeingangsSignale
VIDEO OUT 1, ... r VIDEO OUT4 VideoausgangsSignale
Video
Video 4 Videosignale

Claims

ANSPRUCHE
1. Bildverarbeitungseinrichtung (1, 48, 51) mit a) mehreren Bildsignaleingängen (2-9) zur Aufnahme jeweils eines Bildeingangssignals, wobei die Bildeingangssignale unsynchronisiert sind, b) mindestens einem Bildsignalausgang (23-26) zur Ausgabe mindestens eines Bildausgangssignals, c) einem Kombinierer (22) zur Kombinierung der verschiede¬ nen Bildeingangssignale zu dem Bildausgangssignal, d) mehreren Synchronisierern (14-21), die jeweils den Bild¬ signaleingängen (2-9) nachgeschaltet sind und die unsyn- chronisierten Bildeingangssignale synchronisieren, gekennzeichnet durch e) mehrere Verzerrer oder Entzerrer zur Verzerrung oder Entzerrung der einzelnen Bildeingangssignale vor der Kombinierung zu dem Bildausgangssignal, f) wobei die Verzerrer oder Entzerrer durch die einzelnen Synchronisierer (14-21) gebildet werden und g) die Bildeingangssignale unabhängig voneinander von je einem oder mehreren der Synchronisierer (14-21) verzerrt oder entzerrt werden.
2. Bildverarbeitungseinrichtung (1, 48, 51) nach An¬ spruch 1, dadurch gekennzeichnet, dass der Kombinierer (22) ein programmierbares oder konfigurierbares Schaltnetz auf¬ weist, das die Bildeingangssignale entsprechend einer vorge¬ gebenen Programmierung miteinander zu dem Bildausgangssignal kombiniert und über eine serielle und/oder parallele Program¬ mierschnittstelle (27, 28) programmierbar oder konfigurierbar ist.
3. Bildverarbeitungseinrichtung (1, 48, 51) nach An¬ spruch 2, dadurch gekennzeichnet, dass das programmierbare Schaltnetz ein FPGA, ein PAL oder ein PLD aufweist.
4. Bildverarbeitungseinrichtung (1, 48, 51) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der
Kombinierer (22) mit einem Schreib-Lese-Speicher (41) verbun¬ den ist, dessen Inhalt die Kombinierung der Bildeingangssig¬ nale festlegt.
5. Bildverarbeitungseinrichtung (1, 48, 51) nach einem der vorhergehenden Ansprüche, gekennzeichnet durch mindestens ei¬ nen Signalverteiler (10-13) , der eingangsseitig mit mindes¬ tens einem der Bildsignaleingänge und ausgangsseitig mit min- destens zweien der Synchronisierer (14-21) verbunden ist, wo¬ bei der Signalverteiler (10-13) das eingangsseitig anliegende Bildeingangssignal auf die ausgangsseitig angeschlossenen Synchronisierer (14-21) verteilt.
6. Bildverarbeitungseinrichtung (1, 48, 51) nach An¬ spruch 5, dadurch gekennzeichnet, dass der Signalverteiler (10-13) eingangsseitig mit mehreren der Bildsignaleingänge verbunden und programmierbar ist, um entweder jedes Bildeingangssignal jeweils einem der Synchronisie- rer (14-21) zuzuführen oder die einzelnen Bildeingangssignale jeweils auf mehrere der Synchronisierer (14-21) zu verteilen.
7. Bildverarbeitungseinrichtung (1, 48, 51) nach An- spruch 6, dadurch gekennzeichnet, dass den Bildsignaleingän¬ gen (2-9) jeweils paarweise ein Signalverteiler (10-13) nach¬ geschaltet ist, wobei die einzelnen Signalverteiler (10-13) individuell programmierbar sind.
8. Bildverarbeitungseinrichtung (1, 48, 51) nach einem der Ansprüche 5 bis 7, gekennzeichnet durch eine vorgegebene Bandbreite der Bildeingangssignale und eine vorgegebene maxi¬ male Verarbeitungsbandbreite der Synchronisierer (14-21) und des Kombinierers, wobei die Bandbreite der Bildeingangssigna¬ le größer als die Verarbeitungsbandbreite der Synchronisierer (14-21) oder des Kombinierers sein kann.
9. Bildverarbeitungseinrichtung (1, 48, 51) nach einem der vorhergehenden Ansprüche, gekennzeichnet durch einen zentra¬ len Taktgeber (29), der ausgangsseitig mit den einzelnen Syn¬ chronisierern (10-13) verbunden ist.
10. Bildverarbeitungseinrichtung (1, 48, 51) nach einem der vorhergehenden Ansprüche, gekennzeichnet durch einen externen
Synchronisationsanschluss zur Synchronisierung mehrerer Bild¬ verarbeitungseinrichtungen (1, 48, 51) .
11. Bildverarbeitungseinrichtung (1, 48, 51) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die einzelnen Synchronisierer (14-21) jeweils einen Steuereingang aufweisen, über den ein Bildwechsel triggerbar ist, wobei die Steuereingänge der einzelnen Synchronisierer (14-21) gemein¬ sam mit dem Kombinierer (22) verbunden sind, um ein gemeinsa- mes Triggersignal von dem Kombinierer (22) aufzunehmen.
12. Bildverarbeitungseinrichtung (1, 48, 51) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die einzelnen Synchronisierer (14-21) über jeweils einen Konfigu- rationseingang konfigurierbar sind, wobei die einzelnen Kon¬ figurationseingänge der Synchronisierer (14-21) über einen Multiplexer mit dem Kombinierer (22) verbunden sind.
13. Bildverarbeitungseinrichtung (1, 48, 51) nach einem der vorhergehenden Ansprüche, gekennzeichnet durch acht Bildsig¬ naleingänge und vier Bildsignalausgänge.
14. Bildverarbeitungseinrichtung (1, 48, 51) nach einem der vorhergehenden Ansprüche, gekennzeichnet durch eine Integra¬ tion auf einem einzigen Chip oder auf einer einzigen Platine,
15. Bildverarbeitungseinrichtung (1, 48, 51) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der
Bildsignalausgang mit einem Bildwiedergabegerät verbunden ist .
16. Bildverarbeitungseinrichtung (1, 48, 51) nach einem der vorhergehenden Ansprüche, gekennzeichnet durch: a) eine Bildsignalquelle, die ein Bildsignal bereitstellt, b) einen Signalverteiler (43) , der eingangsseitig mit der Bildsignalquelle verbunden ist und das von der Bildsig¬ nalquelle bereitgestellte Bildsignal in mehrere Teilsig- nale aufteilt, c) mehrere Grafikrechner (44-47), welche die einzelnen Teilsignale bearbeiten, wobei die einzelnen Grafikrech¬ ner (44-47) eingangsseitig mit dem Signalverteiler (43) und ausgangsseitig mit jeweils einem der Bildsignalein- gänge verbunden sind.
17. Bildverarbeitungseinrichtung nach einem der vorherge¬ henden Ansprüche, dadurch gekennzeichnet, dass die Bildverar¬ beitungseinrichtung die Phasenverschiebung zwischen den BiId- eingangssignalen ermittelt und an einem Phasensignalausgang ausgibt .
18. Bildverarbeitungssystem mit mehreren Bildsignalquellen und einer von den Bildsignalquellen gespeisten Bildverarbei- tungseinrichtung nach einem der Ansprüche 1 bis 17, wobei der Phasensignalausgang der Bildverarbeitungseinrichtung mit den Bildsignalquellen verbunden ist, so dass die Bildsignalquel¬ len eine Grobsynchronisierung der in die Bildverarbeitungs- einrichtung eingespeisten Bildeingangssignale durchführt, wo¬ hingegen die Bildverarbeitungseinrichtung eine Feinsynchroni- sierung durchführt.
19. Betriebsverfahren für eine Bildverarbeitungseinrichtung (1, 48, 51) mit den folgenden Schritten: a) Aufnahme mehrerer unsynchronisierter Bildeingangssignale über jeweils einen Bildsignaleingang (2-9) , b) Kombinierung der Bildeingangssignale mittels eines Kom¬ binierers (22) zu mindestens einem Bildausgangssignal, c) Ausgabe des Bildausgangssignals über mindestens einen
Bildsignalausgang, d) Synchronisierung der Bildeingangssignale vor der Kombi¬ nierung, gekennzeichnet durch folgende Schritte: e) Verzerrung oder Entzerrung der Bildeingangssignale vor ihrer Kombinierung, f) wobei die Bildeingangssignale unabhängig voneinander verzerrt oder entzerrt werden.
20. Betriebsverfahren nach Anspruch 19, dadurch gekennzeich¬ net, dass die Bildeingangssignale von den Synchronisierern (10-13) verzerrt oder entzerrt werden.
21. Betriebsverfahren nach einem der Ansprüche 19 bis 20, dadurch gekennzeichnet, dass die einzelnen Bildeingangssigna¬ le jeweils auf mehrere Synchronisierer (14-21) aufgeteilt werden.
22. Betriebsverfahren nach Anspruch 21, dadurch gekennzeich¬ net, dass die einzelnen Synchronisierer (14-21) gemeinsam ge¬ taktet werden.
23. Betriebsverfahren nach einem der Ansprüche 19 bis 22, dadurch gekennzeichnet, dass die einzelnen Synchronisierer (14-21) gemeinsam zu einem Bildwechsel getriggert werden.
24. Betriebsverfahren nach einem der Ansprüche 19 bis 23, dadurch gekennzeichnet, dass das Bildausgangssignal über ein
Bildausgabegerät (49, 53, 54) ausgegeben wird.
25. Betriebsverfahren nach einem der Ansprüche 19 bis 24, gekennzeichnet durch folgende Schritte: a) Ermittlung des Phasenunterschieds zwischen den Bildein¬ gangssignalen in der Bildverarbeitungseinrichtung, b) Grobsynchronisierung der Bildeingangssignale entspre¬ chend den ermittelten Phasenunterschieden vor der Ein- speisung in die Bildsignaleingänge der Bildverarbei- tungseinrichtung, c) Feinsynchronisierung der grobsynchronisierten Bildein¬ gangssignale nach der Einspeisung in die Bildeingangs¬ signale der Bildverarbeitungseinrichtung.
* * * * *
EP05779122A 2004-08-31 2005-08-31 Bildverarbeitungseinrichtung und entsprechendes betriebsverfahren Ceased EP1784975A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004042166A DE102004042166A1 (de) 2004-08-31 2004-08-31 Bildverarbeitungseinrichtung und entsprechendes Betriebsverfahren
PCT/EP2005/054282 WO2006024646A1 (de) 2004-08-31 2005-08-31 Bildverarbeitungseinrichtung und entsprechendes betriebsverfahren

Publications (1)

Publication Number Publication Date
EP1784975A1 true EP1784975A1 (de) 2007-05-16

Family

ID=35169538

Family Applications (1)

Application Number Title Priority Date Filing Date
EP05779122A Ceased EP1784975A1 (de) 2004-08-31 2005-08-31 Bildverarbeitungseinrichtung und entsprechendes betriebsverfahren

Country Status (4)

Country Link
US (1) US8045052B2 (de)
EP (1) EP1784975A1 (de)
DE (1) DE102004042166A1 (de)
WO (1) WO2006024646A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7986217B2 (en) * 2007-09-27 2011-07-26 Intel Corporation Mitigating processing latency in RFID exchanges
TWI457877B (zh) * 2010-01-07 2014-10-21 Univ Nat Taipei Technology 顯示牆系統及高解析度影像生成顯示方法
US20130324874A1 (en) * 2012-06-01 2013-12-05 Xerox Corporation Minute ventilation estimation based on chest volume

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010035912A1 (en) * 1993-07-26 2001-11-01 Pixel Instruments Corp. Apparatus and method for processing television signals
US6340991B1 (en) * 1998-12-31 2002-01-22 At&T Corporation Frame synchronization in a multi-camera system
US6507370B1 (en) * 2000-03-20 2003-01-14 International Business Machines Corporation Highly adjustable video composite sync separator and variable gain pixel clock frequency locking apparatus and method

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD228136A1 (de) * 1982-09-23 1985-10-02 Post Rundfunk U Fernsehtechnis Schaltungsanordnung zur erzeugung eines gemischten videosignals
US5057910A (en) * 1987-02-20 1991-10-15 Magni Systems, Inc. Method of displaying video signal phase characteristics
US5136390A (en) * 1990-11-05 1992-08-04 Metavision Corporation Adjustable multiple image display smoothing method and apparatus
US5499375A (en) * 1993-06-03 1996-03-12 Texas Instruments Incorporated Feedback register configuration for a synchronous vector processor employing delayed and non-delayed algorithms
US5550594A (en) * 1993-07-26 1996-08-27 Pixel Instruments Corp. Apparatus and method for synchronizing asynchronous signals
US5760729A (en) * 1995-05-01 1998-06-02 Thomson Consumer Electronics, Inc. Flash analog-to-digital converter comparator reference arrangement
US6215898B1 (en) * 1997-04-15 2001-04-10 Interval Research Corporation Data processing system and method
US7299405B1 (en) * 2000-03-08 2007-11-20 Ricoh Company, Ltd. Method and system for information management to facilitate the exchange of ideas during a collaborative effort
US7405734B2 (en) * 2000-07-18 2008-07-29 Silicon Graphics, Inc. Method and system for presenting three-dimensional computer graphics images using multiple graphics processing units
FR2815805B1 (fr) * 2000-10-23 2005-09-02 Telediffusion De France Tdf Procede de synchronisation de signaux numeriques
EP1449357A4 (de) 2001-06-19 2006-10-04 Ecole Polytech Verfahren und system zum kombinieren von videosignalen mit räumlich-zeitlicher ausrichtung
WO2003019512A2 (en) * 2001-08-22 2003-03-06 Gary Alfred Demos Method and apparatus for providing computer-compatible fully synchronized audio/video information
US7308059B2 (en) * 2002-02-06 2007-12-11 Broadcom Corporation Synchronization of data links in a multiple link receiver
US20030222987A1 (en) * 2002-05-30 2003-12-04 Karazuba Paul M. Line scan image recording device with internal system for delaying signals from multiple photosensor arrays
EP1427197A1 (de) 2002-12-03 2004-06-09 Ming-Ho Yu Vorrichtung zur Erzeugung von Fernsehwerbeinhalten und zur Einfügung von interstitiellen Werbungen in Fernsehprogrammen
US20040131276A1 (en) 2002-12-23 2004-07-08 John Hudson Region-based image processor
DE10314105A1 (de) * 2003-03-28 2004-01-08 Bts Media Solutions Gmbh Verfahren zur Steuerung einer Einrichtung zur Verteilung und Bearbeitung von Videosignalen

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010035912A1 (en) * 1993-07-26 2001-11-01 Pixel Instruments Corp. Apparatus and method for processing television signals
US6340991B1 (en) * 1998-12-31 2002-01-22 At&T Corporation Frame synchronization in a multi-camera system
US6507370B1 (en) * 2000-03-20 2003-01-14 International Business Machines Corporation Highly adjustable video composite sync separator and variable gain pixel clock frequency locking apparatus and method

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of WO2006024646A1 *

Also Published As

Publication number Publication date
WO2006024646A1 (de) 2006-03-09
US8045052B2 (en) 2011-10-25
DE102004042166A1 (de) 2006-03-16
US20090040394A1 (en) 2009-02-12

Similar Documents

Publication Publication Date Title
DE4200470C2 (de) Bildbearbeitungsvorrichtung in einem digitalen Standbild-Videokamerasystem
DE69933436T2 (de) Bildverarbeitungsvorrichtung und -verfahren
AT395666B (de) Verfahren zur verarbeitung von videodaten in einem aufzeichnungs- und/oder wiedergabegeraet
DE19721713C2 (de) Elektronisches Endoskop
DE102004011629B4 (de) Verfahren zur Steuerung einer Einrichtung zur Verteilung und Bearbeitung von Videosignalen
EP1784975A1 (de) Bildverarbeitungseinrichtung und entsprechendes betriebsverfahren
DE3623576A1 (de) Verfahren und vorrichtung zur elektronischen uebertragung und/oder aufzeichnung sowie anschliessenden wiedergabe von stereoskopischen fernsehbildern
DE2614074B2 (de) Synchronisierungsgenerator fuer eine farbbildsignalquelle
DE19545356C2 (de) Vorrichtung zur Darstellung von Stereo-Videobildern
EP0246698B1 (de) Schaltungsanordnung für einen Fernsehempfänger mit einem Videotextdekoder
DE3610756A1 (de) Farbvideomonitor
DE4311480A1 (de) Schaltvorrichtung für digitale Signale
DE19962730C2 (de) Videosignalverarbeitungssystem bzw. Videosignalverarbeitungsverfahren
DE3202328A1 (de) "multiplexsystem fuer digitale videosignalverarbeitung"
EP0354370A1 (de) Videokonferenzsystem
DE2746642A1 (de) Fernsehimpulsgeber
DE102012016487B4 (de) Bildmodul für eine Bildwand
DE3927123C2 (de)
EP3907987B1 (de) Verfahren und vorrichtung zur projektion individueller bilder für eine mehrzahl an betrachtern
DE102012108685B4 (de) Multi-Konverter für digitale, hochauflösende, stereoskopische Videosignale
DE102018107012B4 (de) Initialisierungsverfahren und bildübertragendes System
EP0985194A1 (de) Vorrichtung zur aufteilung grosser datenmässig erfasster bilder
DE102013002435A1 (de) Bildmodul für eine Bildwand
WO2005046251A1 (de) Ansteuerung zur stereoprojektion
DE2039393C (de) Prüfvorrichtung für eine Fernseheinrichtung

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20070222

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU LV MC NL PL PT RO SE SI SK TR

DAX Request for extension of the european patent (deleted)
17Q First examination report despatched

Effective date: 20091208

APBK Appeal reference recorded

Free format text: ORIGINAL CODE: EPIDOSNREFNE

APBN Date of receipt of notice of appeal recorded

Free format text: ORIGINAL CODE: EPIDOSNNOA2E

APBR Date of receipt of statement of grounds of appeal recorded

Free format text: ORIGINAL CODE: EPIDOSNNOA3E

APBV Interlocutory revision of appeal recorded

Free format text: ORIGINAL CODE: EPIDOSNIRAPE

REG Reference to a national code

Ref country code: DE

Ref legal event code: R003

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN REFUSED

18R Application refused

Effective date: 20150607