EP1459260A2 - Adressage de memoire de blocs de reference en codage fractal - Google Patents

Adressage de memoire de blocs de reference en codage fractal

Info

Publication number
EP1459260A2
EP1459260A2 EP02801183A EP02801183A EP1459260A2 EP 1459260 A2 EP1459260 A2 EP 1459260A2 EP 02801183 A EP02801183 A EP 02801183A EP 02801183 A EP02801183 A EP 02801183A EP 1459260 A2 EP1459260 A2 EP 1459260A2
Authority
EP
European Patent Office
Prior art keywords
isometries
reference block
symmetry
fractal
respect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP02801183A
Other languages
German (de)
English (en)
Inventor
Jean Nicolai
Marie Rimpault
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Publication of EP1459260A2 publication Critical patent/EP1459260A2/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T9/00Image coding
    • G06T9/001Model-based coding, e.g. wire frame

Definitions

  • a second memory area M2 contains isometries 2 and 4, that is to say the symmetry with respect to the vertical axis and the rotation of 180 °.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

L'invention concerne le stockage de valeurs d'un bloc de référence et de sept isométries utilisés dans un procédé de compression fractale d'image, dans lequel on utilise quatre zones de mémoire Ml, M2, M3, M4 de tailles identiques dans lesquelles sont respectivement stockées l'identité, et trois premiíres isométries correspondant aux isométries de symétrie par rapport à l'axe vertical, de rotation de 270°, et de rotation de 90°

Description

ADRESSAGE DE MEMOIRE DE BLOCS DE REFERENCE EN CODAGE FRACTAL
La présente invention concerne le traitement d'images numériques et plus particulièrement la compression d'images numériques par codage fractal .
Le codage fractal consiste à rechercher, dans une image numérique, des portions d'images similaires afin de réduire le volume de l'image en se contentant, pour les blocs considérés comme similaires, de coder un seul bloc et d'identifier les autres blocs similaires par une référence au bloc premier. La figure 1 illustre, par une vue schématique, une image numérique I dans laquelle une fenêtre de recherche SW doit être codée par compression fractale. La fenêtre est découpée en blocs de même dimension ici Bl, B2, ..., B5, ... , B9 de 32 par 32 pixels, la fenêtre de recherche SW faisant 34 par 34 pixels. Les blocs Bl à B9 se chevauchent ou se recouvrent dans les deux directions. En pratique, on utilise une fenêtre de recherche de plus grandes dimensions, par exemple, 64 par 64 pixels. Pour simplifier, l'invention sera décrite en relation avec un exemple de fenêtre de recherche de 34 par 34 pixels. Elle s'applique cependant quel que soit le nombre de pixels de la fenêtre de recherche et des blocs. La recherche des blocs similaires s'effectue par rapport à un bloc de référence appelé également bloc "Range" RB de dimensions inférieures à celles des blocs Bl à B9. Pour permettre la comparaison, les blocs Bl à B9 sont sous- échantillonnés de façon à obtenir des blocs dits de domaine DB de même taille que le bloc de référence RB.
La figure 2 illustre ce sous-échantillonnage par une transformation des blocs Bi en blocs de domaine DBi. Chaque bloc de domaine contient des valeurs correspondant aux valeurs moyennes de groupe de pixels du bloc entier correspondant .
Les similitudes entre les blocs RB et DB ne sont pas recherchées uniquement pour les identités. On recherche également si chaque bloc de domaine correspond au bloc de référence après certaines transformations. Ces transformations sont nommées des isometries et correspondent respectivement à une symétrie par rapport à 1 ' axe vertical, une symétrie par rapport à l'axe horizontal, une rotation à 180°, une symétrie d'axe Y=X, une rotation à 270°, une rotation à 90° et une symétrie d'axe Y=-X. La technique de codage ou compression fractale d'images est décrite, par exemple, dans l'ouvrage "Fractal image compression: Theory and application to digital images" de Yuval Fisher publié par Springer Verlag, New-York en 1995. Un autre exemple d'algorithme de compression fractale d'images est décrit dans l'article "Design of an ASIC architecture for high speed fractal image compression" de Ancarani De Gloria et Olivieri Stazzone publié dans IEEE "Intenational ASIC conférence" en septembre 1996.
L'homme de l'art pourra également se référer à la demande de brevet français 2 775 812.
Pour permettre les comparaisons des blocs de domaine par rapport au bloc de référence, le bloc de référence et ses sept isometries doivent classiquement être stockées dans des zones mémoire distinctes. La présente invention vise à réduire 1 'espace mémoire nécessaire dans un système de codage fractal d' images numériques .
L'invention vise plus particulièrement à réduire l'espace de stockage nécessaire aux isometries des blocs de référence .
Pour atteindre ces objets et d'autres, l'invention prévoit un procédé de stockage de valeurs d'un bloc de référence et de sept isometries utilisés dans un procédé de compression fractale d'image, consistant à utiliser quatre zones mémoire de tailles identiques dans lesquelles sont respectivement stockées l'identité, et trois premières isometries correspondant aux isometries de symétrie par rapport à 1 ' axe vertical, de rotation de 270°, et de rotation de 90°. L'invention prévoit également un procédé de lecture de zones mémoire dans lequel chaque zone mémoire est adressée dans une première direction pour la lecture des valeurs stockées en vue d'obtenir l'identité et les trois premières isometries, et dans la direction inverse pour la lecture des quatre autres isometries de symétrie par rapport à l'axe horizontal, de rotation à 180°, de symétrie par rapport à une première diagonale et de symétrie par rapport à la deuxième diagonale.
L'invention prévoit également un procédé de compression fractale d'images utilisant un bloc de référence et sept isometries de ce bloc, comprenant les étapes suivantes :
- mémoriser les valeurs respectives des pixels du bloc de référence et de trois seulement de ses isometries ; et
- adresser les zones mémoire correspondant en lecture dans une direction ou dans la direction inverse selon l'isométrie souhaitée.
Selon un mode de mise en oeuvre de la présente invention, on stocke deux isometries du bloc de référence dans une même zone mémoire.
L'invention prévoit également un circuit d'adressage d'une mémoire de stockage d'un bloc de référence de données image destiné à être utilisé dans un procédé de compression fractale d'image, comportant des moyens pour adresser chacune de quatre zones de ladite mémoire dans une première direction et dans la direction inverse. Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : Les figures 1 et 2 décrites précédemment illustrent la compression fractale d'images à laquelle s'applique la présente invention ;
La figure 3 illustre les différentes isometries d'un bloc de référence d'une image numérique en codage fractal selon un exemple de quatre par quatre pixels ; et
La figure 4 représente l'architecture d'une mémoire selon 1 ' invention destinée au codage des isometries de référence dans un procédé de codage fractal.
Les mêmes éléments ont été désignés par les mêmes références aux différentes figures. Pour des raisons de clarté, seuls les éléments et étapes de procédé qui sont nécessaires à la compréhension de l'invention ont été représentés aux figures et seront décrits par la suite. En particulier, les différents calculs et traitements amont et aval aux stockages et à la lecture des blocs de référence n'ont pas été détaillés et ne font pas l'objet de la présente invention. De plus, le séquencement des traitements de chargement et déchargement des données des blocs de référence dépend de l'application et ne fait pas non plus 1 'objet de 1 ' invention. La figure 3 représente, de façon schématique, les sept isometries possibles dans un codage d'image fractale pour un bloc de référence 1 de quatre par quatre pixels. Le choix du nombre de 16 pixels pour le bloc de référence est arbitraire. L'invention s'applique quel que soit le nombre de pixels des blocs de référence pourvu qu'il s'agisse de blocs carrés. En particulier, le plus souvent, ces blocs sont des blocs de huit par huit pixels, leur taille dépendant de la taille des blocs sous-échantillonnés (DBi, figure 2) obtenus.
Le bloc de référence 1 est pris arbitrairement comme bloc d'identité, c'est-à-dire au cas où les pixels PI à P16 du bloc de référence 1 correspondent en valeurs et en dispositions aux pixels du bloc de domaine en cours de comparaison. En figure 3, les pixels du bloc de référence ont été numérotés PI à P16 et arrangés ligne à ligne de gauche à droite depuis le bas du bloc dans la position de la figure.
Une première isométrie 2 correspond à une symétrie par rapport à 1 'axe vertical Y centré au milieu du bloc de référence. Si un bloc de domaine correspond à la disposition représentée dans l' isométrie 2 de la figure 3, il sera considéré comme pouvant être transmis sous la forme du numéro du bloc de référence 1, associé au paramètre définissant 1 ' isométrie d'axe vertical .
Une deuxième isométrie 3 correspond à une symétrie par rapport à 1 ' axe horizontal X centré au milieu de 1 ' image de référence .
Une troisième isométrie 4 correspond à une symétrie d'axe Y=X. Cela revient à une symétrie par rapport à la diagonale Dχγ.
Une quatrième isométrie 5 correspond à une rotation à 180° du bloc de référence.
Une cinquième isométrie 6 correspond à une rotation à 270°.
Une sixième isométrie 7 correspond à une rotation à 90°. Une septième isométrie 8 correspond à une symétrie d'axe Y=-X, c'est-à-dire une réflexion par rapport à la diagonale D_.
Une caractéristique de la présente invention est de n'utiliser que quatre zones mémoire de taille correspondant à la taille du bloc de référence pour stocker toutes les isometries nécessaires à la comparaison.
Une autre caractéristique de l'invention est de prévoir une lecture des isometries dans des sens inversés de sorte que chaque zone mémoire contient en fait deux isometries du bloc de référence.
La figure 4 illustre, par une vue schématique à rapprocher à celle de la figure 3, quatre zones mémoire Ml, M2, M3 et M4 stockant le bloc de référence 1 représentées en figure 3 et ses isometries.
Selon l'invention, une première zone mémoire Ml contient les dispositions 1 et 3, c'est-à-dire l'identité et la symétrie par rapport à l'axe horizontal.
Une deuxième zone mémoire M2 contient les isometries 2 et 4, c'est-à-dire la symétrie par rapport à l'axe vertical et la rotation de 180°.
Une troisième zone mémoire M3 contient les isometries 5 et 6, c'est-à-dire la symétrie d'axe Y=X et la rotation à 270°. Une quatrième zone mémoire M4 contient les isometries
7 et 8, c'est-à-dire la rotation à 90° et la symétrie d'axe Y=-X.
Comme il ressort de la figure 4, pour obtenir les différentes isometries, il suffit d'organiser la lecture de la zone mémoire correspondante une fois dans un sens de haut en bas puis dans un sens de bas en haut.
Une telle lecture est aisément réalisable grâce à un circuit d'adressage de la mémoire, paramétré en fonction du type d' isométrie avec lequel on souhaite comparer le bloc de domaine courant .
Un avantage de la présente invention est qu'elle divise par deux l'espace mémoire nécessaire pour le stockage des blocs de référence et de leurs isometries respectives.
Un autre avantage de 1 ' invention est qu'elle n'entraîne aucune complexité des sélecteurs de mémoire. La seule contrepartie est une programmation adaptée en lecture des zones mémoire Ml à M4 contenant les isometries des blocs de référence.
Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art. En particulier, bien que l'invention ait été décrite en référence à des isometries de blocs de référence de 4 x 4 pixels, celle-ci s'applique à n'importe quels blocs de référence carrés et leurs isometries.
De plus, l'invention s'applique plus généralement à tout procédé de traitement d'images nécessitant le stockage d' isometries de blocs d'image, similaires à celles utilisées dans une compression fractale.
En outre, la réalisation pratique des circuits nécessaires à la mise en oeuvre de l'invention et les commandes en adressage des différentes zones mémoire sont à la portée de l'homme du métier à partir des indications fonctionnelles données ci-dessus.

Claims

REVENDICATIONS
1. Procédé de stockage de valeurs d'un bloc de référence et de sept isometries utilisés dans un procédé de compression fractale d'image, caractérisé en ce qu'il consiste à utiliser quatre zones mémoire (Ml, M2, M3, M4) de tailles identiques dans lesquelles sont respectivement stockées l'identité, et trois premières isometries correspondant aux isometries de symétrie par rapport à l'axe vertical, de rotation de 270°, et de rotation de 90° .
2. Procédé de lecture de zones mémoire remplies en application du procédé selon la revendication 1, caractérisé en ce que chaque zone mémoire est adressée dans une première direction pour la lecture des valeurs stockées en vue d'obtenir l'identité et les trois premières isometries, et dans la direction inverse pour la lecture des quatre autres isometries de symétrie par rapport à l'axe horizontal, de rotation à 180°, de symétrie par rapport à une première diagonale et de symétrie par rapport à la deuxième diagonale.
3. Procédé de compression fractale d'images utilisant un bloc de référence et sept isometries de ce bloc, caractérisé en ce qu'il comprend les étapes suivantes :
- mémoriser les valeurs respectives des pixels du bloc de référence et de trois seulement de ses isometries ; et
- adresser les zones mémoire correspondant en lecture dans une direction ou dans la direction inverse selon 1' isométrie souhaitée.
4. Procédé selon la revendication 3, caractérisé en ce qu' il consiste à stocker deux isometries du bloc de référence dans une même zone mémoire.
5. Circuit d'adressage d'une mémoire de stockage d'un bloc de référence de données image destiné à être utilisé dans un procédé de compression fractale d'image, caractérisé en ce qu' il comporte des moyens pour adresser chacune de quatre zones (Ml, M2, M3, M4) de ladite mémoire dans une première direction et dans la direction inverse.
EP02801183A 2001-12-28 2002-12-27 Adressage de memoire de blocs de reference en codage fractal Withdrawn EP1459260A2 (fr)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0117035 2001-12-28
FR0117035A FR2834376B1 (fr) 2001-12-28 2001-12-28 Adressage de memoire de blocs de reference en codage fractal
PCT/FR2002/004579 WO2003056519A2 (fr) 2001-12-28 2002-12-27 Adressage de mémoire de blocs de référence en codage fractal

Publications (1)

Publication Number Publication Date
EP1459260A2 true EP1459260A2 (fr) 2004-09-22

Family

ID=8871076

Family Applications (1)

Application Number Title Priority Date Filing Date
EP02801183A Withdrawn EP1459260A2 (fr) 2001-12-28 2002-12-27 Adressage de memoire de blocs de reference en codage fractal

Country Status (4)

Country Link
US (1) US7480415B2 (fr)
EP (1) EP1459260A2 (fr)
FR (1) FR2834376B1 (fr)
WO (1) WO2003056519A2 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9286643B2 (en) 2011-03-01 2016-03-15 Applaud, Llc Personalized memory compilation for members of a group and collaborative method to build a memory compilation

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4694407A (en) * 1985-06-11 1987-09-15 Rca Corporation Fractal generation, as for video graphic displays
US4941193A (en) * 1987-10-02 1990-07-10 Iterated Systems, Inc. Methods and apparatus for image compression by iterated function system
US5065447A (en) * 1989-07-05 1991-11-12 Iterated Systems, Inc. Method and apparatus for processing digital data
GB9204360D0 (en) * 1992-02-28 1992-04-08 Monro Donald M Fractal coding of data
JP3264245B2 (ja) * 1998-04-03 2002-03-11 ソニー株式会社 画像情報処理装置
JP2003157682A (ja) * 2001-11-26 2003-05-30 Mitsubishi Electric Corp 不揮発性半導体記憶装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO03056519A3 *

Also Published As

Publication number Publication date
FR2834376A1 (fr) 2003-07-04
WO2003056519A2 (fr) 2003-07-10
US7480415B2 (en) 2009-01-20
WO2003056519A3 (fr) 2004-01-22
FR2834376B1 (fr) 2004-04-02
US20050226519A1 (en) 2005-10-13

Similar Documents

Publication Publication Date Title
EP0712133B1 (fr) Procédé de lecture anticipée de mémoire à accès série et mémoire s'y rapportant
CA1244949A (fr) Dispositif de chiffrement par substitutions- permutations
FR2554995A1 (fr) Procede de compression d'une succession d'informations numeriques et dispositif mettant en oeuvre ce procede
EP0680220A1 (fr) Dispositif et procédé d'adressage d'une mémoire cache d'un circuit de compression d'images mobiles
FR2707789A1 (fr) Dispositif de mémoire à semiconducteur pouvant être utilisé comme mémoire tampon de ligne, et procédé de lecture et d'écriture associé.
EP0298002A1 (fr) Mémoire de transposition pour circuit de traitement de données
WO2003056519A2 (fr) Adressage de mémoire de blocs de référence en codage fractal
EP0762659B1 (fr) Décodeur convolutif utilisant l'algorithme de Viterbi
WO2004013714A2 (fr) Procede de determination de la valeur a donner a differents parametres d'un systeme
FR2618282A1 (fr) Procedes et appareils d'emmagasinage de signaux video numeriques.
FR2731864A1 (fr) Decodeur mpeg a capacite memoire reduite
EP0793391A1 (fr) Adressage d'une zone mémoire d'un décodeur MPEG
WO2004070651A2 (fr) Procede et dispositif de compression de parties d'images
EP0338899A1 (fr) Procédé de codage et de décodage d'informations, par blocs, et dispositifs de codage et de décodage pour la mise en oeuvre de ce procédé
EP0619552B1 (fr) Procédé et dispositif d'estimation de mouvement d'objets dans des images successives animées subdivisées en blocs bidimensionnels d'éléments d'image
EP0554177A1 (fr) Architecture de mémoire associative
FR2524740A1 (fr) Procede de compression d'une image numerisee
EP1271963A2 (fr) Circuit mémoire conçu pour un accès parallèle en lecture ou en écriture de données à plusieurs composantes
FR2787669A1 (fr) Procede d'adressage pour la memorisation de blocs d'image
FR2826170A1 (fr) Memoire rom a points memoire multibit
EP1459559A2 (fr) SOUS−ECHANTILLONNAGE DE DONNEES IMAGES PIXELISEES
EP1542233A1 (fr) Mémoire série comprenant des moyens de protection d'un plan mémoire étendu pendant une opération d'écriture
FR2772160A1 (fr) Circuit de calcul de la transformee de fourier rapide et de la transformee de fourier rapide inverse
EP0020980A2 (fr) Dispositif d'affichage par segments
EP0674444A1 (fr) Filtre de matrices de pixels

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20040716

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR IE IT LI LU MC NL PT SE SI SK TR

RIN1 Information on inventor provided before grant (corrected)

Inventor name: RIMPAULT, MARIE

Inventor name: NICOLAI, JEAN

17Q First examination report despatched

Effective date: 20100208

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20100619