INTERCONNEXION DE DISPOSITIFS ELECTRONIQUES INTEGRES INTERCONNECTION OF INTEGRATED ELECTRONIC DEVICES
HAUTE TENSIONHIGH TENSION
Domaine technique et art antérieur L'invention concerne le domaine de la microélectronique, et de l'électronique de puissance ; elle concerne également la fonction de puissance pilotée par une logique MOS ("Smart Power") . Elle concerne et s'applique également aux interconnexions croisées de zones hautes et basses tensions dans des dispositifs intégrés de puissance, ou aux interconnexions de dispositifs passant au-dessus d'une zone active peu dopée.Technical Field and Prior Art The invention relates to the field of microelectronics and power electronics; it also relates to the power function controlled by an MOS ("Smart Power") logic. It also relates to and applies to the cross interconnections of high and low voltage zones in integrated power devices, or to the interconnections of devices passing above a lightly doped active zone.
Dans les circuits intégrées de l'électronique de puissance, les interconnexions sont un problème difficile à résoudre. Une des difficultés est de faire passer une piste métallique haute tension au-dessus d'une zone active basse tension.In power electronics integrated circuits, interconnections are a difficult problem to solve. One of the difficulties is to pass a high voltage metallic track above an active low voltage zone.
Dans le silicium, les zones haute et basse tensions sont séparées par une zone tampon peu dopée dans laquelle le potentiel varie graduellement de la haute à la basse tension : cette zone tampon peut également être isolante. Une piste de métal qui passe au-dessus de cette zone tampon la perturbe fortement. La tenue en tension de cette zone tampon peut chuter de 650V à 200V.In silicon, the high and low voltage zones are separated by a lightly doped buffer zone in which the potential varies gradually from high to low voltage: this buffer zone can also be insulating. A metal track that passes above this buffer zone strongly disturbs it. The voltage withstand of this buffer zone can drop from 650V to 200V.
Les moyens actuellement utilisés pour contrer ce problème sont :The means currently used to counter this problem are:
- un oxyde très épais sur le silicium et sous le métal pour éloigner au maximum la piste métallique de la zone tampon ; par exemple, il faut un éloignement d'environ 8μm pour une tenue de 600V, ce qui est technologiquement difficile à réaliser,
- le procédé dit "packaging", qui permet de faire des connexions par l'intermédiaire du boîtier, en passant des fils très loin de la zone tampon. Ce procédé est un procédé non intégré.- a very thick oxide on the silicon and under the metal to keep the metallic track as far away as possible from the buffer zone; for example, a distance of about 8μm is required for a withstand of 600V, which is technologically difficult to achieve, - the so-called "packaging" process, which makes it possible to make connections through the casing, by passing wires very far from the buffer zone. This process is a non-integrated process.
Exposé de l'inventionDisclosure of Invention
L'invention a pour objet un dispositif d'interconnexion d'au moins deux éléments électroniques, séparés par au moins une zone tampon, l'interconnexion comportant une piste, ou des pistes, d'interconnexion des éléments, ajourée (s) au moins dans les parties de la piste, ou des pistes, situées au- dessus ou au voisinage des zones tampons.The subject of the invention is a device for interconnecting at least two electronic elements, separated by at least one buffer zone, the interconnection comprising a track, or tracks, for interconnecting the elements, perforated at least in the parts of the track, or tracks, located above or in the vicinity of the buffer zones.
Ainsi, l'invention concerne-t-elle un dispositif selon la revendication 1.Thus, the invention relates to a device according to claim 1.
On entend par éléments électroniques, toute zone conductrice ou semi-conductrice d'un circuit électronique pouvant être interconnectée. Ces zones peuvent être par exemple des zones de haute ou basse tension, des plots de connexion, etc.. et les circuits électroniques peuvent être des diodes, des transistors,The term “electronic elements” means any conductive or semi-conductive zone of an electronic circuit that can be interconnected. These zones can be for example high or low voltage zones, connection pads, etc. and the electronic circuits can be diodes, transistors,
Généralement, la ou les pistes d'interconnexion (appelées aussi lignes d'interconnexion) sont séparées de la ou des zones tampon par une couche isolante. Avantageusement, cette couche isolante est de l'oxyde de silicium, notamment pour les éléments réalisés dans du silicium.Generally, the interconnection track(s) (also called interconnection lines) are separated from the buffer zone(s) by an insulating layer. Advantageously, this insulating layer is silicon oxide, in particular for elements made from silicon.
La réalisation de pistes ou de lignes d'interconnexion ajourées, par exemple sous la forme de métallisations ajourées, permet une répartition du potentiel, dans la zone tampon, nettement améliorée. La tenue de la zone tampon remonte à environ 500V. Le fait
d'utiliser une piste, ou des lignes d'interconnexion, ajourée (s) permet aux lignes de champ de sortir de la zone tampon par les trous faits dans la piste ou dans les lignes d'interconnexion.The production of perforated tracks or interconnecting lines, for example in the form of perforated metallizations, allows a distribution of the potential, in the buffer zone, which is markedly improved. The holding of the buffer zone goes back to about 500V. The fact to use a perforated track, or interconnecting lines, allows the field lines to exit the buffer zone through the holes made in the track or in the interconnecting lines.
La piste, ou les lignes, d'interconnexion peutThe interconnecting track, or lines, may
(peuvent) être réalisée (s) sous la forme d'une métallisation ajourée, c'est-à-dire d'une métallisation avec un grand nombre de trous ou de fentes. Les trous peuvent par exemple être en forme de nid d'abeille.(may) be produced in the form of an openwork metallization, that is to say a metallization with a large number of holes or slots. The holes can for example be in the shape of a honeycomb.
Brève description des figuresBrief description of figures
De toute façon, les caractéristiques et avantages de l'invention apparaîtront mieux à la lumière de la description qui va suivre. Cette description porte sur les exemples de réalisation, donnés à titre explicatif et non limitatif, en se référant à des dessins annexés sur lesquels :In any case, the characteristics and advantages of the invention will appear better in the light of the description which follows. This description relates to the exemplary embodiments, given for explanatory and non-limiting purposes, with reference to the appended drawings in which:
- La figure 1 est une vue de dessus d'une interconnexion entre deux diodes N/P, selon l'invention.- Figure 1 is a top view of an interconnection between two N/P diodes, according to the invention.
- Les figures 2A à 2E illustrent divers modes de réalisation d'une piste métallisée ajourée.- Figures 2A to 2E illustrate various embodiments of a perforated metallic track.
- Les figures 3A à 3C représentent, respectivement, une vue en coupe d'une diode sans piste de métal sur la zone tampon, avec piste de métal sur la zone tampon, et avec piste de métal ajourée sur la zone tampon.- Figures 3A to 3C represent, respectively, a sectional view of a diode without a metal track on the buffer zone, with a metal track on the buffer zone, and with an openwork metal track on the buffer zone.
Description détaillée de modes de réalisation de 1 ' inventionDetailed Description of Embodiments of the Invention
Un premier exemple de réalisation de l'invention est illustré sur la figure 1, qui
représente une interconnexion entre deux diodes N/P 2, 4.A first exemplary embodiment of the invention is illustrated in FIG. 1, which represents an interconnection between two N/P diodes 2, 4.
Chaque diode comporte une zone basse tension 6, 8 (par exemple silicium P+) , une zone tampon 10, 12 (par exemple silicium N peu dopé) , une zone haute tension 14, 16 (par exemple silicium N+) . Une interconnexion 18 est établie entre les zones de haute tension. On entend, par l'expression "haute tension", une tension supérieure ou égale à quelques dizaines de volts (par exemple : égale ou supérieure à 40V) .Each diode comprises a low voltage zone 6, 8 (for example P + silicon), a buffer zone 10, 12 (for example lightly doped N silicon), a high voltage zone 14, 16 (for example N + silicon). An interconnection 18 is established between the high voltage zones. The expression “high voltage” means a voltage greater than or equal to a few tens of volts (for example: equal to or greater than 40V).
Cette interconnexion est réalisée sous la forme d'une piste métallique dans laquelle sont réalisés des trous 20. La piste est connectée à chacune des zones de haute tension 14, 16 par des plots de connexion N+ 22, 24, 28, 30.This interconnection is made in the form of a metal track in which holes 20 are made. The track is connected to each of the high voltage zones 14, 16 by N + connection pads 22, 24, 28, 30.
Comme illustré sur les figures 2A à 2E, la piste métallique ajourée comporte des trous qui peuvent avoir des formes différentes, des tailles plus ou moins grandes, et dont la distribution peut ne pas être périodique. Les dimensions des ouvertures peuvent par exemple varier, suivant le dispositif, de 0,5um à 20μm, et l'espacement entre les ouvertures peuvent varier entre par exemple 0,5μm et quelques dizaines de micromètres (par exemple : 30μm ou 50μm) .As illustrated in FIGS. 2A to 2E, the perforated metal track comprises holes which may have different shapes, larger or smaller sizes, and the distribution of which may not be periodic. The dimensions of the openings can for example vary, depending on the device, from 0.5 μm to 20 μm, and the spacing between the openings can vary between for example 0.5 μm and a few tens of micrometers (for example: 30 μm or 50 μm).
Les figures 3A à 3C illustrent le cas particulier d'une diode P/N latérale faite dans un substrat 32 de silicium peu dopé N". Une telle diode a une tenue intrinsèque maximum de 650V. Cette valeur maximum est obtenue lorsqu'il n'y a pas de piste métallique sur la zone active tampon 34 (zone peu dopée, N") . Aucun effet ne peut alors perturber les
lignes de champ qui peuvent sortir du silicium par l'oxyde de surface 36. Sur la figure 3A, les plots métalliques 39 et 41 correspondent respectivement à des prises de connexion sur les zones haute tension et basse tension qui sont désignées respectivement par les références 38 et 40. Les lignes de champ sont également représentées schématiquement sur cette figure (référence 42) .FIGS. 3A to 3C illustrate the particular case of a lateral P/N diode made in a substrate 32 of lightly doped N " silicon. Such a diode has a maximum intrinsic withstand of 650V. This maximum value is obtained when it does not there is no metallic track on the active buffer zone 34 (lightly doped zone, N ″ ). No effect can then disturb the field lines which can come out of the silicon through the surface oxide 36. In FIG. 3A, the metal studs 39 and 41 correspond respectively to connection sockets on the high voltage and low voltage zones which are designated respectively by the references 38 and 40. The field lines are also represented schematically in this figure (reference 42).
Si une piste métallique 52 est réalisée sur l'oxyde 36, et au-dessus de la zone active tampon, pour relier la zone haute tension 38 à un autre élément électronique (figure 3B) la tenue en tension de la diode chute à environ 200V. L'effet du métal est fortement ressenti, car il impose un potentiel (haute tension) à la surface de l'oxyde 36. Les lignes de champ 42 se courbent lorsqu'elles rentrent dans l'oxyde, et ne peuvent pas sortir de l'oxyde à cause du potentiel imposé par la piste métallique haute tension 52. Les lignes de champ se trouvent donc bloquées dans l'oxyde de surface : il peut y avoir échauffement et claquage prématuré de la diode. Il est possible d'augmenter l'épaisseur de l'oxyde 36, pour éloigner au maximum le métal de la zone tampon ; cependant, cette solution est technologiquement très difficile à mettre en oeuvre : il faudrait en effet environ 6 à 8μm d'oxyde pour résoudre le problème de cette manière.If a metal track 52 is made on the oxide 36, and above the active buffer zone, to connect the high voltage zone 38 to another electronic element (FIG. 3B), the voltage withstand of the diode drops to approximately 200V . The effect of the metal is strongly felt, as it imposes a potential (high voltage) on the surface of the oxide 36. The field lines 42 bend as they enter the oxide, and cannot exit the surface. oxide because of the potential imposed by the high voltage metal track 52. The field lines are therefore blocked in the surface oxide: there may be heating and premature breakdown of the diode. It is possible to increase the thickness of the oxide 36, to keep the metal as far away as possible from the buffer zone; however, this solution is technologically very difficult to implement: approximately 6 to 8 μm of oxide would be required to solve the problem in this way.
Au contraire, selon l'invention, la métallisation est ajourée (figure 3C) pour que les lignes de champ puissent sortir de l'oxyde. La tenue de la diode est alors nettement améliorée, puisqu'elle remonte à environ 500V. Les trous dans la métallisation peuvent avoir n'importe quelle forme (ils peuvent être carrés, ronds, hexagonaux, octogonaux, ou bien avoir la
forme de fentes, comme illustré sur les figures 2A à 2E) . Des trous de pistes, de forme carré peuvent avoir, par exemple, un côté de 5μm et être espacés de 5 μm. La métallisation 52 est donc gravée de manière à faire apparaître des ouvertures 44. Dans cette étape de gravure, on peut utiliser la technologie microélectronique actuelle.On the contrary, according to the invention, the metallization is perforated (FIG. 3C) so that the field lines can emerge from the oxide. The resistance of the diode is then significantly improved, since it rises to about 500V. The holes in the metallization can have any shape (they can be square, round, hexagonal, octagonal, or have the form of slots, as shown in Figures 2A to 2E). Square-shaped track holes may have, for example, a side of 5 μm and be spaced 5 μm apart. The metallization 52 is therefore etched so as to reveal openings 44. In this etching step, current microelectronic technology can be used.
Selon l'invention, l'oxyde 36 sous le métal n'a donc plus lieu d'être aussi épais, pour avoir la tenue en tension souhaitée. L'étape de gravure et la piste métallique est une étape technologique tout à fait standard. Par ailleurs, les pistes métalliques ainsi réalisées permettent d'interconnecter les dispositifs entre eux, de manière intégrée.According to the invention, the oxide 36 under the metal therefore no longer needs to be as thick, in order to have the desired voltage resistance. The etching step and the metal track is a completely standard technological step. Furthermore, the metal tracks thus produced make it possible to interconnect the devices together, in an integrated manner.
Un procédé de réalisation d'un dispositif selon l'invention peut mettre en oeuvre les étapes suivantes. A partir d'un substrat 32, on effectue une oxydation sacrificielle, puis on forme les zones de haute et basse tension. Pour cela, on réalise un masque de résine par photolithographie, puis une implantation de bore pour former la zone 40 P+ . La résine est ensuite retirée, et on réalise un recuit de diffusion du bore. Puis, on procède à la réalisation d'un masque de résine par photolithographie, puis à une implantation d'arsenic pour former la zone 38 N+ . On retire ensuite la résine utilisée, et on effectue un recuit de diffusion N+ . L'oxyde de champ 36 est réalisé par une oxydation thermique ou par un dépôt. L'oxyde est gravé pour réaliser le contact 50. Puis, une métallisation est réalisée, par exemple à base d'aluminium, de
cuivre, ou de tout autre métal conducteur ou de superposition de métaux conducteurs utilisés en microélectronique. Cette métallisation est gravée (gravure sèche) suivant le dessin voulu.
A method for producing a device according to the invention can implement the following steps. From a substrate 32, a sacrificial oxidation is carried out, then the high and low voltage zones are formed. For this, a resin mask is produced by photolithography, then boron implantation to form the 40 P + zone. The resin is then removed, and a diffusion annealing of the boron is carried out. Then, a resin mask is produced by photolithography, followed by implantation of arsenic to form the 38 N + zone. The resin used is then removed, and N + diffusion annealing is carried out. Field oxide 36 is produced by thermal oxidation or by deposition. The oxide is etched to make the contact 50. Then, a metallization is made, for example based on aluminum, copper, or any other conductive metal or superposition of conductive metals used in microelectronics. This metallization is etched (dry etching) according to the desired design.