EP0858178A1 - Method and apparatus for mixing digital audio signals - Google Patents
Method and apparatus for mixing digital audio signals Download PDFInfo
- Publication number
- EP0858178A1 EP0858178A1 EP98100793A EP98100793A EP0858178A1 EP 0858178 A1 EP0858178 A1 EP 0858178A1 EP 98100793 A EP98100793 A EP 98100793A EP 98100793 A EP98100793 A EP 98100793A EP 0858178 A1 EP0858178 A1 EP 0858178A1
- Authority
- EP
- European Patent Office
- Prior art keywords
- bit
- inputs
- signals
- audio signals
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H60/00—Arrangements for broadcast applications with a direct linking to broadcast information or broadcast space-time; Broadcast-related systems
- H04H60/02—Arrangements for generating broadcast information; Arrangements for generating broadcast-related information with a direct linking to broadcast information or to broadcast space-time; Arrangements for simultaneous generation of broadcast information and broadcast-related information
- H04H60/04—Studio equipment; Interconnection of studios
Definitions
- Digital mixing consoles make it possible to use several sound signals arriving at different channels individually or collectively to any outputs.
- the individual sound signals changed and combined with other sound signals. It means that the possibility should exist to usually add a factor to each signal multiply and add with other signals and possibly also the Delay sound signals.
- DSP's digital signal processors
- Known digital mixing consoles therefore have devices in which the inputs are connected in pairs or in groups to digital signal processors (DSP's) which are able to carry out such operations as addition, multiplication and storage of audio signals without problems.
- DSP's digital signal processors
- These problems caused by the large amount of data are usually alleviated by assigning only a small number of inputs to a signal processor, which means that for a given number of inputs and outputs, several signal processors are provided which have to be cascaded.
- TDM buses or systems with shared memories so-called “shared memory” systems
- shared memory so-called “shared memory” systems
- a TDM bus is a parallel bus that provides a time window for the data from each input channel, so that the signals in the bus appear in series.
- DPRAM memory it is also conceivable to use DPRAM memory for this and to connect the processors to one another like a so-called “daisy chain”.
- all of these solutions are technically complex and expensive.
- the invention as characterized in the claims therefore solves the Task a method and an apparatus for mixing digital To create audio signals that are much easier and cheaper.
- the inputs 1 to m each lead to a processing unit 10, 11, 12, 13, which can be constructed either as a digitally operating signal processor DSP or in some other way as a unit for digital signal processing.
- a processing unit can also be connected to a plurality of inputs, as is indicated for the processing unit 10 with the inputs 1, 2 and 3.
- a summator 17, 18, 19, 20 is connected upstream of each output 21 to n.
- Each Processing unit 10, 11, 12, 13 and thus each input 1 to m is connected via connections to several or ideally all outputs 21 to n. This is done for the processing unit 10 here via lines 101, 102, 103, 104 which lead from corresponding outputs on the processing units 10 to 13 to inputs on the summers 17 to 20. In Fig. 1 such inputs and outputs and part of the necessary connections are shown. All connections have been omitted to ensure the clarity of the representation.
- the outputs, such as output 21 here can also lead to a format converter 24, which in turn can have a plurality of parallel outputs 25. This is particularly the case when audio signals from several channels are supplied in series via one input. These audio signals can then be output in parallel.
- a further processing element 26 can be inserted into the lines 101, 102, etc., which can weaken or amplify the signal.
- Such a further processing element 26 is connected together with the other processing elements 10 to 13 via control lines 28 to an operating unit 27 which has those operating elements which are usually present on the user interface of a mixing console.
- the format converter 24 can also be a digital signal processor (DSP) or another signal processing element.
- the summers 17 to 20 preferably form a sum bus in a digitally operating audio mixer.
- Fig. 2 shows an embodiment of a summer 17 to 20.
- Audio signals from more than four inputs 39, 40, 41, 42 will be processed the structure is supplemented by three further two-bit adders 45, 46, 47.
- the Outputs 48, 49 of the two-bit adders 32 and 47 open into one additional two-bit adder 50.
- Fig. 3 shows a special embodiment of a processing element 26 as it is known from FIG. 1.
- This in turn consists of a totalizer 51 with an output 52 and, for example, three inputs 53, 54, 55.
- Multipliers 56, 57, 58, each with two inputs 59, are connected upstream of these and 60, 61 and 62, 63 and 64.
- Input 63 is direct for the unchanged data stream provided.
- Received inputs 61 and 59 delays the data stream from delay units 65 or 66.
- Lines 67 indicate first clock signals that control the processes in the bit grid.
- the data words are in the direction of a Arrow 70 moves.
- Each data word W is in such an order formats that the least significant bit 68 and last that most significant bit 69 occurs.
- FIG. 5 shows a representation of data words corresponding to FIG. 4 there is a time delay between data words W11, W12 and W13 corresponding to the time period assigned to one or two or more bits is provided, which causes the data words W11, W12 and W13 to one or two or more bits are shown spatially or temporally offset.
- the device works as follows: Digitized audio signals arrive via inputs 1 to n and are formatted in processing units 10 to 13 in a manner known per se so that the least significant bit is output first and the most significant bit is output last. This can be achieved by means of a corresponding readout instruction from a buffer store. All audio signals output by the processing units 10 to 13 or possibly also all input audio signals are synchronized with the first clock signal 67, so that each bit in the device is treated synchronously, as is shown in FIGS. 4 and 5. In addition, the data words are read out from the processing units 10 to 13 word-synchronously, as shown in FIG. 4. The individual outputs of the processing units 10 to 13 are controlled via the operating unit 27 and the control lines 28. This specifies for each output of a processing unit whether an audio signal is emitted there and to what extent.
- Each summer 17 to 20 now receives audio signals from lines 101 to 104, etc., which it has to sum and then output to its output 21 to n. It can also happen that several audio signals arrive in series via an input. Such signals are treated in the same way as a single signal. After the output, however, they can be passed on in parallel, as is indicated for the output 21 and the parallel outputs 25.
- the summation of the bit-synchronized audio signals in the summers 17 to 20 can be explained with the aid of FIG. 2. Two signals a and b are at the inputs 39 and 40, two further signals b and c at the inputs 41 and 42.
- the signals a and b are summed in the two-bit adder 30 according to the following formula or instruction: (! A AND! B AND cy) OR (! A AND b AND! Cy) OR (a AND! B AND! Cy) OR (a AND b AND cy)
- the transfer cy is treated according to the following rule: (a AND b AND! pr) OR (a AND cy AND! pr) OR (b AND cy AND!
- the data streams thus summed leave the summer via the output 21. Then they can be formatted in the format converter 24, for example, so that the most significant bit in the data word now precedes them. Or the data stream can be divided and output in parallel over a number of lines 25.
- the value of the input signals can be changed or weighted in the processing units 10 to 13 before the summation. However, this can also be done in a processing element 26. If the processing element 26 is designed as a device according to FIG. 3, a sound signal is fed via the input 63 to the multiplier 58 on the one hand and to the delay unit 65 on the other hand. The output signal from the delay unit 65 is fed to both the multiplier 57 and the further delay unit 66.
- the signals applied to the multipliers 56, 57 and 58 are each offset by one bit, which is caused by the delay units 65, 66.
- the multipliers 56, 57, 58 are also each provided with a bit of a multiplier or factor by inputs 60, 62 and 64, with which the signal in input 63 is to be multiplied.
- a data word arriving via input 63 is multiplied bit by bit in multiplier 58 by the first bit of the factor, in adder 57 by the second bit and in adder 56 by the third bit of the factor. This results in three data words offset from one another by one bit, which are summed in summer 40. In other words, a situation arises as shown in FIG.
- an audio signal 63 is to be divided into several identical parallel signals 63, 61, 59 and delayed by one bit each with increasing delay. Then the original signal and the delayed signals should each be added with one bit of a factor expressed in a digital value and the resulting signals should then be summed bit by bit to form a changed signal.
Abstract
Description
Die Erfindung betrifft ein Verfahren und eine Vorrichtung zum Mischen von digitalen Audio-Signalen aus einer ersten Anzahl Eingängen in eine zweite Anzahl Ausgänge.The invention relates to a method and an apparatus for mixing digital audio signals from a first number of inputs to a second Number of exits.
Solche Verfahren und Vorrichtungen sind bereits bekannt und werden in sogenannten digitalen oder digital arbeitenden Audio-Mischpulten angewendet. Digital arbeitende Mischpulte ermöglichen es, in mehreren verschiedenen Kanälen eintreffende Tonsignale einzeln oder gesammelt beliebigen Ausgängen zuzuleiten. Dabei können die einzelnen Tonsignale verändert und mit anderen Tonsignalen vereinigt werden. Das bedeutet, dass die Möglichkeit bestehen soll, jedes Signal üblicherweise mit einem Faktor zu multiplizieren und mit anderen Signalen zu addieren und eventuell auch die Tonsignale zu verzögern.Such methods and devices are already known and are described in so-called digital or digitally working audio mixing consoles applied. Digital mixing consoles make it possible to use several sound signals arriving at different channels individually or collectively to any outputs. The individual sound signals changed and combined with other sound signals. It means that the possibility should exist to usually add a factor to each signal multiply and add with other signals and possibly also the Delay sound signals.
Bekannte digitale Mischpulte haben deshalb Vorrichtungen, bei denen die
Eingänge paar- oder gruppenweise mit digitalen Signalprozessoren (DSP's)
verbunden sind, die problemlos in der Lage sind, solche Operationen wie
Addition, Multiplikation und Speicherung von Tonsignalen vorzunehmen.
Allerdings stösst man auf Grenzen, wenn man versucht möglichst viele
Eingänge auf einen Signalprozessor zu leiten, denn diese sind nicht mit
geeigneten Schnittstellen versehen und können die verlangte Rechenleistung
für viele Kanäle nicht mehr erbringen. Dies weil Tonsignale in gegebenen
Zeitabschnitten relativ grosse Datenmengen enthalten.
Diese durch die grosse Datenmenge verursachten Probleme werden
üblicherweise dadurch entschärft, dass eben einem Signalprozessor nur eine
geringe Anzahl Eingänge zugeordnet wird, was bedeutet, dass bei einer
gegebenen Anzahl Ein- und Ausgänge mehrere Signalprozessoren
vorgesehen werden, die zu Kaskaden geschaltet werden müssen. Das
grösste Problem ist dabei die Summierung der Tonsignale aus einer grossen
Anzahl Eingänge oder eben aus mehreren solchen Signalprozessoren in
einem sogenannten Summenbus.
Als Summenbus sind deshalb bereits Lösungen mit sogenannten
TDM-Bussen oder Systeme mit gemeinsamen Speichern, sog. "shared
memory"-Systeme bekannt geworden. Ein TDM-Bus ist ein Parallelbus der für
die Daten aus jedem Eingangskanal ein Zeitfenster bereithält, so dass die
Signale im Bus seriell hintereinander geschaltet auftreten. Ebenso ist es
denkbar dafür DPRAM-Speicher einzusetzen und die Prozessoren wie eine
sogenannte "daisy-chain" untereinander zu verbinden. Allerdings sind alle
diese Lösungen technisch aufwendig und teuer.Known digital mixing consoles therefore have devices in which the inputs are connected in pairs or in groups to digital signal processors (DSP's) which are able to carry out such operations as addition, multiplication and storage of audio signals without problems. However, there are limits when you try to route as many inputs to a signal processor as possible, because these are not equipped with suitable interfaces and can no longer provide the required computing power for many channels. This is because sound signals contain relatively large amounts of data in given time segments.
These problems caused by the large amount of data are usually alleviated by assigning only a small number of inputs to a signal processor, which means that for a given number of inputs and outputs, several signal processors are provided which have to be cascaded. The biggest problem is the summation of the sound signals from a large number of inputs or from several such signal processors in a so-called sum bus.
For this reason, solutions with so-called TDM buses or systems with shared memories, so-called "shared memory" systems, have already become known as the sum bus. A TDM bus is a parallel bus that provides a time window for the data from each input channel, so that the signals in the bus appear in series. It is also conceivable to use DPRAM memory for this and to connect the processors to one another like a so-called "daisy chain". However, all of these solutions are technically complex and expensive.
Die Erfindung wie sie in den Ansprüchen gekennzeichnet ist, löst deshalb die Aufgabe ein Verfahren und eine Vorrichtung zum Mischen von digitalen Audio-Signalen zu schaffen, die wesentlich einfacher und billiger sind.The invention as characterized in the claims therefore solves the Task a method and an apparatus for mixing digital To create audio signals that are much easier and cheaper.
Die Lösung dieser Aufgabe gelingt insbesondere dadurch, dass für die Summierung der Tonsignale aus den einzelnen Eingängen oder Kanälen einfache Schaltungen oder programmierbare Bausteine wie programmierbare Logikbausteine, PLD's oder kundenspezifische integrierte Schatungen ASICS verwendet werden, die zur bitweisen Summierung der wort- und bitweise synchronisierten Datenströme der Tonsignale ausgebildet sind und verwendet werden. Dazu müssen aber die Datenworte mit dem niedrigstwertigen Bit voraus übertragen werden, was eine entsprechende Formatierung der Datenströme voraussetzt. Für eventuelle zusätzliche Verarbeitungen der Signale vor der Summierung, ist eine bitweise Multiplikation des betreffenden Datenstromes vorgesehen, wobei der Datenstrom mehrfach einem Summierer zugeführt wird, dabei aber die mehrfach zugeführten Datenströme jeweils um ein Bit versetzt oder verzögert werden. Somit werden die Datenworte der eingehenden Audio-Signale so zueinander geführt, dass die Datenbit in aufsteigender Reihenfolge mit dem niedrigstwertigen Bit voraus, in parallelen Datenströmen wort- und bitweise synchronisiert auftreten und bitweise summiert werden. Dazu ist jedem Ausgang ein Summierer vorgeschaltet, der mit mindestens einem Teil der Eingänge über die Verarbeitungselemente verbunden ist.This problem is solved in particular by the fact that for the Summation of the sound signals from the individual inputs or channels simple circuits or programmable modules such as programmable Logic modules, PLD's or customer-specific integrated ASICS circuits are used for the bitwise summation of the word and bitwise synchronized data streams of the audio signals are formed and be used. To do this, however, the data words must have the least significant bit ahead, which is a corresponding Formatting of the data streams presupposes. For any additional Processing the signals before summing is a bit by bit Multiplication of the relevant data stream is provided, the Data stream is fed several times to a summer, but the Data streams fed multiple times are each offset or delayed by one bit will. Thus the data words of the incoming audio signals become like this led to each other that the data bits in ascending order with the least significant bit ahead, in word and bit by word in parallel data streams occur synchronized and summed bit by bit. This is everyone Output connected upstream of a totalizer, with at least a part of the Inputs connected through the processing elements.
Die durch die Erfindung erreichten Vorteile sind insbesondere darin zu sehen, dass die Vorrichtung sehr preisgünstig realisierbar ist. Ein Grund dafür ist darin zu sehen, dass die vorgeschlagene Summierung der Datenströme sehr wenig Speicher benötigt. Ein weiterer Grund liegt darin, dass für die Formatierung und für eventuelle weitere Verarbeitungen der The advantages achieved by the invention are particularly to be found therein see that the device is very inexpensive to implement. A reason for this it can be seen that the proposed summation of the Data flows require very little memory. Another reason is that for formatting and any further processing of the
Daten aus den einzelnen Eingängen oder Kanälen nun relativ einfache und preisgünstige digitale Signalprozessoren (DSP's) verwendet werden können, wobei ein Signalprozessor, sofern er mehrere Eingänge aufweist auch mehrere Kanäle bedienen kann, da er nur noch relativ einfache Aufgaben erfüllen muss. Dies ist eben darum möglich, weil eine aufwendige Aufgabe, nämlich die Summierung der Datenströme nicht mehr durch die Signalprozessoren erfüllt werden muss. Es kann aber auch vorgesehen werden, dass ein Signalprozessor soweit wie möglich Datenströme addiert, so dass dem Summierer bereits Teilsummen zugeführt werden. Dies soll aber nur soweit geschehen, wie dies in einem einzigen Signalprozessor durchgeführt werden kann.Data from the individual inputs or channels is now relatively simple and inexpensive digital signal processors (DSPs) can be used a signal processor, if it has multiple inputs, also can operate several channels since it only has relatively simple tasks must meet. This is possible because a complex task namely the summation of the data streams no longer by the Signal processors must be met. But it can also be provided that a signal processor adds data streams as much as possible, so that partial sums are already fed to the totalizer. But this is supposed to only happen as far as this in a single signal processor can be carried out.
Im folgenden wird die Erfindung anhand von lediglich einen Ausführungsweg
darstellenden Zeichnungen näher erläutert. Es zeigt
Fig. 1 zeigt eine Vorrichtung zum Mischen digitaler Audio-Signale mit
mehreren Eingängen 1, 2, 3, 4, 5 und m, womit angedeutet ist, dass eine
Anzahl m Eingänge möglich ist, wobei heute bis zu m = 64 Kanälen üblich
sind. Die Eingänge 1 bis m münden in je eine Verarbeitungseinheit 10, 11,
12, 13, die entweder als digital arbeitender Signalprozessor DSP oder
sonstwie als Einheit zur digitalen Signalverarbeitung aufgebaut sein kann.
Eine Verarbeitungseinheit kann auch an mehrere Eingänge angeschlossen
sein, wie dies für die Verarbeitungseinheit 10 mit den Eingängen 1, 2 und 3
angedeutet ist. Die Vorrichtung weist Ausgänge 21, 22, 23 und n auf, wobei
heute bis zu n = 32 Ausgängen nicht ungewöhlich sind. Jedem Ausgang 21
bis n ist ein Summierer 17, 18, 19, 20 vorgeschaltet. Jede
Verarbeitungseinheit 10, 11, 12, 13 und damit jeder Eingang 1 bis m ist über
Verbindungen mit mehreren oder idealerweise allen Ausgängen 21 bis n
verbunden. Dies geschieht für die Verarbeitungseinheit 10 hier über
Leitungen 101, 102, 103, 104 die von entsprechenden Ausgängen an den
Verarbeitungseinheiten 10 bis 13 zu Eingängen an den Summierern 17 bis
20 führen. In Fig. 1 sind solche Ein- und Ausgänge und ein Teil der
notwendigen Verbindungen eingezeichnet. Auf die Darstellung aller
Verbindungen wurde verzichtet um die Klarheit der Darstellung zu
gewährleisten. Wahlweise können die Ausgänge, wie hier Ausgang 21, auch
in einen Formatkonverter 24 münden, der wiederum mehrere parallele
Ausgänge 25 aufweisen kann. Dies insbesondere dann, wenn über einen
Eingang Audiosignale aus mehreren Kanälen seriell zugeführt werden. Diese
Audiosignale können dann parallel ausgegeben werden. Weiter kann in die
Leitungen 101, 102, usw. ein weiteres Verarbeitungselement 26 eingefügt
sein, das das Signal abschwächen oder verstärken kann. Ein solches
weiteres Verarbeitungselement 26 ist zusammen mit den anderen
Verarbeitungselementen 10 bis 13 über Steuerleitungen 28 mit einer
Bedienungseinheit 27 verbunden, welche diejenigen Bedienungselemente
aufweist, die üblicherweise auf der Bedieneroberfläche eines Mischpultes
vorhanden sind. Der Formatkonverter 24 kann ebenfalls ein digital
arbeitender Signalprozessor (DSP) oder sonst ein signalverarbeitendes
Element sein. Vorzugsweise bilden die Summierer 17 bis 20 einen
Summenbus in einem digital arbeitenden Audio-Mischpult.1 shows a device for mixing digital audio signals with a plurality of
Fig. 2 zeigt eine Ausführung eines Summierers 17 bis 20. Ein solcher besteht
aus mindestens drei Zweibitaddierern 30, 31 und 32, die je einen Eingang 33,
34 und 35 für ein erstes Taktsignal, je einen Eingang 36, 37 und 38 für ein
weiteres Taktsignal und je zwei Eingänge 39 und 40, 41 und 42 sowie 43 und
44 für digitalisierte Audiosignale aufweisen. Dabei sind die beiden
Zweibitaddierer 30 und 31 parallel geschaltet und deren Ausgänge sind an
die Eingänge 43, 44 des dritten Zweibitaddierers 32 angeschlossen. Sind
Audiosignale aus mehr als vier Eingängen 39, 40, 41, 42 zu verarbeiten wird
die Struktur durch drei weitere Zweibitaddierer 45, 46, 47 ergänzt. Die
Ausgänge 48, 49 der Zweibitaddierer 32 und 47 münden aber in einen
zusätzlichen Zweibitaddierer 50. So lässt sich die Struktur für mehrere
Eingänge kaskadenartig erweitern. Der Summierer kann aber im gleichen
Sinne auch aus Zwei-oder Mehrbitaddierern aufgebaut sein. Werden
beispielsweise Dreibitaddierer verwendet, so hat jeder Dreibitaddierer drei
Eingänge für Audiosignale und drei Dreibitaddierer sind mit einem weiteren
Dreibitaddierer parallel verbunden. Fig. 2 shows an embodiment of a
Fig. 3 zeigt eine spezielle Ausführung eines Verarbeitungselementes 26 wie
es aus der Fig. 1 bekannt ist. Dieses besteht wiederum aus einem Summierer
51 mit einem Ausgang 52 und beispielsweise drei Eingängen 53, 54, 55.
Diesen vorgeschaltet sind Multiplizierer 56, 57, 58 mit je zwei Eingängen 59
und 60, 61 und 62, 63 und 64. Dabei ist der Eingang 63 direkt für den
unveränderten Datenstrom vorgesehen. Die Eingänge 61 und 59 erhalten
den Datenstrom verzögert aus Verzögerungseinheiten 65 oder 66.Fig. 3 shows a special embodiment of a
Fig. 4 zeigt beispielsweise drei Datenworte W1, W2, W3 die bitweise
synchronisiert parallel auftreten. Linien 67 geben erste Taktsignale an, die
die Vorgänge im Bitraster steuern. Die Datenworte werden in Richtung eines
Pfeiles 70 bewegt. Dabei ist jedes Datenwort W in einer solchen Reihenfolge
formatiert, dass zuerst das niedrigstwertige Bit 68 und zuletzt das
höchstwertige Bit 69 auftritt.4 shows, for example, three data words W1, W2, W3 which are bitwise
occur synchronized in parallel.
Fig. 5 zeigt eine Darstellung von Datenworten entsprechend Fig. 4 wobei zwischen Datenworten W11, W12 und W13 eine zeitliche Verzögerung entsprechend der einem bzw. zwei oder mehr Bit zugeordneten Zeitdauer vorgesehen ist, was bewirkt, dass die Datenworte W11, W12 und W13 um ein bzw. zwei oder mehr Bit örtlich oder zeitlich versetzt dargestellt sind.FIG. 5 shows a representation of data words corresponding to FIG. 4 there is a time delay between data words W11, W12 and W13 corresponding to the time period assigned to one or two or more bits is provided, which causes the data words W11, W12 and W13 to one or two or more bits are shown spatially or temporally offset.
Die Wirkungsweise der Vorrichtung ist demnach wie folgt:
Digitalisierte Tonsignal triffen über die Eingänge 1 bis n ein und werden in
den Verarbeitungseinheiten 10 bis 13 in an sich bekannter Weise so
formatiert, dass das niedrigstwertige Bit zuerst und das höchstwertige Bit
zuletzt ausgegeben wird. Dies ist durch eine entsprechende
Auslesevorschrift aus einem Zwischenspeicher zu erreichen. Alle von den
Verarbeitungseinheiten 10 bis 13 ausgegebenen oder eventuall auch alle
eingegebenen Audiosignale werden mit dem ersten Taktsignal 67
synchronisiert, so dass jedes Bit in der Vorrichtung synchron behandelt wird,
wie dies in den Fig. 4 und 5 dargestellt ist. Zudem erfolgt das Auslesen der
Datenworte aus den Verarbeitungseinheiten 10 bis 13 wortsynchron, wie dies
die Fig. 4 zeigt. Über die Bedienungseinheit 27 und die Steuerleitungen 28
werden die einzelnen Ausgänge der Verarbeitungseinheiten 10 bis 13
angesteuert. Damit wird für jeden Ausgang einer Verarbeitungseinheit
vorgegeben ob dort ein Audiosignal abgegeben wird und in welcher Stärke. The device works as follows:
Digitized audio signals arrive via
Damit empfängt nun jeder Summierer 17 bis 20 aus den Leitungen 101 bis
104 usw. Audiosignale die er summieren und anschliessend an seinen
Ausgang 21 bis n abgeben muss. Dabei kann es auch sein, dass über einen
Eingang mehrere Audiosignal in Serie geschaltet eintreffen. Solche Signale
werden gleich behandelt wie ein einziges Signal. Nach dem Ausgang können
sie aber parallel weitergegeben werden, wie dies für den Ausgang 21 und die
parallelen Ausgänge 25 angedeutet ist.
Die Summierung der bitweise synchronisierten Audiosignale in den
Summierern 17 bis 20 kann mit Hilfe der Fig. 2 erklärt werden. Je zwei
Signale a und b liegen an den Eingängen 39 und 40, weitere zwei Signale b
und c an den Eingängen 41 und 42. An den Eingängen 33, 34 und 35 liegt
ein erstes Taktsignal für die bitweise Synchronisierung und an den
Eingängen 36, 37 und 38 liegt ein weiteres Taktsignal an, das den Anfanng
(oder das Ende) eines Datenwortes angibt und damit die
Wortsynchronisation bewirkt. Das weitere Taktsignal ist dabei vom ersten
Taktsignal abgeleitet. Dabei werden die Signale a und b im Zweibitaddierer
30 nach folgender Formel oder Instruktion summiert: (!a UND !b UND cy)
ODER (!a UND b UND !cy) ODER (a UND !b UND !cy) ODER (a UND b
UND cy)
Dabei wird der Übertrag cy nach folgender Regel behandelt:
(a UND b UND !pr) ODER (a UND cy UND !pr) ODER (b UND cy UND !pr),
wobei pr ein angelegtes weiteres Taktsignal für das Wortende und !pr Fehlen
eines solchen Signales bedeutet (!steht allg. für Fehlen des entspr.
Signales). Die anderen Zweibitaddierer arbeiten nach dem gleichen Prinzip
und ergeben immer aus zwei Eingangssignalen ein Ausgangssignal. So kann
mit der gezeigten Struktur eine beliebige Anzahl Eingangssignale summiert
werden. Diese Verarbeitung entspricht der Addition von mehrstelligen Zahlen
wie sie im Kopf des Menschen oder bei grösseren Zahlen mit Hilfe einer
Rechenmethode durchgeführt und in der Schule gelehrt wird. Das bedeutet,
dass zuerst alle niedrigstwertigen Bit 68 addiert werden, wobei ein Übertrag
gespeichert wird, so dass er bei der Addition der nächsthöheren Bit
zugerechnet werden kann. Zuletzt werden die höchstwertigen Bit 69
untereinander addiert und, sofern vorhanden, der letzte Übertrag
berücksichtigt. Die so summierten Datenströme verlassen den Summierer
über den Ausgang 21. Dann können sie im Formatkonverter 24
beispielsweise so formatiert werden, dass nun das höchstwertige Bit im
Datenwort vorausgeht. Oder der Datenstrom kann aufgeteilt werden und über
mehrere Leitungen 25 parallel ausgegeben werden.
Die Eingangssignale können dabei in ihrem Wert in den
Verarbeitungseinheiten 10 bis 13 vor der Summierung verändert oder
gewichtet werden. Dies kann aber auch in einem Verarbeitungselement 26
geschehen.
Ist das Verarbeitungselement 26 als Vorrichtung gemäss Fig. 3
ausgebildet, so wird ein Tonsignal über den Eingang 63 einerseits dem
Multiplizierer 58 und andererseits der Verzögerungseinheit 65 zugeführt. Aus
der Verzögerungseinheit 65 wird das Ausgangssignal sowohl dem
Multiplizierer 57 als auch der weiteren Verzögerungseinheit 66 zugeführt. So
sind die Signale, die an den Multiplizierern 56, 57 und 58 anlegen jeweils um
ein Bit zueinander versetzt, was durch die Verzögerungseinheiten 65, 66
bewirkt wird. Parallel dazu liegen an den Multiplizierern 56, 57, 58 über die
Eingänge 60, 62 und 64 auch je ein Bit eines Multiplikators oder Faktors an,
mit dem das Signal im Eingang 63 multipliziert werden soll. So wird ein über
den Eingang 63 eintreffendes Datenwort im Multiplizierer 58 mit dem ersten
Bit des Faktors, im Addierer 57 mit dem zweiten Bit und im Addierer 56 mit
dem dritten Bit des Faktors bitweise multipliziert. So entstehen drei
zueinander um ein Bit versetzte Datenwörter, die im Summierer 40 summiert
werden. Mit anderen Worten entsteht eine Situation, wie sie Fig. 5 zeigt, so
dass die drei Datenworte W11, W12 und W13 nur noch bitweise summiert
werden müssen. So soll ein Audiosignal 63 in mehrere gleiche parallele
Signale 63, 61, 59 aufgeteilt und mit aufsteigender Verzögerung um je ein Bit
verzögert werden. Dann soll das ursprüngliche Signal und die verzögerten
Signale mit je einem Bit eines in einem digitalen Wert ausgedrückten Faktor
addiert und anschliessend die resultierenden Signale bitweise zu einem
veränderten Signal summmiert werden.Each
The summation of the bit-synchronized audio signals in the
The transfer cy is treated according to the following rule:
(a AND b AND! pr) OR (a AND cy AND! pr) OR (b AND cy AND! pr),
where pr means an additional clock signal applied for the end of the word and! pr the absence of such a signal (! generally stands for the absence of the corresponding signal). The other two-bit adders work on the same principle and always result in an output signal from two input signals. With the structure shown, any number of input signals can be summed. This processing corresponds to the addition of multi-digit numbers as it is carried out in the mind of people or, for larger numbers, with the aid of a calculation method and taught at school. This means that all the least
The value of the input signals can be changed or weighted in the
If the
Claims (10)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CH26297 | 1997-02-06 | ||
CH262/97 | 1997-02-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
EP0858178A1 true EP0858178A1 (en) | 1998-08-12 |
EP0858178B1 EP0858178B1 (en) | 2006-06-21 |
Family
ID=4183003
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
EP98100793A Expired - Lifetime EP0858178B1 (en) | 1997-02-06 | 1998-01-19 | Method and apparatus for mixing digital audio signals |
Country Status (3)
Country | Link |
---|---|
US (1) | US6330338B1 (en) |
EP (1) | EP0858178B1 (en) |
DE (1) | DE59813605D1 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7062336B1 (en) * | 1999-10-08 | 2006-06-13 | Realtek Semiconductor Corp. | Time-division method for playing multi-channel voice signals |
DE10210443A1 (en) * | 2002-03-09 | 2003-09-18 | Bts Media Solutions Gmbh | Signal processing arrangement has first connection device that allocates input signals to defined inputs and second connection device that allocates output signals to defined outputs |
US20060023900A1 (en) * | 2004-07-28 | 2006-02-02 | Erhart George W | Method and apparatus for priority based audio mixing |
CN101161029A (en) * | 2005-02-17 | 2008-04-09 | 松下北美公司美国分部松下汽车系统公司 | Method and apparatus for optimizing reproduction of audio source material in an audio system |
US7869609B2 (en) * | 2005-08-22 | 2011-01-11 | Freescale Semiconductor, Inc. | Bounded signal mixer and method of operation |
DE102006030977A1 (en) * | 2006-07-03 | 2008-02-07 | Deutsche Thomson-Brandt Gmbh | Data transmission method and apparatus for carrying out the method |
JP5246044B2 (en) * | 2009-05-29 | 2013-07-24 | ヤマハ株式会社 | Sound equipment |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2552958A1 (en) * | 1983-10-03 | 1985-04-05 | Moulin Andre | Numerical console for signal processing |
EP0342530A1 (en) * | 1988-05-11 | 1989-11-23 | Siemens Aktiengesellschaft Österreich | Switching network for digital audio signals |
AT389784B (en) * | 1987-09-10 | 1990-01-25 | Siemens Ag Oesterreich | Method for the processing and concentration of digital audio signals |
EP0462799A2 (en) * | 1990-06-21 | 1991-12-27 | Matsushita Electric Industrial Co., Ltd. | Digital mixer circuit |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH087941B2 (en) * | 1986-04-10 | 1996-01-29 | ソニー株式会社 | How to synchronize digital playback devices |
JPH0782423B2 (en) * | 1987-09-16 | 1995-09-06 | 三洋電機株式会社 | Data input / output circuit |
US5524074A (en) * | 1992-06-29 | 1996-06-04 | E-Mu Systems, Inc. | Digital signal processor for adding harmonic content to digital audio signals |
US5592403A (en) * | 1993-03-11 | 1997-01-07 | Monolith Technologies Corporation | Digital-to-analog converter including integral digital audio filter |
JP3443938B2 (en) * | 1994-03-31 | 2003-09-08 | ソニー株式会社 | Digital signal processor |
US5621805A (en) * | 1994-06-07 | 1997-04-15 | Aztech Systems Ltd. | Apparatus for sample rate conversion |
US5517433A (en) * | 1994-07-07 | 1996-05-14 | Remote Intelligence, Inc. | Parallel digital data communications |
US5647008A (en) * | 1995-02-22 | 1997-07-08 | Aztech Systems Ltd. | Method and apparatus for digital mixing of audio signals in multimedia platforms |
US5774567A (en) * | 1995-04-11 | 1998-06-30 | Apple Computer, Inc. | Audio codec with digital level adjustment and flexible channel assignment |
GB2301003B (en) * | 1995-05-19 | 2000-03-01 | Sony Uk Ltd | Audio mixing console |
US5703794A (en) * | 1995-06-20 | 1997-12-30 | Microsoft Corporation | Method and system for mixing audio streams in a computing system |
FR2743228B1 (en) * | 1995-12-29 | 1998-03-20 | Sgs Thomson Microelectronics | ANALOG SIGNAL MIXING AND DIGITIZING SYSTEM |
-
1998
- 1998-01-19 DE DE59813605T patent/DE59813605D1/en not_active Expired - Lifetime
- 1998-01-19 EP EP98100793A patent/EP0858178B1/en not_active Expired - Lifetime
- 1998-02-05 US US09/018,915 patent/US6330338B1/en not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2552958A1 (en) * | 1983-10-03 | 1985-04-05 | Moulin Andre | Numerical console for signal processing |
AT389784B (en) * | 1987-09-10 | 1990-01-25 | Siemens Ag Oesterreich | Method for the processing and concentration of digital audio signals |
EP0342530A1 (en) * | 1988-05-11 | 1989-11-23 | Siemens Aktiengesellschaft Österreich | Switching network for digital audio signals |
EP0462799A2 (en) * | 1990-06-21 | 1991-12-27 | Matsushita Electric Industrial Co., Ltd. | Digital mixer circuit |
Non-Patent Citations (1)
Title |
---|
TERUO FUJINO ET AL: "DIGITAL MIXING CONSOLE MEETS PROFESSIONAL MIXING NEEDS", JEE JOURNAL OF ELECTRONIC ENGINEERING, vol. 28, 1 January 1991 (1991-01-01), pages 38 - 42, XP000230856 * |
Also Published As
Publication number | Publication date |
---|---|
DE59813605D1 (en) | 2006-08-03 |
EP0858178B1 (en) | 2006-06-21 |
US6330338B1 (en) | 2001-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1499175B2 (en) | CONTROL DEVICE IN A MULTI-SPECIES COMPUTER | |
DE1549476B2 (en) | ARRANGEMENT FOR EXECUTING DIVISIONS | |
DE2223196C3 (en) | Method and arrangement for pulse width control | |
DE19709210A1 (en) | RAM memory circuit | |
EP0858178B1 (en) | Method and apparatus for mixing digital audio signals | |
EP0178424A2 (en) | Semisystolic cell-structured digital multiplier | |
DE3302885C2 (en) | ||
DE3015357C2 (en) | ||
EP0598112A1 (en) | Process and configuration for establishing the sum of a chain of products | |
DE19637369C2 (en) | Digital signal processor with multiplier and method | |
EP0489952B1 (en) | Circuit device for digital bit-serial signal processing | |
CH663304A5 (en) | ARRANGEMENT FOR THE SECURE TRANSFER OF DATA OVER BUS LINES. | |
DE1925917A1 (en) | Binary pulse frequency multiplier circuit | |
DE4014767A1 (en) | METHOD FOR OBTAINING AN ELECTRICAL SIGNAL BY CORRELATION | |
DE4334151C2 (en) | Digital signal processing method for mixing input signals to output signals | |
EP0507303B1 (en) | Circuit arrangement for switching data streams | |
DE19943323B4 (en) | Method and circuit arrangement for digital data transmission | |
DE3307444C2 (en) | ||
DE1549478C (en) | Floating point arithmetic unit for quick addition or subtraction of binary operands | |
DE4406927C1 (en) | Digital signal processing system for image and tone signals e.g. for cartoon or animation film | |
DE4038903A1 (en) | ARRANGEMENT FOR PROCESSING SIGNALS IN THE MODULATION WAY TO A TRANSMITTER | |
DE1499493C (en) | Payment device for binary flow impulses | |
DE2711892A1 (en) | Data transfer control between microprocessor and peripherals - using decoding circuit converting address signals into highway control signals | |
DE4242929A1 (en) | Circuit arrangement for forming the sum of products | |
DE1177379B (en) | Adder |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PUAI | Public reference made under article 153(3) epc to a published international application that has entered the european phase |
Free format text: ORIGINAL CODE: 0009012 |
|
AK | Designated contracting states |
Kind code of ref document: A1 Designated state(s): DE FR GB |
|
AX | Request for extension of the european patent |
Free format text: AL;LT;LV;MK;RO;SI |
|
AKX | Designation fees paid | ||
RBV | Designated contracting states (corrected) | ||
RBV | Designated contracting states (corrected) |
Designated state(s): DE FR GB |
|
17P | Request for examination filed |
Effective date: 19990308 |
|
RAP1 | Party data changed (applicant data changed or rights of an application transferred) |
Owner name: STUDER PROFESSIONAL AUDIO GMBH |
|
17Q | First examination report despatched |
Effective date: 20050610 |
|
GRAP | Despatch of communication of intention to grant a patent |
Free format text: ORIGINAL CODE: EPIDOSNIGR1 |
|
GRAC | Information related to communication of intention to grant a patent modified |
Free format text: ORIGINAL CODE: EPIDOSCIGR1 |
|
GRAS | Grant fee paid |
Free format text: ORIGINAL CODE: EPIDOSNIGR3 |
|
GRAA | (expected) grant |
Free format text: ORIGINAL CODE: 0009210 |
|
AK | Designated contracting states |
Kind code of ref document: B1 Designated state(s): DE FR GB |
|
REG | Reference to a national code |
Ref country code: GB Ref legal event code: FG4D Free format text: NOT ENGLISH |
|
REF | Corresponds to: |
Ref document number: 59813605 Country of ref document: DE Date of ref document: 20060803 Kind code of ref document: P |
|
GBT | Gb: translation of ep patent filed (gb section 77(6)(a)/1977) |
Effective date: 20060924 |
|
ET | Fr: translation filed | ||
PLBE | No opposition filed within time limit |
Free format text: ORIGINAL CODE: 0009261 |
|
STAA | Information on the status of an ep patent application or granted ep patent |
Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT |
|
26N | No opposition filed |
Effective date: 20070322 |
|
PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: FR Payment date: 20130211 Year of fee payment: 16 Ref country code: GB Payment date: 20130125 Year of fee payment: 16 Ref country code: DE Payment date: 20130129 Year of fee payment: 16 |
|
REG | Reference to a national code |
Ref country code: DE Ref legal event code: R119 Ref document number: 59813605 Country of ref document: DE |
|
REG | Reference to a national code |
Ref country code: DE Ref legal event code: R079 Ref document number: 59813605 Country of ref document: DE Free format text: PREVIOUS MAIN CLASS: H04H0007000000 Ipc: H04H0020000000 |
|
GBPC | Gb: european patent ceased through non-payment of renewal fee |
Effective date: 20140119 |
|
REG | Reference to a national code |
Ref country code: DE Ref legal event code: R119 Ref document number: 59813605 Country of ref document: DE Effective date: 20140801 Ref country code: DE Ref legal event code: R079 Ref document number: 59813605 Country of ref document: DE Free format text: PREVIOUS MAIN CLASS: H04H0007000000 Ipc: H04H0020000000 Effective date: 20140922 |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: DE Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 20140801 |
|
REG | Reference to a national code |
Ref country code: FR Ref legal event code: ST Effective date: 20140930 |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: GB Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 20140119 Ref country code: FR Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 20140131 |