EP0656591A1 - ATE system with integrated bus simulation - Google Patents

ATE system with integrated bus simulation Download PDF

Info

Publication number
EP0656591A1
EP0656591A1 EP19940402630 EP94402630A EP0656591A1 EP 0656591 A1 EP0656591 A1 EP 0656591A1 EP 19940402630 EP19940402630 EP 19940402630 EP 94402630 A EP94402630 A EP 94402630A EP 0656591 A1 EP0656591 A1 EP 0656591A1
Authority
EP
Grant status
Application
Patent type
Prior art keywords
bus
module
vxi
memory
application
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP19940402630
Other languages
German (de)
French (fr)
Other versions
EP0656591B1 (en )
Inventor
Jean-Yves Baraton
Jean-Pierre Rieusse
Benjamin Sulmont
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Airbus Group SAS
Original Assignee
Airbus Group SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/261Functional testing by simulating additional hardware, e.g. fault simulation
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/50Computer-aided design
    • G06F17/5009Computer-aided design using simulation
    • G06F17/5022Logic simulation, e.g. for logic circuit operation
    • G06F17/5027Logic emulation using reprogrammable logic devices, e.g. field programmable gate arrays [FPGA]
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/50Computer-aided design
    • G06F17/5095Vehicle design, e.g. aircraft or automotive design

Abstract

The present invention relates to a bus simulator integrated into an automatic test system for electronic packages carried on aircraft comprising a computer. This bus simulator is capable of reconfiguring itself under the supervision of the system's computer, by reconfiguring its hardware and its software, so as to simulate the digital buses used on the aircraft.

Description

    Domaine technique Technical area
  • La présente invention concerne un simulateur de bus numériques intégré dans un système de test automatique de boîtiers électroniques embarqués sur avion. The invention relates to a digital bus simulator integrated into an automated test system embedded electronic boxes on aircraft.
  • Etat de la technique antérieure State of the art
  • Dans un avion, il existe différents systèmes, qui répondent à des fonctions précises : radar météorologique, traitement des paramètres de vol, génération électrique, etc... Ces systèmes sont composés de un ou plusieurs boîtiers électroniques qui sont reliés entre eux par des liaisons de communication que l'on appelle "Bus" et qui, dans le domaine aéronautique, sont décrits par des normes déposées chez ARINC (bureau de normalisation aéronautique). In an airplane, there are different systems, which meet specific functions: weather radar, processing of flight parameters, power generation, etc ... These systems are composed of one or more electronic units that are interconnected by links communication called "Bus" and, in the aviation field, are described by standards lodged at ARINC (aeronautical standardization office). Ainsi par exemple, la norme ARINC 708 décrit le système radar météorologique, la norme ARINC 717 décrit le système d'acquisition des paramètres de vol. For example, the ARINC 708 describes the weather radar system, ARINC 717 describes the acquisition system flight parameters. D'autres bus obéissent à des normes d'usage plus général (RS 232, 422 et 485 sont par exemple des standards publiés par l'organisme Electronic Industries Association), certains systèmes comportant de façon interne des bus qui sont propres à un fabricant de boîtier. Other buses obey more general purpose standards (RS 232, 422 and 485 are for example standards published by the Electronic Industries Association), some systems with internally buses that are unique to a manufacturer of housing.
  • Un bus numérique est donc un moyen de transmission d'informations entre deux systèmes. A digital bus is a means for transmitting information between two systems. L'information à transmettre est numérisée, et peut donc être représentée par une suite de 0 et de 1. The information to be transmitted is digitized and can be represented by a sequence of 0s and 1s.
  • Les bus numériques se différencient principalement par les deux aspects suivants : The digital bus differ mainly in the following two aspects:
    • le niveau physique qui concerne la nature des signaux mis en oeuvre et la façon de coder l'information binaire : par exemple un état 1 est représenté par une tension de 5 volts et un état 0 par une tension 0 volt ; the physical level to the nature of the signals used and how to code the binary information: for example, a condition 1 is represented by a voltage of 5 volts and a state 0 by a voltage 0 volts;
    • le niveau protocole qui concerne des informations additionnelles ajoutées au message initial : elles permettent au système destinataire de recevoir l'information initiale avec le niveau de sécurité désiré, par exemple l'ajout d'un bit de parité qui est calculé à partir des informations binaires transmises. Protocol level regards additional information added to the initial message: they allow to receive the initial information receiving system with the desired level of security, for example the addition of a parity bit which is calculated from the binary information transmitted.
  • Un système de test automatique destiné à la maintenance des boîtiers électroniques embarqués sur avion, permet de déterminer si un boîtier donné est opérationnel et si les bus numériques respectent toujours leurs spécifications d'origine. An automatic test system for maintenance of embedded electronic boxes on aircraft, to determine if a given unit is operational and if digital bus always meet their original specifications.
  • Les fonctions suivantes sont nécessaires pour vérifier le bon fonctionnement d'un bus : The following functions are required to check the operation of a bus:
    • génération d'informations sur le bus, conformément au protocole ; generating information on the bus according to the protocol;
    • génération d'informations entachées d'erreur (non respect du protocole ou des tolérances sur le signaux), afin de vérifier le bon fonctionnement des organes de sécurisation du système sous test ; generating information that are incorrect (non-compliance with the protocol or tolerances on the signals) to verify proper operation of the system under test security organs;
    • enregistrement des informations en provenance du système sous test, qui seront récupérées par le calculateur du système de test automatique et analysées par le programme test ; recording information from the system under test, which will be retrieved by the computer of the automatic test system and analyzed by the test program;
    • enregistrement des erreurs de protocole en provenance du système sous test ; recording protocol errors from the system under test;
    • génération de signaux de synchronisation afin d'effectuer des mesures en relation avec un événement sur le bus. generating synchronization signals to perform measurements in connection with an event on the bus.
  • Pour effectuer la maintenance d'une flotte, une compagnie aérienne doit se doter d'un tel système de test automatique. To service a fleet, an airline needs to have such an automatic test system. Un système de cette nature doit être capable de recréer autour du boîtier à tester, un environnement identique à celui rencontré sur l'avion. A system of this nature must be able to recreate around the casing to be tested, an identical environment to that encountered on the plane.
  • Pour effectuer le test de boîtiers embarqués sur avion, reliés par des bus numériques qui répondent à des standards différents, les systèmes de test automatique de l'art connu sont constitués en intégrant une multitude d'instruments de simulation, chacun étant dédié à un standard de bus. To test embedded boxes on plane, connected by digital buses that meet different standards, automatic prior art test systems are made by integrating a multitude of simulation tools, each dedicated to a standard of bus.
  • Ces systèmes présentent donc de nombreux inconvénients et notamment : These systems have many disadvantages including:
    • la multiplication du nombre d'instruments de simulation se traduit par une augmentation du coût du système de test (chaque instrument possède son propre coût de fabrication...) ; multiplying the number of simulation tools results in increased test system cost (each instrument has its own cost of production ...);
    • la fiabilité et le taux de disponibilité du système de test se dégradent si le nombre d'instruments augmente ; reliability and the test system uptime deteriorate if the number of instruments increases;
    • un système de test confronté, au cours de sa vie, à l'apparition sur le marché de nouveaux boîtiers possédant des bus non couverts par les instruments initiaux, doit nécessairement intégrer un instrument additionnel ; a test system faced during his life, the appearance on the market of new cases having not covered by the initial instruments bus must necessarily incorporate an additional instrument;
    • la taille du système de test est pénalisée par ce nombre d'instruments. the size of the test system is impacted by the number of instruments.
  • L'invention a pour objet un simulateur de bus numériques intégré dans un système de test automatique permettant d'effectuer, avec un seul instrument, la simulation de différents types de bus numériques d'un avion. The invention relates to a digital bus simulator integrated into an automatic test system for performing, with a single instrument, the simulation of different types of digital bus of a plane.
  • Exposé de l'invention Disclosure of the invention
  • La présente invention propose, à cet effet, un simulateur de bus intégré dans un système de test automatique de boîtiers électroniques embarqués sur avion comprenant un calculateur , caractérisé en ce qu'il est capable de se reconfigurer sous le contrôle du calculateur du système, par reconfiguration de son matériel et de son logiciel, afin de simuler les bus numériques utilisés sur l'avion. The present invention provides, for this purpose, an integrated bus simulator in an automatic test system of embedded control units on aircraft comprising a computer, characterized in that it is able to be reconfigured under the control of the system computer, for reconfiguring its hardware and its software, to simulate the digital buses used on the aircraft.
  • Avantageusement le logiciel et le matériel sont téléchargés. Advantageously, the software and hardware are downloaded. De plus le simulateur de bus de l'invention se présente sous la forme d'un seul instrument. In addition the bus simulator of the invention is in the form of a single instrument.
  • Avantageusement cet instrument comporte une carte électronique dotée de deux microprocesseurs, de plusieurs banques mémoires, et de circuits logiques reconfigurables. Advantageously this instrument includes an electronic card with two microprocessors, more memory banks and reconfigurable logic circuits. Le premier microprocesseur assure la communication avec le calculateur du système de test en respectant les protocoles de communication ; The first microprocessor ensuring the communication with the test system of the computer in accordance with the communication protocols; le deuxième microprocesseur assure la gestion des bus mis en oeuvre, en exécutant le logiciel applicatif téléchargé dans la première mémoire ; the second microprocessor manages the bus implemented by executing the downloaded application software in the first memory; une première interface reçoit les signaux bus système, ou VXI ; a first interface receives the system bus signals or VXI; une seconde interface analogique permet de délivrer des signaux bus simulés. one second analog interface to deliver simulated bus signals. Dans les circuits configurables par mémoire volatile sont téléchargés les automates en logique câblée, nécessaires pour effectuer la simulation du bus. In the volatile memory circuits are configurable downloaded controllers wired logic necessary to perform the simulation of the bus. La seconde mémoire est accessible par le second microprocesseur et les automates. The second memory is accessible by the second microprocessor controllers. La logique nécessaire pour réaliser le contrôle de cette seconde mémoire est également implémentée dans un circuit logique reconfigurable. The logic required to perform control of the second memory is also implemented in a reconfigurable logic circuit.
  • Le simulateur de bus numériques de l'invention est donc un instrument de simulation capable de se reconfigurer sous le contrôle du calculateur du système de test automatique (reconfiguration de son matériel et de son logiciel), afin de simuler de nombreux bus numériques utilisés sur avion. The digital bus simulator of the invention is a simulation tool capable of reconfiguring itself in the computer of the control of automatic test system (reconfiguring its hardware and its software) to simulate many digital buses used on aircraft .
  • Le simulateur de l'invention permet d'effectuer avec un seul instrument, la simulation de plusieurs bus différents (plusieurs standards différents peuvent être simulables par l'instrument). The simulator of the invention enables to perform with a single instrument, the simulation of several different bus (several different standards can be simulated by the instrument).
  • En ne fabriquant qu'un seul instrument le coût du système est optimisé. By making only one instrument system cost is optimized. Son encombrement est également optimisé. Its size is also optimized. La fiabilité du système est améliorée, de plus la maintenance est facilitée ; System reliability is improved, more maintenance is easier; les rechanges ne concernent plus qu'un seul instrument. spares are for more than one instrument.
  • Le simulateur de l'invention permet de s'adapter à de nouveaux standards de bus, en ne modifiant que les informations de reconfiguration, téléchargées par le calculateur du système, cette intervention est sans commune mesure avec l'intégration d'un instrument de simulation additionnel. The simulator of the invention can be adapted to new bus standards, changing only the reconfiguration information, downloaded to the computer system, this intervention is not commensurate with the integration of a simulation tool additional.
  • Dans un exemple de réalisation avantageux le simulateur de l'invention comprend : In an advantageous embodiment the simulator of the invention comprises:
    • un module interface bus VXI qui réalise l'interfaçage matériel avec un bus VXI ; a VXI bus interface module that implements hardware interfacing with a VXI bus;
    • un module communications unité centrale qui comporte les circuits autorisant les échanges d'informations entre les deux processeurs du simulateur et avec le contrôleur du bus VXI ; a central processing unit communications module having circuits authorizing information exchanges between the two processors of the simulator and with the VXI bus controller;
    • une unité centrale application réalisant les fonctions de configuration et d'exploitation des bus à simuler ; an application central processing unit realizing the configuration and operational functions of the bus to be simulated;
    • un module de simulation de bus qui réalise les fonctions d'émission et de réception sur les bus simulés de façon autonome ainsi que la fonction de stockage des informations échangées ; a bus simulation module that performs the transmit and receive functions on the simulated buses independently as well as function for storing information exchanged; ce module fonctionnel étant reconfigurable en fonction des bus à simuler ; this functional module being reconfigurable as a function of the bus to be simulated;
    • un module interface analogique qui réalise l'adaptation matérielle analogique des bus ; an analog interface module which performs analog hardware adaptation of the bus;

    un premier bus véhiculant les signaux de déclenchement matériel entre le bus VXI et l'unité centrale application, un second bus véhiculant les signaux de déclenchement matériel entre l'unité centrale application, le module de simulation d'application bus, et le module interface analogique. a first bus carrying the hardware triggering signals between the VXI bus and the application central processing unit, a second bus carrying the hardware triggering signals between the application central processing unit, the application simulation module bus, and the analog interface module .
  • Le module communications unité centrale comporte : The central processing unit communications module comprises:
    • une mémoire partagée VXI ; VXI shared memory;
    • une mémoire partagée double port ; a dual port shared memory;
    • un module événements asynchrones ; an asynchronous events module;
    • un module "chien de garde" ; a "watchdog" module;
    • un registre de contrôle ; a control register;

    Ce module contenant les éléments matériels permettant l'échange d'informations entre le bus VXI, le module interface VXI et l'unité centrale application. This module contains the hardware for the exchange of information between the VXI bus, the VXI interface module and the CPU application.
  • L'unité centrale application comprend : The application system unit comprises:
    • une unité centrale ; a CPU;
    • une mémoire locale de travail ; a local working memory;
    • un module horloge variable programmable ; a programmable variable clock module;
    • un module traitement des exceptions ; an exception handling module;
    • un module horloge système, et ports divers ; a system clock module, and various ports;
    • un module gestion signaux de déclenchement matériel relié au premier et au second bus ; a trigger signal management module connected to the first material and the second bus;

    une sortie de cette unité centrale étant reliée au module communications unité centrale et une autre sortie étant reliée au module de simulation application bus, cette unité centrale application fournissant les ressources matérielles nécessaires à l'exploitation des simulateurs de bus, ainsi que le processeur de bus qui assure l'exploitation des bus simulés. an output of the central unit being connected to the central unit communications module and another output being connected to the bus application simulation module, the application central processing unit supplying the hardware resources necessary for the exploitation of the bus simulators, as well as the bus processor which ensures the exploitation of the simulated buses.
  • Le module de simulation de bus numérique comporte tout le matériel nécessaire pour effectuer les échanges d'informations sur les bus simulés, de façon autonome et comprend : The digital bus simulation module includes all the equipment needed to perform the exchange of information on the simulated bus independently and includes:
    • un module isolation bus, décodage bus LCA, et registres simulateurs ; a bus isolation module, decoding bus LCA, and simulator registers;
    • un module contrôleur DMA et d'horloge datation ; a DMA controller and dating clock module;
    • un module de simulation bus reconfigurables ; a reconfigurable bus simulation module;
    • une mémoire d'échange ; an exchange memory;
    • un module translateur bus de données ; a translator module data bus;
    • des périphériques spécialisés ; specialized devices;
    • des circuits adaptation de ligne ; line matching circuits;

    les entrées et sorties de ce module étant reliées respectivement au module unité centrale application, au second bus des signaux de déclenchement matériel et à la carte interface analogique, la dernière sortie délivrant les signaux bus simulés. the inputs and outputs of the module being respectively connected to the application central processing unit module, to the second bus of the hardware trigger signals and the analog interface card, the last output supplying the simulated bus signals. Brève description des dessins Brief Description of Drawings
    • La figure 1 illustre un système de test automatique de l'art connu ; Figure 1 shows an automatic test system of the prior art;
    • les figures 2 à 5 illustrent un exemple de réalisation du simulateur de bus numériques de l'invention. Figures 2 to 5 illustrate an embodiment of the digital bus simulator of the invention.
    Exposé détaillé de modes de réalisation Detailed discussion of embodiments
  • Comme représenté sur la figure 1, un système de test automatique comprend notamment : As shown in Figure 1, an automatic test system includes:
    • un calculateur 10 : ce calculateur est doté d'un logiciel, qui permet de développer et d'exécuter les programmes de test. a computer 10: this computer is equipped with software that allows to develop and execute test programs. Il est relié à l'instrumentation qu'il pilote via un ou plusieurs bus systèmes ; It is connected to instrumentation that driver via one or more system buses;
    • des bus systèmes 11, 13 : le calculateur 10 du système de test dialogue avec l'instrumentation 12, 14 via plusieurs bus par exemple les bus suivants : system buses 11, 13 the computer 10 of the test system dialogue with the instrumentation 12, 14 via multiple bus bus for example the following:
      • · un bus MXI 11 : bus développé par National Instrument, et conçu pour relier plusieurs châssis VXI 12 entre eux, et avec différents types de calculateur, · A bus MXI 11: bus developed by National Instrument, and designed to connect several frame VXI 12 between them, and with different types of computer,
      • · un bus IEEE 488 13 : bus standard pour communiquer avec de l'instrumentation 14 ; · An IEEE 488 bus 13 standard bus for communicating with the instrumentation 14;
    • des modules instrumentation 12, 14 : les instruments intégrés sur le système de test sont pour la plupart au standard VXI (extension du bus VME pour l'instrumentation). of instrumentation modules 12, 14 integrated on the test system instruments are mostly VXI standard (extension of the VMEbus for Instrumentation). Ces instruments se présentent sous la forme de cartes électroniques, ou éventuellement sous la forme traditionnelle d'instruments de laboratoire ; These instruments come in the form of electronic cards, or possibly in the form of traditional laboratory instruments;
    • un module commutation 15 : la commutation répond par exemple au standard ARINC 608 ; a switching module 15: the switching corresponds, for example with the ARINC 608 standard; elle permet d'aiguiller les signaux, en provenance du boîtier sous test, vers l'instrumentation du système. it allows to route the signals from the DUT housing, towards the instrumentation system.
  • Le système de test automatique défini ci-dessus comporte un simulateur de bus numériques. The automatic test system as defined above comprises a digital bus simulator.
  • Les différents bus numériques utilisés sur avion diffèrent par les caractéristiques physiques du signal (tension, fréquence...) et par le protocole utilisé (constitution des trames d'information binaire...). The different digital buses used on the aircraft differ by the physical characteristics of the signal (voltage, frequency, ...) and the protocol used (formation of binary information frames ...). Certaines caractéristiques sont contrôlables par un microprocesseur ; Some characteristics are controlled by a microprocessor; les trames du système ARINC 708 sont par exemple générées avec un intervalle de temps de 7.82 ms. the frames of the ARINC 708 system are for example generated with a time interval of 7.82 ms. Pour ces caractéristiques l'adaptation à un nouveau type de bus suppose de changer le logiciel applicatif de l'instrument, en fonction du bus à simuler. For these features to adapt to a new type of bus suppose to change the application software of the instrument, depending on the bus to simulate. Certaines caractéristiques sont contrôlables par un automate réalisé en logique câblée (par exemple les informations binaires présentes sur le bus WXR sont émises au débit de huit millions d'informations par seconde). Some features are controllable by a controller realized in wired logic (eg binary information present on the bus WXR are issued at the rate of eight million of information per second). Pour ces caractéristiques l'adaptation à un nouveau type de bus suppose de changer la logique câblée de l'automate. For these features to adapt to a new type of bus suppose to change the wired logic of the PLC.
  • Dans le cadre de l'invention le simulateur de bus numériques, tels que représenté à la figure 2, comporte une carte électronique 30, dotée de deux microprocesseurs, de plusieurs banques mémoires et de circuits logiques reconfigurables. In the context of the invention the digital bus simulator such as shown in Figure 2, comprises an electronic card 30, provided with two microprocessors, several memory banks and reconfigurable logic circuits.
  • Le premier microprocesseur est intégré dans un module interface 31. Le second microprocesseur est intégré dans un module unité centrale 34. Les banques mémoires sont réparties dans le module interface 31 et dans les modules communication unité centrale 33, unité centrale application 34, et simulation bus 35. The first microprocessor is integrated in a module interface 31. The second microprocessor is integrated in a module CPU 34. The memory banks are distributed in the interface module 31 and the communication module CPU 33, application central processing unit 34, and bus simulation 35.
  • Le premier microprocesseur assure la communication avec le calculateur du système de test en respectant des protocoles de communication, par exemple ceux définis par le standard VXI. The first microprocessor ensures communication with the test system of the calculator respecting communication protocols, such as those defined by the VXI standard.
  • Le deuxième microprocesseur assure la gestion des bus mis en oeuvre, en exécutant le logiciel applicatif téléchargé dans une première mémoire. The second microprocessor manages the bus implemented by executing the downloaded application software in a first memory.
  • Le premier module 31 reçoit les signaux d'un bus 32, par exemple de type VXI. The first module 31 receives signals from a bus 32, e.g. VXI type. Un module interface analogique 36 permet de délivrer des signaux bus simulés 39. An analog interface module 36 allows the delivery of the simulated bus signals 39.
  • Des automates en logique câblée, nécessaires pour effectuer la simulation du bus, sont téléchargés dans le module 35. Ils sont par exemple de type FPGA (Field Programmable Gate Array) configurables par mémoire volatile (composant LCA "Logic Cell Array" fabriqué par XILINX). Automatons wired logic necessary to perform the simulation of the bus, are downloaded to the module 35. They are for example of FPGA (Field Programmable Gate Array) configurable volatile memory (ACL component "Logic Cell Array" manufactured by XILINX) .
  • Une seconde mémoire est accessible par le second microprocesseur. A second memory accessible by the second microprocessor. Les automates sont réalisés en logique câblée. The controllers are made of wired logic. La logique nécessaire pour réaliser le contrôle de cette mémoire (circuit DMA) est également implémentée dans un circuit logique reconfigurable. The logic required to perform control of the memory (DMA circuit) is also implemented in a reconfigurable logic circuit. Cette reconfiguration des mécanismes de gestion interne du simulateur de bus est nécessaire pour s'adapter aux exigences de vitesse spécifiques à chaque bus numérique simulé. This reconfiguration of internal management mechanisms bus simulator is needed to meet the specific speed requirements for each simulated digital bus. (Par exemple quand le simulateur de bus est utilisé pour simuler plusieurs bus RS 232, il faut télécharger un circuit DMA capable de gérer 8 canaux avec un temps de cycle de 800 nanosecondes. Quand le simulateur de bus est utilisé pour simuler un bus WXR, il faut télécharger un circuit DMA avec un temps de cycle de 200 ns). (For example, when the bus simulator is used to simulate several RS 232 bus, you need to download a DMA circuit can handle 8 channels with a cycle time of 800 nanoseconds. When the bus simulator is used to simulate a WXR bus you have to download a DMA circuit with a 200 ns cycle time).
  • L'architecture du simulateur de bus numériques permet de télécharger dans celui-ci le logiciel applicatif, et la logique câblée des automates, permettant d'effectuer la simulation d'un nouveau bus numérique. The architecture of the digital bus simulator download therein application software, and the wired logic automata, for performing simulation of a new digital bus.
  • Avantageusement le simulateur de bus numériques de l'invention est une carte répondant au standard VXI (VMEbus Xtensions for Instrumentation) capable de simuler les bus numériques RS 232, RS 422, RS 485, ARINC 708, ARINC 717, DSDL, WXR, IO discrets sur deux voies simultanément. Advantageously, the digital bus simulator of the invention is a map responsive to the VXI standard (Xtensions VMEbus for Instrumentation) able to simulate the digital buses RS 232, RS 422, RS 485, ARINC 708, ARINC 717, DSDL, WXR, discrete IO on two channels simultaneously.
  • Pour réaliser un automate en logique câblée sur une carte électronique, il existe de nombreuse façon de procéder : par exemple par un assemblage de boîtiers assurant les fonctions logiques élémentaires et relier ces boîtiers par les pistes du circuit imprimé. To make a wired logic controller on an electronic map, there are numerous ways to do this: for example, a box build assembly ensuring the basic logic functions and link these cases by the printed circuit tracks.
  • Les besoins d'intégration augmentent, aussi on cherche à intégrer cette logique à l'intérieur de circuits de type PAL, GATE ARRAY, FPGA ou ASIC. Integration needs increase, as we seek to integrate this logic inside PAL-type circuits, GATE ARRAY, FPGA or ASIC. Toutes ces familles de circuits intégrés sont destinées à permettre l'intégration d'une fonction logique définie par l'utilisateur. These IC families are designed to enable the integration of a logic function defined by the user. De tels circuits diffèrent par la complexité de la fonction que l'on peut intégrer (nombre de portes équivalentes), la vitesse de fonctionnement, le mode de "programmation" permettant de "graver" la fonction dans le circuit intégré (exemple : pour les plus complexes, les ASlCS, il faut faire appel à un fondeur de silicium). Such circuits differ in the complexity of the function can be integrated (equivalent number of doors), speed of operation, the mode of "programming" to "burn" function in the integrated circuit (eg for more complex, ASlCS must appeal to a silicon foundry).
  • Les circuits intégrés de type FPGA configurables par mémoire volatile sont structurés de la façon suivante. The FPGA integrated circuits configurable volatile memory are structured as follows. Ils possèdent des blocs logiques configurables et des moyens pour relier ces blocs entre eux. They have configurable logic blocks and means for connecting the blocks together. De plus, ils disposent d'une mémoire de configuration, dont le contenu détermine les équations logiques de chaque bloc, les liaisons entre blocs, et les liaisons avec les entrées sorties du circuit. In addition, they have a configuration memory, the content of which determines the logic equations of each block, the connections between blocks, and the connections with the inputs and outputs of the circuit. Il est donc possible d'établir la correspondance entre un contenu de la mémoire de configuration et une fonction logique (automate) remplie par le circuit intégré. It is therefore possible to establish the correspondence between a content of the configuration memory and a logic function (PLC) filled by the integrated circuit.
  • Si l'on considère à présent la mise en oeuvre du système de test automatique contenant le simulateur de bus de l'invention : le calculateur du système de test automatique exécute un programme de test. Considering now the implementation of the automatic test system containing the bus simulator of the invention: the automatic test system computer running a test program. Ce programme met en oeuvre la simulation d'un bus numérique particulier. This program implements the simulation of a particular digital bus. Le calculateur possède dans sa mémoire de masse, un ensemble de fichiers. The calculator has in its mass memory, a set of files. Chaque fichier représente le contenu de la mémoire de configuration du circuit FPGA, et est associé à un automate. Each file represents the contents of the memory configuration of the FPGA, and is associated with a PLC. En fonction du bus à simuler, le calculateur établit la configuration du simulateur de bus avec l'ensemble de fichiers correspondant. Depending on the bus simulation, the computer establishes the configuration of the bus simulator with all corresponding files.
  • Un protocole de communication entre le simulateur de bus et le calculateur du système de test est défini pour que ce fichier soit communiqué au microprocesseur de ce sous-système qui est en relation directe avec le circuit FPGA. A communication protocol between the bus simulator and the test system of the computer is set to this file to be transmitted to the microprocessor of this subsystem is directly connected with the FPGA circuit. Ce microprocesseur reçoit l'ordre de configurer le circuit FPGA ; This microprocessor receives the order to configure the FPGA; il effectue alors une séquence spécifique au téléchargement (cette séquence est décrite dans la documentation du composant). it then performs a specific sequence to search (this sequence is described in the component documentation). Il utilise les entrées sorties du circuit FPGA prévues pour cette fonction et transfère dans la mémoire de configuration les données du fichier. It uses the inputs and outputs of the FPGA circuit provided for this function and transferred in the configuration memory data from the file. Quand toutes les données ont été transférées, le circuit FPGA passe en mode opérationnel et remplit sur ses entrées sorties, la fonction logique définie par sa mémoire de configuration. When all data has been transferred, the FPGA circuit pass through the operational mode and performs on its inputs and outputs, the logic function defined by its configuration memory.
  • Dans un exemple de réalisation, comme représenté à la figure 2, le simulateur de bus numériques de l'invention est composé en plusieurs modules : In an exemplary embodiment, as shown in Figure 2, the digital bus simulator of the invention is composed of several modules:
    • un module interface bus VXI 31 qui réalise l'interfaçage matériel avec un bus VXI 32. Ce module est réalisé autour d'un module DT9150 du fabricant Interface Technology qui est doté d'un microprocesseur 68000 ; VXI bus interface module 31, which performs hardware interfacing with a VXI bus 32. This module is designed around a DT9150 module manufacturer Interface Technology, which has a 68000 microprocessor;
    • un module communications unité centrale 33 qui comporte les circuits autorisant les échanges d'informations entre les deux processeurs du simulateur et avec le contrôleur du bus VXI ; a communication module CPU 33 which comprises the circuits authorizing information exchanges between the two processors of the simulator and with the VXI bus controller;
    • une unité centrale application 34 qui est architecturée autour d'un microprocesseur 68020, ce module réalisant les fonctions de configuration et d'exploitation des bus à simuler ; an application central processing unit 34 which is designed around a 68020 microprocessor, the module performing the functions of configuration and operating buses to be simulated;
    • un module 35 de simulation de bus qui réalise les fonctions d'émission et de réception sur les bus simulés de façon autonome ainsi que la fonction de stockage des informations échangés ; a module bus 35 which performs simulation of the emission and reception functions on the autonomously simulated buses, as well as the function of storing the exchanged information; ce module fonctionnel est reconfigurable en fonction des bus à simuler ; this functional module is reconfigurable as a function of bus to be simulated;
    • un module interface analogique 36 qui réalise l'adaptation matérielle analogique des bus A717, A708, WXR et DSDL. an analog interface module 36 that performs the analog hardware adaptation of A717 bus, A708, WXR and DSDL. Il consiste en une carte qui se connecte sur la carte principale du simulateur de bus par l'intermédiaire de plusieurs connecteurs. It consists of an adapter that connects to the main board of the bus simulator through several connectors.
  • Un premier bus 37 dit "TTL Trigger" véhicule les signaux de déclenchement matériel entre le bus VXI et l'unité centrale application 34. A first bus 37 said "TTL Trigger" vehicle hardware triggering signals between the VXI bus and the application central processing unit 34.
  • Un second bus 38 dit "Trigger" véhicule les signaux de déclenchement matériel entre l'unité centrale application 34, le module 35 de simulation d'application bus, et le module 36 interface analogique. A second bus 38 said "Trigger" vehicle hardware triggering signals between the application central processing unit 34, the module 35 bus application simulation module and the analog interface 36.
  • Comme représenté sur la figure 3, le module communications unité centrale 33 comporte : As shown in Figure 3, the communication module CPU 33 comprises:
    • une mémoire partagée VXI 41, de 64 K x 16 bits ; VXI shared memory 41, 64K x 16 bits;
    • une mémoire partagée double port 42, de 2K x16 bits ; a shared dual port memory 42, 2K x16 bits;
    • un module événements asynchrones 43 (basé par exemple sur un circuit de type 68901) ; an asynchronous events module 43 (based for example on a 68901-type circuit);
    • un module "chien de garde" 44 par exemple un circuit MAX 699 CPA ; a "watchdog" module 44 for example a MAX 699 CPA circuit;
    • un registre de contrôle 45 (initialisation du module unité centrale 34, gestion du "chien de garde"). a control register 45 (initialization of the CPU module 34, management of the "watchdog").
  • Ce module 33 contient les éléments matériels permettant l'échange d'informations entre le bus VXI, le module interface VXI et l'unité centrale application. 33 This module contains the hardware for the exchange of information between the VXI bus, the VXI interface module and the CPU application.
  • L'unité centrale application, telle que représentée à la figure 4, comprend : The application central processing unit, as shown in Figure 4, comprises:
    • une unité centrale 51 (par exemple un microprocesseur de type 68020) et sa logique de décodage (basé sur PAL 22V10) ; a CPU 51 (e.g., a microprocessor of type 68020) and has a decoding logic (based on 22V10 PAL);
    • une mémoire locale de travail 52, de 256 K x 32 bits ; a local memory working 52, 256K x 32 bits;
    • un module horloge variable programmable 53 (par exemple un circuit FPGA XC3090 associé à des oscillateurs contrôlés en tension) ; a variable programmable clock module 53 (e.g. a FPGA XC3090 circuit associated with voltage-controlled oscillators);
    • un module traitement des exceptions 54 ; a processing module exceptions 54;
    • un module horloge système 55, et ports divers, basé sur un circuit MC 68901 ; a system clock module 55, and various ports, based on a circuit MC 68901;
    • un module gestion signaux de déclenchement matériel 56 (par exemple un circuit FPGA XC3090), relié à deux bus : au premier bus 37 dit "TTL Trigger" et au second bus 38 dit "Trigger". a hardware triggering signal management module 56 (e.g., an XC3090 FPGA) connected to two buses: the first bus 37 said "TTL Trigger" and the second bus 38 said "Trigger".
  • La sortie 59 est reliée au module communications unité centrale 33 et la sortie 60 est reliée au module de simulation application bus 35. The output 59 is connected to the central unit communications module 33 and the outlet 60 is connected to the bus application simulation module 35.
  • Cette unité centrale application fournit les ressources matérielles nécessaires à l'exploitation des simulateurs de bus, ainsi que le processeur de bus qui assure l'exploitation des bus simulés. This application CPU provides the hardware resources necessary for the operation of bus simulators, as well as the bus processor which ensures the exploitation of the simulated buses.
  • Le module de simulation de bus numérique 35, tel que représenté sur la figure 5, comporte tout le matériel nécessaire pour effectuer les échanges d'informations sur les bus simulés, de façon autonome (sans intervention du microprocesseur 68020). The digital bus simulation module 35, as shown in Figure 5, includes all materials needed to perform the exchange of information on the simulated bus autonomously (without intervention of the 68020 microprocessor).
  • Il comprend : He understands :
    • un module 61 isolation bus, décodage bus LCA, et registres simulateurs ; a module bus 61 insulation, LCA bus decoding and simulator registers;
    • un module 62 contrôleur DMA et d'horloge datation, par exemple un circuit FPGA XC4005 ; a DMA controller module 62 and dating clock, e.g. XC4005 FPGA circuit;
    • un module 63 de simulation bus reconfigurables, par exemple deux circuits FPGA XC4005 ; a module 63 of reconfigurable bus simulation, for example two FPGAs XC4005;
    • une mémoire d'échange 64, de 256 K x 32 bits ; an exchange memory 64, of 256K x 32 bits;
    • un module 65 translateur bus de données ; a translator module 65 data bus;
    • des périphériques spécialisés SCC ("Serial Communication Controller") 66, par exemple ZC 16C30 ; specialized devices CSC ( "Serial Communication Controller") 66, for example ZC 16C30;
    • des circuits adaptation de ligne 67 (RS, entrée/sortie). line matching circuits 67 (RS, input / output).
  • Ses entrées et sorties 68, 69 et 70 sont reliées respectivement au module unité centrale application, au bus "Trigger" et à la carte interface analogique, cette dernière sortie délivrant les signaux bus simulés. Its inputs and outputs 68, 69 and 70 are respectively connected to the application central processing unit module, to the bus "Trigger" and the analog interface card, the last output supplying the simulated bus signals.
  • Ce module est conçu à partir de trois circuits reconfigurables, dont un assure la fonction contrôleur de DMA, les deux autres sont configurés indépendamment pour gérer les bus à simuler. This module is designed from three reconfigurable circuits, which provides a DMA controller function, the other two are independently configured to manage the bus to simulate. Il comporte une mémoire recevant les informations échangées sur les bus simulés et deux circuits spécialisés pour la gestion des bus série type RS 232. It includes a memory receiving the information exchanged on the simulated bus and two dedicated circuits to manage serial bus RS 232 type.
  • Les circuits de ce module sont interfacés à un bus, contrôlé par le circuit DMA dès que ce dernier est configuré. Circuits of this module are interfaced to a bus, controlled by the DMA circuit as soon as it is configured. Les automates de simulation des bus demandent au circuit DMA d'assurer le transfert des données tant en émission qu'en réception. Simulation PLC bus ask the DMA circuit ensure transferring data both for transmission and reception. Ensuite l'automate assure de façon autonome le couplage au bus simulé. Then the controller provides independently coupling to the simulated bus.
  • La programmation des paramètres nécessaires à chaque automate de gestion du bus simulé est assuré par l'unité centrale application, qui demande le contrôle du bus au circuit DMA, pour effectuer ces opérations. The programming of the parameters required for each simulated bus management controller is provided by the CPU application, requesting control of the bus to the DMA circuit to perform these operations.

Claims (9)

  1. Simulateur de bus numériques intégré dans un système de test automatique de boîtiers électroniques embarqués sur avion capable, afin de simuler les bus numériques utilisés sur l'avion, de se reconfigurer sous le contrôle d'un calculateur du système, par reconfiguration de son logiciel, caractérisé en ce qu'il est capable de se reconfigurer par reconfiguration de son matériel. digital bus simulator integrated into an automated test system embedded electronic boxes on aircraft able to simulate the digital buses used on the plane, to reconfigure under the control of a computer system, by reconfiguring its software, characterized in that it is able to be reconfigured by reconfiguring its hardware.
  2. Simulateur selon la revendication 1, caractérisé en ce que le logiciel et le matériel sont téléchargés. A simulator according to Claim 1, characterized in that the software and hardware are downloaded.
  3. Simulateur selon la revendication 1, caractérisé en ce qu'il se présente sous la forme d'un seul instrument. Simulator according to claim 1, characterized in that it is in the form of a single instrument.
  4. Simulateur selon la revendication 3, caractérisé en ce que cet instrument comporte une carte électronique (30) dotée de deux microprocesseurs, de plusieurs banques mémoires, et de circuits reconfigurables, en ce que le premier microprocesseur assure la communication avec le calculateur du système de test en respectant les protocoles de communication, en ce que le deuxième microprocesseur assure la gestion des bus mis en oeuvre, en exécutant le logiciel applicatif téléchargé dans la première mémoire, en ce qu'une première interface reçoit les signaux bus système, ou VXI, en ce qu'une seconde interface analogique permet de délivrer des signaux bus simulés, en ce que la seconde mémoire est accessible par le second microprocesseur, la logique nécessaire pour réaliser le contrôle de cette mémoire étant implémentée dans un circuit logique reconfigurable. A simulator according to claim 3, characterized in that said instrument comprises an electronic board (30) with two microprocessors, several memory banks and reconfigurable circuits, in that the first microprocessor ensuring the communication with the test system computer respecting communication protocols, in that the second microprocessor manages the bus implemented by executing the application software downloaded into the first memory, in that a first interface receives the system bus signals or VXI, in that a second analog interface to deliver simulated bus signals, in that the second memory is accessible by the second microprocessor, the necessary logic for performing control of the memory being implemented in a reconfigurable logic circuit.
  5. Simulateur selon la revendication 4, caractérisé en ce que les automates en logique câblée, nécessaires pour effectuer la simulation de bus, sont téléchargés dans des circuits configurables par mémoire volatile. Simulator according to claim 4, characterized in that the wired logic controllers, necessary for performing the bus simulation, are downloaded in circuits configurable by volatile memory.
  6. Simulateur selon rune quelconque des revendications précédentes, caractérisé en ce qu'il comprend : Simulator according rune any preceding claim, characterized in that it comprises:
    - un module interface bus VXI (31) qui réalise rinterfaçage matériel avec un bus VXI (32) ; - a VXI bus interface module (31) which performs rinterfaçage material with a VXI bus (32);
    - un module communications unité centrale (33) qui comporte les circuits autorisant les échanges d'informations entre les deux processeurs du simulateur et avec le contrôleur du bus VXI ; - a central processing unit communications module (33) having circuits authorizing information exchanges between the two processors of the simulator and with the VXI bus controller;
    - une unité centrale application (34) réalisant les fonctions de configuration et d'exploitation des bus à simuler ; - an application central processing unit (34) performing the functions of configuration and operating buses to be simulated;
    - un module (35) de simulation de bus qui réalise les fonctions d'émission et de réception sur les bus simulés de façon autonome ainsi que la fonction de stockage des informations échangées ; - a module (35) bus simulation which performs the transmission and reception functions on the autonomously simulated buses, as well as the function of storing the exchanged information; ce module fonctionnel étant reconfigurable en fonction des bus à simuler ; this functional module being reconfigurable as a function of the bus to be simulated;
    - un module interface analogique (36) qui réalise l'adaptation matérielle analogique des bus ; - an analog interface module (36) which performs analog hardware adaptation of the bus;
    un premier bus (37) véhiculant les signaux de déclenchement matériel entre le bus VXI et l'unité centrale application (34), un second bus (38) véhiculant les signaux de déclenchement matériel entre l'unité centrale application (34), le module (35) de simulation d'application bus, et le module (36) interface analogique. a first bus (37) carrying the hardware triggering signals between the VXI bus and the application central processing unit (34), a second bus (38) carrying the hardware triggering signals between the application central processing unit (34), the module (35) of bus application simulation, and the module (36) analog interface.
  7. Simulateur selon la revendication 6, caractérisé en ce que le module communications unité centrale (33) comporte : A simulator according to claim 6, characterized in that the central unit communications module (33) comprises:
    - une mémoire partagée VXI (41) ; - a VXI shared memory (41);
    - une mémoire partagée double port (42) ; - a double port shared memory (42);
    - un module événements asynchrones (43) ; - an asynchronous events module (43);
    - un module "chien de garde" (44) ; - a "watchdog" module (44);
    - un registre de contrôle (45) ; - a control register (45);
    ce module (33) contenant les éléments matériels permettant l'échange d'informations entre le bus VXI, le module interface VXI et l'unité centrale application. this module (33) containing hardware elements permitting the exchange of informations between the VXI bus, the VXI interface module and the application central processing unit.
  8. Simulateur selon la revendication 6, caractérisé en ce que l'unité centrale application comprend : A simulator according to claim 6, characterized in that the application central processing unit comprises:
    - une unité centrale (51) ; - a central unit (51);
    - une mémoire locale de travail (52) ; - a local working memory (52);
    - un module horloge variable programmable (53) ; - a programmable variable clock module (53);
    - un module traitement des exceptions (54) ; - an exception handling module (54);
    - un module horloge système (55), et ports divers ; - a system clock module (55), and various ports;
    - un module gestion signaux de déclenchement matériel (56) relié au premier et au second bus (37, 38) ; - a management module hardware trigger signals (56) connected to the first and second buses (37, 38);
    une sortie (59) de cette unité centrale (34) étant reliée au module communications unité centrale (33) et une autre sortie (60) étant reliée au module de simulation application bus (35), cette unité centrale application fournissant les ressources matérielles nécessaires à l'exploitation des simulateurs de bus, ainsi que le processeur de bus qui assure l'exploitation des bus simulés. an outlet (59) of the central unit (34) being connected to the central unit communications module (33) and another output (60) being connected to the bus application simulation module (35), said application central processing unit supplying the necessary material resources the operation of bus simulators, as well as the bus processor which ensures the exploitation of the simulated buses.
  9. Simulateur selon la revendication 6, caractérisé en ce que le module de simulation de bus numérique (35) comporte tout le matériel nécessaire pour effectuer les échanges d'informations sur les bus simulés, de façon autonome, et comprend : A simulator according to claim 6, characterized in that the digital bus simulation module (35) has all the equipment necessary to carry out the exchange of information on the simulated buses in an autonomous manner and comprises:
    - un module (61) isolation bus, décodage bus LCA, et registres simulateurs ; - a module (61) bus isolation, LCA bus decoding and simulator registers;
    - un module (62) contrôleur DMA et d'horloge datation ; - a module (62) DMA controller and dating clock;
    - un module (63) de simulation bus reconfigurables ; - a module (63) reconfigurable bus simulation;
    - une mémoire d'échange (64) ; - an exchange memory (64);
    - un module (65) translateur bus de données ; - a module (65) translator data bus;
    - des périphériques spécialisés (66) ; - specialized devices (66);
    - des circuits adaptation de ligne (67) ; - line matching circuits (67);
    les entrées et sorties (68, 69 et 70) de ce module (35) étant reliées respectivement au module unité centrale application, au second bus dit trigger et à la carte interface analogique, la dernière sortie délivrant les signaux bus simulés. the inputs and outputs (68, 69 and 70) of this module (35) being respectively connected to the application central processing unit module, to the second bus said trigger and to the analog interface card, the last output supplying the simulated bus signals.
EP19940402630 1993-11-22 1994-11-18 ATE system with integrated bus simulation Expired - Lifetime EP0656591B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR9313930 1993-11-22
FR9313930A FR2712998B1 (en) 1993-11-22 1993-11-22 digital bus simulator integrated into an automated test system embedded electronic boxes on aircraft.

Publications (2)

Publication Number Publication Date
EP0656591A1 true true EP0656591A1 (en) 1995-06-07
EP0656591B1 EP0656591B1 (en) 1999-02-03

Family

ID=9453094

Family Applications (1)

Application Number Title Priority Date Filing Date
EP19940402630 Expired - Lifetime EP0656591B1 (en) 1993-11-22 1994-11-18 ATE system with integrated bus simulation

Country Status (6)

Country Link
US (1) US5615136A (en)
EP (1) EP0656591B1 (en)
CA (1) CA2135968C (en)
DE (2) DE69416384T2 (en)
ES (1) ES2130377T3 (en)
FR (1) FR2712998B1 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6718521B1 (en) 2000-08-14 2004-04-06 International Business Machines Corporation Method and system for measuring and reporting test coverage of logic designs
US6983391B2 (en) * 2001-05-09 2006-01-03 Agilent Technologies, Inc. Modular system with synchronized timing
US7079999B2 (en) * 2001-07-19 2006-07-18 Matsushita Electric Industrial Co., Ltd. Bus simulation apparatus and bus simulation program
US7385927B2 (en) * 2002-06-24 2008-06-10 Lsi Logic Corporation Methods and structure for improved testing of embedded systems
US7428218B2 (en) * 2002-08-01 2008-09-23 Teradyne, Inc. Flexible approach for representing different bus protocols
US7343279B2 (en) * 2002-08-01 2008-03-11 Teradyne, Inc. Universal approach for simulating, emulating, and testing a variety of serial bus types
US20070244683A1 (en) * 2005-08-19 2007-10-18 Honeywell International Inc. Device simulating operation of a machine that functions as either a motor or a generator
JP5240490B2 (en) * 2007-05-31 2013-07-17 横河電機株式会社 Operation training system and operation training method
US8812287B2 (en) 2011-02-08 2014-08-19 International Business Machines Corporation Autonomous, scalable, digital system for emulation of wired-or hardware connection
CN102306211A (en) * 2011-07-08 2012-01-04 南京航空航天大学 Carrier aircraft landing guiding half-physical emulating system

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5056060A (en) * 1987-03-13 1991-10-08 Apple Computer, Inc. Printed circuit card with self-configuring memory system for non-contentious allocation of reserved memory space among expansion cards
US5038317A (en) * 1988-07-25 1991-08-06 Allen-Bradley Company, Inc. Programmable controller module rack with a relative rack slot addressing mechanism
US5257393A (en) * 1989-04-19 1993-10-26 Jrm Consultants, Inc. Serially controlled programmable test network
US5111450A (en) * 1989-11-01 1992-05-05 The Boeing Company Data bus tester for autonomous data communications system
EP0445454B1 (en) * 1990-03-08 1997-06-18 International Business Machines Corporation Hardware simulator
US5175536A (en) * 1990-08-01 1992-12-29 Westinghouse Electric Corp. Apparatus and method for adapting cards designed for a VME bus for use in a VXI bus system
US5243273A (en) * 1990-09-12 1993-09-07 Hewlett-Packard Company General purpose, reconfigurable system for processing serial bit streams
US5410717A (en) * 1991-03-22 1995-04-25 Allen-Bradley Company, Inc. Removable function card for a programmable controller processor
JPH05216712A (en) * 1991-10-23 1993-08-27 Internatl Business Mach Corp <Ibm> Computer system and method for executing inside view task on the computer system and i/o processor assembly
US5349685A (en) * 1992-05-05 1994-09-20 The United States Of America As Represented By The Secretary Of The Navy Multipurpose bus interface utilizing a digital signal processor
US5479610A (en) * 1993-11-01 1995-12-26 Northrop Grumman Corporation System interface fault isolator test set

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
AUTOTESTCON 90. IEEE SYSTEMS READINESS TECHNOLOGY CONFERENCE, 21 Septembre 1990, SAN ANTONIO, TX, USA pages 269 - 273 JOE BEAT 'ATE digital testing using a programmable microsequencer architecture' *

Also Published As

Publication number Publication date Type
CA2135968A1 (en) 1995-05-23 application
US5615136A (en) 1997-03-25 grant
FR2712998A1 (en) 1995-06-02 application
ES2130377T3 (en) 1999-07-01 grant
CA2135968C (en) 2003-02-18 grant
FR2712998B1 (en) 1996-02-09 grant
DE69416384T2 (en) 1999-08-26 grant
DE69416384D1 (en) 1999-03-18 grant
EP0656591B1 (en) 1999-02-03 grant

Similar Documents

Publication Publication Date Title
US5625580A (en) Hardware modeling system and method of use
US6694464B1 (en) Method and apparatus for dynamically testing electrical interconnect
US5748875A (en) Digital logic simulation/emulation system
US20030023912A1 (en) Integrated testing of serializer/deserializer in FPGA
US5663900A (en) Electronic simulation and emulation system
US20030037222A1 (en) Method and apparatus for controlling a massively parallel processing environment
US7099818B1 (en) System and method for automatically matching components in a debugging system
US6389558B1 (en) Embedded logic analyzer for a programmable logic device
US4901259A (en) Asic emulator
US5940603A (en) Method and apparatus for emulating multi-ported memory circuits
US20020116168A1 (en) Method and system for design verification of electronic circuits
US20020108094A1 (en) System and method for designing integrated circuits
US7480609B1 (en) Applying distributed simulation techniques to hardware emulation
US6051030A (en) Emulation module having planar array organization
US6035117A (en) Tightly coupled emulation processors
US5537295A (en) Universal reconfigurable printed circuit board
US6810442B1 (en) Memory mapping system and method
US20070101242A1 (en) Reconfigurable communications infrastructure for ASIC networks
US7512728B2 (en) Inter-chip communication system
US5802348A (en) Logic analysis system for logic emulation systems
US6754763B2 (en) Multi-board connection system for use in electronic design automation
US7353162B2 (en) Scalable reconfigurable prototyping system and method
US7024660B2 (en) Debugging a program intended to execute on a reconfigurable device using a test feed-through configuration
US20040254779A1 (en) Hierarchical, network-based emulation system
US6202044B1 (en) Concurrent hardware-software co-simulation

Legal Events

Date Code Title Description
AK Designated contracting states:

Kind code of ref document: A1

Designated state(s): DE ES GB IT SE

17P Request for examination filed

Effective date: 19951113

17Q First examination report

Effective date: 19970618

AK Designated contracting states:

Kind code of ref document: B1

Designated state(s): DE ES GB IT SE

REF Corresponds to:

Ref document number: 69416384

Country of ref document: DE

Date of ref document: 19990318

Format of ref document f/p: P

ITF It: translation for a ep patent filed

Owner name: STUDIO TORTA S.R.L.

GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

Effective date: 19990406

REG Reference to a national code

Ref country code: ES

Ref legal event code: FG2A

Ref document number: 2130377

Country of ref document: ES

Kind code of ref document: T3

Format of ref document f/p: P

26N No opposition filed
REG Reference to a national code

Ref country code: GB

Ref legal event code: IF02

PGFP Postgrant: annual fees paid to national office

Ref country code: ES

Payment date: 20041022

Year of fee payment: 11

PGFP Postgrant: annual fees paid to national office

Ref country code: SE

Payment date: 20041105

Year of fee payment: 11

PGFP Postgrant: annual fees paid to national office

Ref country code: GB

Payment date: 20041117

Year of fee payment: 11

PGFP Postgrant: annual fees paid to national office

Ref country code: DE

Payment date: 20041201

Year of fee payment: 11

PG25 Lapsed in a contracting state announced via postgrant inform. from nat. office to epo

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20051118

Ref country code: IT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20051118

PG25 Lapsed in a contracting state announced via postgrant inform. from nat. office to epo

Ref country code: ES

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20051119

Ref country code: SE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20051119

PG25 Lapsed in a contracting state announced via postgrant inform. from nat. office to epo

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20060601

EUG Se: european patent has lapsed
GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20051118

REG Reference to a national code

Ref country code: ES

Ref legal event code: FD2A

Effective date: 20051119