DE69737676T2

DE69737676T2 - Vermittlungssystem zur Verbindung von Leitungsadaptern, das verteilte Elemente enthält

Info

Publication number: DE69737676T2
Application number: DE69737676T
Authority: DE
Inventors: Alain Blanc; Alain Saurel; Bernard Brezzo; Michel Poret
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1996-12-20
Filing date: 1997-08-19
Publication date: 2008-01-10
Anticipated expiration: 2017-08-20
Also published as: DE69737676D1; US6108334A; KR19980063446A; KR100292192B1

Description

Technisches Gebiet der Erfindung
Die Erfindung bezieht sich auf Telekommunikation und insbesondere auf ein Vermittlungssystem mit einer zentralisierten Vermittlungsstruktur und verteilten Elementen, das eine Anbindung zu verteilten Leitungsadaptern bereitstellt.
Hintergrundtechnik
Vermittler hoher Geschwindigkeit werden in komplexen Telekommunikationsnetzen zunehmend benötigt. Ein wichtiges Problem besteht jedoch in der Tatsache, dass beträchtliche, bereits gemachte Investitionen soweit wie möglich erhalten werden sollen. Es ist deshalb wünschenswert, dass zukünftige Vermittlungssysteme hoher Geschwindigkeit weiter die Anbindung an bestehende Datenübertragungsverbindungen erlauben.
Ein anderes ernsthaftes Problem ergibt sich aufgrund der unterschiedlichen physischen Standorte der Anschlussleitungen, die die Netzwerktopologie eines gegebenen industriellen Gebiets bilden. In der Tat kommt es häufig vor, dass sich Leitungsadapter an verschiedenen physischen Gebieten eines industriellen Standorts befinden sollen oder darüber verteilt sein sollen. Dies erhöht die Schwierigkeit von Verbindungen der verschiedenen Elemente zum zentralisierten Vermittlungskern wesentlich.
Schließlich sollte das Vermittlungssystem eine breite Gruppenrufkapazität (d.h. die Fähigkeit, die Datenzellen an verschiedene Bestimmungsorte zu vervielfältigen) und den Anschluss an Leitungen des asynchronen Übertragungsmodus (ATM) erlauben.
Die internationale Patentanmeldung WO 95/30318 beschreibt ein Datenübertragungssystem, das Folgendes umfasst: einen Hub-Steckplatz, der zum Aufnehmen einer beliebigen Hub-Karte aus einer Vielzahl von beliebigen Hub-Karten und zum Empfangen und Senden von Datenzellen geeignet ist; eine Vielzahl universeller Kartensteckplätze; eine Vielzahl von Schnittstellenkarten, die zum Empfangen eingehender Datenzellen mit enthaltenen Daten und zum Senden abgehender Datenzellen mit enthaltenen Daten in jeden aus der Vielzahl der universellen Kartensteckplätze gesteckt werden können; ein Add-Bus mit jeweiligen Datenleitungen, die zwischen einzelnen der universellen Kartensteckplätze und dem Hub-Steckplatz zum Empfangen der abgehenden Datenzellen von der Vielzahl von Schnittstellenkarten und zum Senden der abgehenden Datenzellen an den Hub-Steckplatz angeschlossen sind; ein Drop-Bus mit einer einzigen Datenleitung, die zwischen allen universellen Kartensteckplätzen und dem Hub-Steckplatz zum Senden der eingehenden Datenzellen vom Hub-Steckplatz zur Vielzahl der Schnittstellenkarten angeschlossen ist; und Mittel innerhalb jeder der Schnittstellenkarten zum Filtern der vom Verbindungsbus eingehenden Datenzellen und dadurch zum Leiten der Datenzellen zu einer geeigneten oder zu mehreren aus der Vielzahl von Schnittstellenkarten.
Zusammenfassung der Erfindung
Bei dem durch die vorliegende Erfindung zu lösenden Problem handelt es sich um das Erreichen eines leistungsfähigen Vermittlungssystems hoher Geschwindigkeit, das dezentralisierte, verteilte Verbindungen zu Leitungsadaptern sowie Gruppenrufmöglichkeiten erlaubt.
Es ist eine Aufgabe der vorliegenden Erfindung, eine leistungsfähige Architektur hoher Geschwindigkeit zu erreichen, die Verbindungen zu vorhandenen Leitungsadaptern auf einfache Weise erlaubt, wo auch immer sich die Adapter befinden.
Diese und weitere Aufgaben werden mittels eines Vermittlungssystems der vorliegenden Erfindung, wie sie in Anspruch 1 erklärt ist, gelöst.
Grundlegend beruht das Vermittlungssystem nach der Erfindung auf einem Vermittlungskern, d.h. ein Vermittlungssystem, das das Leiten von Zellen von einer Menge von M Eingangsanschlüssen zu einer Menge von M Ausgangsanschlüssen erlaubt. Die Zelle umfasst einen Leitweglenkung-Vorsatz (routing header), der festlegt, an welche der M Ausgangsanschlüsse die Zelle geleitet werden soll.
Die Architektur der vorliegenden Erfindung beinhaltet ferner eine Menge verteilter einzelner Vermittlungskern-Zugriffsschichtelemente (SCAL), die mit einem Eingangs- und einem Ausgangsanschluss der Vermittlungsstruktur über einige serielle Datenübertragungsverbindungen Daten austauschen.
Jedes SCAL-Element stellt eine Verbindung zu wenigstens einem Protokolladapter oder so genannten Protokolltreiber bereit und umfasst eine Menge spezieller Schaltungen (so genannter PINT-Schaltungen), die jeweils einem entsprechenden Protokolltreiber zugehören. Jede PINT umfasst wenigstens einen FIFO-Speicher und unterstützt Zellteilungsfunktionen, die für die verschiedenen seriellen Datenübertragungsverbindungen erforderlich sind. Darüber hinaus wird auf der Ebene der verteilten SCAL-Elemente wenigstens ein Zusatzbyte in jede Zelle eingefügt, die für einen Leitweglenkung-Vorsatz zum Steuern des Leitweglenkung-Prozesses innerhalb des Vermittlungskerns vorgesehen ist. Jeder Sendeteil der Ziel-PINT-Schaltung umfasst wenigstens einen zweiten FIFO-Speicher, der eine wesentlich größere Kapazität als der erste FIFO-Speicher hat. Jeder Sendeteil empfängt alle Zellen, die am entsprechenden Ausgangsanschluss erzeugt werden, und verwendet die Zusatzbytes, die zum Festlegen eingefügt wurden, ob die Zelle in das wenigstens eine zweite FIFO eingegeben werden soll, das in der betrachteten PINT-Schaltung enthalten ist. Zusätzlich umfasst jedes verteilte einzelne SCAL-Element ein Steuermittel zum Ausführen des Zeitmultiplex-(TDM)-Zugriffs auf die verschiedenen seriellen Datenübertragungsverbindungen, sodass der Durchsatz jedes Anschlusses von den verschiedenen Protokolladaptern gemeinsam benutzt werden kann.
Dies erlaubt die Möglichkeit von Verbindungen einer großen Vielfalt von Protokolladaptern oder Protokolltreibern mit der Einstufen-Vermittlungsstruktur (der Vermittlungskern), selbst wenn die Geschwindigkeit der Vermittlungsstruktur zunimmt, wodurch die bereits von den Kunden gemachten Investitionen erhalten werden.
Die Datenübertragungsverbindungen zwischen dem Vermittlungskern und den SCAL-Elementen können vorteilhaft mittels einer Menge serieller Lichtwellen- oder Koaxialkabel ausgeführt werden, wodurch die verschiedenen physischen Verbindungen des Vermittlungssystems ermöglicht werden.
In einer bevorzugten Ausführungsform der Erfindung enthält der Vermittlungskern ferner ein Mittel (1001) zum Ersetzen der Zusatzbytes, die von den PINT-Schaltungen eingefügt wurden, durch Werte, die vom Inhalt eines innerhalb der Zell-Nutzlast beförderten SRH-Leitweglenkung-Kennzeichners bestimmt werden. Dies erlaubt die Aktualisierung des Leitweglenkung-Steuermechanismus im Vermittlungskern, während die verschiedenen SCAL-Elemente an verschiedenen physischen Gebieten verteilt sind.
In einer bestimmten Ausführungsform der Erfindung enthält der Vermittlungskern ferner ein Mittel (1010), das am Ausgang der Vermittlungsstruktur aktiv ist, das die zum Steuern der Vermittlungsstruktur verwendeten Zusatzbytes durch einen zusätzlichen Wert ersetzt, der zum Unterstützen breiter Gruppenruf-Operationen auf der Ebene der PINT-Sendeschaltungen der SCAL-Elemente, die an verschiedenen physischen Gebieten des industriellen Standorts verteilt sind, verwendet wird.
Beschreibung der Zeichnungen
1 zeigt eine Anordnung der 2 und 3, um eine vollständige und umfassende Veranschaulichung des Vermittlungsmoduls 401, das zum Ausführen der Erfindung verwendet wird, zu geben.
Die 2 und 3 veranschaulichen die Struktur des Vermittlungsmoduls, das in der bevorzugten Ausführungsform der vorliegenden Erfindung verwendet wird.
4 veranschaulicht die Verwendung eines einzelnen Vermittlungsmoduls zum Realisieren einer Vermittlungsvorrichtung.
5 stellt die Verwendung mehrerer Vermittlungsmodule dar, die zur Erhöhung der Anschlussgeschwindigkeit angeordnet sind, um eine verbesserte Vermittlungsstruktur einzurichten, die einen Betrieb bei höherer Geschwindigkeit erlaubt.
6 veranschaulicht eine allgemeine Vermittlungsmatrix einschließlich eines Vermittlungskerns, die auf der Vermittlungsstruktur aus 5 beruht und mit den Vermittlungskern-Zugriffsschichtelementen verbunden ist.
7 veranschaulicht den logischen Strom der Ausführungsform der verteilten Schaltkernmatrix.
8 zeigt den PINT-Empfangsteil 511 des SCAL-Elements der vorliegenden Erfindung.
9 zeigt den PINT-Sendeteil 611 des SCAL-Elements der vorliegenden Erfindung.
10 veranschaulicht eine Ausführungsform einer kompakten Vermittlungsmatrix, die zum Unterstützen einer breiten Gruppenrufkapazität erweitert wurde.
11 veranschaulicht die verteilte Vermittlungsmatrix, die zum Unterstützen einer breiten Gruppenrufkapazität erweitert wurde.
Die 12, 13A und 13B veranschaulichen die Aktualisierungs- und die Erzeugungsprozedur der Leitweglenkung-Steuertabellen.
14 zeigt die Struktur eines Protokolltreibers, der gut als Schnittstelle zwischen ATM-Zellen führenden Leitungen geeignet ist.
15 zeigt eine Struktur, die zum Anschluss von OC3-Leitungsschnittstellen mit vier Leitungen über eine Menge von vier Empfangsleitungs-Schnittstellen 971–974 und vier Sendeleitungs-Schnittstellen 976–979 geeignet ist.
16 zeigt den Empfangsteil von Block 910 des ATM-Protokolltreibers.
17 zeigt den Sendeteil von Block 950 des ATM-Protokolltreibers.
Beschreibung der bevorzugten Ausführungsform der vorliegenden Erfindung
Mit Bezug auf die 2 und 3 ist ein Vermittlungsmodul dargestellt, das zum Realisieren der Vermittlungsvorrichtung gemäß der vorliegenden Erfindung verwendet wird. Dieses im Block 401 wiedergegebene Modul enthält einen Datenabschnitt, der einen Speicherabschnitt zum Ausführen des Speicherprozesses für die Zellen umfasst, die über einen der sechzehn Eingangsanschlüsse in einen gemeinsamen Zellenspeicher 1 kommen, sowie einen Abrufabschnitt, um die darin geladenen Zellen auszugeben und sie zu einem Ausgangsanschluss des Vermittlungsmoduls zu transportieren.
Der Speicherabschnitt verwendet eine Menge von sechzehn RCVR-Empfängern 10-0 bis 10-15 (der Empfänger 10-15 ist in der Figur dunkel dargestellt), die die physische Schnittstelle für die sechzehn verschiedenen Eingangsanschlüsse darstellt. Eine Menge von sechzehn entsprechenden Leitwegrechnern 2-0 bis 2-15 (der Leitwegrechner 2-15 ist in 2 ebenfalls dunkel dargestellt) bewirkt die Verbindung der Eingangsanschlüsse zu jeder der 128 Positionen des Zellenspeichers 1. Aus Gründen der zeitlichen Regulierung umfasst der Speicherabschnitt ferner eine Menge von sechzehn Haltespeichern 101-0 bis 101-15 (der Haltespeicher 101-15 ist in der Figur dunkel dargestellt) und eine Menge von Fließbandschaltungen 103-0 bis 103-15, sodass die von jedem Empfänger 10-i gesendeten Daten zum Leitwegrechner 2-i über seinen entsprechenden Haltespeicher 101-i und das Fließband 103-i befördert werden.
Auf der anderen Seite umfasst der Abrufabschnitt des Vermittlungsmoduls 401 eine Menge von sechzehn außerhalb des Chips angeordneten Treibern (Off-Chip-Driver-OCD) 11-0 bis 11-15, die als Schnittstelle zu den sechzehn Ausgangsanschlüssen des Vermittlungsmoduls verwendet werden. Die OCD-Treiber empfangen die Daten von sechzehn Leitwegrechnern 3-0 bis 3-15 über eine zugehörige Menge von sechzehn Haltespeichern 102-0 bis 102-15 (verwendet aus Gründen der zeitlichen Regulierung), sodass jeder Leitwegrechner 3-i beliebige Daten, die sich innerhalb der 128 im Zellenspeicher 1 verfügbaren Speicherstellen befinden, abrufen und sie über einen entsprechenden OCD-Treiber 11-i zu einem zugehörigen Zielausgangsanschluss i transportieren kann.
Zusätzlich zum Datenabschnitt umfasst das Vermittlungsmodul ferner einen Steuerabschnitt, der auf einer Pufferschaltung mit freiem Zugriff (FAQ) 5 (dargestellt in 3) beruht, die zum Speichern der Adressen der leeren Speicherstellen im Zellenspeicher 1 verwendet wird, und einen Ausgabe-Pufferspeicher 4, der aus zwei verschiedenen Mengen von acht Ausgabe-Adresspuffern (OAQ) 50-0 bis 50-7 (Puffer 50-7 ist in der Figur dunkel abgebildet) und 51-0 bis 51-7 (Letzterer ist dunkel dargestellt). Wie hier später ausführlicher beschrieben wird, werden diese zwei Mengen zum Speichern der Adressen der Speicherstelle innerhalb des Zellenspeichers 1 verwendet, die die zum Ausgangsanschluss zu sendenden Datenzellen enthält.
Zwei Mengen von acht Registern, nämlich die ASA-Register 20-0 bis 20-7 (Register 20-7 ist dunkel) und die ASA-Register 21-0 bis 21-7 (das Letztere dunkel), werden jeweils zum Erzeugen von Adressen auf einer Menge von zwei Bussen – einem Ungerade-Bus 104 und einem Gerade-Bus 105 – verwendet, die an die sechzehn Leitwegrechner 2-0 bis 2-15 und den OAQ-Puffer 4 angeschlossen sind. Der Bus 104 wird vom Verbund der acht Ausgangsbusse der ASA-Register 20-0 bis 20-7 (bestehend aus 64 Bytes) gebildet, während der Bus 105 ein 64-Bytebus ist, der von der Kombination der Ausgangsbusse der acht ASA-Register 21-0 bis 21-7 gebildet wird.
Darüber hinaus ist der Gerade-Bus 104 mit einem ersten Eingangsbus eines MUX-Multiplexers 106 verbunden, der an einem zweiten Eingang die freien Adressen vom FAQ 5 über den Bus 91 empfängt. Der Ausgang des MUX 106 ist mit einem Haltespeicher 108 verbunden, dessen Ausgang an die Eingänge einer Menge von acht OCD-Treibern 40-0 bis 40-7 und an einen Schatten-Haltespeicher 110 angeschlossen ist. Die OCD-Treiber 40-0 bis 40-7 haben Ausgänge, die zum Bilden eines 8-Bit-Busses 510 (von den acht Ausgängen 510-0 bis 510-7 gebildet) entsprechend verbunden sind und auch an den Eingang der entsprechenden RCVR-Empfänger 44-0 bis 44-7 angeschlossen sind. Die Ausgänge der RCVR-Empfänger 44-0 bis 44-7 sind an einen Redundanz-Haltespeicher 180 angeschlossen, dessen Ausgang mit einem Eingangsbus eines Multiplexers MUX 112 verbunden ist, dessen zweiter Eingang den Inhalt des Schatten-Haltespeichers 110 empfängt. Der Multiplexer MUX 112 hat einen Ausgang, der an ein Fließband-Register 114 angeschlossen ist, um die Daten dort hindurch in das zugehörige NSA-Register 22-0 bis 22-7 zu transportieren, was hier später beschrieben werden wird.
Auf ähnliche Weise ist der Ungerade-Bus 105 mit einem ersten Eingangsbus eines Multiplexers MUX 107 verbunden, der an einem zweiten Eingang die freien Adressen vom FAQ 5 über den Bus 92 empfängt. Der Ausgang des MUX 107 ist an einen Haltespeicher 109 angeschlossen, dessen Ausgang an die Eingänge einer Menge von acht OCD-Treibern 41-0 bis 41-7 und an einen Schatten-Haltespeicher 111 angeschlossen ist. Die OCD-Treiber 41-0 bis 41-7 haben Ausgänge 509-0 bis 509-7, die zum Bilden eines 8-Bit-Busses 509 entsprechend verbunden sind, und diese sind auch an den Eingang der entsprechenden RCVR-Empfänger 45-0 bis 45-7 angeschlossen. Die Ausgänge der RCVR-Empfänger 45-0 bis 45-7 sind an einen Redundanz-Haltespeicher 181 angeschlossen, dessen Ausgang mit einem Eingangsbus eines Multiplexers MUX 113 verbunden ist, dessen zweiter Eingang den Inhalt des Schatten-Haltespeichers 111 empfängt. Der Multiplexer MUX 113 hat einen Ausgang, der an ein Fließband-Register 115 angeschlossen ist, damit die Adressen den zugehörigen NSA-Registern 23-0 bis 23-7 zur Verfügung gestellt werden können, was hier später beschrieben wird.
Der Steuerabschnitt umfasst ferner vier Mengen von Halteregistern 60-0 bis 60-7 (Register 60-7 ist dunkel dargestellt), 61-0 bis 61-7 (dunkel), 62-0 bis 62-7 und 63-0 bis 63-7, die zum Ausführen des Vermittlungsvorgangs verwendet werden, was noch genauer beschrieben wird.
Wieder auf den Datenabschnitt Bezug nehmend sollte angemerkt werden, dass die sechzehn Eingangsanschlüsse gleichzeitig sechzehn Zellen in den Zellenspeicher 1 an die Adressen laden können, die durch den Inhalt von zwei Mengen aus acht ASA-Registern 20-0 bis 20-7 und 21-0 bis 21-7 festgelegt sind. Während derselben Zeit können dem Zellenspeicher 1 sechzehn Zellen an den Adressen entnommen werden, die durch den Inhalt der sechzehn ARA-Register festgelegt sind, die in zwei Mengen aus jeweils acht Registern angeordnet sind: ARA-Register 32-0 bis 32-7 (Register 32-7 ist in der Figur dunkel) und ARA-Register 33-0 bis 33-7 (dunkel). Die ARA-Register 32-0 bis 32-7 empfangen den Inhalt der entsprechenden NRA-Register 28-0 bis 28-7 über einen Gerade-Bus 98, der auch mit einem ersten Eingang einer dualen Multiplexerschaltung 800 verbunden ist. Gleichermaßen empfangen die Register 33-0 bis 33-7 den Inhalt der entsprechenden NRA-Register 29-0 bis 29-7 über den Ungerade-Bus 99, der mit einem zweiten Eingang der dualen Multiplexerschaltung 800 verbunden ist. Der Dual-Multiplexer 800 empfängt jeweils die Ausgabe der ersten und der zweiten Menge von OAQ-Puffern 50-0 bis 50-7 und 51-0 bis 51-7 an einem dritten und vierten Eingangsbus. Der Dual-Multiplexer hat zwei Ausgangsbusse, die jeweils mit einem Haltespeicher 30 und 31 verbunden sind.
Die NRA-Register 28-0 bis 28-7 sind so angeschlossen, dass sie die Ausgabe einer Multiplexerschaltung MUX 26 empfangen, die einen ersten und zweiten Eingang hat, der jeweils den Inhalt eines Schatten-Haltespeichers 34 und eines Haltespeichers 80 empfängt. Ähnlich sind die NRA-Register 29-0 bis 29-7 so angeschlossen, dass sie die Ausgabe einer Multiplexerschaltung MUX 27 empfangen, die einen ersten und zweiten Eingang hat, der jeweils den Inhalt eines Schatten-Haltespeichers 35 und eines Haltespeichers 81 empfängt. Der Ausgang des Haltespeichers 30 ist an den Eingangsbus eines Schatten-Haltespeichers 34 und auch an die Eingänge einer Menge von acht OCD-Treibern 42-0 bis 42-7 angeschlossen, deren Ausgänge 520-0 bis 520-7 so angeordnet sind, dass sie einen Bus 520 bilden, der auch mit den Eingängen einer Menge von acht RCVR-Empfängern 46-0 bis 46-7 verbunden ist. Ähnlich ist der Ausgang des Haltespeichers 31 mit dem Eingangsbus eines Schatten-Haltespeichers 35 und mit den Eingängen einer Menge von acht OCD-Treibern 43-0 bis 43-7 verbunden, deren Ausgänge 521-0 bis 521-7 einen Bus 521 bildend mit den entsprechenden Eingängen einer Menge von acht RCVR-Empfängern 47-0 bis 47-7 verbunden sind. Die Ausgänge der RCVR-Empfänger 46-0 bis 46-7 sind an den Eingangsbus des Haltespeichers 80 angeschlossen, und die Ausgänge der RCVR-Empfänger 47-0 bis 47-7 sind mit dem Eingangsbus des Haltespeichers 81 verbunden.
Wie weiter unten beschrieben wird, wird hervorgehen, dass es die Struktur der vorliegenden Erfindung erlaubt, eine Menge von sechzehn Zellen gleichzeitig aus dem Zellenspeicher zu entnehmen und an den zugehörigen Ausgangsanschluss zu leiten.
Sollte eine Zelle N Bytes (z.B. 54 Bytes) enthalten, stellt das Vermittlungsmodul die Möglichkeit, sechzehn Zellen im Zellenspeicher 1 zu speichern und sechzehn Zellen vom Zellenspeicher 1 in einer Menge von N Taktzyklen abzurufen, bereit.
Nachfolgend werden nun die das Vermittlungsmodul 401 betreffenden Eingabe- und Ausgabeprozesse ausführlicher beschrieben.
1. EINGABEPROZESS
Der Eingabeprozess ist daran beteiligt, dass die komplette Speicherung einer Menge von N Bytes erreicht wird, die in einer Elementarzelle (berücksichtigend, dass sechzehn Zellen tatsächlich gleichzeitig eingehen) enthalten sind. Der Eingabeprozess ist grundlegend mit zwei verschiedenen Operationen verbunden: zuerst werden die Zellen in den Datenabschnitt über die sechzehn Empfänger 10-0 bis 10-15 eingegeben, wie weiter unten beschrieben wird. Dieser erste Schritt wird in einer Menge von N Taktzyklen erreicht. Darüber hinaus wird eine zweite Operation zum Vorbereiten der Adressen innerhalb des Zellenspeichers 1 ausgeführt, oder genauer gesagt zum Berechnen der sechzehn Adressen, die innerhalb des Zellenspeichers 1 zum Laden der nächsten Menge von sechzehn Zellen, die als nächstes folgt, verwendet werden. In der bevorzugten Ausführungsform der Erfindung wird dieser Schritt zur Berechnung der zweiten Adresse in einer Menge von nur acht Elementarzyklen ausgeführt. Tatsächlich wird der erste Zyklus zum Berechnen der Adressen verwendet, die von den Eingangsanschlüssen 0 und 1 verwendet werden, während der zweite die Ermittlung der Adressen ausführt, die von den Anschlüssen 2 und 3 benötigt werden, und allgemeiner liefert der Zyklus n die Berechnung der zwei Adressen innerhalb des Zellenspeichers 1, die zur Eingabe der durch die Anschlüsse 2n und 2n + 1 eingehenden Zelle herangezogen werden.
Um die Eingabeoperation vorzubereiten, werden die freien Adressen des Zellenspeichers 1 vom freien Adresspuffer 5 zur Verfügung gestellt und in die erste Menge von ASA-Registern 20-0 bis 20-7 und in die zweite Menge von ASA-Registern 21-0 bis 21-7 geladen. Um abzukürzen, wird ein einziger Bezug zu „ASA-Register 20" verwendet, wenn die ASA-Register 20-0 bis 20-7 ohne eine Unterscheidung betrachtet werden. Ähnlich steht die Verwendung des Bezugs zu „ASA-Register 21" für die Verwendung der acht ASA-Register 21-0 bis 21-7 ohne eine Unterscheidung. Wenn eine Unterscheidung eingeführt werden muss, wird die normale Bezugnahme zu den Registern 20-0 bis 20-7 (oder eine Bezugnahme zu Register 20-i) wieder eingerichtet werden. Diese Vereinfachung wird auch im verbleibenden Teil der Beschreibung für andere Gruppen aus sieben oder fünfzehn einzelnen Elementen verwendet werden, wie z.B. die ARA-Register 32-0 bis 32-7, NRA-Register 28-0 bis 28-7 usw.
Nun wird der vollständige Ladevorgang der ASA-Register 20 und 21 beschrieben. Wie oben erwähnt wurde, wird dieser mittels acht aufeinander folgender Übertragungen der Adressen, die von der FAQ-Schaltung 5 bereitgestellt werden, über den Multiplexer 106, Haltespeicher 108, Schatten-Haltespeicher 110, Multiplexer 112, das Fließbandregister 114 und den Multiplexer 112 erreicht. Z.B. wird der Ladevorgang von Register 20-0 durch eine Übertragung der von der FAQ-Schaltung 5 (auf dem Bus 91) gelieferten Adresse über den Multiplexer 106, die Haltespeicher 108 und 110, den Multiplexer 112, das Fließbandregister 114 und NSA-Register 22-0 erreicht. Dann wird das ASA-Register 20-1 durch eine ähnliche Übertragung über sein entsprechendes NSA-Register 22-1 geladen, usw.
Auf ähnliche Weise werden die Ladevorgänge für die Menge von ASA-Registern 21 nacheinander über den Multiplexer 107, Haltespeicher 109, Schatten-Haltespeicher 111, Multiplexer 113, das Fließbandregister 115 und die Menge von acht NSA-Registern 23 durchgeführt.
Wie oben erwähnt wurde, haben die Multiplexer 106 und 107 einen zweiten Eingang, der so angeschlossen ist, dass er den Inhalt der ASA-Register 20 bzw. 21 empfängt. Die Verwendung des zweiten Eingangs der Multiplexer 106 und 107 erlaubt das Wiederverwenden der Adressen, die in die ASA-Register 20 und 21 (z.B. das ASA-Register 20-i, wenn die Übertragung während des Zyklus i unter den acht Elementarzyklen ausgeführt wird) geladen werden. Es sollte auch angemerkt werden, dass die zwei Mengen von ASA-Registern eine ganze Gruppe von sechzehn Registern bilden, die den sechzehn Eingangsanschlüssen des Vermittlungsmoduls zugeordnet werden. Die Erfindung nutzt die Anordnung der Menge der ASA-Register 20 und 21 in zwei Gruppen zu jeweils acht Registern aus, um die Anzahl der Elementarzyklen zu verringern, die zum Berechnen der sechzehn zum Laden der sechzehn Zellen in den Zellenspeicher 1 verwendeten Adressen benötigt wird. Mit nur acht aufeinanderfolgenden Zyklen stellt die Erfindung die Möglichkeit zur Verfügung, sechzehn verschiedene Eingangsanschlüsse zu handhaben.
Wenn die freien Adressen in die ASA-Register 20 und 21 geladen sind, kann der Zellenzyklus gestartet werden, der den eigentlichen Ladevorgang der N-Byte-Zelle in den Zellenspeicher 1 leistet. Tatsächlich geht hervor, dass für jeden Eingangsanschluss eine Adresse in einem entsprechenden aus der Menge der sechzehn ASA-Register verfügbar gemacht wird. Insbesondere wird die an einem Eingangsanschluss Nummer 2n (d.h. geraden, da n eine ganze Zahl zwischen 0 und 7 ist) vorliegende Zelle über den entsprechenden Leitwegrechner 2 – (2n) an eine Speicherstelle in den Zellenspeicher 1 geladen, deren Adresse durch den Inhalt des ASA-Registers 20-n festgelegt ist. Die Zelle, die an einem ungeraden Eingangsanschluss vorliegt, d.h. Nummer 2n + 1 (mit n als ganzer Zahl zwischen 0 und 7), wird in den Zellenspeicher 1 über den Leitwegrechner 2 – (2n + 1) in eine Speicherstelle geladen werden, die durch den Inhalt des ASA-Registers 21-n festgelegt ist. Aus dieser Anordnung geht hervor, dass die vollständige Speicherung einer ganzen Zelle aus N elementaren Bytes eine Menge von N elementaren Taktzeiten erfordert, während der Steuerungsabschnitt, der die Speicherung der ASA-Register 20 und 21 erlaubt, acht Elementarzyklen verlangt. Es sollte jedoch angemerkt werden, dass sechzehn Zellen gleichzeitig in den Zellenspeicher 1 geladen werden können, da zu jedem Leitwegrechner 2 ein entsprechendes unter den sechzehn ASA-Registern 20 und 21 gehört. Insbesondere empfangt der Leitwegrechner 2 – (2n) den Ausgangsbus des ASA-Registers 20-n, während der Leitwegrechner 2 – (2n + 1) den Ausgangsbus des ASA-Registers 21-n empfangt.
Es wird nun beschrieben, wie der Leitweglenkung-Prozess der eingehenden Zelle gleichzeitig mit dem oben erwähnten Ladevorgang der ASA-Register 20 und 21 ausgeführt wird. In der bevorzugten Ausführungsform der Erfindung beruht dieser Leitweglenkung-Prozess auf der Verwendung eines Leitweglenkung-Vorsatzes, der aus einem oder zwei Bytes bestehen kann.
Wenn der Vorsatz auf ein einzelnes Byte beschränkt ist, wird das Vermittlungsmodul nach der vorliegenden Erfindung gemäß dem höchstwertigen Bit (MSB) des Vorsatzes unterschiedlich betrieben. In der Tat ist der Vermittler, wie es unten erklärt wird, so aufgebaut, dass er in einem Punkt-zu-Punkt-Verbindungsmodus operiert, wenn das MSB des Einbyte-Leitweglenkung-Vorsatzes null gesetzt ist, während er in einem Gruppenrufmodus operiert, wenn das MSB eins gesetzt ist.
Im Punkt-zu-Punkt-Verbindungsmodus ist der Vorsatz in folgendem Format erklärt:
wobei die Modulnummer das genaue Modul festlegt, das die Zelle leiten wird. Die Anschlussnummer definiert die Bezeichnung des Anschlusses, an den die Zelle geleitet werden muss.
Wenn umgekehrt das MSB auf eins gesetzt ist – kennzeichnend für den Einbyte-Gruppenrufmodus –, werden die sieben verbleibenden Bits des Einbyte-Vorsatzes als ein Gruppenruf-Kennzeichner verwendet, der zum Bestimmen der Ausgangsanschlüsse benutzt wird, an die die Zelle vervielfältigt werden muss, wie hier später gezeigt wird.
Zusätzlich zu dem Einbyte-Vorsatz ist das Vermittlungsmodul der vorliegenden Erfindung so aufgebaut, dass es mit einem Zweibyte-Vorsatz betrieben werden kann. In diesem Fall werden seine sechzehn Bits verwendet, um die Ausgangsanschlüsse zu bestimmen, an die die Zelle vervielfältigt werden wird. In der Tat ist jedes Bit der sechzehn Bits des Vorsatzes einem Ausgangsanschluss zugeordnet, z.B. das MSB entsprechend dem Ausgangsanschluss Nummer 0, und jedes auf eins gesetzte Bit des Vorsatzes kennzeichnet, dass die Zelle, die diesen Vorsatz mitführt, an den Ausgangsanschluss vervielfältigt werden muss, der dem betrachteten Bit zugehört. Z.B. wird das auf „eins" gesetzte MSB zum Vervielfältigen der Zelle zum Ausgangsanschluss 0 führen, während das auf eins gesetzte Bit Nummer eins zur selben Vervielfältigung zum Ausgangsanschluss Nummer 1 führen wird, usw.
Mit diesen Möglichkeiten, verschiedene Vorsatzformate zu verwenden, die zu verschiedenen Modi führen, bekommt das Vermittlungsmodul eine große Flexibilität, die nur Anpassungen des in das Vermittlungsmodul geladenen Mikrocodes erfordert.
Es wird nun der Einbyte-Vorsatzmodus einer Punkt-zu-Punkt-Verbindung (der so genannte „Punkt-zu-Punkt-Verbindungsmodus"; Abschnitt 1.1), der Einbyte-Vorsatzmodus eines Gruppenrufs (der so genannte „integrierte Gruppenrufmodus"; Abschnitt 1.2) und dann der Zweibyte-Vorsatzmodus (der so genannte „Bitmap"-Modus; Abschnitt 1.3) ausführlicher beschrieben.
Abschnitt 1.1 Beschreibung des Punkt-zu-Punkt-Verbindungsmodus (Punkt-zu-Punkt-Verbindungsmodus mit Einbyte-Vorsatz)
Der Punkt-zu-Punkt-Verbindungsmodus beruht auf der Verwendung zweier Mengen von Halteregistern 60 und 61, die eine Gesamtmenge von sechzehn Halteregistern bilden. Gleichzeitig mit den Ladevorgängen für die sechzehn Zellen (gebildet aus je N Bytes) wird der Einbyte-Vorsatz jeder Zelle in das entsprechende Register unter den oben erwähnten sechzehn Halteregistern 60 und 61 geladen. Diese sechzehn Halteregister (nämlich die Register 60-0 bis 60-7 und 61-0 bis 61-7) speichern den Vorsatz, solange der gesamte Ladevorgang der Zellen nicht vollständig abgeschlossen ist. In der Anordnung der vorliegenden Erfindung wird der Vorsatz der Zelle, die durch den Anschluss 2n eingeht, in das Halteregister 60-n geladen, während der Vorsatz der Zelle, die durch den Anschluss 2n + 1 eingeht, in das Halteregister 61-n geladen wird. Die sechzehn Werte, die in diese sechzehn Halteregister geladen werden, werden vom Steuerabschnitt des Vermittlungsmoduls verwendet.
Wie aus den 2 und 3 hervorgeht, ist jedes Halteregister 60-i über einen Gerade-Bus 150 mit einem Steuermodul 200 sowie mit einem Gruppenruf-Tabellenspeicher 6 verbunden. Auf ähnliche Weise ist jedes Halteregister 61-i über einen Ungerade-Bus 151 an das Steuermodul 200 und den Gruppenruf-Tabellenspeicher 6 angeschlossen. Ähnlich wie der Ladevorgang der ASA-Register 20 und 21, der oben beschrieben wurde, wird der Zugriff auf die sechzehn Halteregister 60 und 61 über acht aufeinander folgende elementare Taktzyklen erreicht, wobei jeder Taktzyklus den Zugriff auf ein duales Gerade-Ungerade-Halteregister für den Bus 150 und den Bus 151 bereitstellt. Insbesondere bekommen die Halteregister 60-0 bzw. 61-0, z.B. während des Taktzyklus Nummer 0, den Zugriff auf den Gerade-Bus 150 und den Ungerade-Bus 151, um ihren Inhalt in das Steuermodul 200 zu übertragen. Beim nächsten Taktzyklus werden die Busse 150 und 151 zum Transportieren des Inhalts der Halteregister 60-1 und 61-1 verwendet, usw.
Es sollte angemerkt werden, dass der Zugriff der Halteregister 60-i und 61 auf das Steuermodul 200 insbesondere die Überwachung des MSB des Vorsatzes jeder in das Vermittlungsmodul eingehenden Zelle zulässt. Dies erlaubt es insbesondere dem Steuermodul, die genaue Betriebsart – entweder Punkt-zu-Punkt-Verbindung oder integrierter Gruppenruf – zu kennen, die jedem Eingangsanschluss zugeordnet wird.
Sollte z.B. der in dem Halteregister 60-i geladene Vorsatz ein auf null gesetztes MSB enthalten – kennzeichnend für die Punkt-zu-Punktverbindungs-Betriebsart –, legt das Steuermodul 200 fest, dass der betreffende Eingangsanschluss 2n die Verarbeitung einer Punkt-zu-Punktverbindung erfordert. Falls umgekehrt das MSB des Halteregisters 61-i eine Eins enthält – kennzeichnend für den integrierten Gruppenruf –, veranlasst das Steuermodul 200, dass die Zellen zusammengefasst werden, um gemäß der integrierten Gruppenruf-Betriebsart, die weiter unten beschrieben wird, verarbeitet zu werden.
Deshalb geht hervor, dass es das Vermittlungsmodul der vorliegenden Erfindung erlaubt, die sechzehn Eingangsanschlüsse weitgehend unabhängig zu betreiben, d.h. in verschiedenen Modi – entweder Punkt-zu-Punktverbindung oder integrierter Gruppenruf – gemäß dem Inhalt des Leitweglenkung-Vorsatzes, der von den betrachteten Eingangsanschlüssen transportiert wird.
Der Leitweglenkung-Prozess einer Punkt-zu-Punktverbindung funktioniert folgendermaßen:
Der Ausgabepuffer wird von den Mengen 50 und 51 aus jeweils acht Puffern gebildet. Jeder einzelne OAQ-Puffer der Mengen 50 und 51 ist ein dualer Eingangsanschluss aus wenigstens 64 Bytes, der an den Gerade-Bus 104 und den Ungerade-Bus 105 angeschlossen ist. Darüber hinaus empfängt jeder OAQ-Puffer ein Ungerade-Schreibfreigabe- und ein Gerade-Schreibfreigabe-Steuersignal vom Steuermodul 200. Die sechzehn Mengen von Ungerade- und Gerade-Schreibfreigabe-Steuerleitungen bilden einen 32-adrigen Bus 210. Ähnlich der bereits oben benutzten Notation ist jeder OAQ-Puffer mit einem entsprechenden der sechzehn Ausgangsanschlüsse des Vermittlungsmoduls verbunden. Deshalb wird der Anschluss Nummer 2n dem Puffer 50-n zugeordnet, während der Ausgangsanschluss 2n + 1 dem OAQ-Puffer 51-n entspricht.
Zu einem gegebenen Zeitpunkt (bezeichnet als Zyklus n) werden die zwei Eingangsanschlüsse 2n und 2n + 1 folgendermaßen verarbeitet: Die Steuerschaltung 200 erhält den Zugriff auf den Inhalt des Halteregisters 60-n über den Bus 150 (d.h. auf den Vorsatz der Zelle am Eingangsanschluss 2n) und den Inhalt des Halteregisters 61-n (d.h. auf den Vorsatz der am Eingangsanschluss 2n + 1 empfangenen Zelle) über den Bus 151. Das Steuermodul verwendet diese Vorsätze zum Erzeugen der zugehörigen Ungerade- und Gerade-Schreibfreigabe-Steuersignale, sodass der Inhalt der ASA-Register 20-n und 21-n in einen oder zwei der sechzehn OAQ-Puffer 50 und 51 geladen wird.
Insbesondere sollte angemerkt werden, dass das Steuermodul die Schreibfreigabe-Steuersignale auf dem Bus 210 erzeugt, sodass der Inhalt des ASA-Registers 20-n in einen der sechzehn OAQ-Puffer 50 und 51 geladen wird, der zu dem Ausgangsanschluss gehört, der aus dem Inhalt des Vorsatzes ermittelt werden kann, der mitgeführt wird und gemäß dem Anschlussnummern-Feld, das von den Bits 4 bis 7 des Einbyte-Vorsatzes erklärt wird, in das Halteregister 60-n geladen wird.
Gleichzeitig wird der Inhalt des ASA-Registers 21-n in einen der sechzehn Ausgabepuffer 50 und 51 geladen, der dem Ausgangsanschluss entspricht, der aus dem Inhalt des im Halteregister 61-n geladenen Vorsatzes ermittelt werden kann, insbesondere aus dessen Bits 4 bis 7. Genauer gesagt, bei dem zur Veranschaulichung betrachteten Eingangsanschluss 2n wird, falls der Inhalt des Halteregisters 60-n gleich einer ganzen Zahl 2p ist, der Inhalt des ASA-Registers 20-n in den Ausgabepuffer 50-p geladen. Dies führt, wie es unten beschrieben werden wird, dazu, dass die am Eingangsanschluss 2n empfangene Zelle gemäß dem Inhalt des von der Zelle mitgeführten Leitweglenkung-Vorsatzes zum Ausgangsanschluss Nummer 2p geleitet wird.
Falls der Inhalt des Halteregisters 60-n gleich der ganzen Zahl 2p + 1 ist, erzeugt das Steuermodul 200 das zugehörige Schreibfreigabe-Steuersignal auf dem Bus 210, sodass der Inhalt des ASA-Registers 20-n in den OAQ 51-p geladen und die am Eingangsanschluss 2n empfangene Zelle an den Ausgangsanschluss 2p + 1 geleitet wird.
Ähnlich wird nun beim Betrachten des Eingangsanschlusses 2n + 1, falls der Inhalt des Halteregisters 61-n gleich der ganzen Zahl 2q ist, der Inhalt des ASA-Registers 21-n in den Ausgangspuffer 50-q geladen werden (sodass die Zelle zum Ausgangsanschluss 2q transportiert werden wird). Falls jedoch der Inhalt des Halteregisters 61-n gleich 2q + 1 ist, erzeugt das Steuermodul 200 das zugehörige Schreibfreigabe-Steuersignal, sodass der Inhalt des ASA-Registers 21-n in den Ausgabepuffer 51-q geladen und die Zelle an den Ausgangsanschluss 2q + 1 geleitet wird.
Es kann durchaus vorkommen, dass die beiden an den Eingangsanschlüssen 2n und 2n + 1 eingehenden Zellen, die in den Speicher 1 geladen werden, an einen gemeinsamen Ausgangsanschluss geleitet werden sollen, z.B. den Ausgangsanschluss 2p (bzw. 2p + 1), gemäß dem von den zwei Zellen mitgeführten Vorsatz. In diesem Fall geht hervor, dass die beiden Halteregister 60-n und 61-n den gleichen Vorsatz enthalten, was dazu führt, dass der Inhalt der ASA-Register 20-n und 21-n in einen einzigen Ausgangspuffer 50-p (bzw. 51-p) geladen wird. In der Erfindung wird diese Art der Konkurrenz vorteilhaft mittels eines Dualanschluss-Speichers zum Realisieren jeder der sechzehn Ausgangspuffer 50 und 51 gelöst.
1.2 Beschreibung des Gruppenrufmodus mit Einbyte-Vorsatz (integrierter Gruppenruf)
Der integrierte Gruppenrufmodus beruht auf der Verwendung von zwei Mengen von Halteregistern 60 und 61, die insgesamt 16 Register bilden.
So wie oben wird der Vorsatz der am Eingangsanschluss 2n eingehenden Zelle in das Halteregister 60-n geladen, während der Vorsatz der am Eingangsanschluss 2n + 1 eingehenden Zelle in das Halteregister 61-n geladen wird. Der Ladevorgang der sechzehn Halteregister 60 und 61 benötigt wie oben acht Taktzyklen, da zwei Register gleichzeitig geladen werden können.
Wie oben erwähnt wurde, hat das Steuermodul 200, indem das MSB des in jeder Zelle enthaltenen Einbyte-Vorsatzes überwacht wird, Kenntnis der zugehörigen Verarbeitung – Punkt-zu-Punktverbindung oder integrierter Gruppenruf –, die an jeder an einem Eingangsanschluss eingehenden Zelle ausgeführt werden muss.
Der Leitweglenkung-Prozess beim integrierten Gruppenruf läuft folgendermaßen ab:
So wie oben werden die sechzehn Dualanschluss-Ausgangspuffer 50 und 51 des OAQ-Puffers 4 so angeordnet, dass der Ausgangsanschluss 2n mit dem Puffer 50-n und der Ausgangsanschluss 2n + 1 mit dem Puffer 51-n verbunden ist.
Zu einem vorgegebenen Zeitpunkt während des Zyklus n werden die zwei Eingangsanschlüsse 2n und 2n + 1 wie folgt verarbeitet: die 7 niedrigwertigen Bits (LSB) der zwei Vorsätze, die in den Halteregistern 60-n bzw. 61-n geladen sind – wie oben erwähnt entsprechen sie dem Gruppenruf-Kennzeichner –, werden gleichzeitig zum Adressieren des Gruppenruf-Tabellenspeichers 6 über die Busse 150 und 151 verwendet. Dies ist mit dem Ausführen gleichzeitiger Leseoperation aus dem Dualanschluss-Speicher verbunden, der zum Realisieren des Gruppenruf-Tabellenspeichers 6 verwendet wird. Der Gruppenruf-Tabellenspeicher 6 weist zwei 16-Bit-Datenbusse 152 und 153 auf, die jeweils an einen ersten 16-Bit-Eingangsbus eines Multiplexer 64 und an einen ersten 16-Bit-Eingangsbus eines Multiplexer 65 angeschlossen sind. Der Multiplexer 64 (bzw. 65) hat einen zweiten Eingangsbus, der jeweils so angeschlossen ist, dass er den Inhalt der zwei 8-Bit-Halteregister 60-n und 62-n (bzw. der Halteregister 61-n und 63-n) empfängt. Die Verwendung dieses zweiten Eingangsbusses der Multiplexer 64 und 65 wird ausführlicher erklärt werden mit Bezug auf die obige Beschreibung des Bitmap-Gruppenrufmodus. Die Multiplexer 64 und 65 haben einen 16-Bit-Ausgangsbus, der jeweils an einen fest zugeordneten Teil (den sogenannten MultiCast oder MC) des Steuermoduls 200 angeschlossen ist.
Die Ergebnisse der zwei gleichzeitigen Leseoperationen im Speicher 6 werden dem Steuermodul 200 über die Multiplexer 64 bzw. 65 vorgelegt. Es sollte angemerkt werden, dass die Steuerung aller Multiplexer, die im Vermittlungsmodul der vorliegenden Erfindung verwendet werden, mittels einer allgemeinen Steuereinheit erreicht wird, z.B. mit einem allgemeinen Mikroprozessor (nicht in der Figur gezeigt). Deshalb verwendet das Steuermodul 200 für die Eingangsanschlüsse, die das Steuermodul als so beschaffen erkannt hat, dass sie die integrierte Gruppenruf-Verarbeitung erfordern, den Inhalt der Gruppenruf-Tabellen, die durch die Multiplexer 64 und 65 über die Busse 154 bzw. 155 geleitet werden, um die zugehörigen Schreibfreigabe-Steuersignale auf dem Bus 210 zu erzeugen, sodass der Inhalt der ASA-Register 20-n und 21-n in die zugehörigen Puffer 50 und 51 geladen wird, die den an der Gruppenruf-Operation beteiligten Ausgangsanschlüssen entsprechen.
Dies wird folgendermaßen erreicht: Gemäß dem Gruppenruf-Kennzeichner, der vom Vorsatz des Eingangsanschlusses 2n mitgeführt wird und in das Halteregister 60-n geladen wurde, liefert das Ergebnis der im Gruppenruf-Tabellenspeicher 6 ausgeführten Leseoperation ein 16-Bit-Wort, das auf dem Bus 152 ausgegeben wird. Jedes der sechzehn Bits, die das Wort bilden, ist einem Ausgangsanschluss des Vermittlungsmoduls zugeordnet. Z.B. ist das MSB so zugeordnet, dass es dem Ausgangsanschluss Nummer 0 entspricht, der mit dem OCD-Treiber 11-0 verbunden ist, während das LSB dem Ausgangsanschluss 15 entspricht. Deshalb legen die sechzehn Bits des auf dem Bus 152 vorliegenden Wortes die verschiedenen Ausgangsanschlüsse fest, an die die Zelle vervielfältigt werden muss, die den betreffenden Einbyte-Vorsatz mitführt. Falls die Zelle in die geraden Ausgangsanschlüsse kopiert wird (dies sind die Anschlüsse 0, 2, 4, ..., 14), lautet das Wort X'AAAA (in hexadezimaler Darstellung). Falls die Zelle in alle Ausgangsanschlüsse kopiert wird – entsprechend einem sogenannten Broadcast-Gruppenruf –, lautet das Wort X'FFFF lauten.
Allgemeiner erzeugt das Steuermodul 200 die Schreibfreigabe-Steuersignale auf dem Bus 210, sodass der Inhalt des ASA-Registers 20-n in die Gruppe der zugehörigen Puffer unter den sechzehn Ausgabepuffern 50 und 51 von Block 4 geladen wird, der einem durch das auf dem Bus 152 transportierte Wort festgelegten Ausgangsanschluss entspricht. Gleichzeitig wird der Inhalt des Registers 21-n in die Gruppe unter den sechzehn Ausgabepuffern des OAQ-Blocks 4 geladen, der dem Ausgangsanschluss entspricht, der von dem auf dem Bus 155 geführten Wert festgelegt wird. Genauer gesagt führt dies, wenn man Bit Nummer 2p des Busses 154 während des Zyklus n betrachtet und falls dieses Bit auf „eins" gesetzt ist, dazu, dass der Inhalt des ASA-Registers 20-n (entsprechend dem Eingangsanschluss 2n) in den Ausgangspuffer 50-p geladen wird.
Dies führt zur Vervielfältigung der Zelle hin zum Ausgangsanschluss 2p. Ist das nun betrachtete Bit Nummer 2p + 1 des Busses 154 während desselben Zyklus n auf „eins" gesetzt, wird dies vom Steuermodul 200 als ein Bedarf zum Laden des Inhalts des ASA-Registers 20-n (noch entsprechend dem Eingangsanschluss 2n) interpretiert, um den Inhalt in den OAQ-Ausgangspuffer 51-p zu übertragen. Dies führt zum Vervielfältigen der am Eingangsanschluss 2n eingehenden Zelle zum Ausgangsanschluss 2p + 1. Dieser Mechanismus erlaubt die Vervielfältigung einer Zelle (im betrachteten Beispiel eingehend am Eingangsanschluss 2n) an jede Kombination der Ausgangsanschlüsse.
Wieder den Zyklus n und das Bit Nummer 2q des Busses 155 betrachtend, veranlasst das Steuermodul 200, falls dieses Bit auf „eins" gesetzt ist, dass der Inhalt des ASA-Registers 21-n (entsprechend dem Eingangsanschluss 2n + 1) in den Ausgangspuffer 50-q übertragen wird. Wie oben führt dies zur Vervielfältigung der am Eingangsanschluss 2n + 1 eingehenden Zelle zum Ausgangsanschluss 2q. Gleichermaßen wird, falls das Bit Nummer 2q + 1 des Busses 155 während des Zyklus n eins gesetzt ist, der Inhalt des ASA-Registers 21-n in den Ausgangspuffer 51-q geladen werden, was zum Vervielfältigen der Zelle zum Ausgangsanschluss 2q + 1 führt.
Aus dem oben beschriebenen Mechanismus geht hervor, dass es durchaus möglich sein kann, dass die zwei an den Eingangsanschlüssen 2n und 2n + 1 eingehenden Zellen einen Vorsatz enthalten, der jeweils einer Broadcast-Operation entspricht, in deren Fall die Vervielfältigung der Zellen zu allen Ausgangsanschlüssen hin angefordert wird. In diesem besonderen Fall befördern die zwei Busse 154 und 155 während des Zyklus n der acht zum Verarbeiten der sechzehn Anschlüsse benötigten Taktzyklen offenbar dieselben Daten, nämlich X'FFFF (in hexadezimaler Schreibweise). Das Steuermodul 200 erzeugt gleichzeitig die 32 Schreibfreigabe-Steuersignale auf dem Bus 210 und bewirkt so das Ausführen von Ladevorgängen des Inhalts der zwei ASA-Register 20-n und 21-n, die während des Zyklus n verarbeitet werden, in die sechzehn OAQ-Ausgangspuffer 50 und 51. Da diese Puffer mittels eines Dualanschluss-Speichers realisiert sind, geht hervor, dass jede Konkurrenz vorteilhaft gelöst wurde.
Als Nächstes wird eine spezifische Operation zum Vorbereiten des Ausgabeprozesses miteinbezogen, der mit den zwei Adressen verbunden ist, die von den ASA-Registern 20-n und 21-n übertragen wurden. Dieser Mechanismus beinhaltet die Verwendung einer Buchhaltung-Speicherschaltung 7. In der Tat wird während des Zyklus n die im Inhalt des ASA-Registers 20-n erklärte Adresse, die auf dem Bus 104 vorliegt, als eine Adresse zum Adressieren des Buchhaltung-Speichers 7 verwendet, und um darin die tatsächliche Anzahl zu speichern, wie oft die betreffende Adresse aus dem ASA-Register 20-n im Ausgangspuffer 4 gespeichert wurde, d.h. die Anzahl der für die betrachtete in den Zellenspeicher 1 geladene Zelle auszuführenden Kopien. Insbesondere ist der Wert, der bei einer Punkt-zu-Punktverbindung an die Adresse im Buchhaltung-Speicher 7 geladen wird, die durch den Inhalt des ASA-Registers 20-n festgelegt ist, gleich eins. Im Fall einer Gruppenruf-Verbindungs-Operation an der am Anschluss 2n eingehenden Zelle gibt der Wert, der geladen wird, die Anzahl der auf dem Bus 154 vorliegenden Einsen wieder, mit anderen Worten, dies ist die Anzahl, die angibt, wie oft die Zelle zu den Ausgangsanschlüssen kopiert werden wird.
Gleichzeitig wird die in das ASA-Register 21-n geladene Adresse während des Zyklus n auf die gleiche Art und Weise verarbeitet. Deshalb wird für eine Punkt-zu-Punktverbindung-Operation am Eingangsanschluss 2n + 1 der Wert, der in den Buchhaltung-Speicher 7 an der durch den Inhalt des ASA-Registers 21-n vorgegebenen Adresse geladen wird, gleich eins sein, während bei einer Gruppenruf-Operation der Wert der tatsächlichen Anzahl der auf dem Bus vorliegenden Einsen sein wird.
1.3 Beschreibung des Gruppenrufmodus mit Zweibyte-Vorsatz (Bitmap-Modus)
Im Bitmap-Modus werden die Multiplexer 64 und 65 auf ihre gegenüber dem Einbyte-Vorsatzmodus entgegengesetzte Position geschaltet (mittels einer bestimmten internen Steuereinheit, die in der Figur nicht gezeigt ist). Es geht also hervor, dass die Daten direkt vom Bus 156 zu Bus 154 übertragen werden können und Daten, die auf dem Bus 157 vorliegen, auf gleiche Weise direkt zum Bus 155 übertragen werden können.
Der Bitmap-Modus beruht auf der Verwendung der Halteregister 60, 61, 62 und 63, die dadurch eine Gesamtmenge von 32 Registern aus jeweils acht Bit bilden.
Der Zweibyte-Vorsatz der am Eingangsanschluss 2n eingehenden Zelle wird in die Halteregister 60-n und 62-n geladen, während der Vorsatz der am Eingangsanschluss 2n + 1 eingehenden Zelle in die Halteregister 61-n und 63-n geladen wird. Der gesamte Ladevorgang der 32 Halteregister erfordert acht aufeinanderfolgende Taktzyklen. Im Bitmap-Modus werden die Gruppenruf-Tabelle 6, die Busse 150, 151, 152 und 153 nicht verwendet. Ferner ist eine Initialisierungsphase zum Einrichten des Steuermoduls 200 in diesen Bitmap-Modus erforderlich, sodass dieses die 16-Bit-Worte verwenden kann, die auf den Bussen 154 und 155 vorliegen – und jeweils mit den Zweibyte-Vorsätzen der an den Eingangsanschlüssen 2n und 2n + 1 eingehenden Zellen übereinstimmen –, um die zugehörigen Schreibfreigabe-Steuersignale auf dem Bus 210 zu erzeugen. Dies führt dazu, dass der Inhalt der ASA-Register 20-n und 21-n in die zugehörigen Puffer 50 und 51 geladen werden, die den genauen Ausgangsanschlüssen entsprechen, die an der Gruppenrufoperation beteiligt sind, wie es oben für den integrierten Gruppenrufmodus in Abschnitt 1.2 beschrieben wurde.
In dem besonderen Fall, in dem eine Punkt-zu-Punktverbindung-Operation an einer am Eingangsanschluss 2n eingehenden Zelle auszuführen ist, sollte angemerkt werden, dass der Zweibyte-Vorsatz eine einzige „1" aufweisen wird, deren Position unter den sechzehn Bit genau den Ziel-Ausgangsanschluss festlegt, an den die Zelle geleitet werden wird.
Schließlich wird der Buchhaltung-Speicher ähnlich wie oben beschrieben verarbeitet, um den Ausgabeprozess vorzubereiten, der die jeweiligen in die ASA-Register 20-n und 21-n geladenen Adressen verwenden wird.
Nun wird der Ausgabeprozess genauer beschrieben werden.
2. Beschreibung des Ausgabeprozesses, der vom Vermittlungsmodul ausgeführt wird
Der Ausgabeprozess ist unabhängig vom Eingabeprozess und erfolgt in zwei verschiedenen Phasen.
Als Erstes wird eine erste vorbereitende Phase eingeleitet, die eine Abfolge von 8 aufeinander folgenden Zyklen erfordert. Während des Zyklus n wird gleichzeitig die Operation für die Ausgangsanschlüsse 2n und 2n + 1 vorbereitet. Die erste Phase erlaubt es, die Ladevorgänge für die sechzehn ARA-Register 32 und 33 auszuführen. Dies wird folgendermaßen erreicht: während des Zyklus n wird die im Ausgangs-Adressenpuffer 50-n geladene Adresse entnommen und zum NRA-Register 28-n über den Haltespeicher 30, das Schattenregister 34 und den Multiplexer 26 transportiert (gesteuert vom internen Prozessor, der in der Figur nicht gezeigt ist). Gleichzeitig wird die im Ausgangs-Adressenpuffer 51-n geladene Adresse entnommen und zum NRA-Register 29-n über den Haltespeicher 31, das Schattenregister 35 und den Multiplexer 27 weitergeleitet. Es geht deshalb hervor, dass die Ladevorgänge der sechzehn NRA-Register 28 und 29 eine Menge von acht elementaren Taktzyklen erfordert. Wenn diese acht Zyklen beendet sind, wird der Inhalt jedes der sechzehn NRA-Register 28 und 29 gleichzeitig in das entsprechende unter den sechzehn ARA-Registern 32 und 33 geladen. Diese Ladevorgänge schließen die erste Einrichtungsphase ab.
Die zweite Phase kann dann eingeleitet werden. Die sechzehn Adressen, die nun in den ARA-Registern 32 und 33 verfügbar sind, werden an ihren entsprechenden Ausgangs-Leitwegrechnern 3-0 und 3-15 vorgelegt. Jeder Leitwegrechner richtet dann die zugehörige Verbindung seines entsprechenden Ausgangsanschlusses zu einer der 128 Speicherstellen innerhalb des Zellenspeichers 1 ein, die von der Adresse vorgegeben wird, die durch den Inhalt des entsprechenden ASA-Registers 32 oder 33 festgelegt ist. Insbesondere richtet jeder Leitwegrechner 3 – 2p mit p = 0 bis 7 die Verbindung des Ausgangsanschlusses 2p mit der zugehörigen Speicherstelle innerhalb des Zellenspeichers 1 ein, die durch den Inhalt des ARA-Registers 32-p festgelegt ist. Gleichzeitig richtet jeder Leitwegrechner 3 – (2p + 1) mit p = 0 bis 7 die Verbindung des Ausgangsanschlusses 2p + 1 mit der zugehörigen Speicherstelle im Speicher 1 ein, die durch den Inhalt des ARA-Registers 33-p vorgegeben ist. Es geht deshalb hervor, dass die sechzehn Abrufoperationen gleichzeitig ausgeführt und die sechzehn Zellen zu den sechzehn OCD-Treibern 11 geleitet werden können, was einen sehr leistungsfähigen Vermittlungsmechanismus erlaubt.
Es sollte angemerkt werden, dass das vollständige Entnehmen der Zellen eine Anzahl von N Taktzyklen erfordert.
Beim Beenden des Ausgabeprozesses werden die sechzehn Adressen, die in den ARA-Registern enthalten sind, in entsprechende Speicherstellen einer Menge aus sechzehn Altabrufadressen-(Old Retrieve Address-ORA) Register 24-0 bis 24-7 und 25-0 bis 25-7 geladen. Dies wird mit einem einzigen Übertragungsvorgang des Inhalts der ARA-Register 32-n und 33-n in die ORA-Register 24-n und 25-n erreicht.
Es sollte angemerkt werden, dass in der bevorzugten Ausführungsform der vorliegenden Erfindung die duale Übertragung des Inhalts der NRA-Register 28-n und 29-n in die entsprechenden ARA-Register 32-n und 33-n gleichzeitig mit dem dualen Transfer des Inhalts der ARA-Register 32-n und 33-n in die ORA-Register 24-n und 25-n erreicht wird.
Der Prozess fährt dann mit dem Wiederaufbereiten der Adressen aus dem Zellenspeicher 1 fort, der wegen der Abrufmöglichkeit der darin geladenen Zellen wieder verfügbar wird. Dieser Prozess verwendet den Buchhaltung-Speicher 7, um die Möglichkeit von mehrfachen Buchungen im Gruppenrufmodus in Betracht zu ziehen. In der Tat verhindert die Erfindung bei Gruppenruf-Zellen, dass die erste an der Zelle ausgeführte Abrufoperation zur Verfügbarkeit der betreffenden Speicherstelle im Zellenspeicher 1 führt, bis die letzte Vervielfältigung der Zelle tatsächlich abgeschlossen ist. Außerdem berücksichtigt der in der Erfindung verwendete Prozess die Tatsache, dass für Zellen, die z.B. dreimal an drei verschiedene Ausgangsanschlüsse vervielfältigt werden sollen, die drei Abrufprozesse nicht für jeden Ausgangsanschluss zum selben Zeitpunkt stattfinden müssen. Der Unterschied in der eigentlichen Abrufoperation derselben Zelle hängt offensichtlich vom tatsächlichen Ladevorgang des OAQ-Puffers ab, der dem betrachteten Ausgangsanschluss zugeordnet ist, d.h. vom tatsächlichen Datenverkehr des Ausgangsanschlusses.
Der Wiederaufbereitungs-Prozess erfordert eine Menge von acht Elementarzyklen, die wie folgt ausgeführt werden: während des Zyklus n wird der Inhalt des ORA-Registers 24-n über den Bus 158 der freien Adresspuffer-(FAQ) Schaltung 5 und dem Buchhaltung-Speicher 7 vorgelegt. Für die betrachtete Adresse, die durch den von dem Bus 158 beförderten Wert festgelegt ist, liefert der Buchhaltung-Speicher 7 die Anzahl der verbleibenden Reservierungen, d.h. die Anzahl, wie oft die in der betrachteten Speicherstelle gespeicherte Zelle noch abgerufen werden soll. Diese Anzahl wird dann um eins verringert und am Ergebnis ein Test ausgeführt. Falls das Ergebnis nicht null ist, wird dieses wieder an derselben Adresse in den Speicher der Buchhaltung-Speicherschaltung 7 geladen. Falls das Ergebnis der Verminderung jedoch null ist – kennzeichnend dafür, dass die Abrufoperation der letzten Vervielfältigung entspricht, die der Vorsatz angefordert hat – wird dieses Ergebnis erneut in den internen Speicher der Buchhaltung-Speicherschaltung 7 an derselben Adresse geladen, und zusätzlich erzeugt die Schaltung 7 ein Schreibfreigabe-Steuersignal auf der Leitung 160, um die Adresse, die auf dem Bus 158 vorliegt, in den internen Speicher der FAQ-Schaltung 5 zu laden. Diese Adresse wird deshalb als eine verfügbare Speicherstelle für weitere Zellen-Speicheroperationen vorgemerkt.
Derselbe Prozess wird gleichzeitig für den Wert der Adresse ausgeführt, die im ORA-Register 25-n gespeichert ist, wobei der Wert über den Bus 159 am Eingangsbus sowohl der FAQ-Schaltung 5 als auch der Buchhaltung-Speicherschaltung 7 vorgelegt wird. Ähnlich wie oben beschrieben wird, falls das Ergebnis der an dem Wert, der in der Schaltung 7 an der vom Bus 159 beförderten Adresse geladen ist, ausgeführten Verminderung um eins gleich null ist, erzeugt die Schaltung 7 ein Schreibfreigabe-Steuersignal auf der Leitung 161 zur FAQ-Schaltung 5, um die betrachtete Adresse in den internen Speicher der FAQ-Schaltung 5 zu laden. Wenn dies abgeschlossen ist, wird die Adresse wieder für weitere Zellen-Speicheroperationen verfügbar gemacht, wie es in Abschnitt 1 bzgl. dem Eingabeprozess beschrieben ist.
Es sollte angemerkt werden, dass die Erfindung mit der Verwendung der Dualanschluss-Speicherung zum Realisieren der internen Speicherung der zwei Schaltungen 5 und 7 einen großen Vorteil wahrnimmt. In der Tat erlaubt dies insbesondere die Möglichkeit, die Anzahl der zum Verarbeiten der verschiedenen Adressen im Zellenspeicher 1 benötigten Zyklen um den Faktor zwei zu verringern. In der Erfindung werden nur 8 Elementarzyklen benötigt, um ein Vermittlungsmodul mit 16 Eingangs- und 16 Ausgangsanschlüssen bereitzustellen.
4 veranschaulicht die Verwendung eines einzelnen Vermittlungsmoduls 401 der vorliegenden Erfindung, um eine Vermittlungsvorrichtung bereitzustellen. Wie in der Figur gezeigt ist, wird eine bestimmte Zelle 410 vom Vermittlungsmodul 401 empfangen und gemäß dem Leitweglenkung-Prozess geleitet, der oben beschrieben wurde. Die Zelle – dargestellt mit Bezug auf den Pfeil 420 –, wird am zugehörigen Ausgangsanschluss des Moduls 401 bereitgestellt. In dieser Figur beruht die Vermittlungsvorrichtung, die hier im Folgenden Vermittlungsmatrix genannt wird, auf einem einzelnen Modul 401 und wird bei einer Geschwindigkeit betrieben, die von einer gegebenen Technologie grundlegend festgelegt ist.
Es wird jedoch in einer Einzelstufen-Architektur Anforderungen nach höherer Geschwindigkeit geben. Das Vermittlungsmodul der vorliegenden Erfindung erlaubt höhere Geschwindigkeiten sogar mit der gleichen Technologie. Dies wird vorteilhaft durch eine bestimmte Anordnung übereinstimmender Vermittlungsmodule 401 erlaubt, die nun ausführlicher beschrieben werden wird und die eine sehr einfache und leistungsfähige Möglichkeit erlaubt, mehrere verschiedene Vermittlungsmodule in einem sogenannten Geschwindigkeits-Erweiterungsmodus zusammenzufassen. 5 veranschaulicht eine Anordnung, in der vier verschiedene Vermittlungsmodule 401 bis 404 zusammengefasst sind, sodass sie eine leistungsfähigere Vermittlungsstruktur 450 bilden, die bei einer höheren Geschwindigkeit betreibbar ist. In dieser Anordnung der vier Vermittlungsmodule 401 bis 404 ist jede Zelle 410, die an einem Eingangsanschluss p der zusammengefassten Vermittlungsstruktur 450 vorliegt, logisch unterteilt oder in vier verschiedene Teile 411, 412, 413 und 414 aufgeteilt. Der erste Teil 411 der Zelle wird an den Eingangsanschluss p des Moduls 401 angelegt, während der zweite Teil 412 in den Anschluss p des Moduls 402 eingegeben wird. Der dritte und vierte Teil 413 und 414 werden gleichermaßen am Eingangsanschluss p der Vermittlungsmodule 403 und 404 vorgelegt.
Wie weiter unten hervorgehen wird, erlaubt es der innere Aufbau der Vermittlungsmodule 401 bis 404, eine solche Anordnung vorteilhaft auszuführen, sodass die vier verschiedenen Teile der Zelle 410 gleichzeitig verarbeitet werden. Auf der anderen Seite wird die Zelle abgerufen werden und zum zugehörigen Ausgangsanschluss jedes Vermittlungsmoduls 401 bis 404 geleitet werden. Insbesondere der erste Teil 421 der Zelle 420 wird zum zugehörigen Ausgangsanschluss q des Vermittlungsmoduls 401 geleitet, während der zweite Teil 422 der Zelle 420 zum zugehörigen Ausgangsanschluss q des Vermittlungsmoduls 402 weitergeleitet wird. Gleichermaßen wird der dritte und der vierte Teil 423 bzw. 424 der Zelle jeweils am zugehörigen Anschluss q der Vermittlungsmodule 403 und 404 vorgelegt.
Es wird offensichtlich, dass das gleichzeitige Verarbeiten der vier verschiedenen Teile der Zelle 410 zu einer Abnahme der Zellengröße auf ein Viertel führt, die tatsächlich von jedem einzelnen Vermittlungsmodul verarbeitet wird. Die vier Vermittlungsmodule sind deshalb in vollem Umfang kombiniert, um die effektive Geschwindigkeit der Vermittlungsstruktur auf das Vierfache zu steigern. Diese Anordnung bringt einen wesentlichen Vorteil mit sich, da es möglich wird, für eine vorgegebene Technologie die Geschwindigkeit des Vermittlungsprozesses praktisch zu steigern. Wie es später ausführlicher erklärt werden wird, wird die wesentliche Geschwindigkeits-Steigerung durch das einfache Zusammenfassen mehrerer Vermittlungsmodule aus den 2 und 3 ermöglicht. Da der Zellenzyklus für jedes Vermittlungsmodul 401 bis 404 um einen Faktor vier verringert wird, geht hervor, dass das Zusammenfassen mehrerer Vermittlungsmodule, um eine leistungsfähigere Vermittlungsstruktur 450 zu bewerkstelligen, nur durch die Notwendigkeit begrenzt ist, dass die acht jeweils für den oben beschriebenen Eingabe- und Ausgabeprozess erforderlichen elementaren Taktzyklen ausgeführt werden müssen. In der vorliegenden Erfindung beruht die verbesserte Vermittlungsstruktur 450 auf vier Vermittlungsmodulen 401 bis 404, und die Beschreibung wird in vollem Umfang für diese besondere Anordnung gegeben werden. Es sollte jedoch angemerkt werden, dass der Fachmann die unten gegebene Beschreibung direkt für jede andere Kombination von Vermittlungsmodulen anpassen wird.
In der Anordnung der bevorzugten Ausführungsform ist ersichtlich, dass am Vermittlungsmodul 401 der erste Teil der Zelle 410 vorliegt, d.h. der Teil 401, der den zum Steuern der Leitweglenkung verwendeten Leitweglenkung-Vorsatz enthält, wie es oben beschrieben wurde. Das Vermittlungsmodul 401 wird deshalb als ein Hauptmodul innerhalb der Gesamtstruktur 450 verwendet werden, d.h., der Steuerabschnitt des Moduls 401 wird für die Gesamtmenge der vier Vermittlungsmodule 401 bis 404 verwendet. Die drei anderen Vermittlungsmodule 402 bis 404 werden als Satelliten für den Prozess der Leitweglenkung verwendet, sodass die vier verschiedenen Teile, die die Ausgabezelle 420 bilden, gleichzeitig an dem oder den gleichen Ausgangsanschlüssen q erscheinen. Da der Speicherprozess innerhalb des Zellenspeichers 1 des Hauptvermittlungsmoduls 401 nach dem Zufallsprinzip abhängig von den zum gegebenen Zeitpunkt verfügbaren Speicherstellen erfolgt, ist es durchaus notwendig sicherzustellen, dass derselbe Speicherprozess in den Satelliten-Vermittlungsmodulen 402 bis 404 ausgeführt wird, um für die Unversehrtheit der durch die vier Vermittlungsmodule geleiteten Zelle zu sorgen. In der Erfindung wird dies vorteilhaft durch die Verwendung eines spezifischen Steuerbusses zur Geschwindigkeitserhöhung 500 bewirkt, der vom Hauptvermittlungsmodul 401 gesteuert wird.
In der bevorzugten Ausführungsform der Erfindung ist der Bus zur Geschwindigkeitserhöhung 500 ein 32-Bitbus, der aus vier einzelnen Teilen besteht. Der Bus zur Geschwindigkeitserhöhung 500 beinhaltet eine erste Menge von acht Leitungen 510-0 bis 510-7, die jeweils an den Eingang der Empfänger 44-0 bis 44-7 und an den Ausgang der Treiber 40-0 bis 40-7, die oben mit Bezug auf 2 beschrieben wurden, angeschlossen sind. Außerdem enthält der Bus zur Geschwindigkeitserhöhung 500 eine zweite Menge von acht Leitungen 509-0 bis 509-7, die jeweils an die Ausgangsleitung der acht Treiber 41-0 bis 41-7 angeschlossen sind, die auch an die Eingangsleitung der acht oben beschriebenen Empfänger 45-0 bis 45-7 angeschlossen sind.
Ferner umfasst der Bus zur Geschwindigkeitserhöhung 500 eine dritte Menge von acht Leitungen, die an den Bus 520 angeschlossen sind (d.h. an die Eingangsleitung der acht Empfänger 46 und an den Ausgang der Treiber 42), und eine vierte Menge von acht Leitungen, die an den Bus 521 angeschlossen sind (d.h. an die Eingangsleitung der acht Empfänger 47 und an den Ausgang der acht Treiber 43).
Es geht deshalb hervor, dass der Bus zur Geschwindigkeitserhöhung 500 die vollständige Verbindung der vier Vermittlungsmodule, die die Vermittlungsstruktur bilden, realisiert. Der Geschwindigkeitserhöhungs-Modus wird dann wie folgt ausgeführt:
Im Hauptmodul 401 werden die verschiedenen OCD-Treiber 40, 41, 42 und 43 freigegeben. Auf diese Weise stellen sie die Leitweglenkung-Daten zur Verfügung, die durch den Bus 500 zu den anderen Satelliten-Vermittlungsmodulen 402–404 befördert werden. Auch der Multiplexer 112 (bzw. Multiplexer 113) wird (durch einen internen Prozessor, der nicht gezeigt ist) gesteuert, sodass der Inhalt des Registers 110 (bzw. Registers 111) an das Fließband-Register 114 (bzw. Fließband-Register 115) gesendet wird. Der Multiplexer 26 (bzw. Multiplexer 27) wird so konfiguriert, dass der Inhalt des Registers 34 (bzw. 35) zu den NRA-Registern 28 (bzw. NRA-Registern 29) gesendet wird, da in diesem Fall kein Fließbandregister verwendet wird.
In den Satelliten-Vermittlungsmodulen 402 bis 404 werden die verschiedenen OCD-Treiber 40, 41, 42 und 43 deaktiviert. Der Multiplexer 112 (bzw. Multiplexer 113) wird so gesteuert, dass er den Ausgang des Haltespeichers 180 (bzw. Haltespeichers 181) mit dem Fließbandregister 114 (bzw. Fließbandregister 115) über den Gerade-Bus (bzw. den Ungerade-Bus) verbindet. Auf der anderen Seite wird der Multiplexer 26 (bzw. Multiplexer 27) so konfiguriert, dass er den Ausgang des Haltespeichers 80 (bzw. Haltespeichers 81) mit der Menge der NRA-Register 28 (bzw. NRA-Register 29) verbindet. Deshalb enthalten die ASA-Register 20 und 21, die ARA-Register 32 und 33 jedes Vermittlungsmoduls 401 bis 404 bei jedem Zellenzyklus die gleichen Daten, wodurch derselbe Leitweglenkung-Prozess in den vier Komponenten der Gesamtvermittlungsstruktur bewirkt wird. Dies kommt durch das Ausführen eines vollkommen übereinstimmenden Leitweglenkung-Prozesses innerhalb der vier verschiedenen Vermittlungsmodule zustande und erlaubt es, dass die vier verschiedenen Teile der Zelle 410 gleichzeitig am gleichen zugehörigen Ausgangsanschluss der Module 401 bis 404 auftreten. Die vollständige Gleichzeitigkeit wird insbesondere dadurch erreicht, dass die Haltespeicher und Schatten-Haltespeicher 110, 111, 80 und 81 verwendet werden.
Es geht daher hervor, dass das Vermittlungsmodul der vorliegenden Erfindung einfach mit anderen Modulen zusammengeführt werden kann, um eine leistungsfähige Vermittlungsstruktur auszuführen, die bei hohen Geschwindigkeiten betrieben wird. Obgleich die obige Beschreibung auf der Verwendung von vier einzelnen Vermittlungsmodulen 401 bis 404 beruhte, sollte angemerkt werden, dass andere Anordnungen erreicht werden können. Tatsächlich ist die Möglichkeit, ähnliche Module zusammenzufassen, nicht auf vier beschränkt. Wenn zwei Module verwendet werden, die im Geschwindigkeitserhöhung-Modus betrieben werden, kann die Vermittlungsgeschwindigkeit um einen Faktor zwei gesteigert werden.
Die Leistungsfähigkeit der Vermittlungsstruktur – entweder beruhend auf zwei, vier oder mehr Vermittlungsmodulen 401 – wird in der vorliegenden Erfindung nochmals gesteigert, indem spezielle Schaltungen verwendet werden, die so ausgelegt wurden, dass sie die zahlreichen auf dem Markt bestehenden Anforderungen erfüllen. In der Tat nutzt die Erfindung den Vorteil einer Menge von Adaptern, die zusätzlich zum Zellenschneiden, das zum Unterteilen der Zelle in vier Teile (in der bevorzugten Ausführungsform der Erfindung) erforderlich ist, die verschiedenen Schnittstellen zur Verfügung stellen, die von der Vielfalt der Kunden benötigt werden. Auf diese Weise schafft die Erfindung ein äußerst flexibles Vermittlungssystem, das die meisten Vermittlungsanforderungen erfüllt.
6 zeigt ein Beispiel einer Vermittlungsarchitektur – beruhend auf der Hochgeschwindigkeits-Vermittlungsstruktur 450 –, die eine große Vielfalt von Leitungsverbindungen erreicht. Der Vermittlungskern kann sich in einem Gebäude befinden und stellt eine Menge von N verschiedenen Eingangs- und Ausgangs-Telekommunikations-Anschlüssen (sechzehn Anschlüsse in der Ausführungsform der Erfindung) zur Verfügung. Ein Anschluss, der eine 1,6-Gigabit/s-Telekommunikations-Verbindung zur Verfügung stellt, kann zum Bereitstellen einer Hochgeschwindigkeits-Telekommunikationsverbindung (mit Bezug auf Pfeil 4400 dargestellt) mit einem Adapter 4500 verwendet werden. Der Vermittlungskern 1130 hat einen 1,6-Gigabit/s-Anschluss i, der eine Telekommunikations-Verbindung 1400 zu einem Vermittlungskern-Zugriffsschichtelement (SCAL) 1000 bietet. Das SCAL-Element 1000 stellt eine Verbindung zu vier so genannten Protokolltreiber-Adaptern 1600, 1700, 1800 und 1900 zur Verfügung, die jeweils eine s/4-Kommunikationsverbindung bieten. Ein dritter Anschluss des Vermittlungskerns 1130 ist für eine Verbindung 2400 zu einem anderen SCAL-Element 2000 vorgesehen, das die Verbindung zu zwei s/2-Protokolltreiber-Adaptern bereitstellt. Eine ähnliche Verbindung kann durch ein zusätzliches SCAL-Element 3000 bereitgestellt werden, das an zwei PS-Adapter 3500 und 3600 angeschlossen ist, die die vom Vermittlungskern 1130 bereitgestellte 1,6-Gigabit/s-Datenübertragungsverbindung 3400 gemeinsam benutzen. Schließlich erlaubt in dem in der Figur veranschaulichten Beispiel ein SCAL-Element 5000 den Anschluss an vier s/4-Protokolltreiber 5500–5800, wobei das Element einen Zugriff auf den 1,6-Gigabit/s-Datenstrom des Anschluss j der Vermittlungsmatrix 450 über die Verbindung 4400 erhält.
In der bevorzugten Ausführungsform der Erfindung haben die SCAL-Elemente 1000 bis 2000 und 3000 die Form von Elektronikpaketen, an die die verschiedenen Protokolltreiber angeschlossen sind, die die Form von Elektronikkarten haben.
Wie hier nachfolgend ausführlicher beschrieben wird, stellt die Erfindung zwei verschiedene Ausführungsformen der allgemeinen Architektur zur Verfügung, von der ein Beispiel in 6 dargestellt ist. In der Tat kann die Vermittlungsmatrix abhängig von den Kundenanforderungen zwei verschiedene Formen annehmen: eine erste so genannte kompakte Vermittlungsmatrix-Architektur und eine zweite so genannte verteilte Vermittlungsmatrix-Architektur.
Die erste Ausführungsform der Erfindung, die als die kompakte Vermittlungsmatrix-Architektur bezeichnet wird, wird verwendet, wenn eine hohe Flexibilität und ein leistungsfähiger Vermittler auf einer kleinen, kompakten Fläche benötigt wird. In diesem Fall befinden sich der Vermittlungskern 1130 und die verschiedenen SCAL-Elemente 1000, 2000, 3000 und 5000 auf dem gleichen begrenzten physischen Gebiet, verbunden mittels einer direkten 1,6- Gigabit/s-Datenübertragungsverbindung, die auf Koaxialkabeln beruht.
In den meisten allgemeinen Fällen befinden sich die Leitungsanschlüsse jedoch in verschiedenen physischen Gebieten aus einer Menge von Industriegebäuden. In diesem Fall erlaubt die Erfindung, dass die SCAL-Elemente 1400, 2400, 3400 weit genug vom Vermittlungskern entfernt sind – bis zu 100 Meter –, verbunden mittels der 1,6-Gigabit/s-Datenübertragungsverbindungen, wobei diese jeweils auf einer Menge von Datenübertragungsverbindungen mit Lichtwellenleitern mit wenigstens vier 500 MBit/s optischen Datenübertragungsverbindungen beruhen.
Dies ergibt, dass einfache Verbindungen für die Anschlüsse der verschiedenen Elemente auszuführen sind, die die Vermittlungsarchitektur, die so genannte „Vermittlungsmatrix", bilden.
Die Struktur des Empfangs- und des Sendeteils jedes SCAL-Elements 1000 bis 5000 wird mit Bezug auf 7 veranschaulicht, die den logischen Datenstrom zwischen dem Empfangsteil des SCAL-Elements 1000 (überträgt Daten über den Anschluss i des Vermittlungskerns 1130) und dem Sendeteil des SCAL-Elements 5000 zeigt, das an den Anschluss j des Vermittlungskerns 1130 angeschlossen ist. Diese Figur veranschaulicht besonders die oben erwähnte verteilte Realisierung der Vermittlungsmatrix, wobei sich jedes Vermittlungskern-Zugriffsschichtelement 1000 bis 5000 vom Vermittlungskern 1130 wenigstens bis zu 100 Meter entfernt befindet. Der Empfangs- und Sendeteil eines SCAL-Elements wird nun genau beschrieben, und es wird angenommen, dass dieses SCAL-Element den Anschluss an vier Protokolltreiber zur Verfügung stellt. Es sollte jedoch bemerkt werden, dass die SCAL-Struktur der Erfindung nicht auf diese besondere Anordnung von vier Protokolltreibern eingeschränkt ist. Die Protokolltreiber 1600 bis 1900 können den Anschluss an zwei OC3/STM1-Verbindungen, die z.B. jeweils den CCITT-Empfehlungen entsprechen, oder an acht DS3-Datenübertragungsverbindungen usw. bereitstellen. In der vorliegenden Erfindung ist jedem Protokolltreiber, der an ein SCAL-Element angeschlossen ist, ein so genanntes PINT-Element zugeordnet. Mit Bezug auf den Empfangsteil des SCAL-Elements 1000 ist der PE 1600 (bzw. PE 1700, PE 1800, PE 1900) mit einem PINT-Element 511 (bzw. 512, 513, 514) über den Bus 541 (bzw. 542, 543 und 544) verbunden, während Bezug nehmend auf die Sendeseite des SCAL-Elements 5000 (angeschlossen am Anschluss j) der PE 5500 (bzw. 5600, 5700, 5800) Datenzellen von einem PINT 611 (bzw. 612, 613, 614) über den Bus 641 (bzw. 642, 643, 644) empfängt. Sollte die Anzahl der Protokolltreiber, die an ein SCAL-Element (z.B. SCAL 2000) angeschlossen werden können, auf zwei begrenzt sein, beinhaltet dieses nur eine Menge von zwei PINT-Schaltungen.
Darüber hinaus sind die SCAL-Elemente mit einer Parallel/Seriell- bzw. Seriell/Parallel-Umsetzungsschaltung bestückt, die die Umwandlung des Datenstroms erlaubt, um die Anzahl der Koaxialkabel (im kompakten Vermittlungskern) oder Lichtwellenleiter (im verteilten Vermittlungskern) zu verringern.
Daher veranschaulicht 7 den logischen Datenstrom zwischen zwei bestimmten Anschlüssen, z.B. dem Anschluss i auf der Empfangsseite und dem Anschluss j auf der Sendeseite.
Deshalb sollte jedes Element, das auf der linken Seite der Vermittlungsstruktur 450 erscheint, einen Index i tragen, der seine Entsprechung zum Anschluss Nummer i anzeigt. Genauso sollte jedes auf der rechten Seite von Block 450 erscheinende Element einen Index j tragen, das den Ziel-Ausgangsanschluss j bezeichnet. Aus Gründen der Deutlichkeit werden die Indizes in 6 jedoch weggelassen, um den Beschreibung unten zu vereinfachen. Das Verwenden der Indizes wird jedoch in der 9 eingeführt werden, wenn die Gruppenruf-Operation des erweiterten Vermittlungssystems betrachtet wird.
Es sollte angemerkt werden, dass der allgemeine Begriff „Protokolltreiber" die Leitungsanpassungsschicht der verschiedenen auf dem Markt bestehenden Leitungen bezeichnet. Im Grunde steht dieser Begriff für Hard- und Software-Funktionskomponenten, die dem Fachmann bestens bekannt sind und die die Anpassung der Leitungsschnittstellen zu den verschiedenen von den Kunden verwendeten Leitungen bereitstellen. Zu solchen Verbindungsleitungen können Leitungen, die ATM-Protokolle führen, T3, DS3, AT1, E1 und Schnittstellen wie z.B. FCS, ESCON, usw. gehören. Solch ein System kann z.B. der „Trunk Port Adapter" sein, der von IBM für das NWays 2220 Modell 500 vermarktet wird.
Ein bestimmter verbesserter ATM-Protokolltreiber wird ausführlich mit Bezug auf die 14 bis 17 beschrieben werden. Jedoch sollte bei jedem einzelnen Leitungstyp, für den eine Schnittstelle gebildet wird, beachtet werden, dass der Protokolltreiber als Schnittstelle für die vom Kunden verwendete Leitung und zum Versorgen des SCAL-Elements 1000 mit Zellen genutzt wird, die für den Vermittlungskern 450 bestimmt sind und einen Leitweglenkung-Vorsatz und eine Nutzlast enthalten. Der Leitweglenkung-Vorsatz der Zellen wird gemäß dem oben beschriebenen Leitweglenkung-Mechanismus verwendet.
8 zeigt die Struktur irgendeines Empfangsteils der PINT-Schaltung 511 bis 514 des Vermittlungskern-Zugriffsschichtelements 1000. Der am 8-Bit-Eingangsbus 541 eingehende Datenstrom wird durch die FIFO-Speicher 701 bis 704 verteilt, sodass das erste Byte in den FIFO 701 eintritt, das zweite in den FIFO 702, das dritte in den FIFO 703, das vierte in den FIFO 704, das fünfte wieder in den FIFO 701, usw. Deswegen wird der 8-Bit-Datenstrom in einen Vierbyte-Ausgangsbus 540 umgeformt, der von den vier Vermittlungsmodulen der Struktur 450 benötigt wird. In der Realisierung der so genannten kompakten Vermittlungsmatrix wird jedes Byte über eine Parallel/Seriell- bzw. Seriell/Parallel-Umsetzungsschaltung und ein gemeinsames Koaxialkabel übertragen, während im verteilten Vermittlungskern jedes Byte den von der Parallel/Seriell- bzw. Seriell/Parallel-Umsetzungsschaltung gebildeten Pfad und einen längeren Lichtwellenleiter benutzt. Daher stellt der Bus 540 vier Byteströme bereit, die an die vier Mengen von Empfängern jedes einzelnen Vermittlungsmoduls geleitet werden.
Sowohl für die kompakte als auch für die verteilte Realisierung der Vermittlungsmatrix sollte angemerkt werden, dass das erste Byte des Bus 540 (die 8 MSBs) an den 8-Bit-Eingangsbus des Empfängers 10 am zugehörigen Eingangsanschluss des ersten Moduls 401 übertragen werden soll. Gleichermaßen wird das zweite Byte des Busses 540 (die Bits Nummer 8 bis 15) an den Eingang des Empfängers 10 am zugehörigen Eingangsanschluss des zweiten Vermittlungsmoduls 402 übertragen, usw. Falls die Zelle am Eingangsanschluss 541 des Elements 511 in N Zyklen empfangen wird, liegt die Zelle näherungsweise in N/4-Zyklen am Eingang der vier Vermittlungsmodule 401 bis 404 vor. In der bevorzugten Ausführungsform der Erfindung weist die Zelle, die am Eingangsbus 541 eingeht, 58 Bytes auf. Diese Menge von 58 Bytes wird durch zwei zusätzliche Bytes vervollständigt, die an zugehörige Stellen innerhalb der Zelle eingefügt werden, um eine 60-Byte-Zelle zu bilden, die beim Verteilen durch die vier FIFOs eine Abfolge von 15 Mengen aus 4-Byte-Wörtern liefert, die von den Vermittlungsmodulen 401 bis 404 verarbeitet werden können. Die zwei Zusatzbytes, die zu den 58 Originalbytes hinzugefügt werden, werden in Verbindung mit dem oben beschriebenen „Bitmap-Modus" oder dem „Gruppenrufmodus mit Zweibyte-Vorsatz" verwendet. Um dies zu erreichen und voraussetzend, dass das Modul 401 als Hauptvermittlungsmodul betrieben wird, sorgt eine Steuerschaltung 710 für die Eingliederung der zwei Bitmap-Bytes an der ersten und zweiten Speicherstelle innerhalb des FIFO 701 (d.h. an der ersten und fünften Stelle der auf dem Bus 541 empfangenen Zelle). Deshalb empfängt das Vermittlungsmodul 401 die zwei Bitmap-Bytes, die den Leitweglenkung-Vorsatz bilden, an den ersten Stellen des Datenstroms, der an seinem Eingang ankommt. Es sollte angemerkt werden, dass die Geschwindigkeiten der zwei Busse 541 und 540 weitgehend unabhängig voneinander sind, da die des Ersteren geringer sein kann als die des Letzteren. Annehmend, dass der Vermittler mit einer Geschwindigkeit von 20 Nanosekunden (entsprechend einem Gesamtdatenstrom von 1,6 Gigabit/s) betrieben wird, beträgt die höchste auf dem Bus 541 erlaubte Geschwindigkeit 60/58 × 20 Nanosekunden. Zusätzlich zu den PINT-Schaltungen enthält das SCAL-Element 1000 ferner eine Steuerlogik, die die Steuerung der vier „Ausgangsfreigabe"- Eingangsleitungen (nicht gezeigt) der PINT-Schaltungen 511 bis 514 bereitstellt, sodass die Gesamtvermittlungsstruktur 450 nacheinander die von der Schaltung 511 empfangene Zelle verarbeiten kann (benötigt fünfzehn Zyklen in der bevorzugten Ausführungsform), dann die vom Element 512 empfangene Zelle, dann die vom Element 513 empfangene Zelle usw. Auf diese Weise erhält jede PINT-Schaltung 511 bis 514 Zugriff auf ein Viertel der Bandbreite des Busses 540.
9 veranschaulicht die Struktur der vier Sendeteile der PINT-Schaltungen 611 bis 614. Jedes PINT-Element 611 bis 614 empfängt die Gesamtheit des 32-Bit-Busses 640. Dieser empfängt die vier parallelen Datenströme serieller Bytes, die von den vier Koaxialkabeln empfangen werden, die den Vermittlerkern von dem SCAL (in der kompakten Ausführungsform) oder von den vier Lichtwellenleiter-Verbindungen (in der verteilten Vermittlungsmatrix, in der sich die verschiedenen SCALs an verschiedenen physischen gebieten relativ zum Vermittlungskern 1130 befinden) trennen. Jedes PINT-Element 611 ist mit einer Menge von vier FIFOs 801 bis 804 ausgestattet, was eine viel höhere Speicherkapazität darstellt, als die des für den Empfangsteil verwendeten FIFO. In der bevorzugten Ausführungsform der Erfindung ist das Verhältnis zwischen den FIFO-Speichern 801 bis 804 und den FIFO-Speichern 701 bis 704 auf wenigstens 250 festgelegt, um für eine hohe Pufferung zu sorgen, wenn viele Zellen an den gleichen Ausgangsanschluss geleitet werden sollen.
Wird z.B. der Sendeblock 611 betrachtet, empfängt ein Steuermodul 810 die vom Bus 640 eingehenden Daten und entnimmt die zwei „Bitmap"-Bytes aus der empfangenen Zelle. Aus dem momentan in diesen zwei Bytes beförderten Wert ermittelt das Steuermodul 810, ob die Zelle in eine Menge aus vier FIFO-Registern 801 bis 804 geladen oder verworfen werden muss. Im ersten Fall erzeugt das Steuermodul 810 ein Steuersignal für den Ladevorgang, das es erlaubt, jedes der vier vom 32-Bitbus 640 beförderten Bytes in sein entsprechendes FIFO-Register 801 bis 804 zu laden. Z.B. wird das erste, auf den Bits 0 bis 7 des Busses 640 erscheinende Byte in das FIFO 801 geladen werden, während das zweite Byte (Bit 8 bis 15) in das FIFO 802 übertragen wird, usw. Im zweiten Fall, falls die Zelle vom betrachteten Übertragungsblock verworfen wird, erzeugt das Steuermodul 810 kein Steuersignal für den Ladevorgang, wodurch das Laden der Zelle in die FIFO-Register verhindert wird.
Jedes der vier Elemente 611 bis 614 empfängt dieselben Zellen, die auf dem gemeinsamen Bus 640 erscheinen. Da jedoch der Zweibyte-"Bitmap"-Vorsatz von jedem der Elemente 611 bis 614 verwendet wird, um ggf. das Laden der betrachteten Zelle in die internen FIFO-Puffer zu steuern, geht hervor, dass dieser Vorsatz auch eine Gruppenruf-Operation realisiert, die weiter die Vervielfältigung der am Bus 640 eingehenden Zelle in mehrere Ausgangsrichtungen erlaubt. In der bevorzugten Ausführungsform der Erfindung wird das erste Bit des Vorsatzes vom Steuermodul 810 verwendet, um festzulegen, ob die Zelle zum Ausgangsbus 641 vervielfältigt werden muss, während das zweite Bit des Zweibyte-Vorsatzes vom Steuermodul des Elements 612 verwendet wird, usw.
In jedem Block 611 bis 614 wird auf die vier FIFOs über ein Steuermodul 820 zugegriffen, das zum Neuerzeugen der Folge verschiedener Bytes, welche die Zelle auf einem 8-Bit-Bus 641 bilden, verwendet wird. Darüber hinaus sorgt das Steuermodul 820 für die Entfernung des Zweibyte-"Bitmap"-Vorsatzes, so dass die Zelle mit der vom Empfangsteil der SCAL-Schaltung 1000 empfangenen übereinstimmt. In der bevorzugten Ausführungsform der Erfindung wird dies einfach erreicht, da der „Bitmap"-Vorsatz immer eine feste Position innerhalb der 60 Bytes einnimmt, die die Zelle bilden.
Den Protokolltreibern 5500 bis 5800 wird dann der zugehörige Strang von Zellen, die von den Blöcken 611 bis 614 erzeugt wurden, bereitgestellt.
Es sollte angemerkt werden, dass die Erfindung zwei unabhängige Ausführungsformen bereitstellt, die beide aufgrund des wirkungsvollen Zusammenwirkens der leistungsfähigen Vermittlungsstruktur 450 und den verschiedenen SCAL-Elementen, die mit allen Anschlüssen verbunden sind, eine breite Flexibilität zur Verfügung stellen. In einer Ausführungsform wurde gezeigt, dass sich die SCAL-Elemente alle nahe dem Vermittlungskern 1130 befinden, wodurch eine kompakte Vermittlungsarchitektur zur Verfügung gestellt wird. In der zweiten Ausführungsform, in der zahlreiche Leitungsadapter-Anschlüsse in einem großen Industriegebiet benötigt werden, verwendet die Erfindung die Parallel/Seriell- bzw. Seriell/Parallel-Umsetzungsschaltung zusammen mit Lichtwellenkabeln, sodass Verbindungen zustande kommen, die mindestens 100 Meter Länge erreichen können.
10 veranschaulicht eine mögliche wesentliche Verbesserung, die an der Vermittlungsmatrix aus 7 erreicht werden kann, die breite Gruppenruf-Fähigkeiten für die kompakte und auch für die Ausführungsform mit verteilter Vermittlungsmatrix bereitstellt. Zur Verdeutlichung wird die Ausführungsform mit kompakter Vermittlungsmatrix erklärt werden, in der das SCAL-Element direkt mit der Vermittlungsstruktur 450 über den Bus 540 Daten austauschen kann, ohne dass ein weiterer von der Parallel/Seriell-Umwandlungsschaltung, den Lichtwellen-Kanälen oder der Seriell/Parallel-Umwandlungsschaltung (erforderlich, um den 32 Bit breiten Bus an jedem Eingangsanschluss des Vermittlungskerns 1130 wieder zu bilden) gebildeter Pfad verwendet wird.
In dieser Figur werden die Indizes i und j eingeführt, um den logischen Pfad einer an einem Eingangsanschluss i eingehenden Zelle, die zum Ausgangsanschluss j geleitet wird, klar zu veranschaulichen. Darüber hinaus wird angenommen, dass die sechzehn an die Vermittlungsstruktur angeschlossenen SCALs auf einer ähnlichen Struktur beruhen, d.h., dass sie vier PINT-Elemente (die vier entsprechenden Protokolltreibern zugeordnet sind) beinhalten.
In der Figur ist gezeigt, dass der Bus 540-i, der die Vermittlungsstruktur 450 mit der PINT-Empfangsschaltung 511-i, 512-i, 513-i und 514-i des SCAL-Elements 1000 verbindet, durch das Einfügen einer Leitweglenkung-Steuereinheit 1001-i in zwei Teile getrennt wird. Auf ähnliche Weise wird der Bus 640-j, der den Ausgang der Gesamtvermittlungsstruktur 450 mit den PINT-Sendeschaltungen 611-j, 612-j, 613-j und 614-j des SCAL-Elements 5000-j verbindet, durch das Einfügen einer anderen Leitweglenkung-Steuereinheit 1010-j getrennt. Jede Steuereinheit unter der Menge der 32 Steuereinheiten, die in die 32 Eingangs- und Ausgangsbusse der Vermittlungsstruktur 450 eingefügt werden, ist einer entsprechenden Leitweglenkung-Steuertabelle 1002-i und 1020-j zugeordnet, die zum Ausführen des Leitweglenkung-Prozesses der Zelle verwendet wird. Z.B. ist die Steuereinheit 1001-i mit ihrer entsprechenden Leitweglenkung-Steuertabelle 1002-i verbunden, während die Steuereinheit 1010-j mit ihrer entsprechenden Leitweglenkung-Steuertabelle 1020-j verbunden ist.
Diese verbesserte kompakte Vermittlungsmatrix funktioniert wie folgt:
Wir nehmen an, dass z.B. der Protokolltreiber 1600-i am Anschluss i eine Zelle erzeugt, die einen Vorsatz zur Vermittlungs-Leitweglenkung (SRH) gefolgt von einer Nutzlast enthält. Dieser SRH kennzeichnet den Ziel-Protokolltreiber, der diese Zelle empfangen wird. Sollte die Zelle zu einer einzigen Ziel-PE transportiert werden, muss die Vermittlung in einer Punkt-zu-Punktverbindung erfolgen. Im umgekehrten Fall gibt es mehrere Ziel-Protokolltreiber, und die Vermittlung ist ein Gruppenruf. Gemäß der obigen Beschreibung wird die Zelle in die PINT-Empfangsschaltung 511-i eingegeben, die innerhalb der Zelle eine Menge von zwei Bytes einfügt, die der Stelle des später durch die Leitweglenkung-Steuereinheit 1001-i festgelegten Bitmaps zugeordnet sind. Die Zelle gelangt dann wie oben beschrieben auf den Bus 540-i und wird nach dem Datenaustausch auf Lichtwellen-Kabelverbindungen der Leitweglenkung-Steuereinheit 1001-i vorgelegt. Dieses Element führt unmittelbar dynamisch die folgenden Operationen aus. Zuerst greift es auf die zugehörige Leitweglenkung-Steuertabelle 1002-i zu, indem es den SRH als eine Adresse verwendet. Der aus dieser Tabelle entnommene Wert wird dann unmittelbar direkt innerhalb der Zelle an den zwei zusätzlichen Stellen eingefügt, die zuvor von der PINT-Empfängerschaltung 511-i eingeführt wurden. Das Hauptvermittlungsmodul 401 empfängt deshalb diese zwei Bytes an den ersten Stellen innerhalb der Zelle, die an seinem Eingangsanschluss ankommt, und kann sie gemäß dem Gruppenrufmodus mit Zweibyte-Vorsatz (Bitmap-Modus) verwenden.
Nachdem die Zelle von der Leitweglenkung-Steuereinheit 1001-i verarbeitet wurde, wird die Zelle am Eingangsbus der Gesamtvermittlungsstruktur 450 vorgelegt, sodass das Hauptmodul 401 das an ihren zwei ersten Bytes erscheinende Bitmap verwenden kann, um den gesamten Leitweglenkung-Mechanismus für die vier Elemente zu steuern. Es sollte jedoch angemerkt werden, dass der gleiche Mechanismus mit einem einzelnen Vermittlungsmodul verwendet werden könnte.
Die Vermittlungsstruktur 450 vervielfältigt dann die empfangene Zelle an die zugehörigen Ausgangsanschlüsse. Annehmend, dass die betrachtete Zelle an die Anschlüsse j, k und l vervielfältigt wird, wird sie auf den Bussen 640-j, 640-k und 640-1 erscheinen.
Die auf dem Bus 640-j vorliegende Zelle wird in die Leitweglenkung-Steuereinheit 1010-j eingegeben, die so wie oben auf die zugehörige Leitweglenkung-Steuertabelle 1020-j zugreift, um Daten zu entnehmen, die ein vom Sendeteil des PINT-Elements 100-j der SCAL-Schaltung 1000 verwendetes Zweibyte-Bitmap enthalten.
Diese Entnahme verwendet die SRH-Daten, die in der empfangenen Zelle enthalten sind. Es sollte angemerkt werden, dass wie oben beschrieben der Zugriff auf die Leitweglenkung-Steuertabelle 1020-j auch zum Bereitstellen zusätzlicher Bits verwendet werden kann, die vorteilhaft für Steuerzwecke benutzt werden können.
Der neu entnommene Bitmap-Vorsatz wird dann von der SCAL-Schaltung 5000-j verwendet, um festzulegen, welche der PINT-Sendeschaltungen 611-j, 612-j, 613-j und 614-j die Zelle weiterleiten sollen. Sollte beispielsweise das Bitmap nur eine einzige „1" enthalten, wird die Zelle an ein einzelnes Element (z.B. Block 611-j) geleitet, während die Zelle an zwei verschiedene Elemente geleitet wird, falls das Bitmap zweimal „1" enthält. Es geht deshalb hervor, dass ein zweiter Vervielfältigungsschritt eingeführt wird, der innerhalb der Vermittlungsstruktur 450 stattfindet. Auf jeden Protokolltreiber 5500-j, 5600-j, 5700-j und 5800-j kann die Zelle dann gemäß dem Bitmap zugreifen, das von der Leitweglenkung-Steuereinheit 1010-j festgelegt wurde, wobei das Bitmap gemäß dem von der Zelle transportierten SRH eindeutig festgelegt wurde.
Es geht hervor, dass das von jedem Protokolltreiber ermittelte SRH von der Vermittlungsstruktur 450 und den PINT-Schaltungen des SCAL 1000-j als ein Teil der Nutzlast betrachtet wird, während der zum Steuern des Vermittlungsmechanismus verwendete Leitweglenkung-Vorsatz lokal aus diesem SRH erzeugt wird.
Derselbe Mechanismus gilt für die Anschlüsse k und l, wodurch die Zelle durch eines oder mehrere Elemente 611-k, 612-k, 613-k oder 614-k, 611-l, 612-l, 613-l oder 614-l der PINT-Elemente 100-k und 100-l vervielfältigt wird. Eine breite Menge an Möglichkeiten des Multiplexen durch die zwei verschiedenen Multiplexstufen ist daher innerhalb des Vermittlungssystems erlaubt.
In der bevorzugten Ausführungsform der Erfindung befinden sich die Leitweglenkung-Steuereinheiten innerhalb des Vermittlungskerns 450. Dies erweitert die Möglichkeiten des Vermittlers wesentlich, da es dadurch sehr einfach wird, die unterschiedlichen Inhalte der mehreren Leitweglenkung-Steuertabellen zu aktualisieren. Außerdem stellt dies den Vorteil dar, dass langsamere, billigere und größere Speichereinheiten als die zum Realisieren der Gruppenruftabelle 6 verwendeten (die sehr schnell sein müssen, da es vorkommen kann, dass sie während eines Zellenzyklus kontinuierlich in Betrieb sind) benutzt werden können. Ferner erlaubt es die Möglichkeit, einen größeren Speicher (dies ergibt sich auch aus der Tatsache, dass sich dieser Speicher außerhalb des Chip des Vermittlungsmoduls befinden kann) zum Realisieren der Leitweglenkung-Steuertabellen bereitzustellen, so dass die Anzahl der Leitweglenkung-SRH-Kennzeichner erhöht wird.
Schließlich lässt es dieses Kennzeichen sehr einfach erscheinen, die zweite so genannte verteilte Vermittlungsmatrix-Ausführungsform zu realisieren, in der sich die SCAL-Elemente 1000–5000 an verschiedenen physischen Standorten eines industriellen Gebiets befinden sollen. 11 zeigt die Anordnung der verteilten Vermittlungsmatrix, die eine große Flexibilität und hohe Geschwindigkeit zur Verfügung stellt und die ferner durch das Verwenden des oben beschriebenen Leitweglenkung-Steuermechanismus eine breite Gruppenruf-Fähigkeit erlaubt. Gestrichelte Linien stellen die physischen Grenzen der Module oder Pakete dar.
Dort ist der Vermittlungskern 1130 in der Form einer physischen Vorrichtung gezeigt, der die Vermittlungsstruktur 450 beinhaltet, die allgemein in der Form einer wenigstens vier elementare Vermittlungsmodule umfassenden Karte ausgeführt ist, wobei jedes Modul ein elektronischer Chip ist. Die zwei Leitweglenkung-Steuereinheiten 1001-i und 1010-i, die demselben Anschluss i zugeordnet sind, werden in dem gleichen physischen Chip 1110-i ausgeführt, der einem entsprechenden Speicher 1120-i zugeordnet ist, der die zwei oben mit Bezug auf 9 beschriebenen Leitweglenkung-Steuertabellen 1002-i und 1020-i enthält.
Es geht deshalb hervor, dass sich die Vermittlungsstruktur 450 und die sechzehn zugehörigen Module 1110 und 1120 vorteilhafterweise im selben physischen Paket befinden, während die verschiedenen SCAL-Elemente in den verschiedenen physischen Gebieten des industriellen Geländes verteilt sind, wo die Leitungsanschlüsse vorhanden sein müssen.
Wie oben erwähnt wurde, umfasst die verteilte Vermittlungsmatrix eine Menge von N physisch verteilten SCAL-Paketen (N ist gleich 16 in der bevorzugten Ausführungsform der Erfindung), von denen nur das SCAL-Paket 1000 in der Figur dargestellt ist. Jedes SCAL-Paket enthält die PINT-Empfangs- und Sendeschaltungen, die jeweils einem angeschlossenen Protokolltreiber zugeordnet sind. Diese Protokolltreiber sind in der Form von Zusatzkarten ausgeführt, die in die SCAL-Elektronik-Leiterplatte gesteckt werden. Da die 1,6-Gigabit/s-Datenübertragungsverbindung zwischen jedem SCAL und dem Vermittlungskern 1130 mittels einer Menge von Lichtwellenleitern (wenigstens vier für den Datenpfad) erreicht wird, können die zwei Elemente über eine große Entfernung mit einem Lichtwellenleiter getrennt werden. Dies ist sehr vorteilhaft, da es möglich wird, eine leistungsfähige Vermittlungsverbindung zu realisieren, wo auch immer sich die verschiedenen Telekommunikations-Verbindungen in den Betriebsstätten befinden. Sollte sich z.B. eine ATM-Verbindung in einem ersten Gebäude und eine OC3-Verbindung in einem zweiten befinden, erreicht die Erfindung die Vermittlungsverbindung einfach durch das Verwenden eines ersten SCAL-Pakets im ersten Gebäude, das einen ATM-PE erhält, und ein zweites SCAL-Element in einem zweiten Gebäude usw. Dieses Beispiel zeigt die große Flexibilität der Lösung der vorliegenden Erfindung, die besonders die Nachteile von Lösungen nach dem Stand der Technik vermeidet, die auf teuren Telekommunikations-Kabeln oder auf mehreren in einem Netzwerk angeordneten Vermittlern – jeder Vermittler befindet sich an einer Stätte – beruhen, wobei ihre Anschlüsse für die Netzwerkverbindung verwendet werden. Da die Anschlüsse zum Ausführen der Netzwerkverbindungen der verschiedenen Vermittler verwendet werden, ergibt sich offensichtlich, dass diese Netzwerk-Verbindungsanschlüsse vom Kundenstandpunkt verloren sind, da sie nicht einer Datenübertragungsverbindung zugeführt werden können. Die Architektur der vorliegenden Erfindung beseitigt alle diese Nachteile.
Ferner könnte es möglich sein, die Lehre des Dokuments „Single-chip 4 × 500 Mbaud CMOS Transceiver" von A. Wilmer u.a., in IEEE ISSCC96, Sitzung 7, ATM/SOMET/PAPER FA 7.7., veröffentlicht am 9. Februar 1996 zu verwenden, das hier als Bezug erwähnt wird, um die Möglichkeit zu bieten, die 1,6-Gigabit/s-Datenübertragungsverbindungen 1400, 2400, 3400 und 4400 zu realisieren. Dieses Dokument zeigt die Möglichkeit, das so genannte 8B/10B zu verwenden. Während der Leerlaufzeiten, die durch einen Merker gekennzeichnet sind, werden gefüllte Datenpakete übertragen, die mit einem datenlosen Kommazeichen beginnen. Das Komma markiert sowohl Byte- als auch Zellgrenzen auf der seriellen Verbindung. Daher kann die Synchronisierung auf der Byte- und der Paketebene bereitgestellt werden und die 1,6-Gigabit/s-Datenübertragungsverbindung kann mittels einer eindeutigen Menge von vier optischen Kabeln, entweder Koaxialkabel oder Lichtwellenleiter, realisiert werden. Die Verringerung der Kabelanzahl ist wesentlich, da ohne diese Eigenschaft wenigstens fünf oder sechs optische Leitungen für das Realisieren der 1,6-Gigabit/s-Datenübertragungsverbindung erforderlich wären.
Es sollte angemerkt werden, dass das Vermittlungskern-Paket 1130 einen Prozessor 1160 enthält, der für Steuerzwecke auf jeden Speicher und jedes Register innerhalb des Pakets zugreifen kann. Außerdem sind zusätzliche Schaltungssysteme enthalten, die die Anwesenheit des besonderen auf X'0000' gesetzten Bitmap-Vorsatzes überwachen, der dazu führt, dass die Zelle von der normalen Datenverarbeitung über ASA- und NSA-Register entnommen wird und direkt in eine besondere feste Speicherstelle innerhalb des Speichers 1 geladen wird, die in der Figur unter dem Namen Steuerpaket-Speicher gezeigt ist. Dies bewirkt einen allgemeinen Entnahmeprozess, der es dem Prozessor erlaubt, Zugriff auf Steuerzellen zu bekommen. Umgekehrt ist dieser Prozess auch mit einem Einfügeprozess versorgt, der die Möglichkeit bietet, eine in die letzte Speicherstelle geladene Zelle zu einem beliebigen Ausgangsanschluss zu verbreiten.
Da das besondere Bitmap X'0000' für einen Steuerzweck zwischen dem Steuerprozessor (innerhalb des Vermittlungskerns) und anderen Komponenten der Vermittlungsmatrix verwendet wird, ist dieser Wert nicht länger zum Verwerfen der Zellen verfügbar. Diese Möglichkeit wird mittels eines zusätzlichen Steuerbits wiederhergestellt – ein so genanntes „gültiges Bit" wird vorteilhaft zum Verwerfen der Zellen verwendet. Das gültige Bit wird von den Leseoperationen in den Tabellen 1002 und 1020 bereitgestellt.
Es sollte angemerkt werden, dass der Fachmann die Schritte 1320 und 1330 in einer Schleife vorteilhaft wiederholen kann, um die Tabelle 1002-i direkt zu aktualisieren, bevor der Aktualisierungsprozess der Tabelle 1020-i eingeleitet wird. Solche Details der Realisierung werden jedoch vom besonderen Zusammenhang abhängig sein.
Es geht deshalb hervor, dass der allgemeine Steuerprozessor, der sich innerhalb des Vermittlungskern-Pakets befindet, auf Werte innerhalb der sechzehn Leitweglenkung-Steuertabellen, die in sechzehn Speichermodulen 1120 realisiert sind, zugreifen kann und Ladevorgänge in sie ausführen kann.
Es wird nun die allgemeine Prozedur beschrieben werden, die zum Erzeugen und Aktualisieren der Leitweglenkung-Steuertabellen 1002-i und 1020-i verwendet wird, die sich in dem gleichen Chip befinden. Das Vorgehen ist in 12 veranschaulicht.
Zuerst beginnt der Vorgang mit einem Initialisierungsschritt 1220, in dem der Steuerprozessor 1160 eine Menge von SRH-Leitweglenkung-Kennzeichnern zuordnet.
Dies ist dadurch möglich, dass der Prozessor seine eigene Topologie kennt und daher einige SRH-Werte zuweisen kann, die die mit verschiedenen Anschlüssen verbundenen unterschiedlichen Protokolltreiber unterscheiden können. Dies wird erreicht, indem die folgende Zuteilungsprozedur verwendet wird: Der Prozessor ermittelt zuerst die Anzahl der einem gegebenen Ausgangsanschluss zugeordneten Protokolltreiber und weist dann eine Anzahl von SRH-Werten zu, um die PEs untereinander zu unterscheiden. Z.B. annehmend, dass der Anschluss Nummer 0 vier verschiedenen Protokolltreibern zugeordnet ist (angeschlossen am SCAL 1000), reserviert der Prozessor vier verschiedene SRH-Werte für jeden Protokolltreiber usw. Der Steuerprozessor 1160 ordnet daher gemäß der Topologie der Vermittlungsarchitektur die erforderliche Anzahl von SRH-Werten zu, die zum Unterscheiden der verschiedenen Protokolltreiber nötig sind.
Dann kann die Erzeugung der Leitweglenkung-Tabelle ausgeführt werden. Zuerst sollte angemerkt werden, dass jede Tabelle 1002-i die gleichen Daten enthalten wird, da alle auf dem Bus 540-i eingehenden Zellen (und die den gleichen SRH-Wert enthalten) an den gleichen Ausgangsanschluss verbreitet werden müssen. Der SRH ist kennzeichnend für das Ziel und nicht für die Verbindung. Der Prozessor bildet daher eine Tabelle, die folgendem Format entspricht:
Ein ähnliches Format wird für die Tabellen 1002-1 und 1020-1, dann für 1002-2 und 1020-2 usw. verwendet, aber die darin geladenen Werte sind auf null gesetzt (mit Ausnahme des gültigen Bits).
Eine ausführlichere Darstellung der Tabelle, die die Verwendung des gültigen Bits klar veranschaulicht, kann im beigefügten Anhang A gefunden werden.
Zusätzlich wird ein jeweiliger SRH-Wert für die Datenübertragung zwischen dem Prozessor 1160 und jeder PE belegt.
Die Initialisierungsprozedur ist abgeschlossen, wenn die verschiedenen Leitweglenkung-Steuertabellen geladen wurden.
Dann verwendet der Prozessor 1160 am Schritt 1230 die allgemeine Einfügefähigkeit, um eine Zelle an jeden Protokolltreiber, gekennzeichnet durch ein besonderes Format, zu senden, um ihm den jeweiligen SRH-Wert mitzuteilen, der ihm zugewiesen wurde. Jeder PE wird also von dem jeweiligen SRH-Wert, der ihn von anderen PEs unterscheidet, in Kenntnis gesetzt.
Am Schritt 1240 bestätigt jeder Adapter diese Zuordnung mittels des spezifischen SRH-Werts, der für die Datenübertragung zwischen dem Prozessor 1160 und dem PE vorgesehen ist.
Ein Vermittlungsagent, der innerhalb eines bestimmten Protokolltreibers operiert, wird zum Verwalten der verschiedenen Verbindungen verwendet. Solch eine Funktion ist dem Fachmann bestens bekannt und beinhaltet in dem besonderen ATM-Fall die Verwaltung der Zuteilung der VP/VC-Parameter. Dieser Vermittlungsagent wird zum Abwickeln der Entsprechung zwischen den verschiedenen Verbindungen und den SRH-Leitweglenkung-Werten verwendet, die den Protokolltreibern zugeteilt wurden. Es sollte angemerkt werden, dass einem einzigen PE zahlreiche Verbindungen zugeordnet werden können. Im Großen und Ganzen hat der Vermittlungsagent Kenntnis der genauen Topologie des Netzwerks, das eine Vielzahl verschiedener Vermittler enthalten darf wie z.B. den in 11 dargestellten. Insbesondere kann der Vermittlungsagent ermitteln, falls ein Vermittler X in einem Land mit einem in einem anderen Gebiet befindlichen Vermittler Y Daten austauschen möchte, welche Ausgangsanschlüsse an dieser Datenübertragung beteiligt sind.
Da der Agent den zu verwendenden Ausgangsanschluss kennt, kann er den benötigten Punkt-zu-Punktverbindung-SRH (d.h. den während der Initialisierungsphase 1220 bereitgestellten SRH) bestimmen.
In Schritt 1250 leitet der Vermittlungsagent daher das Aufbauen einer Befehlszelle ein, die an den Prozessor 1160 innerhalb des Vermittlers gesendet wird. Diese Zelle wird eine Nutzlast haben, die folgendermaßen angeordnet ist:
mit einem ersten Feld (Befehl), das einen einzelnen Befehl erklärt, der vom Vermittlungsagenten angefordert wird. Das zweite Feld, nämlich das „SRH_Verbindung"-Feld, wird zum Festlegen des SRH verwendet, der der Verbindung zugeteilt ist, und es folgen ein oder mehrere Punkt-zu-Punkt-Leitweglenkung-Kennzeichner, die die Ziel-Protokolltreiber für die Zellen festlegen, die die im zweiten Feld festgelegten SRHs beinhalten. Grundlegend enthält das dritte Feld die Verteilungsliste der Punkt-zu-Punkt-Leitweglenkung-Kennzeichner (die bereits während der Initialisierungsphase 1220 zugeordnet wurden) des Ziel-PS usw.
In Schritt 1260 verwendet der Prozessor 1160 diese empfangenen Informationen, um sie im Speicher 1002-i an der im zweiten Feld (SRH_Verbindung) festgelegten Adresse abzulegen, wobei die Daten zum Steuern der verschiedenen Leitweglenkung-Steuereinheiten verwendet werden. Dies wird vorteilhaft erreicht, indem der folgende Leitweglenkung-Algorithmus aktualisiert wird, der die während der Initialisierungs-Prozedur gemachte Punkt-zu-Punkt-SRH-Zuteilung verwendet.
Der Aktualisierungsalgorithmus ist in 13 gezeigt und operiert wie folgt:
In Schritt 1310 führt der Prozessor 1160 eine Leseoperation in der Tabelle 1002-i an der Adresse aus, die durch den Wert festgelegt ist, der von der Befehlszelle des Vermittlungsagenten im zweiten Feld befördert wird.
Dann führt der Prozessor 1160 am Schritt 1320 eine Leseoperation in der Tabelle 1002-i an der Adresse aus, die durch den ersten Leitweglenkung-Kennzeichner festgelegt wird, der im dritten Feld der Befehlszelle des Vermittlungsagenten mitgeführt wird.
Diese Leseoperation gibt einen Wert X zurück.
In Schritt 1330 führt der Prozessor eine logische ODER-Operation am Wert X aus dem Schritt 1320 mit dem im Schritt 1310 zurückgegebenen Wert aus. Das logische ODER führt zum Hinzufügen der Anschlüsse, die in der Punkt-zu-Punkt-Konfiguration fehlen. Das Ergebnis der ODER-Operation wird dann in die Tabelle 1002 an die Adresse „SRH_Verbindung" geladen.
Am Schritt 1340 führt der Prozessor 1160 eine Leseoperation in der Tabelle 1020-i an der Adresse aus, die durch den im zweiten Feld der Befehlszelle des Vermittlungsagenten mitgeführten Wert festgelegt ist.
Am Schritt 1350 führt der Prozessor 1160 eine Leseoperation in der Tabelle 1020-i an der Adresse aus, die durch den ersten Leitweglenkung-Kennzeichner, der im dritten Feld der Befehlszelle des Vermittlungsagenten befördert wird, festgelegt wird.
Dies gibt einen Wert Y zurück.
Am Schritt 1360 wird eine logische ODER-Operation an dem im Schritt 1350 zurückgegebenen Wert Y mit dem im Schritt 1340 zurückgegebenen Wert ausgeführt, und das Ergebnis der ODER-Operation wird in der Tabelle 1020-i an der Adresse gespeichert, die durch das zweite „SRH_Verbindung"-Feld festgelegt wird, das von der Befehlsmeldung des Vermittlungsagenten befördert wird.
Die Schritte 1310 bis 1360 werden für alle Anschlüsse ausgeführt, sodass alle sechzehn Tabellen 1002 und 1020 aktualisiert werden können (Schritt 1370).
In dem Fall, in dem die Befehlsmeldung des Vermittlungsagenten ein drittes Feld hat, das mehr als einen Leitweglenkung-Kennzeichner umfasst, z.B. Kennzeichner2 und Kennzeichner3, wird die vorangehende Prozedur für alle verbleibenden Kennzeichner wiederholt ausgeführt (Schritt 1380). Beispielsweise wird für den im dritten Feld erscheinenden zweiten Kennzeichner die Prozedur wie folgt sein:
Der Prozessor 1160 führt eine Leseoperation an der Tabelle 1002-i an der Adresse aus, die von dem Wert festgelegt ist, der im zweiten Feld der Befehlszelle des Vermittlungsagenten befördert wird (Schritt 1310).
Der Prozessor 1160 führt dann eine Leseoperation in der Tabelle 1002-i an der Adresse aus, die von dem zweiten Leitweglenkung-Kennzeichner festgelegt ist, der im dritten Feld der Befehlszelle des Vermittlungsagenten befördert wird (Schritt 1320). Diese Leseoperation gibt einen Wert X zurück. Eine logische ODER-Operation unter den zwei Werten kann dann ausgeführt werden, und das Ergebnis kann in die Tabelle 1002-i an der Adresse „SRH_Verbindung" geladen werden.
Die Aktualisierung der Tabelle 1020-i kann dann ausgeführt werden, indem eine logische ODER-Operation zwischen dem Wert, der an der Adresse „SRH_Verbindung" entnommen wird, und dem Wert, der an der durch den zweiten Leitweglenkung-Kennzeichner festgelegten Adresse entnommen wird, ausgeführt wird. Das Ergebnis kann dann in die Tabelle 1020-i an der Adresse „SRH_Verbindung" geladen werden.
Das Verarbeiten der zweiten Leitweglenkung-Kennzeichner wird dann mit dem Aktualisieren aller anderen Tabellen 1002 und 1020 fortgesetzt.
Dieser Algorithmus erscheint besonders leistungsfähig, da er dem Vermittlungsagent erlaubt – indem er sich allgemein in einem Protokolltreiber des Vermittlungssystems befindet –, die verschiedenen Leitweglenkung-Tabellen des Vermittlungskerns 1130 ohne Kenntnis der inneren Topologie des Vermittlers zu aktualisieren. Die logischen ODER-Operationen erlauben es, Ausgangsanschlüsse zu einer Punkt-zu-Punkt-Konfiguration einfach hinzuzufügen, die der Vermittlungsagent nicht kennen muss.
Es sollte angemerkt werden, dass der vorher beschriebene Aktualisierungsprozess für jede neue Verbindung ausgeführt werden kann, die vom Vermittlungsagent angefordert wird. Wann immer eine neue Verbindung angefordert wird, kann die Aktualisierung der Leitweglenkung-Tabellen 1002 und 1020 mit einer einfachen Übertragung einer Befehlszelle des Vermittlungsagenten über den normalen Datenpfad mit einem einfachen Verbindungskabel leicht erreicht werden.
Unten sind die funktionellen Operationen beschrieben, die am Löschprozess eines Kennzeichners in einer SRH-Verbindung beteiligt sind.
Das Prinzip besteht darin, nach dem jeweiligen Wert von i zu suchen, für den in der Tabelle 1020-i an der vom zugehörigen Kennzeichner festgelegten Adresse das gültige Bit eins gesetzt ist. An dieser Stelle wird der Inhalt der Tabelle 1020-i, d.h. das Bitmap, als ein Wert X gehalten. Im nächsten Schritt wird eine Leseoperation in dieser Tabelle (1020-i) an der Adresse durchgeführt, die durch den zugehörigen Wert von „SRH Verbindung" festgelegt wird, um das darin geladene Bitmap zu erhalten (das ist Y). Danach wird eine UND-Operation zwischen Y und dem inversen Wert von X ausgeführt. Das Ergebnis Z wird wieder an der Adresse gespeichert, die durch das „SRH_Verbindung"-Feld festgelegt wurde. Falls das obige Ergebnis Z von null verschieden ist (d.h., dass es immer noch einen verbleibenden Punkt-zu-Punkt-Kennzeichner auf dieser SRH-Verbindung gibt), muss das Bitmap in einem „Ein"-Zustand gehalten werden. Die Tabelle 1002-i ist nicht betroffen.
Falls jedoch der Wert von Z gleich null ist (d.h., die Löschoperation wurde am letzten Kennzeichner von „SRH_Verbindung" ausgeführt), wird das gültige Bit, das der jeweiligen verarbeiteten „SRH_Verbindung" entspricht, auf „Aus" gesetzt. Da der letzte Protokolltreiber verschwinden muss, werden darüber hinaus alle verschiedenen Tabellen 1002-i (mit i = 0 bis 15) aktualisiert werden, um den Ausgangsanschluss (entsprechend dem letzten Protokolltreiber) an der Adresse „SRH_Verbindung” zu unterdrücken. Falls das daraus sich ergebende Bitmap null ist, wird ein zusätzlicher Schritt ausgeführt werden, um das gültige Bit null zu setzen.
Ähnlich wie für den Erzeugungsprozess erscheint die die Löschoperation sehr einfach, da sie es nicht erfordert, dass der Vermittlungsagent die genauen Topologie des Vermittlungssystems kennt. Der Prozess beinhaltet sehr einfache Boolsche Operationen.
Mit Bezug auf 14 ist eine besondere Ausführungsform einer verbesserten „Protokolltreiber"-Komponente gezeigt, die gut als Schnittstelle zwischen ATM-Zellen führenden Leitungen geeignet ist. Wie in der Figur gezeigt ist, beruht der Protokolltreiber 521 auf einem Empfangsprozess-Block 910 zum Verwalten des eingehenden ATM-Stroms und zu dessen Vorbereiten für den Anschluss an das SCAL-Element 1000. Der Empfangsblock 910 hat einen Eingang, der an den 2-Byte-Bus 911 angeschlossen ist, und einen Ausgang, der an einen ähnlichen Bus angeschlossen ist, nämlich den Bus 541. Umgekehrt empfängt der Sendeprozess 950 die geleiteten Zellen vom Bus 641 und stellt die ATM-Zellen auf dem Bus 951 zur Verfügung. In dem in der Figur gezeigten Beispiel sorgt der PE für den Anschluss einer OC12/STM4-Leitung. Wie dem Fachmann bekannt ist, schließt ein solcher Anschluss die Verwendung herkömmlicher Funktionen wie Taktrückgewinnung 914, Seriell/Parallel-Umwandlung 912 und ATM-Zellensynchronisation 913 ein, um den physischen Einbit-Datenstrom auf der Leitung 921 in 16-Bit ATM-Zellen auf dem Bus 911 umzusetzen. Es sollte angemerkt werden, dass solche Funktionen allgemein bekannte Schaltungssysteme benötigen – herkömmlich in Leitungsschnittstellen verwendet – und nicht ausführlicher beschrieben werden. Umgekehrt macht es der Sendepfad nötig, dass der Sendeblock 950 ATM-Zellen auf einem 16-Bit-Bus 951 bereitstellt, die an das physische Einbit-Medium auf der Leitung 961 über einen Block 952 und eine Parallel/Seriell-Umwandlungsschaltung 953 übertragen werden. Der Block 952 stellt das Einfügen von ATM-Zellen in den Bitstrom der synchronen digitalen Hierarchie (SDH) bereit.
Mit Bezug auf 15 ist eine ähnliche Struktur gezeigt, die für den Anschluss von vier OC3-Leitungsschnittstellen über eine Menge von vier Empfangs-Leitungsschnittstellen 971–974 und vier Sende-Leitungsschnittstellen 976–979 geeignet ist. Beispielsweise umfasst die Empfangs-Leitungsschnittstelle 971 die Schaltungen 914, 912 und 913 aus 15 und die Sende-Leitungsschnittstelle 976 kann die Schaltungen 952 und 953 aus 15 umfassen. Bzgl. dem Empfangsteil werden die Ausgänge der vier Blöcke 971–974 auf der Zellenebene gemultiplext, bevor die Zellen auf dem Bus 911 erzeugt werden. Ähnlich wird der Zellenstrom, der vom Sendeblock 950 erzeugt wird, auf den Zellenebene demultiplext, sodass die vier Zellenstränge erzeugt werden, die an die zugehörige OC3-Leitungsschnittstelle gesendet werden. In einer Ausführungsform der Erfindung kann das Format der Zelle, die vom Empfänger 910 empfangen wird, drei Felder umfassen: ein erstes Einbyte-Feld, das die genaue Leitung festlegt, auf der die gegenwärtige Zelle empfangen wurde, ein zweites Feld, das einen 5-Byte-ATM-Vorsatz enthält und ein drittes Feld, das die ATM-Nutzlast enthält. Es sollte jedoch angemerkt werden, dass andere Ausführungsformen Vorteile der sogenannten Ebene2-UTOPIA-Schnittstelle nutzen können, die der ATM-Schicht die Fähigkeit zur Verfügung stellt, mehrere Leitungsschnittstellen zu steuern. Solche Techniken sind dem Fachmann wohl bekannt und werden nicht weiter beschrieben. In diesem Fall kann die vom Empfänger 910 empfangene Zelle nur die ATM-Zelle (d.h. der Vorsatz und die Nutzlast) enthalten und die Informationen, die die zugehörige Leitung festlegen, werden dem Empfänger 910 über einen getrennten Weg (nicht gezeigt) zur Verfügung gestellt.
Mit Bezug auf 16 ist eine detaillierte Struktur des Empfangsblocks 910 gezeigt. Der Block 910 beruht grundlegend auf einen Fließband-Struktur, die nacheinander elementare Operationen ausführt, um die auf dem Bus 911 erscheinende Zelle in eine Vermittlungszelle auf dem Bus 541 umzuwandeln, die vom entsprechenden PINT-Element des lokal angeschlossenen SCAL 1000 gehandhabt wird.
Der Empfänger 910, der einen Suchblock 920 umfasst, der die Zelle auf der Leitung 911 empfängt, verwendet zuerst das LI/VP/VC-Feld, um auf eine LI/VP/VC-Tabelle 924 zum Bereitstellen eines Eingangsindex zuzugreifen. Der Zugriffsmechanismus einer solchen Tabelle ist allgemein bekannt und kann vorteilhaft z.B. die Lehre aus der europäischen Patentanmeldung 9490900.0 verwenden, die IBM zuerkannt wurde ( Dokument-Nr. SZ994001 ), die eine wirksame Lösung zeigt, wenn eine große Anzahl verschiedener Adressen (z.B. 16.000) erforderlich ist. In dem bestimmten Fall, in dem das LI/VP/VC nicht in der Tabelle enthalten ist, veranlasst der Block 920 das Verwerfen der Zelle, sodass diese nicht vom verbleibenden Teil des Empfängerblocks 910 verarbeitet wird. In dem Fall, dass dem jeweiligen LI/VP/VC-Wert, der von der Zelle mitgeführt wird, ein Eingangsindex zugeordnet ist, wird der Eingang zum Zugreifen auf eine zweite Tabelle verwendet, nämlich die Empfänger-Nachschlagetabelle 922, die so eingerichtet ist, dass sie für jeden Eingangsindex eine Menge zusätzlicher Indizes enthält, die für den verbleibenden Teil der Verarbeitung durch den Empfänger benötigt wird.
Insbesondere ist die Tabelle 922 so eingerichtet, dass sie folgende Felder enthält: Ein „Verbindung"-Index, ein „Neuzusammensetzung"-Index, ein „Betriebs- und Wartungs-(Operation And Maintenance – OAM)"-Index, ein „Zellenentnahme"-Index, der „Vermittlung-Leitweglenkung-Vorsatz", der von der Vermittlungsmatrix und insbesondere vom PINT-Element und dem Vermittlungskern verwendet wird, und ein „Ausgangs"-Index, der in Verbindung mit dem Sendeblock 950 verwendet wird.
Wenn der Block 920 seine Verarbeitung beendet, wird die Zelle von einem „Überwachungs"-Block 915 verarbeitet, der die Konformität der Zelle bzgl. den Übertragungsparametern, die für die jeweilige ATM-Zellverbindung, zu der die betrachtete Zelle gehört, festgelegt wurden. Um dies zu erreichen, verwendet der Block 925 den „Verbindung"-Index, der von der Zugriffstabelle 922 zurückgegeben wird, um auf eine „Überwachungs- und Parameterzähler"-Tabelle 926 zuzugreifen, um die eingehende Zelle zu prüfen. Der Block 925 kann die Konformität der Zelle mit dem allgemeinen Zellenraten-Algorithmus (Generic Cell Rate Algorithm – GCRA) prüfen, der dem Fachmann bestens bekannt ist und von der International Telecommunication Union (ITU) empfohlen wird. Sollte eine Nichtkonformität zum GCRA-Algorithmus festgestellt werden, kann die Zelle gemäß der oben erwähnten Empfehlung verworfen werden.
Nach der vom Block 925 ausgeführten Konformitätsverarbeitung wird die Zelle vom AAL5-Block 930 empfangen, der den von der Tabelle 924 bereitgestellten „Neuzusammensetzung"-Index zu verwenden, um zu bestimmen, ob die gerade empfangene Zelle direkt zum nächsten Block 935 weitergeleitet oder gemäß dem allgemein bekannten AAL5-Format neu zusammengesetzt werden soll. Im letzteren Fall bewirkt der AAL5-Block 930, dass die in der Zelle transportierte Nutzlast in einen Puffer (nicht gezeigt) geladen wird. Es sollte angemerkt werden, dass wegen der begrenzten Speicherkapazität die Anzahl der Neuzusammensetzungs-Operationen, die gleichzeitig ausgeführt werden können, begrenzt ist.
Wenn die vollständige Meldung in diesem Speicher verfügbar ist, kann auf sie durch den Steuerprozessor zugegriffen werden, der sich innerhalb des Protokolltreibers befindet.
Falls die Zelle nicht neu zusammengesetzt wird, lässt sie der Block 930 von einem OAM-Block 935 verarbeiten. Dieser verwendet den „OAM-Ressourcen"-Index, um zu ermitteln, ob die empfangene Zelle zu einer Verbindung (festgelegt durch den VP/VC) gehört, für die eine Entscheidung über die in den 1.610 ITU-Empfehlungen erklärte Leistungsüberwachung gemacht wurde. Falls die Zelle nicht unter der OAM-Leistungsüberwachung steht, lässt der Block 935 die Zelle durch den nächsten Block 940 verarbeiten. Im umgekehrten Fall ermittelt der Block 935 jedoch, ob eine jeweilige OAM-Zelle eingefügt oder entnommen wird, abhängig von der tatsächlichen Anzahl von Teilnehmerzellen, die bereits empfangen wurden oder gemäß dem Fall gesendet wurden. Im Fall der Zelleinfügens beispielsweise ermittelt der Block 935 die Gelegenheit, eine zusätzliche OAM-Zelle (die einen bestimmten VP/VC aufweist) gemäß der tatsächlichen Anzahl der Zellen einzufügen, die zur betrachteten Verbindung gehören und die seit dem letzten Einfügen einer OAM-Zelle bereits gesendet wurden. Im Fall der Zellentnahme wird in Block 935 umgekehrt die Entnahme der CAM-Zelle ausgeführt, die empfangen wurde. Da der Empfänger-Block 910 auf einer Fließband-Einheit beruht, sollte angemerkt werden, dass der Einfügemechanismus tatsächlich am ersten leeren Zellen-Zeitschlitz innerhalb des Fließbands ausgeführt wird. Dies ist dadurch möglich, dass der Empfangsblock 910 so ausgelegt ist, dass er etwas schneller betreibbar ist als der genaue Datendurchsatz der daran angeschlossenen Leitungen, wodurch das Vorhandensein von ausreichend vielen leeren Zellen-Zeitschlitzen innerhalb des Zellstroms sichergestellt ist. Außerdem ist ein unabhängiger „Zellen-Entnahme-/Einfüge"-Block 915 für den Steuerprozessor im Empfängerblock 910 eingebaut, sodass dieser auch die Entnahme gemäß dem Inhalt des „Zellen-Entnahme"-Felds ausführen oder ggf. eine Zelle einfügen kann.
Wenn der Block 935 seinen Prozess abschließt, wird die Zelle vom „Vermittlungsvorsatz-Einfüge"-Block 940 empfangen, der den „Vermittlungs-Leitweglenkung-Vorsatz" verwendet, der beim Zugriff auf die Tabelle 922 gelesen wurde, und hängt diesen an die empfangene Zelle an, bevor sie an den VP/OI-Auslagerungsblock 945 gesendet wird. Dieser verwendet den Inhalt des „Ausgang"-Index, der innerhalb der Zelle an der Stelle der acht LSBs des VP zusätzlich zum Vorsatz-Korrekturcode-(HEC-)Feld eingefügt wird. Wie hier später ausführlicher gezeigt werden wird, wird dieser Code vom Sendeteil des Protokolltreibers zum Einrichten des letzten VP/VC verwendet, der am Ausgang des PE benötigt wird. In anderen Ausführungsformen der Erfindung kann das OI-Feld auch als ein getrenntes Feld übertragen werden, das sich an der ersten Speicherstelle der Zellen befinden kann. Es sollte angemerkt werden, dass der „Ausgang"-Index für einen spezifischen Prozess kennzeichnend ist, der an dem Ziel-Protokolltreiber beteiligt ist. Es kann daher vorkommen, dass zwei verschiedene Verbindungen denselben „Ausgang"-Index verwenden. Dies schafft die Möglichkeit, einfache Mehrpunkt-zu-Punkt-Verbindungen zu realisieren.
Von den oben beschriebenen Mechanismen empfängt das SCAL 1000 eine Vermittlungszelle auf dem Bus 541, der die in der Figur gezeigte Form annimmt. Ein wesentlicher Vorteil, der sich aus der Struktur des Empfängers 910 ergibt, rührt von der Anordnung der verschiedenen Tabellen im Speicher und der Organisation als Fließband her, die es jedem Block 920, 925, 930, 935, 940, 945 erlaubt, eine elementare Operation vor der Verarbeitung, die von dem auf dem Pfad folgenden Block gemacht wird, auszuführen. Dadurch kann sichergestellt werden, dass der gesamte Empfangsprozess in einer begrenzten Zeitspanne ausgeführt ist, was für Hochgeschwindigkeits-Leitungen unerlässlich ist.
Der Sendeteil 950 ist in 17 gezeigt. Die vom SCAL 1000 empfangene Vermittlungszelle wird in den Sendeteil eingegeben und von einem Block 960 verarbeitet, der die Unterdrückung des SRH der Zelle ausführt. Zusätzlich verwendet der Block 960 den „Ausgang"-Index, der sich innerhalb der Zelle befindet, um auf eine Sende-Nachschlagetabelle 964 zuzugreifen, die so angeordnet ist, dass sie das nachfolgende Feld bereitstellt, das dem betrachteten „Ausgang"-Index entspricht: ein „Nächster_Ausgang"-Index, der zum Ausführen von Gruppenruf-Operationen mit Bezug auf ATM-Verbindungen verwendet wird, ein „Puffer"-Index, ein „OAM-Ressourcen"-Index und ein „Neu_LI/VP/VC"-Index, der zum Neueinrichten der Zelle in den Zustand, in dem sie vom Empfänger 910 empfangen wurde, verwendet wird.
Die Zelle wird dann von einem Einlass-Steuermodul 965 verarbeitet, das den Zustand des Puffers prüft, der mit der jeweiligen Verbindung entsprechend der verarbeiteten Zelle verbunden ist. Tatsächlich ist in der bevorzugten Ausführungsform der Erfindung der Sendeblock 950 so gestaltet, dass er wenigstens 16.000 Puffer handhaben kann. Wenn der Block 965 die Zelle empfängt, wird der „Puffer"-Index zum Ermitteln, welcher Puffer zu der betrachteten Zelle gehört, und insbesondere zum Adressieren eines Speichers 966 verwendet, der einige Parameter bzgl. dieses Puffer enthält. Zu solchen Parametern kann die Anzahl der in den Puffer geladenen Zellen oder die Anzahl der Zellen gehören, die in den betrachteten Puffer wegen Überlastungsbedingungen geladen werden können. Anhand dieser Parameter kann der Block 965 entscheiden, ob die verarbeitete Zelle in den Puffer geladen wird, der zu dem entsprechenden „Puffer"-Index gehört.
In einer bevorzugten Ausführungsform der Erfindung wird ein bestimmter Mechanismus verwendet, der die momentane Anzahl der innerhalb des Puffers geladenen Zellen überwacht und diesen Wert mit einem vorgegebenen Schwellenwert vergleicht. Sollte der Wert den Schwellenwert übertreffen, kann der Block 965 entweder alle zusätzlichen Zellen zurückweisen oder in manchen eingeschränkten Fällen zusätzliche Zellen annehmen, wenn sie Prioritätsverbindungen entsprechen.
Parallel mit dem Laden der Zelle in den zugehörigen Puffer führt ein LI/VP/VC-Block 975 das Anlegen eines neuen Vorsatzes für die Zelle aus. Dies wird mit dem Unterdrücken des OI/VC der empfangenen Zelle erreicht und seinem Ersetzen durch den durch den „Neu_LI/VP/VC" bereitgestellten Inhalt. Es sollte angemerkt werden, dass diese Konstruktion das VC-Feld unverändert lassen kann, wobei in diesem Fall eine VP-Vermittlung ausgeführt wird. Im Allgemeinen kann sich das VP/VC-Feld jedoch ändern.
Zusätzlich zur Anordnung der 16.000 im Sendeblock 950 verwendeten Puffer wird ein „Puffer"-Verwaltungssystem bereitgestellt, um sicherzustellen, dass eine geordnete Liste von Puffern gepflegt wird, in die die Zellen geladen sind, wobei jede geordnete Liste einem der 16.000 Puffer entspricht. Außerdem bewirkt eine Formungs-Einheit (Shaping device) 985 eine nahtlose Ausgabe der Zellen, die in die verschiedenen Puffer geladen sind. Dies hängt besonders von der Ausgaberate ab, die jedem Puffer zugeteilt ist.
Ähnlich wie der Empfängerblock 910 wird ein OAM-Block 970 zum Einfügen oder Entnehmen von OAM-Leistungsüberwachungs-Zellen verwendet. Falls die Zelle nicht unter OAM-Leistungsüberwachung steht, wird der Block 970 nicht verwendet. Im umgekehrten Fall ermittelt der Block 970 jedoch wie oben beschrieben, ob eine bestimmte OAM-Zelle eingefügt oder entnommen werden soll, abhängig von der derzeitigen Anzahl von Teilnehmerzellen, die bereits empfangen oder dem Fall gemäß gesendet wurden.
Wie oben für den Empfängerblock 910 erwähnt wurde, nutzt die Erfindung den Vorteil aus der besonderen Anordnung der verschiedenen Tabellen, die zum Verwalten der verschiedenen Indizes verwendet werden. Dies erlaubt es, die Verwendung von großen und teuren Speichern zu vermeiden. Diese sehr leistungsfähige Organisation stellt einen Empfänger- und einen Sendeblock für einen ATM-Protokolltreiber bereit, der 600 MBit/s-Verbindungen erlaubt. Aus dem Obigen geht hervor, dass der PE zum Ausführen der VP/VC-Auslagerung mittels eines zusätzlichen Ausgangsindex verwendet wird, der in die Nutzlast der Vermittlungszelle eingebettet ist, die vom Vermittlungskern geleitet wird. Ohne dieses besondere Kennzeichen wäre es nötig, ein VP/VC-Auslagern auf der Ebene des PS-Empfängers auszuführen, was so zur Vervielfältigung der Zelle führt, bevor sie vom Vermittlungskern geleitet wird. Mit diesem sehr leistungsfähigen Mechanismus, der in dem PE der vorliegenden Erfindung verwendet wird, wird nur eine Zelle durch den Vermittlungskern geleitet – was so die Überlastung des Vermittlungskerns gering hält –, und die VO/VC-Auslagerung wird auf der Ebene des Protokolltreibers auf der Sendeseite ausgeführt, bevor die Zelle auf der Leitung übertragen wird. Auf diese Weise wird die Verwendung des „Ausgang"-Index, der vom Empfangsteil des Protokolltreibers eingeführt wurde, vorteilhaft mit der Leistungsfähigkeit des oben beschriebenen Vermittlungskerns kombiniert.

Darüber hinaus könnte der Mechanismus noch weiterverbessert werden, indem der „Ausgang"-Index für eine zweite Funktion verwendet wird, die die Möglichkeit bereitstellt, Zellen auf der Verbindung zu gruppieren. Dies wird ermöglicht durch das Kombinieren eines Gruppenruf-Puffers mit einem zusätzlichen Mechanismus, der auf der Verwendung eines besonderen Bits des „Nächster_Ausgang"-Indexfelds beruht, das über den Zugriff auf die Tabelle 964 erzeugt wird. Ein solcher Mechanismus ist besonders gut beschrieben mit Bezug auf die gleichzeitig anhängige Patentanmeldung Nr ... (Dokument FR 996011 ) mit dem Titel ... mit dem gleichen Prioritätsdatum wie die vorliegende Erfindung, demselben Zessionar zugeteilt, die hier als Bezugsschrift angegeben wird.

Tabellen Adresse SRH	1002-i	1020-0	1020-1	1020-2	1020-3	...
X'0000'	X'8000'	X'8000'	gültiges Bit aus	gültiges Bit aus	gültiges Bit aus
X'0001'	„	X'4000'	„	„	„
X'0002'	„	X'2000'	„	„	„
X'0003'	„	X'1000'	„	„	„
X'0004'	X'4000'	gültiges Bit aus	X'8000'	gültiges Bit aus	gültiges Bit aus
X'0005'	„	„	X'4000'	„	„
X'0006'	„	„	X'2000'	„	„
X'0007'	„	„	X'1000'	„	„
X'0008'	X'2000'	gültiges Bit aus	gültiges Bit aus	X'8000'	gültiges Bit aus
X'0009'	„	„	„	X'4000'	„
X'000A'	„	„	„	X'2000'	„
X'000B'	„	„	„	X'1000'	„
X'000C'	X'1000'	gültiges Bit aus	gültiges Bit aus	gültiges Bit aus	X'8000'
X'000D'	„	„	„	„	X'4000'
X'000E'	„	„	„	„	X'2000'
X'000F'	„	„	„	„	X'1000'
...	...	...	...	...	...	...
X'0100' Prozessor	X'0000'	gültiges Bit aus	gültiges Bit aus	gültiges Bit aus	gültiges Bit aus

Tabelle A

Claims

Vermittlungssystem, das Folgendes umfasst: eine Vermittlungsstruktur (1130) zum Leiten von Zellen von einer Menge von M Eingangsanschlüssen zu einer Menge von M Ausgangsanschlüssen, wobei die Zellen einen Leitweglenkung-Kennzeichner enthalten, der angibt, zu welchen der M Ausgangsanschlüsse die Zelle geleitet werden soll, eine Menge verteilter einzelner Vermittlerkern-Zugriffsschichtelemente (1000), wobei jedes Vermittlerkern-Zugriffsschichtelement über eine Datenübertragungsverbindung (1400) mit dem Eingangs- und Ausgangsanschluss der Vermittlungsstruktur (1130) Daten austauscht und den das Verbinden mit wenigstens einem Protokolladapter (Protokolltreiber 1600 bis 1900) erlaubt, wobei jedes verteilte Vermittlerkern-Zugriffsschichtelement eine Menge von PINT-Schaltungen (511 bis 514; 611 bis 614) enthält und jede PINT-Schaltung einem entsprechenden des wenigstens einen Protokolladapters (1600 bis 1900) zugeordnet ist und die PINT-Schaltung ferner Folgendes umfasst: einen Empfangsteil, der die Datenzellen vom angeschlossenen Protokolladapter (1600) empfängt, wobei der Empfangsteil wenigstens einen FIFO-Speicher (701 bis 704) zum Speichern der empfangenen Zellen enthält und wenigstens ein Zusatzbyte in jede Zelle einfügt, das für einen Leitweglenkung-Vorsatz reserviert ist und von der Vermittlungsstruktur zum Steuern des Leitweglenkung-Vorgangs innerhalb der Vermittlungsstruktur verwendet wird; einen Sendeteil, der wenigstens einen FIFO-Speicher (801 bis 804) enthält, der eine wesentlich größere Kapazität als der wenigstens eine FIFO-Speicher des Empfangsteils hat, wobei der Sendeteil alle die Zellen empfängt, die vom zugehörigen Ausgangsanschluss der Vermittlungsstruktur geleitet werden, und der Sendeteil ein Mittel (810) zum Aussondern der Zellen gemäß dem Wert des wenigstens einen Zusatzbytes enthält; ein Steuermittel zum Ausführen des Zeitmultiplexzugriffs des wenigstens einen FIFO des Empfangsteils und des Sendeteils auf die Datenübertragungsverbindung (1400, 4400) zwischen den verteilten einzelnen Vermittlerkern-Zugriffsschichtelementen (1000) und der Vermittlungsstruktur. ein Parallel/Serien-Umsetzungsmittel zum Ausführen des Umsetzens der Zellen, die von dem wenigstens einen FIFO des Empfangsteils ausgegeben werden, in wenigstens einen entsprechenden Bitstrang, der über die Datenübertragungsverbindung (1400) gesendet wird; ein Serien/Parallel-Umsetzungsmittel zum Ausführen des Umsetzens des Stroms aus Bitströmen, der vom zugehörigen Ausgangsanschluss empfangen wird, in wenigstens einen entsprechenden Bytestrang, der am Eingang des wenigstens einen FIFO (801 bis 804) des Sendeteils vorgelegt werden kann.
Vermittlungssystem nach Anspruch 1, dadurch gekennzeichnet, dass die Vermittlungsstruktur Folgendes umfasst: ein Mittel zum Ersetzen des wenigstens einen von der PINT-Schaltung eingefügten Zusatzbytes durch einen Leitweglenkung-Vorsatz, abhängig von einem vom Protokolladapter (1600) erzeugten Leitweglenkung-Kennzeichner SRH, der in der Nutzlast der geleiteten Zelle enthalten ist, bevor die Zelle durch die Vermittlerstruktur geleitet wird, ein Mittel zum Ersetzen des wenigstens einen Zusatzbyte durch einen zweiten Leitweglenkung-Vorsatz abhängig vom Wert des Leitweglenkung-Kennzeichners SRH, der in der Nutzlast der Zelle enthalten ist, die nach dem Vermitteln der Zelle und bevor die Zelle an den Sendeteil der PINT-Schaltung gesendet wird, geleitet wird.
Vermittlungssystem nach Anspruch 1, dadurch gekennzeichnet, dass der wenigstens eine Bitstrang über wenigstens ein Koaxialkabel übertragen wird.
Vermittlungssystem nach Anspruch 1, dadurch gekennzeichnet, dass der wenigstens eine Bitstrang über ein optisches Koaxialkabel übertragen wird, sodass größere Entfernungen zwischen dem Standort des wenigstens einen Vermittlerkern-Zugriffsschichtelements und der Vermittlungsstruktur möglich sind.
Vermittlungssystem nach Anspruch 1, dadurch gekennzeichnet, dass jeder Eingangsanschluss und jeder Ausgangsanschluss vier gleichzeitige Bytes empfangen und erzeugen können, sodass die Datenübertragungsverbindung (1400) aus vier parallelen Bitströmen besteht, wobei jeder Strom einem der vier von der Vermittlungsstruktur verarbeiteten Bytes entspricht und das wenigstens eine Zusatzbyte im ersten der von den vier Byteströmen gebildeten Datenströme vorliegt; und dadurch gekennzeichnet, dass jede PINT-Schaltung Folgendes beinhaltet: einen Empfangsteil, der vier unterschiedliche FIFO-Speicher (701 bis 704) enthält, die jeweils nacheinander ein Byte der vom Protokolladapter (1600 bis 1900) eingehenden Zellen empfangen, und wobei der erste FIFO-Speicher am ersten Standort das wenigstens eine Zusatzbyte empfängt, das für den Leitweglenkung-Vorsatz reserviert ist; und einen Sendeteil, der vier unterschiedliche FIFO-Speicher (801 bis 804) umfasst, die jeweils nacheinander ein Byte der vom zugehörigen geleiteten Anschluss eingehenden Zellen empfangen, ein Mittel (810) zum Aussondern der empfangenen Zelle, wenn der Wert des wenigstens einen Zusatzbyte nicht dem jeweiligen Protokolladapter entspricht, der der PINT-Schaltung zugehört, und zum Unterdrücken des wenigstens einen Zusatzbyte, das eingefügt wurde.
Vermittlungssystem nach Anspruch 5, dadurch gekennzeichnet, dass es vier einzelne Vermittlungsmodule enthält, die den Leitweglenkung-Vorgang an jedem Eingangsanschluss gleichzeitig ausführen, wobei das System ferner ein Mittel (1000, 5000) zum Ausführen einer Zellteilung der empfangenen Zelle enthalten, sodass ein erstes Vermittlungsmodul den ersten Teil der geteilten Zelle mit dem Leitweglenkung-Vorsatz empfängt, ein zweites Vermittlungsmodul den zweiten Teil der geteilten Zelle empfängt, ein drittes Vermittlungsmodul den dritten Teil der geteilten Zelle empfängt und ein viertes Vermittlungsmodul den vierten Teil der geteilten Zelle empfängt, sodass die vier unterschiedlichen Zellteile gleichzeitig geleitet werden.
Vermittlungssystem nach Anspruch 6, dadurch gekennzeichnet, dass jedes Vermittlerkern-Zugriffsschichtelement (1000) mit der Vermittlungsstruktur über vier unterschiedliche Verbindungen für serielle Datenübertragungen über eine koaxiale oder eine Lichtwellenkabelleitung Daten austauscht.