DE69736269D1 - Verfahren und Einrichtung für dynamische Abschlusslogik von Datenbus - Google Patents

Verfahren und Einrichtung für dynamische Abschlusslogik von Datenbus

Info

Publication number
DE69736269D1
DE69736269D1 DE69736269T DE69736269T DE69736269D1 DE 69736269 D1 DE69736269 D1 DE 69736269D1 DE 69736269 T DE69736269 T DE 69736269T DE 69736269 T DE69736269 T DE 69736269T DE 69736269 D1 DE69736269 D1 DE 69736269D1
Authority
DE
Germany
Prior art keywords
data bus
termination logic
dynamic termination
dynamic
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69736269T
Other languages
German (de)
English (en)
Inventor
Leo Yuan
Chaim Amir
Derek Shuntao Tsai
Drew George Doblar
Jonathan Eric Starr
Trung Thanh Nguyen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sun Microsystems Inc
Original Assignee
Sun Microsystems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Microsystems Inc filed Critical Sun Microsystems Inc
Application granted granted Critical
Publication of DE69736269D1 publication Critical patent/DE69736269D1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Communication Control (AREA)
DE69736269T 1996-12-11 1997-12-09 Verfahren und Einrichtung für dynamische Abschlusslogik von Datenbus Expired - Lifetime DE69736269D1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/763,687 US6239619B1 (en) 1996-12-11 1996-12-11 Method and apparatus for dynamic termination logic of data buses

Publications (1)

Publication Number Publication Date
DE69736269D1 true DE69736269D1 (de) 2006-08-17

Family

ID=25068532

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69736269T Expired - Lifetime DE69736269D1 (de) 1996-12-11 1997-12-09 Verfahren und Einrichtung für dynamische Abschlusslogik von Datenbus

Country Status (4)

Country Link
US (1) US6239619B1 (https=)
EP (1) EP0848333B1 (https=)
JP (1) JP4046822B2 (https=)
DE (1) DE69736269D1 (https=)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6219812B1 (en) * 1998-06-11 2001-04-17 Sun Microsystems, Inc. Apparatus and method for interfacing boundary-scan circuitry with DTL output drivers
US6191663B1 (en) 1998-12-22 2001-02-20 Intel Corporation Echo reduction on bit-serial, multi-drop bus
US6777975B1 (en) 1999-11-30 2004-08-17 Intel Corporation Input-output bus interface to bridge different process technologies
US6417688B1 (en) * 1999-12-31 2002-07-09 Intel Corporation Method and apparatus for implementing a highly robust, fast, and economical five load bus topology based on bit mirroring and a well terminated transmission environment
US6519664B1 (en) 2000-03-30 2003-02-11 Intel Corporation Parallel terminated bus system
US6512393B1 (en) * 2000-11-15 2003-01-28 California Micro Devices, Inc. Method and apparatus for non-linear termination of a transmission line
JP3808026B2 (ja) * 2002-10-23 2006-08-09 株式会社ルネサステクノロジ 半導体装置
KR100863536B1 (ko) * 2007-11-02 2008-10-15 주식회사 하이닉스반도체 온 다이 터미네이션 제어회로 및 그 제어방법
KR101796116B1 (ko) 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
CN118890235B (zh) * 2024-08-28 2025-07-29 北京星河动力装备科技有限公司 通信组件、通信系统以及运载火箭

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960006286B1 (ko) * 1987-02-25 1996-05-13 가부시기가이샤 히다찌세이사꾸쇼 출력 회로
US4859877A (en) * 1988-01-04 1989-08-22 Gte Laboratories Incorporated Bidirectional digital signal transmission system
JP2880737B2 (ja) 1989-09-29 1999-04-12 株式会社東芝 平行バス終端装置
US5165046A (en) 1989-11-06 1992-11-17 Micron Technology, Inc. High speed CMOS driver circuit
JP2583684B2 (ja) * 1990-11-06 1997-02-19 三菱電機株式会社 プルダウン抵抗コントロール入力回路及び出力回路
US5311081A (en) 1992-04-01 1994-05-10 Digital Equipment Corporation Data bus using open drain drivers and differential receivers together with distributed termination impedances
US5347177A (en) * 1993-01-14 1994-09-13 Lipp Robert J System for interconnecting VLSI circuits with transmission line characteristics
US5463326A (en) * 1993-04-13 1995-10-31 Hewlett-Packard Company Output drivers in high frequency circuits
JP3189546B2 (ja) * 1993-12-28 2001-07-16 株式会社日立製作所 送受信回路
US5621677A (en) * 1994-04-29 1997-04-15 Cypress Semiconductor Corp. Method and apparatus for precharging match output in a cascaded content addressable memory system
US5530377A (en) * 1995-07-05 1996-06-25 International Business Machines Corporation Method and apparatus for active termination of a line driver/receiver
US5760601A (en) * 1996-08-26 1998-06-02 International Business Machines Corporation Transmission line driver circuit for matching transmission line characteristic impedance

Also Published As

Publication number Publication date
JPH10294771A (ja) 1998-11-04
JP4046822B2 (ja) 2008-02-13
EP0848333B1 (en) 2006-07-05
EP0848333A2 (en) 1998-06-17
EP0848333A3 (en) 2000-08-16
US6239619B1 (en) 2001-05-29

Similar Documents

Publication Publication Date Title
DE69737709D1 (de) Verfahren und Vorrichtung für Informationsverarbeitung und Speicherzuordnungsanordnung
DE69804708D1 (de) Verfahren und Gerät für Grössenoptimierung von Speichereinheiten
DE69727328D1 (de) System für Raumklangeffekt und Verfahren dafür
DE69833899D1 (de) Dynamische Datenübertragungsvorrichtung und Verfahren
DE69531012D1 (de) Datenübertragungssystem und Verfahren
DE69606021D1 (de) Verfahren und/oder vorrichtungen für den zugriff auf informationen
DE69734658D1 (de) Verfahren und system für virtuelle kinematographie
DE69516374D1 (de) Datenverarbeitungssystem und Verfahren dafür
DE69635834D1 (de) Hochgeschwindigkeitsdatennetz- System und Verfahren
DE69720766D1 (de) Verfahren und gerät für bessere übertragung von nachrichtenmeldungen
DE69622253D1 (de) System und verfahren für on-line- und echzeit-datenmigration
DE69629084D1 (de) Verfahren und gerät für textobjektverwaltung
DE69532445D1 (de) System und verfahren zur verbesserung von graphischen merkmalen von markierungsgeräten
DE69736973D1 (de) Informationsverarbeitungssystem und Verfahren dafür
DE69621608D1 (de) Vorrichtung und verfahren für kapillarelektrophorese
DE69737757D1 (de) System und Verfahren zur Speicher-Emulation
DE69622878D1 (de) Verfahren und anlage zur anwendung von wiedergabebesonderheiten für komprimierte videodaten
DE69524104D1 (de) Verfahren und gerät für einen lokalen rechnernetzzugang
DE69738515D1 (de) Vorrichtung und verfahren für hybride kompression von rasterdaten
DE59603925D1 (de) Verfahren und einrichtung zur ermittlung von dynamischen verkehrsinformationen
DE69631749D1 (de) Speichergerät und Verfahren zur gemeinsamen Benutzung von Daten
DE69723439D1 (de) Display und verfahren für digitaloszilloskop
DE69720710D1 (de) Verfahren und vorrichtung für raum- und zeitdekorrelation von interferenzen
DE69523009D1 (de) Schaltungsstruktur und Verfahren zur Belastungsprüfung von Bitleitungen
DE69729943D1 (de) Schaltung und verfahren für zeitmultiplex-vielfachzugriffsystem

Legal Events

Date Code Title Description
8332 No legal effect for de