DE69433718T2 - Herstellungsverfahren für eine Halbleitereinheit, wobei Höcker zum Bonden von zwei Bauelementen verwendet werden - Google Patents

Herstellungsverfahren für eine Halbleitereinheit, wobei Höcker zum Bonden von zwei Bauelementen verwendet werden Download PDF

Info

Publication number
DE69433718T2
DE69433718T2 DE69433718T DE69433718T DE69433718T2 DE 69433718 T2 DE69433718 T2 DE 69433718T2 DE 69433718 T DE69433718 T DE 69433718T DE 69433718 T DE69433718 T DE 69433718T DE 69433718 T2 DE69433718 T2 DE 69433718T2
Authority
DE
Germany
Prior art keywords
bumps
components
substrate
distance
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69433718T
Other languages
English (en)
Other versions
DE69433718D1 (de
Inventor
Kazuaki Kawasaki-shi Karasawa
Teru Kawasaki-shi Nakanishi
Kaoru Kawasaki-shi Hashimoto
Toshihiro Kawasaki-shi Sakamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of DE69433718D1 publication Critical patent/DE69433718D1/de
Application granted granted Critical
Publication of DE69433718T2 publication Critical patent/DE69433718T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

  • Die vorliegende Erfindung betrifft einen Prozeß zum Herstellen einer Halbleitereinheit unter Verwendung einer Flip-Chip-Funktion.
  • In letzter Zeit ist die Hochgeschwindigkeitsoperation von Halbleitereinheiten verlangt worden. Daher ist nicht nur eine Hochgeschwindigkeitsoperation von Halbleitervorrichtungen selbst erforderlich, sondern auch eine Verkürzung von Schaltungslängen zwischen den Halbleitervorrichtungen. Zu diesem Zweck müssen Halbleitervorrichtungen miniaturisiert werden und Kontaktierungsteilungen schmaler werden. Die Verkürzung der gesamten Schaltungslänge kann erreicht werden, indem elektronische Vorrichtungen unter Einsatz von Chipträgern ohne Anschlußstifte (lead-less chip carriers: LCC) und des Flip-Chip-Bondens auf Substrate gelötet werden.
  • Um solch eine elektronische Vorrichtung wie eine Halbleitervorrichtung auf einem Substrat zu befestigen, werden Löt-Bondhügel wenigstens auf einem ersten Gegenstand von der elektronischen Vorrichtung und dem Substrat gebildet. Dann wird der erste Gegenstand auf dem zweiten Gegenstand von der elektronischen Vorrichtung und dem Substrat so positioniert, daß die so gebildeten Bondhügel auf die entsprechenden Elektroden treffen, die auf dem zweiten Gegenstand vorgesehen sind. Danach werden die Bondhügel aufgeschmolzen, so daß sich die Bondhügel mit der elektronischen Vorrichtung auf dem Substrat verbinden. In diesem Fall wird ein Flußmittel verwendet.
  • Das Flußmittel dient dazu, die räumliche Beziehung zwischen der elektronischen Vorrichtung und dem Substrat dadurch provisorisch beizubehalten, daß es zwischen den Bondhügeln und dem zweiten Gegenstand von der elektronischen Vorrichtung und dem Substrat liegt. Das Flußmittel dient ferner dazu, ausreichende Nässebedingungen zwischen den Löt-Bondhügeln und den entsprechenden Elektroden vorzusehen.
  • Das Flußmittel kann jedoch Probleme verursachen, wie unten beschrieben. Das Flußmittel wird durch Säuberung entfernt, nachdem das Bonden vollendet ist. Falls nach der Säuberung ein Flußmittelrückstand verbleibt, können die darin enthaltenen aktiven Bestandteile eine Korrosion bewirken. Weiterhin kann die Toxizität des Flußmittels die Umwelt verschmutzen, falls der flüssige Abfall, der bei der Säuberung entsteht, wegläuft.
  • Zusätzlich kann die Entfernung des Flußmittels schwierig werden, falls die Abstände zwischen den Komponenten oder Halbleitervorrichtungen und den Substraten klein gebildet sind, um die gesamte Schaltungslänge zu verkürzen. Falls im besonderen das Flip-Chip-Bonden auf das Lötbonden angewendet wird, ist das Entfernen des Flußmittels schwierig, da der Abstand zwischen der Halbleitervorrichtung und dem Substrat, die zusammen zu verbinden sind, kurz ist, und auch das Prüfen der Effektivität der Flußmittelentfernung ist schwierig.
  • Andererseits kann ein Weglassen der Flußmittelanwendung beim Lötbonden zu einer schlechten Kontaktierung auf Grund von unzureichenden Nässebedingungen zwischen den Bondhügeln und den Elektroden führen. Auch können Versetzungspositionierungsfehler zwischen der elektronischen Vorrichtung und dem Substrat während der Periode zwischen dem Anfangspositionierungsprozeß und dem eigentlichen Prozeß des Lötbondens auftreten.
  • Um ausreichende Nässebedingungen zwischen der elektronischen Vorrichtung und dem Substrat zu erreichen, ohne ein Flußmittel bei dem Lötverbindungsprozeß zu verwenden, können zum Beispiel die folgenden Verfahren eingesetzt werden: Vor dem Lötverbindungsprozeß werden Oxid und Hydroxid von den Bondhügeln unter Einsatz eines Flußmittels, des Trockenätzens oder dergleichen entfernt; und dann erfolgt die Lötverbindung in einer Inertatmosphäre. (Siehe japanische offengelegte Patentanmeldung Nr. 62-71908, japanische offengelegte Patentanmeldung Nr. 62-276518, japanische offengelegte Patentanmeldung Nr. 2-303676, japanische offengelegte Patentanmeldung Nr. 3-138941, japanische offengelegte Patentanmeldung Nr. 3-138942 und japanische offengelegte Patentanmeldung Nr. 3-171643.)
  • Da jedoch kein Mittel (z. B. Flußmittel) verwendet wird, um die elektronische Vorrichtung auf dem Substrat provisorisch zu fixieren, können die obenerwähnten Positionierungsfehler auftreten. Ferner wird eine große Einrichtung zum Entfernen von Oxidfilmen, die sich auf den Oberflächen der Löt-Bondhügel gebildet haben, durch das Trockenätzverfahren benötigt.
  • Um die Positionierungsfehler ohne Flußmittelverwendung zu vermeiden, können ein Thermokompressionsverfahren und ein Fixierverfahren zum Einsatz kommen, bei denen ein Weichmetall oder dergleichen verwendet wird. (Siehe japanische offengelegte Patentanmeldung Nr. 59-072795, japanische offengelegte Patentanmeldung Nr. 62-245640, japanische offengelegte Patentanmeldung Nr. 1-192126, japanische offengelegte Patentanmeldung Nr. 2-232946, japanische offengelegte Patentanmeldung Nr. 3-71649, japanische offengelegte Patentanmeldung Nr. 3-171643 und japanische offengelegte Patentanmeldung Nr. 3-217024.)
  • Das provisorische Fixieren der elektronischen Vorrichtung und des Substrates kann jedoch die folgenden Probleme enthalten. Falls sich die Höhen der Löt-Bondhügel, die auf dem ersten Gegenstand von der elektronischen Vorrichtung und dem Substrat gebildet sind, voneinander unterscheiden, kann es passieren, daß einige Bondhügel die entsprechenden Elek troden nicht kontaktieren, nachdem der provisorische Fixierprozeß ausgeführt worden ist. Falls ferner die Höhen der Bondhügel, die vor dem Prozeß des Bondens gemessen werden, kleiner als der Abstand zwischen der elektronischen Vorrichtung und dem Substrat sind, der nach dem Prozeß des Lötbondens gemessen wird, kann ein Problem bei dem Prozeß des Lötbondens vorhanden gewesen sein. Daher ist die Inspektionsarbeit zum Herausfinden der Probleme, die sowohl bei dem provisorischen Fixierprozeß als auch bei dem Lötverbindungsprozeß auftreten, schwierig. Somit kann die Zuverlässigkeit der resultierenden Halbleitereinheit gemindert werden.
  • EP-A-463297, US-A-5125560, EP-A-147576 und JP-A-57056937 offenbaren auch Verfahren zum Verbinden einer elektronischen Vorrichtung mit einem Substrat.
  • Eine Aufgabe der vorliegenden Erfindung ist das Vorsehen eines Halbleitereinheit-Herstellungsprozesses, der eine Verbesserung der Zuverlässigkeit der resultierenden Halbleitereinheit ermöglicht, selbst wenn sich die Bondhügelhöhen, die vor dem provisorischen Fixierprozeß gemessen werden, unterscheiden.
  • Gemäß der vorliegenden Erfindung ist ein Halbleitereinheit-Herstellungsprozeß nach Anspruch 1 vorgesehen.
  • Eine Ausführungsform eines Herstellungsprozesses gemäß der vorliegenden Erfindung enthält die in 1 gezeigten Schritte.
  • In 1 wird bei Schritt S1 (der Ausdruck "Schritt" wird im folgenden weggelassen) die vorbestimmte Anzahl von Bondhügeln auf wenigstens einem ersten Gegenstand von der elektronischen Vorrichtung und dem Substrat gebildet. Bei S2 wird der Oxidfilm auf den Oberflächen der so gebildeten Bondhügel entfernt. Bei S3 werden die Höhen von allen Bondhügeln gemessen. Bei S4 wird die elektronische Vorrichtung auf dem Substrat unter Verwendung eines Preßfixierverfahrens provisorisch fixiert, wobei der Abstand zwischen ihnen von dem Resultat der bei S2 ausgeführten Höhenmessung abhängt. Bei S5 wird dann ein Aufschmelzen der Bondhügel in einer vorbestimmten Atmosphäre mit dem obigen Abstand bewirkt, so daß die elektronische Vorrichtung auf dem Substrat permanent fixiert wird und mit ihm verbunden ist.
  • Die Ausführung von S3 und die Anwendung des Resultates von S3 auf wenigstens einen von S4 und S5 kann eine problematische Kontaktierung auf Grund dessen verhindern, daß das Auftreten der Höhendifferenz zwischen den Bondhügeln, die vor dem provisorischen Fixierprozeß erscheint, verhindert werden kann. Daher kann ein zuverlässiges Resultat des Lötbondens erreicht werden. Da des weiteren eine Preßfixierung zum provisorischen Fixieren anstelle der Flußmittelanwendung zum Einsatz kommt, können die oben beschriebenen Probleme auf Grund des Flußmittelrückstandes eliminiert werden. Daher kann die Zuverlässigkeit der relevanten Kontaktierung verbessert werden und auch das obenerwähnte Umweltproblem eliminiert werden.
  • Zum besseren Verstehen der Erfindung und um zu zeigen, wie dieselbe verwirklicht werden kann, wird als Beispiel nun Bezug auf die beiliegenden Zeichnungen genommen, in denen:
  • 1 einen Basisprozeß der vorliegenden Erfindung zeigt;
  • 2A–2D Herstellungsprozeßdiagramme in einer ersten Ausführungsform der vorliegenden Erfindung zeigen;
  • 3A–3E Herstellungsprozeßdiagramme der Bondhügelbildung und Oxidfilmentfernungsschritte sowohl in der ersten als auch in der zweiten Ausführungsform der vorliegenden Erfindung zeigen;
  • 4 eine Meßeinrichtung der Bondhügelhöhe zeigt, die für einen Meßschritt der Bondhügelhöhe sowohl in der ersten als auch in der zweiten Ausführungsform der vorliegenden Erfindung zu verwenden ist;
  • 5 eine Halbleitereinheit, bei der ein Flip-Chip-Bonden zum Einsatz kommt, gemäß der ersten als auch der zweiten Ausführungsform der vorliegenden Erfindung zeigt; und
  • 6A–6D Herstellungsprozeßdiagramme in der zweiten Ausführungsform der vorliegenden Erfindung zeigen.
  • Unter Bezugnahme auf 2A–2D wird eine erste Ausführungsform des Prozesses der vorliegenden Erfindung beschrieben. In 2A enthält ein Halbleiterchip 11 einer elektronischen Vorrichtung eine vorbestimmte Anzahl von Elektrodenkissen 12, welche vorbestimmte Anzahl von der Funktion abhängt, die durch die Halbleitereinheit vorzusehen ist. Auf jedem der Elektrodenkissen 12 wird unter Einsatz einer Plattierungstechnik ein Bondhügel 13 zum Beispiel aus Sn-95Pb-Lot gebildet.
  • Dann werden Oxidfilme (die Oxid und Hydroxid umfassen können), die auf den Oberflächen der so gebildeten Bondhügel 13 entstanden sind, entfernt.
  • Unter Bezugnahme auf 3A–3E werden nun die obigen Bondhügelbildungs- und Oxidfilmentfernungsschritte von 2A eingehender beschrieben. Wie in 3A gezeigt, wird ein Resist 14 durch eine Photolithographietechnik auf dem Halbleiterchip 11 aufgebracht, wobei die Elektrodenkissen 12 unbedeckt bleiben müssen. Dann wird das obengenannte Sn-95Pb-Lot auf den exponierten Kissen 12 unter Einsatz einer Plattierungstechnik abgeschieden, so daß die Bondhügel 13a gebildet werden.
  • Danach wird das Resist 14 entfernt, wie in 3B gezeigt, wodurch die Bondhügel 13a zurückbleiben. Ein Film 15 aus Oxid oder Hydroxid wird auf den Oberflächen der Bondhügel 13a zwangsläufig gebildet.
  • Ein Flußmittel 16 wird auf den Halbleiterchip 11 und die Bondhügel 13a angewendet, wie in 3C gezeigt, die dann in einer nichtoxidierenden Atmosphäre auf 350°C erhitzt werden. Als Resultat schmelzen die Bondhügel 13a, wie in 3D gezeigt, um kugelförmige Bondhügel 13 zu bilden, und der Oxidfilm 15 wird in dem Flußmittel 16 aufgelöst.
  • Das Resultat wird dann zum Beispiel mit Triclene (Trichlorethylen) gereinigt, wobei die Oxidfilme 15 entfernt werden und die kugelförmigen Bondhügel 13 exponiert werden, wie in 3E gezeigt. Beispiele für die tatsächlichen Maße und die Anzahl der Bondhügel 13 sind wie folgt: Jede Seite des Halbleiterchips ist länger als 10 Millimeter, der Durchmesser von jedem Bondhügel 13 beträgt 10 μm, und die Anzahl der gebildeten Bondhügel 13 beläuft sich auf mehrere tausend auf jedem Halbleiterchip.
  • Bei dem Bondhügelbildungsschritt kann bei der oben beschriebenen ersten Ausführungsform der vorliegenden Erfindung auch eine Abscheidungstechnik oder eine andere Technik anstelle der Plattierungstechnik zum Einsatz kommen.
  • Der nächste Schritt dient zum Messen der Höhen H der Bondhügel 13 durch Laserstrahlen und das Triangulationsprinzip, wie es unten unter Bezugnahme auf 4 beschrieben ist. Die Meßeinrichtung der Bondhügelhöhe 21, die in 4 gezeigt ist, ist ein Beispiel für die Einrichtung, die bei dem obigen Meßschritt der Bondhügelhöhe verwendet werden kann.
  • Der Halbleiterchip 11, auf dem die Bondhügel 13 gebildet worden sind, wird auf einer um zwei Achsen beweglichen Bühne 22 angeordnet. Eine Laserdiode (LD) 23 bestrahlt die Bondhügel 13 mit Laserstrahlen 14. Die Laserstrahlen, die von den Bondhügeln 13 reflektiert werden, werden durch eine Bilderzeugungslinse 24 auf einen Detektor 25 gerichtet. Gemäß der Ausgabe des Detektors 25 berechnet ein Höhenberechner 26 die Höhe des relevanten Bondhügels 13, und das Berechnungsresultat wird in einem Informationsprozessor 27 gespeichert. Nachdem ein Bondhügel 13 gemessen worden ist, betätigt der Informationsprozessor 27 die um zwei Achsen bewegliche Bühne 22 (die eine Hauptscanbühne 22a und eine Subscanbühne 22b enthält) durch einen Bühnencontroller 28, so daß die Einrichtung 21 die Höhen der aufeinanderfolgenden Bondhügel 13 sukzessive messen kann.
  • Die durch den Höhenberechner 26 ausgeführte Höhenberechnung basiert auf dem allgemein verwendeten Triangulationsprinzip. Das heißt, der Höhenberechner 26 verwendet die Signale A und B, die von dem Detektor 25, der zum Beispiel aus einer Photodiode gebildet ist, auf Grund der durch ihn empfangenen Lichtstrahlen ausgegeben werden, die Vergrößerung der Bilderzeugungslinse 24 und Einstrahlungswinkel der Laserstrahlen 14. Der Detektor 25 hat die Eigenschaft, daß jedes der Ausgangssignale A und B einen Abstandswert angibt (zum Beispiel elektrischer Strom), der zu dem Abstand zwischen der Position, an der der Lichtstrahl auf den Detektor 25 gegenwärtig einfällt, und dessen Ende umgekehrt proportional ist. Das Verhältnis zwischen den Abstandswerten der Signale A und B führt zu der obigen Lichtstrahl-Einfallposition auf dem Detektor. Der Höhenberechner 26 berechnet daher die Lichtstrahl-Einfallpositionen, die dann zum Berechnen der Höhe H des Bondhügels 13 durch das Triangulationsprinzip verwendet werden. Es wird angenommen, daß die Bondhügelhöhen H beispielsweise zwischen 95 μm und 115 μm verteilt sind.
  • Unter erneuter Bezugnahme auf den allgemeinen Prozeß, der in 2A–2D gezeigt ist, hat in 2C ein Schaltungssubstrat 17, mit dem der Halbleiterchip 11 zu verbinden ist, Elektroden 18 (zum Beispiel aus Au), die zuvor auf ihm gebildet wurden und die den Bondhügeln 13 auf dem Chip 11 entsprechen. Daher bewirkt das korrekte Positionieren des Chips 11 auf dem Substrat 17, daß die Bondhügel 13 auf die Elektroden 18 treffen. Dann wird ein Preßmechanismus 19 angewendet, um den Chip 11 mit einer Kraft von zum Beispiel 3 kgf nach unten zu pressen, um dadurch den Chip 11 provisorisch auf dem Substrat 17 zu fixieren. Diese Preßoperation wird ausgeführt, um zu einer Bondhügelhöhe (Raum zwischen Chip und Substrat, wie in 2D gezeigt) L1 von 90 μm in dem oben angenommenen Fall zu führen, bei dem die Bondhügelhöhen H zwischen 95 μm und 115 μm verteilt sind. Dieser Schritt zum provisorischen Fixieren unter Einsatz des Preßfixierverfahrens wird vorzugsweise 3 Minuten lang bei einer Umgebungstemperatur von 250°C ausgeführt.
  • Bei dem tatsächlichen Experiment, das gemäß der obigen Prozedur ausgeführt wurde, wies die resultierende provisorische Chip- und Substratbaugruppe keine Positionierungsfehler auf, obwohl die Baugruppe zu einer Position befördert wurde, wo der unten beschriebene Schritt des Lötbondens an ihr ausgeführt wurde.
  • Bei dem Schritt des Lötbondens wird die Baugruppe zum Beispiel 10 Minuten lang auf eine Umgebungstemperatur von 400°C in einer N2(80%) + H2(20%)-Atmosphäre ohne Verwendung von Flußmittel erhitzt (2D). Als Resultat schmelzen die Bondhügel 13, so daß der Halbleiterchip 11 mit dem Schaltungssubstrat 17 mit dem Zwischenraum (Abstand) L1 = 90 μm verbunden wird (Flip-Chip-Bonden).
  • Unter Bezugnahme auf 5 wird nun die flip-chip-gebondete Halbleitereinheit beschrieben. Der Zustand der Einheit, der in 5 nicht gezeigt ist, ist im wesentlichen mit dem in 2D gezeigten identisch, aber 5 zeigt eine perspektivische Ansicht der Einheit. Als Beispiel sind fünf Halbleiterchips 11 in der Art des Flip-Chip-Bon dens mittels der Bondhügel 13 auf das Schaltungssubstrat 17 gebondet.
  • Auch wenn sich die Höhen der Bondhügel des Chips 11 voneinander unterscheiden, bevor die Chips auf dem Substrat 17 provisorisch fixiert werden, können alle freien Enden der Bondhügel mit den entsprechenden Elektroden 18 auf dem Schaltungssubstrat 17 in Kontakt gelangen. Dieser Kontaktzustand kann durch den Schritt zum provisorischen Fixieren (unter Verwendung des Preßfixierverfahrens) erreicht werden, durch den die Bondhügelhöhen kleiner als vor Ausführung des Schrittes werden. Als Resultat kann ein sicheres Bonden erreicht werden. Ferner sieht das Entfernen der Oxidfilme 15 von den Oberflächen der Bondhügel 13 (13a), wie oben beschrieben, ausreichende Nässebedingungen zwischen den freien Enden der Bondhügel und den Elektroden 18 vor, so daß sie ohne Verwendung von Flußmittel zusammengebondet werden können, so daß ein korrektes Bonden erreicht werden kann. Demzufolge kann eine zuverlässige Halbleitereinheit erhalten werden.
  • Unter Bezugnahme auf 6A–6D wird nun eine zweite Ausführungsform des Prozesses der vorliegenden Erfindung beschrieben. Die Schritte, die 6A und 6B zugeordnet sind, sind denen von 2A bzw. 2B ähnlich, und die Konstruktion des Schaltungssubstrates 17, auf dem die Elektroden 18 vorgesehen sind, ist jener ähnlich, die bei dem Prozeß von 2A–2D verwendet wird. Daher wird die Beschreibung davon weggelassen.
  • Falls In-Lot anstelle des obenerwähnten Sn-95Pb-Lotes zum Bilden der Bondhügel 13 verwendet wird, sind die Höhen der Bondhügel 13 zum Beispiel zwischen 50 μm und 70 μm verteilt, wenn unter Verwendung von solch einer Technik und Meßeinrichtung wie der oben beschriebenen gemessen wird.
  • In 6C werden die Bondhügel 13, die auf den Elektrodenkissen 12 gebildet sind, mit den entsprechenden Elektroden 18, die auf dem Schaltungssubstrat 17 vorbereitet sind, in Entsprechung gebracht, indem der Chip 11 und das Substrat 17 bezüglich einander korrekt positioniert werden. Dann werden die freien Enden der Bondhügel bei normaler Umgebungstemperatur auf den Elektroden 18 preßfixiert, wobei die Viskosität von In in den Bondhügeln 13 genutzt wird. Das Preßfixieren wird so ausgeführt, daß der resultierende Abstand L0, der in 6C gezeigt ist, zwischen dem Chip 11 und dem Substrat 17 60 μm in dem Fall mißt, wenn die zuvor gemessenen Bondhügelhöhen zwischen 50 μm und 70 μm verteilt sind. Bei dem tatsächlichen Experiment, das gemäß der obigen Prozedur ausgeführt wurde, wies die resultierende provisorische Chip- und Substratbaugruppe keine Positionierungsfehler auf, obwohl die Baugruppe zu einer Position befördert wurde, wo der anschließende Schritt des Lötbondens an ihr ausgeführt wurde.
  • Bei dem Schritt des Lötbondens wird die Baugruppe 10 Minuten lang auf eine Umgebungstemperatur von 260°C in einer N2(80%) + H2(20%)-Atmosphäre erhitzt, während der Preßmechanismus 19 mit 20 gf auf den Chip 11 nach unten wirkt, wie in 6D gezeigt. Als Resultat schmelzen die Bondhügel 13, so daß der Halbleiterchip 11 in einer Art des Lötbondens mit dem Schaltungssubstrat 17 mit dem Zwischenraum L1 = 40 μm verbunden wird. Als Resultat sollten alle freien Enden der Bondhügel 13 mit den entsprechenden Elektroden 18 fest verbunden sein, ohne daß eine schlechte Kontaktierung auftritt.
  • Selbst wenn sich die Höhen der Bondhügel der Chips 11 voneinander unterscheiden, bevor die Chips auf dem Substrat 17 provisorisch fixiert werden, können daher alle freien Enden der Bondhügel mit den entsprechenden Elektroden 18 auf dem Schaltungssubstrat 17 in Kontakt gelangen. Dieser Kontaktzustand kann durch den Schritt des Lötbondens (unter der Steuerung durch den Preßmechanismus) erreicht werden, wodurch die Bondhügelhöhen kleiner als vor Ausführung des Schrittes gemacht werden. Als Resultat kann ein sicheres Bonden erreicht werden. Demzufolge kann eine zuverlässige Halbleitereinheit erhalten werden.
  • Der oben beschriebene Oxidfilmentfernungsschritt ist nicht auf die Verwendung von Flußmittel begrenzt, wie es in den obigen Ausführungsformen beschrieben wurde. Es können auch andere Verfahren unter Verwendung des Ionenätzens oder dergleichen zum Einsatz kommen. Ferner ist der Bondhügelbildungsschritt nicht auf die Verwendung von Sn-95Pb- oder In-Lot für die Bondhügel 13 begrenzt, wie es in den obigen Ausführungsformen beschrieben wurde. Es können auch andere Verfahren angewendet werden, bei denen Legierungen verwendet werden, die In, Pb, Sn, Bi, Ag, G oder dergleichen enthalten.
  • Weiterhin kann der Schritt zum provisorischen Fixieren ferner das Bilden von Blindelektrodenkissen und Bondhügeln auf dem Halbleiterchip 11 und das Bilden von Blindelektroden an den entsprechenden Positionen auf dem Schaltungssubstrat 17 umfassen. Die Blindelektrodenkissen, Bondhügel und Blindelektroden werden an freien Positionen hergestellt und werden nur zum provisorischen Fixieren des Halbleiterchips 11 auf dem Schaltungssubstrat 17 verwendet, und nicht zum Herstellen von irgendwelchen tatsächlichen elektrischen Schaltungen. Der Schritt des Lötbondens kann den Einsatz der VPS-Technik (vapor phase soldering: Dampfphasenlöten) umfassen. Die Bondhügel 13 können auf dem Schaltungssubstrat 17 statt auf dem Halbleiterchip 11, wie oben beschrieben, gebildet werden.
  • Die vorliegende Erfindung ist nicht auf die oben beschriebenen Ausführungsformen begrenzt, und Veränderungen und Abwandlungen können vorgenommen werden, ohne vom Schutzumfang der vorliegenden Erfindung abzuweichen.

Claims (4)

  1. Halbleitereinheit-Herstellungsprozeß, der folgende Schritte umfaßt: Bilden einer vorbestimmten Vielzahl von Bondhügeln (13) auf einer (11) von zwei Komponenten (11, 17); Entfernen eines Oxidfilms (15), der auf den Bondhügeln gebildet ist; Messen der jeweiligen Höhen (H) aller Bondhügel (13); Verbinden der zwei Komponenten (11, 17) durch die Bondhügel (13), indem die zwei Komponenten (11, 17) in einen gegenseitigen Abstand L1 als Resultat des Anwendens eines vorbestimmten Drucks auf die zwei Komponenten (11, 17) gebracht werden, welcher Abstand L1 unter Verwendung des Resultats des Messens bestimmt wird und gleich oder kleiner als die kleinste gemessene Bondhügelhöhe (H) ist, so daß alle Bondhügel (13) mit den zwei Komponenten (11, 17) in Kontakt gelangen und alle Bondhügel dieselbe Höhe haben, bei dem der Abstand L1 für jede Halbleitereinheit, die hergestellt wird, bestimmt wird.
  2. Prozeß nach Anspruch 1, bei dem die zwei Komponenten (11, 17) verbunden werden (i) durch gemeinsame Preßfixierung der zwei Komponenten (11, 17) und (ii) durch Schmelzen der Bondhügel (13) in einer vorbestimmten Atmosphäre, so daß die Bondhügel (13) die zwei Komponenten (11, 17) fest zusammen verbinden, wobei der Abstand L1 wenigstens durch einen von dem Schritt (i) und dem Schritt (ii) hergestellt wird.
  3. Prozeß nach irgendeinem vorhergehenden Anspruch, bei dem eine der zwei Komponenten (11, 17) ein Substrat (17) umfaßt und die andere eine elektronische Vorrichtung (11) umfaßt.
  4. Prozeß nach irgendeinem vorhergehenden Anspruch, bei dem der Abstand L1 hergestellt wird, indem eine vorbestimmte Last auf wenigstens eine (11) der zwei Komponenten (11, 17) angewendet wird.
DE69433718T 1993-08-13 1994-05-03 Herstellungsverfahren für eine Halbleitereinheit, wobei Höcker zum Bonden von zwei Bauelementen verwendet werden Expired - Lifetime DE69433718T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP20170493 1993-08-13
JP20170493A JP3194553B2 (ja) 1993-08-13 1993-08-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE69433718D1 DE69433718D1 (de) 2004-05-27
DE69433718T2 true DE69433718T2 (de) 2004-08-19

Family

ID=16445544

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69433718T Expired - Lifetime DE69433718T2 (de) 1993-08-13 1994-05-03 Herstellungsverfahren für eine Halbleitereinheit, wobei Höcker zum Bonden von zwei Bauelementen verwendet werden

Country Status (4)

Country Link
US (1) US6121062A (de)
EP (1) EP0638926B1 (de)
JP (1) JP3194553B2 (de)
DE (1) DE69433718T2 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148373A (ja) * 1995-11-21 1997-06-06 Murata Mfg Co Ltd 無線通信モジュール
JP3176580B2 (ja) * 1998-04-09 2001-06-18 太陽誘電株式会社 電子部品の実装方法及び実装装置
JP3278055B2 (ja) * 1998-06-30 2002-04-30 セイコーインスツルメンツ株式会社 電子回路装置
US6258612B1 (en) * 2000-06-28 2001-07-10 Advanced Micro Devices, Inc. Determination of flux prior to package assembly
JP4049239B2 (ja) * 2000-08-30 2008-02-20 Ｔｄｋ株式会社 表面弾性波素子を含む高周波モジュール部品の製造方法
US6666368B2 (en) * 2000-11-10 2003-12-23 Unitive Electronics, Inc. Methods and systems for positioning substrates using spring force of phase-changeable bumps therebetween
US6712260B1 (en) 2002-04-18 2004-03-30 Taiwan Semiconductor Manufacturing Company Bump reflow method by inert gas plasma
US7649267B2 (en) * 2005-03-17 2010-01-19 Panasonic Corporation Package equipped with semiconductor chip and method for producing same
JP4650220B2 (ja) * 2005-11-10 2011-03-16 パナソニック株式会社 電子部品の半田付け方法および電子部品の半田付け構造
US11134598B2 (en) 2009-07-20 2021-09-28 Set North America, Llc 3D packaging with low-force thermocompression bonding of oxidizable materials
JP4901933B2 (ja) 2009-09-29 2012-03-21 株式会社東芝 半導体装置の製造方法
US20110169160A1 (en) * 2010-01-13 2011-07-14 California Institute Of Technology Real time monitoring of indium bump reflow and oxide removal enabling optimization of indium bump morphology
JP5645592B2 (ja) * 2010-10-21 2014-12-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2013134054A1 (en) * 2012-03-04 2013-09-12 Set North America, Llc 3d packaging with low-force thermocompression bonding of oxidizable materials
JP2016009850A (ja) * 2014-06-26 2016-01-18 東レエンジニアリング株式会社 実装装置および実装方法
CN107429418A (zh) 2014-11-12 2017-12-01 安托士设备系统公司 同时进行的光刻胶表面的亲水改性和金属表面准备：方法、系统和产品

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5756937A (en) * 1980-09-20 1982-04-05 Fujitsu Ltd Assembling method for semiconductor device
US4545610A (en) * 1983-11-25 1985-10-08 International Business Machines Corporation Method for forming elongated solder connections between a semiconductor device and a supporting substrate
EP0191434B1 (de) * 1985-02-15 1991-01-16 International Business Machines Corporation Lötverbindung zwischen Chip und Substrat und Verfahren zur Herstellung
JPS6271908A (ja) * 1985-09-26 1987-04-02 Oki Electric Ind Co Ltd 光半導体結合器の光半導体素子半田付け方法
JPS62245640A (ja) * 1986-04-18 1987-10-26 Hitachi Ltd 半導体装置の製造方法および装置
JPS62276518A (ja) * 1986-05-26 1987-12-01 Hitachi Ltd 接続方法および光電子装置の製造方法ならびに支持体
US4752027A (en) * 1987-02-20 1988-06-21 Hewlett-Packard Company Method and apparatus for solder bumping of printed circuit boards
JPS63289844A (ja) * 1987-05-21 1988-11-28 Fuji Electric Co Ltd 半導体装置のバンプ電極
US4912545A (en) * 1987-09-16 1990-03-27 Irvine Sensors Corporation Bonding of aligned conductive bumps on adjacent surfaces
US4865245A (en) * 1987-09-24 1989-09-12 Santa Barbara Research Center Oxide removal from metallic contact bumps formed on semiconductor devices to improve hybridization cold-welds
JP2570786B2 (ja) * 1988-01-28 1997-01-16 富士通株式会社 半田バンプの接続方法
JP2660077B2 (ja) * 1988-03-16 1997-10-08 ジーイーシー ― マルコニ リミテッド フリップチップ接着された装置用の副尺構造
JP2633903B2 (ja) * 1988-04-28 1997-07-23 株式会社日立製作所 パッケージの製造方法
JPH01295433A (ja) * 1988-05-24 1989-11-29 Matsushita Electric Works Ltd バンプの製法
DE3824008A1 (de) * 1988-07-15 1990-01-25 Contraves Ag Elektronische schaltung sowie verfahren zu deren herstellung
JP2615149B2 (ja) * 1988-07-27 1997-05-28 株式会社半導体エネルギー研究所 Ｉｃチップの実装方法
JPH02172296A (ja) * 1988-12-23 1990-07-03 Shimadzu Corp フリップチップ実装方法
JPH02232946A (ja) * 1989-03-06 1990-09-14 Shimadzu Corp ハンダバンプとパッドとの接合構造
US5071787A (en) * 1989-03-14 1991-12-10 Kabushiki Kaisha Toshiba Semiconductor device utilizing a face-down bonding and a method for manufacturing the same
JP2786700B2 (ja) * 1989-11-29 1998-08-13 株式会社日立製作所 半導体集積回路装置の製造方法および製造装置
JPH02303676A (ja) * 1989-05-17 1990-12-17 Hitachi Ltd ろう材接合法および処理装置ならびに半導体装置
JPH0371649A (ja) * 1989-08-11 1991-03-27 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH03138941A (ja) * 1989-10-25 1991-06-13 Hitachi Ltd 半田バンプ形成方法および装置
JP2929545B2 (ja) * 1989-10-25 1999-08-03 株式会社日立製作所 半導体集積回路装置の製造方法および製造装置
JPH03209734A (ja) * 1990-01-11 1991-09-12 Japan Radio Co Ltd 半導体接続方法
JPH03217024A (ja) * 1990-01-22 1991-09-24 Hitachi Ltd 半導体装置
JPH03218645A (ja) * 1990-01-24 1991-09-26 Sharp Corp 半導体装置の実装方法
US5341980A (en) * 1990-02-19 1994-08-30 Hitachi, Ltd. Method of fabricating electronic circuit device and apparatus for performing the same method
JP2821229B2 (ja) * 1990-03-30 1998-11-05 株式会社日立製作所 電子回路装置
JPH0437137A (ja) * 1990-06-01 1992-02-07 Hitachi Ltd 半導体チップ又は半導体装置及びその製造方法
DE4020048A1 (de) * 1990-06-23 1992-01-02 Ant Nachrichtentech Anordnung aus substrat und bauelement und verfahren zur herstellung
JPH0456246A (ja) * 1990-06-25 1992-02-24 Matsushita Electron Corp 半導体製造装置
JP2633386B2 (ja) * 1990-11-14 1997-07-23 松下電子工業株式会社 半導体装置の製造方法および半導体装置の製造装置
US5056215A (en) * 1990-12-10 1991-10-15 Delco Electronics Corporation Method of providing standoff pillars
JPH04294542A (ja) * 1991-03-22 1992-10-19 Nippon Steel Corp 半導体装置のバンプ高さ制御方法
JPH04328843A (ja) * 1991-04-30 1992-11-17 Matsushita Electric Ind Co Ltd 突起電極の検査方法
JPH0541381A (ja) * 1991-08-05 1993-02-19 Fujitsu Ltd バンプ形成治具及びその形成方法
US5125560A (en) * 1991-11-04 1992-06-30 At&T Bell Laboratories Method of soldering including removal of flux residue

Also Published As

Publication number Publication date
JPH0758153A (ja) 1995-03-03
EP0638926B1 (de) 2004-04-21
US6121062A (en) 2000-09-19
EP0638926A1 (de) 1995-02-15
JP3194553B2 (ja) 2001-07-30
DE69433718D1 (de) 2004-05-27

Similar Documents

Publication Publication Date Title
DE69433718T2 (de) Herstellungsverfahren für eine Halbleitereinheit, wobei Höcker zum Bonden von zwei Bauelementen verwendet werden
DE69024669T2 (de) Elektrische Verbinderstruktur und Verfahren, einen elektrischen Verbindungsaufbau zu erhalten
DE19743767B4 (de) Verfahren zum Herstellen eines Halbleiterchip-Gehäuses mit einem Halbleiterchip für Oberflächenmontage sowie ein daraus hergestelltes Halbleiterchip-Gehäuse mit Halbleiterchip
DE69735318T2 (de) Flip-Chip-Halbleiter mit Teststruktur und seine Herstellung
DE69834561T2 (de) Halbleiteranordnung und herstellungsverfahren dafür
DE69132685T2 (de) Halbleiteranordnung bestehend aus einem TAB-Band und deren Herstellungsverfahren
DE69525697T2 (de) Halbleiteranordnung vom Filmträgertyp mit Anschlusshöcher
DE69522993T2 (de) Flussmittel und Verfahren zum Weichlöten
DE19957326B4 (de) Verfahren zur Herstellung von Kontaktstrukturen
DE69113187T2 (de) Verfahren zur Herstellung einer elektronische Dünnschichtanordnung.
DE69518935T2 (de) Halbleiterpackung
DE19515154A1 (de) Tastkopf-Meßhantiergerät, Verfahren zum Prüfen integrierter Schaltungen und integrierter Schaltungsbaustein
DE102007031966A1 (de) Struktur eines Bildsensormoduls und Herstellungsverfahren für ein Wafer-Level-Package
DE69129619T2 (de) Halbleitervorrichtung mit einer vielzahl von anschlussstiften
EP0351581A1 (de) Hochintegrierte Schaltung sowie Verfahren zu deren Herstellung
DE69711014T2 (de) Verfahren zum gleichzeitigen Bonden einer Mehrzahl von Lötballen an ein Substrat während der Montage einer integrierten Schaltungspackung
DE10037216A1 (de) Anschlußstruktur sowie Verfahren zur Herstellung von Anschlußelementen und Verfahren zur Erzeugung einer Anschlußstruktur
DE19827237A1 (de) Substrat für Halbleiterbauelementgehäuse und Halbleiterbauelementgehäuse unter Verwenden desselben, sowie Herstellungsverfahren für diese
DE112007002181T5 (de) Vorrichtung zur Herstellung von mit Bauteilen bestückten Leiterplatten und Verfahren zur Positionssteuerung von elektronischen Bauteilen in einer Vorrichtung zur Herstellung von mit Bauteilen bestückten Leiterplatten
DE4338432B4 (de) Integrierte Halbleiterschaltungsbaueinheit, Herstellungsverfahren dafür und Montageverfahren dafür
DE69807296T2 (de) System und Verfahren zur einfachen Überprüfung der Verbindung zwischen einem elektronischen BGA/CSP-Bauteil und einer Trägerplatte
DE3888129T2 (de) Verfahren zum Verbinden einer Elektrode.
DE69004581T2 (de) Plastikumhüllte Hybrid-Halbleiteranordnung.
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE69722661T2 (de) Verfahren zur herstellung einer halbleitervorrichtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: SEEGER SEEGER LINDNER PARTNERSCHAFT PATENTANWAELTE