DE69432842T2 - News Network with zeitkoordinierter Station Activity - Google Patents

News Network with zeitkoordinierter Station Activity

Info

Publication number
DE69432842T2
DE69432842T2 DE1994632842 DE69432842T DE69432842T2 DE 69432842 T2 DE69432842 T2 DE 69432842T2 DE 1994632842 DE1994632842 DE 1994632842 DE 69432842 T DE69432842 T DE 69432842T DE 69432842 T2 DE69432842 T2 DE 69432842T2
Authority
DE
Germany
Prior art keywords
data
signal
bus
circuit
byte
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE1994632842
Other languages
German (de)
Other versions
DE69432842D1 (en
Inventor
Jonathan R. Engdahl
David J. Gee
Mark A. Lucak
Timothy Newbury Siorek
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Allen-Bradley Co LLC
Original Assignee
Allen-Bradley Co LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US08/054,323 priority Critical patent/US5537549A/en
Priority to US54323 priority
Application filed by Allen-Bradley Co LLC filed Critical Allen-Bradley Co LLC
Application granted granted Critical
Publication of DE69432842T2 publication Critical patent/DE69432842T2/en
Anticipated expiration legal-status Critical
Application status is Expired - Lifetime legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. local area networks [LAN], wide area networks [WAN]
    • H04L12/40Bus networks
    • H04L12/40006Architecture of a communication node
    • H04L12/40032Details regarding a bus interface enhancer
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0421Multiprocessor system
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. local area networks [LAN], wide area networks [WAN]
    • H04L12/40Bus networks
    • H04L12/403Bus networks with centralised control, e.g. polling
    • H04L12/4035Bus networks with centralised control, e.g. polling in which slots of a TDMA packet structure are assigned based on a contention resolution carried out at a master unit
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. local area networks [LAN], wide area networks [WAN]
    • H04L12/40Bus networks
    • H04L12/407Bus networks with decentralised control
    • H04L12/417Bus networks with decentralised control with deterministic access, e.g. token passing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. local area networks [LAN], wide area networks [WAN]
    • H04L12/40Bus networks
    • H04L12/40006Architecture of a communication node
    • H04L12/40026Details regarding a bus guardian
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. local area networks [LAN], wide area networks [WAN]
    • H04L12/40Bus networks
    • H04L12/407Bus networks with decentralised control
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. local area networks [LAN], wide area networks [WAN]
    • H04L12/40Bus networks
    • H04L2012/4026Bus for use in automation systems

Description

  • Hintergrund der Erfindung Background of the Invention
  • Die vorliegende Erfindung betrifft digitale Kommunikationsnetze und insbesondere eine zeitliche Koordination des Austauschs von Daten über das Netz und der Ausführung über das Netz gesendeter Befehle durch Empfänger. The present invention relates to digital communication networks and in particular a time coordination of the exchange of data via the network and the execution of commands sent over the network by the receiver.
  • Fabriken werden mit Steuerungen automatisiert, die so programmiert oder konfiguriert sind, dass sie bestimmte Maschinen oder Geräte betreiben. Factories are automated by controllers that are programmed or configured to operate specific machines or devices. Diese Steuerungen können Universalsteuerungen sein, wie z. These controls may be universal controls such. B. Computer, numerische Steuerungen oder programmierbare Steuerungen; As computers, numerical controls or programmable controllers; oder sie können Spezialsteuerungen sein, wie z. or they may be special controls such. B. Robotersteuerungen, Schweißsteuerungen oder Motorantriebe. B. robot controllers, weld controllers or motor drives.
  • Jede Steuerung ist mit den verschiedenen Sensörgeräten und Betriebsgeräten der Anlage verbunden, die sie steuert, und automatisiert den Betrieb der Anlage, indem sie Daten von den Sensorgeräten eingibt und die entsprechenden Daten an die Betriebsgeräte ausgibt. Each controller is connected to the various Sensörgeräten and operating devices of the plant, which it controls, and automates the operation of the system by inputting data from the sensing devices and outputting the appropriate data to the operating devices. Dieser Austausch von Ein- und Ausgabe-("E/A")-Daten zwischen der Steuerung und den Geräten an der gesteuerten Anlage erfolgt häufig durch direkte Verbindungen zwischen Ports an der Steuerung und jedem separaten E/A-Gerät. This exchange of input and output - ( "E / A") - data between the controller and the devices on the controlled equipment is often accomplished by direct connections between ports on the controller and each separate I / O device. Wenn E/A-Geräte jedoch physikalisch über einen großen Bereich verteilt sind, dann kann die Verdrahtung in Verbindung mit solchen separaten Verbindungen zu teuer werden: If I / O devices, however, are physically distributed over a large area, the wiring in connection with such separate connections can be too expensive:
    Eine Möglichkeit, die Verdrahtung in solchen Anwendungen zu reduzieren, besteht darin, E/A-Daten durch eine serielle Kommunikationsverbindung zu multiplexieren. One way to reduce the wiring in such applications is to multiplex I / O data through a serial communications link. Solche seriellen E/A-Verbindungen werden gewöhnlich eingesetzt, um die zentral positionierte Steuerung mit separaten ortsfernen Gestellen oder Baugruppenträgern zu verbinden, die sich in der Nähe der E/A-Geräte befinden. Such serial I / O links are commonly used to connect the centrally positioned control with separate stationary remote racks or racks, which are located in the vicinity of the I / O devices. Solche "Fern-E/A-Systeme" sind beispielsweise in den US-Patenten Nr. 4,404,651; Such "remote I / O systems" are disclosed, for example, in U.S. Patent 4,404,651. 4,413,319; 4,413,319; 4,809,217 und 4,750,150 offenbart, wo die Steuerung eine kontinuierliche Hochgeschwindigkeitsabtastung der E/A-Daten in Verbindung mit jedem Ferngestell durchführt, und diese Daten werden über die serielle Kommunikationsverbindung übertragen. 4,809,217 and 4,750,150 disclose, where the controller carries out a continuous high speed scan of the I / O data associated with each remote rack and that data is conveyed through the serial communications link. Es ist verständlich, dass solche seriellen E/A-Links rechtzeitig und zuverlässig die E/A-Daten übertragen müssen, da diese Daten Betriebsgeräte an einer in Echtzeit arbeitenden Maschine direkt steuern. It is understood that the I / O data must transmit such serial I / O links timely and reliable because the data controlling operating devices on a working real-time machine directly.
  • Eine einzige Steuerung kann zwar eine Maschine oder eine kleine Gruppe von Maschinen automatisieren, aber um ein ganzes Werk wirklich zu automatisieren, müssen solche "Automationsinseln" miteinander verbunden werden. A single control can indeed automate a machine or a small group of machines, but to a whole work really automate such "islands of automation" must be connected together. Diese letzteren Verbindungen werden durch industrielle LANs bereitgestellt, die es jeder Steuerung erlauben, Meldungen über serielle Datenverbindungen zu anderen ähnlichen Steuerungen im Werk zu senden. These latter compounds are provided by industrial LANs that allow each controller to send messages via serial data links to other similar controllers in the factory. Es gibt eine große Zahl solcher "Peer-to-Peer" Kommunikationsnetze, die in der Technik bekannt sind, von denen einige von Normenausschüssen, wie IEEE 802.3, IEEE 802.4, IEEE 802.5 und MAP entwickelt werden; There are a large number of such "peer-to-peer" communication networks, which are known in the art, some of which of standards committees such as IEEE 802.3, IEEE 802.4, IEEE 802.5 and MAP are developed; andere werden von Herstellern der Steuerung wie z. others are of manufacturers of such control. B. diejenigen entwickelt, die in den US-Patenten Nr. 4,319,338, 4,667,323, 4,747,100 und B. developed those described in US Patent Nos. 4,319,338, 4,667,323, 4,747,100 and US 4,897,834 US 4,897,834 offenbart sind. are disclosed. Es ist verständlich, dass die Art der Peer-to-Peer-Daten, die über LANs übertragen werden, die Steuerungen miteinander verbinden, sich von E/A-Daten unterscheiden, die über serielle E/A-Verbindungen übertragen werden. It is understandable that the type of peer-to-peer data that are transmitted over LANs, connect the controllers with each other are different from I / O data that are transmitted via serial I / O connections.
  • Ein neuerer Trend in der industriellen Steuerung ist die zunehmende Verwendung kleinerer Steuerungen in der so genannten "verteilten Verarbeitung". A recent trend in industrial control is the increasing use of smaller controllers in so-called "distributed processing." Zum Beispiel, anstatt eine einzelne große Steuerung mit einem Satz von Fern-E/A-Gestellen zu verbinden, ist eine alternative Architektur ein Satz von verbundenen kleinen Steuerungen, die anstelle der einzelnen Fern-E/A-Gestelle im Werk installiert werden. For example, rather than connecting a single large controller with a set of remote I / O racks, is an alternative architecture, a set of connected small controllers that are installed in place of each remote I / O racks in the factory. In einem verteilten System ist es möglicherweise notwendig, den Austausch von Daten so zu koordinieren, dass eine Gruppe dieser kleineren Steuerungen, die mit einem Teil des Werks assoziiert sind, gleichzeitig auf die Daten einwirken. In a distributed system it may be necessary to coordinate the exchange of data so that a group of these smaller controllers that are associated with a portion of the work, simultaneously act on the data. Es kann ebenso wichtig sein, dass Daten von Sensoren, die mit verschiedenen Steuerungen verbunden sind, etwa zur selben Zeit über das Netz gesendet werden, um einen "Schnappschuss" des gesamten Herstellungsprozesses zu einem bestimmten Zeitpunkt zu erzeugen. It may be just as important that data from sensors that are connected to different controllers are sent around the same time over the network to create a "snapshot" of the entire manufacturing process at any given time.
  • Einige der ausgetauschten Daten sind möglicherweise nicht so zeitkritisch, als dass sie jedes Mal über das Netz gesendet werden müssten, wenn sich die Station, an der die Daten erzeugt werden, ans Netz anschließt. Some of the data exchanged may not be as time critical as the need to be sent each time through the network when the station at which the data is generated, connecting to the grid. Stattdessen sollten diese Daten beispielsweise einmal pro Sekunde gesendet werden. Instead, these data should be sent for example, once per second. Das Prozessormodul in der Steuerung kann zwar die Übertragung dieser Daten regulieren, aber diese Belastung kann die Fähigkeit des Prozessors, die Maschinen des Werks zu steuern, negativ beeinflussen. Although the processor module in the controller can regulate the transmission of this data, but this load may adversely affect the ability of the processor to control the machinery of the plant. Es ist daher wünschenswert, einen separaten Mechanismus für diese Regulierung zu benutzen. It is therefore desirable to use a separate mechanism for this regulation.
  • Darüber hinaus hat jeder Prozessor auf dem Netz eine interne Uhr. In addition, each processor on the network has an internal clock. Diese Uhren werden zwar von einem kristallgesteuerten Oszillator angesteuert, aber ihre Zeit wird irgendwann in Bezug aufeinander und auf die Echtzeit abweichen. These watches are indeed driven by a crystal controlled oscillator, but their time will be different at some point in relation to each other and to the real time. Wenn mehrere Prozessoren gleichzeitig auf der Basis der Zeit ihrer Uhren eine Aktion durchführen sollen, dann führt die zeitliche Abweichung zu einer ungleichzeitigen Aktion. When multiple processors are to perform on the basis of the time of their watches an action at the same time, the time difference results in a non-contemporaneous action. Es ist daher wünschenswert, einen Netzkommunikationsmechanismus bereitzustellen, mit dem die internen Uhren der Prozessoren periodisch synchronisiert werden können. It is therefore desirable to provide a network communication mechanism by which the internal clocks of the processors can be synchronized periodically.
  • Zusammenfassung der Erfindung Summary of the Invention
  • Ein digitales Kommunikationsnetz umfasst Stationen, die mit einem Übertragungsmedium für den Austausch von Daten zwischen den Stationen verbunden sind. A digital communication network comprises stations connected to a transmission medium for the exchange of data between the stations. Aktivität auf dem Netz wird in periodische Intervalle bekannter Dauer unterteilt. Activity on the network is divided into periodic intervals known duration. Während eines Segmentes des periodischen Intervalls sendet eine Moderatorstation Netzsteuerinformationen rund, die definieren, wie Daten über das Netz ausgetauscht werden sollen. While a segment of the periodic interval, a moderator station broadcasts network control information about that define how data is to be exchanged over the network. Eine solche Netzsteuerinformation ist eine Zahl der periodischen Intervalle. Such a network control information is a number of periodic intervals.
  • Eine weitere Station auf dem Netz empfängt die Netzsteuerinformationen und speichert die Zahl der periodischen Intervalle. Another station on the network receives the network control information and stores the number of periodic intervals. Diese letztere Station hat auch ein Register zum Speichern eines numerischen Wertes und einen Komparator, der die Zahl der periodischen Intervalle mit dem numerischen Wert vergleicht. This latter station also has a register for storing a numerical value and a comparator which compares the number of periodic intervals to the numerical value. Wenn die Zahl gleich dem numerischen Wert ist, dann wird eine Vorrichtung zur Durchführung eines definierten Vorgangs aktiviert. If the number is equal to the numerical value, an apparatus for performing a defined operation is activated. Auf diese Weise kann die Leistung des Betriebs mit dem Auftreten eines spezifischen periodischen Intervalls koordiniert werden. In this way, the performance of the operation can be coordinated with the occurrence of a specific periodic interval. In einer Implementation dieses Konzepts kann der numerische Wert in einer über das Netz übertragenen Meldung zu der Station gesendet werden. In one implementation of this concept, the numerical value can be sent in a transmitted message over the network to the station. Ähnliche Meldungen können zu mehreren Stationen gesendet werden, so dass ihre unabhängigen Vorgänge auf koordinierte Weise durchgeführt werden können. Similar messages can be sent to multiple stations so that their independent operations can be carried out in a coordinated manner.
  • Es sind mehrere Anwendungen für die vorliegende Erfindung vorgesehen. There are several applications for the present invention are provided. Die erste ist die, dass die Station Daten für die Übertragung über das Netz so lange festhält, bis die periodische Intervallzahl gleich dem numerischen Wert ist, und zu diesem Zeitpunkt werden die Daten übertragen. The first is that the station holds the data for transmission over the network until the periodic interval count equals the numerical value, and at this time the data is transmitted. In diesem Fall sendet die Vorrichtung, die der Urheber der Daten ist, auch den numerischen Wert zu der Station. In this case, the device is the originator of the data sent, including the numerical value to the station. In einer anderen Anwendung sendet eine Datenverarbeitungsvorrichtung den numerischen Wert zu der Station, und die Station gibt ein Signal zu der Datenverarbeitungsvorrichtung zurück, wenn die periodische Intervallzahl den numerischen Wert erreicht. In another application, a data processing device transmits the numerical value to the station and the station is a signal to the data processing apparatus back when the periodic interval count reaches the numerical value. Dies ergibt ein Zeitkoordinationssignal zu der Datenverarbeitungsvorrichtung, und das Signal kann als Trigger für eine Funktion verwendet werden, die die Vorrichtung ausführt. This provides a time coordination signal to the data processing apparatus, and the signal can be used as a trigger for a function performed by the device.
  • Die Erfindung kann auch zum Synchronisieren der Uhren in den Netzstationen verwendet werden. The invention can also be used to synchronize the clocks in the network stations. Für diese Anwendung wird eine der Stationen auf dem Netzwerk als die mit einer Master-Uhr bestimmt, die als Zeitreferenz für alle Stationen fungiert. one of the stations is determined on the network than those with a master clock for this application that acts as a time reference for all stations. Die Master-Uhrstation sendet periodisch eine Meldung zu den anderen Stationen, die einen numerischen Wert und einen Zukunftszeitwert enthält. The master Uhrstation periodically sends a message to the other stations, which contains a numeric value and a future time value. Jede Station antwortet auf diese Meldung damit, dass sie jede periodische Intervallzahl mit dem numerischen Wert aus der Meldung vergleicht. Each station responds to this message so that it compares each periodic interval count with the numeric value of the message. Bei Gleichheit vergleicht jede Station die Zeit von ihrer Uhr mit dem Zukunftszeitwert, der über das Netzwerk gesendet wird. If they are identical, each station compares the time of her watch with the future time value that is sent over the network. Falls notwendig, stellt jede Station ihre Uhr als Reaktion auf den Vergleich nach. If necessary, each station by her watch in response to the comparison.
  • Es ist eine allgemeine Aufgabe der vorliegenden Erfindung, einen Mechanismus bereitzustellen, mit dem Aktionen durch eine oder mehrere Stationen auf dem Kommunikationsnetz zeitlich sowie in Bezug aufeinander koordiniert werden können. It is a general object of the present invention to provide a mechanism that can be coordinated with the successive actions by one or more stations on the communication network in time and with respect. Dieser Mechanismus ermöglicht die Durchführung von Funktionen durch separate Stationen auf dem Netz, die entweder gleichzeitig oder in einer definierten zeitlichen Beziehung zueinander ausgeführt werden sollen. This mechanism allows the execution of functions by separate stations on the network to be executed either simultaneously or in a defined temporal relationship to one another.
  • Es ist eine weitere Aufgabe, ein Zeitreferenzsignal bereitzustellen, das periodisch auf einem Kommunikationsnetz zu den Stationen übertragen wird. It is a further object to provide a timing reference signal that is periodically transmitted to a communication network to the stations.
  • Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine Medienzugangssteuerung bereitzustellen, die Daten von einem Hostprozessor speichert und diese Daten dann zu einem bestimmten Zeitpunkt gemäß Anzeige durch das Zeitreferenzsignal über das Netzwerk überträgt. It is a further object of the present invention to provide a media access controller which stores data from a host processor and then transmits the data at a certain time as indicated by the time reference signal via the network.
  • Eine weitere Aufgabe besteht darin, eine Vorrichtung bereitzustellen, mit der separate Uhren in den mit dem Netzwerk verbundenen Stationen synchronisiert werden können. A further object is to provide an apparatus which can be synchronized in the network-connected stations by separate clocks. Dies erfolgt mit Hilfe des Zeitreferenzsignals. This is done using the time reference signal.
  • Kurze Beschreibung der Zeichnungen Brief Description of Drawings
  • Kommunikationssystem communication system
  • 1 1 ist eine Darstellung eines Kommunikationsnetzes gemäß der vorliegenden Erfindung; is an illustration of a communication network according to the present invention;
  • 2A 2A und and 2B 2 B illustrieren die Unterteilungen eines von einer Station gesendeten Meldungsframe; illustrate the subdivisions of a message frame sent by a station;
  • 3 3 illustriert die Sequenz, in der Meldungen über das Kommunikationsnetz ausgetauscht werden; illustrates the sequence to be exchanged in the messages via the communication network;
  • 4A 4A beschreibt die Reihenfolge, in der verschiedene Stationen auf dem Netz Meldungen während der geplanten Phase jedes periodischen Intervalls senden; describes the order in which different stations on the network send messages during the scheduled phase of each periodic interval; und and
  • 4B 4B beschreibt die Reihenfolge, in der verschiedene Stationen auf dem Netz Meldungen während der ungeplanten Phase jedes periodischen Intervalls senden. describes the order, send in the different stations on the network send messages during the unscheduled phase of each periodic interval.
  • Kommunikationssteuerung communication control
  • 5A 5A zeigt, wie eine beispielhafte Station durch eine S-Link Medienzugangssteuerung (Media Access Controller – SMAC) mit dem Netzwerk verbunden ist; shows how an exemplary station through an S-Link media access controller (Media Access Controller - SMAC) is connected to the network;
  • 5B 5B ist eine schematische Blockdiagrammdarstellung des S-Link Media Access Controllers von is a schematic block diagram representation of S-Link media access controller of 5A 5A ; ; und and
  • 6 6 ist ein Wellenformdiagramm von Signalen an mehreren Stellen in dem SMAC. is a waveform diagram of signals at several locations in the SMAC.
  • SMAC-Modem SMAC Modem
  • 7 7 ist eine schematische Blockdiagrammdarstellung der Modemschaltung im SMAC; is a schematic block diagram representation of the modem circuit in the SMAC;
  • 8 8th ist eine schematische Blockdiagrammdarstellung des Begrenzerdetektors in dem Modem; is a schematic block diagram representation of the delimiter detector in the modem; und and
  • 9 9 ist ein Zustandsmaschinendiagramm für den Begrenzerdetektor. is a state machine diagram for the delimiter.
  • SMAC-Zugangssteuerschaltung SMAC access control circuit
  • 10 10 ist ein schematisches Blockdiagramm der Zugangssteuerschaltung im SMAC; is a schematic block diagram of the access control circuit in the SMAC;
  • 11 11 ist eine schematische Darstellung des Sperrzeitmonitors in der Zugangssteuerschaltung; is a schematic representation of the blocking time monitor in the access control circuit;
  • 12 12 ist eine schematische Blockdiagrammdarstellung des geplanten Phasenregisters in der Zugangssteuerschaltung; is a schematic block diagram representation of the scheduled phase register in the access control circuit; und and
  • 13 13 ist eine schematische Darstellung der Periodisches-Intervall-Uhr in der Zugangssteuerschaltung. is a schematic representation of the periodic interval clock in the access control circuit.
  • Sende- und Empfangsprozessoren Transmit and receive processors
  • 14 14 ist eine schematische Diagrammdarstellung der Sendeverarbeitungsschaltung im SMAC; is a schematic diagram representation of the transmit processing circuit in the SMAC;
  • 15 15 ist eine schematische Blockdiagrammdarstellung der Empfangsverarbeitungsschaltung im SMAC von is a schematic block diagram representation of the receive processing circuit in the SMAC of 5B 5B ; ; und and 16 16 ist ein schematisches Blockdiagramm der Datenund Steuer-Pipeline in der Empfangsverarbeitungsschaltung. is a schematic block diagram of the data and control pipeline in the receive processing circuit.
  • Host-Schnittstelle Host Interface
  • 17 17 ist ein schematisches Blockdiagramm der SMAC-Host-Schnittstelle; is a schematic block diagram of the SMAC host interface;
  • 18 18 veranschaulicht die Organisation der Status- und Steuerregister in der Host-Schnittstelle; illustrates the organization of the status and control registers in the host interface;
  • 19 19 ist ein Ablaufdiagramm eines Programms zum Synchronisieren einer Uhr im Host-Prozessor. is a flowchart of a program for synchronizing a clock in the host processor.
  • Beschreibung einer bevorzugten Rusgestaltunq Description of a Preferred Rusgestaltunq
  • Zunächst mit Bezugnahme auf First, with reference to 1 1 , einindustrielles Steuerkommunikationsnetz , Einindustrielles control communication network 10 10 umfasst ein Medium, mit dem N Stationen comprises a medium with the N stations 12 12 - 16 16 zum Senden und Empfangen von Daten verbunden sind. are connected for transmitting and receiving data. Das Netz The network 10 10 kann ein beliebiges geeignetes Medium wie z. can be any suitable medium such. B. Koaxial- oder Faseroptikabel verwenden und kann auf einer beliebigen geeigneten Topologie wie z. use as coaxial or fiber optic Abel and can be applied to any suitable topology such. B. Bus-, Sternoder Ringtopologie basieren. B. Bus, star or ring topology based. In dem hier beschriebenen Ausgestaltungsbeispiel erfolgen die Verbindungen des Netzes In the described embodiment example, the compounds of the network take place 10 10 über ein Koaxialkabel via a coaxial cable 11 11 , das in einer Bustopologie geschaltet ist. Which is connected in a bus topology. Wenn das Kabel relativ lang ist, dann müssen möglicherweise ein oder mehrere Repeater If the cable is relatively long, then may have one or more repeaters 17 17 verwendet werden, damit der Signalpegel an allen Stationen ausreicht. are used so that the signal level at all stations is sufficient. Das illustrierte Netz The illustrated network 10 10 hat mehrere Ein-/Ausgabe-Schnittstellenschaltungen has several input / output interface circuits 15 15 - 16 16 und X Prozessoren and X processors 12 12 - 14 14 , die z. That z. B. programmierbare Steuerungen, Zellensteuerungen oder-Minicomputer sein können. may be as programmable controllers, cell controllers or minicomputers. Der Prozessor oder die Schnittstellenschaltung an jeder Netzstation The processor or interface circuit at each network station 12 12 - 16 16 ist über einen Knoten is about a node 20 20 mit einer eindeutigen Adresse, die zum Identifizieren von zu und von der assoziierten Station gesendeten Meldungen verwendet wird, mit dem Koaxialkabel with a unique address which is used to identify to and transmitted by the associated station reports, to the coaxial cable 11 11 verbunden. connected. Ein Programmierterminal A programming terminal 18 18 kann über einen beliebigen Knoten can any node 20 20 angeschlossen werden, um direkt über das Netz zu kommunizieren, aber dem Terminal wird eine separate Netzwerkadresse von den Knoten zugewiesen. be connected in order to communicate directly over the network, but the terminal is a separate network address assigned by the node.
  • Das Netz The network 10 10 wird hierin als CTDMA-(Concurrent Time Division Multiple Access)-Netz bezeichnet, da sowohl von den Prozessoren is defined herein as CTDMA- (Concurrent Time Division Multiple Access) network called because both of the processors 13 13 - - 15 15 beim Betreiben der Maschinen verwendete Ein-/Ausgabedaten sowie Steuerbefehle, Systemmanagement- und andere Meldungen verzahnt über dasselbe Medium Input / output data as well as control commands, system management and other messages used during operation of the machines interlocked over the same medium 11 11 ausgetauscht werden, wobei jedem Knoten be exchanged, with each node 20 20 zeitmultiplexiert Zugang zum Senden von Meldungen gewährt wird. time-multiplexed access to the transmission is granted by messages. Das CTDMA-Netz The CTDMA network 10 10 verwendet ein Protokoll des Token-Bus-Typs, in dem ein "impliziter Token" in einer vorbeschriebenen Reihenfolge von Knoten zu Knoten gereicht wird, und der Knoten uses a protocol of the token-bus type in which an "implicit token" is passed in a prescribed order from node to node, and the node 20 20 , der den impliziten Token gerade hat, seine Meldungen senden kann. Who has the implicit token just can send its messages. Im Gegensatz zu anderen Token-Passing-Netzen wird jedoch keine Token-Meldung zwischen den Knoten übertragen, sondern jede Station überwacht die Netzwerkaktivität und hat ein Register, in dem sie verfolgt, welcher Knoten gerade den Token hat. Unlike other token-passing networks but no token message is transmitted between the nodes, but each station monitors the network activity and has a register in which it tracks which node currently has the token.
  • Netzkommunikationsprotokoll Network communication protocol
  • Gemäß According to 2A 2A werden alle Meldungen unabhängig vom Typ der gesendeten Daten als Media Access Control (MAC) Frame All messages are independent of the type of data sent as a Media Access Control (MAC) frame 21 21 mit einer maximalen Länge von 517 Byte formatiert. formatted with a maximum length of 517 bytes. Jedes Mal, wenn einer Station Zugang zum Senden von Informationen über das Netz gewährt wird, kann sie einen MAC-Frame senden. Every time a station access for sending information over the network is granted, it can send a MAC frame. Die bevorzugte Netzdatenmodulationstechnik ist herkömmliche Manchester-Codierung, in der jedes "Bit" von Manchestercodierten Informationen zwei physikalische Symbole oder Halbbits umfasst. The preferred network data modulation technique is conventional Manchester encoding in which each "bit" of Manchester encoded information comprises two physical symbols, or half bits. Die Manchester-Halbbits werden hierin gemäß der "Physical Symbol" Terminologie "Phy-Symbole" genannt. The Manchester half bits are referred to herein according to the "Physical symbol" terminology "phy symbols". So wird z. So z. B. ein "0" Datenbit mit einer Phy-Symbolsequenz "01" codiert, während ein "1" Datenbit mit einer Phy-Symbolsequenz "10" codiert wird. As an encoded "0" bit of data with a phy symbol sequence "01", while a "1" data bit with a phy symbol sequence "10" is coded.
  • Der MAC-Frame The MAC frame 21 21 beginnt mit einer 32-Phy-Symbol-Präambel begins with a 32-phy symbol preamble 22 22 und einem 16-Phy-Symbol-Begrenzer and a 16-phy symbol delimiter 23 23 . , Ein eindeutiger Anfangsbegrenzer A unique delimiter 23 23 dient zum Erstellen eines präzisen Synchronisationspunktes in den eingehenden Daten, damit der Empfänger jedes Phy-Symbol genau erkennt und die Grenzen zwischen Paaren von aufeinander folgenden Phy-Symbolen ermittelt, die ein Datenbit codieren. is used to create a precise synchronization point in the incoming data so that the receiver accurately detects each phy symbol and determine the boundaries between pairs of consecutive phy symbols that encode a data bit. Zusätzlich zum Anfangsbegrenzer endet der MAC-Frame In addition to the start delimiter the MAC frame ends 21 21 mit einem Endebegrenzer, der angibt, wann der Frame geendet hat. with an end delimiter which indicates when the frame has ended.
  • Hinter dem Anfangsbegrenzer Behind the delimiter 23 23 im MAC-Frame the MAC frame 21 21 kommt die Netzwerkadresse is the network address 24 24 des Quellknotens der Meldung. the source node of the message. Der MAC-Frame The MAC frame 21 21 hat auch ein Datenfeld also has a data field 25 25 , das eine Länge von bis zu 510 Byte hat und das in Grundmeldungseinheiten unterteilt ist, die als LPakete Which has a length of up to 510 bytes, and which is divided into basic message units as Lpackets 26 26 , dh "Link-Layer-Pakete", bezeichnet werden. , That is "link-layer packets" are called. Jedes LPaket each Lpacket 26 26 repräsentiert eine separate Meldung oder Gruppe von Daten und beinhaltet ein eindeutiges Kennetikett, anhand dessen jeder. represents a separate message or group of data and includes a unique identifying tag, by which each. Knoten node 20 20 ermittelt, ob er die Information in diesem LPaket benötigt. determines whether he needs the information in this Lpacket. Wenn ein bestimmter Knoten mehrere LPakete zu senden hat, dann werden die LPakete in eine Warteschlange eingereiht und in der eingereihten Folge übertragen. If a particular node has several Lpackets to send, the Lpackets are placed in a queue and transmitted in the queued order. Wenn mehrere LPakete If multiple Lpackets 26 26 in der Warteschlange sind, als in einen MAC-Frame passen, dann müssen die übrigen warten, bis dem Knoten wieder Zugang zum Netz gewährt wird. are in the queue than can fit into a MAC frame, then the rest will have to wait until the node is granted access to the network again.
  • Jedes LPaket each Lpacket 26 26 ist in eine Reihe von Feldern wie in- is in a range of fields, such as domestic 2 2 gezeigt unterteilt. divided shown. Das erste Feld The first field 31 31 ist ein Byte, das die Größe oder Länge des LPakets is a byte that the size or length of the Lpacket 26 26 angibt. indicates. Das zweite Feld The second field 32 32 enthält acht Steuerbits, wie in der Vergrößerung dieses Feldes in der Zeichnung angedeutet ist. contains eight control bits as indicated in the enlargement of that field in the drawing. Das erste Steuerbit The first control 38 38 bezeichnet eine von zwei Formen einer Meldungsadressierung, fest oder allgemein, die im Etikettfeld designates one of two forms of message addressing, fixed or general, in the label field 34 34 des LPakets verwendet werden. the Lpacket be used. Die feste Form beinhaltet einen Funktionscode, darauf folgt eine Zieladresse. The solid form includes a function code, it follows a destination address. Wie beschrieben wird, wird eine feste Modusmeldung in jedem Knoten von einer Schaltung inspiziert, die als "fixed Screener" bezeichnet wird, um zu ermitteln, ob der Knoten an diesem LPaket interessiert ist. As will be described, a fixed mode message is inspected in each node of a circuit which is called a "fixed screener" to determine whether the node is interested in the Lpacket. So wird der feste Modus z. Thus, the fixed mode. B. zum Rundsenden von Netzmanagementmeldungen zu allen Knoten verwendet. As to broadcast network management messages to all nodes used. Die allgemeine Form der Adressierung ermöglicht es dem Benutzer, die Bedeutung des Etiketts gemäß einem Satz von Regeln zu definieren, die für das jeweilige Netz aufgestellt wurden. The general form of addressing allows the user to define the meaning of the tag according to a set of rules that have been set for the respective network to the user. So kann beispielsweise eine eindeutige Etikettnummer einen bestimmten Ursprungstyp von E/A-Daten bezeichnen, die für mehrere Knoten von Interesse sein können. For example, a unique tag number indicate a specific origin type of I / O data, which may be for more nodes of interest. Ein "Universal-Screener" in jedem Knoten inspiziert diese letztere Etikettform, um zu ermitteln, ob das LPaket für den Knoten von Interesse ist, wie beschrieben wird. A "general purpose screener" in each node inspects this latter form of label to determine whether the Lpacket for the node of interest, as will be described.
  • Das dritte und vierte Steuerbit The third and fourth control bit 40 40 und and 42 42 werden als "Etikettfüller" und "Datenfüller" bezeichnet und geben die Ausrichtung der Etikett- und Datenfelder are called "tag pad" and "Data Filler", and give the alignment of the label and data fields 34 34 und and 36 36 im LPaket an. im an Lpacket. Wie beschrieben wird, haben die Etikett- und Datenfelder veränderliche Längen und beginnen möglicherweise mit einer 16-Bit-Wortgrenze im LPaket As described, have the label and data fields varying lengths and may start with a 16-bit word boundary in Lpacket 26 26 oder auch nicht. or not. Die Etikettfüller- und Datenfüller-Steuerbits The Etikettfüller- and data pad control bit 40 40 und and 42 42 geben diese Ausrichtung an und werden von einem Empfängerknoten zum Trennen der LPaket-Felder verwendet. to give this alignment and are used by a receiver node for separating the Lpacket fields. Das nächste Steuerbit The next control bit 44 44 gibt an, ob die in dem LPaket enthaltenen Daten in Bytegröße oder in 16-Bit-Wortgröße vorliegen. indicates whether the data contained in the Lpacket is in byte size or in 16-bit word size are present. Der letzte Teil The last part 46 46 umfasst drei Steuerbits, die eine Generationszahl angeben. comprises three control bits which provide a generation count. In einigen Implementationen des CTDMA-Protokolls kann ein Quellknoten mehrere Kopien desselben LPakets senden, um zu gewährleisten, dass wenigstens eines von ihnen die beabsichtigten Empfänger erreicht. In some implementations of the CTDMA protocol a source node may send multiple copies of the same Lpacket to insure that at least one of them reaches the intended recipient. Die Generationszahl bleibt für jedes duplizierte LPaket dieselbe und, ermöglicht es einem Empfängerknoten, die Duplikate zu ignorieren, wenn ein Paket erfolgreich empfangen wurde. The generation number remains the same for each duplicated Lpacket and enables a recipient node to ignore the duplicates when a packet was successfully received. Wenn sich die Generationszahl ändert, wissen die Netzknoten If the generation number changes, the network nodes know 20 20 , dass sich der Meldungsinhalt ebenfalls geändert hat. That the message content has also changed.
  • Nach den Steuerbits After the control bits 32 32 im LPaket in Lpacket 26 26 kommt das Etikett is the label 34 34 , das eine veränderliche Zahl von Bytes hat. That has a variable number of bytes. Das Etikett identifiziert den Typ von LPaket, der es einem Empfängerknoten ermöglicht, die LPakete; The tag identifies the type of Lpacket enabling a recipient node, the Lpackets; an denen er nicht interessiert ist, zu ignorieren oder auszufiltern und nur die zu behalten, die für ihn von Interesse sind. where he is not interested to ignore or filter out and retain only those that are of interest to him. Wie nachfolgend ausführlicher erläutert wird, akzeptieren "Screener" in jedem Knoten As explained more completely below, accept "screeners" in each node 20 20 nur die LPakete mit selektierten Etiketten. only the Lpackets with selected labels. Um eine Grenze zwischen dem Etikett-Feld A boundary between the label field 34 34 und dem Link-Daten-Feld and the link data field 36 36 an einer geradzahligen Wortnummer nach dem Anfang des Datenfeldes to an even word number for the beginning of the data field 25 25 zu behalten, muss das Etikett-Feld to keep, you have the label field 34 34 eine gerade Zahl von Bytes im MAC-Frame gemäß Austausch mit Host-Geräten an even number of bytes in the MAC frame according to exchange with host devices 12 12 , . 13 13 , . 14 14 , . 15 15 , . 16 16 usw. enthalten. and so forth. Ein Etikett mit einer ungeraden Zahl von Bytes wird durch das Etikettfüller-Steuerbit A tag with an odd number of bytes is indicated by the tag pad control bit 40 40 angezeigt, das einen Schaltkomplex im sendenden Knoten anweist, ein Füllbyte aus dem Etikett-Feld zu löschen, bevor er das LPaket überträgt, und einen Empfängerknoten anweist, ein Füllbyte zum Etikett-Feld hinzuzufügen, bevor er das LPaket zum Host-Prozessor displayed that instructs a switching complex in the sending node to delete a pad byte from the tag field before transmitting the Lpacket, and instructs a recipient node to add a pad byte to the tag field before the Lpacket to the host processor 102 102 überträgt. transfers. Dieses Merkmal macht das LPaket für die Übertragung kompakter und ermöglicht es gleichzeitig dem Empfängerknoten, das LPaket mit dem Etikett an einer Wortgrenze zu speichern. This feature makes the Lpacket for transmission compact and simultaneously allows the receiver node to save the Lpacket the label on a word boundary.
  • Das letzte Feld The last field 36 36 des LPakets the Lpacket 26 26 enthält die ausgetauschten Daten, die als "Link-Daten" bezeichnet werden. contains the data exchanged, referred to as "link data". Die Anzahl der Bytes im Feld The number of bytes in the field 36 36 variiert je nach der Menge von Daten, die der Quellknoten senden muss. varies depending on the amount of data that needs to send the source node. Da die Daten in Byte- oder Wortgröße vorliegen, müssen Empfängerschaltungen in den Empfängerknoten beide Formate handhaben können. Since the data is in byte or word size, receiver circuits must be able to handle both formats in the receiver nodes. Wie nachfolgend beschrieben wird, sind die Empfängerschaltungen so ausgelegt, dass sie Wortgrößeninkremente handhaben können. As described below, the receiver circuits are designed so that they can handle Wortgrößeninkremente. Wenn die Link-Daten If the link data 36 36 eine ungerade Zahl von Bytes haben, wie durch das Datenfüll-Steuerbit have an odd number of bytes, as indicated by the control bit data padding 42 42 angegeben, muss der Empfängerknoten ein Füllbyte zum Datenfeld hinzugeben, bevor er das LPaket im Speicher speichert. specified, the recipient node must add to the data field before storing the Lpacket in memory a padding byte.
  • Wieder bezugnehmend auf Referring again to 2A 2A , auf das LPaket-Datenfeld To which Lpacket data field 25 25 im MAC-Frame the MAC frame 21 21 folgt ein CRC-Wort (zyklischer Redundanzcode) followed by a CRC word (cyclic redundancy code) 27 27 , den ein Empfängerknoten verwendet, um zu erkennen, wann der Frame während der Übertragung beschädigt wird. That a receiver node used when the frame is corrupted during transmission to detect. Der letzte Teil The last part 28 28 des MAC-Frame the MAC frame 21 21 ist der zuvor beschriebene eindeutige Endebegrenzer, an dem die anderen Stationen erkennen können, wann der Frame geendet hat. is the unique end delimiter described above, where the other stations can detect when the frame has ended. Der Endebegrenzer the end delimiter 28 28 beinhaltet auch mehrere explizite Manchester-Code-Verletzungen in seiner Phy-Symbol-Sequenz. includes several explicit Manchester code violations in its phy symbol sequence.
  • Ein Knoten kann einen MAC-Frame nur zu vorbestimmten Zeiten über das Netz A node can a MAC frame only at predetermined times over the net 10 10 übertragen, um zu verhindern, dass Frames von verschiedenen Knoten miteinander kollidieren. transferred to prevent frames from different nodes colliding with each other. Die Übertragung von Meldungen erfolgt während einer Reihe von sich wiederholenden periodischen Intervallen The transmission of messages occurs during a series of repetitive periodic intervals 50 50 , wie in , as in 3 3 gezeigt ist. is shown. Die Länge des periodischen Intervalls kann vom Benutzer definiert werden, wie beschrieben wird. The length of the periodic interval can be defined by the user as will be described. Jedes periodische Intervall Each periodic interval 50 50 ist in drei Segmente unterteilt: die geplante Phase is divided into three segments: the scheduled phase 52 52 für E/A-Daten, die ungeplante Phase for I / O data, the unscheduled phase 54 54 für andere Typen von Meldungen, und ein Sperrband for other types of messages, and a stop band 56 56 für die Meldungskoordination. for reporting coordination.
  • Während der geplanten Phase During the scheduled phase 52 52 erhält jeder Knoten each node receives 20 20 , bei dem E/A-Daten festgestellt wurden, die Gelegenheit, E/A-Daten über das Netz zu übertragen. , Were found in the I / O data, the opportunity I / O data over the network to transmit. Wie in As in 4A 4A gezeigt, ist die geplante Phase shown is the planned phase 52 52 in Zeitschlitze in time slots 60 60 für jeden der N Knoten for each of the N nodes 20 20 auf dem Netz on the net 10 10 unterteilt. divided. Wie beschrieben wird, kann die geplante Phase so konfiguriert werden, dass nicht alle N Knoten Zugang in Situationen haben, in denen nicht jeder Knoten E/A-Daten übermittelt, wie z. As will be described, the scheduled phase can be configured so that not all N nodes will have access in situations where not every node I / O data transmitted such. B. der Programmierterminal For example, the programming terminal 18 18 . , Jeder Zeitschlitz Each time slot 60 60 kann so lang sein wie die Zeit, die zum Senden eines MAC-Frame can be as long as the time it takes to send a MAC frame 21 21 der maximalen Länge notwendig ist, die das Netzwerkprotokoll zulässt (z. B. 510 Bytes). is necessary the maximum length permitted by the network protocol (eg. B. 510 bytes). So muss das periodische Intervall So the periodic interval must 50 50 eine definierte Dauer haben, die wenigstens lang genug ist, damit jeder Knoten have a defined duration that is at least long enough to allow each node 20 20 einen MAC-Frame a MAC frame 21 21 maximaler Dauer senden kann. can send maximum duration.
  • Am Ende jedes periodischen Intervalls At the end of each periodic interval 50 50 befindet sich ein Sperrband There is a stop band 56 56 . , Wenn das Sperrband endet, wird ein "Ton"-Signal When the stop band ends, a "tone" signal 53 53 in jedem Knoten in each node 20 20 erzeugt, um die zeitliche Grenze zwischen zwei periodischen Intervallen generated to the temporal boundary between two periodic intervals 50 50 anzuzeigen. display. Das Signal wird zwar nicht über das Netzwerk gesendet, aber es lässt es zu, dass jeder Knoten Zeit synchron zählt. The signal is not sent over the network, but it leaves it to each node counts time synchronously. Nach dem Erzeugen des Tonsignals überträgt der Netzknoten mit der ersten Adresse einen MAC-Frame von E/A-Daten im geplanten Schlitz After generating the tone signal, the network node transmits to the first address of a MAC frame of I / O data in scheduled slot 1 1 . , Wenn dieser Knoten If this node 20 20 keine E/A-Daten hat, dann überträgt er einen leeren MAC-Frame, dh einen ohne LPakete. has no I / O data, then transmits an empty MAC frame, ie one without Lpackets. Wenn ein Knoten mehr E/A-Daten hat, als in einem einzigen MAC-Frame When a node has more I / O data, as in a single MAC frame 21 21 übertragen werden können, dann können die übrigen Daten während der ungeplanten Phase can be transferred, then the remaining data during the unscheduled phase 54 54 gesendet werden, wenn dieser Knoten eine Gelegenheit erhält, in dieser Phase zu senden. be sent if that node receives an opportunity to send at this stage.
  • Am Ende des geplanten Schlitzes At the end of the planned slot 1 1 für den ersten Knoten überträgt der Knoten for the first node transmits the node 20 20 mit der nächsten sequentiellen Netzwerkadresse E/A-Daten während des geplanten Schlitzes with the next sequential network address I / O data during scheduled slot 2 2 . , Man beachte, dass in diesem Beispiel einem Knoten entweder keine Adresse Note that in this example, either a node no address 3 3 zugewiesen wurde. was assigned. oder dass der zugewiesene Knoten derzeit inaktiv ist. or that the assigned node is presently inactive. Somit wird der geplante Schlitz Thus, the proposed slot 3 3 , der sonst durch E/A-Daten vom dritten Knoten belegt wird, durch eine kurze "tote" Periode , Which is otherwise occupied by I / O data from the third node, "dead" by a short period 62 62 ersetzt. replaced. Der vierte-Netzknoten horcht in dieser toten Periode, ob der dritte Knoten sendet. The fourth network node listens in this dead period, whether the third node sends. Diese Horch- oder Warteperiode muss wenigstens so lang sein wie die längste Zeit, die ein Signal für die Fortpflanzung zwischen beliebigen zwei Stationen benötigt. This Horch or waiting period must be at least as long as the longest time it takes a signal for reproduction between any two stations. Wenn eine Übertragung während der Horchperiode nicht gehört wird, dann kommt es zu einem "Schlitz-Timeout", und der vierte Knoten folgert, dass der dritte Knoten nicht existiert, und beginnt mit dem Senden von E/A-Daten über das Netzkabel When a transmission during the listening period is not heard, then there is a "slot timeout", and the fourth node concludes that the third node does not exist and begins transmitting I / O data over the network cable 11 11 . ,
  • Diese Sequenz wird so lange fortgesetzt, bis alle N Knoten This sequence continues until all N nodes 20 20 auf dem Netz on the net 10 10 , die für eine geplante Phasenübertragung konfiguriert sind, die Gelegenheit erhalten haben, ihre E/A-Daten zu senden, dh bis der implizierte Token einmal um das Netz gereicht wurde. That are configured for a scheduled phase transmission, have had an opportunity to send its I / O data, that was until the implied token passed around the net once. Die tatsächliche Dauer der geplanten Phase The actual duration of the proposed phase 52 52 variiert je nach dem, wie viele Netzknoten varies depending on how many network nodes 20 20 E/A-Daten zum Senden haben, sowie je nach der Menge von E/A-Daten, die jede Station sendet. I / O data to transmit have, and, depending on the amount of I / O data sent by each station. Je nach diesen Faktoren ist es denkbar, dass das gesamte periodische Intervall Depending on these factors, it is conceivable that the entire periodic interval 50 50 mit einer geplanten Phase with a planned phase 52 52 und einem Sperrband and a stop band 56 56 verbraucht werden kann. can be consumed. Es ist jedoch häufiger der Fall, dass nach der geplanten Phase However, it is more often the case that after the planned Phase 52 52 noch Zeit für eine ungeplante Phase still time for an unscheduled phase 54 54 bleibt. remains.
  • Während der so genannten ungeplanten Phase During the so called unscheduled phase 54 54 erhalten die Netzwerkknoten get the network nodes 20 20 die Gelegenheit, eventuell verbleibende E/A-Daten sowie andere Meldungstypen zu senden, wie z. possibly to send remaining I / O data and other message types, such an opportunity. B. solche, die Steuerbefehle und Herstellungsinformationen enthalten. As those containing control commands and manufacturing information. Welche Zeit auch nach der geplanten Phase What time even after the scheduled phase 52 52 im periodischen Intervall in the periodic interval 5O 5O verbleibt, sie wird der ungeplanten Phase remains, it is the unscheduled phase 54 54 gegeben. given. Somit erhält nicht jeder Knoten Thus, each node does not receive 20 20 während der ungeplanten Phase during the unscheduled phase 54 54 unbedingt garantiert Zeit, um Meldungen zu senden, aber das ist akzeptabel, da die ungeplanten Phasenmeldungen definitionsgemäß weniger zeitkritisch sind als die E/A-Daten. unconditionally guaranteed time to send messages, but this is acceptable as the unscheduled phase messages by definition are less time-critical than the I / O data.
  • Wenn genügend Zeit verbleibt; If enough time remains; dann können die Knoten then the nodes can 20 20 MAC-Frame während der ungeplanten Phase MAC frame during the unscheduled phase 54 54 wie in as in 4B 4B veranschaulicht senden. Send illustrated. Eine weitere Unterscheidung zwischen den beiden Phasen A further distinction between the two phases 52 52 und and 54 54 ist die, dass der erste Knoten, der während der ungeplanten Phase senden darf, in jedem periodischen Intervall wechselt. is that the first node allowed to transmit during the unscheduled phase changes every periodic interval. Der erste. The first. Knoten wird von einer Netzwerkadresse angegeben, die durch die Variable START designiert wird, die von jedem Knoten in einem internen Register gespeichert wird. Node is indicated by a network address which is designated by the variable START, which is stored by each node in an internal register. Am Ende der ungeplanten Phase At the end of the unscheduled phase 54 54 wird der Wert von START inkrementiert, so dass der Knoten mit der nächsten numerischen Netzwerkadresse als erster die Gelegenheit erhält, einen Meldungsframe während der ungeplanten Phase des nächsten periodischen Intervalls zu senden. the value of START is incremented so that the node is the first to be given the opportunity with the next numerical network address to send a message frame during the unscheduled phase of the next periodic interval. Wenn der Wert von START die höchste für die ungeplante Phase designierte Adresse erreicht, dann wird er auf die niedrigste Adresse zurückgestellt. If the value of START reaches the highest designated for the unscheduled phase address, then it is reset to the lowest address. Der implizite Token wird zwar nur einmal in der geplanten Phase The implicit token is indeed only once in the scheduled phase 52 52 herumgereicht, aber in der ungeplanten Phase wird er so oft herumgereicht, wie es die Zeit zulässt. passed around, but in the unscheduled phase, he is so often passed around, as time permits.
  • Somit sendet zu Beginn der ungeplanten Phase der Knoten mit einer Adresse gemäß START einen Meldungsframe. Thus, the node sends to the beginning of the unscheduled phase with an address according to a START message frame. Wenn ein Knoten diesen Meldungstyp nicht zu senden hat, dann wird ein leerer Meldungsframe gesendet, dh einer ohne LPakete. If a node does not have to send this type of message, an empty message frame is sent, ie without Lpackets. Dann erhält der Knoten mit der nächsten Netzwerkadresse (START + 1) die Genehmigung, einen Meldungsframe zu senden, usw., bis die in der ungeplanten Phase verbleibende Zeit verbraucht ist. Then, the node receives the next network address (START + 1) the authorization to send a message frame, and so on until the remaining in the unscheduled phase is used up time. In der in In the in 4B 4B veranschaulichten beispielhaften ungeplanten Phase besteht eine Lücke illustrated exemplary unscheduled phase there is a gap 68 68 hinter dem Schlitz behind the slot 66 66 für den START-Knoten, die anzeigt, dass Adresse START + 1 entweder unzugewiesen oder der zugewiesene Knoten derzeit inaktiv ist, so dass eine Totzeit auf dem Netz entsteht. for the START node, which indicates that address START + 1 either unassigned or the assigned node is presently inactive, so that a dead time on the network arises. Wie bei der geplanten Phase As with the scheduled phase 52 52 , wenn ein Knoten in diesem Schlitz nicht. When a node not in said slot. mit dem Senden einer Meldung beginnt, dann beginnt der nächste Knoten in der Adresssequenz (z. B. START + 2), nach einer Horchperiode mit dem Senden. starts sending a message, the next node starts in the address sequence (eg. B. START + 2), after a listening period to transmit.
  • Man sollte auch bemerken, dass eine geringe Menge Zeit One should also note that a small amount of time 69 69 verbleibt, nachdem der mit (START + M) designierte Knoten gegen Ende der ungeplanten Phase remains after the designated with (START + M) node towards the end of the unscheduled phase 54 54 mit dem Senden aufhört. stops transmitting. Da diese Menge Zeit Since this set time 69 69 für einen weiteren MAC-Frame zu kurz ist., kommt es zu keiner Übertragung. is too short for another MAC frame., there is no transmission. Zu diesem Zweck verfolgt jeder Knoten die Zeit, die in dem periodischen Intervall verbleibt. For this purpose, each node keeps track of the time remaining in the periodic interval. Die Anzahl der Knoten M, die die Gelegenheit erhalten, einen MAC-Frame The number of nodes M, which given the opportunity to a MAC frame 21 21 während einer bestimmten ungeplanten Phase during a given unscheduled phase 54 54 zu senden, ist von der Zeitmenge abhängig, die in dem periodischen Intervall to be transmitted is dependent on the amount of time in the periodic interval 50 50 nach der geplanten Phase after the scheduled phase 52 52 verbleibt, und der Länge der Frames, die jeder Knoten zu senden hat. remains and the length of the frames each node has to send.
  • Eine Zeitperiode, die als Sperrband A period of time than the stop band 56 56 bezeichnet wird, wird am Ende des periodischen Intervalls is referred to, at the end of the periodic interval 50 50 reserviert. reserved. In dem Sperrband sendet einer der Knoten In the stopband of the node sends 2O 2O , der als "Moderator" designiert ist, einen MAC-Frame mit einem einzelnen LPaket, das Netzsteuerinformationen enthält, zu allen anderen Knoten rund. Who is designated as a "moderator", contains a MAC frame with a single Lpacket, the power control information around to all other nodes. Der Moderator ist der aktive Knoten mit der niedrigsten Netzwerkadresse, und über seine Funktion wie jeder andere Knoten hinaus sendet er auch Netzsteuerinformationen während des Moderatorschlitzes jedes Sperrbandes The moderator is the active node with the lowest network address, and its function as any other node, he also sends network control information during the moderator slot of each stop band 56 56 . , Das Moderator- LPaket für den Sperrband-Meldungsframe hat dasselbe Format wie in The moderator Lpacket for the stop-band message frame has the same format as in 2B 2 B illustriert, sein Fixed-Screen-Select-Bit ist gesetzt und er hat ein Etikett, das ein Moderator-LPaket anzeigt. illustrates its fixed screen select bit set and he has a label indicating a moderator Lpacket. Jedes Moderator-LPaket enthält eine Anzeige der Länge des periodischen Intervalls, der höchsten Knotenadressen, denen in der geplanten und ungeplanten Phase Zugang zum Netz gewährt wird, sowie weitere Informationen, die vorgeben, wie die Stationen auf das Netz zugreifen. Each moderator Lpacket includes an indication of the length of the periodic interval, the highest node addresses, which will be granted in the scheduled and unscheduled phase access to the network, and other information that specify how the stations access the network. Der Moderator zählt die periodischen Intervalle, und jedes Moderator-LPaket enthält auch die aktuelle periodische Intervallzahl sowie einen Modulus zum Zählen der periodischen Intervalle. The moderator counts the periodic intervals, and each moderator Lpacket also contains the current periodic interval count and a modulus for counting the periodic intervals. Die Verwendung der periodischen Intervallzahl wird nachfolgend beschrieben. The use of the periodic interval count will be described below. Der MAC-Frame im Sperrband The MAC frame in the stop band 56 56 ermöglicht auch die Synchronisation der Uhren in jedem Knoten also allows the synchronization of the clocks in each node 20 20 , indem er einen zeitlichen Referenzpunkt in jedem periodischen Intervall gibt. By giving a time reference point in each periodic interval.
  • Somit lässt das aktuelle CTDMA-Netzkommunikationsprotokoll das Senden von Ein-/Ausgabedaten und anderen Meldungsinformationen über dasselbe Netzwerkmedium in designierten Abschnitten der periodischen Intervalle Thus, the current CTDMA network communication protocol allows sending input / output data and other message information via the same network medium in designated sections of the periodic intervals 50 50 zu. to. In jedem periodischen Intervall In any periodic interval 50 50 enthalten die E/A-Daten Priorität, die zum Steuern der Maschinen verwendet werden, die von den Prozessoren contain the I / O data priority, which are used for controlling the machines that by the processors 13-15 13-15 auf dem Netz on the net 10 10 betrieben werden: Wenn jeder Knoten be operated if each node 20 20 auf dem Netz die Gelegenheit erhalten hat, seine E/A-Daten zu senden, dann wird der übrige Teildes periodischen Intervalls der Übertragung anderer Formen von Informationen während einer ungeplanten Phase gewidmet. received on the network the opportunity to send its I / O data, then the remaining portion of the periodic interval of the transmission of other forms of information will be dedicated during an unscheduled phase. Es erhält zwar nicht jeder Netzwerkknoten Although it's not given to each network node 20 20 die Gelegenheit, eine Meldung während der. the opportunity to receive a message during. ungeplanten Phase unscheduled phase 54 54 zu senden, aber im Laufe der mehreren periodischen Intervalle wird jeder Knoten eine Gelegenheit erhalten. to send, but over several periodic intervals each node will have an opportunity. wenn solche Gelegenheiten nicht oft genug auftreten, dann muss der Netzbetreiber das periodische Intervall möglicherweise verlängern. when such opportunities do not occur often enough, the network operator may need to lengthen the periodic interval.
  • Kommunikationssteuerung communication control
  • Gemäß According to 5A 5A ist das CTDMA-Protokoll vorzugsweise auf einer einzigen größtintegrierten Schaltung (VLSI) mit der Bezeichnung "S-Link Media Access Controller" (SMAC) is the CTDMA protocol preferably on a single größtintegrierten circuit (VLSI) with the designation "S-Link Media Access Controller" (SMAC) 100 100 ausgeführt. executed. Der SMRC the SMRC 100 100 hat über einen konventionellen Bus has over a conventional bus 101 101 Verbindung mit dem Host-Prozessor Communication with the host processor 102 102 . , Der Bus The bus 100 100 beinhaltet eine Standardadresse, Daten- und Steuersignale, wie in der Technik für Prozessorschnittstellen bekannt ist. includes a standard address, data and control signals, as is known in the art for the processor interface. Der Host-Prozessor The host processor 102 102 kann ein konventionelles Mikroprozessorsystem sein. may be a conventional microprocessor system. Der SMAC the SMAC 100 100 kann vorzugsweise so programmiert werden, dass er an eine Reihe verschiedener Host-Prozessorbuskonfigurationen und -protokolle angepasst werden kann. may preferably be programmed so that it can be adapted to a variety of host Prozessorbuskonfigurationen and protocols. So können beispielsweise Daten selektiv als Daten mit 8 oder 16 Bit Breite übertragen werden. Thus, data can be selectively transmitted as data with 8 or 16 bits wide, for example. Ebenso können "Handshaking"-Signale für Datenübertragungen für bekannte Schnittstellenprotokolle angepasst werden, mit denen handelsübliche Mikroprozessoren arbeiten. Similarly, "handshaking" signals for data transfers for known interface protocols can be customized with whom to work commercially available microprocessors. Der SMAC the SMAC 100 100 bietet vorzugsweise eine Funktion für einen "Byte-Tausch" von Datenbytes gemäß der vom angeschlossenen Host preferably includes a feature for a "byte swap" data bytes according to the connected host 102 102 verwendeten Hoch/Tief-Byte-Priorität. High-used / low byte precedence. Solche Schnittstellenfunktionen sind ausführlicher im mitanhängigen US-Patent Nr. 5,153,884 mit dem Titel "Intelligent Network Interface Circuit" beschrieben. Such interface features are described more fully in co-pending US Pat. No. 5,153,884 and entitled "Intelligent Network Interface Circuit."
  • Jeder Knoten each node 20 20 hat über einen mit einem Transformator has a transformer with a 104 104 gekoppelten Abgriff coupled tap 103 103 Verbindung mit dem Koaxialkabel Connection with the coaxial cable 11 11 . , Sekundärwicklungen secondary windings 104a 104a des Transformators the transformer 104 104 sind mit beiden Eingängen eines Empfangsverstärkers/Detektors are connected to two inputs of a receive amplifier / detector 105 105 und den Ausgängen von zwei Biphasen-Antriebsverstärkern and the outputs of two bi-phase drive amplifiers 106a 106a und and 106b 106b verbunden. connected. Der Ausgang des Empfangsverstärkers/Detektors The output of the receiving amplifier / detector 105 105 ist als NET IN Signal is as NET IN signal 107 107 mit dem SMAC with the SMAC 100 100 verbunden. connected. Die Eingänge der Treiberverstärker The inputs of the driver amplifier 106a 106a und and 106b 106b sind jeweils mit einem NET OUT Signal are each connected to a NET OUT signal 108 108 und einem NET OUT INV Signal and a NET OUT INV signal 109 109 , vom SMAC From SMAC 100 100 erzeugt, verbunden. generated, respectively. Die Treiberverstärker The driver amplifier 106a 106a und and 106b 106b sind vom "Ausgangssenken"-Typ, so dass dann, wenn die NET OUT und NET OUT INV Signale are of the "output sink" type, so that when the NET OUT and NET OUT INV signals 108 108 und and 109 109 beide tief sind, beide Sekundärwicklungen both are low, both secondary windings 104a 104a hoch oder offen sind. are high or open. In diesem Zustand koppeln die Sekundärwicklungen In this state, the secondary windings coupled 104a 104a vom Netz from the network 10 10 empfangene Signale mit dem Empfangsverstärker/Detektor received signals with the receive amplifier / detector 105 105 . , Zur Übertragung werden die Treiberverstärker For transmission, the driver amplifiers 106a 106a und and 106b 106b jeweils von den NET OUT und NET OUT INV Signalen each of the NET OUT and NET OUT INV signals 108 108 und and 109 109 phasenverschoben (hoch/tief oder tief/hoch), wobei ein Sendesignal auf die Sekundärwicklungen out of phase (high / low or low / high), a transmission signal on the secondary windings 104 104 des Transformators the transformer 104 104 aufgedrückt wird. is pressed. Der Transformator the transformer 104 104 koppelt dann das gesendete Signal mit dem Netz then couples the transmitted signal to the network 10 10 . ,
  • Der Knoten The knot 20 20 beinhaltet auch Verbinder, PTC OUT also includes connectors, PTC OUT 110 110 und PTC IN and PTC IN 111 111 , die einen seriellen Repeater-Port bilden, der alle vom SMAC Forming a serial repeater port which all of the SMAC 100 100 über das Netz over the net 10 10 gesendeten und empfangenen Meldungen führt. sent and received messages leads. Diese Repeater-Fähigkeit ist besonders vorteilhaft, weil sie einen vollfunktionellen Netzwerkport an den PTC OUT und PTC IN Verbindern This repeater capability is particularly advantageous because they have a fully functional network port at the PTC OUT and PTC IN connectors 110 110 und and 111 111 bereitstellt, ohne die Kosten oder das Overhead eines weiteren expliziten Satzes von Netzschnittstellenhardware. providing, without the expense or overhead of another explicit set of network interface hardware. Der normale vom SMAC The normal from SMAC 100 100 für den Host-Prozessor for the host processor 102 102 bereitgestellte Netzwerkzugang ist völlig in die Repeating-Fähigkeit zwischen den PTC OUT und PTC IN Verbindern und dem Netz provided network access is completely in the repeating capability between the PTC OUT and PTC IN connectors and the network 10 10 integriert, so dass der SMAC als Netzwerk-Repeater integrated so that the SMAC as a network repeater 17 17 in in 1 1 dienen kann. can serve. Die Folge ist, dass die volle Matrix von Kommunikationspfaden implementiert wird. The result is that the full matrix is ​​implemented by communication paths. Insbesondere sind die folgenden Übertragungspfade verfügbar: (1) vom PTC IN Verbinder Specifically, the following transmission paths are available: (1) from the PTC IN connector 111 111 empfangene Daten werden mit dem Netz received data to the network 10 10 und dem Host and the host 102 102 verbunden; connected; (2) vom Host (2) from the host 102 102 empfangene Daten werden mit dem PTC OUT Verbinder data received to the PTC OUT connector 110 110 und dem Netz and the network 10 10 gekoppelt; coupled; und (3) vom Netz and (3) from the mains 10 10 empfangene Daten werden mit dem PTC OUT Verbinder data received to the PTC OUT connector 110 110 und dem Host-Prozessor and the host processor 102 102 gekoppelt. coupled.
  • Eine weitere Anwendung der PTC OUT und PTC IN Verbinder Another application of the PTC OUT and PTC IN connector 110 110 und and 111 111 ist die Verbindung eines fakultativen Programmierterminals is the connection of an optional programming terminal 18 18 mit dem Knoten with the node 20 20 , wie in , as in 5A 5A illustriert ist. is illustrated. Es wird bevorzugt, dass alle Knoten It is preferred that all nodes 20 20 auf dem Netz on the net 10 10 solche Verbinder such connectors 110 110 und and 111 111 für eine selektive, vorübergehende Verbindung des Programmierterminals for selective, temporary connection of the programming terminal 18 18 nach Bedarf bieten. offer as required. So kann beispielsweise der Programmierterminal For example, the programming terminal 18 18 ein Handgerät sein, das beim Durchführen von Einrichtoder Diagnosearbeiten von Knoten zu Knoten getragen wird. be a hand-held device which is carried in performing diagnostic operations Einrichtoder from node to node. Die Verbinder the connector 110 110 und and 111 111 ermöglichen eine bidirektionale serielle Kommunikation zwischen dem Programmierterminal allow bi-directional serial communication between the programming terminal 18 18 (wenn angeschlossen) und dem SMAC (If connected) and the SMAC 100 100 . , Die PTC OUT und PTC IN Verbinder The PTC OUT and PTC IN connector 110 110 und and 111 111 des SMAC the SMAC 100 100 verbinden die PTC IN und PTC OUT Signalverbinder eines zweiten SMAC connect the PTC IN and PTC OUT signal connectors of a second SMAC 112 112 für den Programmierterminal for the programming terminal 18 18 . , Der Host-Bus The host bus 101 101 zum zweiten SMAC to the second SMAC 112 112 ist mit dem Programmierterminal is connected to the programming terminal 18 18 gekoppelt. coupled.
  • Aufgrund der auf dem Netz Due to the on the net 10 10 verwendeten hohen Datenrate bietet der SMAC used high data rate provides the SMAC 100 100 eine "Screening"-Fähigkeit, um nur bestimmte Daten von Interesse auszuwählen, die schließlich zum Host a "screening" ability to select only specific data of interest that eventually the host 102 102 weitergeleitet werden. to get redirected. Wie oben beschrieben, beinhaltet jeder MAC-Frame ein oder mehrere LPakete As described above, each MAC frame includes one or more Lpackets 26 26 , und jedes LPaket beinhaltet ein eindeutiges Kennetikett. And each Lpacket includes a unique identifying tag. Eine begrenzte interne Screening-Fähigkeit ist im SMAC A limited internal screening capability is in SMAC 100 100 gegeben, um bestimmte LPakete herauszupicken, die zum Host given to picking out certain Lpackets that the host 102 102 übertragen werden sollen. to be transferred. Über die interne Screening-Fähigkeit hinaus bietet der SMAC About the internal screening capability also offers the SMAC 100 100 auch einen Sereener-Bus also a Sereener bus 115 115 für den Anschluss an eine fakultative externe Screen-Schaltung for connection to an optional external screen circuit 116 116 . , Die externe Screen-Schaltung The external screen circuit 116 116 kann so ausgelegt sein, dass sie eine im Wesentlichen unbegrenzte Zahl von LPaketen can be designed so that they have a substantially unlimited number of Lpackets 26 26 für die Übertragung zum Host for transmission to the host 102 102 erkennt. recognizes. Sowohl die interne als auch die externe Screening-Fähigkeit werden nachfolgend ausführlich beschrieben. Both the internal and external screening capability are described in detail below.
  • Der SMAC the SMAC 100 100 erzeugt auch ein SYNC OUT Signal also generates a SYNC OUT signal 120 120 , das die Fähigkeit für eine Echtzeitsynchronisierung zwischen verschiedenen am Netz That the ability for real-time synchronization between the network 10 10 angeschlossenen Knoten connected nodes 20 20 bietet. offers. Aufgrund der eindeutigen Qualitäten des CTDMA-Protokolls kann jeder einzelne Knoten Due to the unique qualities of the CTDMA protocol every single node can 20 20 Aktivitäten am lokalen Knoten zu globalen Echtzeit-synchronisierten Events synchronisieren, die auf dem Netz synchronize activities at the node local to global real-time synchronized events, the on the net 10 10 auftreten. occur. Das SYNC OUT Signal The SYNC OUT signal 120 120 kann so konfiguriert werden, dass es eine von mehreren möglichen Synchronisationsquellen im SMAC can be configured so that one of several possible synchronization sources within the SMAC 100 100 wählt. chooses. Auf der Basis der gewählten Synchronisationsquelle bietet das Sync-Ausgabesignal Based on the selected synchronization source provides the sync output signal 120 120 die Fähigkeit, Prozesse am lokalen Knoten the ability processes on the local node 20 20 in Bezug auf eine absolute oder "universelle" Zeitreferenz zu synchronisieren, die allen Knoten auf dem Netz zur Verfügung steht. in relation to a sync "universal" time reference or absolute, which is available to all nodes on the network. Dies erlaubt die Echtzeitsynchronisation von Events und Systemen, auch wenn diese Events und Systeme vielleicht auf unterschiedlichen Netzknoten This allows real-time synchronization of events and systems, even if those events and systems may be on different network nodes 20 20 sind. are. Der zu synchronisierende lokale Prozess kann eine separate Schaltung oder ein separates Subsystem sein, wie durch die gestrichelten Linien The local process to be synchronized may be a separate circuit or a separate subsystem, as indicated by the dashed lines 121 121 angedeutet ist, oder kann alternativ ein Prozess sein, der den Host-Prozessor is indicated, or alternatively may be a process that the host processor 102 102 selbst betreibt. operates itself. Im letzteren Fall kann das SYNC OUT Signal In the latter case, the SYNC OUT signal can 12O 12O bei Bedarf als diskretes Eingangssignal in den Host-Prozessor if required as a discrete input signal into the host processor 102 102 geschaltet werden. be switched. Es ist zwar ein einziges SYNC OUT Signal Although it is a single SYNC OUT signal 120 120 zu sehen, aber es können bei Bedarf mehrere SYNC OUT Signale verwendet werden, um gleichzeitig andere der wählbaren "Sync Event" Quelhen bereitzustellen. to see, but it can be used, use multiple SYNC OUT signals to provide at the same time another of the selectable "Sync Event" Quelhen.
  • Der SMAC the SMAC
  • Gemäß According to 5B 5B sind die Hauptfunktionsblöcke im SMAC are the major functional blocks within the SMAC 100 100 eine Modemschaltung a modem circuit 140 140 , eine Empfangsverarbeitungsschaltung A reception processing circuit 142 142 , eine Sendeverarbeitungsschaltung , A transmission processing circuit 141 141 , eine Host-Schnittstellenschaltung A host interface circuit 143 143 , eine Zugangssteuerschaltung , An access control circuit 144 144 und eine Sync-Auswahlschaltung and a sync select circuit 145 145 . ,
  • Das Modem the modem 140 140 hat Verbindung mit dem NET IN Signal has connection with the NET IN signal 107 107 , dem NET OUT Signal , The NET OUT signal 108 108 , dem NET OUT INV Signal , The NET OUT INV signal 109 109 , dem PTC IN Signal , The PTC IN signal 113 113 und dem PTC OUT Signal and the PTC OUT signal 114 114 . , Eine Grundfunktion des Modems A basic function of the modem 140 140 ist es, die Manchester-codierten Signale zu und von dem Netzwerk is the Manchester encoded signals to and from the network 10 10 und den PTC-Verbindern and the PTC connectors 110 110 und and 111 111 zu modulieren und zu demodulieren. to modulate and demodulate. Eine weitere Grundfunktion des Modems Another basic function of the modem 140 140 ist es, die im SMAC is that in SMAC 100 100 verwendeten Taktsignale für Timing-Zwecke zu erzeugen. used to generate clock signals for timing purposes. Ein PHY CLOCK Signal A PHY CLOCK signal 150 150 wird vom Modem is from the modem 140 140 mit der physikalischen Symbolrate oder dem Zweifachen der Bitrate erzeugt. generated with the physical symbol rate, or twice the bit rate. Die bevorzugte Bitrate in dieser Ausgestaltung ist fünf Megabit pro Sekunde, und das PHY CLOCK Signal The preferred bit rate in this embodiment is five megabits per second, and the PHY CLOCK signal 150 150 hat somit eine Frequenz von zehn Megahertz. thus has a frequency of ten megahertz. Das Modem the modem 140 140 erzeugt auch ein BYTE PULSE Signal also generates a BYTE PULSE signal 151 151 , das auf eine nachfolgend ausführlich beschriebene neuartige Weise auf die "Byte"-Grenze der Manchester-Daten ausgerichtet ist. Which is directed to a novel manner described in detail below to the "byte" boundary of the Manchester data. Nach dem Ausrichten wird das BYTE PULSE Signal After aligning the BYTE PULSE signal is 151 151 für eine aktive Periode des PHY CLOCK Signals for an active period of the PHY CLOCK signal 150 150 auf "wahr" gesetzt, um das Ende eines empfangenen oder gesendeten Bytes (acht Bit) zu markieren. set to "true" in order (eight bits) to mark the end of a received or transmitted byte. In diesem Sinne ist das BYTE PULSE Signal In this sense, the BYTE PULSE signal 151 151 kein Taktsignal an sich, sondern eher ein Torsteuersignal, das unmittelbar vor einer aktiven Flanke des PHY CLOCK Signals no clock signal per se, but rather a gating signal which immediately prior to an active edge of the PHY CLOCK signal 150 150 auf "wahr" gesetzt wird. is set to "true". Das Modem the modem 140 140 erzeugt auch andere Taktsignale, die nachfolgend wo zutreffend erörtert werden. also generates other clock signals which are subsequently applicable discussed.
  • Eine dritte Funktion des Modems A third function of the modem 140 140 ist es, vom Host-Prozessor It is from the host processor 102 102 zur Übertragung bereitgestellte Daten zu akzeptieren und ebenso die empfangenen Daten zum Host to accept provided data for transmission as well as the received data to the host 102 102 weiterzuleiten. forward. Die Sendeverarbeitungsschaltung The transmission processing circuit 141 141 sendet Host-Sendedaten und andere Steuersignale über einen dedizierten Ausgangsbus sends host transmit data and other control signals via a dedicated output bus 161 161 zum Modem the modem 140 140 . , Die Empfangsverarbeitungsschaltung The reception processing circuit 142 142 akzeptiert die empfangenen Daten und entsprechenden Steuersignale vom Modem accepts the received data and appropriate control signals from the modem 140 140 über einen dedizierten Eingangsbus a dedicated input bus 162 162 . , Der jeweilige Betrieb der Schaltungen The particular operation of the circuits 141 141 und and 142 142 beim Verarbeiten der jeweiligen Sende- und Empfangsdaten wird nachfolgend ausführlich beschrieben. in processing the respective transmit and receive data is described in detail below.
  • Viertens implementiert das Modem Fourth, the modem implemented 140 140 eine Auswahlmatrix zum Durchführen der Repeater-Funktion zwischen Host-Prozessor a selection matrix for performing the repeater function between the host processor 102 102 , PTC-Verbindern , PTC connectors 110 110 und and 111 111 sowie dem Netz and the net 10 10 . , Von der Sendeverarbeitungsschaltung From the transmission processing circuit 141 141 empfangene Host-Sendedaten werden im Modem received host transmission data in the modem 140 " 140 ' zurückgeschleift" (Loopback), um den Datenauswahl- und -Repeating-Prozess zu integrieren. Auf dem NET IN Eingang looped back "(loopback) to integrate the data selection and -Repeating process. On the NET IN input 107 107 empfangene Daten werden sowohl mit der Leitung für das PTC OUT Signal Data received by both the line for the PTC OUT signal 114 114 als auch mit der Empfangsverarbeitungsschaltung and with the reception processing circuit 142 142 gekoppelt. coupled. Auf der Leitung für das PTC IN Signal On the line for the PTC IN signal 113 113 empfangene Daten werden zur Empfangsverarbeitungsschaltung data received to the receive processing circuit 142 142 gesendet und auch jeweils über die NET OUT und NET OUT INV Signalleitung sent and also in each case on the NET OUT and NET OUT INV signal line 108 108 und and 109 109 zum Netz to the network 10 10 weitergeleitet. forwarded. Schließlich werden Host-Sendedaten von der Sendeverarbeitungsschaltung Finally, host transfer data from the transmission processing circuit 141 141 zu drei Zielorten gesendet: der Leitung für das PTC OUT Signal sent to three destinations: the line for the PTC OUT signal 114 114 , den Leitungen jeweils für die NET OUT und NET OUT INV Signale , The lines for each of the NET OUT and NET OUT INV signals 108 108 und and 109 109 sowie zur Empfangsverarbeitungsschaltung and for the reception processing circuit 142 142 . , Das "Loopback" von Host-Sendedaten zur Empfangsverarbeitungsschaltung The "loop" of host transmit data to the receiving processing circuit 142 142 erlaubt es dem Host-Prozessor allows the host processor 102 102 , "Meldungen" zum SMAC , "Messages" to SMAC 100 100 zu senden. to send. Dieses Meldungsloopback ist die bevorzugte Methode für die Übertragung bestimmter Informationen zwischen dem Host-Prozessor This Meldungsloopback is the preferred method for the transmission of certain information between the host processor 102 102 und dem SMAC and the SMAC 100 100 , weil sie die inhärenten Meldungsverarbeitungsfähigkeiten des SMAC Because the inherent message processing capabilities of the SMAC 100 100 nutzt. uses. So werden z. Thus, be. B. spezielle Stationsmanagement-"Meldungen" für eine Direktverarbeitung durch den SMAC As special Stationsmanagement- "messages" for direct processing by the SMAC 100 100 ohne Aktion durch den Host-Prozessor without action by the host processor 102 102 bereitgestellt. provided. Diese "Meldungen" können entweder vom Netz These "messages" can either from the network 10 10 oder vom Host-Prozessor 102 empfangen werden, aber in beiden Fällen wird die "Meldung" durch die Empfangsverarbeitungsschaltung or be received from the host processor 102, but in both cases the "message" by the reception processing circuit 142 142 verarbeitet. processed. Füllbytes werden an das Ende jeder Stationsmanagementmeldung angehängt, um zu gewährleisten, dass der SMAC Stuffing bytes are appended to the end of each station management message to ensure that the SMAC 100 100 genügend Zeit hat, um die Meldung zu verarbeiten. has enough time to process the message.
  • Schließlich hat das Modem Finally, the modem 140 140 die Funktion, Signale zu erzeugen, die für den CTDMA-Zugangsprozess verwendet werden, insbesondere ein FRAME ESTIMATE Signal functions to generate signals which are used for the CTDMA access process, in particular a FRAME ESTIMATE signal 165 165 und ein RX READY Signal and an RX READY signal 166 166 . , Mit kurzer Bezugnahme auf With brief reference to 6 6 , das FRAME ESTIMATE Signal , The FRAME ESTIMATE signal 165 165 bedeutet, dass "geschätzt" wird, dass ein MAC-Frame means that "estimated" that a MAC frame 21 21 unterwegs ist (Sendung oder Empfang). is traveling (transmission or reception). Bei einem empfangenen Frame erfolgt diese "Schätzung" auf eine Weise, die eine qualitative Schätzung der MAC-Frame-Präambel For a frame received this "estimate" a qualitative estimate of the MAC frame preamble is done in a way that 22 22 als eine frühe, aber nicht unfehlbare Anzeige durchführt, dass ein MAC-Frame performs as an early, but not infallible indication that a MAC frame 21 21 unterwegs ist. Is on the way. Das andere Steuersignal, RX READY The other control signal, RX READY 166 166 , wird erst nach dem Empfang einer vorbestimmten Anfangsbegrenzersequenz, genau und fehlerlos, wahr. Is only after the reception of a predetermined start delimiter sequence, exactly and without error, true. Der Anfangsbegrenzer the delimiter 23 23 ist dahingehend eindeutig, dass er aus einzelnen Phy-Symbolen anstatt aus konventionellen Manchester-codierten Datenbits besteht. the effect is clear that it is composed of individual phy symbols instead of conventional Manchester encoded data bits. In der Tat beinhaltet der bevorzugte Anfangsbegrenzer In fact, the preferred delimiter includes 23 23 absichtlich mehrere explizite Manchester-Code-Verletzungen in der Phy-Symbol-Sequenz. intentionally several explicit Manchester code violations in the phy symbol sequence. Ein ähnlich eindeutiger Endebegrenzer A similarly unique end delimiter 28 28 wird mit einer anderen Phy-Symbol-Sequenz bereitgestellt, die ebenfalls Manchester-Code-Verletzungen beinhaltet, um das Ende eines MAC-Frame is provided with a different phy symbol sequence, which also includes Manchester code violations, to the end of a MAC frame 21 21 zu erkennen. to recognize. Nach einem erfolgreichen Erkennen der Anfangsbegrenzersequenz wird das RX READY Signal After a successful detection of the start delimiter, the RX READY signal 166 166 wahr. true. Das RX READY Signal The RX READY signal 166 166 bleibt dann so lange wahr, bis eine andere Manchester-Code-Verletzung erkannt wird. then remains true until another Manchester code violation is detected. Normalerweise würde ein empfangener MAC-Frame keine Manchester-Code-Verletzungen zwischen Anfangs- und Endebegrenzern enthalten. Normally, a received MAC frame would not contain any Manchester code violations between the start and Endebegrenzern. In diesem Fall würde das RX READY Signal In this case, the RX READY signal would 166 166 wahr bleiben, bis die erste absichtliche Manchester-Code-Verletzung im Endebegrenzer erkannt wird. remain true until the first intentional Manchester code violation is detected in the end delimiter.
  • Wieder zurück zu Back to 5B 5B , die Empfangsverarbeitungsschaltung , The reception processing circuit 142 142 nimmt serielle Daten- und andere Statusanzeigen vom Modem accepts serial data and other status indicators from the modem 140 140 und wandelt die seriellen Daten in ein acht Bit breites "Byte"-Format um. and converts the serial data to an eight bit wide "byte" format. Die Empfangsverarbeitungsschaltung The reception processing circuit 142 142 leitet die Byte-Daten über einen RX-Byte-Bus forwards the byte data over an RX byte bus 170 170 zur Host-Schnittstellenschaltung to the host interface circuit 143 143 weiter. continue. Steuersignale für die Übertragung kommen auf einem RX FIFO Steuerbus Control signals for the transmission come to an RX FIFO control bus 171 171 . , Die Empfangsverarbeitungsschaltung The reception processing circuit 142 142 ist auch vornehmlich für Screening-Operationen verantwortlich und beinhaltet eine universelle User-Screen-Schaltung is also primarily responsible for screening operations and includes a universal user screen circuit 172 172 , die so programmiert werden kann, dass sie eine begrenzte Anzahl von LPaket-Etiketten von Interesse "erkennt". That can be programmed so that they "recognize" a limited number of Lpacket labels of interest. Die Empfangsverarbeitungsschaltung The reception processing circuit 142 142 ist auch mit dem externen Screener-Bus is also connected to the external screener bus 115 115 für externe Screening-Vorgänge verbunden. connected to external screening operations. Die Zugangssteuerschaltung The access control circuit 144 144 hat in Verbindung mit der Empfangsverarbeitungsschaltung has in conjunction with the receive processing circuit 142 142 die Funktion, eine "feste" Screener-Funktion zu implementieren. to implement a "fixed" screener function the function. Dieser feste Screener dient zum Erkennen von vorbestimmten festen LPaket-Etiketten, die Stationsmanagementinformationen führen- Darüber hinaus führt die Empfangsverarbeitungsschaltung This fixed screener is used to detect predetermined fixed Lpacket labels, the station management information leading Furthermore performs the reception processing circuit 142 142 eine "Intervallnummer"-Zahl. an "interval number" count. Wie oben erörtert, wird jedes periodische Intervall in aufsteigender Reihenfolge gemäß einem konfigurierbaren Modulus nummeriert. As discussed above, each periodic interval is numbered in ascending order according to a configurable modulus. Die Empfangsverarbeitungsschaltung The reception processing circuit 142 142 führt die "Intervallnummer" des aktuellen periodischen Intervalls für die Verwendung in einigen Screening-Funktionsarten. performs the "interval number" of the current periodic interval for use in some screening function modes. Die Intervallnummer wird auch über den Bus The interval number is also on the bus 174 174 direkt zur Host-Schnittstelle directly to the host interface 143 143 gesendet. Posted.
  • Die Empfangsverarbeitungsschaltung The reception processing circuit 142 142 erzeugt ein LPACKET BOUNDARY Signal generates an LPACKET BOUNDARY signal 175 175 am Anfang jedes LPakets at the beginning of each Lpacket 26 26 und am Ende des letzten LPakets im MAC-Frame and at the end of last Lpacket in the MAC frame 21 21 . , Das LPACKET BOUNDARY Signal The LPACKET BOUNDARY signal 175 175 ist mit der Zugangssteuerschaltung with the access control circuit 144 144 gekoppelt, um eine Benachrichtigung der LPaket-Grenze bereitzustellen, so dass die entsprechende Verarbeitung eingeleitet werden kann. coupled to provide a notification of the Lpacket boundary so that appropriate processing can be initiated.
  • Die Zugangssteuerschaltung The access control circuit 144 144 koordiniert alle Funktionen auf dem SMAC coordinates all functions on the SMAC 100 100 , einschließlich Implementation des CTDMA-Protokolls, Datenübertragung, Datenempfang, Datenaustausch mit dem Host-Prozessor Including implementation of the CTDMA protocol, data transmission, data reception, data exchange with the host processor 102 102 und Erzeugung des Sync-Ausgangssignals and generation of the sync output signal 120 120 . , Die Zugangssteuerschaltung The access control circuit 144 144 beinhaltet einen Reduzierter-Instruktionssatz-Computer, der nachfolgend als RISC-Prozessor includes a Reduced instruction set computer, referred to as the RISC processor 400 400 bezeichnet wird ( referred to as ( 10 10 ), zusätzlich zu mehreren dedizierten Logikschaltungen. ), In addition to several dedicated logic circuits. Der RISC-Prozessor The RISC processor 400 400 wird mit einem RISC-Bus is a RISC bus 180 180 verbunden, der die Zugangssteuerschaltung connected to the access control circuit which 144 144 mit anderen Verarbeitungsschaltungen auf dem SMAC with other processing circuits on the SMAC 100 100 verbindet. combines. Der RISC-Bus The RISC bus 180 180 beinhaltet Adress-, Daten- und Steuerleitungen und ermöglicht die Kommunikation von Befehls- und Statusinformationen zwischen dem RISC-Prozessor includes address, data and control lines and permits communication of command and status information between the RISC processor 400 400 und den angeschlossenen Schaltungen. and the connected circuits. Insbesondere verwendet der RISC-Prozessor In particular, the RISC processor uses 400 400 den RISC-Bus 180 zum Erzeugen von Befehls-Strobesignalen, zum Testen einzelner Statusbits und sogar zum parallelen Lesen von "Byte"-Daten von selektierten Stellen im SMAC the RISC bus 180 to generate command strobe, test individual status bits, and even for parallel read "byte" data from selected locations within the SMAC 100 100 . , Während die meisten E/A-Operationen zur Zugangssteuerschaltung While most I / O operations for access control circuit 144 144 über den RISC-Bus over the RISC bus 180 180 erfolgen, werden auch einige diskrete Ein- und Ausgänge verwendet, und diese Signale werden ggf. nachfolgend beschrieben. take place, some discreet inputs and outputs are used, and these signals are, if necessary, described below.
  • Die Zugangssteuerschaltung The access control circuit 144 144 erzeugt auch mehrere Signale, die für den Betrieb des CTDMA-Protokolls relevant sind, und diese Signale werden in einem Bus mit der Bezeichnung "Sync"-Bus also produces several signals which are relevant for the operation of the CTDMA protocol, and those signals are in a bus labeled "sync" bus 176 176 miteinander gruppiert. grouped together. Der Sync-Bus The Sync Bus 176 176 hat Verbindung mit der Sync-Auswahlschaltung has connection with the sync select circuit 145 145 , um die Quellsignale bereitzustellen, von denen die Sync-Auswahlschaltung To provide the source signals from which the sync select circuit 145 145 das SYNC OUT Signal the SYNC OUT signal 120 120 erzeugen kann. can generate. Der Sync-Bus The Sync Bus 176 176 hat auch Verbindung mit der Empfangsverarbeitungsschaltung also has connection with the reception processing circuit 142 142 und der Host-Schnittstelle and the host interface 143 143 . ,
  • Weiterhin mit Bezug auf Still referring to 5B 5B , die Sendeverarbeitungsschaltung , The transmission processing circuit 141 141 erzeugt einen seriellen Strom von Phy-Symbolen für die Ausgabe vom SMAC generating a serial stream of phy symbols for output from the SMAC 100 100 . , Der serielle Phy-Symbolstrom sowie andere assoziierte Steuersignale sind über den Ausgangsbus The serial phy symbol stream, as well as other associated control signals via output 161 161 mit der Modemschaltung the modem circuit 140 140 verbunden. connected. Die Sendeverarbeitungsschaltung The transmission processing circuit 141 141 führt die Funktionen des Erzeugens der Präambel performs the functions of generating the preamble 22 22 , des Anfangsbegrenzers , The starting delimiter 23 23 , des Datenfeldes , The data field 25 25 und des Endebegrenzers and the end delimiter 28 28 für einen abgehenden MAC-Frame for an outgoing MAC frame 21 21 durch. by. Präambel, Anfangs- und Endebegrenzer sind im Format festgelegt und werden intern von der Sendeverarbeitungsschaltung Preamble, start and end delimiters are specified in the format and are internally from the transmit processing circuit 141 141 erzeugt. generated. Die Daten für die Übertragung im Datenfeld The data for transmission in the data field 25 25 des MAC-Frame werden entweder direkt von der Host-Schnittstellenschaltung the MAC frame either directly from the host interface circuit 143 143 oder von der Zugangssteuerschaltung or from the access control circuit 144 144 über den RISC-Bus over the RISC bus 180 180 zur Sendeverarbeitungsschaltung to transmit processing circuit 141 141 gesendet. Posted. Für "normale" Ausgabedaten (dh vom Host For "normal" output data (ie, the host 102 102 ) wird der Datenfeldinhalt zur Sendeverarbeitungsschaltung ), The data field contents for the transmit processing circuit 141 141 direkt durch die Host-Schnittstellenschaltung directly through the host interface circuit 143 143 geliefert. delivered. Ein weiteres wichtiges Konzept ist jedoch die Fähigkeit des SMAC However, another important concept is the capability of the SMAC 100 100 , automatisch auf bestimmte Stationsmanagementbefehle zu reagieren, in einigen Fällen damit, dass tatsächlich eine geeignete Stationsmanagement-Antwortmeldung gesendet wird. To automatically respond to certain station management commands, in some cases, so that in fact an appropriate station management response message is sent. Bei Bedarf wird die Stationsmanagement-Antwortmeldung ohne Anweisung vom oder Unterbrechung des Host-Prozessor(s) If required, the station management response message is no instruction from or interruption of the host processor (s) 102 102 gesendet. Posted. Die Stationsmanagement-Antwortmeldung wird automatisch vom RISC-Prozessor in der Zugangssteuerschaltung The station management response message is automatically by the RISC processor in the access control circuit 144 144 erzeugt, und die entsprechenden Daten zur Übertragung werden über den RISC-Bus produced and the corresponding data for transmission is via the RISC bus 180 180 zur Sendeverarbeitungsschaltung to transmit processing circuit 141 141 gesendet. Posted.
  • Die Sendeverarbeitungsschaltung The transmission processing circuit 141 141 erzeugt ein TX READY Signal generates a TX READY signal 181 181 , um anzuzeigen, dass der Hauptteil eines MAC-Frame To indicate that the main part of a MAC frame 21 21 gerade gesendet wird. is being sent. Das heißt, das TX READY Signal That is, the TX READY signal 181 181 wird nach dem Senden des Anfangsbegrenzers is after the transmission of the starting delimiter 23 23 aktiviert und nach dem Senden des Endebegrenzers activated and after transmission of the end delimiter 28 28 deaktiviert. disabled. Das TX READY Signal The TX READY signal 181 181 ist somit grob analog zu dem beim Empfang verwendeten RX READY Signal is therefore roughly analogous to the RX READY signal used in the receiving 166 166 . , Das TX READY Signal The TX READY signal 181 181 ist mit der Host-Schnittstellenschaltung is connected to the host interface circuit 143 143 , der Zugangssteuerschaltung , The access control circuit 144 144 und der Sync-Auswahlschaltung and the sync select circuit 145 145 für die Verwendung wie nachfolgend separat beschrieben verbunden. connected described for use as described below separately. Ein weiterer von der Sendeverarbeitungsschaltung Another of the transmission processing circuit 141 141 erzeugte Sendeindikator ist ein TX BUSY Signal Transmit indicator generated is a TX BUSY signal 182 182 , das an die Zugangssteuerschaltung Which connects to the access control circuit 144 144 angelegt wird. is applied. Ein wahres TX BUSY Signal gibt an, dass die Sendeverarbeitungsschaltung A true TX BUSY signal indicates that the transmit processing circuit 141 141 gerade dabei ist, ein LPaket von der Host-Schnittstelle in the process, is a Lpacket of the host interface 143 143 zu erwerben. to acquire. Insbesondere ist das TX BUSY Signal In particular, the TX BUSY signal is 182 182 während der Übertragung einer Kopfzeile (Felder (During transmission of a header fields 22 22 - - 24 24 ) oder eines Dateiende-Etiketts (Felder ) Or an end of file label (Fields 27 27 - 28 28 ) eines MAC-Frame ) Of a MAC frame 21 21 und auch nicht wahr, während die Zugangssteuerung and not also true while the access control 144 144 eine Antwort sendet. sends a response. Mit dem TX BUSY Signal With the TX BUSY signal 182 182 wird die Zugangssteuerung is the access control 144 144 informiert, wenn die Sendeverarbeitungsschaltung informed when the transmit processing circuit 141 141 die Übertragung eines LPakets abgeschlossen hat. has completed the transfer of a Lpacket. Wenn das TX BUSY Signal falsch wird, kann die Zugangssteuerschaltung If the TX BUSY signal is wrong, the access control circuit 144 144 entweder eine andere LPaket-Übertragung einleiten oder den MAC-Frame either to initiate another Lpacket transmission or the MAC frame 21 21 beenden. break up.
  • Die Host-Schnittstellenschaltung The host interface circuit 143 143 ist eine "strom"(Stream)-orientierte Schnittstelle für den Host-Prozessor is a "current" (Stream) oriented interface for the host processor 102 102 . , Jeder Strom ist eine logische Gruppierung von Speicherstellen, die auf FIFO-Weise in der Host-Schnittstellenschaltung Each stream is a logical grouping of memory locations in FIFO manner in the host interface circuit 143 143 organisiert ist. is organized. Es werden vorzugsweise insgesamt fünf Ströme implementiert, dh drei Ausgangs-(Sende)-Ströme und zwei Eingangs-(Empfangs)-Ströme. There are preferably implemented a total of five streams, that is, three output (transmit) streams and two input (receive) streams. Die drei Ausgangsströme werden mit TX A, TX B und TX C bezeichnet. The three output streams are designated TX A, TX B and TX C. Auf eine Übertragung wartende Daten werden vom Host-Prozessor A transmission waiting data from the host processor 102 102 über den Host-Bus over the host bus 101 101 in die Ströme TX A bis TX C gesetzt. placed in the streams TX A through TX C. Der Host-Prozessor The host processor 102 102 hat auch die Fähigkeit, die Ausgangsströme als "sendebereit" zu "markieren". also has the ability to "ready to send" the output currents as a "mark" them. Ein STREAM STATUS Bus A STREAM STATUS bus 185 185 wird von der Host-Schnittstellenschaltung is from the host interface circuit 143 143 bereitgestellt, um anzuzeigen, welche der drei Ausgangsströme als "sendebereit" markiert sind. provided to indicate which are marked of the three output streams as "ready for transmission". Die Zugangssteuerschaltung The access control circuit 144 144 wird auch über den RISC-Bus is also on the RISC bus 180 180 über den "Sendebereit"-Status unterrichtet. informed of the "Ready to send" status. Wenn der Knoten If the node 20 20 gemäß CTDMA-Protokoll eine Sendeerlaubnis erhalten hat, dann gibt die Zugangssteuerschaltung received pursuant CTDMA protocol permission to transmit, then gives access control circuit 144 144 entsprechende Anweisungen über den RISC-Bus appropriate instructions over the RISC bus 180 180 aus, um die Sendeverarbeitungsschaltung out to the transmission processing circuit 141 141 anzuweisen, mit dem Senden zu beginnen. be instructed to begin transmission. Gleichzeitig wird der RISC-Bus At the same time the RISC bus 180 180 auch verwendet, um einen der "Bereit"-Ströme in der Host-Schnittstelle also used one of the "ready" streams in the host interface 143 143 für die tatsächliche Übertragung zu designieren. to designate for the actual transfer. Die Information, welcher Strom übertragen werden soll, wird von der Host-Schnittstelle The information as to which stream is to be transmitted is from the host interface 143 143 zwischengespeichert und über einen "Framestart"-Bus buffered and a "frame start" bus 186 186 an die Sendeverarbeitungsschaltung to the transmission processing circuit 141 141 angelegt. created. Die Host-Schnittstellenschaltung The host interface circuit 143 143 setzt dann das erste oder oberste Datenwort für den gewählten Strom auf den, "TX Word" Bus then sets the first or top data word for the selected stream to the "TX word" bus 187 187 . , Der TX-Word-Bus The TX word bus 187 187 überträgt das aktuelle Wort zur Sendeverarbeitungsschaltung transfers the current word to the transmit processing circuit 141 141 . , Der TX-Word-Bus The TX word bus 187 187 hat eine Breite von 16 Bit, so dass jeweils zwei Bytes gleichzeitig übertragen werden. has a width of 16 bits, so that two bytes are transmitted simultaneously. Wenn die Sendeverarbeitungsschaltung If the transmission processing circuit 141 141 das aktuelle Wort auf dem TX- Word-Bus the current word on the TX word bus 187 187 zwischengespeichert hat, dann wird ein TAKE WORD Signal has cached, then a TAKE WORD signal 188 188 aktiviert. activated. Das TAKE WORD Signal The TAKE WORD signal 188 188 weist die Host-Schnittstelle , the host interface 143 143 an, den gerade gewählten Strom zum nächsten Datenwort für die Übertragung weiterzuleiten. to forward the currently selected stream to the next data word for transmission.
  • Während der Übertragung von der Host-Schnittstelle During the transfer from the host interface 143 143 aktiviert die Sendeverarbeitungsschaltung activates the transmission processing circuit 141 141 ein TX BUSY Signal a TX BUSY signal 182 182 . , Das TX BUSY Signal The TX BUSY signal 182 182 ist mit der Zugangssteuerschaltung with the access control circuit 144 144 verbunden und wird für die Dauer jedes LPakets aktiviert, das von der Host-Schnittstelle gesendet wird. connected and each Lpacket is activated, which is sent from the host interface for the duration. Ein TX READY Signal A TX READY signal 181 181 wird nach dem Übertragen des Anfangsbegrenzers is after the transfer of the starting delimiter 23 23 wahr und bleibt für die Dauer der Übertragung wahr. true and remains true for the duration of the transfer. Das TX READY Signal The TX READY signal 181 181 ist mit der Zugangssteuerschaltung with the access control circuit 144 144 , der Host-Schnittstelle , The host interface 143 143 und als Eingang zur Sync-Auswahlschaltung and as an input to the sync select circuit 145 145 geschaltet. connected.
  • Die Sync-Auswahlschaltung The sync select circuit 145 145 hat die Funktion, eine von mehreren Signalquellen für die Verwendung beim Erzeugen des SYNC OUT Signals has the function of a plurality of signal sources for use in generating the SYNC OUT signal 120 120 zu wählen. to choose. Der RISC-Bus The RISC bus 180 180 hat Verbindung mit der Sync-Auswahlschaltung has connection with the sync select circuit 145 145 und dient zum Steuern der Auswahl der Signalquelle. and is used for controlling the selection of the signal source.
  • Im Hinblick auf diese Übersicht über den SMAC In view of this overview of the SMAC 100 100 wird eine ausführlichere Beschreibung seiner Subsysteme verständlich. is of course a more detailed description of its subsystems.
  • SMAC-Modem SMAC Modem
  • Gemäß According to 7 7 verarbeitet das Modem processes the modem 140 140 das PTC IN Signal the PTC IN signal 113 113 und das NET IN Signal and the NET IN signal 107 107 in einer RX-Decodierschaltung in an RX decode circuit 250 250 . , Die RX-Decodierschaltung The RX decode circuit 250 250 überwacht jedes der Signale monitors each of the signals 113 113 und and 107 107 , um zu ermitteln, welches der beiden für eine nachfolgende Verarbeitung ausgewählt werden soll. To determine which of the two to be selected for subsequent processing. Beim normalen Betrieb ist jeweils immer nur eines der Signale During normal operation, is always only one of the signals 113 113 und and 107 107 aktiv. active. Die eingehenden Daten von der gewählten Quelle werden mit dem PHY CLOCK Signal The incoming data from the selected source with the PHY CLOCK signal 150 150 synchronisiert und als RX PHY SYMBOLS Signal synchronized, and as RX PHY SYMBOLS signal 251 251 ausgegeben. output. Ein weiterer Ausgang von der RX-Decodierschaltung Another output from the RX decode circuit 250 250 ist als RX FRAME Signal is as RX FRAME signal 252 252 designiert. designated. Das RX FRAME Signal The RX FRAME signal 252 252 wird aktiviert, wenn die selektierten Eingangsdaten am RX PHY SYMBOLS Signal is activated when the selected input data on the RX PHY SYMBOLS signal 251 251 als gültige Präambel as a valid preamble 22 22 erkannt sind (siehe recognized (see 6 6 ). ). Ein-PTC ACTIVE Signal A PTC ACTIVE signal 253 253 wird ebenfalls von der RX-Decodierschaltung 250 erzeugt, um anzuzeigen, wenn das PTC IN Signal is also generated by the RX decode circuit 250 to indicate when the PTC IN signal 113 113 als aktiver Kanal gewählt ist. is selected as the active channel. Das PTC ACTIVE Signal The PTC ACTIVE signal 253 253 ist sowohl mit einer TX-Steuerschaltung with both a TX control circuit 255 255 im Modem in the modem 140 140 als auch extern über den Eingangsbus and externally via input 162 162 mit der Empfangsverarbeitungsschaltung with the reception processing circuit 142 142 gekoppelt. coupled. Das PTC ACTIVE Signal The PTC ACTIVE signal 253 253 wird von diesen jeweiligen Schaltungen is used by those respective circuits 255 255 und and 142 142 als Anzeige dafür verwendet, dass der Programmierterminal used as an indication that the programming terminal 25 25 aktiv ist, was wiederum spezielle Verarbeitungsaktionen diktiert, die nachfolgend beschrieben werden. is active, which in turn dictates special processing actions which are described below.
  • Die Sendeverarbeitungsschaltung The transmission processing circuit 141 141 empfängt auf dem Ausgangsbus receives on the output bus 161 161 ein TX ENABLE Signal A TX ENABLE signal 256 256 und ein END BLANKING Signal and an END BLANKING signal 257 257 . , Das TX ENABLE Signal The TX ENABLE signal 256 256 und das END BLANKING Signal and END BLANKING signal 257 257 sind mit der RX-Decodierschaltung are the RX-decoding circuit 250 250 und der TX- Steuerschaltung and the TX control circuit 255 255 gekoppelt. coupled. In der RX-Decodierschaltung In the RX decode circuit 250 250 werden die Signale the signals 256 256 und and 257 257 beim Wählen des aktiven Kanals wie nachfolgend näher beschrieben verwendet. used as described further below when selecting the active channel. Für die TX-Steuerschaltung For the TX control circuit 255 255 werden die Signale the signals 256 256 und and 257 257 zum Steuern des Sendeprozesses verwendet, ebenfalls wie nachfolgend beschrieben wird. used for controlling the transmit process, also as described below.
  • Die Modem-Schaltung The modem circuit 140 140 beinhaltet eine Taktgeneratorschaltung includes a clock generator circuit 260 260 , die Datentakte und andere Synchronisationssignale erzeugt, die im SMAC Which generates data clocks and other synchronizing signals in the SMAC 100 100 verwendet werden. be used. Über das oben erörterte PHY CLOCK Signal About the above discussed PHY CLOCK signal 150 150 und BYTE PULSE Signal and BYTE PULSE signal 151 151 hinaus erzeugt die Taktgeneratorschaltung also produces the clock generator circuit 260 260 auch ein BIT CLOCK Signal a BIT CLOCK signal 261 261 und ein BYTE CLOCK Signal and a BYTE CLOCK signal 262 262 . , Das BIT CLOCK und das BYTE CLOCK Signal The BIT CLOCK and BYTE CLOCK signal the 261 261 und and 262 262 sind über den Eingangsbus are over the input 162 162 jeweils extern mit der Empfangsverarbeitungsschaltung each externally to the receive processing circuit 142 142 gekoppelt und werden auch lokal im Modem coupled and locally in the modem 140 140 verwendet. used. Das BIT CLOCK Signal The BIT CLOCK signal 261 261 hat eine Frequenz von fünf Megahertz oder der Hälfte der Phy-Symbolrate; has a frequency of five megahertz, or half the phy symbol rate; da es zwei Phy-Symbole pro Manchester-Datenbit gibt. since there are two phy symbols per Manchester data bit. Ferner wird das BIT CLOCK Signal Further, the BIT CLOCK signal is 261 261 zeitlich so gesteuert, dass seine aktive Flanke dem "wahren" Phy-Symbolteil jedes Manchester-Bits entspricht. timed so that its active edge "true" phy symbol portion corresponding to each Manchester bit. Wie in der Technik bekannt ist, umfasst jedes Manchester-Bit zwei Phy-Symbole, die binäre Komplemente voneinander sein müssen, damit sie als gültiger Manchester-Code angesehen werden. As is known in the art, each Manchester bit comprises two phy symbols which must be binary complements of one another so that they are considered a valid Manchester code. Das heißt, ein Phy-Symbol oder Manchester-Halbbit bedeutet "wahre" Daten, während die andere Hälfte des Manchester-Bits Umkehr- oder Komplementdaten sind. That is, a phy symbol or Manchester half-bit means "real" data, while the other half of Manchester bits reverse or complement data are. Somit werden durch Abtasten des Phy-Symbolstroms mit der aktiven Flanke des BIT CLOCK Signals Thus, by sampling the phy symbol stream with the active edge of the BIT CLOCK signal 261 261 die tatsächlichen (dh "wahren") Manchester-Daten zurückgewonnen. recovered the actual (ie "true") Manchester data. Das BYTE CLOCK Signal The BYTE CLOCK signal 262 262 ist dem Bittakt frequenzmäßig – durch acht dividiert – gleich, so dass die aktive Flanke einmal alle acht Bit auftritt. is in terms of frequency the bit clock - divided by eight - the same so that the active edge occurs once every eight bits.
  • Eine ordnungsgemäße Ausrichtung der BIT CLOCK, BYTE CLOCK und BYTE PULSE Signale Proper alignment of the BIT CLOCK, BYTE CLOCK and BYTE PULSE signals 261 261 , . 262 262 und and 151 151 ist eine wichtige Funktion des SMAC is an important feature of the SMAC 100 100 . , Eine Begrenzererkennungsschaltung a delimiter 265 265 dient zum Erkennen einer exakten Sequenz von Phy-Symbolen, die einen "Anfangsbegrenzer" is used to detect an exact sequence of phy symbols having a "start delimiter" 23 23 und einen "Endebegrenzer" 28 bildet. and forming an "end delimiter." 28 Die Anfangs- und Endebegrenzer an sich sind dahingehend neu, dass sie auf Mustern von Phy-Symbolen anstatt von Manchester- Datenbits basieren. The start and end delimiters themselves are novel in that they are based on patterns of phy symbols instead of Manchester data bits. Wie oben erwähnt, werden die bevorzugten Start- und Endebegrenzer-Phy-Symbolmuster so konstruiert, dass sie absichtlich ungültige Manchester-Codes beinhalten und demzufolge von früheren Manchester- Verarbeitungsschaltungen (nicht dargestellt) einfach als "falsche" Daten zurückgewiesen würden. As mentioned above, the preferred start and end delimiter phy symbol patterns are constructed so that they would simply dismissed as "wrong" data includes intentionally invalid Manchester codes as you type (not shown) of former Manchester processing circuits. Eine ausführliche Beschreibung von Aufbau und Verwendung von Anfangs- und Endebegrenzer werden nachfolgend ausführlich beschrieben. A detailed description of the structure and use of the start and end delimiter are described in detail below. Im Allgemeinen wird der Anfangsbegrenzer In general, the delimiter is 23 23 verwendet, um einen präzisen "Synchronisier"-Punkt für die eingehenden Daten festzulegen. used to set a precise "synchronizing" point for the incoming data. Vorübergehend auf temporarily 6 6 bezugnehmend, wenn ein Anfangsbegrenzer Referring if a delimiter 23 23 erfolgreich erkannt wird, dann aktiviert die Begrenzererkennungsschaltung is successfully detected, then activates the delimiter 265 265 ein ALIGN BYTE Signal an ALIGN BYTE signal 266 266 , um anzuzeigen, dass die eingehenden Phy-Symbole an einer exakten Byte- und Bit-Grenze sind. To indicate that the incoming phy symbols at an exact byte and bit boundary are. Und genau in diesem Moment wurde das letzte Phy-Symbol des Anfangsbegrenzers gerade empfangen, und das erste Phy-Symbol des ersten Bits und das erste Byte der Quelladresse And at this moment, the last phy symbol of the starting delimiter has just been received, and the first phy symbol of the first bit and the first byte of the source address 24 24 sind das nächste empfangene Signal. are the next received signal. Das ALIGN BYTE Signal The ALIGN BYTE signal 266 266 veranlasst die Taktgeneratorschaltung causes the clock generator circuit 260 260 , alle Taktsignale BIT CLOCK 261, BYTE CLOCK All clock signals BIT CLOCK 261, BYTE CLOCK 262 262 und BYTE PULSE and BYTE PULSE 151 151 jeweils auf diese präzise Bit/Byte-Grenze zu synchronisieren. respectively synchronizing to that precise bit / byte boundary.
  • Das Modem the modem 140 140 verwendet eine Loopback-Konfiguration, um zwischen empfangenen Daten oder abgehenden Sendedaten für eine nachfolgende Verarbeitung durch die Empfangsverarbeitungsschaltung using a loop-back configuration to select between received data or outgoing transmit data for subsequent processing by the receive processing circuit 142 142 auszuwählen. select. Insbesondere wird ein Paar Multiplexer Specifically, a pair of multiplexers 267 267 und and 268 268 mit jeweils zwei Eingängen verwendet. used each having two inputs. Serielle Phy-Symbole für die Übertragung werden von der Sendeverarbeitungsschaltung Serial phy symbols for transmission are from the transmission processing circuit 141 141 auf einer TX PHY SYMBOLS Leitung on a TX PHY SYMBOLS line 269 269 über den Ausgangsbus via output 161 161 bereitgestellt. provided. Ein Multiplexer a multiplexer 267 267 wird zum Auswählen zwischen entweder den RX PHY SYMBOLS is used to select between either the RX PHY SYMBOLS 251 251 oder den TX PHY SYMBOLS or TX PHY SYMBOLS 269 269 verwendet. used. Der Ausgang des Multiplexers The output of multiplexer 267 267 wird als PHY DATA Signal is as PHY DATA signal 270 270 bezeichnet und ist mit dem Eingangsbus refers to and is connected to the input bus 162 162 und anderen Schaltungen im Modem and other circuitry in the modem 140 140 wie nachfolgend ausführlich beschrieben gekoppelt. as hereinafter described in detail coupled. Das PHY DATA Signal The PHY DATA signal 270 270 kann somit Phy-Symbole entweder senden oder empfangen, je nach der Auswahl des Multiplexers Thus phy symbols either send or receive, depending on the selection of the multiplexer 267 267 . , Der andere Multiplexer The other multiplexers 268 268 dient zum Auwählen zwischen dem RX FRAME Signal is used for the RX FRAME signal Selecting the Multi between 252 252 oder dem TX ENABLE Signal or the TX ENABLE signal 256 256 . , In diesem Zusammenhang wird das TX ENABLE Signal In this connection, the TX ENABLE signal 256 256 als "Frame"-Signal verwendet, da die TX PHY SYMBOLS used as a "frame" signal because the TX PHY SYMBOLS 269 269 immer als "in Frame" angesehen werden, wenn das TX ENABLE Signal always be regarded as "in frame" when the TX ENABLE signal 256 256 wahr ist. true is. Das RX FRAME Signal The RX FRAME signal 252 252 wird von der RX DECODE Schaltung is the RX DECODE circuit of 250 250 als "Schätzung" erzeugt, dass ein eingehender MAC-Frame läuft. produced as "estimate" that an incoming MAC frame is running. Daher wird der Ausgang des Multiplexers Therefore, the output of the multiplexer is 268 268 als FRAME ESTIMATE Signal as a FRAME ESTIMATE signal 165 165 bezeichnet und reflektiert den "in Frame" Status des gewählten RX PHY SYMBOLS Signals referred and reflects the "in frame" status of the selected RX PHY SYMBOLS signal 251 251 oder TX PHY SYMBOLS Signals or TX PHY SYMBOLS signal 269 269 . , Ein TX RESERVE Signal A TX RESERVE signal 271 271 wird an den Ausgangsbus is to the output bus 161 161 von der Sendeverarbeitungsschaltung from the transmission processing circuit 141 141 angelegt und ist mit einem Select-Eingang an jedem der Multiplexer applied and is equipped with a select input on each of the multiplexers 267 267 und and 268 268 verbunden, um zwischen den jeweiligen RX- und TX-Signalen auszuwählen. connected to select between the respective RX and TX signals. Das TX RESERVE Signal The TX RESERVE signal 271 271 wird zu Beginn einer Sendesequenz "wahr" und bleibt für die Dauer der Übertragung plus einer zusätzlichen oder "Reserve"-Zeit nach dem Ende der Übertragung "wahr". is "true" at the beginning of a transmission sequence and will remain for the duration of the transmission plus an additional or "reserve" time after the end of transmission "true". Die zusätzliche "Reserve"-Zeit ergibt eine "Ruhe"-Periode ohne Netzaktivität nach dem Ende der Übertragung. The additional "reserve" time results in a "quiet" period without network activity after the end of the transmission. Die "Reserve"-Zeit nach dem Ende der Übertragung wird hierin auch als Ausblendintervall bezeichnet. The "reserve" time after the end of transmission is also referred to herein as a blanking interval. Das END BLANKING Signal The END BLANKING signal 257 257 wird von anderen nachfolgend beschriebenen Schaltungen verwendet und bedeutet, dass das Ausblend-(Blanking)-Interval abgelaufen ist. is used by other circuits described below, and signifies that the blanking (blanking) -interval has expired.
  • Weiter mit Bezugnahme auf Next, with reference to 7 7 , das PHY DATA Signal , The PHY DATA signal 270 270 ist sowohl mit einem AND-Gate with both an AND gate 274 274 als auch mit einer zweiphasigen TX-Vortreiberschaltung as well as a two-phase pre-driver TX 275 275 gekoppelt. coupled. Das AND-Gate The AND gate 274 274 und die zweiphasige TX-Vortreiberschaltung and the two-phase pre-driver TX 275 275 empfangen beide jeweils separate "Enable"- (Freigabe) Eingänge receive both each separate "Enable" - (enable) inputs 276 276 und and 277 277 von der TX-Steuerschaltung from the TX control circuit 255 255 . , Der zweiphasige TX-Vortreiber The two-phase pre-driver TX 275 275 legt jeweils die NET OUT und NET OUT INV Ausgänge sets respectively, the NET OUT and NET OUT INV outputs 108 108 und and 109 109 an. on. Wenn das Freigabesignal When the enable signal 277 277 in den zweiphasigen TX-Vortreiber in the two-phase pre-driver TX 275" 275 ' falsch" ist, dann sind jeweils beide NET OUT und NET OUT INV Ausgänge is wrong, "then in each case both NET OUT and NET OUT INV outputs 108 108 und and 109 109 gleich, dh auf einem logisch tiefen Pegel, so dass keine Nettospannung an den Transformator the same, that is at a low logic level so that no net voltage to the transformer 104 104 angelegt wird. is applied. Wenn das Freigabesignal When the enable signal 277 277 in die zweiphasige TX-Vortreiberschaltung in the two-phase pre-driver TX 275 " 275 ' wahr" ist, dann werden die jeweiligen NET OUT und NET OUT INV Ausgänge is true, "then the respective NET OUT and NET OUT INV outputs are 108 108 und and 109 109 komplementär zueinander gemacht und ändern ihren Zustand je nach dem angeschlossenen PHY DATA Signal complementary to each other made and change state according to the connected PHY DATA signal 270 270 . , Wenn also der zweiphasige TX-Vortreiber So when the two-phase pre-driver TX 275 275 freigegeben ist, dann erzeugen die NET OUT und NET OUT INV Ausgänge is enabled, the NET OUT and NET OUT INV produce outputs 108 108 und and 109 109 jeweils ein anderes Signal, um PHY DATA in each case a different signal to PHY DATA 270 270 über den Transformator via the transformer 104 104 auf das Netz on the net 10 10 zu treiben. to drive.
  • In Verbindung mit der oben beschriebenen Loopback-Fähigkeit implementiert die TX-Steuerschaltung In connection with the above-described loopback capability, the TX control circuit implements 255 255 die oben beschriebene Repeater-Fähigkeit zwischen den PTC OUT und PTC IN Verbindern the above-described repeater capability between the PTC OUT and PTC IN connectors 110 110 und and 111 111 , dem Host , The host 102 102 und dem Netz and the network 10 10 . , Im ersten Fall ist, wenn eingehende Daten auf der PTC IN Leitung In the first case, when incoming data on the PTC IN line 113 113 empfangen werden, das PTC ACTIVE Signal are received, the PTC ACTIVE signal 253 " 253 ' wahr". In diesem Fall wird das Freigabesignal true. "In this case, the enable signal is 276 276 zum AND-Gate to AND gate 274 274 von der TX-Steuerschaltung from the TX control circuit 255 255 auf "falsch" gesetzt, um zu verhindern, dass das PHY DATA Signal set to "false" to prevent the PHY DATA signal 270 270 auf der PTC OUT Leitung on the PTC OUT line 114 114 zurückgeführt wird. is returned. Stattdessen wird das Freigabesignal Instead, the enable signal 277 277 für den zweiphasigen TX-Vortreiber for two-phase pre-driver TX 275 275 auf "wahr "gesetzt, und die PTC IN Daten set to "true" and the PTC IN data 113 113 , jetzt auf der PHY DATA Leitung , Now on the PHY DATA line 270 270 , werden durch den zweiphasigen TX-Vortreiber Be through the TX bi-phase pre-driver 275 275 auf das Netz on the net 10 10 geschaltet. connected.
  • In einem zweiten Fall wird, wenn die Netzeingangsdaten am NET IN Signal In a second case is when the mains input data on the NET IN signal 107 107 empfangen werden, das PTC IN Signal are received, the PTC IN signal 113 113 zunächst bei normalem Betrieb ruhig sein, und das PTC ACTIVe Signal Active first in normal operation to be quiet, and the PTC signal 253 253 ist "falsch". is wrong". In diesem Fall werden die NET IN Daten In this case, the NET IN data 107 107 als PHY DATA Signal as a PHY DATA signal 270 270 gewählt. selected. In diesem Fall aktiviert die TX-Steuerschaltung In this case, the TX control circuit is activated 255 255 die Freigabeleitung the enable line 276 276 zum AND-Gate to AND gate 274 274 . , Die NET IN Daten auf der PHY DATA Leitung The NET IN data on the PHY DATA line 270 270 werden somit zum PTC OUT Verbinder thus the PTC OUT connector 110 110 durchgeleitet. passed through. Auf diese Weise werden eingehende Daten vom Netz In this way, incoming data from the network 10 10 automatisch zum PTC OUT Verbinder automatically to the PTC OUT connector 110 110 und zum Programmierterminal and programming terminal 18 18 (falls angeschlossen) weitergeleitet. (If connected) forwarded. Beim Empfangen von Daten auf dem NET IN Signal When receiving data on the NET IN signal 107 107 (dh PTC ACTIVE (Ie PTC ACTIVE 253 253 und TX ENABLE and TX ENABLE 256 256 sind beide "falsch") deaktiviert die TX-Steuerschaltung are both "false") disables the TX control circuit 255 255 die Leitung mit dem zweiphasigen TX-Vortreiberfreigabesignal the line with the TX bi-phase-Vortreiberfreigabesignal 277 277 , um zu verhindern, dass die eingehenden Daten auf die eingehenden Netzwerkdaten zurückgetrieben werden und diese stören. To prevent the incoming data is driven back to the incoming network and disrupt them. Nach dem Empfang des NET IN Signals Upon reception of the NET IN signal 107 107 oder des PTC IN Signals or the PTC IN signal 113 113 wird das andere Signal ausgeblendet, da abgehende Daten aufgrund der Repeating-Funktion dort bald erscheinen werden. the other signal disappears, since outgoing data will appear due to the repeating function there soon.
  • In einem dritten Fall wird der Knoten In a third case, the node will 20 20 für die Übertragung (TX ENABLE Signal (For the transmission TX ENABLE signal 256 256 ist "wahr") freigegeben, und beide PTC IN und NET IN Signale is "true") released, and both PTC IN and NET IN signals 113 113 und and 107 107 sind jeweils normalerweise ruhig. each are usually quiet. Die TX ENABLE und END BLANKING Signale The TX ENABLE and END BLANKING signals 256 256 und and 257 257 sind jeweils zum Ermitteln des Sendestatus des Knotens are each for determining the transmit status of the node 20 20 mit der TX-Steuerschaltung with the TX control circuit 255 255 gekoppelt. coupled. Wenn die Übertragung freigegeben ist, dann sind die TX PHY SYMBOLS When the transfer is approved, then the TX PHY SYMBOLS 269 269 über die PHY DATA Leitung on the PHY DATA line 270 270 gekoppelt, und die TX-Steuerschaltung coupled, and the TX control circuit 255 255 gibt beide Leitungen are both lines 276 276 und and 277 277 jeweils zum AND-Gate respectively to AND gate 274 274 und zur zweiphasigen TX-Vortreiberschaltung and the TX bi-phase pre-driver 275 275 frei. free. Auf diese Weise werden die Sendedaten mit dem PTC OUT Verbinder In this way, the transmission data to the PTC OUT connectors 110 110 und dem Netz and the network 10 10 gekoppelt. coupled.
  • Das PHY DATA Signal The PHY DATA signal 270 270 ist auch mit der Begrenzererkennungsschaltung is the delimiter 265 265 gekoppelt, die eine Erkennung des Anfangs- und Endebegrenzers coupled to a recognition of the start and end delimiter 23 23 und and 28 28 durchführt und mehrere Signale erzeugt, die in der nachfolgenden Verarbeitung des Meldungsframe verwendet werden. performs and generates a plurality of signals which are used in the subsequent processing of the message frame. Der Betrieb der Begrenzererkennungsschaltung The operation of the delimiter 265 265 wird nachfolgend umfassend beschrieben. will be described comprehensively. Im Allgemeinen tastet die Begrenzererkennungsschaltung In general, the delimiter scans 265 265 das PHY DATA Signal the PHY DATA signal 270 270 in einem Versuch ab, die genaue Sequenz von Phy-Symbolen zu erkennen, die einen gültigen Anfangsbegrenzer in an attempt at detecting the exact sequence of phy symbols which a valid delimiter 23 23 bildet. forms. Wie zuvor beschrieben, müssen, da der Anfangsbegrenzer As described above, must, as the delimiter 23 23 . , absichtlich Phy-Symbolsequenzen beinhaltet, die Manchester-Code-Verletzungen sind, alle Phy-Symbole betrachtet werden, und somit wird das PHY CLOCK Signal intentionally phy symbol sequences involves the Manchester code violations are all phy symbols are considered, and thus the PHY CLOCK signal 150 150 mit der Begrenzererkennungsschaltung with the delimiter 265 265 verbunden. connected. Nach dem Erkennen eines gültigen Anfangsbegrenzers After detecting a valid start 23 23 aktiviert die Begrenzererkennungsschaltung activates the delimiter 265 265 das RX READY Signal the RX READY signal 166 166 , das den genauen Startpunkt des ersten Datenbits und des ersten Datenbytes des. Meldungsframe anzeigt (siehe auch Timing-Diagramm von Indicating the exact starting point of the first data and the first data byte of the. Message frame (see also the timing chart of 6 6 ). ). Nach dem Anfangsbegrenzer After starting delimiter 23 23 werden weitere Manchester-Verletzungen bis zu den bekannten Manchester-Verletzungen im Endebegrenzer be further Manchester violations to the famous Manchester violations in the end delimiter 28 28 weder erwartet noch zugelassen. is neither expected nor permitted. Die Begrenzererkennungsschaltung the delimiter 265 265 prüft auch jedes Datenbit individuell auf eine Manchester-Code-Verletzung und aktiviert ein VIOLATION-Ausgangssignal also checks each data bit individually for a Manchester code violation, and activates a VIOLATION output signal 280 280 , um eine solche Verletzung anzuzeigen. To show such an injury. Das VIOLATION-Signal The VIOLATION signal 280 280 ist über den Eingangsbus is over the input 162 162 mit der Empfangsverarbeitungsschaltung with the reception processing circuit 142 142 gekoppelt. coupled. Nach dem Empfang eines gültigen Anfangsbegrenzers wird, wenn keine weitere Manchester-Verletzung vor dem Empfang eines gültigen Endebegrenzers erkannt wird, ein BAD FRAME Signal After receiving a valid start, if no further Manchester violation is detected prior to receipt of a valid end delimiter, a BAD FRAME signal 281 281 aktiviert und über den Eingangsbus activated and the input bus 162 162 mit der Empfangsverarbeitungsschaltung with the reception processing circuit 142 142 gekoppelt. coupled.
  • Darüber hinaus ermöglicht das CTDMA-Protokoll einen absichtlichen Abbruch eines Meldungsframe In addition, the CTDMA protocol allows a deliberate demolition of a message frame 21 21 . , Ein absichtlicher Abbruch wird durch den Empfang eines zweiten Anfangsbegrenzers nach dem ersten Anfangsbegrenzer angezeigt, der den MAC-Frame gestartet hat. An intentional abort is indicated by the receipt of a second start delimiter after the first start delimiter which started the MAC frame. Wenn eine zweite Anfangsbegrenzersequenz erkannt wird, dann wird ein RX ABORT Signal If a second start delimiter sequence is detected, an RX ABORT signal is 282 282 von der Begrenzererkennungsschaltung from the delimiter 265 265 aktiviert und über den Eingangsbus activated and the input bus 162 162 mit der Empfangsverarbeitungsschaltung with the reception processing circuit 142 142 gekoppelt. coupled.
  • Eine CRC-Prüfschaltung A CRC check circuit 285 285 ist für die Verwendung in Verbindung mit der Begrenzererkennungsschaltung is intended for use in conjunction with the delimiter 265 265 vorgesehen, um zu überprüfen, ob ein eingehender" Meldungsframe einen gültigen CRC intended to check whether an incoming message "frame a valid CRC 27 27 beinhaltet. includes. Die CRC- Prüfschaltung The CRC check circuit 285 285 empfängt das PHY DATA Signal the PHY DATA signal receives 270 270 und wird vom BIT CLOCK Signal and the BIT CLOCK signal 261 261 so getaktet, dass nur das "Daten"-Halbbit des PHY DATA Signals clocked so that only the "data" of the PHY DATA signal -Halbbit 270 270 zum Errechnen des CRC abgetastet wird. is sampled for computing the CRC. Vor dem Empfang eines gültigen Anfangsbegrenzers wird die CRC-Prüfschaltung Prior to receipt of a valid start the CRC check circuit is 285 285 durch ein RESET CRC Signal by a RESET CRC signal 286 286 zurückgestellt gehalten, das von der Begrenzererkennungsschaltung held reset by said delimiter 265 265 angelegt wird. is applied. Nach dem Empfang eines gültigen Anfangsbegrenzers After receiving a valid start 23 23 wird das RESET CRC Signal is the RESET CRC signal 286 286 freigegeben, und die CRC-Prüfschaltung released and the CRC check circuit 285 285 beginnt mit der Berechnung. begins with the calculation. Die CRC-Prüfschaltung The CRC check circuit 285 285 sendet einen CRC OK Ausgang sends a CRC OK output 287 287 zur Begrenzererkennungsschaltung the delimiter 265 265 , um eine erfolgreiche CRC-Berechnung anzuzeigen. To indicate successful CRC calculation. Die Begrenzererkennungsschaltung the delimiter 265 265 tastet das CRC OK Signal samples the CRC OK signal 287 287 zum geeigneten Zeitpunkt nach Meldungsabschluss wie nachfolgend beschrieben ab. at the appropriate time after message completion as described from hereinafter. Die CRC-Prüfschaltung The CRC check circuit 285 285 arbeitet auf konventionelle Weise, wie der Fachperson bekannt ist, um eine wortweise 16-Bit-Prüfsumme der eingehenden Daten zu erzeugen. operates in a conventional manner, as the skilled person is known to produce a word, 16-bit check sum of the incoming data. Das CRC OK Signal The CRC OK signal 287 287 wird immer dann aktiviert, wenn die errechnete Prüfsumme gleich einem festen, vorbestimmten 16-Bit-Wert ist. is always activated when the calculated checksum is equal to a fixed, predetermined 16-bit value.
  • Normalerweise erfolgt nach dem Empfang eines gültigen Anfangsbegrenzers Normally takes place after the receipt of a valid start delimiter 23 23 die Verarbeitung des Meldungsframe the processing of the message frame 21 21 ohne Aktivierung der jeweiligen Signale VIOLATION, BAD FRAME oder RX ABORT without activation of the respective signals VIOLATION, BAD FRAME or RX ABORT 280 280 - 282 282 . , Am Ende des Meldungsframe wird ein Endebegrenzer At the end of the message frame is an end delimiter 28 28 empfangen, der wiederum absichtliche Manchester-Code-Verletzungen beinhaltet. received, which in turn includes intentional Manchester code violations. In diesem Fall ist es normal und wird erwartet, dass eine Anzeige des VIOLATION Signals In this case, it is normal and it is expected that a display of the VIOLATION signal 280 280 an irgendeiner Stelle vor der vollständigen Erkennung des Endebegrenzers at any point prior to full recognition of the end delimiter 28 28 empfangen wird. Will be received. Sobald die erste Manchester-Code-Verletzung im Endebegrenzer erkannt wird, wird das RX READY Signal As soon as the first Manchester code violation in the end delimiter is detected, the RX READY signal is 166 166 auf "falsch" gesetzt, und die Begrenzererkennungsschaltung set to "false," and the delimiter 265 265 tastet weiter auf Erkennung des. vollen Endebegrenzers ab. continues to scan to detect the. full end delimiter. Wenn der volle Endebegrenzer When the full end delimiter 28 28 von der Begrenzererkennungsschaltung from the delimiter 265 265 genau empfangen und erkannt ist, wird das CRC OK Signal is accurately received and recognized, the CRC OK signal 287 287 abgetastet. sampled. Je nach dem Zustand des CRC OK Signals wird entweder ein CRC GOOD Signal Depending on the state of the CRC OK signal, either a CRC GOOD signal 290 290 oder ein CRC BAD PULSE Signal or a CRC BAD PULSE signal 291 291 von der Begrenzererkennungsschaltung from the delimiter 265 265 aktiviert. activated. Beide CRC-Statussignale Both CRC status signals 290 290 und and 291 291 werden über den Eingangsbus be over the input 162 162 mit der Empfangsverarbeitungsschaltung with the reception processing circuit 142 142 gekoppelt. coupled.
  • Die Begrenzererkennungsschaltung the delimiter 265 265 ist auch mit dem RISC-Bus is also connected to the RISC bus 180 180 verbunden. connected. Bestimmte der von der Begrenzererkennungsschaltung Certain of the delimiter 265 265 erzeugten Statusanzeigen stehen daher für den Eingang in den RISC-Prozessor Status indicators are generated, therefore, for input to the RISC processor 400 400 durch eine entsprechende Decodierung wie nachfolgend ausführlich beschrieben zur Verfügung. described by an appropriate decoding as described below in detail are available.
  • Gemäß According to 8 8th beinhaltet die Begrenzererkennungsschaltung includes the delimiter 265 265 im Modem in the modem 140 140 ein fünfzehnstufiges Schieberegister a shift register fünfzehnstufiges 340 340 , das vom PHY CLOCK Signal That by the PHY CLOCK signal 150 150 mit der Phy-Symbolrate getaktet wird. is clocked with the phy symbol rate. Das PHY DATA Signal The PHY DATA signal 270 270 ist als serielle Dateneingabe in das Schieberegister is provided as a serial data input to the shift register 340 340 geschaltet und bewirkt, dass der binäre Zustand jedes sequentiellen Phy-Symbols in das Schieberegister connected and causes the binary state of each sequential phy symbol in the shift register 340 340 verschoben wird. is moved. Das Schieberegister The shift register 340 340 erzeugt einen parallelen Ausgang aller fünfzehn Stufen. generates a parallel output of all fifteen stages. Die fünfzehn parallelen Ausgangsleitungen des Schieberegisters The fifteen parallel output lines of the shift register 340 340 sind mit fünfzehn Leitungen eines parallelen Busses are connected to fifteen lines of a parallel bus 341 341 verbunden. connected. Der Bus The bus 341 341 beinhaltet insgesamt sechzehn Leitungen, wobei die sechzehnte Leitung (nicht die fünfzehn Leitungen vom Register includes a total of sixteen lines, the sixteenth line (not the fifteen lines from register 340 340 ) mit dem PHY DATA Signal ) To the PHY DATA signal 270 270 verbunden ist. connected is. Auf diese Weise enthält der Bus In this way, the bus includes 341 341 einen Sechzehn-Phy-Symbol-"Schnappschuss", der aus dem letzten oder aktuellen empfangenen Phy-Symbol (PHY DATA Signal a sixteen phy symbol "snapshot" of the (from the last or current received phy symbol PHY DATA signal 270 270 ) plus den fünfzehn vorherigen Phy-Symbolen (von Register ) Plus the fifteen previous phy symbols (from register 340 340 ) besteht. ) consists. Es ist wichtig zu bemerken, dass der Bus It is important to note that the bus 341 341 rohe Phy-Symbole, keine Datenbits enthält. contains raw phy symbols, not data bits. Die sechzehn Phy-Symbole belegen den Platz von "acht Datenbits", werden aber in separater Phy-Symbolform gehalten, ohne Rücksicht auf eine mögliche Dateninterpretation. The sixteen phy symbols occupy the space of "eight data bits", but are held in separate phy symbol form, without regard to a possible data interpretation. Die Sechzehn-Phy-Symbolsequenz auf dem Bus The sixteen phy symbol sequence on the bus 341 341 ist mit einer Anfangsbegrenzer-Erkennungslogikschaltung is connected to a start delimiter detect logic circuit 342 342 und mit einer Endebegrenzer-Erkennungslogikschaltung and an end delimiter detect logic circuit 343 343 verbunden. connected. Die Anfangsbegrenzer-Erkennungslogikschaltung The delimiter detect logic circuit 342 342 beinhaltet geeignete Logikgatter, um ein bestimmtes Phy-Symbolmuster (dh den "Anfangsbegrenzer") auf dem Bus includes appropriate logic gates to a specific phy symbol pattern (ie, the "start delimiter") on the bus 341 341 zu erkennen. to recognize.
  • Wenn das Phy-Symbolmuster des Busses When the phy symbol pattern of the bus 341 341 genau mit dem Anfangsbegrenzermuster übereinstimmt, dann aktiviert die Anfangsbegrenzererkennungslogik exactly matches the Anfangsbegrenzermuster, then activates the Anfangsbegrenzererkennungslogik 342 342 ein START DELIM DETECTED Signal a START DELIM DETECTED signal 345 345 . , Genau in diesem Moment wurde der Anfangsbegrenzer Just then the delimiter was 23 23 gerade empfangen, und es ist dann bekannt, dass das eingehende PHY DATA Signal just been received, and it is then known that the incoming PHY DATA signal 270 270 an einer Bit- und Byte-Grenze ist. is at a bit and byte boundary. Das START DELIM DETECTED Signal The START DELIM DETECTED signal 345 345 ist mit einer Begrenzererkennungszustandsmaschine is a delimiter 346 346 verbunden, um den Moment anzuzeigen, an dem der Anfangsbegrenzer associated to indicate the moment at which the start delimiter 23 23 erkannt wird. is recognized.
  • Auf ähnliche Weise tastet die Endebegrenzer-Erkennungslogik Similarly, the end delimiter detection logic scans 343 343 den Bus the bus 341 341 kontinuierlich auf das Auftreten einer gültigen Endebegrenzersequenz continuously to the occurrence of a valid Endebegrenzersequenz 28 28 ab. from. Wenn ein Endebegrenzer When an end delimiter 28 28 erkannt wird, dann aktiviert die Endebegrenzer-Erkennungslogik is detected, then activates the end delimiter detection logic 343 343 ein END DELIM DETECTED Signal an END DELIM DETECTED signal 347 347 , um es der Begrenzererkennungszustandsmaschine To make it the delimiter 346 346 anzuzeigen. display.
  • Die Begrenzererkennungsschaltung the delimiter 265 265 beinhaltet eine Statuslogikschaltung includes a status logic circuit 350 350 zum Erzeugen der Statussignale RX ABORT for producing the status signals RX ABORT 282 282 , CRC GOOD CRC GOOD 290 290 und CRC BAD PULSE and CRC BAD PULSE 291 291 . , Die Statuslogikschaltung The status logic circuit 350 350 wird durch das PHY CLOCK Signal is determined by the PHY CLOCK signal 150 150 getaktet und empfängt das CRC OK Signal clocked and receives the CRC OK signal 287 287 als Eingang. as input. Drei weitere Eingänge in die Statuslogikschaltung Three other entrances to the status logic circuit 350 350 werden von der Begrenzererkennungszustandsmaschine be the delimiter 346 346 angelegt, nämlich ein ABORT Signal applied, namely an ABORT signal 351 351 , ein CHECK CRC Signal , A CHECK CRC signal 352 352 und ein HOLD STATUS Signal and a HOLD STATUS signal 353 353 . , Die Statuslogikschaltung The status logic circuit 350 350 beinhaltet Register, die vom PHY CLOCK Signal includes registers by the PHY CLOCK signal 150 150 zum Haltender jeweiligen Zustände der RX ABORT und CRC GOOD Signale for holding the respective states of the RX ABORT and CRC GOOD signals 282 282 und and 290 290 getaktet werden. are clocked. Die Begrenzererkennungszustandsmaschine the delimiter 346 346 , aktiviert das ABORT Signal the ABORT signal, activates 351 351 , wenn ein Abbruchzustand erkannt wird, wie nachfolgend beschrieben wird. as described below, when an abort condition is detected. Das CRC GOOD Signal The CRC GOOD signal 290 290 wird durch AND-Verknüpfen des CHECK CRC Signals by ANDing the CHECK CRC signal 352 352 mit dem CRC OK Signal with the CRC OK signal 287 287 und Zwischenspeichern des Ergebnisses erzeugt. generated and latching the result. Die Begrenzererkennungszustandsmaschine the delimiter 346 346 aktiviert das CHECK CRC Signal the CHECK CRC signal activated 352 352 nur dann, wenn der CRC getestet werden soll. only if the CRC is to be tested. Wenn das HOLD STATUS Signal When the HOLD STATUS signal 353 353 von der Statuslogikschaltung of the status logic circuit 350 350 empfangen wird, wird der Zustand seiner Ausgangssignale trotz Änderungen der Eingangssignale gehalten, die sonst die Ausgangssignale beeinflussen würden. is received, the state of its output signals is maintained despite changes in the input signals which otherwise would affect the output signals.
  • Die Begrenzererkennungsschaltung the delimiter 265 265 beinhaltet auch eine Verletzungserkennungsschaltung also includes a violation detection circuit 360 360 , die die eingehenden Phy-Symbole auf Manchester-Code-Verletzungen prüft und das VIOLATION Signal That checks and the incoming phy symbols for Manchester code violations, the VIOLATION signal 280 280 aktiviert, wenn eine Verletzung während des Empfangs eines Meldungsframe activated when a violation during reception of a message frame 21 21 erkannt wird. is recognized.
  • Weiter mit Bezug auf Still referring to 8 8th , zusätzlich zu den oben beschriebenen Ein- und Ausgangssignalen empfängt die Begrenzererkennungszustandsmaschine , In addition to the above-described input and output signals receives the delimiter 346 346 auch als Eingänge das BYTE PULSE Signal also receives as inputs the BYTE PULSE signal 151 151 , das PHY CLOCK Signal , The PHY CLOCK signal 150 150 und ein SHUTDOWN Signal and a SHUTDOWN signal 369 369 . , Das PHY CLOCK Signal The PHY CLOCK signal 150 150 wird als Grundtakt zum Betreiben der Zustandsmaschine verwendet, während das BYTE PULSE Signal is used as the basic clock for operating the state machine, while the BYTE PULSE signal 151 151 von der Zustandsmaschine in Fällen verwendet wird, in denen Zustandsübergänge an "Byte"-Grenzen erfolgen. is used by the state machine in cases where state transitions occur at "byte" boundaries. Das SHUTDOWN Signal The SHUTDOWN signal 369 369 wird von einer Decodierbefehl-Instruktionsschaltung is controlled by a decode command instruction circuit 368 368 erzeugt. generated. Die Decodierbefehl-Instruktionsschaltung The decoding command instruction circuit 368 368 ist mit dem RISC-Bus is connected to the RISC bus 180 180 verbunden und beinhaltet geeignete Logikgatter zum Decodieren der Adress- und Befehlsleitungen auf dem RISC-Bus connected and includes appropriate logic gates to decode the address and command lines on the RISC bus 180 180 , um ein vorbestimmtes Muster zu erkennen, das die Ausgabe des "Shutdown"-Befehls vom RISC-Prozessor repräsentiert. To detect a predetermined pattern that represents the output of the "shutdown" command by the RISC processor. Auf diese Weise kann der RISC-Prozessor in der Tat ein "Software-Reset" an die Begrenzererkennungszustandsmaschine In this way, the RISC processor, a "soft reset" in fact the delimiter 346 346 ausgeben, wenn anomale Zustände erkannt werden. output when abnormal conditions are detected. Die von der Begrenzererkennungszustandsmaschine By the delimiter 346 346 erzeugten Ausgänge beinhalten das oben beschriebene VALID FRAME Signal Outputs produced include the above-described VALID FRAME signal 365 365 plus dem ALIGN BYTE Signal plus the ALIGN BYTE signal 266 266 , dem RX READY Signal , The RX READY signal 166 166 und dem BAD FRAME Signal and the BAD FRAME signal 281 281 . ,
  • Die Begrenzererkennungszustandsmaschine the delimiter 346 346 wird als herkömmliche Zustandsmaschine mit Eingängen und Ausgängen wie oben beschrieben implementiert. is implemented as a conventional state machine having inputs and outputs as described above. 9 9 zeigt ein Zustandsübergangsdiagramm, in dem jede rechteckige Box einen "Zustand" repräsentiert und mit einem assoziierten Zustandsnamen beschriftet ist: Wenn einem der Ausgänge ein neuer Wert in einem Zustand zugewiesen wird, dann kommt eine gestrichelte Linie unter dem Zustandsnamen hinzu, und die neuen Ausgangszuweisungen sind unter der gestrichelten Linie aufgeführt. shows a state transition diagram in which each rectangular box represents a "state" and is labeled with an associated state name: If one of the outputs a new value is assigned in a state, then comes a dashed line added below the state name, and the new output assignments are listed under the dashed line. Die für Zustandsübergänge notwendigen Eingangsbedingungen sind außerhalb der "Zustands"-Boxen neben einem Pfeil dargestellt, der den nächsten Zustand für diesen Übergang anzeigt. The necessary for state transitions of input conditions are outside of the "state" boxes shown next to an arrow indicating the next state for this transition. In den Übergangsbedingungen wurde die Bedingung "PHY CLOCK" der Einfachheit halber weggelassen, da verstanden wird, dass alle Zustandsübergänge durch die aktive Flanke des PHY CLOCK Signals In the transition conditions, the condition "PHY CLOCK" has been omitted for the sake of simplicity, since it is understood that all state transitions by the active edge of the PHY CLOCK signal 150 150 getaktet werden. are clocked.
  • Die Begrenzererkennungszustandsmaschine the delimiter 346 346 wird nach dem Einschalten oder nach einer Aktivierung eines konventionellen Hardware-Reset (nicht dargestellt) zurückgestellt. (not shown) after power up or upon activation of a conventional hardware reset reset. Der "Reset"-Eintrittszustand ist durch ein Oval The "Reset" is -Eintrittszustand by an oval 370 370 dargestellt. shown. Vom Reset from reset 370 370 tritt sie unbedingt in einen ersten "Ruhe"-Zustand occurs they necessarily in an initial "idle" state 371 371 ein. on. Im "Ruhe"-Zustand In the "idle" state 371 371 werden die Ausgangssignale wie angegeben initialisiert. the output signals are initialized as indicated. Die Begrenzererkennungszustandsmaschine the delimiter 346 346 bleibt im "Ruhe"-Zustand remains in "sleep" state 371 371 , bis das START DELIM DETECTED Signal Until the START DELIM DETECTED signal 345 345 aktiviert wird. is activated. Zu diesem Zeitpunkt erfolgt ein Übergang in einen "Start"-Zustand At this time, a transition to a "start" condition occurs 372 372 , und gleichzeitig wird ein aktiver Impuls auf dem ALIGN BYTE Signal And simultaneously, an active pulse on the ALIGN BYTE signal 266 266 ausgegeben. output. Wie oben beschrieben, bewirkt das ALIGN BYTE Signal As described above, the ALIGN BYTE signal causes 266 266 , dass die Bitund Byte-Takte auf der Bit- und Byte-Grenze hinter dem Anfangsbegrenzer That the bit and byte clocks at the bit and byte boundary after the start delimiter 23 23 ausgerichtet werden. are aligned. Im "Start"-Zustand In the "start" state 372 372 werden das RX RERDY Signal are the RX signal RERDY 166 166 und das VALID FRAME Signal and the VALID FRAME signal 365 365 auf "wahr" gesetzt, um den Start eines MAC-Frame set to "true" to the start of a MAC frame 21 21 anzuzeigen. display. Vorausgesetzt, dass nach dem Anfangsbegrenzer Assuming that after the start delimiter 23 23 keine Manchester-Verletzungen erkannt werden, bleibt der "Start"-Zustand no Manchester violations are detected, the "Start" remains state 372 372 für eine Zeit von einem "Byte" aktiv, dh bis zur nächsten Aktivierung des BYTE PULSE Signals for a time of a "byte" active, ie, until the next activation of the BYTE PULSE signal 151 151 . , An dieser Stelle erfolgt ein Übergang zu einem "zweites Byte" Zustand At this point a transition is made to a "second byte" state 373 373 . , Im "zweites Byte" Zustand In the "second byte" state 373 373 wird das RESET CRC Signal is the RESET CRC signal 286 286 freigegeben, damit die CRC-Prüfschaltung released so that the CRC check circuit 285 285 mit dem Akkumulieren der CRC-Prüfsumme beginnen kann. can begin accumulating the CRC. Auch hier wird wieder, unter der Voraussetzung, dass keine weiteren Manchester-Verletzungen vorliegen, der "zweites Byte" Zustand Also here is again, provided that there are no further Manchester violations, the "second byte" state 373 373 nach einer Zeit von einem "Byte" verlassen, und es erfolgt ein Übergang in einen "drittes Byte" Zustand left after a time of a "byte", and there is a transition to a "third byte" state 374 374 . , Ebenso geht der "drittes Byte" Zustand Similarly, the "third byte" state moves 374 374 nach einer Zeit von einem "Byte" in einen "4+ Byte" Zustand after a time of a "Byte" in a "4+ bytes" state 375 375 über. about. Vor dem Empfang von vier vollständigen Bytes wird keine eingehende Meldung akzeptiert, da die Mindestlänge für jeden MAC-Frame vier Bytes beträgt. Prior to receiving four complete bytes no incoming message is accepted as the minimum length for each MAC frame is four bytes. Nach dem Erreichen des "4+ Bytes" Zustands After reaching the "4+ bytes" state 375 375 wird jedoch erwartet, dass eine Meldung läuft. however, expected that a message is running. Der "4+ Bytes" Zustand The "4+ bytes" state 375 375 bleibt dann für die Dauer des MAC- Frame aktiv. then remains active for the duration of the MAC frame. Der Austritt aus dem "4+ Bytes" Zustand The exit from the "4+ bytes" state 375 375 erfolgt nur nach dem Auftreten einer Manchester-Verletzung, wie durch das VIOLATION Signal takes place only after the occurrence of a Manchester violation, as indicated by the VIOLATION signal 280 280 angezeigt wird. is shown. Zu diesem Zeitpunkt erfolgt ein Übergang in einen "Verletzungsprüf"-Zustand At this time, a transition to a "violation" state takes place 376 376 . , Es wird unter normalen Bedingungen davon ausgegangen, dass die erkannte Verletzung die absichtliche Manchester-Verletzung im Endebegrenzer It is expected under normal conditions that the detected violation of the intentional Manchester violation in the end delimiter 28 28 ist, aber dies ist nicht unbedingt der Fall. is, but this is not necessarily the case. Eine Manchester-Verletzung kann stattdessen entweder ein zweiter Anfangsbegrenzer oder ein tatsächlicher Manchester-Fehler sein. A Manchester violation may instead be either a second start delimiter or an actual Manchester error to be. Egal wie die "Verletzung" aufgetreten ist, das RX READY Signal the RX READY occurred no matter how the "violation" signal 166 166 wird aus gezwungen, da der aktuelle MAC-Frame jetzt enden muss, entweder normal oder fehlerbedingt. is from forced because the current MAC frame must now end, either normally or abnormally.
  • Im "Verletzungsprüf"-Zustand At the "violation" state 376 376 erfolgt eine Wartezeit, bis das Byte, in dem die Verletzung aufgetreten ist, komplett ist. occurs, a waiting time until the byte in which the violation occurred, is complete. Zu diesem Zeitpunkt kann ein Test durchgeführt werden, ob die "Verletzung" tatsächlich ein gültiger Endebegrenzer At this time, a test can be performed if the "injury" is actually a valid end delimiter 28 28 war oder ob die "Verletzung" auf einen anderen Zustand zurückzuführen ist. was or whether the "injury" is due to a different state. Nach dem Ende des fraglichen Byte (BYTE PULSE Signal After the end of the question byte (BYTE PULSE signal 151 151 ist "wahr") und wenn das END DELIM DETECTED. is "true") and if the END DELIM DETECTED. Signal signal 347 347 aktiviert ist, erfolgt ein Übergang in einen "normale Terminierung" Zustand is selected, a transition is made to a "normal termination" state 377 377 . , Im "normale Terminierung" Zustand In "normal termination" state 377 377 fällt das HOLD STATUS Signal the HOLD STATUS signal falls 353 353 ab, so dass neue Statusbedingungen von der Statuslogikschaltung , so that new status and conditions of the status logic circuit 350 350 eingegeben werden können. can be entered. Gleichzeitig wird das CHECK CRC Signal At the same time the CHECK CRC signal 352 352 aktiviert, um anzuzeigen, dass der CRC geprüft werden muss. activated to indicate that the CRC must be checked. Der "normale Terminierung" Zustand The "normal termination" state 377 377 wird unbedingt nach einer Dauer des PHY CLOCK Signals is necessarily after a duration of the PHY CLOCK signal 150 150 zurück in den "Ruhe"-Zustand return to the "idle" state 371 371 verlassen. leave.
  • Wenn gefunden wird, dass die "Verletzung" im "Verletzungsprüf"-Zustand If it is found that the "injury" at the "violation" state 376 376 kein gültiger Endebegrenzer war, dann ist keine weitere Aktion notwendig. not a valid end delimiter was, then no further action is necessary. Eine Möglichkeit ist die, dass die "Verletzung" auf den Empfang eines zweiten Anfangsbegrenzers zurückzuführen ist. One possibility is that the "violation" is due to the receipt of a second start delimiter. wie zuvor erörtert, ist ein zweiter nachfolgender Anfangsbegrenzer eine absichtliche Abbruchanforderung, und wenn gefunden wird, dass dies der Fall ist, dann erfolgt ein Übergang in einen "Abbruch"-Zustand as previously discussed, a second subsequent start delimiter is an intentional abort request, and if it is found that this is the case, then a transition is made to an "abort" state 378 378 . , Im "Abbruch"-Zustand wird das HOLD STATUS Signal In the "abort" state, the HOLD STATUS signal 353 353 auf "falsch" gesetzt, um den vorherigen Status zu löschen, und das ABORT Signal set to "false" to erase the previous status, and the ABORT signal 351 351 wird aktiviert, um zu bewirken, dass das RX ABORT Signal is activated to cause the RX ABORT signal 282 282 auf "wahr" zwischengespeichert wird. is cached on "true". Der "Abbruch"-Zustand The "Abort" state 378 378 geht nach einem PHY CLOCK Zyklus unbedingt zurück in den "Ruhe"-Zustand goes to a PHY CLOCK cycle necessarily return to the "idle" state 371 371 . ,
  • Ein möglicher Grund für das Auftreten einer "Verletzung" im "Verletzungsprüf"-Zustand One possible reason for the occurrence of an "injury" at the "violation" state 376 376 ist der, dass im Hauptteil eines MAC-Frame is that in the body of a MAC frame 21 21 tatsächlich ein Manchester-Fehler aufgetreten ist, dh aufgrund eines Anfangs- oder Endebegrenzers in fact a Manchester error has occurred, that is due to a start or end delimiter 23 23 oder or 28 28 . , In diesem Fall erfolgt ein Übergang in einen "schlechte Terminierung" Zustand In this case, a transition to a done "bad termination" state 379 379 . , Im "schlechte Terminierung" Zustand In the "bad termination" state 379 379 fällt die HOLD STATUS Leitung the HOLD STATUS line falls 353 353 wieder ab, um einen von der Statuslogik again, one of the status logic 350 350 evtl. gehaltenen Status zu löschen. delete any held status. Das BAD FRAME Ausgangssignal The BAD FRAME output 281 281 wird ebenfalls aktiviert und dient als direkter Ausgabeimpuls, der den "schlechte Terminierung" Zustand anzeigt. is also activated and serves as a direct output pulse indicating the "bad termination" state. Der "schlechte Terminierung" Zustand The "bad termination" state 379 379 geht ebenfalls nach einem Phy-Taktzyklus zurück in den "Ruhe"-Zustand also goes one phy clock cycle back to the "idle" state 371 371 . ,
  • Wieder in einem der Zustände Back in one of the states 372 372 - 374 374 , wurden nicht genügend Bytes empfangen, um einen vollständigen MAC-Frame , Enough bytes have not been received to a complete MAC frame 21 21 zu bilden. to build. Es ist jedoch weiterhin möglich, die Abbruchsequenz aufzurufen (dh einen zweiten Anfangsbegrenzer). However, it is still possible to invoke the abort sequence (ie, a second start delimiter). Wenn eine Verletzung in einem der Zustände If an injury in one of the states 372 372 - 374 374 auftritt, dann wird in einen "vorzeitige Verletzung" Zustand occurs, then "premature injury" in a state is 380 380 eingetreten. occurred. Wenn die "Verletzung" sich als ein zweiter Anfangsbegrenzer herausstellt, dann wird wie zuvor in den "Abbruch"-Zustand If the "injury" as a second delimiter turns out, then, as before, in the "abort" state 378 378 eingetreten. occurred. Ebenso wird, wenn die "Verletzung" auf etwas anderes als einen zweiten Anfangsbegrenzer zurückzuführen ist, der "schlechte Terminierung" Zustand Also, when the "injury" is due to something other than a second delimiter, the "bad termination" state 379 379 aufgerufen. called.
  • Schließlich erfolgt, wenn das SHUTDOWN Signal Finally, if the SHUTDOWN signal is performed, 369 369 zu irgendeinem Zeitpunkt aktiviert wird, ein sofortiger Übergang in den "schlechte Terminierung" Zustand is activated at any time, an immediate transition to the "bad termination" state 379 379 . , Dadurch wird ein eventueller vorheriger Status beseitigt und die Begrenzererkennungszustandsmaschine Thus, a possible previous status is eliminated and the delimiter 346 346 wird zurück in den "Ruhe"-Zustand will return to the "idle" state 371 371 gesetzt. set.
  • SMAC-Zuaangssteuerschaltung SMAC Zuaangssteuerschaltung
  • Die Zugangssteuerschaltung The access control circuit 144 144 im SMAC in SMAC 100 100 von from 5B 5B beinhaltet einen RISC-Prozessor includes a RISC processor 400 400 sowie weitere spezielle Unterstützungsschaltungen zum Implementieren des CTDMA-Protokolls. and other special support circuitry for implementing the CTDMA protocol. Wie As 10 10 ausführlich zeigt, beinhalten die Zugangssteuerunterstützungsschaltungen shows in detail, the access control support circuits include 401 401 - 407 407 eine Event-Logikschaltung an event logic circuit 401 401 , einen "durch zehn dividieren" Impulsgenerator "Divide by ten" a pulse generator 402 402 , einen MAC-Frameslot-Timer , A MAC frame slot timer 403 403 , einen Periodisches-Intervall-Timer , A periodic interval timer 404 404 , einen Sperrzeitmonitor , A blocking time monitor 405 405 , ein Geplante-Phase-Register A scheduled phase register 406 406 und eine Decodierschaltung and a decoding circuit 407 407 . ,
  • Der RISC-Prozessor The RISC processor 400 400 hat einen der Fachperson bekannten konventionellen Aufbau. has a well-known to those skilled in conventional construction. Der RISC-Prozessor The RISC processor 400 400 beinhaltet einen internen Arbeitsspeicher (RAM) includes an internal memory (RAM) 410 410 und einen Festwertspeicher (ROM) and a read only memory (ROM) 411 411 sowie weitere bekannte Schaltungen (nicht dargestellt, z. B. Register, Arithmetik/Logikeinheit, Programmzähler, Opcode-Decoder usw.) zum Ausführen eines Programms von im ROM and other known circuits (not shown, eg., registers, arithmetic / logic unit, program counter, opcode decoder, etc.) to run a program from the ROM 411 411 gespeicherten Anweisungen. Instructions stored. Der RAM the RAM 410 410 enthält einen Satz von Speicherstellen, in denen die aktiven Netzprotokollparameter gemäß Vorgabe in dem LPaket gespeichert sind, das vom Moderatorknoten während des Sperrbandes includes a set of memory locations in which the active network protocol parameters stored in the Lpacket according to specifications that the moderator node during the guard band 56 56 jedes periodischen Intervalls each periodic interval 50 50 rundgesendet wird. is broadcast.
  • Der RISC-Prozessor The RISC processor 400 400 implementiert einen typischen Prozessoranweisungssatz einschließlich Logik-, Arithmetikund Datenmanipulationsanweisungen. implements a typical processor instruction set including logic, arithmetic and data manipulation instructions. Mehrere Spezialanweisungen werden ebenfalls implementiert, die die Adress-, Daten- und Steuerleitungen auf dem RISC-Bus Several special instructions are also implemented, the address, data and control lines on the RISC bus 180 180 nutzen, um die Ein- und Ausgangsoperationen zu den anderen am RISC-Bus use to the input and output operations to the other on the RISC bus 180 180 angeschlossenen Schaltungen auszuführen, wie in den jeweiligen Abschnitten der vorliegenden Spezifikation beschrieben ist. perform circuits connected as described in the relevant sections of the present specification. Wie zuvor angegeben, wird der im RISC-Prozessor As previously indicated, is of the RISC processor 400 400 verwendete interne Bus (dh der RISC-Bus internal bus used (ie, the RISC bus 180 180 ) extern über verschiedene Treiber und Decoder (nicht dargestellt) erweitert, damit der RISC-Prozessor auf Ferneinund -ausgänge in anderen Schaltungen des SMAC ) Externally (on different drivers and decoders not shown) extends to allow the RISC processor on Ferneinund outputs in other circuits of the SMAC 100 100 durch Ausführen entsprechender E/A-Anweisungen zugreifen kann. can access by running corresponding I / O instructions. Ein im ROM An in ROM 411 411 gespeichertes Steuerprogramm control program stored 412 412 wird vom RISC-Prozessor is the RISC processor 400 400 ausgeführt, um die Steuerfunktionen der Zugangssteuerschaltung carried out the control functions of the access control circuit 144 144 zu implementieren. to implement.
  • Der Anweisungssatz für den RISC-Prozessor The instruction set for the RISC processor 400 400 beinhaltet eine "Warte"-Anweisung. includes a "wait" instruction. "Warte"-Anweisungen sind in der Technik allgemein bekannt, um Prozessoraktivität bis zur Aktivierung eines Hardware-Eingangssignals zu suspendieren, das das Ende des "Warte"-Zustands anzeigt. "Wait" instructions are generally known in the art to suspend processor activity until the activation of a hardware input signal indicating the end of the "wait" state. Der RISC-Prozessor The RISC processor 400 400 implementiert eine spezielle "Warte"-Anweisung unter Verwendung der Event-Logikschaltung implemented a special "wait" instruction using the event logic circuit 401 401 . , Wenn der RISC-Prozessor If the RISC processor 400 400 in den "Warte"-Zustand geht (dh nach Ausführung einer "Warte"-Anweisung), decodiert die Event-Logikschaltung in the "wait" state is (that is, after execution of a "wait" instruction), the event logic circuit decodes 400 400 Steuer- und Adressleitungen auf dem RISC-Bus Control and address lines on the RISC bus 180 180 , um eine der mehreren möglichen Bedingungen auszuwählen, die von Eingangssignalen To select one of several possible conditions of input signals 408 408 als das "Event" angezeigt werden, das zum Auslösen des Endes des Wartezustands und zur Wiederaufnahme der Verarbeitung durch den RISC-Prozessor are displayed as the "event", this triggers the end of the wait state and resumption of processing by the RISC processor 400 400 verwendet wird. is used. Wenn die gewählte Event-Bedingung "wahr" wird, dann wird ein END WAIT Signal If the selected event condition "true" is then an END WAIT signal 415 415 von der Event-Logikschaltung from the event logic circuit 401 401 aktiviert. activated. Das END WAIT Signal The END WAIT signal 415 415 ist als Eingang zum RISC-Prozessor is provided as input to the RISC processor 400 400 geschaltet und veranlasst – wenn aktiviert – den RISC-Prozessor, die Verarbeitung an der auf die "Warte"-Anweisung folgenden Anweisung wieder aufzunehmen. connected and causes - when activated - the RISC processor to resume processing at the "wait" instruction following instruction again.
  • Der "durch zehn dividieren" Impulsgenerator The "divide by ten" pulse generator 402 402 empfängt das PHY CLOCK Signal the PHY CLOCK signal receives 150 150 als Eingang und erzeugt ein Ausgangssignal, das als MEGA PULSE Signal as an input and generates an output signal as a MEGA PULSE signal 416 416 bezeichnet wird. referred to as. Das MEGA PULSE Signal The MEGA PULSE signal 416 416 ist mit der Event-Logikschaltung with the event logic circuit 401 401 , dem Slot-Timer , The Slot timer 403 403 und dem Periodisches-Intervall-Timer and the periodic interval timer 404 404 für diese Intervalle des MAC-Frame verbunden. connected for the intervals of the MAC frame. Wie der Name impliziert, hat das MEGA PULSE Signal As the name implies, has the MEGA PULSE signal 416 416 eine Frequenz von einem Megahertz, was der der Zehn-Megahertz-Frequenz des PHY CLOCK Eingangssignals a frequency of one megahertz, which of the ten megahertz frequency of the PHY CLOCK input signal 150 150 dividiert durch zehn entspricht. divided by ten equivalent. Der Ausgangsimpuls des MEGA PULSE Signals The output pulse of the MEGA PULSE signal 416 416 hat eine Dauer, die einem Zyklus des PHY CLOCK Signals has a duration that one cycle of the PHY CLOCK signal 150 150 entspricht, dh das MEGA PULSE Signal corresponds to, that is, the MEGA PULSE signal 416 416 ist für jede zehnte aktive Periode des PHY CLOCK Signals for every tenth active period of the PHY CLOCK signal 150 " 150 ' wahr". Das MEGA PULSE Signal true. "The MEGA PULSE signal 416 416 dient somit als Eine-Mikrosekunde-Zeitbasis für die angeschlossenen Schaltungen thus serves as a one microsecond time base for the connected circuits 401 401 , . 403 403 und and 404 404 . ,
  • Der Slot-Timer The slot timer 403 403 erzeugt ein SLOT TIMEOUT Signal generates a SLOT TIMEOUT signal 417 417 , das bei jedem Auftreten eines Slot-Timeout pulsiert wird. Which is pulsed each time a slot time out. Wie zuvor erörtert, tritt ein Slot-Timeout immer dann auf, wenn ein Knoten As previously discussed, a slot timeout always occurs when a node 20 20 während seines zugewiesenen Zeitschlitzes nichtsendet. does not end during its assigned time slot. Die Menge an Zeit, die verstreichen muss, bevor ein Timeout auftritt, wird zum SMAC gesendet, im RAM The amount of time that must elapse before a timeout occurs is sent to the SMAC, in RAM 410 410 gespeichert und über den RISC-Bus stored and on the RISC bus 180 180 zum Slot-Timer the Slot timer 403 403 kommuniziert. communicated. Der RISC-Bus The RISC bus 180 180 dient auch für die Kommunikation anderer Status- und Steuerinformationen zwischen dem RISC-Prozessor is also used for communication of other status and control information between the RISC processor 400 400 und dem Slot-Timer and the Slot timer 403 403 . , Der Slot-Timer The slot timer 403 403 empfängt auch das PHY CLOCK Signal also receives the PHY CLOCK signal 150 150 als Grundbetriebstakt, während das MEGA PULSE Signal as a basic operating clock, while the MEGA PULSE signal 416 416 , wie soeben erwähnt, als Eine-Mikrosekunde-Zeitbasis verwendet wird. As just mentioned, as a one microsecond time base is used. Das SLOT TIMEOUT Signal The SLOT TIMEOUT signal 417 417 ist als ein Eingang zur Event-Logikschaltung is provided as an input to the event logic circuit 401 401 für die Verwendung beim Ermitteln einiger der "Warte"-Bedingungen verbunden. connected for use in the determination of some of the "Wait" conditions.
  • Weiter mit Bezug auf Still referring to 10 10 , der Periodisches-Intervall-Timer , The periodic interval timer 404 404 wird in Verbindung mit dem RISC-Prozessor is used in conjunction with the RISC processor 400 400 verwendet, um die Zeit anzugeben, die während jedes periodischen Intervalls used to indicate the time during each periodic interval 50 50 verstreicht. elapses. Insgesamt wird die in jedem periodischen Intervall Overall, the periodic in each interval is 50 50 abgelaufene Zeit als 16-Bit-Zahl (Zwei Bytes) gemessen, die hierin als Periodic-Interval- Time-(PIT)-Zahl bezeichnet wird. elapsed time as a 16-bit number (two bytes) measured, the (PIT) count herein as Periodic INTERVAL Time- is called. DiePIT-Zahl hat eine Auflösung von zehn Mikrosekunden pro Bit, so dass ein maximales periodisches Intervall von 655,35 Millisekunden möglich ist. DiePIT number has a resolution of ten microseconds per bit, so that a maximum periodic interval of 655.35 milliseconds is possible. Der untere (niedrigstwertige) 8-Bit-Teil der PIT-Zahl wird im Periodisches-Intervall-Timer The lower (least significant) 8-bit portion of the PIT count is in the periodic interval timer 404 404 selbst gehalten, während der obere (höchstwertige) 8-Bit-Teil vom RISC-Prozessor self-maintained, while the upper (most significant) 8-bit part of the RISC processor 400 400 im RAM in RAM 410 410 gehalten wird. is maintained. Zu Beginn eines periodischen Intervalhs At the beginning of a periodic Intervalhs 50 50 wird jeder Teil mit einem Wert vom RAM each part having a value from RAM 410 410 geladen, den er vom Netzwerkmoderator in dem während des Sperrbandes gesendeten LPakets empfangen hat. loaded, it received from the network moderator in the transmitted during the stop band Lpacket. Die untere 8-Bit-Zahl, als Bus PIT LO BYTE The lower 8-bit number, as bus PIT LO BYTE 418 418 bezeichnet, wird vom Periodisches-Intervall-Timer referred to is the periodic interval timer 404 404 zum Sperrzeitmonitor the blocking time monitor 405 405 gesendet. Posted. Es werden auch Schaltungen im Periodisches-Intervall-Timer There are also circuits in the periodic interval timer 404 404 vorgesehen, damit der Wert des PIT LO BYTE Busses provided so that the value of the PIT LO BYTE bus 418 418 direkt vom RISC-Prozessor directly by the RISC processor 400 400 über den RISC-Bus over the RISC bus 180 180 gelesen werden kann. can be read. Die Zahl auf dem PIT LO BYTE Bus The number on the PIT LO BYTE bus 418 418 wird automatisch alle zehn Mikrosekunden dekrementiert, bis die Zahl null erreicht ist. is decremented automatically every ten microseconds until the number reaches zero. Es ist im Periodisches-Intervall-Timer It is the periodic interval timer 404 404 eine Funktion vorgesehen, um es dem RISC-Prozessor a function is provided to allow the RISC processor 400 400 zu ermöglichen, eine Null-Zahl auf dem PIT LO BYTE Bus to allow a zero count on the PIT LO BYTE bus 418 418 über den RISC-Bus over the RISC bus 180 180 zu erkennen. to recognize. Wenn dies auftritt, dann dekrementiert der RISC-Prozessor If this occurs, then decrements the RISC processor 400 400 den Wert der PIT-Hoch-Byte-Zahl (im RAM the value of the PIT high byte count (in RAM 410 410 ) um eins. ) By one. Dieser Vorgang wird so lange wiederholt, bis das PIT-Byte hoher Ordnung auf null dekrementiert ist. This process is repeated until the high order PIT byte is decremented to zero. Zu diesem Zeitpunkt gibt der RISC-Prozessor At this time of the RISC processor is 400 400 entsprechende Befehle über den RISC-Bus appropriate commands over the RISC bus 180 180 zum Aktivieren eines PIT HI BYTE ZERO Signals for activating a PIT HI BYTE ZERO signal 419 419 im Periodisches-Intervall-Timer the periodic interval timer 404 404 aus. out. Das PIT HI BYTE ZERO Signal zeigt so an, dass das hohe PIT-Byte jetzt null ist, und die einzige im aktuellen periodischen Intervall verbleibende Zeit ist die Zeit, die der tiefe Byte-Wert auf dem PIT LO BYTE Bus The PIT HI BYTE ZERO signal is so that the PIT high byte is now zero, and the only remaining in the current periodic interval is the time that the low byte value on the PIT LO BYTE bus 418 418 repräsentiert. represents. Das PIT HI BYTE ZERO Signal The PIT HI BYTE ZERO signal 419 419 wird auch zum Sperrzeitmonitor is also used to lock time monitor 405 405 ausgegeben. output.
  • Eine zusätzliche Funktion des periodischen Intervall-Timers An additional function of the periodic interval timer 404 404 ist die Erzeugung eines TONE COMMAND Signals is to produce a TONE COMMAND signal 420 420 . , Das TONE COMMAND Signal The TONE COMMAND signal 420 420 wird vom Periodisches-Intervall-Timer is the periodic interval timer 404 404 nach dem Eingang entsprechender Befehle vom RISC-Prozessor after the receipt of appropriate commands from the RISC processor 400 400 über den RISC-Bus over the RISC bus 180 180 aktiviert. activated. Wie oben mit Bezug auf As above with respect to 3 3 erörtert wurde, ist der "Ton" was discussed, the "tone" 53 53 das interne SMAC-Referenzsignal, das den Beginn eines neuen periodischen Intervalls the internal SMAC reference signal indicating the start of a new periodic interval 50 50 markiert und im Wesentlichen zur selben absoluten oder "universellen" Zeit in allen Knoten marked and substantially at the same absolute, or "universal" time in all nodes 20 20 auf dem Netz on the net 10 10 auftritt, innerhalb eines geringen Fehlerspielraums aufgrund von Fortpflanzungsverzögerungen von Zeitreferenz-Events. occurs within a small margin of error due to propagation delays of time reference events. Das TONE COMMAND Signal The TONE COMMAND signal 420 420 wird intern im Periodisches-Intervall-Timer internally in the periodic interval timer 404 404 verwendet und ist auch mit dem Sperrzeitmonitor used and is also with the locking time monitor 405 405 , dem Geplante-Phase-Register , The scheduled phase register 406 406 und dem Sync-Bus and the sync bus 176 176 verbunden. connected.
  • Die in In the 10 10 und and 11 11 gezeigte Sperrbandzeit-Überwachungsschaltung Guard band time monitor circuit shown 405 405 ermittelt die Zeit, zu der der Sperrbandteil determines the time at which the stop band part 56 56 jedes periodischen Intervalls beginnt. each periodic interval begins. Der Start des Sperrbandes basiert auf der PIT-Zahl auf dem PIT LO BYTE Bus The start of the stop band is based on the PIT count on the PIT LO BYTE bus 418 418 und der PIT HI BYTE ZERO Leitung and the PIT HI BYTE ZERO line 419 419 . , Der vom Netzwerkmoderator empfangene "Sperrbandzeit"-Wert wird in einem Register The received from the network moderator "guard band time" value is in a register 421 421 der Sperrbandzeit-Überwachungsschaltung vom RISC-Prozessor the guard band time monitor circuit by the RISC processor 400 400 über den RISC-Bus over the RISC bus 180 180 gespeichert. saved. Dieser Wert gibt die PIT-Zahl an, bei der das Sperrband This value indicates the PIT number at which the stop band 56 56 starten soll. to start. Mit anderen Worten, das Sperrband In other words, the stop band 56 56 soll dann beginnen, wenn die PIT-Zahl auf den "Sperrbandzeit"-Wert zurückgegangen ist. should begin when the PIT count has fallen to the "guard band time" value.
  • Der "Sperrzeit"-Wert ist konfigurierbar, dh das Sperrzeitregister The "blocking time" value is configurable, ie the blocking time register 421 421 kann vom RISC-Prozessor can by the RISC processor 400 400 über den RISC-Bus over the RISC bus 180 180 gelesen und beschrieben werden. be read and written. Eine Decodierschaltung A decoding circuit 423 423 ist mit dem RISC-Bus is connected to the RISC bus 180 180 verbunden, um die Ausführung eines "Schreibsperrbandzeit"-Befehls zum RISC-Prozessor connected to the execution of a "write guard band time" command to the RISC processor 400 400 zu erkennen. to recognize. Wenn der "Schreibsperrbandzeit"-Befehl erkannt ist, erzeugt die Decodierschaltung When the command is recognized "write guard band time", generates the decoding circuit 423 423 ein Strobe-Signal auf der Leitung a strobe signal on the line 424 424 . , Das Strobe-Signal The strobe signal 424 424 veranlasst wiederum das Sperrzeitregister in turn, causes the blocking time register 421 421 , die Daten auf den acht Datenleitungen des RISC-Busses , The data on the eight data lines of RISC bus 180 180 , durch das Bussegment By the bus segment 425 425 repräsentiert, zwischenzuspeichern. represents cache. Ebenso kann der RISC-Prozessor Similarly, the RISC processor can 400 400 den Inhalt des Sperrbandzeitregisters the contents of the guard band time register 421 421 über eine Byte-Auswahlschaltung via a byte select circuit 426 426 zurücklesen. Read back. Die Byte-Auswahlschaltung The byte select circuit 426 426 ist zwischen dem "Sperrbandzeit"-Bus is connected between the "guard band time" bus 422 422 und dem RISC-Bus and the RISC bus 180 180 geschaltet und decodiert entsprechende Steuersignale auf dem RISC-Bus connected and decodes appropriate control signals on the RISC bus 180 180 , um die Ausführung einer "Sperrbandzeitwert lesen"-Anweisung durch den RISC-Prozessor To "read guard band time value" the execution of an instruction by the RISC processor 400 400 zu erkennen. to recognize. Nach dem Erkennen der "Sperrbandzeitwert lesen"-Anweisung wird der "Sperrbandzeit"-Wert auf dem Bus After recognizing the "read guard band time value" statement is the "guard band time" value on the bus 4 4 - 22 22 durch die Datenleitungen des RISC-Busses through the data lines of the RISC bus 180 180 gekoppelt. coupled.
  • Der "Sperrbandzeit"-Wert im Register The "guard band time" value in the register 421 421 und auf dem Bus and on the bus 422 422 hat eine Länge von einem Byte, und daher kann der Sperrbandteil has a length of one byte, and therefore, the stopband part can 56 56 des periodischen Intervalls the periodic interval 50 50 erst nach Aktivierung des PIT HI BYTE ZERO Signals only after activation of the PIT HI BYTE ZERO signal 419 419 beginnen. begin. Um den Start des Sperrbandes zu ermitteln, wird der 8-Bit-Wert des PIT LO BYTE Signals In order to determine the start of the stop band, the 8-bit value of the PIT LO BYTE signal is 418 418 mit dem "Sperrbandzeit"-Wert auf dem Bus with the "guard band time" value on the bus 422 422 im Komparator in the comparator 427 427 verglichen. compared. Ein Ausgang An exit 428 428 vom Komparator the comparator 427 427 ist dann "wahr", wenn die jeweiligen Eingänge then "true" if the respective inputs 418 418 und and 422 422 gleich sind. are the same. Der Ausgang The exit 428 428 ist als ein Eingang mit einem AND-Gate is as an input to an AND gate 429 429 verbunden, der andere Eingang des AND-Gates connected to the other input of the AND gate 429 429 ist mit dem PIT HI BYTE ZERO Signal is connected to the PIT HI BYTE ZERO signal 419 419 verbunden. connected. Der Ausgang The exit 430 430 des AND-Gates the AND gate 429 429 ist daher dann "wahr", wenn die Bedingungen zum Starten des Sperrbandes erfüllt sind. therefore then "true" if the conditions are met to start the stop band.
  • Der Sperrbandzeitmonitor The guard band time monitor 405 405 erzeugt drei Sperrbandsteuersignale: ein GENERAL GUARD BAND Signal produces three guard band control signals: a GENERAL GUARD BAND signal 431 431 , ein SCREENER GUARD BAND Signal , A SCREENER GUARD BAND signal 432 432 und ein MODERATOR GUARD BAND Signal and a MODERATOR GUARD BAND signal 433 433 . , Jedes der Signale Each of the signals 431 431 - 433 433 wird während spezifischer Zeiten im Sperrbandteil during specific times in the stop band part 56 56 des periodischen Intervalls the periodic interval 50 50 aktiviert, um verschiedene "Sperrband"-Aktivitäten zu steuern. activated to control various "stop band" activities. Die GENERAL GUARD BAND und SCREENER GUARD BAND Signale The GENERAL GUARD BAND and SCREENER GUARD BAND signals 431 431 und and 432 432 werden jeweils durch zwei Flipflops are each formed by two flip-flops 435 435 und and 436 436 geführt. guided. Jeder Flipflop each flip-flop 435 435 und and 436 436 hat einen synchronen "Set"-Eingang, der mit dem Ausgang has a synchronous "set" input coupled to the output 430 430 des AND-Gates the AND gate 429 429 verbunden ist, und beide Flipflops is connected, and both flip-flops 435 435 und and 436 436 werden vom PHY CLOCK Signal be by the PHY CLOCK signal 150 150 getaktet. clocked. Die Folge ist, dass beide Flipflops The result is that both flip-flops 435 435 und and 436 436 zu Beginn des Sperrbandes at the beginning of the stop band 56 56 des periodischen Intervalls gesetzt werden, wodurch die jeweiligen GENERAL GUARD BAND und SCREENER GUARD BAND Signale be set the periodic interval, whereby the respective GENERAL GUARD BAND and SCREENER GUARD BAND signals 431 431 und and 432 432 aktiviert werden. to be activated.
  • Der Flipflop the flip-flop 435 435 wird direkt vom TONE COMMAND Signal is directly from the TONE COMMAND signal 420 420 zurückgesetzt. reset. Das GENERAL GUARD BAND Signal The GENERAL GUARD BAND signal 431 431 ist daher für die gesamte Dauer des Sperrbandes is, therefore, for the entire duration of the stop band 56 " 56 " wahr", dh von dem Zeitpunkt an, an dem die PIT-Zahl den "Sperrbandzeit"-Wert erreicht, bis zum "Ton" true ", ie from the time at which the PIT count the" "achieved value, to" guard band time Ton " 53 53 . , Das SCREENER GUARD BAND Signal The SCREENER GUARD BAND signal 432 432 wird jedoch durch einen vom RISC-Prozessor However, by the RISC processor 400 400 gesendeten expliziten Befehl zurückgesetzt. sent explicit command reset. Eine Decodierschaltung A decoding circuit 437 437 ist mit dem RISC-Bus is connected to the RISC bus 180 180 verbunden und erkennt die Ausführung einer "Screener-Sperrband zurücksetzen"-Anweisung durch den RISC-Prozessor connected and detects execution of a "reset screener guard band" instruction by the RISC processor 40O 40O . , Nach dem Erkennen der "Screener-Sperrband zurücksetzen" Anweisung wird ein Strobe-Signal auf der Ausgangsleitung After recognizing the "screener stop band reset" statement is a strobe signal on the output line 438 438 erzeugt. generated. Die Ausgangsleitung The output line 438 438 wird wiederum mit einem Reset-Eingang am Flipflop will turn to a reset input of the flip-flop 436 436 verbunden, der, wenn aktiviert, den Flipflop connected, which, when activated, the flip-flop 436 436 zu einem Reset an der nächsten aktiven Flanke des PHY CLOCK Signals a reset on the next active edge of the PHY CLOCK signal 150 150 veranlasst. causes. Dies ermöglicht es dem RISC-Prozessor This allows the RISC processor 400 400 , das SCREENER GUARD BAND Signal , The SCREENER GUARD BAND signal 432 432 zu einem anderen Zeitpunkt als bei "Ton" 53 für die Ausführung der Screening-Funktion wie nachfolgend beschrieben zu deaktivieren. for the execution of screening function to turn off at a different time than when "tone" 53 as described below.
  • Das dritte Sperrbandsteuersignal, nämlich das MODERATOR GUARD BAND Signal The third guard band control signal, namely the MODERATOR GUARD BAND signal 433 433 , ist als Ausgang eines AND-Gates , Is provided as the output of an AND gate 440 440 geschaltet. connected. Ein Eingang des AND-Gates One input of the AND gate 440 440 ist mit dem GENERAL GUARD BAND Signal is connected to the GENERAL GUARD BAND signal 431 431 verbunden. connected. Der andere Eingang des AND-Gates The other input of the AND gate 440 440 ist mit einem Ausgang is connected to an output 441 441 eines Flipflop a flip-flop 442 442 verbunden. connected. Der Flipflop the flip-flop 442 442 wird direkt vom RISC-Prozessor directly by the RISC processor 400 400 gesteuert und dient zum Speichern des "Moderator"-Status für den Knoten controlled and used to store the "moderator" status for the node 20 20 . , Wenn der RISC-Prozessor If the RISC processor 400 400 ermittelt hat, dass sein eigener Knoten has determined that its own node 20 20 der Moderator-Knoten für das Netz the moderator node for the network 10 10 ist, dann wird der Flipflop , then the flip-flop 442 442 in den "Set"-Zustand befohlen. ordered state to the "set". In diesem Fall ist das AND-Gate In this case, the AND gate 440 440 freigegeben, und das MODERATOR GUARD BAND Signal released, and the MODERATOR GUARD BAND signal 433 433 folgt dem GENERAL GUARD BAND Signal follows the GENERAL GUARD BAND signal 431 431 (dh die beiden sind äquivalent). (Ie, the two are equivalent). Alternativ wird, wenn der RISC-Prozessor Alternatively, if the RISC processor 400 400 ermittelt, dass sein eigener Knoten nicht der Moderator-Knoten ist, der Flipflop determines that its own node is not the moderator node, the flip-flop 442 442 zurückgesetzt, und das MODERATOR GUARD BAND Signal reset, and the MODERATOR GUARD BAND signal 433 433 wird niemals aktiviert. will never be activated.
  • Die Steuerung des Flipflops The control of the flip-flops 442 442 erfolgt durch eine Decodierschaltung is carried out by a decoding circuit 443 443 . , Die Decodierschaltung The decoding circuit 443 443 ist mit dem RISC-Bus is connected to the RISC bus 180 180 verbunden und decodiert separate "Set" und Reset" Befehle für den "Moderator"-Status des Knotens connected and decodes separate "set" and reset "commands for the" moderator "status of the node 20 20 . , Nach dem Erkennen der Ausführung des "Set" oder des "Reset" Befehls wird ein Ausgangs-Strobe-Signal auf einer der beiden Ausgangsleitungen After detecting the execution of the "Set" or "Reset" command is an output strobe signal on one of the two output lines 444 444 bzw. or. 445 445 erzeugt. generated. Die Ausgangsleitungen The output lines 444 444 und and 445 445 sind wiederum mit jeweiligen synchronen "Set" und "Reset" Eingängen am Flipflop in turn, are connected to respective synchronous "Set" and "Reset" inputs at flip-flop 442 442 verbunden. connected.
  • Der Sperrbandzeitmonitor The guard band time monitor 405 405 beinhaltet auch eine Bit-Test-Auswahlschaltung also includes a bit test select circuit 446 446 , damit der RISC-Prozessor So that the RISC processor 400 400 die aktuellen Zustände des GENERAL GURRD BAND Signals the current statuses of the baseband signal GENERAL GURRD 431 431 und des MODERATOR GUARD BAND Signals and the MODERATOR GUARD BAND signal 433 433 lesen kann. can read. Die Bittest-Auswahlschaltung The bit test select circuit 446 446 ist mit dem RISC-Bus is connected to the RISC bus 180 180 verbunden und beinhaltet einen Decodierschaltkomplex, um die Ausführung einer "Lese"-Anweisung durch den RISC-Prozessor connected and includes a decoding circuitry to initiate the execution of a "read" instruction by the RISC processor 400 400 zu erkennen, der die angeschlossenen Signale to recognize the connected signals 431 431 und and 432 432 adressiert. addressed. Wenn eine entsprechend adressierte "Lese"-Anweisung erkannt wird, wird das gewählte Signal When an appropriately addressed "read" instruction is detected, the selected signal is 431 431 und and 432 432 mit einer der Datenleitungen auf dem RISC-Bus with one of the data lines on the RISC bus 180 180 gekoppelt. coupled.
  • Einmal kurz mit Bezug auf die Once with regard to the 5B 5B und and 10 10 , die Sperrbandsteuersignale , The stop-band control signals 431 431 - 433 433 werden wie folgt geleitet. be routed as follows. Das GENERAL GUARD BAND Signal The GENERAL GUARD BAND signal 431 431 und das SCREENER GUARD BAND Signal and the SCREENER GUARD BAND signal 432 432 sind mit dem Sync-Bus are connected to the sync bus 176 176 verbunden. connected. Das MODERATOR GUARD BAND Signal The MODERATOR GUARD BAND signal 433 433 ist in der Zugangssteuerschaltung is in the access control circuit 144 144 mit der Event-Logikschaltung with the event logic circuit 401 401 verbunden und wird auch aus der Zugangssteuerschaltung connected and also from the access control circuit 144 144 hinaus zur Sendeverarbeitungsschaltung addition to the transmit processing circuit 141 141 geleitet. directed.
  • Nun mit Bezug auf die Now, with reference to the 10 10 und and 12 12 , die Geplante- Phase-Registerschaltung That Geplante- phase register circuit 406 406 der Zugangssteuerung access control 144 144 beinhaltet einen Flipflop includes a flip-flop 448 448 , dessen Ausgang als SCHEDULED PHASE Signal Whose output as a SCHEDULED PHASE signal 450 450 bezeichnet wird. referred to as. Ein "wahres" SCHEDULED PHASE Signal A "true" SCHEDULED PHASE signal 450 450 zeigt an; shows; dass sich das periodische Intervall that the periodic interval 50 50 derzeit in der geplanten Phase currently in the planned Phase 52 52 befindet. located. Der Flipflop the flip-flop 448 448 hat synchrone Set- und Reset-Eingänge und wird vom PHY CLOCK Signal has synchronous set and reset inputs, and is by the PHY CLOCK signal 150 150 getaktet. clocked. Das TONE COMMAND Signal The TONE COMMAND signal 420 420 ist mit dem Set-Eingang des Flipflops is connected to the set input of flip-flop 448 448 verbunden. connected. Somit wird das SCHEDULED PHASE Signal Thus, the SCHEDULED PHASE signal is 450 450 automatisch nach Aktivierung des TONE COMMAND Signals automatically upon activation of the TONE COMMAND signal 420 420 auf "wahr" gesetzt. set to "true". So wird die geplante Phase gezwungen, gemäß dem CTDMA-Protokoll immer am "Ton" The planned phase is forced, according to the CTDMA protocol always on "Sound" 53 53 zu beginnen (siehe to begin (see 3 3 ). ). Der Flipflop the flip-flop 448 448 wird von einem entsprechenden Befehl vom RISC- Prozessor is from a corresponding command from the RISC processor 400 400 zurückgesetzt. reset. Insbesondere beinhaltet die Geplante-Phase-Registerschaltung In particular, includes the scheduled phase register circuit 406 406 eine mit dem RISC-Bus one with the RISC bus 180 180 verbundene Decodierschaltung associated decoding circuit 451 451 . , Die Decodierschaltung The decoding circuit 451 451 decodiert entsprechende Adress- und Steuerleitungen auf dem RISC-Bus decodes appropriate address and control lines on the RISC bus 180 180 , um die Ausführung einer "geplante Phase zurücksetzen" Ausgangsanweisung vom RISC-Prozessor To "reset scheduled phase" output instruction by the execution of a RISC processor 400 400 zu erkennen. to recognize. Nach dem Erkennen der "geplante Phase zurücksetzen" Anweisung wird eine mit dem Reset-Eingang des Flipflops After recognizing the "reset scheduled phase" statement is one with the reset input of flip-flop 448 448 verbundene Ausgangsleitung associated output line 452 452 aktiviert, die den Flipflop activated, the flip-flop to 448 448 zurücksetzt. resets. Nach dem Zurücksetzen des Flipflops After resetting the flip-flops 448 448 (SCHEDULED PHASE Signal (SCHEDULED PHASE signal 450 450 ist "falsch"), wird das periodische Intervall is "false"), the periodic interval is 50 50 bis zum Start des "Sperrbandes" wie oben definiert als in der "ungeplanten Phase" until the start of the "guard band" as defined above as in the "unscheduled" phase 54 54 angesehen. considered. Das SCHEDULED PHASE Signal The SCHEDULED PHASE signal 450 450 bleibt auch während des gesamten Sperrbandes remains throughout the stop band 56" 56 " falsch", bis es durch die nächste Aktivierung des TONE COMMAND Signals wrong "until by the next activation of the TONE COMMAND signal it 420 420 wieder auf "wahr" gesetzt wird. is again set to "true".
  • Der RISC-Bus The RISC bus 180 180 ist auch mit einer Bittest-Auswahlschaltung is also connected to a bit test select circuit 453 453 verbunden, damit der RISC-Prozessor connected so that the RISC processor 400 400 den aktuellen Wert des SCHEDULED PHASE Signals the current value of the SCHEDULED PHASE signal 450 450 lesen kann. can read. Die Bittest-Auswahlschaltung The bit test select circuit 453 453 beinhaltet einen Decodierschaltkomplex, um auf die Ausführung einer "Geplante- Phase-Bit lesen" Anweisung durch den RISC-Prozessor includes a decoding circuitry to "read Geplante- phase bit" in the execution of an instruction by the RISC processor 400 400 zu reagieren. to react. Nach dem Erkennen der "Geplante-Phase-Bit lesen" Anweisung koppelt die Bittest-Auswahlschaltung "Read scheduled phase bit" after detecting the instruction couples the bit test select circuit 453 453 den Wert des SCHEDULED PHASE Signals the value of the SCHEDULED PHASE signal 450 450 auf den RISC-Bus on the RISC bus 180 180 für die Eingabe durch den RISC-Prozessor for input by the RISC processor 400 400 . ,
  • Es folgt eine ausführliche Beschreibung der Periodisches-Intervall-Timer-Schaltung The following is a detailed description of the periodic interval timer circuit 404 404 in der Zugangssteuerung in the access control 144 144 mit Bezug auf regarding 13 13 . , Der PIT LO BYTE Bus The PIT LO BYTE bus 418 418 ist als paralleler Ausgang eines Abwärtszählers is as a parallel output of a down counter 500 500 geschaltet. connected. Eine Byte-Auswahlschaltung A byte select circuit 501 501 ist zwischen dem PIT LO BYTE Bus is connected between the PIT LO BYTE bus 418 418 und dem RISC-Bus and the RISC bus 180 180 geschaltet, damit der RISC-Prozessor switched so that the RISC processor 400 400 den aktuellen Inhalt des PIT LO BYTE Busses durch Ausführen einer geeigneten "Byte lesen" Anweisung direkt lesen kann. can read statement directly "read byte" the current contents of the PIT LO BYTE bus by performing appropriate. Der Abwärtszähler The down counter 500 500 wird synchron vom PHY CLOCK Signal synchronously by the PHY CLOCK signal 150 150 getaktet und hat separate Eingänge "Parallellast freigeben" und "Zahl freigeben", um jeweilige Parallellast- und Zählvorgänge zu steuern. clocked and has separate inputs "enable parallel load" and "enable count" to control respective Parallellast- and counting processes. Der "Zahl freigeben" Eingang ist mit einem Ausgang The "enable count" input is connected to an output 502 502 von einer "durch zehn dividieren" Vorskalierschaltung from a "divide by ten" prescale circuit 503 503 verbunden, die vom PHY CLOCK Signal connected, by the PHY CLOCK signal 150 150 getaktet wird und das MEGA PULSE Signal is clocked and the MEGA PULSE signal 416 416 als "Freigabe"-Eingang empfängt. receives as an "enable" input. Für jede zehnte Aktivierung des MEGA PULSE Signals For every tenth activation of the MEGA PULSE signal 416 416 erzeugt die Vorskalierschaltung generates the prescale circuit 503 503 einen Impuls auf der Ausgangsleitung a pulse on output line 502 502 . , Der Abwärtszähler The down counter 500 500 wird dadurch veranlasst, einmal alle zehn Mikrosekunden herunterzuzählen. is caused by even count down every ten microseconds. Mit anderen Worten, jeder "Tick" des Abwärtszählers In other words, each "tick" of the down counter 500 500 ist ein Inkrement von zehn Mikrosekunden. is an increment of ten microseconds.
  • Der Abwärtszähler The down counter 500 500 kann auch parallel vom RISC-Prozessors may also be parallel from the RISC processor 400 400 gesteuert mit dem vom SMAC controlled by the by the SMAC 100 100 im Moderator-LPaket empfangenen PIT-Wert geladen werden. received the moderator Lpacket PIT value are loaded. Eine Decodierschaltung A decoding circuit 504 504 ist mit dem RISC-Bus is connected to the RISC bus 180 180 verbunden und erkennt die Ausführung einer "periodische Intervallzeit schreiben" (PIT schreiben) Anweisung. connected and executing a recognized "write periodic interval time" (write PIT) instruction. Nach dem Erkennen der Schreib-PIT-Anweisung wird eine Ausgangsleitung After recognizing the write PIT instruction is an output line 505 505 aktiviert. activated. Die Ausgangsleitung The output line 505 505 hat Verbindung. has connection. mit dem "Parallellast freigeben" Eingang des Abwärtszählers "Enable parallel load" to the input of the down counter 500 500 und einem Reset-Eingang der Vorskalierschaltung and a reset input of the prescale circuit 503 503 . , Eine Aktivierung der Ausgangsleitung Activation of output line 505 505 bewirkt, dass der Abwärtszähler causes the down counter 500 500 die parallelen Daten von den Datenleitungen des RISC-Busses the parallel data from the data lines of the RISC bus 180 180 , repräsentiert durch das Bussegment , Represented by bus segment 506 506 , lädt. Invites. Gleichzeitig erzwingt die Aktivierung des Reset-Eingangs auf der Vorskalierschaltung Simultaneously, the activation of the reset input forces on the prescale circuit 503 503 einen Neustart des Vorskaliervorgangs mit einer vollen Zahl von zehn. restarting the Vorskaliervorgangs with a full count of ten. Dies garantiert eine volle Zehn-Mikrosekunden-Periode vor der Aktivierung des Vorskalierschaltungsausgangs This guarantees a full ten microsecond period before activation of Vorskalierschaltungsausgangs 502 502 nach dem Laden des Abwärtszählers after loading the down counter 500 500 unabhängig von einer eventuellen-Restzahl, die vielleicht in der Vorskalierschaltung regardless of any remaining count, perhaps in the prescale circuit 503 503 übrig geblieben ist. is left.
  • Zusätzlich zum PIT LO BYTE Bus In addition to the PIT LO BYTE bus 418 418 gibt der Abwärtszähler are the down counter 500 500 auch ein PIT COUNT ZERO Signal a PIT COUNT ZERO signal 507 507 aus. out. Der Abwärtszähler The down counter 500 500 ist so konstruiert, dass er automatisch zwischen null und der maximalen 8-Bit-Zahl (hexadezimal "FF") umläuft. is constructed such that it automatically rotates between zero and the maximum 8-bit number (hexadecimal "FF"). Das PIT COUNT ZERO Signal The PIT COUNT ZERO signal 507 507 wird immer aktiviert, wenn die im Abwärtszähler is always activated when the in down counter 500 500 enthaltene Zahl gleich null ist, dh so, dass die nächste Aktivierung des PHY CLOCK Signals Number contained is equal to zero, that is, so that the next activation of the PHY CLOCK signal 150 150 ein Umlaufen veranlasst. a circulation causes. In diesem Sinne zeigt das PIT COUNT ZERO Signal In this sense, the PIT COUNT ZERO signal shows 507 507 an, dass die nächste Zahl einen Übertrag von der PIT-Low-Byte-Zahl im Abwärtszähler that the next number one transfer from the PIT low byte number in the down counter 500 500 erzeugt. generated. Das PIT COUNT ZERO Signal The PIT COUNT ZERO signal 507 507 ist als Eingang zu einem zweistufigen PIT-Übertragsschieberegister is as input to a two-stage PIT carry shift register 510 510 geschaltet, das die "Übertrags"-Anzeige vom Abwärtszähler in einer zweistufigen Weise zwischenspeichert, so dass der RISC-Prozessor switched, the latches the "carry" indication from the down counter in a two stage fashion so that the RISC processor 400 400 genügend Zeit hat, um jeden "Übertrag" zu verarbeiten. has enough time to process each "carry". Die PIT-Übertragsschieberegisterschaltung The PIT carry shift register circuit 510 510 wird vom PHY CLOCK Signal getaktet. is clocked by the PHY CLOCK signal.
  • Weiter mit Bezug auf Still referring to 13 13 , das TONE COMMAND Signal , The TONE COMMAND signal 420 420 wird von einer mit dem RISC-Bus is a with the RISC bus 180 180 verbundenen Decodierschaltung associated decoding circuit 525 525 erzeugt. generated. Diese Schaltung this circuit 525 525 decodiert die Ausführung einer "Ton generieren" Anweisung durch den RISC-Prozessor decodes execution of a "generate tone" instruction by the RISC processor 400 400 und gibt das TONE COMMAND Signal and the TONE COMMAND signal is 420 420 aus, wenn die "Ton generieren" Anweisung erkannt wird. from when the "tone generate" statement is detected. Das PIT HI BYTE ZERO Signal The PIT HI BYTE ZERO signal 419 419 wird von einem PIT-Hi-Byte-Null-Flipflop is from a PIT hi byte zero flip-flop 530 530 geführt, der vom PHY CLOCK Signal out of the PHY CLOCK signal 150 150 getaktet wird. is clocked. Der Flipflop the flip-flop 530 530 kann vom RISC-Prozessor can by the RISC processor 400 400 gesteuert gesetzt werden. are set controlled. Wie zuvor erwähnt, führt der RISC-Prozessor das hohe PIT-Byte intern, dh im RAM As mentioned previously, the RISC processor performs the PIT high order byte internally, ie in the RAM 410 410 . , Der RISC-Prozessor The RISC processor 400 400 übernimmt auch das Dekrementieren des hohen PIT-Byte jedes Mal, wenn der Abwärtszähler also takes decrementing the PIT high byte each time the down counter 500 500 einen "Übertrag" produziert. produces a "carry". Jedes Mal, wenn der RISC-Prozessor Every time the RISC processor 400 400 das hohe PIT-Byte dekrementiert, wird das Ergebnis des Dekrementiervorgangs (dh der "Null" oder "Nicht-Null"-Status des Ergebnisses), über eine "PIT-Hi-Byte-Ergebnis schreiben" Anweisung auf dem RISC-Bus decrements the PIT high order byte, the result of the decrement operation (ie the "zero" or "non-zero" status of the result), "write PIT hi byte result" instruction on the RISC via a bus 180 180 auf die PIT-Hi-Byte-Zero-Flipflopschaltung to the PIT hi byte zero flip-flop circuit 530 530 geschrieben. written. Wenn das TONE COMMAND Signal When the TONE COMMAND signal 420 " 420 ' wahr" wird, dann werden der Flipflop true will ", the flip-flop are 530 530 und das entsprechende PIT HI BYTE ZERO Signal and the corresponding PIT HI BYTE ZERO signal 419 419 in einen Reset-Zustand gezwungen. forced into a reset state.
  • MAC-Sendeprozessor MAC transmit processor
  • Die in In the 5 5 gezeigte Zugangssteuerschaltung Access control circuit shown 144 144 steuert auch die Sendeverarbeitungsschaltung also controls the transmit processing circuit 141 141 im SMAC in SMAC 100 100 . , Die Sendeverarbeitungsschaltung The transmission processing circuit 141 141 wählt Daten aus einem der Sende-FIFO-Speicher (TX A, TX,B und TX C) in der Host-Schnittstelle selects data from one of the transmit FIFO (TX A, TX B and TX C) within the host interface 143 143 und formatiert die Daten ordnungsgemäß zum Senden durch das Modem and formats the data properly for transmission by the modem 140 140 . , Die Details der Sendeverarbeitungsschaltung The details of the transmission processing circuit 141 141 sind in are in 14 14 gezeigt, und die Sende-FIFO-Speicher werden nachfolgend als "Sende-FIFOs" bezeichnet. shown and the transmission FIFO memories are referred to as "transmit FIFO's." Ein Sende-Mover A transmit mover 600 600 verarbeitet automatisch 16-Bit-Wörter von den Sende-FIFOs, indem er sie in 8-Bit-Bytes aufteilt. automatically processes 16-bit words from the transmit FIFO's by dividing it into 8-bit bytes. Die aufgeteilten Datenbytes werden dann über den TX BYTE Bus The divided data bytes are then via the TX BYTE bus 602 602 an einen Sende-Assembler to a transmit assembler 604 604 angelegt. created. Der Sende-Mover The transmit mover 600 600 reagiert auf die von der Host-Schnittstelle responds to the host interface 143 143 über den TX STREAM STATUS Bus on the TX STREAM STATUS bus 185 185 empfangenen Steuersignale, die anzeigen, welcher der drei Sende-FIFOs als zum Senden "bereit" markiert wurde. received control signals indicative of which of the three transmit FIFO's has been marked as to send "ready". Wenn es für den Knoten If it's for the nodes 20 20 Zeit ist, über das Netz zu senden, gibt die Zugangssteuerschaltung Time to send over the network, giving access control circuit 144 144 entsprechende Anweisungen über den RISC-Bus appropriate instructions over the RISC bus 180 180 , um die Sendeverarbeitungsschaltung To the transmission processing circuit 141 141 zum Sendebeginn anzuweisen. to instruct the program begins. Gleichzeitig empfängt der Sende-Mover At the same time transmit mover receives 600 600 ein Signal über den RISC-Bus a signal via the RISC bus 180 180 , das einen der "bereiten" FIFOs in der Host-Schnittstelle That one of the "prepare" FIFOs in the host interface 143 143 designiert. designated. Der Sende-Mover The transmit mover 600 600 sendet die Identifikation des gewählten Sende-FIFO über den SELECT TX STREAM Bus sends the identification of the selected transmit FIFO via the SELECT TX STREAM bus 186 186 zur Host-Schnittstelle. the host interface.
  • Die Host-Schnittstellenschaltung The host interface circuit 143 143 reagiert durch sequentielles Platzieren jedes 16-Bit-Wortes von Daten von diesem FIFO auf den TX WORD Bus responds by sequentially placing each sixteen bit word of data from that FIFO onto the TX WORD bus 187 187 , der als Eingang zum Sende-Mover , Input to the transmit mover 600 600 geschaltet ist. is connected. Jedes von der Host- Schnittstelle Each of the host interface 143 143 empfangene Datenwort wird in einem Register im Sende-Mover received data word is stored in a register in the transmit mover 600 600 zwischengespeichert und dann in zwei Bytes unterteilt. temporarily stored and then divided into two bytes. Die beiden Bytes werden nacheinander an den TX BYTE Bus The two bytes are successively to the TX BYTE bus 602 602 angelegt und zum Sende-Assembler and applied to the transmit assembler 604 604 gesendet. Posted.
  • Der Sende-Assembler The transmission assembler 604 604 konvertiert das Byte von Daten in das Manchester-codierte Serienformat und reagiert auch auf Steuersignale über den RISC-Bus converts the bytes of data in the Manchester encoded serial format and also responds to control signals via the RISC bus 180 180 , indem er die Manchester-Phy-Symbole für die Präambel und Begrenzer des abgehenden MAC-Frame By the Manchester phy symbols for the preamble and delimiters of the outgoing MAC frame 21 21 generiert. generated. Das generierte TX PHY SYMBOLS Signal The generated TX PHY SYMBOLS signal 269 269 wird an eine Leitung des Ausgangsbusses is connected to a line of the output bus 161 161 angelegt, die mit dem Sendeeingang des Modems applied with the transmit input of the modem 140 140 verbunden ist. connected is. Die oben mit Bezug auf das Modem The above with respect to the modem 140 140 beschriebenen Signale END BLANKING END BLANKING signals described 257 257 , TX ENABLE , TX ENABLE 256 256 und TX RESERVE and TX RESERVE 271 271 werden ebenfalls vom Sende-Assembler also by the transmit assembler 604 604 erzeugt und an den Ausgangsbus generated and sent to the output bus 161 161 angelegt. created.
  • Der RISC-Bus The RISC bus 180 180 ist ebenfalls direkt mit dem Sende-Assembler is also directly connected to the transmit assembler 604 604 verbunden, damit der RISC-Prozessor connected so that the RISC processor 400 400 Daten über das Netz sendet. sends data over the network. So verwendet beispielsweise der RISC-Prozessor For example, using the RISC processor 400 400 im Moderatorknoten diesen Datenpfad zum Senden von MAC-Frames in dem Sperrband in the moderator node data path to transmit MAC frames in the stop band 56 56 , das ein LPaket von Stationsmanagementinformationen wie zuvor beschrieben enthält. That contains an Lpacket of station management information as previously described. Wenn das MODERATOR GUARD BAND Signal When the MODERATOR GUARD BAND signal 433 433 aktiv ist, werden Daten vom RISC-Bus is active, data from the RISC bus 180 180 vom Sende-Assembler by the transmit assembler 604 604 in ein Manchester-formatiertes Seriensignal umgewandelt und über den Bus converted into a Manchester formatted serial signal and the bus 161 161 zum Modem the modem 140 140 gesendet. Posted.
  • Während der Sende-Mover While the transmit mover 600 600 aktiv Daten handhabt, erzeugt er ein aktives TX BUSY Signal active data handling, it generates an active TX BUSY signal 182 182 , um der Zugangssteuerung To access control 144 144 anzuzeigen, dass ein Sendevorgang läuft. indicate that a transmission is in progress. Ein TX ERROR Signal A TX ERROR signal 606 606 wird ebenfalhs vom Sende-Mover is ebenfalhs from the transmit mover 600 600 als Anzeige dafür erzeugt, dass ein Sendeunterlauf aufgetreten ist. generated as an indication that a transmission underflow has occurred. Die Sende-FIFOs in der Host-Schnittstelle The transmit FIFOs in the host interface 143 143 haben eine Länge von nur 32 Byte. have a length of only 32 bytes. Da die Daten für die meisten Meldungen viel länger sein werden, verlässt sich die Host-Schnittstelle darauf, dass der Host-Prozessor Since the data for most messages will be much longer, the host interface relies on the host processor 102 102 verhindert, dass den FIFOs die Daten ausgehen, bevor der Meldungsframe gebildet ist. prevents the FIFOs run out of data before the message frame is formed. Wenn der Host-Prozessor jedoch Daten nicht schnell genug liefert, dann kommt es zu einem Datenunterlauf. When the host processor but does not supply data fast enough, then there is a data underflow. Der Sende-Mover The transmit mover 600 600 erkennt dieses Event und sendet ein TX ERROR Signal detects this event and sends a signal TX ERROR 606 606 zu einem Satz von Sendestatusregistern to a set of transmit status registers 608 608 . , Diese Fehleranzeige kann vom RISC-Prozessor This error display may be of the RISC processor 400 400 über den Bus via the bus 180 180 von den Sendestatusregistern of the send status registers 608 608 abgelesen werden. be read.
  • Der RISC-Prozessor The RISC processor 400 400 speichert auch Steuerinformationen in den Sendestatusregistern also stores control information in the transmission status registers 608 608 . , Ein solches Steuerbit mit der Bezeichnung TX REQUEST Such a control bit called TX REQUEST 612 612 dient zum Einleiten des Meldungsübertragungsprozesses. is used to initiate the message transmission process. Wenn ein Fehlerzustand auftritt, kann der RISC-Prozessor When a fault condition occurs, the RISC processor can 400 400 reagieren, indem er ein TX ABORT Bit respond by a TX ABORT bit 610 610 im Sendestatusregister in the transmit status register 608 608 speichert, um eine beliebige ablaufende Übertragung zu terminieren. stores to terminate any running transmission.
  • Ein Framewort-Countdown-Zähler A frame word countdown timer 614 614 in der Sendeverarbeitungsschaltung in the transmission processing circuit 141 141 führt eine Zahl für die Anzahl von Datenworten, die im Datenfeld performs a number for the number of data words in the data field 25 25 des aktuellen MAC-Frame the current MAC frame 21 21 zur Verfügung stehen. be available. Während des Sendens der einzelnen Datenwörter durch die Schaltung During transmission of the individual data words by the circuit 141 141 wird die Zahl im Framewort-Countdown-Zähler is the number in the frame word countdown timer 614 614 dekrementiert. decremented. Diese Zahl wird periodisch vom RISC-Prozessor This number is periodically by the RISC processor 400 400 gelesen, um zu ermitteln, ob ein anderes Daten-LPaket von der Host-Schnittstelle read to determine whether another data Lpacket of the host interface 142 142 innerhalb des aktuellen MAC-Frame within the current MAC frame 21 21 gesendet werden kann oder ob CRC can be sent or whether CRC 27 27 und Endebegrenzer and end delimiter 28 28 gesendet werden sollen. should be sent.
  • Die Sendeverarbeitungsschaltung The transmission processing circuit 141 141 kümmert sich um das Senden von Meldungsdaten durch den Knoten, und eine andere Schaltung verarbeitet die vom Netz empfangenen Meldungen. takes care of the sending of message data by the node and a different circuit processes the messages received from the network.
  • SMAC-Empfangsprozessor SMAC reception processor
  • Der in in 5B 5B gezeigte SMAC SMAC shown 100 100 verwendet eine Empfangsverarbeitungsschaltung utilizes a receive processing circuit 142 142 für die Handhabung eingehender Daten vom Modem for the handling of incoming data from the modem 140 140 und für deren Formatierung für die Host-Schnittstelle and for their formatting for the host interface 143 143 . , Die Details der Empfangsverarbeitungsschaltung The details of the reception processing circuit 142 142 sind in are in 15 15 zu sehen. to see. Das vom Eingangsbus The input bus from 162 162 geführte eingehende PHY DATA Signal guided incoming PHY DATA signal 270 270 wird von einer Daten- und Steuer-Pipeline is controlled by a data and control pipeline 800 800 in der Empfangsverarbeitungsschaltung in the reception processing circuit 142 142 empfangen. receive. Die Pipeline the pipeline 800 800 ist mit dem Datentaktbus gekoppelt und empfängt das BYTE CLOCK Signal is coupled to the Datentaktbus and the BYTE CLOCK signal receives 262 262 , das BYTE PULSE Signal , The BYTE PULSE signal 151 151 und das BIT CLOCK Signal and the BIT CLOCK signal 261 261 , die vom Modem erzeugt werden. Generated by the modem.
  • Die Einzelheiten der Daten- und Steuer-Pipeline The details of the data and control pipeline 800 800 sind in are in 16 16 dargestellt. shown. Das PHY DATA Signal The PHY DATA signal 270 270 wird in einem Serienein-/Parallelausgangsschieberegister is in a preceding series / parallel output shift register 801 801 empfangen, das vom BIT CLOCK Signal received, the BIT CLOCK signal 261 261 getaktet wird. is clocked. Das Schieberegister The shift register 801 801 konvertiert das serielle PHY DATA Signal the serial PHY DATA signal converted 270 270 in ein PARALLEL RX DATA Signal into a PARALLEL RX DATA signal 802 802 . , Das PARALLEL RX DATA Signal The PARALLEL RX DATA signal 802 802 wird als Eingang in einen LPaket-Byte-Zähler is provided as input to an Lpacket byte counter 803 803 und ein dreistufiges Pipeline-Register and a three-stage pipeline registers 804 804 angelegt. created.
  • Die Daten- und Steuer-Pipeline The data and control pipeline 800 " 800 ' verfolgt" den Fortschritt des eingehenden MAC-Frame "Tracks the progress of the incoming MAC frame 21 21 , während dieser empfangen wird. While it is being received. Der Frame beginnt mit einer Aktivierung des RX READY Signals The frame starts with an activation of the RX READY signal 166 166 durch das Modem through the modem 140 140 . , Danach wird jedes LPaket durch Zwischenspeichern des Größenfeldes des LPakets im LPaket-Byte-Zähler Thereafter, each Lpacket is by latching the size field of the Lpacket in the Lpacket byte counter 803 803 als Reaktion auf das ENABLE SIZE LOAD Signal von einer Pipeline-Steuerzustandsmaschine in response to the ENABLE SIZE LOAD signal from a pipeline control state machine 806 806 verfolgt. tracked. Die Pipeline-Steuerzustandsmaschine The pipeline control state machine 806 806 empfängt das RX READY Signal receives the RX READY signal 166 166 , das BIT CLOCK Signal , The BIT CLOCK signal 261 261 und das BYTE PULSE Signal and the BYTE PULSE signal 151 151 vom Modem the modem 140 140 . , Die Pipeline- Steuerzustandsmaschine The pipeline control state machine 806 806 verwendet diese Eingangssignale zum Zeitsteuern des Auftretens verschiedener Felder im eingehenden PHY DATA Signal these input signals used for timing the occurrence of various fields within the incoming PHY DATA signal 270 270 und zum Ausgeben der entsprechenden Steuersignale an den LPaket-Byte-Zähler and outputting the corresponding control signals to the Lpacket byte counter 803 803 und die Pipeline-Register and the pipeline registers 804 804 . , Der LPaket-Byte-Zähler The Lpacket byte count 803 803 legt ein Signal applies a signal 807 807 an, das der Pipeline-Steuerzustandsmaschine in that the pipeline control state machine 806 806 sagt, wenn die Zahl der eingehenden Bytes des PHY DATA Signals says, when the number of incoming bytes of the PHY DATA signal 207 207 anzeigt, dass ein LPaket vollständig empfangen wurde. indicates that an Lpacket has been completely received. Dieses LPaket-Vollständigkeitssignal This Lpacket complete signal 807 807 veranlasst die Pipeline-Steuerzustandsmaschine causes the pipeline control state machine 806 806 , das entsprechende END LPACKET Signal an das Pipeline-Register , The corresponding END LPACKET signal to the pipeline register 804 804 auszugeben. issue.
  • Gemäß den according to the 15 15 und and 16 16 ist das Pipeline-Register is the pipeline register 804 804 ein dreistufiges Schieberegister, das die eingehenden Daten- und Steuersignale parallel verarbeitet und dabei die Daten als Reaktion auf das BYTE CLOCK Signal a three-stage shift register which processes the incoming data and control signals in parallel, while the data in response to the BYTE CLOCK signal 262 262 durch jede Stufe verschiebt. shifts through each stage. Während des Verschiebens der eingehenden Daten durch das Register During the displacement of the incoming data through the register 804 804 wird der Inhalt jeder Stufe anderen Komponenten des SMAC-Systems zur Verfügung gestellt. the content is made at any stage other components of the SMAC system available. Der Ausgang der ersten Stufe des Pipeline-Registers The output of the first stage of the pipeline register 804 804 ist mit einem Satz von Datengattern zum RISC-Bus is provided with a set of data gates to the RISC bus 180 180 verbunden, um vom RLSC-Prozessor connected to the processor RLSC 400 400 gelesen zu werden. to be read. Der Ausgang der zweiten Stufe des Pipeline-Registers, Level "B" genannt, wird über den Bus The output of the second stage of the pipeline register, called Level "B", via the bus 808 808 an einen ersten Dateneingang einer Empfangs-Screening-Schaltung to a first data input of a receive screening circuit 810 810 angelegt. created. Der Level "B" Bus The Level "B" bus 808 808 führt auch das END LPACKET Signal, das durch die ersten beiden Stufen des Pipeline-Registers getaktet wurde, und Signale, die durch eine individuelle AND-Verknüpfung des RX READY Signals mit dem START FRAME Signal und dem START LPACKET Signal abgeleitet wurden, die durch die ersten beiden Stufen des Pipeline-Registers also carries the END LPACKET signal which has been clocked through the first two stages of the pipeline register and signals derived by individually ANDing the RX READY signal with the START FRAME signal and the START LPACKET signal by the first two stages of the pipeline register 804 804 getaktet wurden. were clocked. Diese drei Level "B" Steuersignale werden auch durch die dritte Stufe des Pipeline-Registers These three Level "B" control signals are also through the third stage of the pipeline register 804 804 zusammen mit dem TX BUSY Signal together with the TX BUSY signal 182 182 von der zweiten Stufe getaktet. clocked by the second stage. Das END FRAME Signal von der Pipeline-Steuerzustandsmaschine The END FRAME signal from the pipeline control state machine 806 806 wird direkt an einen Eingang der dritten Stufe der Pipeline-Register is sent directly to an input of the third stage of the pipeline registers 804 804 angelegt. created. Der Inhalt der dritten Stufe des Pipeline-Registers The contents of the third stage of the pipeline register 804 804 wird an einen Level "C" Bus is applied to a Level "C" bus 809 809 angelegt, der mit einem zweiten Eingang der Empfangs-Screening-Schaltung applied to a second input of the receive screening circuit 810 810 und mit einem Eingang der RX-Router-Schaltung and to an input of the RX router circuit 812 812 verbunden ist. connected is. Das Pipeline-Register The pipeline register 804 804 ermöglicht es, dass der RISC-Prozessor allows the RISC processor 400 400 die eingehenden Daten über den RISC-Bus the incoming data over the RISC bus 180 180 empfängt, bevor die Daten an den Eingängen der Empfangs-Screening-Schaltung receives, before the data at the inputs of the receive screening circuit 810 810 und dem RX-Router and the RX router 812 812 verfügbar werden. become available. So ergibt sich ein Startvorsprung von einem Byte gegenüber dem Betrieb des RISC-Prozessors in Bezug auf den Betrieb dieser letzteren beiden Komponenten Thus, a start projection results of one byte with respect to the operation of the RISC processor with respect to the operation of these latter two components 810 810 und and 812 812 . ,
  • Gemäß According to 15 15 ist der RX-Router the RX router 812 812 in der Empfangsverarbeitungsschaltung in the reception processing circuit 142 142 für das Speisen der eingehenden Daten- und relevanten Steuersignale in die Empfangs-FIFO-Speicher der Host-Schnittstelle for feeding the incoming data and related control signals into the receive FIFO memory of the host interface 143 143 (siehe (please refer 5B 5B ) verantwortlich. ) responsible. Die Empfangs-FIFO-Speicher werden nachfolgend als "Empfangs-FIFOs" bezeichnet. The receive FIFO memory are referred to as "receive FIFOs". Die empfangenen Daten werden vom RX-Router The data received from the RX router 812 812 über den RX-Byte-Ausgangsbus on the RX-byte output bus 170 170 zusammen mit den Steuersignalen über den RX FIFO Steuerbus together with the control signals via the RX FIFO control bus 171 171 zur Host-Schnittstelle the host interface 143 143 gesendet. Posted.
  • Der RX-Router The RX router 812 812 verarbeitet zwar alle vom SMAC Although all processed by the SMAC 100 100 von dem Netz by the network 10 10 empfangenen LPakete, aber über die Verbindung Lpackets received, but via the connecting 813 813 von der Empfangs-Screening-Schaltung from the receive screening circuit 810 810 empfangene Steuersignale ermöglichen die Auswahl nur derjenigen LPakete, die für den Host-Prozessor received control signals enable the selection of only the Lpackets that for the host processor 102 102 von Interesse sind ( are of interest ( 5A 5A ). ). Die Annahme von LPaketen wird von drei Quellen gesteuert: einem Universal-Screener, einem festen Screener und einem externen Screener. The acceptance of Lpackets is controlled by three sources: a general purpose screener, a fixed screener and an external screener. Der Universal-Screener wird praktisch ausschließlich von einem Schaltkomplex in der Empfangs-Screening-Schaltung The purpose screener is almost exclusively from a circuitry in the receive screening circuit 810 810 mit minimaler Beteiligung des RISC-Prozessors with minimal involvement of the RISC processor 400 400 implementiert. implemented. Zu diesem Zweck führt die Empfangs-Screening-Schaltung To that end the receive screening circuit 810 810 eine Tabelle der zu akzeptierenden LPaket-Etiketten. a table of about accepting Lpacket labels. Der feste Screener dient zum Identifizieren spezifischer LPakete, wie z. The fixed screener is used to identify specific Lpackets, such. B. das Moderator- LPaket, die Netz- oder Stationsmanagementinformationen enthalten. B. contain the moderator Lpacket the network or station management information. In einem großen Ausmaß erfolgt das feste Screening durch den RISC-Prozessor To a great extent, the fixed screening is performed by the RISC processor 400 400 als Reaktion auf Daten- und Steuersignale, die von der Empfangs-Screening-Schaltung in response to data and control signals received from the receive screening circuit 810 810 erzeugt werden, und das externe Screening erfolgt außerhalb des SMAC are generated, and the external screening is performed off of the SMAC 100 100 . , Der feste Screener ist zwar mit Etiketten von Interesse vorprogrammiert, aber die Etiketten, nach denen die Universal- und externen Screener suchen, werden vom Benutzer definiert. The fixed screener is indeed pre-programmed with labels of interest, but the labels are searching the purpose and external screeners, are defined by the user.
  • Beim Empfangen eines LPakets wartet ein Screener-Koordinator in der Empfangs-Screening-Schaltung Upon receiving a Lpacket a screener coordinator waits in the receive screening circuit 810 810 auf eine Antwort von den drei Screening-Quellen und antwortet damit, dass er eine Entscheidung darüber trifft, ob er das LPaket akzeptiert. for a response from the three screening sources and the fact that he makes a decision on whether to accept the Lpacket replies. Ein ACCEPT LPACKET Signal wird vom Screener-Koordinator über den Bus An ACCEPT LPACKET signal is from the screener coordinator via bus 810 810 an den RX-Router to the RX router 812 812 angelegt, wenn das LPaket für den Host-Prozessor applied when the Lpacket to the host processor 102 102 von Interesse ist. of interest. Die Empfangs-Screening-Schaltung The receive screening circuit 810 810 analysiert auch die eingehenden Daten- und Steuersignale, um entweder ein SELECT MAIN oder ein SELECT AUX Signal zu erzeugen. also analyzes the incoming data and control signals to a SELECT MAIN and SELECT A to produce either AUX signal. Diese letzteren Signale werden vom RX-Router zur Host-Schnittstelle These latter signals are from the RX router to the host interface 143 143 geleitet, um auszuwählen, welcher Empfangs-FIFO (RX MAIN oder RX AUX) in der Host-Schnittstelle die Daten empfangen wird. directed to select which receive FIFO (RX MAIN or RX AUX) in the host interface, the data is received. Zu Beginn jedes LPakets werden die SELECT MAIN und SELEC AUX Signale aktiv und beide Empfangs-FIFOs beginnen, die LPaket-Daten zu speichern, bis einer der Screener das LPaket akzeptiert. At the beginning of each Lpacket SELECT MAIN and AUX SELEC, signals begin active and both receive FIFOs to store the Lpacket data until one of the screeners accepts the Lpacket. Wenn eine Entscheidung getroffen wird, welcher Empfangs-FIFO die Daten speichert; When a decision is made as to which receive FIFO stores the data; dann wird der andere Empfangs-FIFO von einem Signal auf dem RX FIFO Steuerbus then the other receive FIFO by a signal on the RX FIFO control bus is 171 171 deaktiviert. disabled. Wenn das LPaket endet, ohne akzeptiert zu werden, dann wird vorgabemäßig ein NO ACCEPTANCE Signal zur Host-Schnittstelle If the Lpacket ends without being accepted, is by default a NO ACCEPTANCE signal to the host interface 143 143 gesendet, die damit reagiert, dass sie den FIFO-Inhalt verwirft. sent that reacts with the fact that it rejects the FIFO content. Auf diese Weise wählt die Empfangs-Screening-Schaltung In this way, selects the receive screening circuit 810 810 diejenigen LPakete mit Etiketten aus, die die Screener programmgemäß erkennen sollen. those Lpackets out with labels to identify the screener according to the program.
  • SMAC-Host-Schnittstelle SMAC host interface
  • Gemäß According to 17 17 verbindet die SMAC-Host-Schnittstelle combines the SMAC host interface 143 143 die Sende- und Empfangsverarbeitungsschaltungen the transmission and reception processing circuits 141 141 und and 142 142 mit dem externen Host-Prozessor with the external host processor 102 102 und handhabt den Austausch von Daten dazwischen. and handles the exchange of data therebetween.
  • Die Host-Schnittstelle The host interface 143 143 arbeitet mit Daten, die in einem Satz von teilweise von einem Arbeitsspeicher operates with data in a set of partially of a memory 844 844 gebildeten Status- und Steuerregistern Status and control registers formed 868 868 gespeichert sind. are stored. 18 18 zeigt die Zuweisung jeder Wortgrößen-Speicherstelle in diesen Registern shows the assignment of each word-size storage location in these registers 868 868 . , Die erste Speicherstelle The first memory location 880 880 enthält Bits, die den allgemeinen Betriebszustand des SMAC contains bits that the general operating state of the SMAC 100 100 angeben. specify. Jeder der drei Sendedatenströme TX A, TX B und TX C hat eine Gruppe von Speicherstellen Each of the three transmit data streams TX A, TX B and TX C has a group of memory locations 882 882 , . 883 883 bzw. or. 884 884 , die seinen Betrieb konfigurieren. That configure its operation. Diese Speicherstellen beinhalten ein Steuerwort, das definiert, ob der Strom ein normales oder ein SMAC-Konfigurations-LPaket enthält, ob die Stromdaten für die geplante oder die ungeplante Phase sind und ob dem Host-Prozessorspeicher ein direkter Speicherzugang zur Verfügung steht. These storage locations include a control word which defines whether the stream contains a normal or an SMAC configuration Lpacket, whether the stream data for the scheduled or unscheduled phase, and whether the host processor memory is a direct memory access. Eine andere Speicherstelle für jeden Sendedatenstrom hat ein Status-Byte, das angibt, ob der Strom verfügbar ist, und wenn ja, ob er voll ist. Another location for each transmit data stream has a status byte that indicates whether the power is available, and if so, whether it is full. Das andere Byte dieser letzteren Speicherstelle hat Flags, die verschiedene Fehlerzustände für den Sendedatenstrom signalisieren. The other bytes of the latter location has flags that indicate various error conditions for the transmit data stream. Es gibt auch drei Register in jeder Gruppe 882– There are also three registers in each group 882- 884 884 für die Sendedatenströme, die ein Paar Zeiger auf das erste und letzte Datenobjekt in dem assoziierten Sendestrom enthalten, und einen dritten Zeiger, der angibt, wie viele der Daten zum Senden freigegeben wurden, wie nachfolgend beschrieben wird. for the transmit data streams which include a pair of pointers to the first and last data object in the associated transmit stream and a third pointer indicating how many of the data has been released for transmission, as will be described below.
  • Eine Gruppe von Speicherstellen A group of storage locations 885 885 oder or 886 886 in den Status- und Steuerregistern in the status and control registers 868 868 ist jedem der Empfangsdatenströme zugewiesen (Haupt-RX-Strom und AUX RX Strom). is assigned to each of the reception data streams (main RX stream and AUX RX stream). Jede dieser Gruppen enthält ein Byte von Daten, das den Status des Empfangsstroms angibt, und ein Byte, das den SMAC darüber informiert, ob ein Direktspeicherzugang zum Host-Prozessor verfügbar ist. Each of these groups contains one byte of data indicating the status of the receiving stream, and a byte that informs the SMAC whether a direct memory access to the host processor is available. Ein weiteres Byte in den Empfangsstromregistern enthält Fehlerflags, die mit dem Betrieb des Stroms assoziiert sind. Another byte in the receive stream registers contains error flags associated with the operation of the current. Ein Paar Register für jeden Empfängerstrom enthält Zeiger auf das erste und das letzte Wort von Daten in diesem Strom. A pair of registers for each receiver stream contains pointer to the first and the last word of data in this stream.
  • Es sind zusätzliche Steuerregister vorgesehen, die als Interrupt zum Host-Prozessor There are additional control register provided as an interrupt to the host processor 102 102 dienen. serve. Das erste dieser Interrupt-Register The first of these interrupt register 808 808 enthält Bits, die angeben, ob eines der anderen Interrupt-Register ein Bit gesetzt hat. contains bits that specify whether one of the other interrupt registers has a bit set. Für die Sende- und Empfangsdatenströme sind separate Interrupt-Register For the transmit and receive data streams separate interrupt register 890 890 und and 891 891 vorgesehen, und ein weiteres Register provided, and a further register 894 894 ist für verschiedene Interrupts vorgesehen. is provided for various interrupts. Eine Gruppe von Registern, als PSYNC Interrupt A group of registers as a PSYNC interrupt 892 892 bezeichnet, werden zum Konfigurieren des SMAC verwendet, um zu erkennen, wenn ein periodisches Intervall mit einer definierten numerischen Zahl auf dem Netzwerk auftritt. refers to configure the SMAC be used to detect when a periodic interval having a defined numerical count occurs on the network. Die periodische Intervallzahl wird in einem anderen Register The periodic interval count is in another register 895 895 gespeichert. saved. Die Verwendung dieser letzteren Register The use of this latter Register 892 892 und and 895 895 wird ausführlich beschrieben. is described in detail. Ein letztes Register A final register 894 894 dient zum Konfigurieren des Universal-Screeners. used to configure the universal screener.
  • Wieder bezugnehmend auf Referring again to 17 17 , wenn Daten vom SMAC 100 vom Netz When data from the SMAC 100 from the network 10 10 empfangen werden, dann sendet die Empfangsverarbeitungsschaltung are received, then sends the reception processing circuit 142 142 die zuvor beschriebenen Steuersignale über den RX FIFO Steuerbus the control signals described above via the RX FIFO control bus 171 171 . , Der RX FIFO Steuerbus The RX FIFO control bus 171 171 ist mit einer Verteiler- und Steuerschaltung is connected to a distributor and control circuit 860 860 verbunden, die die empfangenen Daten auch über den RX BYTE Bus connected to the received data via the RX BYTE bus 170 170 erhält. receives. Die Verteiler- und Steuerschaltung The distributor and control circuit 860 860 reagiert auf die eingehenden Signale damit, dass sie beide Empfangs-FIFOs (MAIN und AUX) responds to the incoming signals so that they both receive FIFO's (MAIN and AUX) 863 863 und and 864 864 mit über einen FIFO-Bus over a FIFO bus 862 862 gesendeten Steuersignalen freigibt. Control signals transmitted releases. Jedes der Worte des eingehenden LPakets wird an dieser Stelle in beiden Wort-breiten Empfangs-FIFOs Each of the words of the incoming Lpacket is at this point in both word-wide receive FIFO 863 863 und and 864 864 gespeichert. saved. Die Empfangs-FIFOs The receive FIFOs 863 863 und and 864 864 werden mit konventionellen Techniken im RAM be by conventional techniques in the RAM 844 844 ausgeführt, indem eine Gruppe von Speicherstellen im RAM carried out by a group of memory locations in the RAM 844 844 für jeden FIFO abgestellt wird. is switched off for each FIFO.
  • Danach empfängt die Verteiler- und Steuerschaltung Thereafter, the distributor and control circuit receives 860 860 ein Signal auf dem RX FIFO Steuerbus a signal on the RX FIFO control bus 171 171 , wenn ein Screener festgestellt hat, dass das LPaket für diesen Knoten When a screener has determined that the Lpacket for this node 20 20 von Interesse ist. of interest. In diesem Fall gibt das Screener-Signal an, welcher der beiden Empfangs-FIFOs In this case, the screener signal indicates which of the two receive FIFOs 863 863 oder or 864 864 die Daten speichern soll, und die Verteiler- und Steuerschaltung the data is to store, and the distributor and control circuit 860 860 reagiert, indem sie das Ende des Datenadresszeigers für den nicht gewählten Empfangs-FIFO auf den Anfang der Daten zurücksetzt, so dass diese Daten verworfen werden. responds by resetting the end of data address pointer for the non-selected receive FIFO to the beginning of data so that this data is discarded. Die Steuerschaltung The control circuit 860 860 reagiert auch dadurch, dass sie einen Interrupt-Generator also characterized in that it comprises an interrupt generator reacts 866 866 freigibt, der ein Interrupt-Signal über den Host-Bus frees the an interrupt signal over the host bus 101 101 sendet, das dem Host-Prozessor sends the host processor 102 102 anzeigt, dass interessante Daten empfangen wurden, und das anzeigt, welcher der beiden Empfangs-FIFOs, indicates that interesting data has been received and indicating which of the two receive FIFO's, 863 863 oder or 864 864 , die Daten enthält. That contains data. Der Host-Prozessor The host processor 102 102 reagiert auf das Interrupt-Signal, indem er die Daten von dem vorgegebenen Empfangs-FIFO responsive to the interrupt signal by the data from the specified receive FIFO 863 863 oder or 864 864 holt. get. Wie zuvor beschrieben, gibt das erste Wort jedes LPakets die Anzahl der Wörter im LPaket vor. As described above, the first word is any Lpacket before the number of words in the Lpacket. Diese Länge wird vom Host-Prozessor bei der Ermittlung verwendet, wie viele Wörter vom Empfangs-FIFO gelesen werden sollen. This length is used by the host processor in determining how many words from the receive FIFO to be read. Ein Paar Cache-Speicher A pair of cache memory 871 871 und and 872 872 verbinden die. combine. Empfangs-FIFOs mit dem Host-Bus Receive FIFOs with the host bus 101 101 , so dass Daten von einem FIFO abgerufen werden können, während zusätzliche empfangene Daten von der Verteiler- und Steuerschaltung So that data can be retrieved from a FIFO while additional received data from the distributor and control circuit 860 860 gespeichert werden. get saved.
  • Andererseits, wenn keiner der Screener angibt, dass das zuletzt empfangene LPaket von Interesse ist, dann setzt die Verteiler- und Steuerschaltung On the other hand, if none of the screeners indicates that the recently received Lpacket is of interest, then sets the distributor and control circuit 860 860 das Ende von Datenadresszeigern für beide Empfangs-FIFOs the end of data address pointers for both receive FIFOs 863 863 und and 864 864 zurück, so dass sie mit ihrer Anfangsdatenstelle übereinstimmen, und dadurch werden beide FIFOs effektiv von den zuvor empfangenen Daten bereinigt. back so that they coincide with their beginning data location, and thereby both FIFOs are effectively cleansed of the previously received data.
  • Die Host-Schnittstelle The host interface 143 143 ist so konfiguriert, dass sie auf die im Host-Prozessorspeicher gespeicherten abgehenden Daten entweder durch einen DMA-(Direktspeicherzugriff)- Controller im Host-Prozessor is configured so as to the data stored in the host processor memory either outgoing data by a DMA (direct memory access) - controller in the host processor 102 102 oder dadurch zugreift, dass sie den Host-Prozessor anweist, die Daten fortlaufend zuzuführen, während die Sende-FIFOs leer werden. or by accessing to instruct the host processor supply the data continuously, while the transmit FIFOs are empty. Um Daten über das Netz zu übertragen, empfängt die Host-Schnittstelle To transfer data over the network, receives the host interface 143 143 Datenadress- und -steuersignale vom Host-Prozessor Data address and control signals from the host processor 102 102 über den Host-Bus over the host bus 101 101 , der durch einen Satz von Tristate-Datengattern Defined by a set of tristate data gates 870 870 mit dem gepufferten Hostbus to the buffered host bus 174 174 gekoppelt ist. is coupled. Vor dem Senden von Meldungsdaten zur Host-Schnittstelle Before sending message data to the host interface 143 143 speichert der Host-Prozessor stores the host processor 102 102 Informationen in den Status- und Steuerregistern Information in the status and control registers 868 868 , um die Charakteristiken jedes der drei in den FIFOs TX A, TX B oder TX C gespeicherten Sendedatenströme zu konfigurieren. To configure the characteristics of each of the three data stored in the FIFO's TX A, TX B or TX C transmission data streams. Eine Charakteristik ist die, ob ein Strom Daten enthalten soll, die in der geplanten Phase One characteristic is whether a stream is to contain data in the scheduled phase 52 52 oder der ungeplanten Phase or the unscheduled phase 54 54 gesendet werden. be sent.
  • Abgehende LPakete werden über den Host-Bus Outgoing Lpackets be the host bus 101 101 durch den Sende-Cache-Speicher by the transmitting cache 845 845 zum Decodierschaltkomplex the decoding circuitry 840 840 geführt, der auf die Steuerinformationen in Registern out of the control information in registers 868 868 reagiert, indem er die Daten zu dem designierten Sende-FIFO (TX A, TX B oder TX C) leitet. responds by forwarding the data to the designated transmit FIFO (TX A, TX B or TX C). Das Trio der Sende-FIFOs The trio of transmit FIFOs 841 841 - - 843 843 wird im Arbeitsspeicher is in memory 844 844 auf ähnliche Weise gespeichert wie die Empfangs-FIFOs stored in a similar way as the receive FIFOs 863 863 und and 864 864 . , Insbesondere wird eine Gruppe von 16 Wort-breiten Speicherstellen im RAM In particular, a group of 16 word-wide storage locations is in the RAM 844 844 für jeden FIFO abgestellt. off for each FIFO. Drei der Status- und Steuerregister Three of status and control registers 868 868 werden abgestellt, um Adresszeiger für jeden Sende-FLFO aufzunehmen. be turned to accommodate address pointer for each transmit FIFO. Ein Leseadresszeiger gibt das erste Datenwort an, das vom FIFO zu lesen ist. A read address pointer indicates the first data word that is read from the FIFO. Ein Schreibadresszeiger designiert die Stelle des letzten Wortes im FIFO und somit die nächste Stelle, auf die ein neues Wort geladen werden soll. A write address pointer designates the location of the last word in the FIFO as the next location to which a new word to be loaded. Der dritte Adresszeiger ist als Freigabezeiger designiert und gibt an, wie viele Daten beginnend am Leseadresszeiger zum Senden durch den Host-Prozessor The third address pointer is designated as the release pointer and indicates how much data beginning at the read address pointer for transmission by the host processor 102 102 freigegeben wurden, wie beschrieben wird. as described were released.
  • Wenn der Decodierschaltkomplex When the decoding circuitry 840 840 ein LPaket hat, das in einen Sende-FIFO an Lpacket has that in a transmit FIFO 841 841 - 843 843 gesetzt werden soll, dann liest der Schaltkomplex in einem anderen Steuerregister is to be set, the circuitry reads in another control register 868 868 gespeicherte Informationen, die angeben, in welchen Sende-FIFO stored information which indicates in which transmit FIFO 841 841 - 843 843 die Daten gesetzt werden sollen. the data should be set. Diese Information wird von der Adresse abgeleitet, auf die der Host-Prozessor geschrieben hat, und folgt den Daten. This information is derived from the address to which the host processor has written, and follows the data. Wenn der Sende-FIFO bekannt ist, dann erhält der Decodierschaltkomplex den Schreibadresszeiger für diesen FIFO, lädt ein Datenwort in die nächste FIFO-Speicherstelle und inkrementiert den Schreibadresszeiger. If the transmit FIFO is known, then the decode circuitry obtains the write address pointer for that FIFO, loads a data word into the next FIFO storage location, and increments the write address pointer. Der Vorgang wird für jedes Datenwort für ein abgehendes LPaket wiederholt. The process is repeated for each data word for an outgoing Lpacket.
  • Der Ausgang jedes Sende-FIFO The output of each transmit FIFO 841 841 - 843 843 ist über den Bus is via the bus 850 850 mit einer Sendesteuerschaltung a transmission control circuit 854 854 verbunden, die auf Befehle vom RISC-Prozessor connected, on commands from the RISC processor 400 400 reagiert. responding. Der RISC-Prozessor The RISC processor 400 400 fragt periodisch die Sendesteuerschaltung periodically polls the transmission control circuit 854 854 über den RISC-Bus over the RISC bus 180 180 ab, um zu ermitteln, ob es in den Sende-FIFOs noch Daten gibt, die für eine Übertragung über das Netzwerk bereit sind. from to determine whether there is data in the transmit FIFOs that are ready for transmission over the network.
  • Ein in einem Sende-FIFO Into a transmit FIFO 841 841 - 843 843 gespeichertes LPaket kann erst. dann übertragen werden, wenn es vom Host-Prozessor stored Lpacket can only. then be transferred when the host processor 102 102 freigegeben wurde. was released. Dies wird dadurch erzielt, dass der Host-Prozessor den Freigabeadresszeiger auf das letzte Datenobjekt setzt, das zum Senden bereit ist. This is achieved in that the host processor sets the release address pointer to the last data object that is ready to send. Die Freigabe von Daten kann unmittelbar dann erfolgen, wenn das letzte Wort einer Meldung in den FIFO gesetzt wurde, zu einem bestimmten Zeitpunkt oder nach dem Auftreten eines vom Host-Prozessor erfassten Events. The release of data may then take place immediately when the last word of a message is set in the FIFO, at a particular time or after the occurrence of an event sensed by the host processor. Eventuelle Daten in Speicherstellen zwischen dem Leseadresszeiger zu Beginn des Sende-FIFOs und dem Freigabeadresszeiger stehen zum Senden bereit, während Daten auf der anderen Seite des Freigabeadresszeigers im FIFO gehalten werden müssen. Any data in storage locations between the read address pointer at the beginning of the transmit FIFO and the release address pointer are available while data on the other side of the release address pointer must be kept in the FIFO for transmission. Die TX-Steuerschaltung The TX control circuit 854 854 liest diese Adresszeiger als Reaktion auf eine Anfrage vom RISC-Prozessor reads these address pointers in response to an inquiry from the RISC processor 400 400 , um zu ermitteln, ob ein bestimmter Sende-FIFO Daten hat, die bereit sind. To determine whether a particular transmit FIFO data has who are ready. Wenn ja, dann wird der RISC-Prozessor If so, then the RISC processor 400 400 benachrichtigt, und ein Signal wird an die TX-Stromstatusleitungen notified, and a signal is sent to the TX-power status lines 185 185 angelegt. created. Der RISC-Prozessor kann auch das erste Datenwort des LPakets am Anfang des Sende-FIFOs erhalten. The RISC processor can also receive the first data word of the Lpacket at the beginning of the transmit FIFO's. Dieses Wort enthält die Länge des LPakets als eine Anzahl von Datenwörtern. This word contains the length of the Lpacket as a number of data words.
  • Wenn der Knoten an der Reihe ist, Daten des Typs, geplant oder ungeplant, in einem Sende-FIFO zu senden, dann wird der Sende-Mover If the node's turn, data of the type, scheduled or unscheduled, to transmit in a transmit FIFO, the transmit mover is 600 600 vom RISC-Prozessor by the RISC processor 400 400 freigegeben, der den Sende-Mover darüber informiert, wie viele Wörter im ersten LPaket zu senden sind. released, which informs the transmit mover about are how to send a lot of words in the first Lpacket. Der Sende-Mover reagiert, indem er der Sendesteuerschaltung The transmit mover responds by the transmission control circuit 854 854 in der Host-Schnittstelle signalisiert, die mit dem Übertragen von Wörtern von dem entsprechenden FIFO in the host interface signals associated with the transfer of words from the appropriate FIFO 841 841 - 843 843 zum Sende-Mover to transmit mover 600 600 beginnt. starts. Jedes Mal, wenn ein Wort vom FIFO gelesen wird, wird der Leseadresszeiger für diesen FIFO auf das nächste Datenwort inkrementiert. Each time a word is read from the FIFO, the read address pointer for that FIFO is incremented to the next data word. Wenn das gesamte LPaket aus dem FIFO gelesen wurde, dann ermittelt der RISC-Prozessor When the entire Lpacket has been read from the FIFO, the RISC processor then determines 400 400 , ob noch genügend Raum im abgehenden MAC-Frame zum Senden eines weiteren LPakets vorhanden ist. Whether there is still enough space in the outgoing MAC frame to send another Lpacket. Wenn ja, dann gibt der RISC-Prozessor Anfragen der TX-Steuerschaltung aus, ob zusätzliche LPakete im selben Sende-FIFO bereit sind. If so, then the RISC processor requests the TX control circuit outputs whether additional Lpackets in the same transmit FIFO are ready. Wenn ja, dann wird der Vorgang wiederholt, bis der Freigabeadresszeiger angibt, dass keine weiteren Daten zur Verfügung stehen. If so, then the process is repeated until the release address pointer indicating that no further data are available.
  • Ein LPaket von Daten wird gewöhnlich vollständig in einen Sende-FIFO geladen, bevor der Host-Prozessor An Lpacket of data is usually completely loaded into a transmit FIFO before the host processor 102 102 den Freigabeadresszeiger zum letzten Wort des LPakets bewegt. the release address pointer to the last word of the Lpacket moves. Auf diese Weise kann ein früheres LPaket als zum Senden bereit markiert werden, während ein anderes LPaket geladen wird, und der Host-Prozessor braucht den Sendestatus des früheren LPakets nicht zu kennen. In this way an earlier Lpacket as for sending can be marked ready while another Lpacket is loaded, and the host processor does not need to know the transmission status of the former Lpacket. In der Tat kann das frühere-LPaket gerade zum Sende-Mover In fact, the former Lpacket can just to transmit mover 600 600 gesendet werden, während der Host-Prozessor ein anderes LPaket in den Sende-FIFO lädt. be sent while the host processor loads another Lpacket into the transmit FIFO.
  • Die Sende-FIFOs haben eine Länge von 32 Byte. The transmit FIFOs have a length of 32 bytes. Wenn ein Sende-FIFO mit unfreigegebenen Daten gefüllt wird und eine automatische Freigabe ohne Aktion seitens des Host-Prozessors When a transmit FIFO is filled with data and an automatic unfreigegebenen released without action by the host processor 102 102 auftritt [sic]. occurs [sic]. Dies tritt dann auf, wenn der Schreibadresszeiger umläuft und zu einem Zeitpunkt auf den Leseadresszeiger trifft, an dem keine Daten freigegeben wurden, dh der Freigabeadresszeiger zeigt auf dieselbe Stelle wie der Leseadresszeiger. This occurs when the write address pointer rotates and strikes at a time to the read address pointer at which no data has been released, ie the release address pointer points to the same location as the read address pointer. Da der FIFO voll ist und Daten sonst nicht aus dem FIFO entfernt werden könnten, werden die Daten automatisch zum Senden freigegeben. Since the FIFO is full and data could not be removed from the FIFO otherwise, the data is automatically released for transmission.
  • Ein weiteres Verfahren zum Koordinieren des Sendens von Daten verwendet die Zahl periodischer Intervalle, die auf dem Netz Another method of coordinating the transmission of data utilizes the count of periodic intervals on the web 10 10 auftreten. occur. Diese Zahl ist in Sektion This figure is in section 895 895 des Host-Schnittstellen-Status- und Steuerregisters of the host interface status and control register 868 868 ( ( 18 18 ) gespeichert und wird vom RISC-Prozessor stored), and is the RISC processor 400 400 unmittelbar vor dem Erzeugen des Tonsignals im SMAC immediately before the generating of the tone signal in the SMAC 100 100 inkrementiert. incremented. Wie zuvor erwähnt, enthält das während des Sperrbandes As mentioned above, including during the stop band 56 56 gesendete Moderator-LPaket die Zahl der periodischen Intervalle und einen zum Zählen verwendeten Modulus. Sent moderator Lpacket the number of periodic intervals and a modulus used for counting. Der RISC-Prozessor The RISC processor 400 400 empfängt das Moderator-LPaket von der Empfangsverarbeitungsschaltung receives the moderator Lpacket from the reception processing circuit 142 142 über den RISC-Bus over the RISC bus 180 180 (siehe (please refer 5B 5B ). ). Die periodische Intervallzahl vom Moderator-LPaket am Ende des periodischen Intervalls wird im Statusund Steuerregister The periodic interval count from the moderator Lpacket at the end of the periodic interval is in the Level and control register 868 868 gespeichert und ersetzt die vom RISC-Prozessor stored and replaced by the RISC processor 400 400 erzeugte Zahl. generated number. Diese Technik gewährleistet, dass die periodische Intervallzahl in allen Knoten auf dem Netz gleich ist. This technique ensures that the periodic interval count is the same in all nodes on the network. Aber für den Fall, dass ein bestimmter Knoten ein oder mehrere Moderator-LPakete nicht empfängt, wird die periodische Intervallzahl von seinem RISC-Prozessor dadurch verwaltet, dass er das Status- und Steuerregister But in the event that a particular node does not receive one or more moderator Lpackets-, the periodic interval count managed by its RISC processor in that it registers the status and control 895 895 auf der Basis der Zeitsteuerung von den SMRC-internen Taktschaltungen inkrementiert. incremented based on the timing of the SMRC internal clock circuits.
  • Weiterhin mit Bezug auf Still referring to 17 17 , ein oder mehrere LPakete in einem Sende-FIFO , One or more Lpackets in a transmit FIFO 841 841 - 843 843 können zum Senden während eines periodischen Intervalls mit einer vorgegebenen Zahl designiert werden. may be designated for transmission during a periodic interval having a predetermined number. Diese Technik kann zum Synchronisieren des Sendens von Daten von mehreren Knoten angewendet werden, so dass alle Daten während desselben periodischen Intervalls gesendet werden oder weniger kritische Daten weniger häufig gesendet werden als in jedem periodischen Intervall, um die Meldungslast auf dem Netz zu reduzieren. This technique can be used for synchronizing the transmission of data from several nodes so that all data will be sent during the same periodic interval, or less critical data is sent less frequently than every periodic interval to reduce the message load on the network. Diese Technik wird auch angewendet, um alle für eine bestimmte Berechnung benötigten Daten rechtzeitig bereitzustellen. This technique is also used to provide all the data required for a particular calculation time. Um diesen Datenübertragungsmechanismus zu verwenden, bildet der Host-Prozessor To use this data transfer mechanism is the host processor 102 102 ein Zwei-Byte-Pseudo-LPaket, das als Start Of PIT (SOP) bezeichnet wird. a is referred to as Start Of PIT (SOP) two byte pseudo Lpacket. Das erste Byte, das die Größe des LPakets bezeichnet, wird auf 00H gesetzt, was eine illegale Größe für ein zulässiges LPaket ist. The first byte, which is the size of the Lpacket is set to 00H, which is an illegal size for a legitimate Lpacket. Das zweite Byte enthält die periodische Intervallzahl, während der die Daten gesendet werden sollen. The second byte contains the periodic interval count during which the data should be sent. Der SOP wird in den entsprechenden Sende-FIFO The SOP is in the corresponding transmit FIFO 841 841 , . 842 842 oder or 843 843 geladen, gefolgt von einem oder mehreren LPaketen, die die zu sendenden Daten enthalten. charged, followed by one or more Lpackets that contain the data to be transmitted. Auf die LPakete folgt gewöhnlich ein weiteres Zwei-Byte-Pseudo-LPaket, das End Of PIT (EOP) genannt wird. usually on the Lpackets followed by another two-byte pseudo Lpacket the End Of PIT (EOP) is called. Das erste Byte des EOP wird auf 01H gesetzt, was ebenfalls eine illegale Größe für ein zulässiges LPaket ist. The first byte of the EOP is set to 01H, which is also an illegal size for a legitimate Lpacket. Das zweite Byte des EOP wird ignoriert und kann einen beliebigen Wert haben. The second byte of the EOP is ignored and may have any value. Da sowohl SOP als auch EOP illegale Größenbezeichnungen haben, lassen sie sich leicht von normalen LPaketen im Sende-FIFO Since both SOP EOP also have illegal size designations, they are easy to normal Lpackets in the transmit FIFO 841 841 , . 842 842 oder or 843 843 unterscheiden. differ.
  • Die Sektion des Sende-FIFO, in die der SOP gesetzt wurde, wird durch den Freigabeadresszeiger wie für andere Typen von LPaket-Daten gesteuert. The section of the transmit FIFO in which the SOP has been placed is controlled by the release address pointer as for other types of Lpacket data. In jedem periodischen Intervall fragt der RISC-Prozessor In each periodic interval, the RISC processor asks 400 400 die Host-Schnittstelle the host interface 143 143 ab, um zu ermitteln, ob es in FIFOs from to determine whether it is in FIFOs 841 841 - 843 843 Daten gibt, die freigegeben wurden. is data that has been released. Angenommen, der Datenstrom wurde freigegeben, dann liest der RISC-Prozessor Assuming that the data stream has been released, then reads the RISC processor 400 400 den SOP, wenn es bis zum Anfang des FIFO vorgedrungen ist. SOP when it is advanced to the beginning of the FIFO. Wenn der SOP jetzt gelesen wird, dann wird der Leseadresszeiger für diesen FIFO nicht geändert, so dass der SOP am Anfang des FIFO bleibt. When the SOP is read now, the read address pointer for that FIFO is not changed, so that the SOP remains at the beginning of the FIFO. Der RISC-Prozessor The RISC processor 400 400 erkennt, dass ein LPaket mit einer Größe von 00H ein SOP ist und reagiert, indem er die periodische Intervallzahl von Sektion recognizes that a Lpacket in size 00H is an SOP and responds by the periodic interval count of section 895 895 der Status- und Steuerregister the status and control registers 868 868 in der Host-Schnittstelle in the host interface 143 143 liest. read. Das zweite Byte des SOP wird vom RISC-Prozessor mit der periodischen Intervallzahl verglichen, um zu ermitteln, ob die nachfolgenden LPakete im Sende-FIFO jetzt gesendet werden sollen. The second byte of the SOP is compared by the RISC processor to the periodic interval count to determine if the subsequent Lpackets in the transmit FIFO should be sent now. Der RISC-Prozessor kann mittels einer Maske wählen, welche Bits der periodischen Intervallzahl beim Ermitteln verwendet werden sollen, ob die hinter dem SOP gespeicherten LPakete gesendet werden sollen. The RISC processor can select by means of a mask, which bits of the periodic interval count to use in determining whether the data stored behind the SOP Lpackets should be sent. Der Host-Prozessor kann die Maske so definieren, dass alle Bits der periodischen Intervallzahl mit dem Zahlenwert im SOP übereinstimmen, oder er kann die Maske so definieren, dass die Übertragung beim nächsten Übergang von einem der Zahlenbits erfolgt. The host processor can define the mask so that all bits of the periodic interval count to match the numerical value in the SOP, or it can define the mask so that the transmission at the next transition of one of the Zahlenbits occurs. Die Maske für den SOP wird zum RISC-Prozessor in einem SMAC-Konfigurations-LPaket. The mask for the SOP is the RISC processor in a SMAC configuration Lpacket. gesendet. Posted. Beim Ermitteln, ob die LPakete gesendet werden sollen, unterzieht der RISC-Prozessor In determining whether the Lpackets to be sent, the RISC processor subjects 400 400 die periodische Intervallzahl einer Exklusiv-ODER-Verknüpfung mit dem SOP-Zahlenwert und unterzieht das Ergebnis mit der Maske einer logischen UND-Verknüpfung. the periodic interval count to an exclusive-OR operation with the SOP count value, and subjects the result with the mask of a logical AND operation. Diese Logikoperation wird in jedem periodischen Intervall wiederholt. This logic operation is repeated in each periodic interval.
  • Wenn das Endergebnis der Logikoperation ein. If the end result of a logic operation. Byte voller Nullbits ist, dann setzt der RISC-Prozessor Byte is full of zero bits, then sets the RISC processor 4 4 den Leseadresszeiger auf das nächste Wort von Daten im Sende-FIFO nach dem SOP. the read address pointer to the next word of data in the transmit FIFO after SOP. Dies konfiguriert den Sende-FIFO so, dass die nachfolgenden LPakete gesendet werden, wenn die nächste Gelegenheit zum Senden dieses Typs, geplant oder ungeplant, von Daten kommt. This configures the transmit FIFO so that the subsequent Lpackets will be sent when the next opportunity to send this type planned or unplanned, comes from data. Wenn diese Gelegenheit kommt, dann liest der RISC-Prozessor If this opportunity comes, then reads the RISC processor 400 400 die Länge des auf den SOP folgenden LPakets und signalisiert dem Sende-Mover the length of the Lpacket following the SOP and signals the transmit mover 600 600 ( ( 16 16 ), diese Anzahl von Wörtern vom assoziierten FIFO zu übertragen. To transfer), this number of words from the associated FIFO. Jedes Mal, wenn der Sende-Mover ein Wort vom FIFO sendet, wird der Leseadresszeiger von der TX-Steuerschaltung Each time the transmit mover sends a word from the FIFO the read address pointer from the TX control circuit 854 854 auf das nächste FIFO-Wort inkrementiert. incremented to the next FIFO word.
  • Nach dem Senden der vorgegebenen Anzahl von Wörtern stoppt der Sende-Mover After sending the predetermined number of words of the transmit mover stops 600 600 und sendet ein Signal zum RISC-Prozessor and sends a signal to the RISC processor 400 400 . , Wenn noch ein LPaket im FIFO übrig ist, dann liest der RISC-Prozessor When a Lpacket in the FIFO is left, then reads the RISC processor 400 400 das erste Wort und weist den Sende-Mover the first word and instructs the transmit mover 600 600 an, die Anzahl von Wörtern im nächsten LPaket zu senden. on to send the number of words in the next Lpacket. Das Senden stoppt, wenn ein EOP-Pseudo-LPaket am Anfang des FIFO gefunden wird, dh an der Stelle, die vom Leseadresszeiger angezeigt wird. Sending stops when an EOP pseudo Lpacket is found at the beginning of the FIFO, ie at the location indicated by the read address pointer.
  • Wenn ein Tonsignal im SMAC für das nächste periodische Intervall ausgegeben wird, dann inkrementiert die TX-Steuerschaltung If a tone signal is issued in the SMAC for the next periodic interval, then increments the TX control circuit 854 854 den Leseadresszeiger, um den EOP. the read address pointer to the EOP. effektiv zu verwerfen, so dass er nicht über das Netz gesendet wird. effectively discard, so he is not sent over the network. Somit werden beliebige andere freigegebene LPakete im FIFO nach der SOP-Datensequenz während eines anderen periodischen Intervalls gesendet, wenn der Knoten eine Gelegenheit erhält, diesen Datentyp zu senden. Thus any other released Lpackets in the FIFO to be sent after the SOP data sequence during another periodic interval when the node receives an opportunity to transmit that type of data. Wenn jedoch ein anderer Sende-FIFO However, if another transmit FIFO 841 841 - 843 843 ein LPaket hat, das während desselben MAC-Frame gesendet werden kann wie die SOP-Datensequenz, und genügend Zeit bleibt, dann wird dieses LPaket über das Netz gesendet. an Lpacket has that can be sent during the same MAC frame as the SOP data sequence and enough time remains, then that Lpacket will be sent over the network.
  • Ein Setzen eines EOP in den Sende-FIFO Setting an EOP in the transmit FIFO 841 841 - 843 843 ist in manchen Fällen nicht nötig. is not necessary in some cases. Wenn beispielsweise auf die Daten von einem SOP ein anderer SOP folgt, dann ist kein EOP nötig, da der zweite SOP das Ende der LPakete für den vorherigen SOP markiert und die Übertragung stoppt. For example, if the data from one SOP SOP follows another, then no EOP is necessary as the second SOP marks the end of the Lpackets for the previous SOP and will stop the transmission. Darüber hinaus kann durch Einfügen eines EOP in einen Strom von freigegebenen LPaketen in einem Sende-FIFO Moreover, by inserting an EOP into a stream of released Lpackets in a transmit FIFO 841 841 - 843 843 das Senden an dieser Stelle bis zum nächsten periodischen Intervall unterbrochen werden, in dem der Knoten eine Gelegenheit erhält, diesen Datentyp zu übertragen. sending be suspended at that point until the next periodic interval in which the node receives an opportunity to transmit that type of data. Es kann eine Reihe von aufeinander folgenden EOPs in den FIFO gesetzt werden, um die Übertragung um eine äquivalente Anzahl von periodischen Intervallen zu verzögern. It can be set a number of consecutive EOPs in the FIFO to delay the transmission by an equivalent number of periodic intervals.
  • Die periodische Intervallzahl kann auch auf andere Weisen verwendet werden, um die Zeit zu koordinieren, zu der ein oder mehrere Host-Prozessoren The periodic interval count can also be used in other ways to coordinate the time at which one or more host processors 102 102 auf dem Netz on the net 10 10 vorgegebene Funktionen ausführen. perform specified functions. Wie zuvor beschrieben, verwaltet der RISC-Prozessor As described above, the RISC processor manages 400 400 im Host-Schnittstellen-Status- und -Steuerregister the host interface status and control register 895 895 eine Zahl der periodischen Intervalle, die auf dem Netz a number of periodic intervals, the net on the 10 10 auftreten. occur. Der SMAC the SMAC 100 100 kann vom Host-Prozessor can from the host processor 102 102 konfiguriert werden, um ein Interrupt- Signal zu erzeugen, wenn die periodische Intervallzahl einen definierten Wert erreicht. be configured to generate an interrupt signal when the periodic interval count reaches a defined value. Sektion section 892 892 der Status- und Steuerregister the status and control registers 868 868 enthält den numerischen Wert der periodischen Intervallzahl, an dem der Interrupt und eine Nummernmaske erzeugt werden sollen, die während des Zahlenvergleichs verwendet werden soll, wie nachfolgend beschrieben wird. contains the numerical value of the periodic interval count at which the interrupt and a number mask to be generated to be used during the number comparison, as described below. Ein Statusregister in Sektion A status register in section 892 892 bestimmt, ob der Interrupt an dem Tonsignal am Ende des Zeitschlitzes dieses Knotens der geplanten Phase, am Ende der geplanten Phase oder am Anfang des Sperrbandes des designierten periodischen Intervalls erzeugt wird. determines whether the interrupt that node the scheduled phase, is generated at the end of the scheduled phase or at the beginning of the stop band of the designated periodic interval of the audio signal at the end of the time slot. Das Tonsignal wird typischerweise für die Event-Koordination verwendet. The audio signal is typically used for event coordination.
  • So kann der Host-Prozessor beispielsweise die Interrupt-Konfigurationsdaten in diesen Interrupt-Registern als Reaktion auf den Empfang einer Meldung von einer anderen Station speichern, die den Host-Prozessor Thus, the host processor may store, for example, the interrupt configuration data into these interrupt registers in response to receiving a message from another station, the host processor 102 102 anweist, einen bestimmten Vorgang durchzuführen, wenn die periodische Intervallzahl einen Wert erreicht, der in der Meldung vorgegeben ist. instructing to perform a given operation when the periodic interval count reaches a value which is predetermined in the message. Der numerische Wert der periodischen Intervallzahl aus der Meldung wird in die PSYNC-Interrupt-Sektion The numerical value of the periodic interval number from the message into the PSYNC interrupt section 892 892 geladen. loaded. Ähnliche Meldungen können zu anderen Knoten gesendet werden, so dass der Betrieb von mehreren Host-Prozessoren synchronisiert werden kann. Similar messages can be sent to other nodes so that the operation can be synchronized by a plurality of host processors. Die Verwendung der periodischen Intervallzahl zum Auslösen einer bestimmten Aktion durch den Host-Prozessor erfordert jedoch keinen Empfang einer Meldung vom Netz. However, the use of the periodic interval count to trigger a specific action by the host processor does not require reception of a message from the network. Alternativ kann ein Programm im Host-Prozessor Alternatively, a program can in the host processor 102 102 die Interrupt-Register the interrupt register 892 892 für eine bestimmte periodische Intervallzahl konfigurieren und einen Vorgang anfangen, wenn der SMAC for a specific periodic interval count configure and start an operation when the SMAC 100 100 das PSYNC-Interrupt-Signal ausgibt, das das Auftreten dieses periodischen Intervalls anzeigt. outputs the PSYNC interrupt signal indicating the occurrence of said periodic interval.
  • Wenn der PSYNC-Interrupt.konfiguriert ist, dann liest der RISC-Prozessor When the PSYNC Interrupt.konfiguriert is then reads the RISC processor 400 400 den Zahlenwert und die Maske von den Interrupt-Registern the numerical value and the mask from the interrupt registers 892 892 bei jedem Inkrementieren der periodischen Intervallzahl. at each incrementing of the periodic interval number. Der RISC-Prozessor The RISC processor 400 400 unterzieht die periodische Intervallzahl einem Exklusiv-ODER-Vorgang mit dem Interrupt-Registerzahlenwert und unterzieht das Ergebnis mit der Maske einer logischen UND-Verknüpfung. subjecting the periodic interval count to an exclusive-OR operation with the interrupt register count value, and subjects the result with the mask of a logical AND operation. Wenn das Endergebnis dieser Logikoperationen ein Byte nur mit Nullbits ist, dann ist das designierte periodische Intervall aufgetreten. If the end result of these logical operations is a byte with zero bits, then the designated periodic interval has occurred. Als Reaktion darauf wird das Status-Interrupt-Register in Sektion In response, the status interrupt register is discussed in Section 892 892 gelesen, und sein Inhalt wird vom RISC-Prozessor verwendet, um zu ermitteln, wann das PSYNC-Interrupt-Signal zum Host-Prozessor read and its contents are used by the RISC processor to determine when the PSYNC interrupt signal to the host processor 102 102 während des periodischen Intervalls erzeugt werden soll. to be generated during the periodic interval. Das PSYNC-Interrupt-Signal wird durch Speichern eines entsprechenden Logikpegelbits irn Systempegel-Interrupt-Register The PSYNC interrupt signal is by storing a corresponding Logikpegelbits irn system level interrupt register 888 888 erzeugt, das dann vom Host-Prozessor generated which then from the host processor 102 102 gelesen wird. is read.
  • Eine weitere Verwendung der periodischen Intervallzahl beinhaltet das Synchronisieren der internen Uhren Another use of the periodic interval count involves synchronizing the internal clocks 99 99 in jedem Host-Prozessor. in each host processor. Konventionelle Host-Prozessoren, wie z. Conventional host processors such. B. programmierbare Controller, haben eine interne Uhr As programmable controllers, have an internal clock 99 99 ( ( 5A 5A ), mit der von den Prozessoren gesteuerte Events zeitlich gesteuert werden können. ), Can be timed with the controlled by the processors events. Darüber hinaus können vom Host-Prozessor ausgeführte Programme die interne Uhr In addition, programs executed by the host processor to the internal clock 99 99 verwenden, um zu ermitteln, wann bestimmte Vorgänge durchgeführt werden. use to determine when certain operations are performed. So kann der Host-Prozessor beispielsweise am Ende einer Arbeitsschicht im Werk ein Programm ausführen, das einen Bericht über die Produktion während dieser Schicht erstellt. Thus, the host processor can for example run a program that creates a report on the production during this layer at the end of a work shift at the factory.
  • Die interne Uhr The internal clock 99 99 wird zwar von einem Signal von einem kristallgesteuerten Oszillator inkrementiert, um eine relativ hohe Genauigkeit zu erzielen, aber auch die genauesten Uhren werden irgendwann einmal von der echten Zeit abweichen. Although is incremented by a signal from a crystal-controlled oscillator in order to achieve a relatively high accuracy, but also the genauesten clocks are different at some point from the real time. Wenn eine Aktivität in einem Werk von vielen Host-Prozessoren If an activity in a work of many host processors 12 12 - - 16 16 koordiniert werden soll, die wie in to be coordinated, as in the 1 1 dargestellt über das Netz illustrated via the network 10 10 miteinander verbunden sind, dann würde die Abweichung der einzelnen Host-Prozessor-Uhren diese Koordination negativ beeinflussen. are connected to each other, then the deviation of the individual host processor clocks would negatively affect this coordination. Demzufolge stellt das vorliegende Netz Accordingly, the present network 10 10 einen Mechanismus bereit, mit dem die internen Uhren in allen Host-Prozessoren periodisch synchronisiert werden können. a mechanism by which the internal clocks can be synchronized periodically in all host processors. Um die interne Uhr To the internal clock 99 99 genau zu synchronisieren, muss jede Station darüber informiert werden, dass ein Synchronisierungssignal kommt, damit sie sofort eine entsprechende Aktion durchführt, wenn das Signal eingeht. to synchronize exactly each station also needs to be aware that a synchronization signal is coming, so she immediately performs a corresponding action when the signal is received.
  • Um dieses Konzept zu implementieren, bestimmt ein Operator im Werk einen der Host-Prozessoren als den mit der Master-Uhr für das Netz. To implement this concept, an operator determines the plant one of the host processors than with the master clock for the network. Dieser Host-Prozessor wird als "Master-Host-Prozessor" bezeichnet. This host processor is called the "master host processor." Eine solche Bezeichnung kann der Operator z. Such designation allows the operator z. B. vornehmen, indem er den entsprechenden Befehl in einen Terminal eingibt, der mit dem Master-Host-Prozessor verbunden ist. B. make by entering the appropriate command into a terminal which is connected to the master host processor. Auf ähnliche Weise kann der Operator die Master-Uhr manuell so einstellen, dass ihre Abweichung von der echten Zeit kompensiert wird. Similarly, the operator can set as the master clock manually that their deviation is compensated by the real time. Der Master-Host-Prozessor sendet periodisch eine Zeitkoordinationsmeldung im Netz rund, um die Uhren in allen Host-Prozessoren auf die Master-Uhr zu synchronisieren. The master host processor periodically sends a time coordination message in the network around, to synchronize the clocks in all host processors to the master clock. Die Periode zwischen diesen Rundsendungen wird durch die Rate bestimmt, mit der die Host-Prozessor-Uhren The period between these broadcasts is determined by the rate at which the host processor clocks 99 99 abweichen, sowie vom tolerierbaren Betrag einer solchen Abweichung. differ, as well as the tolerable amount of such deviation.
  • Die Zeitkoordinationsmeldung ist ein LPaket, das während der ungeplanten Phase The time coordination message is an Lpacket that during the unscheduled phase 54 54 eines periodischen Intervalls a periodic interval, 50 50 übertragen wird, und das ein festes Etikett hat, das den Charakter der Daten angibt. is transmitted, and has a fixed tag which indicates the character of the data. Das Link-Datenfeld dieses LPakets gibt einen Wert für die bevorstehende periodische Intervallzahl und den zukünftigen Zeitwert vor, den die Master-Uhr am Ton des periodischen Intervalls mit der vorgegebenen Zahl haben wird. The link data field of this Lpacket sets a value for the upcoming periodic interval count and future value, which the master clock at the sound of the periodic interval will have with the predetermined number. Beim Formulieren dieser LPaket-Daten verwendet der Master-Host-Prozessor In formulating this Lpacket data of the master host processor uses 102 102 die aktuelle Zeit seiner Uhr the current time on his watch 99 99 , um den Zeitpunkt eine bestimmte Anzahl von periodischen Intervallen nach dem Zeitpunkt zu berechnen, an dem das Tonsignal für das vorliegende periodische Intervall aufgetreten ist. To calculate the time a given number of periodic intervals after the time when the tone signal for the present periodic interval occurred. Dies wird der Zukunftszeitwert für die Zeitkoordinationsmeldung. This is the future time value for the time coordination message. Die gegebene Anzahl von periodischen Intervallen wird so gewählt, dass sie groß genug ist, damit jede Station auf dem Netz die Meldung empfangen und verarbeitet hat, so dass sie in einem Zustand ist, um ihre Uhr The given number of periodic intervals is chosen to be large enough so that each station has received on the network the message and processed so that it is in a condition to her watch 99 99 zum richtigen Zeitpunkt zu justieren. to adjust the right time. Die vorgegebene Anzahl von periodischen Intervallen wird zu der Zahl des aktuellen periodischen Intervalls addiert, um die periodischen Intervallzahl für die Zeitkoordinationsmeldung abzuleiten. The given number of periodic intervals is added to the number of the current periodic interval to derive the periodic interval count for the time coordination message.
  • Nach dem Empfang der Zeitkoordinationsmeldung leitet der SMAC Upon receiving the time coordination message the SMAC passes 100 100 das Zeitdaten-LPaket zum assoziierten Host-Prozessor the time data Lpacket to the associated host processor 102 102 weiter, wo der Zukunftszeitwert und ein Wert für die bevorstehende periodische Intervallzahl gespeichert werden. further, where the future time value and a value for the upcoming periodic interval count will be stored. Der Empfang dieses LPakets veranlasst den Host-Prozessor, mit der Ausführung einer Routine zu beginnen, die in The receipt of this Lpacket causes the host processor to begin execution of a routine in 19 19 zum Einstellen seiner Uhr to set his watch 99 99 veranschaulicht ist. is illustrated. In Schritt in step 900 900 der Routine konfiguriert der Host-Prozessor the routine configures the host processor 102 102 den SMAC the SMAC 100 100 so, dass er ein PSYNC-Interrupt-Signal während eines Tonsignals erzeugt, wenn die periodische Intervallzahl gleich dem Zahlenwert in der Zeitkoordinationsmeldung ist. so as to generate a PSYNC interrupt during a tone signal when the periodic interval count equals the numerical value in the time coordination message. Diese Konfiguration ist wie oben beschrieben. This configuration is as described above. Die Routine-Ausführung wartet dann in Schritt The routine execution then waits in step 902 902 auf das PSYNC-Interrupt-Signal vom SMAC. to PSYNC interrupt signal from the SMAC.
  • Nach dem Eingang des PSYNC-Interrupt-Signals liest der Host-Prozessor Upon receiving the PSYNC interrupt signal, the host processor reads 102 102 in Schritt in step 904 904 sofort seine eigene interne Uhr immediately its own internal clock 99 99 . , In Schritt in step 906 906 berechnet der Host-Prozessor calculates the host processor 102 102 die Differenz zwischen seiner internen Ührzeit und dem Zukunftszeitwert, der im Zeitkoordinations-LPaket empfangen wurde. the difference between its internal Ührzeit and the future time value that was received in the time coordination Lpacket. Wenn die interne Uhr When the internal clock 99 99 auf die Master-Uhr im Master-Host-Prozessor synchronisiert ist, dann sind die beiden Zeitwerte gleich, haben eine Differenz von null, und die Programmausführungendet mit einer Abzweigung von Schritt is synchronized to the master clock in the master host processor, then the two values ​​are equal, have a difference of zero, and the program execution terminates with a branch of step 908 908 . , Ansonsten geht das Programm zu Schritt Otherwise, the program proceeds to step 910 910 , wo das Vorzeichen der Differenz verwendet wird, um zu ermitteln, ob die Uhr Where the sign of the difference is used to determine whether the clock 99 99 des Host-Prozessors in Bezug auf die Master-Uhr langsam oder schnell ist. the host processor in reference is slow or fast to the master clock.
  • Der Host-Prozessor The host processor 102 102 verwendet die Differenz zum Einstellen seiner internen Uhr uses the difference to adjust its internal clock 99 99 , um sie auf die Master-Uhr zu synchronisieren. In order to synchronize to the master clock. Da das von der Uhr bereitgestellte Zeitsignal für viele Steuerzwecke verwendet werden kann, muss das Zeitsignal immer monoton und zunehmend sein. Since the time provided by the clock signal can be used for many tax purposes, the time signal must always be monotonous and increasingly. Somit können beim Einstellen der Uhr keine Zeitwerte übersprungen werden, und es kann niemals rückwärts gegangen werden. Thus, no value can be skipped while setting the clock, and it may never be gone backwards. Beim Einstellen der Uhr variiert der Host-Prozessor While setting the clock, the host processor will vary 102 102 die Frequenz eines kristallgesteuerten Oszillators, der ein Referenzsignal zur Uhr sendet. the frequency of a crystal-controlled oscillator that transmits a reference signal to the clock. Dies erfolgt mit einem verstellbaren Frequenzteiler, der die Oszillationsfrequenz durch einen Faktor definiert, der vom Host-Prozessor festgelegt wird, um das Referenzsignal der Uhr zu erzeugen. This is done with an adjustable frequency divider, which defines the oscillation frequency by a factor which is determined by the host processor to generate the reference signal of the clock. Wenn die Uhr vorgeht, dann wird der Oszillator in Schritt If the clock is going on, the oscillator in step 912 912 geringfügig verlangsamt, so dass Uhrwert und Zeitsignal mit einer niedrigeren Rate ansteigen. slightly slowed down, so that clock value and the time signal increases at a lower rate. Ebenso wird, wenn die Uhr nachgeht, der Oszillator Schritt Also, when the clock is slow, the oscillator step 915 915 geringfügig beschleunigt, so dass Uhrwert und Zeitsignal mit einer höheren Rate ansteigen. slightly accelerated so that clock value and the time signal at a higher rate to increase.

Claims (9)

  1. Kommunikationsnetz ( Communication network ( 10 10 ), das Folgendes umfasst: ein Medium ( ), Comprising: a medium ( 10 10 ) zum Übertragen von Meldungen von einer Mehrzahl von Stationen in jedem von einer Mehrzahl von periodischen Intervallen, gekennzeichnet durch: eine erste Station ( ) For transmitting messages from a plurality of stations in each of a plurality of periodic intervals, characterized by: a first station ( 20 20 ), die mit dem genannten Medium verbunden ist und die Aufgabe hat, in jedem periodischen Intervall eine Zahl für die Mehrzahl periodischer Intervalle durch das genannte Medium zu übertragen; ), Which is connected to said medium and has the task to be transmitted in each periodic interval a value for the plurality of periodic intervals through said medium; und eine zweite Station ( and a second station ( 20 20 ) mit einem Empfänger, der mit dem genannten Medium zum Empfangen von Meldungen und der Zahl gekoppelt ist, einem Speicher zum Speichern numerischer Werte, einem mit dem Empfänger und dem Speicher verbundenen Komparator zum Vergleichen der Zahl mit dem numerischen Wert, und einer Vorrichtung mit der Aufgabe, auf den Komparator zu reagieren, indem sie einen definierten Vorgang ausführt, wenn die Zahl gleich dem numerischen Wert ist. ) With a receiver coupled to said medium to receive messages and the number, a memory for storing numerical value, a part connected to the receiver and the memory comparator for comparing the number with the numeric value, and a device having the mission to respond to the comparator by performing a defined operation when the number is equal to the numeric value.
  2. Kommunikationsnetz nach Anspruch 1, dadurch gekennzeichnet, dass die genannte zweite Station die Aufgabe hat, eine den numerischen wert enthaltende Steuermeldung von dem Medium zu empfangen, und wobei die genannte zweite Station ferner ein Mittel zum Laden des numerischen Wertes aus der Steuermeldung in den Speicher beinhaltet. Communication network according to claim 1, characterized in that the said second station has the task of receiving the numeric value containing control message from the medium, and wherein said second station further includes a means for loading the numerical value from the control message into the memory ,
  3. Kommunikationsnetz nach Anspruch 2, dadurch gekennzeichnet, dass die Steuermeldung auch einen Zeitwert beinhaltet; A communication network according to claim 2, characterized in that the control message also contains a time value; wobei die genannte zweite Station ferner einen Taktgeber beinhaltet, der ein numerisches Zeitsignal gibt; said second station further includes a clock which gives a numerical time signal; und wobei die Vorrichtung die Aufgabe hat, den Takt zu ändern, wenn das numerische Zeitsignal dem Zeitwert nicht im Wesentlichen gleich ist, wenn der Komparator anzeigt, dass die Zahl gleich dem numerischen Wert ist. and wherein the apparatus has the task to alter the clock if the numerical time signal is not substantially equal the time value when the comparator indicates that the number is equal to the numerical value.
  4. Kommunikationsnetz nach Anspruch 1, dadurch gekennzeichnet, dass die genannte zweite Station ferner einen Sender aufweist, der zum Senden von Meldungen durch das genannte Medium geschaltet ist; A communication network according to claim 1, characterized in that said second station further includes a transmitter connected to send messages through said medium; und wobei die Vorrichtung die Aufgabe hat, den genannten Sender zum Übertragen einer Meldung zu aktivieren, wenn die Zahl gleich dem numerischen Wert ist. and wherein the apparatus has the task to enable the said transmitter to transmit a message when the number is equal to the numerical value.
  5. Kommunikationsnetz nach Anspruch 1, dadurch gekennzeichnet, dass der Speicher auch eine Datenmaske speichert; A communication network according to claim 1, characterized in that the memory also stores a data mask; und wobei der genannte Komparator die Aufgabe hat, die Datenmaske, die Zahl und den numerischen Wert logisch zu verknüpfen, um zu ermitteln, wann der definierte Vorgang durchgeführt werden soll. and wherein said comparator has the task to link the data form, the number and numerical value logic to determine when the defined procedure to be performed.
  6. Medienzugangssteuerung für ein Kommunikationsmedium, umfassend ein Medium, an dem Aktivitäten in eine Folge von periodischen Intervallen unterteilt werden und in jedem periodischen Intervall. Media access control for a communications medium comprising, are divided on the activities in a series of periodic intervals and a medium in each periodic interval. ein Netzwerkmoderator eine Meldung überträgt, die eine Zahl für die periodischen Intervalle enthält, wobei die genannte Medienzugangssteuerung Folgendes umfasst eine Schnittstelle für den Anschluss an ein externes Datenverarbeitungsgerät zum Austauschen von Daten dazwischen; a network moderator transmits a message containing a value for the periodic intervals, said media access control said comprising an interface for connection to an external data processing device to exchange data therebetween; einen Empfänger ( a receiver ( 142 142 ), der mit dem Medium verbunden ist, um Meldungen von diesem zu empfangen; ), Which is connected to the medium to receive messages therefrom; gekennzeichnet durch: ein erstes Register ( characterized by: a first register ( 801 801 ), das mit dem genannten Empfänger verbunden ist, um die Zahl der periodischen Intervalle zu speichern; ), Which is connected to said receiver to store the number of periodic intervals; einen Speicher zum Speichern eines numerischen Referenzwertes; a memory for storing a numerical reference value; einen Sender ( a transmitter ( 141 141 ), der mit der genannten Schnittstelle verbunden ist, um Daten, die von dem externen Datenverarbeitungsgerät empfangen wurden, über das Medium zu senden; ) Which is connected to said interface in order to send data received from the external data processing device via the medium; und eine Zugangssteuerschaltung ( and an access control circuit ( 146 146 ), die mit dem genannten Sender, dem ersten Register und dem Speicher verbunden ist und die den genannten Sender aktiviert, Daten über das Medium zu senden, wenn die Zahl gleich dem numerischen Referenzwert ist. ), Which is connected to said transmitter, the first register and the memory, and activates the transmitter referred to send data over the medium when the number is equal to the numerical reference value.
  7. Medienzugangssteuerung nach Anspruch 6, dadurch gekennzeichnet, dass der Speicher auch Daten speichert, die von dem externen Datenverarbeitungsgerät empfangen wurden, wobei diese Daten ein Datenpaket für die Übertragung über das Kommunikationsnetz und ein Pseudo-Datenpaket beinhalten, das den numerischen Referenzwert enthält. Media access controller according to claim 6, characterized in that the memory also stores data received from the external data processing device, which data includes a packet of data for transmission over the communications network and a pseudo packet of data which contains the numerical reference value.
  8. Medienzugangssteuerung nach Anspruch 6, dadurch gekennzeichnet, dass die genannte Schnittstelle einen FIFO-Speicher zum Speichern von Datenpaketen, die von dem externen Datenverarbeitungsgerät empfangen wurden, sowie ein Pseudo-Datenpaket umfasst, das den numerischen Referenzwert enthält. Media access controller according to claim 6, characterized in that said interface includes a FIFO memory for storing data packets which have been received from the external data processing device and a pseudo packet of data which contains the numerical reference value.
  9. Medienzugangssteuerung nach Anspruch 6, ferner umfassend ein zweites Register zum Speichern einer Datenmaske; Media access controller of claim 6, further comprising a second register for storing a data mask; und wobei die genannte Zugangssteuerschaltung die Datenmaske, die Zahl und den numerischen Wert logisch verknüpft, um zu ermitteln, wann der genannte Sender aktiviert werden soll. and wherein the access control circuit comprises the data mask, the number and the numerical value logically combined to determine when said transmitter is activated.
DE1994632842 1993-04-28 1994-04-28 News Network with zeitkoordinierter Station Activity Expired - Lifetime DE69432842T2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US08/054,323 US5537549A (en) 1993-04-28 1993-04-28 Communication network with time coordinated station activity by time slot and periodic interval number
US54323 1993-04-28

Publications (1)

Publication Number Publication Date
DE69432842T2 true DE69432842T2 (en) 2004-05-06

Family

ID=21990265

Family Applications (2)

Application Number Title Priority Date Filing Date
DE1994632842 Expired - Lifetime DE69432842T2 (en) 1993-04-28 1994-04-28 News Network with zeitkoordinierter Station Activity
DE1994632842 Expired - Lifetime DE69432842D1 (en) 1993-04-28 1994-04-28 News Network with zeitkoordinierter Station Activity

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE1994632842 Expired - Lifetime DE69432842D1 (en) 1993-04-28 1994-04-28 News Network with zeitkoordinierter Station Activity

Country Status (3)

Country Link
US (1) US5537549A (en)
EP (1) EP0622712B1 (en)
DE (2) DE69432842T2 (en)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE38391E1 (en) 1993-12-23 2004-01-20 Stmicroelectronics S.A. Circuit for detecting word sequences in a modem
US6111922A (en) * 1994-12-20 2000-08-29 Sgs-Thomson Microelectronics S.A. Circuit for detecting word sequences in a modem
US6145008A (en) * 1994-09-13 2000-11-07 Kopetz; Hermann Conflict free time-triggered method and apparatus for the transmission of messages in a distributed real-time computer system
KR19990007812A (en) * 1995-04-19 1999-01-25 디터크리스트 Method for the numerical control system having a critical process time and non-time critical processes in a real-time operating system
DE19529718C2 (en) * 1995-08-11 2000-03-23 Siemens Ag arranged on a module buffer circuit
US5831848A (en) * 1995-11-17 1998-11-03 Phoenix Controls Corporation Distributed environmental process control system
US5790805A (en) * 1996-04-23 1998-08-04 Ncr Corporation Distributed timer synchronization
US5862411A (en) * 1996-06-10 1999-01-19 Allen Bradley Company, Inc. System using a variable timer to optimally adjust issuing a start data collection signal at near the beginning of data transmission signal
US5946467A (en) * 1996-09-20 1999-08-31 Novell, Inc. Application-level, persistent packeting apparatus and method
US5978371A (en) * 1997-03-31 1999-11-02 Abb Power T&D Company Inc. Communications module base repeater
US6310886B1 (en) * 1997-08-28 2001-10-30 Tivo, Inc. Method and apparatus implementing a multimedia digital network
US5959982A (en) * 1997-08-29 1999-09-28 Adicom Wireless, Inc. Method and apparatus for adapting a time division duplex timing device for propagation delay
FR2767935B1 (en) * 1997-09-04 1999-11-12 Bull Sa Method for synchronizing a computer system and computer system and synchronizes
US6278710B1 (en) * 1998-09-10 2001-08-21 Agilent Technologies, Inc. Enhancements to time synchronization in distributed systems
US6859829B1 (en) * 1999-02-23 2005-02-22 Microsoft Corp. Method and mechanism for providing computer programs with computer system events
US6618815B1 (en) * 2000-02-29 2003-09-09 International Business Machines Corporation Accurate distributed system time of day
US7908172B2 (en) 2000-03-09 2011-03-15 Impulse Radio Inc System and method for generating multimedia accompaniments to broadcast data
JP3983447B2 (en) * 2000-03-24 2007-09-26 シャープ株式会社 Data-driven information processing device
US7523180B1 (en) * 2000-04-28 2009-04-21 Microsoft Corporation System and method for service chain management in a client management tool
AT410490B (en) * 2000-10-10 2003-05-26 Fts Computertechnik Gmbh A method for tolerating '' slightly-off- specification '' errors in a distributed fault-tolerant real-time computer system
US20020124011A1 (en) * 2001-03-01 2002-09-05 Baxter Robert W. Methods, systems, and computer program products for communicating with a controller using a database interface
US8396100B2 (en) * 2001-07-17 2013-03-12 Impulse Radio, Inc. System and method for transmitting digital multimedia data with analog broadcast data
ES2236585T3 (en) * 2001-09-26 2005-07-16 Siemens Aktiengesellschaft Procedure for the synchronization of nodes of a communication system.
US7206882B2 (en) * 2001-10-26 2007-04-17 Schneider Automation Inc. Triggered communication network for CANOpen networks
US6934876B1 (en) * 2002-06-14 2005-08-23 James L. Holeman, Sr. Registration system and method in a communication network
GB2396084B (en) * 2002-12-03 2004-11-17 Motorola Inc System node and method for providing media arbitration
US7529842B2 (en) * 2002-12-17 2009-05-05 International Business Machines Corporation Method, system and program product for detecting an operational risk of a node
DE10327548B4 (en) * 2003-06-18 2014-05-22 Robert Bosch Gmbh Method and device for exchanging data via a bus system
AT500565A2 (en) * 2003-10-08 2006-01-15 Tttech Computertechnik Ag Method and apparatus for realizing a time-controlled communication
JP3723980B2 (en) * 2003-12-22 2005-12-07 横河電機株式会社 Communication control system
US7305009B2 (en) 2004-02-12 2007-12-04 Sharp Laboratories Of America, Inc. Method to provide backward compatibility with an existing CSMA/CA system via dual use of the new system's transmission transition guard slot interval
US8429393B1 (en) * 2004-09-30 2013-04-23 Rockwell Automation Technologies, Inc. Method for obscuring a control device's network presence by dynamically changing the device's network addresses using a cryptography-based pattern
US7350002B2 (en) * 2004-12-09 2008-03-25 Agere Systems, Inc. Round-robin bus protocol
US8194636B1 (en) * 2006-10-05 2012-06-05 Dust Networks, Inc. Adaptive timing synchronization for mesh networks
EP2045937B1 (en) * 2007-10-04 2019-06-19 Microchip Technology Germany GmbH System and method for real time synchronization through a communication system
EP2150062A1 (en) * 2008-07-28 2010-02-03 Harris Corporation Improved method, system and apparatus for synchronizing signals
EP2288058B1 (en) * 2009-08-21 2012-05-23 SMSC Europe GmbH System and method for detection of multiple timing masters in a network
US9197576B2 (en) 2010-11-15 2015-11-24 Rockwell Automation Technologies, Inc. Method and apparatus for allocating and prioritizing data transmission
US9182874B2 (en) * 2011-01-31 2015-11-10 Dell Products, Lp System and method for out-of-band communication between a remote user and a local user of a server
DE102011080169A1 (en) * 2011-08-01 2013-02-07 Robert Bosch Gmbh Communication link for sensors in vehicle control systems
US20140059113A1 (en) * 2012-08-21 2014-02-27 Christopher R. Adams Dynamically Reconfigurable Event Monitor and Method for Reconfiguring an Event Monitor

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4017841A (en) * 1973-11-23 1977-04-12 Honeywell Inc. Bus allocation control apparatus
DE2750818C3 (en) * 1977-11-14 1986-02-13 Vdo Adolf Schindling Ag, 6000 Frankfurt, De
US4229792A (en) * 1979-04-09 1980-10-21 Honeywell Inc. Bus allocation synchronization system
JPS55163931A (en) * 1979-06-08 1980-12-20 Pioneer Electronic Corp Duplex data communication system
US4319338A (en) * 1979-12-12 1982-03-09 Allen-Bradley Company Industrial communications network with mastership determined by need
US4404651A (en) * 1981-03-09 1983-09-13 Allen-Bradley Company Programmable controller for using coded I/O data technique
US4413319A (en) * 1981-03-09 1983-11-01 Allen-Bradley Company Programmable controller for executing block transfer with remote I/O interface racks
US4628504A (en) * 1983-01-31 1986-12-09 Honeywell Inc. Distributed bus control communication protocol
EP0132069A3 (en) * 1983-06-29 1987-11-11 Westinghouse Electric Corporation Distributed process control system with means and method of automatic data base management of broadcast information
US4750150A (en) * 1984-06-25 1988-06-07 Allen-Bradley Company, Inc. I/O scanner for an industrial control
US4663704A (en) * 1984-12-03 1987-05-05 Westinghouse Electric Corp. Universal process control device and method for developing a process control loop program
US4890222A (en) * 1984-12-17 1989-12-26 Honeywell Inc. Apparatus for substantially syncronizing the timing subsystems of the physical modules of a local area network
GB8518133D0 (en) * 1985-07-18 1985-08-21 British Telecomm Communications network
US4667323A (en) * 1985-09-03 1987-05-19 Allen-Bradley Company, Inc. Industrialized token passing network
US4809217A (en) * 1985-10-31 1989-02-28 Allen-Bradley Company, Inc. Remote I/O port for transfer of I/O data in a programmable controller
EP0228078B1 (en) * 1985-12-27 1992-03-11 Kabushiki Kaisha Toshiba Limited multicast communication method and communication network system realizing the method
US4747100A (en) * 1986-08-11 1988-05-24 Allen-Bradley Company, Inc. Token passing network utilizing active node table
US4918652A (en) * 1987-02-05 1990-04-17 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Real-time simulation clock
US4780869A (en) * 1987-05-20 1988-10-25 Allen-Bradley Company, Inc. Local area network redundancy system
US4897834A (en) * 1987-08-18 1990-01-30 Allen-Bradley Company, Inc. Bit oriented communications network
JPH01255340A (en) * 1988-04-05 1989-10-12 Hitachi Ltd Multinetwork system
US5142623A (en) * 1988-06-10 1992-08-25 Westinghouse Electric Corp. High performance memory imaging network for a real time process control system
SE466123B (en) * 1989-04-25 1991-12-16 Kvaser Consultant Ab Apparatus PROGRAM TO synkonisera data in a computerized system, which comprises a common serial data communication channel
US5153884A (en) * 1990-08-15 1992-10-06 Allen-Bradley Company, Inc. Intelligent network interface circuit

Also Published As

Publication number Publication date
EP0622712B1 (en) 2003-06-25
EP0622712A2 (en) 1994-11-02
EP0622712A3 (en) 1995-03-08
US5537549A (en) 1996-07-16
DE69432842D1 (en) 2003-07-31

Similar Documents

Publication Publication Date Title
DE2856483C2 (en)
DE2740620C2 (en)
US5887029A (en) Method of scheduling spatially separated control events with an industrial controller
EP0489944B1 (en) Master-slave data communication method with flexible one-wire bus
DE3812611C2 (en) Base station for a wireless digital telephone system
DE3725343C2 (en) Multipurpose channel control system
DE69531017T2 (en) A data transmission system and method
DE3204905C2 (en)
DE19509534C2 (en) Multiplex communication network for serial data transmission
EP0453607B1 (en) Method and circuit arrangement for reducing the loss of information packets transmitted through a packet switch
DE3705530C2 (en)
DE60102098T2 (en) Redundancy method and system for signaling modules in a telecommunications system
EP0701515B1 (en) Method of cyclically transferring data between at least two separately operating control apparatus
US5535193A (en) Multiport analyzing with time stamp synchronizing
DE69034133T2 (en) communication device
US4819229A (en) Local area network priority control system
AT411948B (en) Communication method and apparatus for transmitting time-controlled and event-driven news ethernet
DE60004035T2 (en) A method and apparatus for communication
EP0039036B1 (en) Data transmission system
DE3115455C2 (en)
EP0580016B1 (en) Local area network
DE3416227C2 (en)
DE3333379C2 (en)
US9152136B2 (en) Event generation in an input module for an industrial controller
DE4231337C2 (en) Data transfer system