DE69413195T2 - Verfahren zur Passivierung einer integrierten Schaltung - Google Patents

Verfahren zur Passivierung einer integrierten Schaltung

Info

Publication number
DE69413195T2
DE69413195T2 DE69413195T DE69413195T DE69413195T2 DE 69413195 T2 DE69413195 T2 DE 69413195T2 DE 69413195 T DE69413195 T DE 69413195T DE 69413195 T DE69413195 T DE 69413195T DE 69413195 T2 DE69413195 T2 DE 69413195T2
Authority
DE
Germany
Prior art keywords
silicon
passivation
metal layer
layer
bond pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69413195T
Other languages
English (en)
Other versions
DE69413195D1 (de
Inventor
Keith Winton Midland Michigan Michael
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dow Silicones Corp
Original Assignee
Dow Corning Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dow Corning Corp filed Critical Dow Corning Corp
Application granted granted Critical
Publication of DE69413195D1 publication Critical patent/DE69413195D1/de
Publication of DE69413195T2 publication Critical patent/DE69413195T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05157—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8536—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/85375—Bonding interfaces of the semiconductor or solid state body having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858—Bonding techniques
    • H01L2224/85801—Soldering or alloying
    • H01L2224/85815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858—Bonding techniques
    • H01L2224/8585—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf integrierte Schaltkreise, die von der Umgebung geschützt sind. Diese Schaltkreise sind preiswert herzustellen und haben verbesserte Leistungsfähigkeit und Verläßlichkeit.
  • Moderne elektronische Schaltkreise müssen fähig sein, einer breiten Vielzahl von äußeren Bedingungen, wie Feuchtigkeit, Ionen, Wärme und Abrieb standzuhalten. Eine erhebliche Menge Arbeit wurde auf verschiedene schützende Maßnahmen gerichtet, um das Aussetzen solcher Stromkreise an die oben genannten Bedingungen zu minimieren und dadurch deren Verläßlichkeit und Lebensdauer zu erhöhen.
  • Viele Verfahren des Standes der Technik zum Schutz von elektronischen Schaltkreisen haben die Versiegelung oder die Verkapselung der Schaltkreise, nachdem sie miteinander verbunden waren, umfaßt. Beispielsweise ist es bekannt, Stoffe wie Silicone, Polyimide, Epoxide, andere organische Stoffe, Kunststoffe und ähnliche zu verwenden, um die untereinander verbundenen Schaltkreise zu verkapseln. Die oben genannten Materialien sind jedoch nur von begrenztem Wert, da die meisten durchlässig für Umgebungsfeuchte und Ionen sind.
  • Ähnlich wurden untereinander verbundene Schaltkreise mit keramischen Gehäusen versiegelt. Dieses Verfahren zeigte sich als relativ wirksam bei der Steigerung der Zuverlässigkeit des Bauteils und wird momentan in ausgewählten Anwendungen verwendet. Die zusätzliche Größe, das zusätzliche Gewicht und die Kosten, die mit diesem Verfahren verbunden sind, verhindern jedoch eine weit verbreitete Anwendung in der Elektronikindustrie.
  • Die Verwendung von leichtgewichtigen keramischen schützenden Überzügen auf elektronischen Bauteilen wurde auch vorgeschlagen. Z.B. beschreiben US-Patente 4,756,977 und 4,749,631 die Verwendung von keramischen Siliciumdioxid-Überzügen, die sich von Hydrogensilsesquioxan bzw. Silicatestern ableiten, ebenso wie zusätzliche keramische Schichten als hermetische Sperrschichten. Wir haben herausgefunden, daß, wenn solche Überzüge speziell auf integrierte Schaltkreise im Wafer-Stadium aufgetragen werden und sogar obwohl die Bond-Pads nachfolgend geöffnet werden, indem ein Teil des Überzuges entfernt wird, die resultierenden Schaltkreise versiegelt bleiben und erhöhte Zuverlässigkeit und Lebensdauer zeigen.
  • Das Versiegeln von Stromkreisen im Wafer-Stadium ist im Stand der Technik auch bekannt. Es ist z.B. bekannt, angefertigte integrierte Schaltkreise mit keramischen Materialien, wie Siliciumdioxid und/oder Silicumnitrid mittels chemischer Gasphasenabscheidungstechniken (CUD) zu beschichten. Diese Überzüge werden dann wieder an den Bond-Pads für das Aufbringen von Leitungen angeätzt. Die Wafer, die in dieser Art und Weise beschichtet sind, haben jedoch unzureichende Verläßlichkeit und Lebensdauer.
  • Ähnlich lehrt US-Patent 5,136,364 ein Verfahren zur Versiegelung von integrierten Schaltkreisen im Wafer-Zustand. Das darin beschriebene Verfahren umfaßt Aufbringen eines -ersten Passivierungsüberzugs, der die Kanten eines Aluminium-Bond-Pads auf dem integrierten Schaltkreis überlappt, Aufbringen einer Reihe von leitenden Schichten, die eine Metallsperrschicht und eine Edelmetallschicht umfassen, die das Aluminium- Bond-Pad überzieht und Kanten aufweist, die mit der ersten Passivierungsschicht überlappen, und anschließend Aufbringen einer zweiten Passivierungsschicht, die mit den Kanten der Reihe der leitfähigen Schichten überlappt. Dieses Verfahren jedoch ist komplex und in üblichen Betrieben zur Halbleiterherstellung nicht durchführbar.
  • In EP 0 396 276 wird ein Verfahren zur Herstellung eines Halbleiterbauteils beschrieben, das umfaßt: die Bildung einer Verdrahtungsschicht auf einem Halbleitersubstrat, Bilden eines Schutzfilms auf der Verdrahtungsschicht, Bilden eines ersten Fensters, um einen ersten Oberflächenteil der Verdrahtungsschicht freizulegen, kontinuierliches Bilden eines Metallfilmes auf dem Schutzfilm und auf der ersten Oberfläche, Bilden einer Maskierungsschicht auf dem Metallfilm, Bilden eines zweiten Fensters, um einen zweiten Oberflächenteil der Verdrahtungsschicht, die innerhalb des ersten Oberflächenteils angeordnet ist, freizulegen und Durchführung einer Elektroplattierung, gefolgt von der Entfernung der Metallschicht. In der Zusammenfassung von JP 612 59557 ist ein Halbleiterbauteil beschrieben, worin die Korrosion eines Bonding-Pads durch Bildung einer polykristallinen Siliciumschicht auf dem Bonding-Pad und Bildung einer Aluminiumschicht darauf eliminiert ist. In der Zusammenfassung von JP 630 31138 ist ein Verfahren zur Herstellung eines Halbleiterbauteils mit verbesserter Haftkraft eines metallischen Bumps beschrieben. In US-Patent 4,756,977 ist ein Verfahren zur Bildung eines mehrschichtigen keramischen oder keramikartigen Überzugs auf einem Substrat beschrieben, von welchem behauptet wird, daß er zur Beschichtung von elektronischen Bauteilen verwendet werden kann.
  • Wir führen nun ein einfaches Verfahren zum Schutz von integrierten Schaltkreisen ein, welches die Versiegelung der Bond-Pads von integrierten Schaltkreisen mit nichtkorrodierenden Metallschichten und Versiegeln des restlichen Teil des Bauteils mit Passivierungsschichten umfaßt.
  • Die vorliegende Erfindung bezieht sich auf versiegelte integrierte Schaltkreise. Diese Schaltkreise weisen eine Schaltkreisbaugruppe mit Bond-Pads auf. Auf den Bond-Pads befindet sich eine nicht korrodierende Metallschicht, die Zersetzung des Metalls verhindert, welches die Bond- Pads ausmacht. Eine Passivierungsschicht, die ein oder mehrere keramische Überzüge aufweist, bedeckt die Oberfläche der Baugruppe und des nicht korrodierenden Metalls. Es sind Öffnungen in der Passivierung vorgesehen, um wenigstens einen Teil des nicht korrodierenden Metalls zur Verdrahtung freizulegen.
  • Die vorliegende Erfindung basiert auf der Entdeckung, daß integrierte Schaltkreise durch Aufbringen von nicht korrodierenden Metallen über den Bond-Pads und von keramischen Schichten über den übrigen Teil der Schaltkreise versiegelt werden können. Die nicht korrodierenden Metallschichten verhindern die Zerstörung der Bond-Pads, und die Passivierungsschicht verhindert die Zerstörung des übrigen Teils des Schaltkreises. Die resultierenden Schaltkreise sind gegen die Umgebung versiegelt und können leicht durch Bonden (z.B. TAB, Flip-Chip, Drahtverbindung, usw. mit Gold, Kupfer, Lötmetall usw.) mit der nicht korrodierenden Metallschicht untereinander verbunden werden.
  • Die integrierten Schaltungsbaugruppen, die in dem Verfahren dieser Erfindung verwendet werden, sind nicht entscheidend und jede der im Stand der Technik bekannten und/oder kommerziell hergestellten können hierin verwendet werden. Die Verfahren, die zur Herstellung solcher Schaltkreise verwendet werden, sind wohl bekannt und für die Erfindung nicht entscheidend. Beispielhaft für solche Schaltkreise sind solche, die ein Halbleitersubstrat (z.B. Silicium, Galliumarsenid usw.) mit einer darauf gewachsenen epitaxialen Schicht aufweisen. Diese epitaxiale Schicht ist entsprechend dotiert, um PN-Verbindungsbereiche auszubilden, die die aktiven Bereiche des Bauteils ausmachen. Diese aktiven Bereiche sind Dioden und Transistoren, welche den integrierten Schaltkreis ausbilden, wenn sie entsprechend mit einer metallischen Schicht mit passendem Muster untereinander verbunden sind. Diese metallische Verbindungsschicht endet an den Bond-Pads auf der äußeren Oberfläche der Schaltkreisbaugruppe. Solche Schaltkreise sind in Fig. 1 und 2 als (1) dargestellt, und die Bond-Pads sind in diesen Figuren als (2) dargestellt.
  • Fig. 1 ist eine Querschnittsansicht eines Schaltkreises dieser Erfindung mit einer Diffusionssperrmetallschicht und einer nicht korrodierenden Metallschicht auf dem Bond-Pad und einem einzelnen keramischen Überzug als die Passivierungsschicht.
  • Fig. 2 ist eine Querschnittsansicht eines Schaltkreises dieser Erfindung mit einer nicht korrodierenden Metallschicht auf dem Bond-Pads und zwei keramischen Überzügen als die Passivierungsschicht.
  • In der vorliegenden Erfindung werden die obigen integrierten Schaltkreisbaugruppen versiegelt, indem (A) eine nicht korrodierende Metallschicht aufgebracht wird (Schicht 4 in Fig. 2) oder eine Metallsperrschicht und eine nicht korrodierende Metallschicht (Schichten 3 bzw. 4 in Fig. 1) über mindestens einen Teil der oberen Oberflächen der Bond- Pads und (B) Aufbringen einer Passivierungsschicht, die ein oder mehrere keramische Überzüge über der Oberfläche dieser Baugruppe (Schichten 5, 6 und 7 in Fig. 1 und 2) aufweist.
  • Die nicht korrodierende Metallschicht, die hierin verwendet wird, ist im Stand der Technik zur Verwendung bei integrierten Schaltkreisen zur Bildung der Mehrfachschichten des Schaltkreises bekannt. Das Material, das für diese Schicht verwendet wird, ist nicht entscheidend und kann jedes Material umfassen, welches in der Umgebung stabil, elektrisch leitfähig und für die Zusammenschaltung des Schaltkreises verwendet werden kann. Beispiele von solchen Materialien umfassen Gold, Kupfer, Silber, Wolfram, Platin, Lötmetall und mit Silber gefülltes Epoxyharz.
  • Das Verfahren zum Aufbringen dieser Schicht oder Schichten ist ebenfalls nicht entscheidend. Beispiele von solchen Verfahren umfassen verschiedene physikalische Aufdampfungstechniken (PVD) wie Sputtern und Elektronenstrahlverdampfung oder einfach Verteilen des Materials auf dem Bond- Pad. Diese und andere Verfahren sind im Stand der Technik zur Verwendung bei integrierten Schaltkreisen zur Bildung der Mehrfachschichten auf dem Schaltkreis bekannt und sind hierin funktionell.
  • Es wird darauf hingewiesen, daß die Materialien der Bond-Pads (z.B. Aluminium) mit den Materialien der nicht korrodierenden Metallschicht (z.B. Gold) inkompatibel sein können, so daß, wenn sie miteinander in Berührung gebracht werden, unter bestimmten Bedingungen intermetallische Ausbildungen ("violetter Belag")("purple plague") den Schaltkreis beschädigen können. Um diese Beschädigung zu vermeiden, wird vorgeschlagen, zuerst eine Diffusionssperrmetallschicht auf die Bond-Pads aufzubringen, gefolgt von der Aufbringung der leitfähigen Schichten wie oben ausgeführt. Die Diffusionssperrmetallschichten, die hierin verwendet werden können, sind im Stand der Technik zur Verwendung bei integrierten Schaltkreisen zur Bildung der Mehrfachschichten des Schaltkreises bekannt. Allgemein enthalten solche Schichten Metalle und Metallegierungen wie Wolfram, Titan-Wolfram und Titannitrid.
  • Das Verfahren zur Herstellung der Metallsperrschichten ist nicht entscheidend und viele Techniken sind im Stand der Technik bekannt. Eine häufige Vorgehensweise umfaßt Sputtern der Metallsperrschicht auf die Oberfläche des Schaltkreises, gefolgt von Ätzen.
  • Nachdem die Bond-Pads mit entweder der nicht korrodierenden Metallschicht oder der Metallsperr-/nicht korrodierenden Metallschicht wird die Oberfläche der Schaltkreisbaugruppe mit einer Passivierungsschicht beschichtet. Diese Passivierungsschicht umfaßt eine oder mehrere keramische Überzüge.
  • Das Verfahren zum Aufbringen der Passivierungsschicht ist nicht entscheidend und nahezu jede Vorgehensweise kann angewandt werden. Im allgemeinen wird jedoch die oberste Oberfläche der Baugruppe, einschließlich der Bond-Pads, komplett mit der keramischen Schicht (Schichten) be deckt und dann werden der Überzug (Überzüge), der die Bond-Pads bedekken, geätzt, um die Zusammenschaltung des Schaltkreises zu erlauben. Ein Beispiel für ein Verfahren zur Abscheidung dieser Überzüge umfaßt Auftragen eines silicumhaltigen keramischen Materials durch ein Verfahren, welches Beschichtung des Stromkreises mit einer Zusammensetzung, die ein präkeramisches siliciumhaltiges Material wie beansprucht enthält, gefolgt von der Umwandlung des präkeramischen siliciumhaltigen Materials zu einem keramischen Material umfaßt. Typischerweise wird das präkeramische siliciumhaltige Material in eine Keramik umgewandelt, indem es auf ausreichende Temperatur erhitzt wird. Diese Vorgehensweise ist insbesondere vorteilhaft, insofern daß der resultierende Überzug nicht nur hermetisch sondern auch planar ist.
  • Wie hierin verwendet, beschreibt der Begriff "präkeramisches siliciumhaltiges Material" ein Material, das ausreichend fließfähig gemacht werden kann, um die Oberfläche eines Schaltkreises zu imprägnieren und überziehen und das nachfolgend in eine feste Schicht umgewandelt werden kann, die Eigenschaften zeigt, die im allgemeinen dem Fachmann als für eine Keramik charakteristisch bekannt sind. Diese Materialien umfassen Precursor für Siliciumoxide, Siliciumnitrid, Siliciumoxynitrid, Siliciumoxycarbid, Siliciumcarbonitrid, Siliciumoxycarbonitrid und Siliciumcarbid,
  • Die bevorzugten präkeramischen siliciumhaltigen Materialien, die im Verfahren dieser Erfindung verwendet werden können, sind Precursor für Siliciumoxide, insbesondere Siliciumdioxid. Die Siliciumdioxidprecursor, die verwendet werden können, sind Wasserstoffsilsesquioxanharz (H-Harz), hydrolysiertes oder teilweise hydrolysiertes RnSi(OR)4-n oder Kombination der obigen, wobei jedes R unabhängig ein aliphatischer, alicyclischer oder aromatischer Substituent mit 1 bis 20 Kohlenstoffatomen, vorzugsweise 1 bis 4 ist, wie ein Alkyl (z.B. Methyl, Ethyl, Propyl), Alkenyl (z.B. Vinyl oder Allyl), Alkenyl (z.B. Ethinyl), Cyclopentyl, Cyclohexyl und Phenyl und n gleich 0 bis 3, vorzugsweise 0 oder 1 ist.
  • H-Harz wird in dieser Erfindung verwendet, um eine Vielzahl von Hydridosilanharzen zu beschreiben, die Einheiten der Struktur HSi(OH)X(OR)yOZ/2 aufweisen, in denen jedes R unabhängig eine organische Gruppe ist, die, wenn sie über ein Sauerstoffatom an ein Siliciumatom gebunden ist, einen hydrolysierbaren Substituenten ausbildet, x = 0-2 ist, y = 0-2 ist, z = 1-3 ist und x + y + z = 3 ist. Diese Harze können entweder vollständig kondensiert (x = 0, y = 0 und z = 3) sein, oder sie können nur teilweise hydrolisiert (y ist ungleich 0 in allen Einheiten des Polymers) und/oder partiell kondensiert (x ist ungleich 0 in allen Einheiten des Polymers) sein. Obwohl dies nicht von dieser Struktur dargestellt wird, können verschiedene Einheiten dieser Harze entweder 0 oder mehr als eine Si-H Bindung aufgrund von verschiedenen Faktoren, die bei ihrer Bildung und Handhabung involviert sind, aufweisen. Beispielhaft für im wesentlichen kondensierte H-Harze (weniger als 300 ppm Silanol) sind solche, die durch das Verfahren aus US-Patent 3,615,272 gebildet werden. Dieses polymere Material hat Einheiten der Formel (HSiO3/2)n, in welcher n im allgemeinen 8 bis 1000 ist. Das bevorzugte Harz hat ein zahlenmittleres Molekulargewicht von 800 bis 2.900 und ein gewichtsmittleres Molekulargewicht von zwischen 8000 bis 28.000 (erhältlich durch GPC-Analyse unter Verwendung von Polydimethylsiloxan als ein Kalibrierungsstandard). Wenn es ausreichend erhitzt wird, ergibt dieses Material einen keramischen Überzug, der im wesentlichen frei von SiH-Bindungen ist.
  • Beispielhafte H-Harze, die eventuell nicht vollständig kondensiert sind, umfassen die aus US-Patent 5,010,159 oder die aus US-Patent 4,999,397. Ein beispielhaftes H-Harz, das nicht vollständig hydrolysiert oder kondensiert ist, ist das, welches durch ein Verfahren gebildet wird, das Hydrolysieren eines Hydrocarbonoxyhydridosilans mit Wasser in einem angesäuerten sauerstoffhaltigen polaren organischen Lösungsmittel umfaßt.
  • Ein Platin-, Rhodium- oder Kupferkatalysator kann mit dem Hydrogensilsesquioxan vermischt werden, um die Geschwindigkeit und den Umfang seiner Umsetzung zu Siliciumdioxid zu erhöhen. Jede Platin-, Rhodium- oder Kupferverbindung oder -komplex, der in dieser Lösung aufgelöst werden kann, ist verwendbar. Z.B. ist eine Organoplatinzusammensetzung wie Platinacetylacetonat oder der Rhodiumkatalysator RhCl&sub3;[S(CH&sub2;CH&sub2;CH&sub2;CH&sub3;)&sub2;]&sub3;, erhältlich von Dow Corning Corporation, Midland, Michigan, geeignet. Die obigen Katalysatoren werden im allgemeinen zu der Lösung in einer Menge von 5 und 500 ppm Platin oder Rhodium, bezogen auf das Gewicht des Harzes, gegeben.
  • Die zweite Art von Siliciumdioxidprecursormaterial, die hierin verwendet werden kann, umfaßt hydrolysierte oder teilweise hydrolysierte Verbindungen der Formeln RnSi(OR)4-n, in der R und n wie oben definiert sind. Einige dieser Materialien sind kommerziell erhältlich, z.B. unter dem Handelsnamen ACCUGLASS (Allied Signal). Spezielle Verbindungen dieses Typs umfassen Methyltriethoxysilan, Phenyltriethoxysilan, Diehtyldiethoxysilan, Methyltrimethoxysilan, Dimethyldimethoxysilan, Phenyltrimehthoxysilan, Vinyltrimethoxysilan, Tetramethoxysilan, Tetraethoxysilan, Tetrapropoxysilan und Tetrabutoxysilan. Nach Hydrolyse oder partieller Hydrolyse dieser Verbindungen kann das Siliciumatom darin an C, OH- oder OR-Gruppen gebunden sein, aber man glaubt, daß ein wesentlicher Teil des Materials in Form von löslichen Si-O-Si-Harzen kondensiert ist. Verbindungen, in denen x = 2 oder 3 ist, werden im allgemeinen nicht alleine verwendet, da flüchtige cyclische Strukturen während der Pyrolyse gebildet werden, aber kleine Mengen dieser Verbindungen können mit anderen Silanen cohydrolysiert werden, um nützliche vorkeramische Materialien herzustellen.
  • Neben den obigen SiO&sub2;-Precursorn werden andere keramische Oxidprecursor in Kombination mit den obigen SiO&sub2;-Precursorn verwendet. Diese Precursor umfassen Verbindungen verschiedener Metalle wie Aluminium, Titan, Zirkon, Tantal, Niob und/oder Vanadium, ebenso wie verschiedene nichtmetallische Verbindungen wie die des Bors oder Phosphors, die in Lösung gebracht werden können, hydrolysiert und anschließend bei relativ niedrigen Temperaturen pyrolisiert werden können, um keramische Oxide zu bilden.
  • Die obigen keramischen Oxidprecursorverbindungen haben im allgemeinen eine oder mehrere hydrolysierbare Gruppen, die an das obige Metall oder Nichtmetall gebunden sind, in Abhängigkeit von der Valenz des Metalls. Die Zahl der hydrolysierbaren Gruppen, die in diesen Verbindungen vorliegen, ist nicht entscheidend, solange die Verbindung in dem Lösungsmittel löslich ist. Ebenso ist die Auswahl des exakten hydrolysierbaren Substituenten nicht entscheidend, da die Substituenten entweder aus dem System hydrolysiert oder pyrolysiert werden. Typische hydrolysierbare Gruppen umfassen Alkoxy, wie Methoxy, Propoxy, Butoxy und Hexoxy; Acyloxy wie Acetoxy; und andere organische Gruppen, die an dieses Metall oder Nichtmetall über einen Sauerstoff gebunden sind so wie Acetylacetonat oder eine Aminogruppe. Spezielle Verbindungen umfassen Zirkoniumtetraacetylacetonat, Titaniumdibutoxydiacetylacetonat, Aluminiumtriacetylacetonat, Tetraisobutoxytitan und Ti(N(CH&sub3;)&sub2;)&sub4;.
  • Wenn SiO&sub2; mit einem der obigen keramischen Oxidprecursorn vereinigt wird, wird es im allgemeinen in einer Menge verwendet, so daß die endgültige Keramik 70 bis 99,9 Gew.-% SiO&sub2; enthält.
  • Beispiele von anderen siliciumhaltigen präkeramischen Materialien umfassen Siliciumcarbonitridprecursor wie Hydridopolydilazan(HPZ)-Harz und Methylpolydisilylazan(MPDZ)-Harz. Verfahren zur Herstellung dieser Stoffe sind in den US-Patenten 4,540,803 bzw. 4,340,619 beschrieben. Beispiele von Siliciumcarbidprecursorn umfassen Polycarbosilane und Beispiele von Siliciumnitridprecursorn umfassen Poysilazane. Sauerstoff kann in die Keramiken, die aus den obigen Precursorn resultieren, inkorporiert werden, oder die Precursor können durch Pyrolyse in einer sauerstoffhaltigen Umgebung zu Siliciumdioxid umgewandelt werden.
  • Das obige siliciumhaltige präkeramische Material wird dann verwendet, um den integrierten Schaltkreis zu beschichten. Das Material kann in jeder praktikablen Form verwendet werden, aber es ist bevorzugt, eine Flüssigkeit zu verwenden, die das präkeramische Material in einem geeigneten Lösungsmittel enthält. Wenn die Vorgehensweise in Lösung angewendet wird, wird die präkeramische Flüssigkeit im allgemeinen durch einfaches Auflösen oder Suspendieren des präkeramischen Materials in einem Lösungsmittel oder einer Mischung von Lösungsmitteln gebildet. Verschiedene Maßnahmen zur Erleichterung wie Rühren und/oder Wärme können verwendet werden, um die Auflösung/Dispersion zu unterstützen. Die Lösungsmittel, die bei diesem Verfahren verwendet werden können, umfassen Alkohole, wie Ethyl- oder Isopropylalkohol; aromatische Kohlenwasserstoffe wie Benzol oder Toluol; Alkane wie n-Heptan oder Dodecan: Ketone; cyclische Dimethylpolysiloxane; Ester oder Glykolether, in einer Menge, die ausreicht, um die obigen Materialien zu einem niedrigen Feststoffgehalt aufzulösen oder zu dispergieren. Beispielsweise kann genug von dem obigen Lösungsmittel verwendet werden, um eine 0.1 bis 85 gewichtsprozentige Lösung zu bilden.
  • Der Schaltkreise wird dann mit dieser Flüssigkeit mittels Spinn-, Sprüh-, Tauch- oder Flutbeschichten aufgetragen, und man läßt das Lösungsmittel verdampfen. Jedes geeignete Mittel zur Verdampfung wie einfache Lufttrocknung durch Aussetzen an die Umgebung oder die Anwendung von Vakuum kann eingesetzt werden.
  • Obwohl die oben beschriebenen Verfahren sich im wesentlichen auf die Anwendung der Vorgehensweise aus Lösung beziehen, würde der Fachmann er kennen, daß andere äquivalente Mittel (z.B. mit Schmelzimprägnierung) hier auch funktionieren würden und diese von der Erfindung umfaßt sind.
  • Das präkeramische Material wird dann typischerweise zu der siliciumhaltigen Keramik umgewandelt, indem es auf eine ausreichende Temperatur erhitzt wird. Im allgemeinen liegt die Temperatur in Abhängigkeit der Pyrolysenatmosphäre und der präkeramischen Verbindung im Bereich von 50º bis 1000ºC. Bevorzugte Temperaturen liegen im Bereich von 50º bis 600ºC und bevorzugter von 50º bis 400ºC. Erhitzen wird im allgemeinen für eine Zeit durchgeführt, die zur Keramifizierung ausreicht, im allgemeinen bis zu etwa 6 Stunden, wobei weniger als 2 Stunden bevorzugt sind.
  • Das obige Erhitzen kann bei jedem wirksamen Atmosphärendruck von Vakuum bis Überatmosphärendruck und in jeder wirksam oxidierenden oder nicht oxidierenden gasförmigen Umgebung wie solche, die Luft, O&sub2;, ein Inertgas (N&sub2; usw.), Ammoniak, Amine, Feuchtigkeit und N&sub2;O umfassen, durchgeführt werden.
  • Jedes Verfahren zur Erhitzung, wie die Verwendung eines Konvektionsofens, thermische Schnellbehandlung, Energie einer Heizplatte oder Strahlungsenergie oder Mikrowellenenergie ist hierin im allgemeinen funktionell. Die Geschwindigkeit des Erhitzens ist ebenso nicht entscheidend, aber es ist am praktikabelsten und am meisten bevorzugt, so rasch wie möglich zu erhitzen.
  • Zusätzliche Beispiele für Verfahren zum Aufbringen der Passivierung umfassen PVD oder CVD der Überzüge wie silicum-sauerstoff-haltige Überzüge, siliciumhaltige Überzüge, silicium-kohlenstoff-haltige Überzüge, silicium-stickstoff-haltige Überzüge, silicium-sauerstoff-stickstoffhaltige Überzüge, silicium-stickstoff-kohlenstoff-haltige Überzüge, silicium-sauerstoff-kohlenstoff-haltige Überzüge, silicium-sauerstoff kohlenstoff-stickstoff-haltige Überzüge und/oder diamantartige Kohlenstoffüberzüge.
  • Die Materialien und Verfahren zur Bildung dieser keramischen Überzüge sind für die Erfindung nicht entscheidend, und viele sind im Stand der Technik bekannt. Beispiele von anwendbaren Verfahren umfassen eine Vielzahl von CVD-Techniken, wie konventionelle CVD, photochemische Gasphasenabscheidung, plasmaverstärkte CVD (PECVD), Elektronen-Cyclotronen- Resonanz (ECR), Strahlgasphasenabscheidung (jet vapor deposition) und eine Vielzahl von PVD-Techniken wie Sputtern, Elektronenstrahlverdampfung und ähnlichem. Diese Verfahren involvieren entweder die Zufuhr von Energie (in der Form von Wärme oder Plasma) zu einer verdampften Spezies, um die gewünschte Reaktion zu bewirken, oder die Bündelung von Energie auf eine feste Probe des Materials, um seine Abscheidung zu bewirken.
  • Bei der konventionellen CVD wird der Überzug abgeschieden, indem ein Strom des gewünschten Precursorgases über ein erhitztes Substrat geleitet wird. Wenn die Precursorgase die heiße Oberfläche berühren, reagieren sie und lagern den Überzug ab. Substrattemperaturen im Bereich von 100º bis 1000ºC sind ausreichend, um diese Überzüge in Abhängigkeit der Precursor und der Dicke der gewünschten Beschichtung in wenigen Minuten bis wenigen Stunden zu erzeugen. Falls gewünscht, können reaktive Metalle in solch einem Verfahren verwendet werden, um die Abscheidung zu erleichtern.
  • Bei der PECVD werden die gewünschten Precursorgase zur Reaktion gebracht, indem sie durch ein Plasmafeld geführt werden. Die reaktiven Spezies, die sich dabei bilden, werden dann auf dem Substrat gebündelt und haften ohne weiteres an. Im allgemeinen ist der Vorteil dieses Verfahrens gegenüber CVD, daß eine niedrigere Substrattemperatur verwendet werden kann. Zum Beispiel funktionieren Substrattemperaturen von 20º bis 600ºC.
  • Das Plasma, das in solchen Verfahren verwendet wird, kann Energie enthalten, die aus einer Vielzahl von Quellen, wie elektrischer Entladung, elektromagnetischen Feldern im Radiofrequenz oder Mikrowellenbereich, Laser oder Teilchenstrahlen abgeleitet ist, enthalten. Im allgemeinen ist in den meisten Plasmaabscheidungsverfahren die Verwendung von Radiofrequenz- (10 kHz bis 10² MHz) oder Mikrowellenenergie (0,1 bis 10 GHz) bei mittleren Leistungsdichten (0,1 bis 5 W/cm²) bevorzugt. Die spezielle Frequenz, Leistung und der Druck werden jedoch im allgemeinen passend auf die Precursorgase und die verwendete Apparatur abgestimmt.
  • Beispiele von geeigneten Verfahren für die Abscheidung von den oben beschriebenen silicumhaltigen Überzügen umfassen (a) CVD eines Silans, Halogensilans, Halogendisilans, Halogenpolysilans oder Mischungen davon, (b) PECVD eines Silans, Halogensilans, Halogendisilans, Halogenpolysilans oder Mischungen davon oder (c) die metallunterstützte chemische Gasphasenabscheidung (MACVD) eines Silans, Halogensilans, Halogendisilans, Halogenpolysilans oder Mischungen davon.
  • Beispiele von geeigneten Verfahren für die Abscheidung des oben beschriebenen silicum-kohlenstoff-haltigen Überzuges umfaßt (1) CVD eines Silans, Akylsilans, Halogensilans, Halogendisilans, Halogenpolysilans oder Mischungen davon, fakultativ in Gegenwart eines Alkans mit 1 bis 6 Kohlenstoffatomen oder eines Alkylsilans, (2) PECVD eines Silans, Akylsilans, Halogensilans, Halogendisilans, Halogenpolysilans oder Mischungen davon, fakultativ in Gegenwart eines Alkans mit 1 bis 6 Kohlenstoffatomen oder eines Alkylsilans oder (3) PECUD eines Silacyclobutans oder Disilacyclobutans, wie in US-Patent 5,011,706 beschrieben.
  • Beispiele für geeignete Verfahren zur Abscheidung des oben beschriebenen silicium-sauerstoff-kohlenstoff-haltigen Überzugs umfassen (1) CVD eines Silans, Akylsilans, Halogensilans, Halogendisilans, Halogenpolysilans oder Mischungen davon, fakultativ in Gegenwart eines Alkans mit 1 bis 6 Kohlenstoffatomen oder eines Alkylsilans und weiterhin in Gegenwart eines oxidierenden Gases, wie Luft, Sauerstoff, Ozon, Distickstoffoxid und ähnlicher, (2) PECVD eines Silans, Akylsilans, Halogensilans, Halogendisilans, Halogenpolysilans oder Mischungen davon, fakultativ in Gegenwart eines Alkans mit 1 bis 6 Kohlenstoffatomen oder eines Alkylsilans und weiterhin in Gegenwart eines oxidierenden Gases, wie Luft, Sauerstoff, Ozon, Distickstoffoxid und ähnlicher oder (3) PECVD eines Silacyclobutans oder Disilacyclobutans wie in US-Patent 5,011,706 beschrieben, in Gegenwart eines oxidierenden Gases, wie Luft, Sauerstoff, Ozon, Distickstoffoxid und ähnlicher.
  • Beispiele von geeigneten Verfahren für die Abscheidung des oben beschriebenen silicium-stickstoff-haltigen Überzugs umfassen (A) CVD eines Silans, Halogensilans, Halogendisilans, Halogenpolysilans oder Mischungen davon in Gegenwart von Ammoniak, (B) PECVD eines Silans, Halogensilans, Halogendisilans oder Mischungen davon in Gegenwart von Ammoniak, (C) PECUD einer SiH&sub4;-N&sub2;-Mischung, so wie die von Ionic Systems oder von Katoh im Japanese Journal of Applied Physics, Band 22, Nr. 5, Seiten 1321-1323 beschriebene oder (D) reaktives Sputtern so wie in Semiconductor International, Seite 34, August 1987 beschrieben.
  • Beispiele von geeigneten Verfahren für die Abscheidung des oben beschriebenen silicum-sauerstoff-stickstoff-haltigen Überzugs umfassen (A) CVD eines Silans, Halogensilans, Halogendisilans, Halogenpolysilans oder Mischungen davon in Gegenwart von Ammoniak und einem oxidierenden Gas, wie Luft, Sauerstoff, Ozon, Distickstoffoxid und ähnlicher, (B) PECVD eines Silans, Halogensilans, Halogendisilans, Halogenpolysilans oder Mischungen davon, in Gegenwart von Ammoniak und einem oxidierenden Gas, wie Luft, Sauerstoff, Ozon, Distickstoffoxid und ähnlichen, (C) PECVD einer SiH&sub4;-N&sub2;-Mischung, so wie die von Ionic Systems oder von Katoh im Japanese Journal of Applied Physics, Band 22, Nr. 5, Seiten 1321-1323 beschriebene, in Gegenwart eines oxidierenden Gases, wie Luft, Sauerstoff, Ozon, Distickstoffoxid und ähnlicher oder (D) reaktives Sputtern sowie das in Semiconductor International, Seite 34, August 1987 beschrieben in Gegenwart eines oxidierenden Gases, wie Luft, Sauerstoff, Ozon, Distickstoffoxid und ähnlicher.
  • Beispiele von geeigneten Verfahren zur Abscheidung des oben beschriebenen silicium-sauerstoff-haltigen Überzugs umfassen (A) CVD eines Silans, Halogensilans, Halogendisilans, Halogenpolysilans oder Mischungen davon in Gegenwart eines oxidierenden Gases, wie Luft, Sauerstoff, Ozon, Distickstoffoxid und ähnlicher, (B) PECVD eines Silans, Halogensilans, Halogendisilans, Halogenpolysilans oder Mischungen davon in Gegenwart eines oxidierenden Gases, wie Luft, Sauerstoff, Ozon, Distickstoffoxid und ähnlicher, (C) CVD oder PECVD von Tetraethylorthosilicat, Methyltrimethoxysilan, Methalxhydrogensiloxanen, Dimethylsiloxanen und ähnlichen in Gegenwart eines oxidierenden Gases, wie Luft, Sauerstoff, Ozon, Distickstoffoxid und ähnlicher oder (D) CVD oder PECVD von Hydrogensilsesquioxanharz in Gegenwart eines oxidierenden Gases, wie Luft, Sauerstoff, Ozon, Distickstoffoxid und ähnlicher wie in US-Patent 5,165,955 beschrieben.
  • Beispiele von geeigneten Verfahren zur Abscheidung des oben beschriebenen silicum-kohlenstoff-stickstoff-haltigen Überzugs umfassen (i) CVD von Hexamethyldisilazan, (ii) PECVD von Hexamethyldisilazan, (iii) CVD von Silan, Alkylsilan, Halogensilan, Halogendisilan, Halogenpolysilan oder Mischungen davon, fakultativ in Gegenwart Alkans mit 1 bis 6 Kohlenstoffatomen oder eines Alkylsilans und weiterhin in Gegenwart von Ammoniak oder (iv) PECVD eines Silans, Alkylsilans, Halogensilans, Halogendisilans, Halogenpolysilans oder Mischungen davon, fakultativ in Ge genwart eines Alkans mit 1 bis 6 Kohlenstoffatomen oder eines Alkylsilans und weiterhin in Gegenwart von Ammoniak.
  • Beispiele von geeigneten Verfahren zur Abscheidung des oben beschriebenen silicium-sauerstoff-kohlenstoff-stickstoff-haltigen Überzugs umfassen (i) CUD von Hexamethyldisilazan in Gegenwart eines oxidierenden Gases, wie Luft, Sauerstoff, Ozon, Distickstoffoxid und ähnliche, (ii) PECUD von Hexamethyldisilazan in Gegenwart eines oxidierenden Gases, wie Luft, Sauerstoff, Ozon, Distickstoffoxid und ähnlicher, (iii) CUD eines Silans, Alkylsilans, Halogensilans, Halogendisilans, Halogenpolysilans oder Mischungen davon, fakultativ in Gegenwart eines Alkans mit 1 bis 6 Kohlenstoffatomen oder eines Alkylsilans und weiterhin in Gegenwart von Ammoniak und einem oxidierenden Gas, wie Luft, Sauerstoff, Ozon, Distickstoffoxid und ähnlichen oder (iv) PECUD eines Silans, Alkylsilans, Halogensilans, Halogendisilans, Halogenpolysilans oder Mischungen davon, fakultativ in Gegenwart eines Alkans mit 1 bis 6 Kohlenstoffatomen oder eines Alkylsilans und weiterhin in Gegenwart von Ammoniak und einem oxidierenden Gas, wie Luft, Sauerstoff, Ozon, Distickstoffoxid und ähnlichen.
  • Beispiele von geeigneten Verfahren zur Abscheidung des oben beschriebenen diamantartigen Kohlenstoffüberzuges umfassen Aussetzen des Substrates an einen Argonstrahl, der einen Kohlenwasserstoff enthält, in der Art und Weise wie in NASA Tech Briefs, November 1989 beschrieben, oder durch eines der Verfahren wie von Spear in J. Am. Ceram. Soc., 72, Seiten 171 - 191 (1989) beschrieben.
  • Es wird darauf hingewiesen, daß die Passivierung, falls gewünscht, mit anderen Agenzien dotiert werden kann. Zum Beispiel können die Überzüge mit Bor, Phosphor oder Kohlenstoff dotiert werden, um ihre Eigenschaften zu modifizieren.
  • Entweder einer oder mehrere der obigen Überzüge können als die Passivierung verwendet werden. In einer bevorzugten Ausführungsform der Erfindung wird eine siliciumhaltige keramische Schicht, die aus einem siliciumhaltigen präkeramischen Material stammt, als die erste planare Schicht verwendet, und eine zweite Schicht aus einem Material wie Siliciumnitrid oder Siliciumcarbid wird oben auf die erste Schicht mittels CVD aufgebracht.
  • Nachdem die Passivierung aufgebracht wurde, wird der Überzug, der die Bond-Pad-Metallisierung bedeckt, geätzt oder teilweise geätzt, um die oberste Oberfläche der nicht korrodierenden Metallschicht freizulegen, um die Zusammenschaltung des Schaltkreises zu erlauben. In einer Ausführungsform der Erfindung kann die Passivierung auf der gesamten obersten Oberfläche des Bond-Pads entfernt werden. In einer bevorzugten Ausführungsform jedoch wird nur ein Teil der Passivierung auf der obersten Oberfläche des Bond-Pads entfernt, so daß die Passivierung die Kanten und die oberste Oberfläche des Bond-Pads überlappt. Es wird jedoch darauf hingewiesen, daß anderen Vorgehensweisen, die in offenen Bond-Pads resultieren, auch verwendet werden können (z.B. Abscheidung des Überzugs, nur um die Bond-Pads herum).
  • Das Verfahren zur Ätzung ist nicht entscheidend und nahezu jedes im Stand der Technik bekannte Verfahren wird hier funktionieren. Dies umfaßt trockenes Ätzen (z.B. mit Plasma), Naßätzen (z.B. mit wäßriger Fluorwasserstoffsäure) und/oder Laserabtragung.
  • Die resultierenden Stromkreise sind hermetisch versiegelt, so daß sie ohne Beschädigung gehandhabt und/oder transportiert werden können. Darüber hinaus kann jede der Passivierungsschichten UV- oder sichtbares Licht absorbieren oder Pigmente oder Füllstoffe enthalten, die UV- oder sichtbares Licht absorbieren, um Beschädigungen vorzubeugen und die Durchsicht zu verhindern.
  • Nach Zusammenschluß kann das Bauteil auch mittels im Stand der Technik bekannter üblicher Techniken verpackt werden. Zum Beispiel kann das Bauteil in ein organisches Einbettharz, wie ein Polyimid, ein Epoxid oder PARYLENETM, eingebettet werden, es kann in ein Silikoneinbettmittel eingebettet werden, es kann für zusätzlichen Schutz in eine Kunststoffverpackung eingeschlossen werden, oder es kann in einem Modul oder einer Anordnung ohne weitere Erstverpackung enthalten sein.

Claims (9)

1. Verfahren zur Versiegelung einer Baugruppe eines integrierten Schaltkreises, umfassend:
Zurverfügungstellen einer Baugruppe eines integrierten Schaltkreises mit Kontaktierungsflächen (Bond-Pads), wobei die Baugruppe keine Passivierung auf ihrer Oberfläche aufweist,
Aufbringen einer nichtkorrodierenden Metallschicht auf der Oberfläche der Bond-Pads.
Aufbringen einer Passivierungsschicht direkt auf der Oberfläche der Baugruppe und den Bond-Pads mit der nichtkorrodierenden Metallschicht durch Beschichten mit einer Zusammensetzung, die ein präkeramisches siliciumhaltiges Material enthält, das außerdem Verbindungen, ausgewählt aus Verbindungen von Aluminium, Titan, Zirkon, Tantal, Niob, Vanadin, Bor und Phosphor enthält, gefolgt von der Umwandlung dieses Materials zu einer Keramik, wobei die Verbindungen keramische Oxide bilden, und
Ätzen der Passivierung, um wenigstens einen Teil der nichtkorrodierenden Metallschicht auf den Bond-Pads freizulegen.
2. Verfahren nach Anspruch 1, wobei eine Metallschicht als Diffusionssperre zwischen dem Bond-Pad und der nichtkorrodierenden Metallschicht abgeschieden wird.
3. Verfahren nach Anspruch 1, wobei die Passivierungsschicht aus Siliciumoxiden, Siliciumnitrid, Siliciumoxynitrid, Siliciumoxycarbid, Siliciumcarbonitrid, Silicumoxycarbonitrid und Siliciumcarbid ausgewählt ist.
4. Verfahren nach Anspruch 1, wobei die Passivierungsschicht mit einem Mittel, ausgewählt aus Bor, Phosphor und Kohlenstoff, dotiert ist.
5. Verfahren nach Anspruch 1, wobei die Passivierung durch ein Verfahren aufgetragen wird, das aus physikalischem Aufdampfen (PUD) und chemischem Aufdampfen (CVD) ausgewählt ist.
6. Verfahren nach Anspruch 5, wobei das präkeramische siliciumhaltige Material ein Hydrogensilsesquioxanharz ist.
7. Verfahren nach Anspruch 2, wobei die Metallschicht als Diffusionssperre ausgewählt ist aus Titan, Titan-Wolfram, Titan- Nitrid, Nickel-Uanadin, Chrom und Nickel-Chrom.
8. Verfahren nach Anspruch 1, wobei die nichtkorrodierende Metallschicht ausgewählt ist aus Gold, Kupfer, Silber, Wolfram, Platin, Lötmetallen und mit Silber gefülltem Epoxyharz.
9. Verfahren nach Anspruch 1, wobei die Passivierungsschicht ultraviolettes oder sichtbares Licht absorbiert.
DE69413195T 1993-12-29 1994-12-20 Verfahren zur Passivierung einer integrierten Schaltung Expired - Fee Related DE69413195T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US17508893A 1993-12-29 1993-12-29

Publications (2)

Publication Number Publication Date
DE69413195D1 DE69413195D1 (de) 1998-10-15
DE69413195T2 true DE69413195T2 (de) 1999-05-06

Family

ID=22638832

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69413195T Expired - Fee Related DE69413195T2 (de) 1993-12-29 1994-12-20 Verfahren zur Passivierung einer integrierten Schaltung

Country Status (5)

Country Link
EP (1) EP0661742B1 (de)
JP (1) JPH07273142A (de)
KR (1) KR100335514B1 (de)
CA (1) CA2133898A1 (de)
DE (1) DE69413195T2 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2839007B2 (ja) * 1996-04-18 1998-12-16 日本電気株式会社 半導体装置及びその製造方法
US5693565A (en) * 1996-07-15 1997-12-02 Dow Corning Corporation Semiconductor chips suitable for known good die testing
US7759803B2 (en) 2001-07-25 2010-07-20 Rohm Co., Ltd. Semiconductor device and method of manufacturing the same
JP4740536B2 (ja) * 2003-11-26 2011-08-03 ローム株式会社 半導体装置およびその製造方法
CN109427692B (zh) * 2017-08-23 2020-11-20 Tcl科技集团股份有限公司 封装薄膜及其应用

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61259557A (ja) * 1985-05-14 1986-11-17 Nec Corp 半導体装置
JPS6331138A (ja) * 1986-07-24 1988-02-09 Fujitsu Ltd 半導体装置の製造方法
US4756977A (en) * 1986-12-03 1988-07-12 Dow Corning Corporation Multilayer ceramics from hydrogen silsesquioxane
JPH02277242A (ja) * 1989-04-18 1990-11-13 Nec Corp 半導体装置の製造方法
US5136364A (en) * 1991-06-12 1992-08-04 National Semiconductor Corporation Semiconductor die sealing
JPH0582581A (ja) * 1991-09-20 1993-04-02 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
KR950021346A (ko) 1995-07-26
KR100335514B1 (ko) 2002-12-02
EP0661742A1 (de) 1995-07-05
JPH07273142A (ja) 1995-10-20
CA2133898A1 (en) 1995-06-30
EP0661742B1 (de) 1998-09-09
DE69413195D1 (de) 1998-10-15

Similar Documents

Publication Publication Date Title
DE69310851T2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit einem auf einer Keramikschicht basierenden Schutz
US5563102A (en) Method of sealing integrated circuits
DE3789606T2 (de) Mehrschichtige Keramik aus hydrogeniertem Silsequioxan.
US5399441A (en) Method of applying opaque coatings
US5825078A (en) Hermetic protection for integrated circuits
EP0270231B1 (de) Mehrlagige keramische Beschichtungen aus Wasserstoff-Silsesquioxanharz und Metalloxiden, katalysiert durch Platin und Rhodium
DE69100467T2 (de) Umwandlung bei niedrigen Temperaturen von Kieselvorproduktion in Kieselerden.
EP0270263B1 (de) Mehrschichtige keramische Bekleidungen aus Metalloxyden für den Schutz elektronischer Vorrichtungen
US5710203A (en) Electronic coating compositions
US5380567A (en) Hermetic coatings by heating hydrogen silsesquinoxane resin in an inert atmosphere
US4808653A (en) Coating composition containing hydrogen silsesquioxane resin and other metal oxide precursors
DE4005472C2 (de) Verfahren zur Bildung eines keramischen oder keramikartigen Überzugs
US5008320A (en) Platinum or rhodium catalyzed multilayer ceramic coatings from hydrogen silsesquioxane resin and metal oxides
EP0274274A2 (de) Mehrschichtige keramische Überzüge aus Silicatestern und Metalloxiden
EP0442632A2 (de) Überzugsschicht für mikroelektronische Anordnungen und Substrate
US5935638A (en) Silicon dioxide containing coating
DE69413195T2 (de) Verfahren zur Passivierung einer integrierten Schaltung
US4997482A (en) Coating composition containing hydrolyzed silicate esters and other metal oxide precursors
DE69311774T2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit einem auf einer Keramikschicht basierenden hermetischen Schutz
DE69601284T2 (de) Verfahren zum Verkleben von Siliziumdioxid auf Gold
CA2104484A1 (en) Hermetic protection for integrated circuits
EP0588577A2 (de) Hermetisch abgedichtete integrierte Schaltungen
DE29623946U1 (de) Siliciumcarbidmetalldiffusionssperrschicht

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee