DE69204143T2 - Datenverarbeitungsanordnung mit Speicheranordnung. - Google Patents

Datenverarbeitungsanordnung mit Speicheranordnung.

Info

Publication number
DE69204143T2
DE69204143T2 DE69204143T DE69204143T DE69204143T2 DE 69204143 T2 DE69204143 T2 DE 69204143T2 DE 69204143 T DE69204143 T DE 69204143T DE 69204143 T DE69204143 T DE 69204143T DE 69204143 T2 DE69204143 T2 DE 69204143T2
Authority
DE
Germany
Prior art keywords
memory
data
cache
volatile
memories
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69204143T
Other languages
English (en)
Other versions
DE69204143D1 (de
Inventor
Michael Howard Hartung
Shanker Singh
Forrest Lee Wade
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE69204143D1 publication Critical patent/DE69204143D1/de
Application granted granted Critical
Publication of DE69204143T2 publication Critical patent/DE69204143T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/141Battery and back-up supplies
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2015Redundant power supplies

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Power Engineering (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Description

    Datenverarbeitungsanordnung mit Speicheranordnung
  • Die vorliegende Erfindung bezieht sich auf Datenverarbeitungsanordnungen mit Speicheranordnungen, die eine Einrichtung zur Vermeidung von Datenverlust enthalten. Diese Vermeidung erfolgt insbesondere durch Bereitstellung eines Sicherheitsspeichermittels mit einer externen Stromquelle.
  • Cache-Speicher arbeiten entsprechend den hohen Geschwindigkeiten moderner Prozessoren mit hohen Geschwindigkeiten und bilden eine Schnittstelle mit größeren aber langsameren Hauptspeichern oder Systemspeichern. Cache-Speicher bestehen normalerweise aus Halbleiterfeldern, die ihren Inhalt verlieren, sobald kein Strom mehr anliegt, das heißt, diese Speicher sind flüchtig. Systemspeicher wie beispielsweise ein DASD-Speicher (direct access storage device) sind nicht-flüchtig, das heißt, sie behalten ihren Dateninhalt auch dann, wenn die Stromzufuhr unterbrochen wird; der Zugriff auf die Daten ist jedoch erst wieder möglich, wenn die Stromzufuhr wiederhergestellt ist.
  • Einige Cache-Speicher sind so ausgelegt, daß jeder Schreibvorgang auf den Cache ebenfalls in den Systemspeicher übertragen wird. Der Systemspeicher ist dadurch stets auf dem aktuellen Stand und enthält die Daten, falls der Cache-Speicher ausfällt. Ein weiterer Typ eines Cache-Speichers speichert Datenblöcke, die, beispielsweise in einem Burst-Modus, in den Systemspeicher geschrieben werden. Tritt ein Stromausfall ein, bevor ein Datenblock in den Systemspeicher übertragen wird, gehen die Daten verloren.
  • Nichtflüchtige Speicher (NVS) können dazu verwendet werden, die Datenintegrität aufrechtzuerhalten, indem für den Fall eines Stromausfalls Reservebatterien zur Verfügung stehen. Aufgrund wirtschaftlicher Erwägungen schließen die Kosten für einen solchen nichtflüchtigen Speicher im Regelfall eine Implementierung in einem Maße, wie sie für einen nützlichen Einsatz in Anwendungen mit hohem Datenaufkommen erforderlich wäre, aus. Daneben gibt es auch technische Unterschiede zwischen Cache-Speichern und nichtflüchtigen Speichern. Cache- Speicher, beispielsweise, verwenden normalerweise DRAMS (Dynamic Random Access Memories), die eine regelmäßige Auffrischung der gespeicherten Daten erfordern. Nichtflüchtige Speicher, hingegen, werden normalerweise in SRAM (Static Random Access Memory) implementiert, um die Erfordernis der Auffrischung von DRAMS auszuschalten. Die Schnittstellen unterscheiden sich ebenfalls.
  • Die Implementierung von Cache-Speichern, die auch unter unzuverlässigen Stromversorgungsbedingungen verlässlich sind, brachte Maßnahmen hervor, die allerdings nicht in jeder Anwendung geeignet sind.
  • Das US-Patent 4,849,978 beschreibt eine Mehrzahl an Speichereinheiten mit einer einzigen Sicherungsspeichereinheit. Die Sicherungsspeichereinheit enthält die Prüfsumme aller in den anderen Speichereinheiten gespeicherten Daten, so daß für den Fall eines Ausfalls einer der anderen Speichereinheiten ihre Dateninhalte aus den in den verbleibenden anderen Speichereinheiten enthaltenen Daten und der in der Sicherungseinheit enthaltenen Prüfsumme rekonstruiert werden können.
  • Das US-Patent 4,399,524 beschreibt einen Speicher mit beliebigem Zugriff, der an der Hauptstromversorgungsleitung zum Speiclier mit einer zusätzlichen Batterie und einem Detektor ausgestattet ist, der im Fall eines Absinkens der Hauptspannungszufuhr unter einen vorbestimmten Schwellenwert den Prozessor vom Speicher abklemmt, um Strom zu sparen.
  • Das US-Patent 4,603,406 beschreibt zwei Speicher, die je mit einer zusätzlichen Stromquelle versehen sind und ein Signal liefern, das den Ausfall des Batteriesystems anzeigt. Inkorrekte Sicherungszustände werden nur dann als erfolgreich aufgelöst, wenn sich der sendende Speicher in einem erfolgreichen Sicherungsstatus befindet und der empfangende Speicher im selben Status ist wie der sendende Speicher. Das US-Patent 4,627,000 beschreibt ein elektrisches Meßinstrument mit einem nichtflüchtigen Speicher zur Speicherung der Inhalte eines austauschbaren Anfrageregisters für den Fall eines Stromausfalls oder wenn das flüchtige Anfrageregister entfernt wird.
  • Das US-Patent 4,819,154 beschreibt einen nicht durchschreibbaren Cache-Speicher für jeden Prozessor in einer Anordnung zur Speicherung von Berechnungen des dazugehörigen Prozessors. Die Daten werden dann selektiv sequentiell in die beiden Hauptspeicher geschrieben, von denen jeder einen Statusbereich besitzt, der vom Prozessor vor und nach jeder Schreiboperation aktualisiert wird. Die Datenübertragung läßt sich durch Verwendung von Blockstatusaufzeichnungen, die anzeigen, ob ein dazugehöriger Block geändert wurde, effizienter gestalten. Nur modifizierte Blöcke werden dann zu vorgegebenen Zeitpunkten übertragen.
  • Die Anordnungen der bisherigen Technologie besitzen Nachteile bezüglich ihrer Kosten und ihrer Anwendbarkeit auf Anordnungen zur Verarbeitung großer Datenmengen wie beispielsweise DASD (Direct Access Storage Device).
  • Das Dokument mit dem Titel "The IBM 3990 Disk Cache" von J. Menon et al, Computer Society International Conference, Vol. 33, 1988, IEE Washington, Seiten 146-151, beschreibt eine Speicheranordnung mit Clustern aus Cache-Speichern und separaten Clustern aus nichtflüchtigen Speichern.
  • Bei Betrachtung eines Aspekts stellt die vorliegende Erfindung eine Datenverarbeitungsanordnung mit einer Speicheranordnung bereit, wobei die Speicheranordnung folgendes umfaßt: eine Mehrzahl getrennter Speichermodule; eine Mehrzahl an Stromversorgungseinrichtungen, von denen jede Strom an ein separates Speichermodul liefert, dadurch charakterisiert, daß jedes Modul einen ersten Bereich, der einen Cache-Speicher umfaßt, und einen zweiten Bereich, der einen nichtflüchtigen Speicher umfaßt, aufweist; und ein Mittel zur Speicherung derselben Daten im ersten Bereich eines der Speichermodule und gleichzeitig im zweiten Bereich eines anderen Speichermoduls.
  • In Übereinstimmung mit der vorliegenden Erfindung kann eine Speicheranordnung als eine Kombination getrennter Speichermodule betrachtet werden, wobei jedes Modul in einen Cache-Teil und einen nichtflüchtigen Teil partitioniert ist. Jedes Modul besitzt seine eigene Stromquelle, so daß der Ausfall einer einzelnen Stromquelle die anderen Module nicht beeinträchtigt. Ein bestimmter Datenblock wird nicht in beiden Teilen eines einzigen Moduls gespeichert. Jeder modifizierte Datenblock wird im Cache-Teil eines Moduls und im nichtflüchtigen Teil eines anderen Moduls gespeichert. Somit führt der Ausfall einer beliebigen Kombination aus Stromversorgungen nicht zu einem Verlust irgendwelcher modifizierter Daten, da die Stromquellen der nichtflüchtigen Teile normalerweise durch Batterien abgesichert werden. In Übereinstimmung mit der vorliegenden Erfindung besteht eine Datenspeicheranordnung aus einer Mehrzahl an Cache-Speichern und einer ebenso großen Anzahl nichtflüchtiger Speicher, wobei jedes Paar, das aus einem Cache-Speicher und einem nichtflüchtigen Speicher besteht, an eine unabhängige Stromversorgung angeschlossen wird. Modifizierte Daten werden sowohl in einem Cache-Speicher als auch in einem nichtflüchtigen Speicher aus unterschiedlichen Paaren gespeichert, damit kein Paar an nur eine Stromquelle angeschlossen ist.
  • Im Sinne eines umfassenden Verständnisses der vorliegenden Erfindung wird nachfolgend ein bevorzugtes Ausführungsbeispiel beschrieben, wobei auf die folgenden Begleitzeichnungen Bezug genommen wird:
  • Figur 1 ist ein Blockdiagramm einer Speicheranordnung in Übereinstimmung mit der vorliegenden Erfindung; und
  • Figur 2 ist ein Blockdiagramm eines Computersystems, in dem die vorliegende Erfindung einbezogen sein kann.
  • Figur 1 zeigt eine Ausführung der vorliegenden Erfindung unter Verwendung eines Paars an Speicheranordnungen, wobei jede Anordnung aus einem Cache-Speicher und einem nichtflüchtigen Speicher besteht. Der Zugriff auf die Speicher für das Beschreiben erfolgt, indem die Informationen in den Cache- Speicher einer Anordnung und gleichzeitig in den nichtflüchtigen Speicher der anderen Anordnung geschrieben werden. Beispiel: Die zu speichernden Informationen, die auf dem Systembus 121 ankommen, werden von einem Multiplexer-De-Multiplexer (MUX/DEMUX) 119 gesteuert. Die zu schreibenden Informationen werden über eine Schnittstelle 123 in einem Cache- Speicher 105 und gleichzeitig im nichtflüchtigen Speicher NVS2 111 gespeichert.
  • Die Stromversorgungen für die separaten Anordnungen werden als POWER1 101 für den Cache-Speicher CACHE1 105 und den NVS1- Speicher 109 dargestellt. Die Stromversorgung POWER2 103 liefert Strom an den CACHE2-Speicher 107 und den NVS2-Speicher 111. Eine Batteriesicherung erfolgt für den NVS1-Speicher 109 durch die Batteriequelle 115. Die Batteriequelle 117 sichert den nichtflüchtigen Speicher 111.
  • Im Normalbetrieb werden Speicherdaten in die Cache-Speicher 195 oder 107 eingelesen oder von dort ausgelesen, je nachdem, wie der MUX/DEMUX 119 dies festlegt. Informationen, die in die Cache-Speicher hineingeschrieben werden, werden ebenfalls in den nichtflüchtigen Speicher der gegenüberliegenden Anordnung geschrieben. Versagt die Stromzufuhr für eine bestimmte Anordnung, dann können die Daten im Cache-Speicher, der von der Stromstörung betroffen ist, aus dem nichtflüchtigen Speicher in der anderen Anordnung ausgelesen werden. Wenn der Cache- Speicher für den nichtflüchtigen Speicher und die Anordnung eine Stromunterbrechung erleidet, springt ersatzweise die Batteriesicherung ein. Fallen beide Stromversorgungen aus, kann die Information noch immer über die nichtflüchtigen Speicher abgerufen werden.
  • Figur 2 zeigt eine größere Speicheranordnung mit drei Anordnungen und einem MUX/DEMUX 205, für den die Batteriesicherungsversorgung von den nichtflüchtigen Speichern nicht dargestellt sind. Gemäß Darstellung ist ein Systembus 207 an einen Prozessor 203 und eine DASD-Anordnung 201 und einen MUX/DEMUX 205 für die Speicheranordnung gekoppelt. Die Cache-Speicher CACHE1, CACHE2 und CACHE3 werden von aneinandergrenzenden Adreßfeldern unter der Steuerung der Schnittstelle zu jedem Cache und der Operation des MUX/DEMUX 205 adressiert. In ähnlicher Weise werden die nichtflüchtigen Speicheranordnungen NVS1, NVS2 und NVS3 adressiert, außer daß die in NVS1 gespeicherten Daten die modifizierten Daten enthalten, die in CACHE3 gespeichert sind, und außer daß NVS2 auf ähnliche Weise mit CACHE1 und NVS3 ähnlich mit CAHCE 2 gepaart ist. Die Stromversorgungen POWER1, POWER2 und POWER3 sind unabhängig voneinander und erzeugen eine Störung nur in dem System-Cache, an den sie Strom liefern. Wie aus Figur 2 ersichtlich ist, kann die im Speicher gespeicherte Information selbst dann erhalten werden, wenn alle drei Stromversorgungen in der gezeigten Anordnung ausfallen.
  • Obwohl die vorliegende Erfindung in bezug auf Cache-Speicher und nichtflüchtige Speicher beschrieben wurde, ist sie nicht auf einen bestimmten Speichertyp beschränkt.

Claims (2)

1. Eine Datenverarbeitungsanordnung mit Speicheranordnung, wobei die Speicheranordnung folgendes umfaßt:
eine Mehrzahl getrennter Speichermodule; eine Mehrzahl an Stromversorgungseinrichtungen 101, 103, von denen jede Strom an ein separates Speichermodul liefert; dadurch charakterisiert, daß jedes Modul einen ersten Bereich 105, 107, der einen Cache-Speicher umfaßt, und einen zweiten Bereich 109, 111, der einen nichtflüchtigen Speicher umfaßt, aufweist;
und ein Mittel zur Speicherung derselben Daten im ersten Bereich eines der Speichermodule und gleichzeitig im zweiten Bereich eines anderen Speichermoduls.
2. Eine Datenverarbeitungsanordnung gemäß Anspruch 1, des weiteren bestehend aus:
einem Mittel zur Kopplung jeder der Stromversorgungen an einen separaten Cache-Speicher und an einen separaten nichtflüchtigen Speicher.
Eine Datenverarbeitungsanordnung gemäß allen vorherigen Ansprüchen, des weiteren bestehend aus:
einem Übertragungsmittel (119) zur Kopplung von Adressen und Daten an eine oder von einer Quelle parallel zu einem der Cache-Speicher und einem der nichtflüchtigen Speicher, die nicht an dieselbe Stromversorgung angeschlossen sind.
DE69204143T 1991-11-20 1992-11-13 Datenverarbeitungsanordnung mit Speicheranordnung. Expired - Fee Related DE69204143T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US79521591A 1991-11-20 1991-11-20

Publications (2)

Publication Number Publication Date
DE69204143D1 DE69204143D1 (de) 1995-09-21
DE69204143T2 true DE69204143T2 (de) 1996-05-02

Family

ID=25165027

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69204143T Expired - Fee Related DE69204143T2 (de) 1991-11-20 1992-11-13 Datenverarbeitungsanordnung mit Speicheranordnung.

Country Status (5)

Country Link
EP (1) EP0543582B1 (de)
JP (1) JPH0778769B2 (de)
KR (1) KR960001947B1 (de)
CA (1) CA2072728A1 (de)
DE (1) DE69204143T2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10338038B4 (de) * 2002-12-13 2005-11-17 Hewlett-Packard Development Co., L.P., Houston Vorrichtung zum Sparen einer Leistung, die durch ein System verbraucht wird, das eine integrierte Prozessorschaltung aufweist

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996041249A2 (en) * 1995-06-07 1996-12-19 Tricord Systems, Inc. Intelligent disk-cache memory
JP3702923B2 (ja) 1997-02-28 2005-10-05 ソニー株式会社 情報処理方法および情報処理装置
JP3092556B2 (ja) * 1997-09-16 2000-09-25 日本電気株式会社 半導体記憶装置
WO1999060471A1 (fr) * 1998-05-18 1999-11-25 Hitachi, Ltd. Controleur de pile de disques
US7287187B2 (en) 2001-10-15 2007-10-23 Sun Microsystems, Inc. Method and apparatus for supplying redundant power
US7337277B2 (en) 2004-11-18 2008-02-26 International Business Machines Corporation Apparatus, system, and method for flushing cache data
JP4249719B2 (ja) 2005-03-29 2009-04-08 株式会社日立製作所 バックアップシステム、プログラム及びバックアップ方法
JP4341571B2 (ja) 2005-03-29 2009-10-07 日本電気株式会社 記憶装置システムおよびその制御方法、制御プログラム
JP6092019B2 (ja) * 2013-06-25 2017-03-08 株式会社東芝 プロセッサ
CN106573209B (zh) * 2014-08-13 2020-01-03 维尔萨利斯股份公司 转子以及搅拌设备
KR102635667B1 (ko) * 2021-04-28 2024-02-14 김수현 교반기 허브

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59133624A (ja) * 1983-01-20 1984-08-01 Sharp Corp インタ−フエイス方式
JPH02118745A (ja) * 1988-10-28 1990-05-07 Toshiba Corp メモリバックアップ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10338038B4 (de) * 2002-12-13 2005-11-17 Hewlett-Packard Development Co., L.P., Houston Vorrichtung zum Sparen einer Leistung, die durch ein System verbraucht wird, das eine integrierte Prozessorschaltung aufweist

Also Published As

Publication number Publication date
EP0543582A1 (de) 1993-05-26
KR930010734A (ko) 1993-06-23
CA2072728A1 (en) 1993-05-21
JPH05225074A (ja) 1993-09-03
EP0543582B1 (de) 1995-08-16
JPH0778769B2 (ja) 1995-08-23
DE69204143D1 (de) 1995-09-21
KR960001947B1 (ko) 1996-02-08

Similar Documents

Publication Publication Date Title
DE3834759C2 (de)
DE69807077T2 (de) Verfahren und vorrichtung zur wiederherstellung in einem verteilten datenbanksystem mit nicht global erreichbaren daten unter verwendung von gemeinsam genutzten virtuellen platten
DE69131562T2 (de) Verfahren und Anordnung zur Wiederherstellung von durch Parität geschützten Daten
DE69801418T2 (de) Datenaufteilung und -dupliziering in einem verteilten datenverarbeitungssystem
DE3803759C2 (de)
DE69817696T2 (de) Warmaustausch von gespiegeltem Nachschreib-Cachespeicher
DE10345383B4 (de) Bankadreßabbildung gemäß einer Bankhaltezeit bei dynamischen Direktzugriffsspeichern
DE68927755T2 (de) System zur sicheren chiffrierschlüsselverarbeitung
DE4210857C2 (de) Halbleiterspeichereinrichtung und Verfahren zum Übertragen von Daten
DE69838898T2 (de) Doppelte Plattenspeichersteuerungen
DE69204143T2 (de) Datenverarbeitungsanordnung mit Speicheranordnung.
DE3783631T2 (de) Pseudo-statisches speicheruntersystem.
DE2523414C3 (de) Hierarchische Speicheranordnung mit mehr als zwei Speicherstufen
DE68927941T2 (de) Datenschutzsystem in einem Datenverarbeitungssystem
DE68924313T2 (de) Mehrprozessoranordnungen mit kreuzweise abgefragten Schreib-in-Cachespeichern.
DE68923026T2 (de) Speicherdiagnosegerät und Verfahren.
DE3485820T2 (de) Doppelspeichersystem mit reservestromversorgung.
DE69700637T2 (de) Host-basierendes RAID-5 und nicht flüchtige RAM-Integration und Verfahren hierfür
DE69031411T2 (de) Verfahren und Anordnung zum Lesen, Schreiben und Auffrischen eines Speichers mit direktem virtuellem oder physikalischem Zugriff
DE69230211T2 (de) Integrierter Speicher, Verwaltungsverfahren und resultierendes Informationssystem
EP0228559A1 (de) Fehlertolerante Mehrrechneranordnung
DE2359178A1 (de) Speicheranordnung
DE69930307T2 (de) Datenspeichersystem
DE69624191T2 (de) Atomisches Aktualisieren von EDC-geschützten Daten
DE3032630A1 (de) Halbleiterspeicher aus speicherbausteinen mit redundanten speicherbereichen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee