-
Hintergrund
der Erfindung
-
Diese Erfindung betrifft eine integrierte
Halbleiterschaltungs-Vorrichtung zum Vermeiden einer Signalinterferenz
zwischen Verdrahtungen.
-
Die europäische Patentanmeldung EP-0
246 458 offenbart ein Modul zum Unterbringen von integrierten Halbleiterschaltungs-Chips
in festen Baugruppen auf einem Basissubstrat. Hierbei sind in einem
Halbleiterkörper
verschiedene Verdrahtungsebenen in einer Mehrschichtenanordnung
vorgesehen. In jeder Ebene sind angrenzende Signalverdrahtungsleitungen
vorgesehen, zwischen welchen eine geerdete Leitung bereitgestellt
ist. Metallstifte sind ausgebildet, um die verschiedenen Verdrahtungsebenen
untereinander zu verbinden. Ein Verfahren besteht darin, eine Einfassung
einzubringen und dann diese sogenannte „Durchkontaktierung" (vias) mit Metall
aufzufüllen.
Ein anderen Weg zum Ausbilden der Stifte besteht darin, abgestufte,
leitfähige
Durchkontaktierungen an all den Stellen auszubilden, wo eine Durchkontaktierung
der Verdrahtungsebenen erforderlich ist. Die Stifte dienen von daher
als Durchkontaktierung zwischen den einzelnen Ebenen, während ein
Abschirmen der Signalleitungen jeweils nur mittels der geerdeten
Leitung in jeder Schicht einzeln durchgeführt wird. Dabei ist es nicht
vorgesehen, eine Abschirmung zwischen den Signalleitungen auszuführen, die
in den verschiedenen Ebenen der mehrgeschichteten Struktur enthalten
sind.
-
Gleichermaßen offenbart die japanische
Patentanmeldung JP-58
053 845 eine integrierte Halbleiterschaltung, wo eine geerdete Elektrode
zwischen zwei Anordnungen von Feldeffekttransistoren vorgesehen
ist, welche in dem gleichen Halbleiterkörper ausgebildet sind.
-
Die japanische Patentanmeldung JP 57-104243
offenbart eine Halbleitervorrichtung mit einer Mehrlagen-Verdrahtungsstruktur.
Eine erste und zweite Verdrahtungsschicht ist über eine polykristalline Verdrahtung
getrennt, welche mit der Erde verbunden ist. Von daher sind die
beiden Verdrahtungsschichten abgeschirmt.
-
Die US Patentanmeldung US-4,673,904
beschreibt ein Basismaterial oder ein Substrat für ein Durchkontaktieren verschiedener
elektronischer Komponenten. Leiter sind innerhalb des Substrats eingebettet
und jeder Leiter ist mit einer Abschimung versehen, um dadurch jegliche
quergekoppelte Interferenzen zu unterbinden.
-
Verschiedene Arten von Abschirm-Elemente sind
für Verdrahtungsleitungen
vorgeschlagen, wobei all diese in einer Ebene vorgesehen sind. Die
Abschirm-Elemente weisen verschiedene Formen auf, d. h. eine I-Form,
U-Form oder eine Boxform. Signalverdrahtungsleitungen in verschiedenen
Ebenen werden nicht genannt. Des weiteren werden Leitungen mit konstantem
Potential nicht erwähnt,
sondern lediglich die gesamten Abschirm-Anordnungen.
-
Nachstehend werden die Probleme der
Abschirmung in einer Mehrschichtanordnung ferner unter Bezugnahme
von 1 erklärt.
-
In letzter Zeit entstand ein stärkeres Bedürfnis danach,
die Integrationsdichte von integrierten Halbleiterschaltungs-Vorrichtungen
zu erhöhen,
und die Integrationsdichte nahm ferner durch Entwicklungen der Bauteile-Miniaturisierungstechnik
und der mehrschichtigen Verdrahtungstechnik zu. Mit der Entwicklung
der Bauteile-Miniaturisierungstechnik besteht
ein Trend darin, die Leitungsdicke der Verdrahtung und die Entfernung
zwischen den Verdrahtungen zu reduzieren. Mit der Verringerung der
Entfernung zwischen den Verdrahtungen steigt die Signalinterferenz
zwischen den Verdrahtungen signifikant an, welche bei dem Stand
der Technik vernachlässigt
werden kann, so dass es schwierig wird, eine genaue Signalübertragung
zu erzielen.
-
1 ist
eine Querschnittsansicht, wobei der schematische Aufbau der herkömmlichen
integrierten Halbleiterschaltungs-Vorrichtung gezeigt wird. Wie
in 1 gezeigt, sind die
aus einer erstgeschichteten leitfähigen Schicht ausgebildete
Verdrahtung 81 und die aus einer zweitgeschichteten leitfähigen Schicht
ausgebildete Verdrahtung 82 in einer Isolierschicht 80 eingebracht.
Störende
Kapazitäten C0,
C1 und C2 sind zwischen den Verdrahtungen 81 und 82 vorhanden.
Die Kapazität
C0 stellt eine äquivalente
störende
Kapazität
dar, welche entlang einer geradlinigen Leitung existiert, die jene
Bereiche der Verdrahtungen 81 und 82 durchläuft, die
einander gegenüber
stehen, und die Kapazitäten
C1 und C2 stellen jeweils eine äquivalente
störende
Kapazität
dar, die entlang einer äußerlichen
gekrümmten
Leitung existiert, welche die Seitenbereiche der Verdrahtungen 81 und 82 durchläuft. Im
allgemeinen weisen die Kapazitäten
C0, C1 und C2 die Beziehung Co >> C1, C2 auf. Es sei
nun angenommen, dass verschiedene Signale oder Spannungen entlang
der Verdrahtungen 81 und 82 übermittelt werden. Beispielsweise wird
ein in dem Wellenformdiagramm von 2(a) gezeigtes
analoges Signal, entlang der Verdrahtung 81 und ein in 2(b) gezeigtes digitales
Signal entlang der Verdrahtung 82 übermittelt. Wenn die Signale über die
Verdrahtungen 81 und 82 übermittelt werden, entstehen
aufgrund der Gegenwart der störenden
Kapazitäten
C0, C1 und C2 interferierende Signale. Demzufolge wird das analoge
Signal durch das digitale Signal beeinflusst und eine Störkomponente wird,
wie in 2(c) gezeigt,
in das analoge Signal eingebracht. Von daher ist es nicht möglich, das
analoge Signal richtig zu übermitteln.
Ferner neigt die integrierte Halbleiterschaltungs-Vorrichtung mit
einer miniaturisierten Anordnung und einer mehrgeschichteten Verdrahtungsstruktur
dazu, von Randverdrahtungen beeinflusst zu werden und Signalinterferenzen
zu unterliegen, welche zwischen diesen entstehen, so dass es schwierig
ist, das Signal richtig zu übermitteln.
-
Dementsprechend besteht ein Ziel
der Erfindung darin, eine integrierte Halbleiterschaltungs-Vorrichtung
anzugeben, in welcher die Bauteile-Miniaturisierungsanordnung und
mehrgeschichtete Verdrahtungsstruktur erreicht werden kann, ohne
dass die Signalinterferenz zwischen den Verdrahtungen anwächst, und
eine genaue Signalübermittlung
bewirkt werden kann.
-
Dieses Ziel wird durch eine integrierte
Halbleiterschaltung gemäß dem Patentanspruch
1 gelöst. Weitere
Vorteile, Ausführungsformen
und Verbesserungen der Erfindung sind in den abhängigen Unteransprüchen angegeben.
-
In den beigefügten Zeichnungen zeigen:
-
1 eine
Querschnittsansicht, welche die schematische Anordnung der herkömmlichen
integrierten Halbleiterschaltungs-Vorrichtung zeigt;
-
2 ein
Funktionsdiagramm von Signalen, welche mittels der in 1 gezeigten Vorrichtung übermittelt
werden;
-
3 eine
Querschnittsansicht, welche die schematische Anordnung einer integrierten
Halbleiterschaltungs-Vorrichtung
gemäß dieser
Erfindung zeigt;
-
4 eine
Querschnittsansicht, welche den Aufbau eines Beispiels einer integrierten
Halbleiterschaltung, die nicht zu dieser Erfindung gehört, zeigt;
-
5 eine
Querschnittsansicht, welche die Konstruktion eines Beispiels einer
integrierten Halbleiterschaltungs-Vorrichtung, welche nicht zu dieser Erfindung
gehört,
zeigt;
-
6 eine
Querschnittsansicht, welche die Konstruktion einer integrierten
Halbleiterschaltungs-Vorrichtung gemäß einer weiteren Ausführungsform
dieser Erfindung zeigt;
-
7 eine
perspektivische Ansicht auf einen Teil der in 6 gezeigten integrierten Halbleiterschaltungs-Vorrichtung;
-
8 eine
perspektivische Ansicht einer Abänderung
der integrierten Halbleiterschaltungs-Vorrichtung von 6;
-
9 eine
Querschnittsansicht, welche die Konstruktion einer integrierten
Halbleiterschaltungs-Vorrichtung gemäß einer weiteren Ausführungsform
dieser Erfindung zeigt;
-
10 eine
perspektivische Ansicht auf einen Teil der in 9 gezeigten integrierten Halbleiterschaltungs-Vorrichtung;
-
11 eine
perspektivische Ansicht einer Abänderung
der in 9 gezeigten integrierten Halbleiterschaltungs-Vorrichtung; und
-
12 eine
Querschnittsansicht einer Abänderung
der in 9 gezeigten integrierten
Halbleiterschaltungs-Vorrichtung.
-
Im Folgenden wird eine Ausführungsform dieser
Erfindung unter Bezugnahme der beigefügten Zeichnungen beschrieben.
-
3 stellt
eine Querschnittsansicht dar, welche den schematische Aufbau einer
integrierten Halbleiterschaltungs-Vorrichtung gemäß dieser
Erfindung zeigt. Wie in 3 gezeigt,
sind die aus einer erstgeschichteten leitfähigen Schicht ausgebildete Verdrahtung 11 und
die aus einer zweitgeschichteten leitfähigen Schicht ausgebildete
Verdrahtung 12 in einer Isolierschicht 10 eingebracht.
Die Verdrahtungen 11 und 12 werden zur Übermittlung
verschiedener Signale verwendet. Des weiteren sind die aus der erstgeschichteten
leitfähigen
Schicht ausgebildete Verdrahtung 13 und die aus der zweitgeschichteten
leitfähigen
Schicht ausgebildete und über
Kontaktlöcher 14 mit
der Verdrahtung 13 elektrisch verbundene Verdrahtung 15 zwischen
den Verdrahtungen 11 und 12 angeordnet. Die Verdrahtungen 13 und 15 werden auf
einem konstanten Potential, beispielsweise einem Erdungspotential
oder einem Energiequellenpotential, gehalten.
-
Wie obig beschrieben wird die auf
einem konstanten Potential gehaltene Verdrahtung zwischen den Verdrahtungen 11 und 12 zur Übermittlung verschiedener
Signale eingesetzt, und von daher wird eine Kapazität, welche
der in 1 gezeigten störenden Kapazität C0 entspricht,
nicht ausgebildet. Von daher entstehen als störende Kapazitäten zwischen
den Verdrahtungen 11 und 12 lediglich die Kapazitäten, welche
den Kapazitäten
C1 und C2 entsprechen. In diesem Fall ist die Beziehung C0 >> C1, C2 wie obig beschrieben allgemein
gesetzt und die Werte von C1 und C2 können auf einen unbedeutenden
geringen Wert niedergehalten werden. Als eine Folge davon kann wegen
der Gegenwart der Kapazitäten
C1 und C2 der Einfluss der Signalinterferenz zwischen den Verdrahtungen 11 und 12 genügend unterdrückt werden.
-
Nun werden verschiedene Ausführungsformen
dieser Erfindung beschrieben.
-
4 stellt
eine Querschnittsansicht dar, welche den Aufbau eines Teiles eines
Beispiels einer integrierten CMOS-Halbleiterschaltungs-Vorrichtung zeigt,
welche nicht zu der Erfindung gehört.
-
In 4 bezeichnet
das Bezugszeichen 21 ein p-leitendes Siliziumsubstrat,
das Bezugszeichen 22 bezeichnet einen n-leitenden, in das Substrat 21 ausgebildeten
Well-Bereich (well region), das Bezugszeichen 23 bezeichnet
einen Feldoxidfilm zur Bauteile-Isolierung, die Bezugszeichen 24 und 25 bezeichnen
die Source- und Drain-Bereiche des N-Kanal MOS-Transistors 26, welche
aus n-leitenden, in den Oberflächenbereich
des Substrates 21 ausgebildeten Diffusionsbereichen aufgebaut
sind, das Bezugszeichen 27 bezeichnet die Gate-Elektrode
des N-Kanal MOS-Transistors 26, welche beispielsweise aus
einer polykristallinen Siliziumschicht ausgebildet ist, die Bezugszeichen 28 und 29 bezeichnen
die Source- und Drain-Bereiche des P-Kanal MOS-Transistors 30,
welche aus p-leitenden, in den Oberflächenbereich des n-leitenden
Well-Bereiches 22 ausgebildeten Diffusionsbereichen aufgebaut
sind, das Bezugszeichen 31 bezeichnet die Gate-Elektrode
des P-Kanal MOS-Transistors 30, welche aus einer polykristallinen
Siliziumschicht gebildet ist, das Bezugszeichen 32 bezeichnet
eine Zwischenschicht-Isolationsschicht, welche aus Borphosphorsilikatglas
(BPSG), Phosphorsilikatglas (PSG) oder ähnlichem auf der Oberfläche des
Substrates 21 ausgebildet ist. Ferner bezeichnet das Bezugszeichen 33 eine
Drain-Verdrahtung (drain wiring) des N-Kanal MOS- Transistors 26, welche beispielsweise aus
Aluminium in der Zwischenschicht-Isolationsschicht 32 ausgebildet
ist, das Bezugszeichen 34 bezeichnet eine Source-Verdrahtung
(source wiring) des N-Kanal MOS-Transistors 26, welche
beispielsweise aus Aluminium in der Zwischenschicht-Isolationsschicht 32 ausgebildet
ist, das Bezugszeichen 35 bezeichnet eine Drain-Lead-out-Elektrode
(drain lead-out electrode) zum gegenseitigen Verbinden der Drain-Verdrahtung 33 mit
dem Drain-Bereich 24, wobei die Drain-Lead-out-Elektrode beispielsweise aus Aluminium
ausgebildet ist, welches das gleiche leitfähige Material wie das der Drain-Verdrahtung 33 ist, das
Bezugszeichen 36 bezeichnet eine Source-Lead-out-Elektrode
(source lead-out electrode) zum gegenseitigen Verbinden der Source-Verdrahtung 34 mit
dem Source-Bereich 25, wobei die Source-Lead-out-Elektrode
beispielsweise aus Aluminium ausgebildet ist, welches das gleiche
leitfähige
Material wie das der Source-Verdrahtung 34 ist, das Bezugszeichen 37 bezeichnet
eine Drain-Verdrahtung des
P-Kanal MOS-Transistors 30, welche beispielsweise aus Aluminium
in der Zwischenschicht-Isolationsschicht 32 ausgebildet
ist, das Bezugszeichen 38 bezeichnet eine Drain-Lead-out-Elektrode
zum gegenseitigen Verbinden des Drain-Bereiches 28 mit der
Drain-Verdrahtung 37 des P-Kanal MOS-Transistors 30,
wobei die Drain-Lead-out-Elektrode 38 beispielsweise
aus Aluminium ausgebildet ist, welches das gleiche leitfähige Material
wie das der Drain-Verdrahtung 37 ist.
-
Die aus Metall, wie etwa Aluminium,
hergestellte und auf konstantem Potential, beispielsweise Erdungspotential,
gehaltene Verdrahtung 39 ist zwischen den in der Zwischenschicht-Isolationsschicht 32 ausgebildeten Verdrahtungen 33 und 37 vorgesehen.
In 4 sind die Source-Verdrahtung
und die Source-Lead-out-Elektrode des P-Kanal MOS-Transistors 30 ausgelassen.
-
Verdrahtungen, wie etwa die Verdrahtungen 33, 37 und 39,
sind so geschaffen, dass sie sich in einer Richtung senkrecht zu
der Zeichnung erstrecken.
-
Mit der integrierten Halbleiterschaltungs-Vorrichtung
dieser Ausführungsform
entspricht die Drain-Verdrahtung 33 des N-Kanal MOS-Transistors 26 der
Verdrahtung 11 von 3 und
die Drain-Verdrahtung 37 des P-Kanal MOS-Transistors 30 der Verdrahtung 12 von 3. Des weiteren entspricht die
zwischen den Drain-Verdrahtungen 33 und 37 angeordnete
Verdrahtung 39 der Verdrahtung 13 oder 15 von 3.
-
Mit dem obigen Aufbau wird die zwischen den
Drain-Verdrahtungen 33 und 37 angeordnete Verdrahtung 39 auf
Erdungspotential gehalten. Von daher kann aufgrund der Gegenwart
der Verdrahtung 39 eine störende Kapazität, welche
zwischen den Drain-Verdrahtungen 33 und 37 auftritt,
auf ein Minimum vermindert werden. Als ein Ergebnis davon kann ein
Einfluss durch die Signalinterferenz, welche zwischen den Drain-Verdrahtungen 33 und 37 auftritt,
auf ein Minimum vermindert werden, selbst in einem Fall, wo der
Abstand zwischen benachbarten Verdrahtungen geringer wird, wenn
die Dimensionen der Verdrahtungen reduziert wird. Von daher wird
es möglich,
Signale entlang der Drain-Verdrahtungen 33 und 37 richtig
zu übermitteln.
-
5 ist
eine Querschnittsansicht, welche den Aufbau eines Teiles eines Beispieles
einer integrierten CMOS- Halbleiterschaltungs-Vorrichtung zeigt,
welche nicht zu der Erfindung gehört.
-
In der integrierten Halbleiterschaltungs-Vorrichtung
dieser Ausführungsform
sind sechs, beispielsweise aus Aluminium hergestellte Elektroden 41 bis 46,
in einer Zwischenschicht-Isolationsschicht 32 auf einem
Feldoxidfilm 23 vorgesehen. Drei Verdrahtungen 41 bis 43 sind
neben den sechs Verdrahtungen 41 bis 46 durch
ein Aufbringen einer erstgeschichteten Aluminiumschicht auf die
gesamte Oberfläche
der Halbleiterstruktur und dann durch Pattern (galvanischer Leiterzugaufbau)
der aufgeschichteten Aluminiumschicht gebildet, und die verbleibenden Verdrahtungen 44 bis 46 werden
durch Pattern einer zweitgeschichteten Aluminiumschicht gebildet.
Die Verdrahtung 42 der erstgeschichteten drei Verdrahtungen 41 bis 43 ist
an einer mittigen Position zwischen den Verdrahtungen 41 und 43 angeordnet. Gleichermaßen ist
die Verdrahtung 45 der zweitgeschichteten drei Verdrahtungen 44 bis 46 an
einer mittigen Position zwischen den Verdrahtungen 44 und 46 angeordnet.
Die sechs Verdrahtungen 41 bis 46 sind ebenso
derart ausgeführt,
dass sie in eine Richtung senkrecht zu der Zeichnung verlaufen.
-
Die beiden Verdrahtungen 42 und 45,
welche an einer mittigen Position der sechs Verdrahtungen angeordnet
sind, werden als Verdrahtungen zum Verbinden mit anderen Schaltungen
verwendet. Die verbleibenden vier Verdrahtungen 41, 43, 44 und 46 werden
auf einem konstanten Potential gehalten, beispielsweise dem Erdungspotential.
-
Des weiteren sind in der Vorrichtung
dieser Ausführungsform
Drain-Verdrahtungen 33 und 37 und Source-Verdrahtung 34 in
der gleichen Art und Weise wie die Verdrahtungen 44 bis 46 durch
Aufbringen einer zweitgeschichteten Aluminiumschicht und dann durch
Pattern der abgebrachten Aluminiumschicht ausgebildet.
-
In der integrierten Schaltungsvorrichtung dieser
Ausführungsform
ist die auf Erdungspotential gehaltene Verdrahtung 46 zwischen
der Verdrahtung 45 und der Drain-Verdrahtung 33 des N-Kanal MOS-Transistors 26 zurechtgelegt
und die auf Erdungspotential gehaltene Verdrahtung 44 ist
zwischen der Verdrahtung 45 und der Drain-Verdrahtung 37 des
P-Kanal MOS-Transistors 30 zurechtgelegt. Als ein Ergebnis
davon kann der Einfluss der wechselseitigen Interferenz der Signale
auf ein Minimum reduziert werden, selbst wenn Signale über die Drain-Verdrahtungen 33 und 37 und über die
Verdrahtung 45 übermittelt
werden, was es ermöglicht, die
Signale unter der Verwendung der Drain-Verdrahtungen 33 und 37 und
der Verdrahtung 45 richtig zu übermitteln.
-
Des weiteren ist in der Vorrichtung
dieser Ausführungsform
die auf Erdungspotential gehaltene Verdrahtung 43 zwischen
der Verdrahtung 42 und der Drain-Lead-out-Elektrode 35 des
N-Kanal MOS-Transistors 26 zurechtgelegt, und die auf Erdungspotential
gehaltene Verdrahtung 41 ist zwischen der Verdrahtung 42 und
der Drain-Lead-out-Elektrode 38 des P-Kanal MOS-Transistors 30 zurechtgelegt.
Daraus resultierend kann der Einfluss der Signalinterferenz zwischen
der Verdrahtung 42 und der Drain-Lead-out-Elektrode 35 und
der Einfluss der Signalinterferenz zwischen der Verdrahtung 42 und
der Drain-Lead-out-Elektrode 38 auf ein Minimum reduziert
werden.
-
In der obigen Ausführungsform
werden die Verdrahtungen 41, 43, 44, 46 alle
auf Erdungspotential gehalten. Die Ausführungsform wurde nämlich basierend
auf der Tatsache gemacht, dass die Signalinterferenz zwischen den
Verdrahtungen durch das Setzen der Verdrahtungen 41, 43, 44, 46 auf
ein konstantes Potential verhindert werden kann. Von daher kann
einfach verstanden werden, dass die Verdrahtungen 41, 43, 44, 46 auf
ein gewünschtes
Potential gesetzt werden können,
falls dieses konstant ist. Beispielsweise können sie anstelle auf das Erdungspotential
(auch) auf das Potential der Energiequelle gesetzt werden. Des weiteren
ist es nicht notwendig, alle der Verdrahtungen 41, 43, 44, 46 auf
das gleiche konstante Potential zu setzen.
-
6 ist
eine Querschnittsansicht, welche den Aufbau eines Teiles einer integrierten CMOS-Halbleiterschaltungs-Vorrichtung gemäß einer
weiteren Ausführungsform
dieser Erfindung zeigt. In 6 werden
Teile, welche die gleichen wie die von 5 sind, mit den gleichen Bezugsziffern bezeichnet
und die Beschreibung dieser unterbleibt.
-
In der integrierten Schaltungsvorrichtung dieser
Ausführungsform
sind die in dem Feldoxidfilm 23 ausgebildete Verdrahtung 44 und
Verdrahtung 41 derart zurechtgelegt, dass sie ein Durchdringloch (penetration
hole) auffüllen,
welches in dem Zwischenschicht-Isolationsfilm 32 eingebracht
wurde, und sie sind elektrisch miteinander über eine aus Metall, wie etwa
aus Aluminium ausgebildete Verbindungselektrode 47 verbunden,
wobei das Metall das gleiche leitfähige Material wie die Verdrahtung 44 darstellt.
In gleicher Weise sind die in dem Feldoxidfilm 23 ausgebildete
Verdrahtung 46 und Verdrahtung 43, derart zurechtgelegt,
um ein in dem Zwischenschicht-Isolationsfilm 32 ausgebildetes
Durchgangsloch aufzufüllen,
und sie sind miteinander über eine
aus Metall, wie etwa Aluminium, ausgebildete Verbindungselektrode 48 elektrisch
verbunden, wobei das Metall das gleiche leitfähige Material wie das der Verdrahtung 46 darstellt.
-
7 zeigt
getrennt die Drain-Verdrahtungen 33 und 37, die
Drain-Lead-out-Elektroden 35 und 38, die Verdrahtungen 41 bis 46 und
die Verbindungselektroden 47 und 48 der in 6 gezeigten Vorrichtung.
Wie in 7 gezeigt, sind
die Verdrahtungen 41 und 44 und die Verdrahtungen 43 und 46, welche
jeweils über
Verbindungselektroden 47 und 48 verbunden sind,
derart zurechtgelegt, um sich in Längsrichtung der Drain-Verdrahtung 37 oder 33 und der
Verdrahtungen 42 und 45 zu erstrecken, welche an
beiden Seiten der jeweiligen Verdrahtungen zurechtgelegt und in
einer Wandkonfiguration (wall configuration) ausgebildet sind. Die
Verdrahtungen, welche in der Wandkonfiguration ausgebildet sind,
sind zurechtgelegt, um die Drain-Verdrahtung 33 oder 37 von
den Verdrahtungen 42 und 45 zu separieren.
-
In der integrierten Schaltungsvorrichtung
von 6, welche eine Mehrschichtstruktur
aufweist, werden die Verdrahtungen der verschiedenen Schichten,
welche auf einem konstanten Potential gehalten werden, über die Verbindungselektroden elektrisch
verbunden und die Verdrahtungen in einer Wandkonfiguration ausgebildet.
Demzufolge kann der Signalumlaufeffekt (signal run-around effect)
verhindert und der Einfluss der Signalinterferenz zwischen den an
beiden Seiten der wandförmigen
Verdrahtungen zurechtgelegten Verdrahtungen auf ein Minimum reduziert
werden.
-
8 ist
eine Abänderung
der Ausführungsform
von 6 und zeigt getrennt
Teile, die den Drain-Verdrahtungen 33 und 37,
den Drain-Lead-out-Elektroden 35 und 38, den Verdrahtungen 41 bis 46 und
den Verbindungselektroden 47 und 48 der in 6 gezeigten Vorrichtung
entsprechen. Bei dieser Abänderung
werden eine gewünschte
Anzahl von Löcher 49 in
gewünschte
Teile der Verbindungselektroden 47 und 48 ausgebildet.
In dieser Abänderung
sind nämlich
die Verbindungselektrode 47 zum Verbinden der Verdrahtungen 41 und 44 und
die Verbindungselektrode 48 zum Verbinden der Verdrahtungen 43 und 46 in
eine Vielzahl von Elektroden-Bereiche
(electrode portions) eingeteilt, und Bereiche, in welchen weder
die Verbindungselektrode 47 noch die Verbindungselektrode 48 ausgebildet
sind, entsprechen den Löchern 49.
-
9 ist
eine Querschnittsansicht, welche die Anordnung eines Teiles einer
integrierten CMOS-Halbleiterschaltungs-Vorrichtung gemäß einer weiteren Ausführungsform
dieser Erfindung zeigt. In 9 werden
Teile, welche die selben wie die von 6 sind,
durch die gleichen Bezugsziffern bezeichnet und die Beschreibung
dieser unterbleibt.
-
In der integrierten Schaltungsvorrichtung dieser
Ausführungsform
sind die Verdrahtungen 41 bis 43 aus einem erstgeschichteten
Metall, wie etwa Aluminium, die Verdrahtungen 44 bis 46 aus
einem zweitgeschichteten Metall, wie etwa Aluminium, und die drei
Verdrahtungen 51 bis 53 in einem Zwischenschicht-Isolierfilm 32 durch
Aufbringen eines drittgeschichteten Metalls, wie etwa Aluminium,
auf den gesamten Bereich der Halbleiterstruktur und dann durch Pattern
der Metallschicht ausgebildet. Wie die Verdrahtungen 42 und 45 wird
die mittige Verdrahtung 52 neben den drei Verdrahtungen 51 bis 53 als eine
Signalübermittlungsverdrahtung
für die
Signalübermittlung
in Bezug auf andere Schaltungen verwendet. Des weiteren werden die
Verdrahtungen 51 und 53 als Signalinterferenzschutzverdrahtungen verwendet.
Die Verdrahtungen 51 und 44 sind miteinander unter
der Verwendung einer Verbindungsverdrahtung 54, welche
aus dem gleichen leitfähigen Material
wie das der Verdrahtung 51 gebildet ist, elektrisch verbunden
und derart ausgebildet, dass ein Durchgangsloch, welches in dem
Zwischenschicht-Isolationsfilm 32 eingebracht
wurde, auszufüllen.
In gleicher Weise sind die Verdrahtungen 53 und 56 unter
der Verwendung einer Verbindungsverdrahtung 55, welche
aus dem gleichen leitfähigen Material
besteht, wie das der Verdrahtung 53 gebildet ist, miteinander
elektrisch verbunden und derart ausgeführt, dass ein Durchgangsloch,
welches in dem Zwischenschicht-Isolationsfilm 32 eingebracht
ist, auszufüllen.
Die Verdrahtungen 41, 44 und 51, welche
miteinander verbunden sind, werden auf Erdungspotential gehalten
und die Verdrahtungen 43, 46 und 53,
welche miteinander verbunden sind, werden ebenso auf Erdungspotential
gehalten. Darüber hinaus
ist es in der Vorrichtung dieser Ausführungsform möglich, das
Potential der Verdrahtungen 41, 44 und 51 und
der Verdrahtungen 43, 46 und 53 auf einem
konstanten Potential, welches verschieden vom Erdungspotential ist,
zu halten. Ferner ist es nicht notwendig, das Potential der Verdrahtungen 41, 44 und 51 und
das der Verdrahtungen 43, 46 und 53 auf dem
gleichen Potential zu halten.
-
10 zeigt
getrennt Bereiche, die den Drain-Verdrahtungen 33 und 37,
den Drain-Lead-out-Elektroden 35 und 38, den Verdrahtungen 41 bis 46,
den Verbindungselektroden 47 und 48, den Verdrahtungen 51 bis 53 und
den Verbindungselektroden 54 und 55 der in 9 gezeigten Vorrichtung
entsprechen. Wie in 10 gezeigt,
sind mittels der Verbindungselektroden 47 und 54 verbundene
Verdrahtungen 41, 44 und 51 und mittels
der Verbindungselektroden 48 und 55 verbundene
Verdrahtungen 43, 46 und 53 derart zurechtgelegt,
dass sie sich in einer Längsrichtung
der Drain-Verdrahtung 37 oder 33 und der Verdrahtungen 42, 45 und 52 erstrecken,
und in einer Wandkonfiguration angeordnet. Die wandförmigen Verdrahtungen
separieren die Drain-Verdrahtung 33 oder 37 von
den Verdrahtungen 42, 45 und 52.
-
In dieser Ausführungsform kann in der gleichen
Art und Weise wie in der integrierten Schaltungsvorrichtung von 6 der Einfluss der Signalinterferenz
zwischen den Verdrahtungen auf ein Minimum reduziert werden.
-
11 ist
eine Abänderung
der Ausführungsform
von 9 und zeigt getrennt
Teile, welche den Drain-Verdrahtungen 33 und 37,
den Drain-Lead-out-Elektroden 35 und 38, den Verdrahtungen 41 bis 46,
den Verbindungselektroden 47 und 48, den Verdrahtungen 51 bis 53 und
den Verbindungselektroden 54 und 55 der in 9 gezeigten Vorrichtung
entsprechen. In dieser Abänderung
ist eine gewünschte
Anzahl von Löchern 49 in
gewünschten
Bereichen der Verbindungselektroden 47, 48, 54 und 55 eingebracht.
In dieser Abänderung sind
nämlich
die Verbindungselektrode 47 zur Verbindung der Verdrahtungen 41 und 44,
die Verbindungselektrode 54 zur Verbindung der Verdrahtungen 44 und 51,
die Verbindungselektrode 48 zur Verbindung der Verdrahtungen 43 und 46 und
die Verbindungselektrode 55 zur Verbindung der Verdrahtungen 46 und 53 in
eine Vielzahl von Elektroden-Bereiche eingeteilt und in Bereiche,
in welche keine der Verbindungselektroden 47, 54, 48 und 55 entsprechend
den Löchern 49 ausgebildet
sind.
-
Mit der integrierten Schaltungsvorrichtung der
obigen mehrgeschichteten Struktur treten, wenn mit der Miniaturisierung
der Bauteile der Abstand zwischen Verdrahtungen geringer wird, Signalinterferenzen
nicht nur zwischen den Verdrahtungen der gleichen Schichten, sondern
auch zwischen den Verdrahtungen verschiedener Schichten auf. Jedoch kann
der Signalumlaufeffekt durch das Verbinden der Verdrahtungen von
verschiedenen Schichten unter der Verwendung der auf konstantem
Potential gehaltenen Verbindungselektrode, um somit eine Wandkonfiguration
auszubilden, unterdrückt
werden, und von daher kann der Einfluss der Signalinterferenz zwischen
den an beiden Seiten des Verbindungselektrode zurechtgelegten Verdrahtungen
auf ein Minimum reduziert werden. Als ein Ergebnis hiervon können Signale
entlang der Verdrahtungen richtig übermittelt werden.
-
12 zeigt
eine weitere Abänderung
der in 9 gezeigten Vorrichtung.
Wenn Verdrahtungen 44 bis 46 durch Aufbringen
des zweitgeschichteten Metalls auf der gesamten Oberfläche der
Halbleiterstruktur und durch anschließendes Pattern der geschichteten
Metallschicht ausgebildet werden, ist in der Vorrichtung dieser
Ausführungsform
die Verdrahtung 56 gegenüber der Verdrahtung 44 mit
der mittig zwischen dieser gesetzten Drain-Verdrahtung 37 ausgebildet
und die Verdrahtung 57 ist gegenüber der Verdrahtung 46 mit
der mittig zwischen dieser gesetzten Drain-Verdrahtung 33 ausgebildet.
Des weiteren sind die Verdrahtungen, wenn die Verdrahtungen 51 und 53 durch
ein Aufbringen des drittgeschichteten Metalls auf der gesamten Oberfläche der Halbleiterstruktur
und anschließendes
Pattern der aufgebrachten Metallschicht ausgebildet sind, derart ausgebildet,
dass sie sich bis zu den Verdrahtungen 46 und 47 erstrecken,
und die Verdrahtungen 51 und 53 sind mit den Verdrahtungen 56 und 57 elektrisch verbunden.
-
Mit der obig beschriebenen Anordnung
werden die Drain-Verdrahtung 33,
die Drain-Lead-out-Elektrode 35, die Drain-Verdrahtung 37 und
der Drain-Lead-out-Elektrode 38 mit den jeweiligen auf
konstantem Potential gehaltenen Verdrahtungen 51, 53 zugedeckt.
Demzufolge kann der Einfluss der Signalinterferenzen zwischen der Drain-Verdrahtung 33,
der Drain-Lead-out-Elektrode 35, der Drain-Verdrahtung 37 und
der Drain-Lead-out-Elektrode 38 und jeweils anderen Verdrahtungen
auf ein Minimum reduziert werden.
-
Diese Erfindung ist nicht auf die
obigen Ausführungsformen
beschränkt
und verschiedene Abänderungen
können
ausgeführt
werden. Beispielsweise wird diese Erfindung in den obigen Ausführungsformen
an einer integrierten CMOS-Halbleiterschaltungs-Vorrichtung
angewandt, wobei der Einfluss einer Signalinterferenz zwischen den
Drain-Verdrahtungen
oder der Einfluss einer Signalinterferenz zwischen der Drain-Verdrahtung
und anderen Verdrahtung reduziert werden kann. Diese Erfindung kann
jedoch auch an verschiedenen Verdrahtungen in einer integrierten
Halbleiterschaltungs-Vorrichtung angewandt werden, in welcher die
Signalinterferenz auftreten kann. Des weiteren ist in den obigen
Ausführungsformen
jede Verdrahtung aus Metall gebildet, wie etwa Aluminium, welches
ein leitfähiges
Material ist, jedoch kann es auch aus anderen leitfähigen Materialien
gebildet sein, wie etwa polykristallines Silizium, dessen Widerstand
verringert wurde.
-
Erfindungsgemäß kann, wie obig beschrieben,
eine integrierte Halbleiterschaltungs-Vorrichtung bereitgestellt
werden, in welcher die Bauteile-Miniaturisierung und die mehrgeschichtete
Struktur ohne das Anwachsen des Einflusses einer Signalinterferenz
zwischen den Verdrahtungen erreicht werden, und von daher kann ein
Signal richtig übermittelt
werden.
-
Die Bezugszeichen in den Ansprüchen sind für ein besseres
Verständnis
beabsichtigt und sollen nicht den Umfang der Erfindung beschränken.