DE60307157T2 - Method for producing a semiconductor device - Google Patents

Method for producing a semiconductor device Download PDF

Info

Publication number
DE60307157T2
DE60307157T2 DE60307157T DE60307157T DE60307157T2 DE 60307157 T2 DE60307157 T2 DE 60307157T2 DE 60307157 T DE60307157 T DE 60307157T DE 60307157 T DE60307157 T DE 60307157T DE 60307157 T2 DE60307157 T2 DE 60307157T2
Authority
DE
Germany
Prior art keywords
vacuum furnace
solder
pressure
temperature
furnace
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60307157T
Other languages
German (de)
Other versions
DE60307157D1 (en
Inventor
Akira Kawasaki-ku Morozumi
Katsumi Kawasaki-ku Yamada
Tadashi Kawasaki-ku Miyasaka
Eiji Kawasaki-ku Mochizuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Application granted granted Critical
Publication of DE60307157D1 publication Critical patent/DE60307157D1/en
Publication of DE60307157T2 publication Critical patent/DE60307157T2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/008—Soldering within a furnace
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
    • B23K1/206—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Halbleitervorrichtung und insbesondere ein Verfahren zur Herstellung einer Energieversorgungs-Halbleitervorrichtung, welche durch ein Energieversorgungsmodul dargestellt wird. Das Energieversorgungsmodul weist eine Anordnung auf, in welcher ein Element, welches einen Siliziumchip oder Ähnliches auf einem Isolatorsubstrat, wie ein Keramiksubstrat, aufgelötet aufweist, welches eine metallene Schaltungsschicht besitzt, auf einen Metallträger gelötet ist.The The present invention relates to a process for the preparation of a Semiconductor device, and more particularly to a method of manufacturing a power supply semiconductor device, which by a Power supply module is displayed. The power supply module has an arrangement in which an element which has a Silicon chip or similar on a insulator substrate, such as a ceramic substrate, soldered, which has a metal circuit layer soldered to a metal carrier.

Die Herstellung von Energieversorgungs-Halbleitervorrichtung ist im Allgemeinen bisher durch eines der drei folgenden Verfahren ausgeführt worden. In dem ersten Verfahren wird als Erstes ein einstweiliges Löten unter Verwendung eines Durchlaufofens (eines Tunnelofens) in einer Atmosphäre verringerten Drucks ausgeführt, um Lötmittel auf Elektroden auf einer unteren Seite eines Siliziumchips bereitzustellen. Nachfolgend wird der Siliziumchip auf ein Isolatorsubstrat mit dem Lötmittel dazwischen gelötet. Danach wird die Drahtverbindung ausgeführt. Das daraus resultierende Element wird sodann in der Atmosphäre verringerten Drucks auf einen Metallträger, welcher aus Kupfer hergestellt ist, unter Verwendung eines Flussmittels gelötet.The Production of power supply semiconductor device is in Have generally been carried out by one of the following three methods. In the first method, intermittent soldering is the first to take place Using a continuous furnace (a tunnel oven) reduced in one atmosphere Pressure, around solder on To provide electrodes on a lower side of a silicon chip. Subsequently, the silicon chip on an insulator substrate with the solder soldered in between. Thereafter, the wire connection is carried out. The resulting Element then becomes in the atmosphere of reduced pressure a metal carrier, which is made of copper using a flux soldered.

In dem zweiten Verfahren werden ein Siliziumchip und ein Isolatorsubstrat in einem Durchlaufofen mit einer Atmosphäre verringerten Drucks aneinander gelötet. Danach wird die Drahtverbindung ausgeführt. Das resultierende Element wird sodann unter Verwendung des Durchlaufofens in der reduzierten Atmosphäre auf einen Metallträger gelötet.In the second method is a silicon chip and an insulator substrate in a continuous furnace with an atmosphere of reduced pressure soldered. Thereafter, the wire connection is carried out. The resulting element is then reduced using the continuous furnace in the the atmosphere on a metal carrier soldered.

In dem dritten Verfahren wird unter Verwendung eines Ofens verringerten Drucks in einer inerten Atmosphäre ein Siliziumchip, ein Isolatorsubstrat und ein Metallträger mit einem Lot mit einem Flussmittel im Kern verlötet. Danach wird die Drahtverbindung ausgeführt.In The third method is reduced using a furnace Pressure in an inert atmosphere a silicon chip, an insulator substrate and a metal carrier with soldered to a solder with a flux in the core. Thereafter, the wire connection is carried out.

Im Übrigen verursacht in einer Energieversorgungs-Halbleitervorrichtung, wie einem Energieversorgungsmodul, ein großer darin fließender Strom eine beachtliche Menge an Wärme, welche in dem Siliziumchip erzeugt wird. Dieses kann so viel wie mehrere zehn oder mehrere tausend Watt betragen. Eine hervorragende Wärmedissipationseigenschaft ist daher in der Energieversorgungs-Halbleitervorrichtung erforderlich. Das Vorhandensein von Hohlräumen in einer lotverbundenen Schicht zwischen dem Siliziumchip und dem Isolatorsubstrat oder in einer lotverbundenen Schicht zwischen dem Isolatorsubstrat und dem Metallträger verhindert jedoch eine Wärmedissipation. Dieses führt zu einer wesentlichen Verschlechterung in der Wärmedissipationseigenschaft der Halbleitervorrichtung, wodurch die Vorrichtung beschädigt wird. Es ist daher wichtig, dass so wenig Hohlräume wie möglich in der lotverbundenen Schicht vorhanden sind.Incidentally caused in a power supply semiconductor device, such as a power supply module, a large flowing in it Power a considerable amount of heat, which in the silicon chip is produced. This can be as many as several ten or more amount to a thousand watts. An excellent heat dissipation property therefore, required in the power supply semiconductor device. The presence of cavities in a solder-bonded layer between the silicon chip and the Isolator substrate or in a solder-bonded layer between the Insulator substrate and the metal carrier, however, prevents heat dissipation. This leads to a significant deterioration in the heat dissipation property the semiconductor device, whereby the device is damaged. It is therefore important that as few voids as possible in the soldered Layer are present.

Ein Grund dafür, dass Hohlräume in der lotverbundenen Schicht erzeugt werden, liegt darin, dass ein Gas, wie Kohlendioxidgas, das in einem Lotmaterial gelöst ist, in dem Lot verbleibt, wenn das Lot schmilzt. Hohlräume können ebenso während des Lötens erzeugt werden, wenn Materialien, die sich auf den Oberflächen des Lots befinden, oder die zu verbindenden Komponenten oder Zinnoxid, Kupferoxid auf der gemusterten Kupferoberfläche, Nickeloxid auf der gemusterten Metalloberfläche oder Plattierung oder Ähnliches reduziert werden und H2O, welches dadurch erzeugt wird, ausgast, um Hohlräume zu erzeugen. Weiterhin können Hohlräume ebenso durch Gase erzeugt werden, welche durch Verdampfen eines Flussmittels erzeugt werden, wenn das Flussmittel selbst in der Lotverbindungsschicht verbleibt.A reason why voids are generated in the solder-bonded layer is that a gas such as carbon dioxide gas dissolved in a solder material remains in the solder when the solder melts. Voids may also be generated during soldering when materials that are on the surfaces of the solder or the components to be joined or tin oxide, copper oxide on the patterned copper surface, nickel oxide on the patterned metal surface or cladding or the like are reduced and H 2 O. generated thereby outgassing to create voids. Furthermore, voids may also be generated by gases generated by vaporization of a flux when the flux itself remains in the solder joint layer.

Daher sind, um die Erzeugung von Hohlräumen in der Lotverbindungsschicht zu verringern, gemeinhin Gegenmaßnahmen ergriffen worden, um zu verhindern, dass die Oberflächen der zu verbindenden Komponenten oxidiert werden und um die Oberflächen rein zu halten. Lotmaterialien ohne gelöstes Gas oder Lotmaterialien mit einer guten Benetzbarkeit können ebenso verwendet werden, und das Löten kann in einer Atmosphäre mit verringertem Druck ausgeführt werden. Außerdem sind Gegenmaßnahmen getroffen worden, um das Lotprofil zu optimieren und Deformationen der Komponenten, die zu verbinden sind, zu steuern.Therefore are to the generation of cavities in the solder joint layer, commonly countermeasures been taken to prevent the surfaces of the be oxidized to be joined components and clean the surfaces to keep. Solder materials without dissolved gas or solder materials with a good wettability can be used as well, and soldering can be done in a reduced atmosphere Pressure executed become. Furthermore are countermeasures been taken to optimize the solder profile and deformations to control the components that are to be connected.

Es gibt eine Anzahl von Vorschlägen hinsichtlich des Verfahrens des Lötens. Zum Beispiel ist ein Verfahren bekannt, in welchem eine Atmosphäre, welche ein Gas enthält, das eine größere thermische Leitfähigkeit als die der Luft innerhalb eines versiegelten Gefäßes aufweist, ausgebildet wird, und der Druck der Atmosphäre wird vor dem Erhitzen und Schmelzen des Lotes verringert. Bevor das Lot sich verfestigt, wird der Druck der Atmosphäre erhöht, so dass er größer als der Druck vor dem Schmelzen des Lotes (JP-A-11-154785) ist. In diesem Verfahren wird durch das Komprimieren der Hohlräume das Volumen derselben verringert.It gives a number of suggestions regarding the method of soldering. For example, one is A method is known in which an atmosphere containing a gas, the a greater thermal conductivity as having the air inside a sealed vessel, is formed, and the pressure of the atmosphere before heating and melting of the solder decreases. Before the solder solidifies, the pressure becomes the atmosphere elevated, so that he is taller than is the pressure before melting the solder (JP-A-11-154785). In this Method is reduced by compressing the voids the volume thereof.

Zusätzlich ist ein Verfahren bekannt, in welchem ein Lot auf einem Substrat vorgesehen ist, und elektronische Bauteile werden zeitweise auf den Lotbereichen angebracht, bevor das Lot erwärmt und in einem Vakuum geschmolzen wird, um die elektronischen Bauteile zu verlöten (JP-A-7-79071). In dem Verfahren wird keine Verringerung von Gas, wie Wasserstoffgas, angewendet.In addition is a method is known in which a solder is provided on a substrate is, and electronic components are temporarily on the solder areas attached before the solder heats up and melted in a vacuum to the electronic components to solder (JP-A-7-79071). In the process, no reduction of gas, like hydrogen gas, applied.

Außerdem ist ein Verfahren zur Herstellung einer Halbleitervorrichtung bekannt, welches den Schritt des Ausführens eines Lötverbindens eines Isolatorsubstrats beinhaltet, welches eine Leiterschicht auf einem Metallträger besitzt, und den Schritt des Anbringens eines Halbleiterchips auf dem Isolatorsubstrat, worin der Schritt des Ausführens des Lötverbindens den Schritt des Schmelzens des Lotes unter atmosphärischem Druck, den Schritt des Verringerns des Drucks des geschmolzenen Lots, den Schritt des Zurückführens des Drucks des geschmolzenen Lots auf atmosphärischen Druck und den Schritt der Verfestigung des geschmolzenen Lots einschließt (JP-A-11-186331). Das Verfahren ist eines, in dem eine Vakuumoperation für das Lötverbinden unter Verwendung eines Flussmittels angewendet wird. In der Veröffentlichung wird kein Bezug zu Wasserstoff oder eine Atmosphäre verringerten Drucks hergestellt.Besides that is a method of manufacturing a semiconductor device is known which is the step of carrying out a solder joint an insulator substrate including a conductor layer a metal carrier has, and the step of attaching a semiconductor chip on the insulator substrate, wherein the step of performing the solder joining comprises the step of Melting the solder under atmospheric pressure, the step of decreasing the pressure of the molten solder, the step of Returning the Pressing molten solder on atmospheric pressure and step solidification of the molten solder (JP-A-11-186331). The method is one in which a vacuum operation for solder bonding is applied using a flux. In the publication No reference is made to hydrogen or an atmosphere of reduced pressure.

Weiterhin ist ein Verfahren bekannt, in welchem, wenn ein bloßer Chip oder Ähnliches und ein Wärmeverteiler verlötet werden, der Wärmeverteiler, auf den der bloße Chip zuvor gelötet worden ist, in einen Vakuum-Wärmebehandlungsofen verbracht wird. Sodann wird Erwärmen ausgeführt, während das Innere des Ofens evakuiert wird, um den verlöteten Teil nochmals zu schmelzen (JP-A-5-291314). Das Verfahren ist ein Lötverfahren unter Verwendung eines Flussmittels, und es wird in der Veröffentlichung kein Bezug zu Wasserstoff oder einer Atmosphäre mit verringertem Druck hergestellt.Farther For example, a method is known in which, if a bare chip or similar and a heat spreader soldered be, the heat spreader, on the mere Chip soldered before has been placed in a vacuum heat treatment furnace is spent. Then it is heating executed while that Inside the furnace is evacuated to remelt the soldered part again (JP-A-5-291314). The method is a soldering method using a Flux, and it is in the publication no relation to Hydrogen or an atmosphere made with reduced pressure.

Zusätzlich ist ein Verfahren zum Ausführen von Lötverbinden unter Verwendung eines Lötapparats bekannt. Der Lötapparat schließt ein Verarbeitungsgefäß, Mittel zum Steuern der Atmosphäre und des Drucks in dem Verarbeitungsgefäß durch Erzeugen einer Atmosphäre niedriger Sauerstoffkonzentration durch Evakuieren und Einleiten eines Gases hoher Reinheit und eine Wärmevorrichtung, welche in dem Verarbeitungsgefäß vorgesehen ist, ein. Das Lötverbinden wird unter Verwendung des Lötapparats durch Er wärmen einer Leiterplatine mit der Wärmeeinrichtung und durch Steuern des Drucks der Atmosphäre in dem Verarbeitungsgefäß ausgeführt (JP-A-8-242069).In addition is a method for performing solder bonding using a soldering machine known. The soldering machine includes a processing vessel, means to control the atmosphere and the pressure in the processing vessel by generating an atmosphere lower Oxygen concentration by evacuation and introduction of a gas higher Purity and a heating device, which provided in the processing vessel is a. The solder joint is done using the soldering machine by warming him a printed circuit board with the heating device and by controlling the pressure of the atmosphere in the processing vessel (JP-A-8-242069).

In den ersten bis dritten oben erläuterten Verfahren treten jedoch die folgenden Probleme auf. Bei dem ersten Verfahren wird der Siliziumchip auf einem Joch angebracht, und es werden sowohl vorläufiges Löten als auch weiteres Löten des Siliziumchips auf das Isolatorsubstrat ausgeführt. Das wiederholte Löten erhöht die Wahrscheinlichkeit, die Siliziumchips zu beschädigen, und ist dafür verantwortlich, eine Fehlfunktion in deren elektrischen Eigenschaften zu verursachen.In the first to third explained above However, methods have the following problems. At the first Procedure, the silicon chip is mounted on a yoke, and it Both preliminary soldering and also further soldering of the silicon chip carried out on the insulator substrate. The repeated soldering elevated the likelihood of damaging the silicon chips, and is for that responsible, a malfunction in their electrical properties to cause.

Bei den ersten und zweiten Verfahren kann ein Bimetall-Effekt aufgrund von Unterschieden in den Wärmeausdehnungskoeffizienten zwischen dem Siliziumchip, der metallenen Leiterplatine und der Keramik ein Verziehen in dem Isolatorsubstrat nach dem Löten erzeugen. Die erzeugte Verziehung erzeugt eine nicht gleichförmige Spannung in dem Siliziumchip während des Drahtverbindens. Der entstehende Schaden kann eine Fehlfunktion in der elektrischen Eigenschaft der Siliziumchips verursachen.at The first and second methods may be due to a bimetallic effect of differences in the thermal expansion coefficients between the silicon chip, the metal circuit board and the ceramic create warping in the insulator substrate after soldering. The generated Warp creates a non-uniform stress in the silicon chip while of wire bonding. The resulting damage can be a malfunction in the electrical property of silicon chips.

Bei den ersten und dritten Verfahren muss eine Reinigung ausgeführt werden, nachdem das Löten beendet worden ist, um Flussmittel zu entfernen. Verunreinigungen, wie Reste von dem Reinigen, die an der Oberfläche des Siliziumchips haften, können jedoch ebenso eine Fehlfunktion in elektrischen Eigenschaften, wie eine Herabsetzung der Durchbruchspannung, verursachen. Insbesondere bei dem dritten Verfahren verhindern anhaftende Flussmittelrückstände oder Rückstände von dem Reinigen, da das Drahtverbinden nach dem Reinigen ausgeführt wird, dass Drahtverbindungsbereiche starke Verbindungen ausbilden, wodurch die Verlässlichkeit verringert wird.at the first and third procedures require cleaning, after the soldering has been terminated to remove flux. impurities like residues of the cleaning that adhere to the surface of the silicon chip, can, however as well as a malfunction in electrical properties, such as a Reduce the breakdown voltage. Especially at The third method prevents adhering flux residues or Residues of cleaning, since wire bonding is performed after cleaning, that wire connection areas form strong connections, whereby the reliability is reduced.

Bei den ersten und dritten Verfahren wird ein Lötdurchlaufofen, der eine Gesamtlänge von nahezu 10 m aufweist, verwendet. Wenn der Ofen in Betrieb ist, muss ein kontinuierlicher Fluss von Gas, welches zum Löten notwendig ist, wie Wasserstoff oder Stickstoff, ununterbrochen zur Verfügung gestellt werden. Außerdem erfordern Unterschiede in der Wärmekapazität der Materialien, welche in den Ofen eingeführt werden, eine Steuerung der Ofentemperatur, wann immer ein Material eingeführt wird. Zu Beginn des Ofenbetriebs kostet es viel Zeit, bis die Temperatur und Atmosphäre innerhalb des Ofens gleichmäßig werden. Dieses resultiert in hohen Betriebskosten.at In the first and third methods, a continuous flow furnace having a total length of almost 10 m, used. When the oven is in operation, must a continuous flow of gas, which is necessary for soldering is continuously available, such as hydrogen or nitrogen become. Furthermore require differences in the heat capacity of the materials, which are introduced into the oven, a control of the oven temperature whenever a material is introduced. At the beginning of the oven operation, it costs a lot of time until the temperature and the atmosphere become even inside the oven. This results in high operating costs.

Außerdem tritt in den ersten bis dritten oben erklärten Verfahren das folgende Problem hinsichtlich der Wärmedissipation auf. In dem ersten und zweiten Verfahren wird das Löten unter atmosphärischem Druck (Normaldruck) unter Verwendung des Durchlaufofens ausgeführt. Dieses verursacht, dass Pfade von Hohlräumen in dem Lot, welche erzeugt werden, während das Lot schmilzt, durch das viskose Lot oder die zu verbindenden Komponenten abgetrennt werden. Daher neigen die Hohlräume dazu, in den Lotverbindungsschichten zu verbleiben. Somit ist es, wie oben erläutert, notwendig, Lotmaterial mit weniger gelöstem Gas zu verwenden oder Lotmaterialien oder zu verbindende Komponenten so zu lagern und zu versiegeln, dass deren Oberflächen nicht oxidiert werden. Dieses bringt jedoch einen Zuwachs in den Kosten der Materialien mit sich. Außerdem ist eine genaue Steuerung der Sauerstoffkonzentration, des Taupunkts und des Temperaturprofils in dem Lötofen erforderlich, welches zu einem signifikanten Anwachsen der Betriebskosten des Lötofens führt.In addition, occurs in the first to third procedures explained above, the following Problem regarding heat dissipation on. In the first and second methods, the soldering is under atmospheric Pressure (normal pressure) using the continuous furnace carried out. This causes paths of cavities in the solder, which are generated while the solder melts through the viscous solder or the components to be connected separated become. Therefore, the cavities tend to remain in the solder bond layers. Thus, it is as explained above, necessary to use solder material with less dissolved gas or To store solder materials or components to be connected and so to seal their surfaces not oxidized. However, this brings an increase in the Cost of materials with you. Besides that is a precise control oxygen concentration, dew point and temperature profile in the soldering oven required, which leads to a significant increase in operating costs of the soldering furnace leads.

Außerdem verursacht in dem dritten Verfahren eine nicht hinreichende Reduzierung des Drucks Spuren von entferntem Flussmittel, d.h. Spuren von verlaufenem Flussmittel, die als Hohlräume in der Lotverbindungsschicht verbleiben. Zusätzlich erfordert das Verfahren so viel Zeit, durch Druckverringerung sämtliche Flussmittel zu entfernen, dass eine Herabsetzung in der Produktivität in dem Fall eines Haubenofens resultiert. Außerdem kann Kolophonium, ein wesentlicher Bestandteil des Flussmittels, an dem Inneren der Druckreduktionskammer anhaften oder kann sich auf der Leitung ablagern. Dieses erfordert ein häufiges Reinigen des Inneren des Apparats mit dem Ergebnis, dass das Warten und Steuern des Apparats sehr kostspielig wird. Weiterhin verursacht das Löten, welches bei 300 °C oder mehr ausgeführt wird, ein Anhaften des verbrannten Flussmittels. Daher kann das Löten nicht bei 300 °C oder mehr ausgeführt werden.Also caused In the third method, an insufficient reduction of the Pressure traces of removed flux, i. Traces of streaked Fluxing as cavities remain in the solder joint layer. In addition, the procedure requires so much time to remove all flux by reducing pressure, that a reduction in productivity in the case of a hood furnace results. Furthermore may contain rosin, an essential component of the flux, adhere to the interior of the pressure reduction chamber or may become deposit on the line. This requires frequent cleaning of the interior of the apparatus with the result that the waiting and controlling the apparatus is very expensive. Furthermore, the soldering causes which at 300 ° C or more becomes, a sticking of the burned flux. Therefore, that can Do not solder at 300 ° C or more become.

Die US-A-4860942 offenbart ein Verfahren zum Löten hohlraumfreier Verbindungen. Das IEEE-Dokument Nr. 0569-5503/88/0000-0330 (Mizuishi, K. et al.) (1988-05-09) offenbart Flussmittelfreies und im wesentlichen hohlraumfreies Löten von Halbleiterchips. Die US-A-4645116 offenbart Flussmittelfreies Verbinden von mikroelektronischen Chips.The US-A-4860942 discloses a method of soldering void-free joints. IEEE document No. 0569-5503 / 88 / 0000-0330 (Mizuishi, K. et al.) (1988-05-09) discloses fluxless and substantially void-free Soldering from Semiconductor chips. US-A-4645116 discloses fluxless bonding of microelectronic chips.

Die vorliegende Erfindung ist mit Hinblick auf die oben beschriebenen Probleme erdacht worden.The The present invention is in view of those described above Problems have been thought up.

Demgemäss liegt die Erfindung in einem Verfahren zum Herstellen einer Halbleitervorrichtung, das die folgenden Schritte umfasst:
Einleiten eines Laminats in einen Unterdruckofen, wobei das Laminat wenigstens zwei Komponenten enthält, die mit einem Lotblech dazwischen zu verbinden sind;
Evakuieren des Innenraums des Unterdruckofens in einem Druckreduzierungsschritt;
in einem ersten Reduktionsschritt Einleiten von Wasserstoff in den Unterdruckofen und anschließendes Erwärmen des Innenraums des Unterdruckofens auf eine Verbindungstemperatur, um das Lotblech zum Schmelzen zu bringen, und gleichzeitig Aufrechterhalten der Zusammensetzung und des Drucks der Atmosphäre darin;
in einem Hohlraum-Entfernungsschritt Entfernen der Hohlräume in dem verflüssigten Lot durch Evakuieren des Unterdruckofens, wobei gleichzeitig die Temperatur darin auf der Verbindungstemperatur gehalten wird;
in einem zweiten Reduktionsschritt Einleiten von Wasserstoff in den Unterdruckofen, wobei gleichzeitig die Temperatur darin auf der Verbindungstemperatur gehalten wird, und anschließend Halten des Drucks und der Temperatur über einen vorgegebenen Zeitraum; und
schnelles Abkühlen des Laminats, wobei gleichzeitig die Zusammensetzung und der Druck der Atmosphäre im Inneren des Unterdruckofens aufrechterhalten werden,
dadurch gekennzeichnet, dass
der Schritt des Einleitens von Wasserstoff in den Unterdruckofen sowohl im ersten als auch im zweiten Reduktionsschritt umfasst, dass der Wasserstoff eingeleitet wird, bis der Druck in dem Unterdruckofen höher ist als atmosphärischer Druck; und
Austauschen der Wasserstoffatmosphäre im Inneren des Unterdruckofens gegen eine Stickstoffatmosphäre nach dem Schritt des schnellen Abkühlens, wenn die Temperatur darin 60 °C oder niedriger wird.Accordingly, the invention resides in a method for manufacturing a semiconductor device comprising the following steps:
Introducing a laminate into a vacuum furnace, the laminate including at least two components to be bonded to a brazing sheet therebetween;
Evacuating the interior of the negative pressure furnace in a pressure reducing step;
in a first reduction step, introducing hydrogen into the vacuum furnace and then heating the interior of the vacuum furnace to a bonding temperature to melt the solder sheet while maintaining the composition and pressure of the atmosphere therein;
in a cavity removal step, removing the voids in the liquefied solder by evacuating the vacuum furnace while maintaining the temperature therein at the bonding temperature;
in a second reduction step, introducing hydrogen into the vacuum furnace while maintaining the temperature therein at the bonding temperature, and then maintaining the pressure and the temperature for a predetermined time; and
rapid cooling of the laminate, while maintaining the composition and pressure of the atmosphere inside the vacuum furnace,
characterized in that
the step of introducing hydrogen into the vacuum furnace in both the first and second reduction steps comprises introducing the hydrogen until the pressure in the vacuum furnace is higher than atmospheric pressure; and
Replacing the hydrogen atmosphere inside the vacuum furnace with a nitrogen atmosphere after the rapid cooling step when the temperature therein becomes 60 ° C or lower.

Somit kann das Verbinden eines Laminats, das zumindest zwei Komponenten einschließt, die mit einer Lotschicht dazwischen zu verbinden sind, in einer kurzen Zeit durch einen Lötprozess ausgeführt werden, wodurch es ermöglicht wird, eine Halbleitervorrichtung mit wenigen Hohlräumen in der Lotverbindungsschicht zu erhalten. Außerdem kann das Lötverbinden der zu verbindenden Komponenten in dem Unterdruckofen gleichzeitig ausgeführt werden, während Hohlräume in dem Lot entfernt werden. Ebenso werden Verziehungen der zu verbindenden Komponenten, die dadurch erzeugt werden, dass unterschiedliche Arten von Materialien miteinander verbunden werden, schnell entfernt.Consequently For example, bonding a laminate that has at least two components includes, which are to be connected with a solder layer in between, in one short time through a soldering process be executed which makes it possible is a semiconductor device with few cavities in to obtain the solder joint layer. In addition, the solder joint can the components to be connected in the vacuum furnace at the same time accomplished be while cavities to be removed in the lot. Likewise, distortions of the components to be connected, which are generated by different types of materials be connected, quickly removed.

In den Zeichnungen ist:In the drawings is:

1 ein Diagramm, welches ein Beispiel für das Temperatur-, Atmosphären- und Druckprofil in einer Kammer und einen Verarbeitungsbetrieb des Verfahrens gemäß der Erfindung zeigt; 1 a diagram showing an example of the temperature, atmosphere and pressure profile in a chamber and a processing operation of the method according to the invention;

2 eine schematische Ansicht, welche die Struktur eines Laminats zeigt, für welches Löten gemäß der Erfindung ausgeführt wird; 2 a schematic view showing the structure of a laminate, for which soldering is carried out according to the invention;

3 eine schematische Ansicht, welche eine Anordnung innerhalb eines Unterdruckofens in einer Verbindungsmontagevorrichtung zeigt, welche für das Ausführen des Verfahrens gemäß der Erfindung verwendet wird; 3 a schematic view showing an arrangement within a vacuum furnace in a connection mounting device, which is used for carrying out the method according to the invention;

4 eine Ansicht zur Erläuterung des Prinzips der Ausbildung einer tunnelartigen Öffnung, welche als eine Spur eines sich bewegenden Hohlraums in dem Lot ausgebildet wird; 4 a view for explaining the principle of forming a tunnel-like opening, which is formed as a track of a moving cavity in the solder;

5 eine schematische Ansicht, die eine gleichförmige Ausrundungsform nach einem zweiten Reduktionsprozess zeigt; 5 a schematic view showing a uniform Ausrundungsform after a second reduction process;

6 eine schematische Ansicht, welche eine unerwünschte Ausrundungsstruktur vor einem zweiten Reduktionsprozess zeigt; 6 a schematic view showing an undesirable rounding structure before a second reduction process;

7 ein charakteristisches Diagramm, welches das Verhältnis zwischen der Korngröße und der Kriechrate von Lot zeigt; 7 a characteristic diagram showing the relationship between the grain size and the Creep rate of solder shows;

8 ein SEM-Bild der Metallstruktur von Lot, welches mit einer Kühlrate von 600 °C pro Minute gekühlt wird; 8th a SEM image of the metal structure of solder, which is cooled at a cooling rate of 600 ° C per minute;

9 ein SEM-Bild der Metallstruktur von Lot, welches bei einer Kühlrate von 300 °C pro Minute gekühlt wird; 9 a SEM image of the metal structure of solder, which is cooled at a cooling rate of 300 ° C per minute;

10 ein SEM-Bild der Metallstruktur von Lot, welches bei einer Kühlrate von 5 °C pro Minute gekühlt wird; 10 a SEM image of the metal structure of solder, which is cooled at a cooling rate of 5 ° C per minute;

11 ein SEM-Bild der Metallstruktur von Lot, welches bei einer Kühlrate von 0,5 °C pro Minute gekühlt wird; 11 a SEM image of the metal structure of solder, which is cooled at a cooling rate of 0.5 ° C per minute;

12 eine schematische Ansicht, welche das Bereitstellen von Lot auf der Unterseite eines Siliziumchips aufgrund eines vorläufigen Lötens zeigt; 12 a schematic view showing the provision of solder on the underside of a silicon chip due to a preliminary soldering;

13 eine schematische Ansicht, die den Prozess des Lötens des Siliziumchips von 12 auf ein Isolatorsubstrat durch das Lot zeigt, welches auf der Unterfläche des Siliziumchips durch das vorläufige Löten bereitgestellt wird; 13 a schematic view illustrating the process of soldering the silicon chip of 12 on an insulator substrate through the solder provided on the lower surface of the silicon chip by the preliminary soldering;

14 eine Querschnittsansicht, welche ein Beispiel einer Anordnung des Inneren des Unterdruckofens zeigt, welcher gemäß dem Verfahren der Erfindung verwendet wird; 14 Fig. 12 is a cross-sectional view showing an example of an arrangement of the interior of the negative pressure furnace used in the method of the invention;

15 ein charakteristisches Diagramm, welches die Verteilung des thermischen Widerstands in einer Mehrzahl von Halbleitervorrichtungen zeigt, welche durch das Verfahren gemäß der Erfindung hergestellt worden sind; 15 a characteristic diagram showing the distribution of the thermal resistance in a plurality of semiconductor devices, which have been produced by the method according to the invention;

16 ein charakteristisches Diagramm, welches ein Verhältnis zwischen der Häufigkeit von Evakuierungen und einem Anteil von Hohlräumen in einer Lotverbindungsschicht gemäß der Erfindung zeigt; 16 a characteristic diagram showing a relationship between the frequency of evacuations and a proportion of voids in a Lotverbindungsschicht according to the invention;

17 ein charakteristisches Diagramm, welches die Verteilung eines thermisches Widerstands in einer Mehrzahl von Halbleitervorrichtungen zeigt, welche durch ein erstes herkömmliches Verfahren hergestellt worden sind; 17 a characteristic diagram showing the distribution of a thermal resistance in a plurality of semiconductor devices, which have been produced by a first conventional method;

18 eine erläuternde Ansicht, welche ein Beispiel für das Eliminieren von Teilen mit ungleichförmiger Temperatur in einer Heizplatte und einer Kühlplatte zeigt; 18 an explanatory view showing an example of eliminating non-uniform temperature parts in a hot plate and a cooling plate;

19 eine erläuternde Ansicht, welche ein weiteres Beispiel für das Eliminieren von Teilen mit ungleichförmiger Temperatur in einer Heizplatte und einer Kühlplatte zeigt; 19 Fig. 11 is an explanatory view showing another example of eliminating non-uniform temperature parts in a hot plate and a cold plate;

20 eine erläuternde Ansicht, welche ein weiteres Beispiel für das Eliminieren von Teilen mit ungleichförmiger Temperatur in einer Heizplatte und einer Kühlplatte zeigt; und 20 Fig. 11 is an explanatory view showing another example of eliminating non-uniform temperature parts in a hot plate and a cold plate; and

21 eine erläuternde Ansicht, welche ein weiteres Beispiel für das Eliminieren von Teilen mit ungleichförmiger Temperatur in einer Heizplatte und einer Kühlplatte zeigt. 21 An explanatory view showing another example of eliminating non-uniform temperature parts in a hot plate and a cold plate.

Es wird nun in Ausführlichkeit mit Bezug auf die Zeichnungen ein Verfahren zum Ausführen der Erfindung erläutert. 1 ist ein Diagramm, welches ein Beispiel für Temperatur-, Atmosphären- und Druckprofile in einer Kammer und einen Verarbeitungsbetrieb in dem Verfahren gemäß der Erfindung zeigt. Als Erstes wird zu einer Vorbereitung, und wie in 2 gezeigt, ein Isolatorsubstrat 2 auf einen Metallträger 1 mit einem dazwischen positionierten Verbindungslotblech 3 laminiert. Ein Siliziumchip 4 ist weiterhin auf dieser Struktur laminiert, wobei ein Verbindungslotblech 5 zwischen dem Siliziumchip und dem Isolatorsubstrat positioniert ist. Ein solches Laminat 10 wird, wie in 3 gezeigt, auf einer Transportbühne 12 in einem Unterdruckofen 11 angebracht. Die Transportbühne 12 weist eine Struktur auf, die sich zwischen einer Heizplatte 13, welche das Laminat 10 erwärmt, und einer wassergekühlten Platte 14 zum Kühlen des Laminats 10 hin und her bewegen kann.A method for carrying out the invention will now be explained in detail with reference to the drawings. 1 Fig. 10 is a diagram showing an example of temperature, atmospheric and pressure profiles in a chamber and a processing operation in the method according to the invention. First, it becomes a preparation, and as in 2 shown an insulator substrate 2 on a metal carrier 1 with a connecting slot sheet positioned therebetween 3 laminated. A silicon chip 4 is further laminated on this structure, with a Verbindungslotblech 5 is positioned between the silicon chip and the insulator substrate. Such a laminate 10 will, as in 3 shown on a transport platform 12 in a vacuum oven 11 appropriate. The transport platform 12 has a structure that extends between a heating plate 13 which the laminate 10 heated, and a water-cooled plate 14 for cooling the laminate 10 can move back and forth.

Wenn das Löten gemäß dem Diagramm, welches in 1 gezeigt ist, beginnt, wobei das Laminat auf der Transportbühne 12 angebracht ist, wird der Unterdruckofen 11 zunächst abgedichtet, um das Reduzieren des Drucks in dem Ofen zu starten (1, Zeitpunkt T0). Während dieses Evakuierungsprozesses befindet sich die Transportbühne 12 in einem "Stand-by"-Zustand, d.h., sie ist sowohl von der Heizplatte 13 als auch der wassergekühlten Platte 14 getrennt.If the soldering according to the diagram, which in 1 is shown, taking the laminate on the transport platform 12 is attached, the vacuum furnace 11 first sealed to start reducing the pressure in the furnace ( 1 , Time T0). During this evacuation process is the transport platform 12 in a "stand-by" state, ie, it is both from the hotplate 13 as well as the water-cooled plate 14 separated.

Wenn er bis auf einen bestimmten Druck, von z.B. 5,7319 Pa, evakuiert worden ist, wird Wasserstoffgas in den Unterdruckofen 11 eingeführt (1, Zeitpunkt T1). Die Flussrate des Wasserstoffgases beträgt z.B. 10 Liter pro Sekunde. Wenn der Druck in dem Unterdruckofen 11 größer als der atmosphärische Druck wird, wird die Transportbühne 12 zu der Heizplatte 13 transferiert. Diese erwärmt das Laminat 10, bis die Temperatur eine Zielverbindungstemperatur erreicht.When it has been evacuated to a certain pressure, eg 5.7319 Pa, hydrogen gas is introduced into the vacuum furnace 11 introduced ( 1 , Time T1). The flow rate of the hydrogen gas is, for example 10 Liters per second. When the pressure in the vacuum furnace 11 becomes greater than the atmospheric pressure, the transport platform becomes 12 to the hot plate 13 transferred. This heats the laminate 10 until the temperature reaches a target compound temperature.

In dem obigen Temperaturanstiegsprozess (1, Zeitpunkt T1 bis T2) verursacht der Druck des Unterdruckofens 11, welcher höher als der atmosphärische Druck ist, dass das Wasserstoffgas in Öffnungen zwischen den jeweiligen Komponenten des Laminats 10 eindringt. Dadurch wird eine Oxidation-Reduktion auf der Oberfläche des Isolatorsubstrats und des Metallträgerverbindungslotblechs 3, des Siliziumchips und des Isolatorsubstratverbindungslotblechs 5, des Isolatorsubstrats 2 und des Metallträgers 1 aktiviert. Somit wird die Benetzbarkeit der zu verbindenden Oberflächen gewährleistet, und die Drahtverbindungsfähigkeit wird ebenso gewährleistet (erster Reduktionsprozess). Außerdem schmilzt jedes der Lotbleche 3 und 5, und das Wasserstoffgas füllt Hohlräume, die zu dieser Zeit erzeugt werden, um dadurch die Hohlräume zu aktivieren. Während die Lotbleche 3 und 5 schmelzen, wird die Sauerstoffkonzentration in dem Unterdruckofen 11 bei 30 ppm oder darunter gehalten, vorzugsweise bei 10 ppm oder darunter, und der Taupunkt wird auf -30 °C oder darunter, vorzugsweise auf -50 °C oder darunter, gehalten.In the above temperature rise process ( 1 , Time T1 to T2) causes the pressure of the vacuum furnace 11 , which is higher than the atmospheric pressure, that the hydrogen gas in openings between the respective components of the laminate 10 penetrates. This results in oxidation reduction on the surface of the insulator substance rats and the metal carrier connection plate 3 , the silicon chip and the insulator substrate connection solder sheet 5 , of the insulator substrate 2 and the metal carrier 1 activated. Thus, the wettability of the surfaces to be bonded is ensured, and the wire bonding capability is also ensured (first reduction process). In addition, each of the solder sheets melts 3 and 5 and the hydrogen gas fills voids generated at that time to thereby activate the voids. While the brazing sheets 3 and 5 melt, the oxygen concentration in the vacuum furnace 11 maintained at 30 ppm or below, preferably at 10 ppm or below, and the dew point is maintained at -30 ° C or below, preferably at -50 ° C or below.

Wenn die Temperatur die Zielverbindungstemperatur erreicht, wird wiederum eine Verringerung des Drucks innerhalb des Unterdruckofens 11 gestartet (1, Zeitpunkt T2). Sodann wird das Verringern des Drucks, nachdem der Unterdruckofen 11 bis zu einem bestimmten Grad, z.B. 13,1967 Pa, evakuiert worden ist, weiter, z.B. für eine Minute, fortgeführt. Dieses verringert den Druck in dem Unterdruckofen 11 auf ungefähr 4,1323 bis 3,7324 × 10-1 Pa. Die einminütige Fortführung der Reduzierung des Drucks entfernt Hohlräume, die durch eine ungenügende Benetzung zwischen dem Lot und den zu verbindenden Komponenten, erzeugt werden, sowie die Hohlräume, die durch gelöstes Gas, welches in dem Lotmaterial enthalten ist, erzeugt werden. Hierbei ist der Grund dafür, die Fortführungszeit zu einer Minute zu wählen, dass kein weiterer Hohlraumentfernungseffekt erreicht werden kann, selbst wenn das Verringern des Druckes über mehr als eine Minute fortgesetzt wird.When the temperature reaches the target compound temperature, in turn, a reduction in pressure within the vacuum furnace 11 started ( 1 , Time T2). Then, reducing the pressure after the vacuum furnace 11 has been evacuated to a certain degree, eg 13.1967 Pa, continued, eg for one minute. This reduces the pressure in the vacuum furnace 11 to about 4.1323 to 3.7324 x 10 -1 Pa. The one-minute continuation of the reduction in pressure removes voids created by insufficient wetting between the solder and the components to be joined, as well as the voids created by dissolved gas contained in the solder material. Here, the reason for choosing the continuation time to one minute is that no more void removal effect can be achieved even if the reduction of the pressure is continued for more than one minute.

Danach wird wiederum Wasserstoffgas in den Ofen eingeführt (1, Zeitpunkt T3). Nachdem der Druck innerhalb des Unterdruckofens 11 größer als der atmosphärische Druck wird, wird kontinuierlich Wasserstoffgas für eine weitere Minute eingeführt (ein zweiter Reduktionsprozess). Der Grund für das Fortführen der Einführung von Wasserstoffgas liegt darin, zu verhindern, dass eine tunnelartige Öffnung 22 (eine Spur eines sich bewegenden Hohlraums 21), wie in 4 gezeigt, aufgrund des Reduktionseffekts von Wasserstoff erzeugt wird. Die Öffnung 22 verbleibt in dem Lotblech 3 oder 5, wenn der Hohlraum 21 während der einminütigen Fortsetzung der Verringerung des Drucks entfernt wird.Thereafter, hydrogen gas is again introduced into the furnace ( 1 , Time T3). After the pressure inside the vacuum furnace 11 is greater than the atmospheric pressure, hydrogen gas is continuously introduced for another minute (a second reduction process). The reason for continuing the introduction of hydrogen gas is to prevent a tunnel-like opening 22 (a trace of a moving cavity 21 ), as in 4 shown to be generated due to the reduction effect of hydrogen. The opening 22 remains in the brazing sheet 3 or 5 if the cavity 21 is removed during the one-minute continuation of the reduction in pressure.

Namentlich wird der Hohlraum 21 in dem Lotblech 3 oder 5 mit Gasen aus oxidierenden Komponenten gefüllt. Ein Teil des Lots, welches in Kontakt mit dem Hohlraum 21 gerät, wird daher oxidiert, wenn der Hohlraum 21 dadurch verläuft. Dieses verursacht, dass die Benetzbarkeit des Lots in dem Bereich, durch den der Hohlraum 21 verlaufen ist, verringert wird, und es verbleibt in dem Lot ein tunnelartiger Hohlraum. Wasserstoffgas, welches den offenen Hohlraum füllt, reduziert die oxidierte innere Oberfläche, welches hilft, die Benetzbarkeit der Lotoberfläche beizubehalten.In particular, the cavity becomes 21 in the brazing sheet 3 or 5 filled with gases from oxidizing components. Part of the solder, which is in contact with the cavity 21 device, is therefore oxidized when the cavity 21 passes through it. This causes the wettability of the solder in the area through which the cavity 21 is reduced, and remains in the solder a tunnel-like cavity. Hydrogen gas filling the open cavity reduces the oxidized inner surface, which helps maintain the wettability of the solder surface.

Ein weiterer Grund für das Fortführen des Einführens von Wasserstoffgas liegt darin, die Oberflächenspannung des Lotblechs 5 durch Fortsetzen der Reduktion durch Wasserstoff während des Heizens des Lots mit der Heizplatte 13 zu reduzieren, wodurch eine Lotausrundungsform 31, wie in 5 gezeigt, stabilisiert wird. Dieses verlängert die Lebensdauer des Lots und verringert die Erzeugung von Sprüngen. Wie in 6 gezeigt, resultiert, wenn die Verfestigung des Lotblechs 5 durch Kühlen kurz nach dem Verringern des Drucks im Inneren des Ofens ohne Fortsetzen des Einführens von Wasserstoffgas durch Kühlen gestartet wird, eine ungleichförmige Lotausrundungsform 32. Dieses ist durch die große Oberflächenspannung des Lotblechs bedingt und verursacht, dass die Lebensdauer des Lots aufgrund der Erzeugung von Sprüngen, welche durch thermische Einflüsse verursacht werden, verkürzt wird.Another reason for continuing the introduction of hydrogen gas is the surface tension of the brazing sheet 5 by continuing the reduction by hydrogen during heating of the solder with the heating plate 13 to reduce, creating a Lotausundungsform 31 , as in 5 shown, stabilized. This prolongs the life of the solder and reduces the generation of cracks. As in 6 shown results when the solidification of the brazing sheet 5 is started by cooling shortly after reducing the pressure inside the furnace without continuing to introduce hydrogen gas by cooling, a non-uniform Lotausundungsform 32 , This is due to the large surface tension of the solder sheet and causes the life of the solder due to the generation of cracks caused by thermal influences is shortened.

Die Oberflächenspannung des Lotblechs 5 kann durch Fortführen des Erwärmens des Lotblechs 5, durch Erhöhen der Zeit, in der das Lotblech 5 dem Wasserstoffgas ausgesetzt ist, oder eine Kombination davon verringert werden. Jedoch wird, selbst wenn das Einführen von Wasserstoffgas über mehr als eine Minute fortgeführt wird, kein großer Unterschied in dem Effekt des Füllens der Öffnung 22 der Spur des passierenden Hohlraums 21 oder in dem Effekt der Stabilisierung der Lotausrundungsform 31 beobachtet. Daher wird die Zeit, für die das Einführen des Wasserstoffgases fortgesetzt wird, geeignet zu einer Minute gewählt.The surface tension of the brazing sheet 5 can by continuing the heating of the brazing sheet 5 By increasing the time in which the solder sheet 5 is exposed to the hydrogen gas, or a combination thereof are reduced. However, even if the introduction of hydrogen gas is continued for more than one minute, there is no great difference in the effect of filling the opening 22 the trace of the passing cavity 21 or in the effect of stabilizing the Lotausundungsform 31 observed. Therefore, the time for which the introduction of the hydrogen gas is continued is suitably selected to one minute.

Nach Beenden des zweiten Reduktionsprozesses wird die Transportbühne 12 von der Heizplatte 13 zu der wassergekühlten Platte 14 transferiert, welche damit beginnt, das Laminat 10 herunterzukühlen (1, Zeitpunkt T4). Das Laminat 10 wird mit einer Rate von z.B. 300 °C pro Minute gekühlt. Wenn die Temperatur des Laminats 10 z.B. 50 bis 60 °C erreicht, beginnt das Entfernen des Wasserstoffgases aus dem Unterdruckofen 11 (1, Zeitpunkt T5).After completion of the second reduction process, the transport platform 12 from the heating plate 13 to the water-cooled plate 14 transferred, which begins with the laminate 10 to cool down ( 1 , Time T4). The laminate 10 is cooled at a rate of, for example, 300 ° C per minute. When the temperature of the laminate 10 eg reaches 50 to 60 ° C, the removal of hydrogen gas from the vacuum furnace begins 11 ( 1 , Time T5).

Wenn der Druck in dem Unterdruckofen 11 z.B. 5,7319 Pa aufgrund des Entfernens von Wasserstoff erreicht, wird Stickstoffgas in den Unterdruckofen 11 eingeführt (1, Zeitpunkt T6). Nachdem das Stickstoffgas in dem Unterdruckofen 11 substituiert worden ist und die Wasserstoffkonzentration in dem Ofen die Explosionsgrenze oder darunter erreicht, wird der Unterdruckofen 11 geöffnet (1, Zeitpunkt T7). Die Reihenfolge der Operationen von dem Zeitpunk T0 bis T7 in 1 wird innerhalb von 15 Minuten beendet. Durch Ausführen dieser Operationen wird eine Halbleitervorrichtung erhalten, welche eine Lotverbindungsschicht mit hoher Qualität ohne jegliche Hohlräume aufweist.When the pressure in the vacuum furnace 11 For example, reaching 5.7319 Pa due to the removal of hydrogen, nitrogen gas enters the vacuum furnace 11 introduced ( 1 , Time T6). After the nitrogen gas in the vacuum furnace 11 is substituted and the hydrogen concentration in the furnace reaches the explosion limit or below becomes the vacuum furnace 11 open ( 1 , Time T7). The order of operations of the time point T0 to T7 in 1 will be finished within 15 minutes. By performing these operations, a semiconductor device having a high quality solder joint layer without any voids is obtained.

Hierbei ist die Temperatur der Heizplatte 13 vorzugsweise höher als der Schmelzpunkt des Lots (um etwa 50 °C). Zum Beispiel wird in dem Fall, in dem ein Lot mit hohem Pb-Anteil mit einem Schmelzpunkt von 301 °C als das Verbindungslotblech 5 für den Siliziumchip und das Isolatorsubstrat verwendet wird und ein Sn-Pb-Lot mit einem Schmelzpunkt von 183 °C als das Verbindungslotblech 3 für das Isolatorsubstrat und den Metallträger verwendet wird, die Temperatur der Heizplatte 13 zu 350 bis 360 °C gewählt, wobei Variationen innerhalb der Oberfläche derselben in Betracht gezogen werden.Here is the temperature of the hot plate 13 preferably higher than the melting point of the solder (about 50 ° C). For example, in the case where a solder having a high Pb content with a melting point of 301 ° C is used as the bonding pad 5 is used for the silicon chip and the insulator substrate, and a Sn-Pb solder having a melting point of 183 ° C as the bonding pad 3 is used for the insulator substrate and the metal carrier, the temperature of the heating plate 13 at 350 to 360 ° C, taking into consideration variations within the surface thereof.

Außerdem beträgt z.B. in dem Fall, in dem ein Lot aus der Sn-Ag-Gruppe mit einem Schmelzpunkt von 222 °C als das Verbindungslotblech 5 für den Siliziumchip und das Isolatorsubstrat verwendet wird und ein Sn-Pb-Lot mit einer Flüssigkeitstemperatur von 234 °C als das Verbindungslotblech 3 für das Isoliersubstrat und den Metallträger verwendet wird, gemäß der obigen Erläuterung die Temperatur der Heizplatte 13 280 bis 290 °C. Wenn man jedoch berücksichtigt, dass der Effekt der reduzierenden Leistung von Wasserstoff sich bei 300 °C oder darüber zeigt, wird die Temperatur der Heizplatte 13 vorzugsweise zu 300 bis 310 °C gewählt.In addition, in the case where, for example, a solder of the Sn-Ag group having a melting point of 222 ° C. is used as the bonding pad 5 is used for the silicon chip and the insulator substrate, and an Sn-Pb solder having a liquid temperature of 234 ° C as the bonding pad 3 is used for the insulating substrate and the metal support, as described above, the temperature of the heating plate 13 280 to 290 ° C. However, considering that the effect of reducing power of hydrogen is at 300 ° C or above, the temperature of the hot plate becomes 13 preferably selected to 300 to 310 ° C.

Außerdem hat das Ergebnis von Experimenten, die von den Erfindern ausgeführt worden sind, gezeigt, dass eine Kombination von einem Lot mit hohem Pb-Anteil (Schmelzpunkt: 301 °C) und ein Sn-Pb-Lot (Schmelzpunkt: 183 °C) die geringste Anzahl an Hohlräumen in der Verbindungslotschicht verursacht, wenn die Temperatur der Heizplatte 13 bei 350 bis 360 °C lag. Außerdem verursachte eine Kombination eines Lots aus der Sn-Ag-Gruppe (Schmelzpunkt: 222 °C) und ein Sn-Pb-Lot (Schmelzpunkt: 234 °C) die geringste Anzahl an Hohlräumen in der Verbindungslotschicht, wenn die Temperatur der Heizplatte bei 300 bis 310 °C lag.In addition, the result of experiments carried out by the inventors has shown that a combination of a high Pb solder (melting point: 301 ° C) and a Sn-Pb solder (melting point: 183 ° C) lowest number of cavities in the bonding solder layer caused when the temperature of the heating plate 13 at 350 to 360 ° C. In addition, a combination of a solder of the Sn-Ag group (melting point: 222 ° C) and a Sn-Pb solder (melting point: 234 ° C) caused the least number of voids in the bonding solder layer when the temperature of the heating plate was 300 to 310 ° C.

In Anbetracht der Kühlzeit der Temperatur der wassergekühlten Platte 14 muss die Kühlrate (Verfestigungsrate) des Lotes berücksichtigt werden. Genauer werden in den oben beschriebenen Prozessen der Lithiumchip 4, das Isolatorsubstrat 2 und der Metallträger 1, welche sich in ihren Wärmeausdehnungskoeffizienten unterscheiden, gleichzeitig lötverbunden. Wenn das Löten beendet worden ist, verursacht dieses, dass der Metallträger 1, welcher den größten Wärmeausdehnungskoeffizienten aufweist, sich aus der Form verzieht, so dass er zu der Seite des Isolatorsubstrats hin konvex wird. Dieses beeinflusst durch die lötverbundenen Schichten das gesamte Laminat 10, so dass ein maximales Verziehen von der Ordnung von 0,3 mm verursacht wird. Wenn diese Deformation während des nächsten Leitungsverbindungsschrittes vorliegt, kann sie, wie oben erläutert, eine Fehlfunktion in den elektrischen Eigenschaften verursachen. Daher ist es notwendig, die Deformation vor dem Ausführen des Drahtverbindungsschritts zu entfernen.Considering the cooling time of the temperature of the water-cooled plate 14 the cooling rate (hardening rate) of the solder must be taken into account. More specifically, in the processes described above, the lithium chip 4 , the insulator substrate 2 and the metal carrier 1 , which differ in their thermal expansion coefficient, at the same time soldered. When the soldering has been finished, this causes the metal carrier 1 which has the largest thermal expansion coefficient, warps out of the shape to become convex toward the side of the insulator substrate. This affects the entire laminate through the solder-bonded layers 10 so that a maximum warping of the order of 0.3 mm is caused. If this deformation is present during the next line connecting step, it may cause a malfunction in the electrical characteristics as explained above. Therefore, it is necessary to remove the deformation before performing the wire bonding step.

Um die Deformation zu entfernen, kann die lötverbundene Schicht zwischen dem Isolatorsubstrat 2 und dem Metallträger 1 für eine kurze Zeit einem Kriechprozess unterzogen werden. 7 ist ein charakteristisches Diagramm, das ein Verhältnis zwischen einer Korngröße und einer Kriechrate von Sn-PB-Lot (Sn-37Pb-Lot) zeigt. Es wird aus dem Diagramm ersichtlich, dass die Kriechrate dazu tendiert anzuwachsen, wenn der Durchmesser des Kornes abnimmt. Die Tendenz ist dieselbe in einem Lotmaterial mit einem anderen Verhältnis der Zusammensetzung von Sn und Pb. Daher kann durch Erhöhen der Kriechrate die Metallstruktur (Korn) verfeinert werden.To remove the deformation, the solder-bonded layer may be sandwiched between the insulator substrate 2 and the metal carrier 1 be subjected to a creep process for a short time. 7 Fig. 13 is a characteristic diagram showing a relationship between a grain size and a creep rate of Sn-PB solder (Sn-37Pb solder). It can be seen from the graph that the creep rate tends to increase as the diameter of the grain decreases. The tendency is the same in a solder material having a different ratio of the composition of Sn and Pb. Therefore, by increasing the creep rate, the metal structure (grain) can be refined.

Die 8 und 9 zeigen SEM-Bilder von Metallstrukturen von Sn-Pb-Lot (Sn-37Pb-Lot), wenn die Kühlrate geändert wird. Die 8 bis 11 sind Bilder der Kühlraten für 600 °C pro Minute, 300 °C pro Minute, 5 °C pro Minute und 0,5 °C pro Minute. Aus diesen Bildern kann erkannt werden, dass die Lotstruktur feiner wird, wenn die Kühlrate anwächst. Daher wird aus den Verhältnissen der Kriechrate zu der Korngröße zu der Kühlrate erkannt, dass die Kriechrate durch Erhöhen der Kühlrate (Verfestigungsrate) des Lotes erhöht werden kann. Daher wird die Kühlrate vorzugsweise zu 250 °C pro Minute oder mehr, z.B. zu 300 °C pro Minute, gewählt.The 8th and 9 show SEM images of metal structures of Sn-Pb solder (Sn-37Pb solder) when the cooling rate is changed. The 8th to 11 Figures are the cooling rates for 600 ° C per minute, 300 ° C per minute, 5 ° C per minute and 0.5 ° C per minute. From these images it can be seen that the solder structure becomes finer as the cooling rate increases. Therefore, it is recognized from the ratios of the creep rate to the grain size to the cooling rate that the creep rate can be increased by increasing the cooling rate (solidification rate) of the solder. Therefore, the cooling rate is preferably selected to be 250 ° C per minute or more, eg, 300 ° C per minute.

Experimente, die von den Erfindern ausgeführt worden sind, zeigten, dass die Kühlrate von 250 °C pro Minute oder mehr verursacht, dass die Deformation des Metallträgers 1 innerhalb eines Bereichs von 0 bis -0,1 mm fällt (das Vorzeichen "-" zeigt an, dass das Verziehen zu der Seite des Isolatorsubstrats 2 hin konvex ist), wodurch ein schädlicher Effekt für das Leitungsverbinden eliminiert werden kann. In anderen Worten kann die Kühlrate von 250 °C pro Minute oder weniger den verzogenen Metallträger 1 nicht hinreichend wieder herstellen, so dass das Leitungsverbinden als schädlich beeinflusst anzusehen ist. Außerdem kann durch Entfernen restlicher Spannungen in dem Laminat 10 in dem frühestmöglichen Stadium nach dem Verbinden mit einer erhöhten Kriechrate eine Deformation des Metallträgers 1 stabilisiert werden. Daher werden die Temperatur und die Kühlzeit der wassergekühlten Platte 14 so gewählt, dass die Kühlrate des Lotes 250 °C pro Minute oder mehr beträgt.Experiments conducted by the inventors showed that the cooling rate of 250 ° C per minute or more caused the deformation of the metal carrier 1 falls within a range of 0 to -0.1 mm (the sign "-" indicates that warping to the side of the insulator substrate 2 is convex), whereby a harmful effect on the line connection can be eliminated. In other words, the cooling rate of 250 ° C per minute or less, the warped metal support 1 not sufficiently restore, so that the line connecting is considered to be harmful. In addition, by removing residual stresses in the laminate 10 at the earliest possible stage after joining with an increased creep rate, deformation of the metal carrier 1 be stabilized. Therefore, the temperature and the cooling time of the water-cooled plate 14 chosen so that the cooling rate of the solder is 250 ° C per minute or more.

Zusätzlich beträgt, wenn ein Siliziumchip 4 eine Größe von 5 mm im Quadrat oder weniger aufweist, die Größe des Lotblechs 5 ebenso 5 mm im Quadrat oder weniger. Solche bemerkenswert geringen Größen des Siliziumchips und des Lotbleches verursachen, dass die vorbereitende Präparierung des Lötens zeitraubend ist, oder sie verursachen eine nicht hinreichende Positionierung des Siliziumchips 4 gegenüber dem Lotblech 5, wodurch ein fehlerhaftes Verbinden erzeugt werden kann.In addition, if a silicon chip 4 has a size of 5 mm square or less, the size of the brazing sheet 5 also 5 mm square or less. Such remarkably small sizes of the silicon chip and the solder sheet cause the preparatory preparation of soldering to be time-consuming or cause insufficient positioning of the silicon chip 4 opposite the brazing sheet 5 , whereby a faulty connection can be generated.

Wenn das Lötverbinden des Siliziumchips 4 mit einer solchen Größe ausgeführt wird, ist es daher wünschenswert, ein vorläufiges Löten unter Verwendung des Unterdruckofens 11 auszuführen, um das Verbindungslot 6 für den Siliziumchip und das Isolatorsubstrat zuvor auf der Unterfläche (z.B. einer Fläche einer Kollektorelektrode) des Siliziumchips 4 bereitzustellen. Wenn ein Lot mit Sn, welches leicht oxidiert, als eine wesentliche Komponente und ohne Pb verwendet wird, sollte eine Atmosphäre von sehr niedriger Sauerstoffkonzentration (einige zehn ppm oder darunter) in dem Unterdruckofen 11 zur Verfügung gestellt werden. Dieses wird den geringst möglichen Oberflächenoxidfilm 7 auf dem Lot 6 nach dem vorläufigen Löten, wie in 12 gezeigt, erzeugen. Dann wird, wie in 13 gezeigt, der Siliziumchip 4 mit dem Lot 6 auf das Isolatorsubstrat 2 gelötet.When the solder bonding of the silicon chip 4 With such a size, it is therefore desirable to perform a preliminary soldering using the vacuum furnace 11 to perform the connection solder 6 for the silicon chip and the insulator substrate beforehand on the bottom surface (eg, a surface of a collector electrode) of the silicon chip 4 provide. When a solder with Sn which is easily oxidized is used as an essential component and without Pb, an atmosphere of very low oxygen concentration (tens of ppm or less) in the vacuum furnace should be used 11 to provide. This becomes the least possible surface oxide film 7 on the lot 6 after preliminary soldering, as in 12 shown, generate. Then, as in 13 shown the silicon chip 4 with the lot 6 on the insulator substrate 2 soldered.

Zusätzlich beträgt bei einem herkömmlichen Verfahren zur Herstellung einer Energieversorgungs-Halbleitervorrichtung, wenn ein Siliziumchip und ein Isolatorsubstrat zusammen gelötet werden und sie sodann auf einen Metallträger gelötet werden, die Sauerstoffkonzentration in einem herkömmlichen Durchlaufofen einige tausend ppm. Daher erzeugt für ein Lot, welches als eine Hauptkomponente Sn und kein Pb enthält, das vorläufige Löten unter Verwendung des Durchlaufofens das Ausbilden einer starken Oxidschicht auf dem Lot. Daher ist es unmöglich, eine gute Lötverbindung zu erhalten.In addition, at one conventional methods for producing a power supply semiconductor device, when a silicon chip and an insulator substrate are soldered together and she then onto a metal carrier soldered be the oxygen concentration in a conventional Continuous furnace several thousand ppm. Therefore, for a lot, which contains Sn and no Pb as a main component provisional Soldering using the continuous furnace forming a strong oxide layer on the Lot. Therefore, it is impossible a good solder joint to obtain.

14 ist eine Querschnittsansicht, welche ein Beispiel für eine Anordnung innerhalb eines Unterdruckofens zeigt. Der Unterdruckofen 11 enthält einen Hauptkörper 111 und einen Deckel 113 darauf mit einer Dichtung 112 dazwischen, um das Innere des Ofens luftdicht zu halten. In dem Unterdruckofen 11 werden eine Wasserstoffgaseinleitungsleitung 114 zum Zuführen von Wasserstoff in den Ofen, eine Stickstoffgaseinleitungsleitung 115 zum Zuführen von Stickstoffgas in den Ofen und eine Auslassöffnung 116 zur Verfügung gestellt. 14 Fig. 10 is a cross-sectional view showing an example of an arrangement inside a vacuum furnace. The vacuum oven 11 contains a main body 111 and a lid 113 on it with a seal 112 in between to keep the interior of the oven airtight. In the vacuum oven 11 become a hydrogen gas introduction line 114 for supplying hydrogen into the furnace, a nitrogen gas introduction pipe 115 for feeding nitrogen gas into the furnace and an exhaust port 116 made available.

Die Wasserstoffgaseinlassleitung 114 ist an der Hinterseite der Heizplatte 13 in einer Spirale angebracht, die sich von der Mitte derselben nach außen ausdehnt. Dieses ist in 14 jedoch nicht gezeigt, um eine Komplizierung der Figur zu vermeiden. Es wird eine Anordnung bereitgestellt, in der aus einer Mehrzahl von Öffnungen, die in der Spiralleitung bereitgestellt werden, Wasserstoffgas, welches durch die Heizplatte 13 erwärmt wird, gleichförmig in das Innere des Ofens geblasen wird. Dieses erhöht die Reduktionsleistung. Die Wasserstoffgaseinlassleitung 114 und die Stickstoffgaseinlassleitung 115 sind mit einer Wasserstoffgaslieferquelle bzw. einer Stickstoffgaslieferquelle (nicht gezeigt) außerhalb des Ofens verbunden. Weiterhin ist eine Vakuumpumpe 115 mit der Auslassöffnung 116 verbunden.The hydrogen gas inlet line 114 is at the back of the hot plate 13 mounted in a spiral that expands outward from the center of the same. This is in 14 however, not shown to avoid complication of the figure. An arrangement is provided in which, of a plurality of orifices provided in the spiral conduit, hydrogen gas passing through the heating plate 13 is heated, is uniformly blown into the interior of the furnace. This increases the reduction performance. The hydrogen gas inlet line 114 and the nitrogen gas inlet line 115 are connected to a hydrogen gas supply source and a nitrogen gas supply source (not shown) outside the furnace, respectively. Furthermore, a vacuum pump 115 with the outlet opening 116 connected.

Die wassergekühlte Platte 14 ist mit einem Kühler 16 an der Außenseite des Ofens für die Zirkulation des Kühlwassers für die wassergekühlte Platte 14 verbunden. Außerdem bewegt sich die Transportbühne 12 entlang von Transportschienen 17 zwischen der Heizplatte 13 und der wassergekühlten Platte 14.The water-cooled plate 14 is with a radiator 16 on the outside of the furnace for the circulation of cooling water for the water-cooled plate 14 connected. In addition, the transport platform moves 12 along transport rails 17 between the heating plate 13 and the water-cooled plate 14 ,

15 zeigt ein Beispiel für die Verteilung des thermischen Widerstands in einer Mehrzahl von Halbleitervorrichtungen, welche durch ein Verfahren gemäß der Erfindung hergestellt worden sind. Zum Vergleich zeigt 17 ein Beispiel für die Verteilung des thermischen Widerstands in einer Mehrzahl von Halbleitervorrichtungen, welche durch das erste Verfahren aus dem oben erläuterten Stand der Technik hergestellt worden sind. Wie aus 15 ersichtlich ist, beträgt gemäß dem oben beschriebenen Verfahren ein Mittelwert, der Maximalwert und der Minimalwert der Verteilung des thermischen Widerstands 0,266 °C/W, 0,279 °C/W bzw. 0,250 °C/W. Zusätzlich ist die Standardabweichung 0,0074. 15 shows an example of the distribution of the thermal resistance in a plurality of semiconductor devices, which have been produced by a method according to the invention. For comparison shows 17 an example of the distribution of the thermal resistance in a plurality of semiconductor devices, which have been produced by the first method of the above-described prior art. How out 15 2, the maximum value and the minimum value of the distribution of the thermal resistance are 0.266 ° C / W, 0.279 ° C / W and 0.250 ° C / W, respectively, according to the method described above. In addition, the standard deviation is 0.0074.

Damit verglichen beträgt in dem herkömmlichen ersten Verfahren der Mittelwert, der Maximalwert, der Minimalwert und die Standardabweichung der Verteilung des thermischen Widerstands 0,287 °C/W, 0,334 °C/W bzw. 0,272 °C/W und 0,0103. Durch Vergleich dieser zwei kann erkannt werden, dass die Werte des thermischen Widerstands und die Abweichung davon in dem Verfahren gemäß der vorliegenden Erfindung offensichtlich kleiner sind.In order to is compared in the conventional one first method the mean, the maximum value, the minimum value and the standard deviation of the thermal resistance distribution 0.287 ° C / W, 0.334 ° C / W or 0.272 ° C / W and 0.0103. By comparing these two it can be seen that the values of the thermal resistance and the deviation of it in the method according to the present invention Invention are obviously smaller.

Es wurde namentlich bestätigt, dass ein Hohlraumanteil in einer Verbindungslotschicht und die Abweichung davon durch das Verfahren gemäß der Erfindung kleiner als in dem herkömmlichen Verfahren ausgebildet werden kann, wodurch die Wärmedissipation der Halbleitervorrichtung erhöht wird.It was confirmed by name, that a void content in a Verbindungslotschicht and the deviation of which by the method according to the invention smaller than in the conventional one Method can be formed, whereby the heat dissipation of the semiconductor device elevated becomes.

Gemäß dem oben beschriebenen Verfahren werden das Lotblech 3, das Isolatorsubstrat 2, das Lotblech 5 und der Siliziumchip 4 in dieser Reihenfolge auf den Metallträger 1 laminiert. Das Laminat 10 wird in den Verbindungsmontageapparat eingeführt, welcher mit einem Unterdruckofen 11 versehen ist. Nach Evakuieren des Inneren des Ofens wird eine Oberfläche von jeder der Komponenten, die in dem Laminat 10 enthalten sind, durch Einführen von Wasserstoff in den Ofen reduziert, bis der Druck innerhalb des Ofens 11 größer als der atmosphärische Druck ist. Nachdem das Lot erhitzt und geschmolzen ist, werden die Hohlräume in den Lotblechen 3 und 5 durch Evakuieren entfernt, bis in dem Ofen wieder ein Vakuum enthalten ist. Darauffolgend wird wiederum Wasserstoff eingeführt, bis der Druck in dem Ofen 11 wieder größer als der atmosphärische Druck ist, um die Erzeugung von tunnelartigen Öffnungen 22 in den Lotblechen 3 und 5, die durch sich bewegende Hohlräume 21 verursacht werden, zu verhindern. Zusätzlich wird die Lotausrundungsform 31 gleichförmig ausgebildet. Das Laminat 10 wird dann schnell gekühlt, um die Lotstruktur feiner auszubilden. Dieses erhöht die Kriechrate des Lots, das der Verbindung des Isolatorsubstrats 2 und des Metallträgers 1 dient, um schnell ein Verziehen des Metallträgers 1 zu eliminieren, welches durch Unterschiede in den thermischen Ausdehnungskoeffizienten erzeugt wird, und um es in den originalen Zustand zurückzuführen. Somit kann ungefähr zehn Minuten nach dem Starten des Betriebs des Unterdruckofens 11 eine Halbleitervorrichtung, welche eine Verbindungslotschicht mit hoher Qualität und Verlässlichkeit aufweist, die ebenso hinsichtlich der Wärmedissipation effizienter als eine herkömmliche ist, produziert werden.According to the method described above, the solder sheet 3 , the insulator substrate 2 , the solder sheet 5 and the silicon chip 4 in this order on the metal carrier 1 laminated. The laminate 10 is introduced into the connection assembly apparatus which is equipped with a vacuum furnace 11 is provided. After evacuating the interior of the furnace, a surface of each of the components that is in the laminate 10 are reduced by introducing hydrogen into the furnace until the pressure within of the oven 11 greater than the atmospheric pressure. After the solder is heated and melted, the voids in the brazing sheets become 3 and 5 removed by evacuation until a vacuum is again contained in the oven. Subsequently, hydrogen is again introduced until the pressure in the furnace 11 again greater than the atmospheric pressure is to produce tunnel-like openings 22 in the brazing sheets 3 and 5 passing through moving cavities 21 caused to prevent. In addition, the Lotausundungsform 31 uniformly formed. The laminate 10 is then cooled rapidly to form the solder structure finer. This increases the creep rate of the solder, that of the connection of the insulator substrate 2 and the metal carrier 1 serves to quickly warping the metal carrier 1 to eliminate, which is caused by differences in the thermal expansion coefficient, and to restore it to its original state. Thus, about ten minutes after starting the operation of the vacuum furnace 11 a semiconductor device having a bonding solder layer with high quality and reliability, which is also more efficient in thermal dissipation than a conventional one.

Außerdem sind gemäß der vorliegenden Erfindung verglichen mit dem Stand der Technik weniger Wasserstoffgas und Stickstoffgas erforderlich, und es besteht keine Notwendigkeit, ein Flussmittel zu verwenden. Daher werden die Betriebskosten verringert und die Umwelt wird nicht geschädigt.Besides, they are according to the present Invention compared to the prior art less hydrogen gas and nitrogen gas, and there is no need to to use a flux. Therefore, the operating costs are reduced and the environment is not harmed.

In der vorangegangenen Beschreibung ist die Erfindung nicht auf das oben beschriebene Verfahren beschränkt, sondern sie kann modifiziert werden. Zum Beispiel werden die Evakuierungsschritte zwischen den Zeitpunkten T2 und T3 in 1 normalerweise einmal ausgeführt. Wenn jedoch ein Substrat mit großer Fläche verbunden wird oder wenn die Hohlräume nicht leicht entfernt werden können, kann der Evakuierungsschritt mehrere Male wiederholt ausgeführt werden. Reduzierung des Drucks und Druckerhöhung, die auf diese Weise wie derholt werden, verursachen ein Schütteln in dem schmelzenden Lot, welches das Entfernen der Hohlräume erleichtert. 16 zeigt das Verhältnis zwischen der Häufigkeit von Evakuierungen und dem Hohlraumanteil in der Verbindungslotschicht, wenn die Evakuierung bis zu fünfmal wiederholt wird. Der Hohlraumanteil wird klein, wenn die Häufigkeit erhöht wird, jedoch wird nach fünf Wiederholungen kein weiterer Effekt durch ein weiteres Erhöhen der Häufigkeit erhalten.In the foregoing description, the invention is not limited to the above-described method but may be modified. For example, the evacuation steps between times T2 and T3 in FIG 1 normally executed once. However, if a substrate is connected with a large area or if the cavities can not be easily removed, the evacuation step can be repeatedly performed several times. Reducing the pressure and pressure increase thus repeating causes shaking in the melting solder, which facilitates the removal of the cavities. 16 Figure 8 shows the relationship between the frequency of evacuations and the void fraction in the bond brazing layer when the evacuation is repeated up to five times. The void fraction becomes small as the frequency is increased, but after five repetitions, no further effect is obtained by further increasing the frequency.

Des Weiteren sind in einer Montagevorrichtung, die einen Unterdruckofen, eine Heizplatte, welche mit einer Heizung zum Schmelzen von tot versehen ist, eine wassergekühlte Platte, welche mit einem Kühlwasserzirkulationsweg zum Fixieren des Lots versehen ist, und eine Transportbühne zum Schmelzen und Verfestigen des Lots einschließt, die Heizplatte und die gekühlte Platte in dem Unterdruckofen in großer Nähe zueinander angeordnet. Daher nimmt die Temperatur des Teils der Heizplatte, welche der gekühlten Platte benachbart ist, ab. Währenddessen erhöht sich die Temperatur des Teils der gekühlten Platte, welcher der Heizplatte benachbart ist.Of Furthermore, in a mounting device, which is a vacuum furnace, a heating plate, which with a heater for melting dead is provided, a water-cooled Plate, which with a cooling water circulation way is provided for fixing the solder, and a transport platform for Melting and solidifying the solder, the heating plate and the chilled Plate in the vacuum furnace in close proximity to each other. Therefore takes the temperature of the part of the heating plate, which is the cooled plate is adjacent, from. Meanwhile, it increases the temperature of the part of the cooled plate, which is adjacent to the heating plate.

In den 18 bis 21 sind Beispiele dafür gezeigt, diese Teilbereiche mit einer solchen ungleichförmigen Temperatur zu eliminieren. In 18 wird eine thermische Isolation durch keramische Wände 44 an der äußeren Peripherie einer Heizplatte 43 in dem Unterdruckofen zur Verfügung gestellt, um die thermischen Störungen zu verhindern. In 19 wird eine Trennwand 45 zwischen der Heizplatte 43 und der kühlenden Platte 14 zur Verfügung gestellt, um thermische Störungen zu verhindern. In diesem Fall können Materialien aus der Eisengruppe und keramische Materialien verwendet werden, um die Trennwand 45 zu bilden.In the 18 to 21 Examples are shown of eliminating these portions with such a non-uniform temperature. In 18 becomes a thermal insulation through ceramic walls 44 on the outer periphery of a heating plate 43 provided in the vacuum furnace to prevent the thermal disturbances. In 19 becomes a partition 45 between the heating plate 43 and the cooling plate 14 provided to prevent thermal disturbances. In this case, materials from the iron group and ceramic materials can be used to form the dividing wall 45 to build.

In 20 ist eine Kohlenstoffplatte 46, welche eine Dicke von 2 bis 3 mm aufweist, auf die Heizplatte 43 gelegt. Die Kohlenstoffplatte 46, welche aus einem Material hergestellt ist, welches leicht aufzuheizen, aber schwer zu kühlen ist, behält die Wärme bei, um so die gleichförmige Temperatur der Heizplatte beizubehalten, und somit kann keine Wärme zu der kühlenden Platte 14 übertragen werden. In 21 ist eine Hitzeschildplatte 47 oberhalb der Heizplatte 43 vorgesehen, wodurch aktiver Wasserstoff nahe der Heizplatte 43 gehalten wird. Dieses führt dazu, dass die Anordnung einen Wasserstoffverflüchtigungseffekt bei dem Löten zeigt und resultiert in einer Wärmeisolierung durch Wasserstoffgas um die Heizplatte 43 herum.In 20 is a carbon plate 46 , which has a thickness of 2 to 3 mm, on the heating plate 43 placed. The carbon plate 46 , which is made of a material which is easy to heat but hard to cool, retains the heat so as to maintain the uniform temperature of the heating plate, and thus heat can not be supplied to the cooling plate 14 be transmitted. In 21 is a heat shield plate 47 above the heating plate 43 provided, whereby active hydrogen near the heating plate 43 is held. This results in the arrangement exhibiting a hydrogen volatilization effect in the soldering and results in heat insulation by hydrogen gas around the heating plate 43 around.

Gemäß der Erfindung werden Lötverbinden eines Metallträgers und eines Isolatorsubstrats und Lötverbinden des Isolatorsubstrats und eines Siliziumchips gleichzeitig durchgeführt.According to the invention become solder joints one metal support and an insulator substrate and solder bonding the insulator substrate and a silicon chip performed simultaneously.

Währenddessen werden Hohlräume in dem Lot entfernt, und es wird ein Verziehen des Metallträgers, welches durch das Verbinden verschiedener Arten von Materialien verursacht wird, schnell entfernt. Daher kann innerhalb von zehn Minuten nach dem Beginn des Betriebs eines Unterdruckofens eine Halbleitervorrichtung erhalten werden, welche Verbindungslotschichten von hoher Qualität und Verlässlichkeit aufweist, und welche Wärme effizienter als herkömmliche Halbleitervorrichtungen dissipiert. Zusätzlich werden Betriebskosten verringert und schädliche Umwelteffekte werden durch das Verfahren gemäß der Erfindung verhindert.Meanwhile become cavities removed in the solder, and there is a distortion of the metal carrier, which caused by joining different types of materials is removed quickly. Therefore, within ten minutes after the Start of the operation of a vacuum furnace, a semiconductor device obtained, which Verbindungslotschichten of high quality and reliability has, and what heat more efficient than conventional ones Semiconductor devices dissipated. In addition, operating costs reduced and harmful Environmental effects are prevented by the method according to the invention.

Claims (8)

Verfahren zum Herstellen einer Halbleitervorrichtung, das die folgenden Schritte umfasst: Einleiten eines Laminats (10) in einen Unterdruckofen (11), wobei das Laminat wenigstens zwei Komponenten (1, 2, 4) enthält, die mit einem Lotblech (3, 5) dazwischen zu verbinden sind; Evakuieren des Innenraums des Unterdruckofens in einem Druckreduzierungsschritt; in einem ersten Reduktionsschritt Einleiten von Wasserstoff in den Unterdruckofen und anschließendes Erwärmen des Innenraums des Unterdruckofens auf eine Verbindungstemperatur, um das Lotblech zum Schmelzen zu bringen, und gleichzeitig Aufrechterhalten der Zusammensetzung und des Drucks der Atmosphäre darin; in einem Hohlraum-Entfernungsschritt Entfernen der Hohlräume (21) in dem verflüssigten Lot durch Evakuieren des Unterdruckofens, wobei gleichzeitig die Temperatur darin auf der Verbindungstemperatur gehalten wird; in einem zweiten Reduktionsschritt Einleiten von Wasserstoff in den Unterdruckofen, wobei gleichzeitig die Temperatur darin auf der Verbindungstemperatur gehalten wird, und anschließend Halten des Drucks und der Temperatur über einen vorgegebenen Zeitraum; und schnelles Abkühlen des Laminats, wobei gleichzeitig die Zusammensetzung und der Druck der Atmosphäre im Inneren des Unterdruckofens aufrechterhalten werden, dadurch gekennzeichnet, dass der Schritt des Einleitens von Wasserstoff in den Unterdruckofen sowohl im ersten als auch im zweiten Reduktionsschritt umfasst, dass der Wasserstoff eingeleitet wird, bis der Druck in dem Unterdruckofen höher ist als atmosphärischer Druck; und Austauschen der Wasserstoffatmosphäre im Inneren des Unterdruckofens gegen eine Stickstoffatmosphäre nach dem Schritt des schnellen Abkühlens, wenn die Temperatur darin 60 °C oder niedriger wird.Method for producing a semiconductor direction, which involves the following steps: introduction of a laminate ( 10 ) in a vacuum furnace ( 11 ), wherein the laminate has at least two components ( 1 . 2 . 4 ) containing a soldered sheet ( 3 . 5 ) are to be connected in between; Evacuating the interior of the negative pressure furnace in a pressure reducing step; in a first reduction step, introducing hydrogen into the vacuum furnace and then heating the interior of the vacuum furnace to a bonding temperature to melt the solder sheet while maintaining the composition and pressure of the atmosphere therein; in a cavity removal step removing the cavities ( 21 ) in the liquefied solder by evacuating the vacuum furnace while keeping the temperature therein at the bonding temperature; in a second reduction step, introducing hydrogen into the vacuum furnace while maintaining the temperature therein at the bonding temperature, and then maintaining the pressure and the temperature for a predetermined time; and rapidly cooling the laminate while maintaining the composition and pressure of the atmosphere inside the vacuum furnace, characterized in that the step of introducing hydrogen into the vacuum furnace in both the first and second reduction steps comprises introducing the hydrogen until the pressure in the vacuum furnace is higher than atmospheric pressure; and replacing the hydrogen atmosphere inside the negative pressure furnace with a nitrogen atmosphere after the step of rapidly cooling when the temperature therein becomes 60 ° C or lower. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, das des Weiteren die folgenden Schritte umfasst: Verfeinern der Lotstruktur, um die Kriechrate beim Abkühlen zu erhöhen und Verziehen der zu verbindenden Komponenten (1, 2, 4) aufgrund von Unterschieden des Wärmeausdehnungskoeffizienten zwischen den Komponenten aufzuheben; zwischen dem Schritt des schnellen Abkühlens des Laminats und dem Schritt des Austauschens der Wasserstoffatmosphäre im Inneren des Unterdruckofens gegen eine Stickstoffatmosphäre, Evakuieren des Unterdruckofens (11) in einem weiteren Druckreduzierungsschritt.A method of manufacturing a semiconductor device according to claim 1, further comprising the steps of refining the solder pattern to increase the creep rate on cooling and warping the components to be joined ( 1 . 2 . 4 ) due to differences in the thermal expansion coefficient between the components; between the step of rapidly cooling the laminate and the step of replacing the hydrogen atmosphere inside the vacuum furnace with a nitrogen atmosphere, evacuating the vacuum furnace ( 11 ) in a further pressure reduction step. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1 oder 2, wobei das schnelle Abkühlen mit einer Rate von 250 °C pro Minute oder mehr ausgeführt wird.Method for producing a semiconductor device according to claim 1 or 2, wherein the rapid cooling takes place at a rate of 250 ° C per minute or more becomes. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 3, wobei das schnelle Abkühlen mit einer Rate von 300 °C pro Minute oder mehr ausgeführt wird.Method for producing a semiconductor device according to claim 3, wherein said rapid cooling is at a rate of 300 ° C per minute or more becomes. Verfahren zum Herstellen einer Halbleitervorrichtung nach einem der vorangehenden Ansprüche, das des Weiteren zwischen dem Schritt des Entfernens von Hohlräumen und dem zweiten Reduktionsschritt bei gleichzeitigem Halten der Temperatur in dem Unterdruckofen auf der Verbindungstemperatur umfasst: (a) Einleiten von Wasserstoff in den Unterdruckofen (11), bis der Druck in dem Unterdruckofen höher ist als atmosphärischer Druck; und (b) Wiederholen des Hohlraum-Entfernungsschritts; und (c) Wiederholen der Schritte (a) und (b) zwischen 0- und 4-mal.A method of manufacturing a semiconductor device according to any one of the preceding claims, further comprising between the step of removing voids and the second reduction step while maintaining the temperature in the vacuum furnace at the bonding temperature: (a) introducing hydrogen into the vacuum furnace (10) 11 ) until the pressure in the vacuum furnace is higher than atmospheric pressure; and (b) repeating the cavity removal step; and (c) repeating steps (a) and (b) between 0 and 4 times. Verfahren zum Herstellen einer Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei das Wasserstoffgas mit einer Heizplatte (13, 43) erhitzt wird, die das Laminat (10) im Innenraum des Unterdruckofens (11) erhitzt, und das Wasserstoffgas gleichmäßig über die Heizplatte zugeführt wird.Method for producing a semiconductor device according to one of the preceding claims, wherein the hydrogen gas is provided with a heating plate ( 13 . 43 ) which heats the laminate ( 10 ) in the interior of the vacuum furnace ( 11 ), and the hydrogen gas is uniformly supplied through the heating plate. Verfahren zum Herstellen einer Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei während des Schmelzens der Lotplatte (3, 5) die Sauerstoffkonzentration im Innenraum des Unterdruckofens (11) auf 30 ppm oder darunter gehalten wird und der Taupunkt desselben auf -30 °C oder darunter gehalten wird.Method for producing a semiconductor device according to one of the preceding claims, wherein during the melting of the solder plate ( 3 . 5 ) the oxygen concentration in the interior of the vacuum furnace ( 11 ) is maintained at 30 ppm or less and the dew point thereof is kept at -30 ° C or below. Verfahren zum Herstellen einer Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei die Sauerstoffkonzentration im Innenraum des Unterdruckofens (11) auf 10 ppm oder darunter gehalten wird und der Taupunkt desselben auf -50 °C oder darunter gehalten wird.Method for producing a semiconductor device according to one of the preceding claims, wherein the oxygen concentration in the interior of the vacuum furnace ( 11 ) is maintained at 10 ppm or less and the dew point thereof is kept at -50 ° C or below.
DE60307157T 2002-03-29 2003-03-20 Method for producing a semiconductor device Expired - Lifetime DE60307157T2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002094650 2002-03-29
JP2002094650A JP3809806B2 (en) 2002-03-29 2002-03-29 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
DE60307157D1 DE60307157D1 (en) 2006-09-14
DE60307157T2 true DE60307157T2 (en) 2006-12-07

Family

ID=28035863

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60307157T Expired - Lifetime DE60307157T2 (en) 2002-03-29 2003-03-20 Method for producing a semiconductor device

Country Status (5)

Country Link
US (1) US6905063B2 (en)
EP (1) EP1350588B1 (en)
JP (1) JP3809806B2 (en)
CN (1) CN1266753C (en)
DE (1) DE60307157T2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019218157A1 (en) * 2019-11-25 2021-05-27 Zf Friedrichshafen Ag Power module with housed power semiconductors for the controllable electrical power supply of a consumer and a method for production

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7306133B2 (en) * 2003-04-25 2007-12-11 St Assembly Test Services Ltd. System for fabricating an integrated circuit package on a printed circuit board
JP2005205418A (en) * 2004-01-20 2005-08-04 Denso Corp Joined structure manufacturing method
US7347354B2 (en) * 2004-03-23 2008-03-25 Intel Corporation Metallic solder thermal interface material layer and application of the same
JP2007000915A (en) * 2005-06-27 2007-01-11 Shinko Seiki Co Ltd Soldering method and soldering device
JP2007180447A (en) * 2005-12-28 2007-07-12 Toyota Industries Corp Soldering method, soldering apparatus, and method of manufacturing semiconductor device
JP2007207899A (en) * 2006-01-31 2007-08-16 Toyota Industries Corp Soldering apparatus, soldering method, and method for manufacturing semiconductor device
JP4924920B2 (en) * 2006-06-28 2012-04-25 三菱マテリアル株式会社 Method for bonding the entire bonding surface of an element to a substrate using an Au-Sn alloy solder paste
DE102007005345B4 (en) * 2007-02-02 2014-06-18 Seho Systemtechnik Gmbh Method for reflow soldering and device for carrying out the method
DE102007010882B4 (en) * 2007-03-06 2009-01-29 Infineon Technologies Ag Method for producing a solder joint between a semiconductor chip and a substrate
KR20090005488A (en) * 2007-07-09 2009-01-14 삼성전자주식회사 Apparatus and method for reflow
KR20100048615A (en) * 2008-10-31 2010-05-11 엘지디스플레이 주식회사 Apparatus for fabricating display device
JP5343566B2 (en) * 2009-01-08 2013-11-13 富士通株式会社 Joining method and reflow apparatus
JP5424201B2 (en) * 2009-08-27 2014-02-26 アユミ工業株式会社 Heat-melt treatment apparatus and heat-melt treatment method
JP2012074636A (en) * 2010-09-29 2012-04-12 Sumitomo Bakelite Co Ltd Joining method, semiconductor device, multilayer circuit board, and electronic component
TW201301412A (en) * 2011-06-20 2013-01-01 Walsin Lihwa Corp Chip bonding process
TW201301413A (en) * 2011-06-20 2013-01-01 Walsin Lihwa Corp Chip bonding apparatus
DE202011107022U1 (en) * 2011-10-21 2012-04-05 Asscon Systemtechnik-Elektronik Gmbh Device for soldering
DE102012104707A1 (en) * 2012-05-31 2013-12-05 Benteler Automobiltechnik Gmbh Method for producing an exhaust gas heat exchanger
JP6116165B2 (en) * 2012-09-14 2017-04-19 昭和電工株式会社 Aluminum brazing method
JP6144495B2 (en) * 2013-01-24 2017-06-07 オリジン電気株式会社 Heat bonding apparatus and method for manufacturing heat bonded product
JP5902107B2 (en) * 2013-01-24 2016-04-13 オリジン電気株式会社 Heat bonding apparatus and method for manufacturing heat bonded product
JP2014157858A (en) * 2013-02-14 2014-08-28 Fuji Electric Co Ltd Semiconductor device manufacturing method
WO2014181883A1 (en) * 2013-05-10 2014-11-13 富士電機株式会社 Semiconductor device and method for manufacturing semiconductor device
JP2015009262A (en) * 2013-07-01 2015-01-19 三菱電機株式会社 Reflow device
JP6278251B2 (en) * 2013-09-27 2018-02-14 富士電機株式会社 Bonding assembly equipment
JP6365919B2 (en) * 2013-09-27 2018-08-01 富士電機株式会社 Manufacturing method of semiconductor device
JP5601436B1 (en) * 2013-12-25 2014-10-08 千住金属工業株式会社 Vacuum solder processing apparatus and control method thereof
JP6554788B2 (en) * 2014-12-03 2019-08-07 富士電機株式会社 Manufacturing method of semiconductor device
CN105234569A (en) * 2015-10-13 2016-01-13 甘肃虹光电子有限责任公司 Hydrogen furnace welding method
CN105428266B (en) * 2015-11-30 2018-02-16 中国电子科技集团公司第三十八研究所 The product of flip-chip eutectic bonding method and acquisition with medium bridge
CN105562868B (en) * 2016-01-15 2018-11-23 山东融创电子科技有限公司 A kind of semiconductor material welding technique for diode fabrication process
CN106229306B (en) * 2016-07-18 2019-07-05 浙江益中智能电气有限公司 A kind of core method in the stabilisation of power device chip
KR101827170B1 (en) * 2016-11-25 2018-02-07 현대자동차주식회사 Clip for fixing outer parts of vehicle
CN106601625A (en) * 2016-12-21 2017-04-26 贵州振华风光半导体有限公司 Clean-free hybrid integrated circuit welding method
WO2019088068A1 (en) * 2017-10-31 2019-05-09 千住金属工業株式会社 Soldered joint and method for forming soldered joint
JP7157948B2 (en) * 2018-04-25 2022-10-21 パナソニックＩｐマネジメント株式会社 Component mounting line, component mounting method and quality control system
CN111805039B (en) * 2019-04-11 2022-02-08 中科同帜半导体(江苏)有限公司 Online positive pressure welding furnace system and operation method thereof
CN113385763B (en) * 2021-07-14 2022-08-26 成都共益缘真空设备有限公司 Vacuum reflow soldering positive and negative pressure combined soldering process
CN117086429A (en) * 2023-10-18 2023-11-21 苏州申翰智能机器人有限公司 Reflow soldering device based on semiconductor substrate and operation process thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4448853A (en) * 1981-04-15 1984-05-15 Bbc Brown, Boveri & Company, Limited Layered active brazing material and method for producing it
US4645116A (en) * 1982-10-08 1987-02-24 At&T Bell Laboratories Fluxless bonding of microelectronic chips
US4614837A (en) * 1985-04-03 1986-09-30 Allied Corporation Method for placing electrically conductive paths on a substrate
US4709849A (en) * 1985-11-27 1987-12-01 Fry Metals, Inc. Solder preform and methods employing the same
US4860942A (en) * 1987-11-30 1989-08-29 Ceradyne, Inc. Method for soldering void-free joints
JPH0779071A (en) 1993-09-07 1995-03-20 Mitsubishi Electric Corp Method and apparatus for soldering electronic part
US6090701A (en) * 1994-06-21 2000-07-18 Kabushiki Kaisha Toshiba Method for production of semiconductor device
JP3136390B2 (en) * 1994-12-16 2001-02-19 株式会社日立製作所 Solder joining method and power semiconductor device
JP3294460B2 (en) 1995-03-06 2002-06-24 株式会社日立製作所 Circuit board manufacturing method
US7124753B2 (en) * 1997-04-04 2006-10-24 Chien-Min Sung Brazed diamond tools and methods for making the same
JP3753524B2 (en) 1997-11-20 2006-03-08 株式会社日立製作所 Manufacturing method of electronic parts
JP3347279B2 (en) 1997-12-19 2002-11-20 三菱電機株式会社 Semiconductor device and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019218157A1 (en) * 2019-11-25 2021-05-27 Zf Friedrichshafen Ag Power module with housed power semiconductors for the controllable electrical power supply of a consumer and a method for production

Also Published As

Publication number Publication date
EP1350588B1 (en) 2006-08-02
US20030222126A1 (en) 2003-12-04
JP2003297860A (en) 2003-10-17
CN1266753C (en) 2006-07-26
CN1449005A (en) 2003-10-15
EP1350588A2 (en) 2003-10-08
JP3809806B2 (en) 2006-08-16
EP1350588A3 (en) 2004-09-22
DE60307157D1 (en) 2006-09-14
US6905063B2 (en) 2005-06-14

Similar Documents

Publication Publication Date Title
DE60307157T2 (en) Method for producing a semiconductor device
DE102006019602B4 (en) Power semiconductor module
DE102005008491B4 (en) Power semiconductor device and method for its manufacture
DE102005001713A1 (en) Method of making a connection structure
DE10256250A1 (en) System and method for mounting electronic components on flexible substrates
DE112011103874T5 (en) Reflow soldering and reflow soldering
DE10194457B4 (en) System and method for mounting electronic components on flexible substrates
WO2007137547A1 (en) Method and device for heat treatment, especially connection by soldering
DE19546569C2 (en) Solder connection method and use of this method for producing a power semiconductor
DE19911887C1 (en) Process for reflow soldering in a vapor phase vacuum soldering system
JP3207506B2 (en) Manufacturing method of electronic circuit device
EP2361001A1 (en) Soldering mask for wave soldering and method for selective soldering of individual components of a circuit board in a wave soldering machine
EP1917844B1 (en) Method for soldering smd components on a printed circuit board and reflow soldering furnace therefor
DE102006034600B4 (en) Method for producing a solder joint
EP2768625B1 (en) Device and method for soldering
DE102010003562B4 (en) Method and reflow system for bonding a semiconductor chip to a packaging substrate
DE102017125140A1 (en) Hermetically sealed package with a semiconductor device and method of making the same
WO2008031366A1 (en) Printed circuit board, particularly ceramic circuit board
EP2057677B1 (en) Method for manufacturing an electronic module
DE69738553T2 (en) Method of mounting components on a substrate
EP3649834B1 (en) Method for producing a via in a carrier layer produced from a ceramic and carrier layer having a via
WO1996030939A1 (en) Process for surface contacting electronic components
DE102007010882B4 (en) Method for producing a solder joint between a semiconductor chip and a substrate
DE3737565A1 (en) Method and device for soldering
DE10203112A1 (en) Process for improving solder quality with semiconductor chips and wiring frames tilts the joining parts from the vertical during solder fusion

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8327 Change in the person/name/address of the patent owner

Owner name: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP