DE602004007886T2 - Sequential write test methods with result storage - Google Patents

Sequential write test methods with result storage

Info

Publication number
DE602004007886T2
DE602004007886T2 DE200460007886 DE602004007886T DE602004007886T2 DE 602004007886 T2 DE602004007886 T2 DE 602004007886T2 DE 200460007886 DE200460007886 DE 200460007886 DE 602004007886 T DE602004007886 T DE 602004007886T DE 602004007886 T2 DE602004007886 T2 DE 602004007886T2
Authority
DE
Germany
Prior art keywords
latch
corresponding
230m
cells
connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE200460007886
Other languages
German (de)
Other versions
DE602004007886D1 (en
Inventor
Paolo 80055 VILLANI
Giovanni Francesco 80147 VORRARO
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
SK Hynix Inc
Original Assignee
STMicroelectronics SRL
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL, SK Hynix Inc filed Critical STMicroelectronics SRL
Priority to EP04101301A priority Critical patent/EP1583102B1/en
Publication of DE602004007886D1 publication Critical patent/DE602004007886D1/en
Application granted granted Critical
Publication of DE602004007886T2 publication Critical patent/DE602004007886T2/en
Application status is Active legal-status Critical
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436Arrangements for verifying correct programming or erasure
    • G11C16/3454Arrangements for verifying correct programming or for detecting overprogrammed cells

Description

  • Die vorliegende Erfindung bezieht sich auf das Gebiet nichtflüchtiger Speicher und insbesondere auf ein sequentielles Programm-Verifizier-Verfahren für die Verwendung in einer nichtflüchtigen Speichervorrichtung. The present invention relates to the field of non-volatile memories and in particular to a sequential program-verify method for use in a non-volatile memory device.
  • Nichtflüchtige Speichervorrichtungen (wie zB E 2 PROM vom Flash-Typ) werden üblicherweise in verschiedenen Anwendungen verwendet, wenn die in der Speichervorrichtung gespeicherten Daten auch dann erhalten werden müssen, wenn eine Energieversorgung ausgeschaltet ist. Non-volatile memory devices (such as E 2 PROM of the flash type) are commonly used in various applications if the data stored in the memory device must be preserved even when power is off. Typischerweise weist die Speichervorrichtung eine Matrix von (zum Beispiel einer NAND-Architektur entsprechend in Reihen und Spalten angeordneten) Speicherzellen auf; Typically, the memory device comprises a matrix of (for example, a NAND architecture correspondingly arranged in rows and columns) memory cells; die Matrix ist in Seiten unterteilt, von denen jede aus einem Block von Zellen (wie zB 8) besteht, die zur gleichen Zeit gelesen oder geschrieben werden. the matrix is ​​divided into pages, each consisting of a block of cells (such as 8) that are read or written at the same time.
  • Der Herstellungsprozess der Speichervorrichtungen beinhaltet eine Reihe von Testprozeduren, die verwendet werden, um deren Betriebseigenschaften zu überprüfen. The manufacturing process of the memory devices includes a series of test procedures that are used to verify their operating characteristics. Zum Beispiel wird in einer sequentiellen Programm-Verifizier-Prozedur ein vordefiniertes Datenmuster in die gesamte Matrix geschrieben. For example, in a sequential program-verify procedure a predefined data pattern in the entire matrix is ​​written. Die Seiten der Matrix werden dann nacheinander gelesen und mit den erwarteten Werten verglichen. The sides of the matrix are read in sequence and compared with the expected values. Immer dann, wenn eine Zelle nicht korrekt geschrieben wurde, wird die entsprechende Spalte der Matrix als fehlerhaft zurückgewiesen. Whenever a cell has not been written correctly, the corresponding column of the matrix is ​​rejected as defective. Die Matrix weist einen Satz von redundanten Spalten auf, die verwendet werden, um die fehlerhaften Spalten zu ersetzen. The matrix comprises a set of redundant columns, which are used to replace the defective columns.
  • In den in der Technik bekannten sequentiellen Programm-Verifizier-Prozeduren muss der Hinweis auf jegliche defekte Spalte unmittelbar nach dem Verifizieren der entsprechenden Seite ausgegeben werden. In the known in the art sequential program-verify procedures of the indication of any defective column must be output immediately after verifying the corresponding page. Tatsächlich ist das Ergebnis der Verifizierung in einer Latch-Struktur (wie zB einem Seitenpuffer) verfügbar, die zum Lesen der in der Seite gespeicherten Werte verwendet wird; the result of the verification in a latch structure (such as a page buffer) actually is available, which is used for reading the data stored in the page data; deshalb würde, wenn der Inhalt der Latch-Struktur nicht verworfen wurde, die Information durch das Lesen der nächsten Seite nichtig gemacht werden. therefore, would be if the content of the latch structure was not discarded, the information can be made invalid by the reading of the next page.
  • Ein Nachteil der oben beschriebenen Lösung besteht darin, dass das sequentielle Programm-Verifizier-Verfahren (zum Ausgeben des Hinweises auf die defekten Spalten) jedes Mal unterbrochen werden muss, wenn ein Fehlerzustand detektiert wird. A disadvantage of the solution described above is that the sequential program-verify procedure must be interrupted each time (for outputting the indication of the defective column) when a fault condition is detected. Folglich wird das Programm-Verifizier-Verfahren stark verlängert. Consequently, the program-verify process is greatly extended. Dieser Nachteil hat eine schädliche Wirkung auf die Leistungsfähigkeit des Herstellungsprozesses der Speichervorrichtungen und somit auf deren Gesamtkosten. This disadvantage has a deleterious effect on the performance of the manufacturing process of the memory devices and thus their total costs.
  • Eine mit Erfassungsverstärkern einer Speichervorrichtung verbundene Selbsttestarchitektur ist in A device connected to sense amplifiers of a memory device self-test architecture is in EP-A-1324348 EP-A-1324348 offenbart; disclosed; in diesem Fall können herkömmliche Register des Speichers zum Speichern und Signalisieren von Fehlersituationen verwendet werden. In this case, conventional registers of the memory can be used for storing and signaling error situations.
  • Außerdem schlägt also proposes US-B-6687862 US-B-6687862 eine Fehleranalysiereinrichtung für einen DRAM vor; a Fehleranalysiereinrichtung for a DRAM before; die Adresse jeder defekten Speicherstelle wird in einen Speicher der Fehleranalysiereinrichtung geschrieben. the address of each defective memory location is written in a memory of the Fehleranalysiereinrichtung.
  • Ein Testprozessor ist auch in A test processor is also in US-A-5123016 US-A-5123016 offenbart; disclosed; in diesem Fall werden die Adressen der fehlerhaften Speicherzellen in den Registern des Testprozessors oder in dem gleichen getesteten Speicher gespeichert. in this case, the addresses of the defective memory cells in the registers of the test processor or in the same memory under test is stored.
  • Es ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren zum Testen einer nichtflüchtigen Speichervorrichtung bereitzustellen, das nicht immer unterbrochen werden muss, wenn ein Fehlerzustand detektiert wird. It is an object of the present invention to provide a method for testing a nonvolatile memory device, which must not always be interrupted when a fault condition is detected.
  • Es ist eine andere Aufgabe der vorliegenden Erfindung, die Ergebnisse der Verifizierungen (für deren Ausgabe am Ende des Verfahrens) zu sammeln. It is another object of the present invention to accumulate the results of the verifications (for their output at the end of the process).
  • Es ist noch eine andere Aufgabe der vorliegenden Erfindung, die Länge der Prozedur zu reduzieren. It is yet another object of the present invention to reduce the length of the procedure.
  • Insbesondere ist es eine Aufgabe der vorliegenden Erfindung, die Leistungsfähigkeit des Herstellungsprozesses der Speichervorrichtungen zu verbessern und somit deren Gesamtkosten zu reduzieren. In particular, it is an object of the present invention to improve the efficiency of the manufacturing process of the memory devices, thereby reducing their overall cost.
  • Das Erreichen dieser und anderer in Verbindung stehender Aufgaben wird in der in den unabhängigen Ansprüchen dargelegten Lösung erreicht. The achievement of these and other related objects is achieved in the set out in the independent claims solution. Kurz gesagt schafft ein Aspekt der vorliegenden Erfindung ein sequentielles Programm-Verifizier-Verfahren für die Verwendung in einer nichtflüchtigen Speichervorrichtung, die eine Mehrzahl von Speicherzellen aufweist, jede für das Speichern eines Logikwerts, wobei die Zellen in einer Mehrzahl von Anordnungen angeordnet sind, wobei das Verfahren folgende Schritte aufweist: das Schreiben eines Satzes von Zielwerten in eine Mehrzahl von Zellenblöcken, wobei die entsprechenden Zellen jedes Blocks zu einer gemeinsamen Anordnung gehören, das Verifizieren jedes Zellenblocks nacheinander, um einen Fehlerwert für jede Anordnung als Antwort auf eine Nicht-Übereinstimmung des in der zu der Anordnung gehörenden Zelle des Blocks gespeicherten Werts mit dem entsprechen Zielwert geltend zu machen, das Zwischenspeichern der Fehlerwerte, und als Antwort auf die Verifizierung aller Zellenblöcke das Liefern eines den Fehlerwerten entsprechenden Hinweises darauf, dass die Anordnungen fehlerhaft s Briefly, an aspect of the present invention provides a sequential program-verify method for use in a non-volatile memory device having a plurality of memory cells, each for storing a logic value, the cells being arranged in a plurality of arrays, wherein the the method comprises the steps of: writing a set of target values ​​into a plurality of cell blocks, wherein the respective cells belonging of each block to a common arrangement, verifying each block of cells in succession to an error value for each array in response to a mismatch of in to make the belonging to the system cell of the block stored value with the corresponding target value submits that the intermediate storage of the error values, and in response to the verification of all the blocks of cells providing a respective said error values ​​note that the arrangements faulty s ind. ind.
  • Außerdem ist eine entsprechende nichtflüchtige Speichervorrichtung inbegriffen. In addition, a corresponding non-volatile memory device is included.
  • Weitere Merkmale und Vorteile der Lösung gemäß der vorliegenden Erfindung werden durch die folgende Beschreibung einer bevorzugten Ausführungsform davon, die einzig mittels eines nicht-einschränkenden Hinweises gegeben ist, mit Bezug auf die beiliegenden Figuren klar gemacht. Other features and advantages of the solution according to the present invention will be made clear by the following description of a preferred embodiment thereof, given solely by way of non-restrictive indication with reference to the accompanying figures. In denen zeigen: In which:
  • 1 1 die Funktionsblöcke einer nichtflüchtigen Speichervorrichtung, in der das Verfahren der Erfindung anwendbar ist; function blocks of a nonvolatile memory device in which the method of the invention is applicable;
  • 2 2 ein vereinfachtes Schaltungsschema eines Seitenpuffers, der für die Umsetzung des Verfahrens verwendet werden kann; a simplified circuit schematic of a page buffer that can be used for the implementation of the method; und and
  • 3 3 ein Ablaufdiagramm, das einen Prozess des Testens der Speichervorrichtung gemäß einer Ausführungsform der Erfindung beschreibt. a flowchart describing a process of testing the memory device according to an embodiment of the invention.
  • Mit Bezug insbesondere auf Referring in particular to 1 1 wird eine nichtflüchtige Speichervorrichtung is a non-volatile memory device 100 100 (die aus einem E 2 PROM vom Flash-Typ besteht) erläutert. (consisting of an E2PROM of the flash type) is explained. Der Flashspeicher The flash memory 100 100 ist in einen Chip aus Halbleitermaterial integriert und weist eine Matrix is integrated in a chip of semiconductor material and has a matrix 105 105 von Speicherzellen of memory cells 110 110 auf; on; typischerweise besteht jede Zelle typically, each cell 110 110 aus einem Floating-Gate-NMOS-Transistor. of a floating gate NMOS transistor. In einem gelöschten Zustand hat die Zelle In an erased state, the cell has 110 110 einen niedrigen Schwellenwert (der einem Logikwert 1 zugeordnet ist). a low threshold value (associated with a logic value 1). Die Zelle The cell 110 110 wird durch das Injizieren elektrischer Ladungen in ihr Floating-Gate programmiert; is programmed into its floating gate by injecting electric charges; in diesem Zustand hat die Zelle in this state, the cell 110 110 einen hohen Schwellenwert (der einem Logikwert 0 zugeordnet ist). a high threshold value (associated with a logic value 0). Deshalb ist, wenn eine ausgewählte Zelle Therefore, when a selected cell 110 110 zum Lesen vorgespannt wird, die Zelle is biased for reading, the cell 110 110 leitfähig, wenn sie gelöscht wird, oder nicht-leitfähig, wenn sie programmiert wird. conductive when it is erased, or non-conductive if programmed.
  • Die Zellen the cells 110 110 sind in einer Mehrzahl von Reihen (zum Beispiel 2048) und einer Mehrzahl von Spalten (zum Beispiel 4096) organisiert. are organized (for example, 2048) and a plurality of columns (for example 4096) in a plurality of rows. Der Flashspeicher The flash memory 100 100 hat eine so genannte NAND-Architektur. has a so-called NAND architecture. In dieser Konfiguration ist die Matrix In this configuration, the matrix 105 105 in mehrfache Sektoren in multiple sectors 115 115 unterteilt. divided. Jeder Sektor each sector 115 115 weist eine Mehrzahl von parallel verbundenen Reihungen (zum Beispiel 16) auf; includes a plurality of parallel-connected Reihungen (for example 16); jede Reihung ist wiederum aus einem Satz von Zellen each ranking is in turn from a set of cells 110 110 (zum Beispiel 16) gebildet, die zwischen einen Source-Auswähl-NMOS-Transistor formed (for example, 16) connected between a source select NMOS transistor 120s 120s und einen Drain-Auswähl-NMOS Transistor and a drain select NMOS transistor 120d 120d in Reihe geschaltet sind. are connected in series.
  • Genauer hat eine Zwischenzelle More precisely, an intermediate cell 110 110 jeder Reihung den Drain-Anschluss, der mit dem Source-Anschluss einer benachbarten Zelle each ranking the drain terminal connected to the source terminal of an adjacent cell 110 110 verbunden ist, und den Source-Anschluss, der mit dem Drain-Anschluss einer anderen benachbarten Zelle is connected, and the source terminal connected to the drain terminal of another adjacent cell 110 110 verbunden ist. connected is. Eine Endzelle an end cell 110 110 der Reihung hat den Drain-Anschluss, der mit dem Source-Anschluss des Drain-Auswähl-Transistors the ranking has the drain terminal connected to the source terminal of the drain select transistor 120d 120d verbunden ist; connected is; der Drain-Anschluss des Drain-Auswähl-Transistors the drain terminal of the drain select transistor 120d 120d ist mit dem Drain-Anschluss des entsprechenden Drain-Auswähl-Transistors is connected to the drain terminal of the corresponding drain select transistor 120d 120d eines benachbarten Sektors verbunden. connected to an adjacent sector. Ebenso hat die andere Endzelle Similarly, the other end cell has 110 110 der Reihung den Source-Anschluss, der mit dem Drain-Anschluss des Source-Auswähl-Transistors of ranking the source terminal connected to the drain terminal of the source select transistor 120s 120s verbunden ist; connected is; der Source-Anschluss des Source-Auswähl-Transistors the source of the source select transistor 120s 120s ist mit dem Source-Anschluss des entsprechenden Source-Auswähl-Transistors is connected to the source terminal of the corresponding source select transistor 125s 125s eines anderen benachbarten Sektors verbunden. connected to another adjacent sector.
  • Die Steuer-Gate-Anschlüsse der Zellen The control gate terminals of the cells 110 110 in jeder Reihe sind mit einer entsprechenden Wortleitung WL verbunden. in each row are connected to a corresponding word line WL. Die Gate-Anschlüsse des Drain-Auswähl-Transistors The gate terminals of the drain select transistor 120d 120d , die zu einer gemeinsamen Reihe gehören, sind mit einer entsprechenden Drain-Auswähl-Leitung DSL verbunden; That belong to a common row are connected to a corresponding drain select line DSL; auf der anderen Seite sind die Gate-Anschlüsse des Source-Auswähl-Transistors on the other hand, the gate terminals of the source select transistor 120s 120s , die zu einer gemeinsamen Reihe gehören, mit einer entsprechenden Source-Auswähl-Leitung SSL verbunden. That belong to a common row, connected to a corresponding source select line SSL. Die Drain-Anschlüsse des Drain-Auswähl-Transistors The drain terminals of the drain select transistor 120d 120d , die zu einer gemeinsamen Spalte gehören, sind mit einer entsprechenden Bit-Leitung BL verbunden. That belong to a common column are connected to a corresponding bit line BL. Umgekehrt sind die Source-Anschlüsse aller Source-Auswähl-Transistoren Conversely, the source terminals of all the source select transistors 120s 120s in der Matrix in the matrix 105 105 mit einer gemeinsamen Source-Leitung SL verbunden (die typischerweise auf einer Bezugspannung oder Masse gehalten wird). connected to a common source line SL (which is typically kept at a reference voltage or ground).
  • In jedem Sektor In each sector 115 115 werden die Zellen the cells 110 110 , die zu der gleichen Reihe gehören, logisch in zwei Seiten unterteilt, die gleichzeitig verarbeitet werden (jede besteht in dem betroffenen Beispiel aus 8 Zellen); Belonging to the same row, logically divided into two pages that are processed simultaneously (each consisting in the affected example from 8 cells); insbesondere besteht eine erste Seite aus den Zellen particularly, a first page from the cells 110 110 in einer geraden Position und besteht eine zweite Seite aus den Zellen in a straight position and there is a second page from the cells 110 110 in einer ungeraden Position. in an odd position.
  • Der Flashspeicher The flash memory 100 100 empfängt eine Adresse ADR zum Auswählen einer erwünschten Seite. receives an address ADR for selecting a desired page. Ein Teil der Adresse ADR wird einem Reihendecoder A portion of the address ADR is supplied to a row decoder 125r 125r zugeführt, der die erwünschte Wortleitung WL und die Drain-Auswähl-Leitung DSL und die Source-Auswähl-Leitung SSL des entsprechenden Sektors supplied to the desired word line WL and the drain select line DSL and the source select line SSL of the corresponding sector 115 115 auswählt. selects. Ein anderer Teil der Adresse ADR wird einem Spaltendecoder Another portion of the address ADR is a column decoder 125c 125c zugeführt; supplied; der Spaltendecoder the column decoder 125c 125c verbindet die erwünschten Bit-Leitungen BL mit einem Seitenpuffer connects the desired bit lines BL to a page buffer 130 130 , der zum Schreiben/Lesen der Zellen , The writing / reading of the cells 110 110 der ausgewählten Seite verwendet wird. the selected page is used.
  • Der Betrieb des Flashspeichers The operation of the flash memory 100 100 wird von einer Mikro-Steuereinrichtung is from a micro-controller 135 135 verwaltet. managed. Insbesondere weist die Mikro-Steuereinrichtung In particular, the micro-controller 135 135 eine Steuereinheit a control unit 140 140 auf, die den Seitenpuffer on the page buffer to 130 130 treibt. drives. Die Steuereinheit The control unit 140 140 verwendet einen RAM uses a RAM 145 145 als einen Arbeitsspeicher. as a working memory. Der Betrieb der Einheit The operation of the unit 140 140 wird von einem Low Level-Software-Programm (oder Firmware) gesteuert, die in einem ROM is controlled by a low-level software program (or firmware) in a ROM 150 150 gespeichert ist. is stored.
  • Alle Zellen All cells 110 110 der Matrix the matrix 105 105 werden zur gleichen Zeit (auf den Logikwert 1) gelöscht. be deleted (to the logic value 1) at the same time. Andererseits wird während einer Leseoperation ein Wort (bestehend aus 8 Bits), das in der ausgewählten Seite gespeichert ist, in den Seitenpuffer On the other hand, a word (consisting of 8 bits) stored in the selected page in the page buffer during a read operation, 130 130 eingespeichert. stored. Umgekehrt wird ein Zielwort während einer Schreibopera tion in den Seitenpuffer Conversely, a target word during a write Opera tion in the page buffer 130 130 geladen; loaded; die Zellen the cells 110 110 der ausgewählten Seite, die auf den Logikwert 0 zu bringen sind, werden dann programmiert (während die anderen Zellen the selected page to be brought to the logic value 0 are then programmed (while the other cells 110 110 unverändert bleiben). remain unchanged). Typischerweise werden die Zellen Typically the cells are 110 110 unmittelbar nach ihrer Programmierung gelesen, um den Erfolg der Operation (mit einer als Programmverifizierung bekannten Prozedur) zu verifizieren. read immediately after their programming, to verify the success of the operation (with a known as a program verification procedure). Die Speichervorrichtung The storage device 100 100 unterstützt auch eine sequentielle Programmverifizierfunktion, die typischerweise unter Programmierung aller Zellen also supports a sequential Programmverifizierfunktion which typically programming of all cells 110 110 der Matrix the matrix 105 105 implementiert ist. is implemented.
  • Ähnliche Überlegungen treffen zu, wenn die Matrix, die Sektoren und/oder die Seiten verschiedene Größen haben oder wenn die Speicherzellen mit anderen Komponenten (selbst vom mehrstufigen Typ) implementiert sind. Similar considerations apply if the matrix, the sectors and / or the pages have different sizes or when the memory cells with other components (even from the multi-stage type) implemented. In jedem Fall sind die Konzepte der vorliegenden Erfindung auch anwendbar, wenn der Flashspeicher eine andere Struktur hat oder andere Einheiten aufweist (wenn zB die Mikro-Steuereinrichtung durch eine äquivalente Logikeinrichtung ersetzt wird); In any case, the concepts of the present invention are also applicable when the flash memory has a different structure or includes other units (for example, if the micro-controller is replaced by an equivalent logic means); man beachte außerdem, dass die Reihen und Spalten nur topologische Definitionen sind und mit beliebigen anderen geometrischen Anordnungen implementiert sein können. it also should be noted that the rows and columns are only topological definitions, and can be implemented with any other geometrical arrangements.
  • Wie in As in 2 2 gezeigt, weist der Seitenpuffer eine Schreib/Lese-Einheit shown, the page buffer, a write / read unit 205 205 für jedes Paar benachbarter Bit-Leitungen auf (entsprechend den Zellen mit der gleichen Position in den zwei Seiten jedes Sektors). for each pair of adjacent bit lines (corresponding to cells having the same position in the two pages of each sector). Insbesondere sind eine Leitung für gerade Bits und eine Leitung für ungerade Bits (die mit BLe bzw. BLo bezeichnet sind) durch entsprechende NMOS-Transistoren In particular, a line for even bits, and a line for odd bits (denoted with BLe and BLo) by respective NMOS transistors 215 215 und and 215o 215o mit einem Operationsknoten with an operational node 210 210 verbunden. connected. Die Drain-Anschlüsse der Transistoren The drain terminals of the transistors 215e 215e , . 215o 215o sind mit den entsprechenden Bit-Leitungn BLe, BLo verbunden und die Source-Anschlüsse sind mit dem Knoten are connected to the corresponding bit Leitungn BLe, BLo and the source terminals are connected to node 210 210 verbunden; connected; die Gate-Anschlüsse der Transistoren the gate terminals of the transistors 215e 215e und and 215o 215o werden von Auswahlsignalen BLSe bzw. BLSo gesteuert. are controlled by select signals BLSe and BLSo. Zwei NMOS-Transistoren Two NMOS transistors 220e 220e und and 220o 220o werden verwendet, um die jeweiligen Bit-Leitungn BLe und BLo (vor jegleicher Schreib/Lese-Operation) auf eine vordefinierte Vorspannungsspannung VIRPWR zu entladen. are used to the respective bit Leitungn BLe and BLo (before jegleicher read / write operation) to a predefined biasing voltage VIRPWR to discharge. Zu diesem Zweck sind die die Source-Anschlüsse der Transistoren For this purpose, the source terminals of the transistors 220e 220e , . 220o 220o mit den entsprechenden Bit-Leitungen BLe, BLo verbunden; connected to the corresponding bit lines BLe, BLo; die Drain-Anschlüsse der Transistoren the drain terminals of the transistors 220e 220e , . 220o 220o sind zusammen mit einem Anschluss verbunden, der die Vorspannungsspannung VIRPWR liefert. together are connected to a terminal providing the biasing voltage VIRPWR. Die Gate-Anschlüsse der Transistoren The gate terminals of the transistors 220e 220e , . 220o 220o werden von zwei Entladungssignalen DISCHe bzw. DISCHo gesteuert. are controlled by two discharge signals DISCHe or DISCHo.
  • Ein PMOS-Transistor A PMOS transistor 225 225 wird verwendet, um den Knoten is used to the node 210 210 am Anfang der Schreib/Lese-Operation vorzuladen. preload at the beginning of the read / write operation. Zu diesem Zweck hat der Transistor To this end, the transistor 225 225 den Drain-Anschluss, der mit dem Knoten the drain terminal connected to the node 210 210 verbunden ist, und den Source-Anschluss, der mit einem Anschluss verbunden ist, der eine Energieversorgungsspannung +Vdd (zum Beispiel 3 V mit Bezug zur Masse) liefert. is connected, and the source terminal connected to a terminal providing a power supply voltage + Vdd (for example, 3 V with respect to ground). Der Gate-Anschluss des Transistors The gate terminal of the transistor 225 225 wird von einem Vorladesignal PRECH gesteuert; is controlled by a precharge signal PRECH; das Signal PRECH ist unterstrichen, um zu zeigen, dass es bei dem Logikwert 0 (Masse) geltend gemacht wird und bei dem Logikwert 1 (+Vdd) nicht geltend gemacht wird. the signal PRECH is underlined that it is done at the logic value 0 (ground) and asserted at the logic value 1 (+ Vdd) is not asserted to show.
  • Die Schreib/Lese-Einheit The read / write unit 205 205 weist einen Haupt-Latch has a main latch 230m 230m und einen Cache-Latch and a cache latch 230c 230c auf. on. Der Cache-Latch The cache latch 230c 230c wird verwendet, um den Zielwert eines in die entsprechende ausgewählte Zelle zu schreibenden Bits einzugeben; is used to enter the target value of a to be written into the corresponding selected cell bits; der Haupt-Latch the main latch 230m 230m wird verwendet, um den von dem Cache-Latch is used to from the cache latch 205m 205m empfangenen Zielwert in die Zelle zu schreiben oder den darin gespeicherten Wert zu lesen. to write the received target value in the cell or to read the value stored therein.
  • Detaillierter wird der Haupt-Latch In more detail, the main latch 230m 230m von zwei Invertern two inverters 235am 235am und and 235bm 235bm gebildet. educated. Der Eingangsanschluss des Inverteres The input terminal of Inverteres 235am 235am und der Ausgangsanschluss des Inverters and the output terminal of the inverter 235bm 235bm sind miteinander verbunden, um einen Operationsknoten are connected to an operational node 237am 237am des Latchs the latch 230m 230m zu definieren, der ein Signal Qm liefert; to define, which provides a signal Qm; ebenso sind der Ausgangsanschluss des Inverters as are the output terminal of the inverter 235am 235am und der Eingangsanschluss des Inverters and the input terminal of the inverter 235bm 235bm miteinander verbunden, um einen weiteren Operationsknoten connected together to a further operational node 237bm 237bm zu definieren, der ein negiertes Signal Qm liefert. to define which provides a negated signal Qm.
  • Ein NMOS-Transistor An NMOS transistor 240m 240m wird verwendet, um den Latch is used to latch 230m 230m rückzusetzen. reset. Zu diesem Zweck ist der Drain-Anschluss des Transistors To this end, the drain terminal of the transistor 240m 240m mit dem Knoten with the node 237am 237am verbunden und ist sein Source-Anschluss mit einem Masseanschluss verbunden; connected and has its source terminal is connected to a ground terminal; der Gate-Anschluss des Transistors the gate terminal of the transistor 240m 240m wird von einem Rücksetzsignal MRST gesteuert. is controlled by a reset signal MRST. Der Haupt-Latch The main latch 230m 230m wird mittels zweier NMOS-Transistoren is by means of two NMOS transistors 245m 245m und and 250m 250m gesetzt, die in Reihe geschaltet sind. set that are connected in series. Insbesondere ist der Drain-Anschluss des Transistors In particular, the drain terminal of the transistor 245m 245m mit dem Knoten with the node 237bm 237bm verbunden und ist sein Source-Anschluss mit dem Drain-Anschluss des Transistors connected and has its source terminal is connected to the drain terminal of the transistor 250m 250m verbunden; connected; der Source-Anschluss des Transistors the source terminal of the transistor 250m 250m ist mit dem Masseanschluss verbunden. is connected to the ground terminal. Der Gate-Anschluss des Transistors The gate terminal of the transistor 245m 245m wird von der Spannung an dem Knoten is the voltage at node 210 210 gesteuert, während der Gate-Anschluss des Transistors controlled while the gate terminal of the transistor 250m 250m von einem Einspeicher-Signal MLCH gesteuert wird. is controlled by a store-in signal MLCH.
  • Der Haupt-Latch The main latch 230m 230m weist ferner einen Hochzieh-PMOS-Transistor further includes a pull-up PMOS transistor 255 255 auf, dessen Gate-Anschluss mit dem Knoten having its gate terminal connected to node 237am 237am verbunden ist und dessen Source-Anschluss mit dem Energieversorgungsanschluss verbunden ist. and having its source terminal is connected to the power supply terminal. Der Drain-Anschluss des Transistors The drain of transistor 255 255 ist mit dem Drain-Anschluss eines Runterzieh-NMOS-Transistors is connected to the drain terminal of a pull-down NMOS transistor 260 260 verbunden; connected; der Gate-Anschluss des Transistors the gate terminal of the transistor 260 260 ist mit dem Energieversorgungsanschluss verbunden und sein Source-Anschluss ist mit dem Masseanschluss verbunden. is connected to the power supply terminal and its source terminal is connected to the ground terminal. Die Drain-Anschlüsse der Transistoren The drain terminals of the transistors 255 255 und and 260 260 definieren einen Knoten define a node 263 263 , der ein Fehlersignal WDO liefert. That provides a fault signal WDO.
  • Ein NMOS-Transistor An NMOS transistor 265 265 wird verwendet, um den Haupt-Latch is used to the main latch 230m 230m mit der ausgewählten Bit-Leitung BLe oder BLo zu verbinden, um die entsprechende Zelle während der Schreiboperation zu programmieren. be connected to the selected bit line BLe or BLo, in order to program the corresponding cell during the write operation. Zu diesem Zweck hat der Transistor To this end, the transistor 265 265 den Source-Anschluss, der mit dem Knoten the source terminal connected to the node 237am 237am verbunden ist, und den Drain-Anschluss, der mit dem Knoten is connected, and the drain terminal connected to the node 210 210 verbunden ist; connected is; der Gate-Anschluss des Transistors the gate terminal of the transistor 265 265 wird von einem Programmiersignal PGM gesteuert. is controlled by a programming signal PGM. Auf der anderen Seite wird der Wert, der während der Leseoperation von dem Haupt-Latch On the other hand, the value is, the during the read operation of the main latch 230m 230m detektiert wird, mittels eines NMOS-Transistors is detected by means of an NMOS transistor 270 270 und eines Inverters and an inverter 275 275 ausgegeben, die in Reihe geschaltet sind. output, which are connected in series. Insbesondere hat der Transistor Specifically, the transistor 270 270 den Drain-Anschluss, der mit dem Knoten the drain terminal connected to the node 237am 237am verbunden ist, während sein Gate-Anschluss von einem Freigabesignal PBDO gesteuert wird; Is connected while its gate terminal is controlled by an enabling signal PBDO; der Source-Anschluss des Transistors the source terminal of the transistor 270 270 ist mit dem Eingangsanschluss des Inverters is connected to the input terminal of the inverter 275 275 verbunden, dessen Ausgangsanschluss ein Signal PADOUT liefert. whose output terminal provides a signal PADOUT.
  • Auf der anderen Seite wird der Cache-Latch On the other side of the cache latch is 230c 230c von zwei Invertern two inverters 235ac 235ac und and 235bc 235bc gebildet. educated. Der Eingangsanschluss des Inverters The input terminal of the inverter 235ac 235ac und der Ausgangsanschluss des Inverters and the output terminal of the inverter 235bc 235bc sind miteinander verbunden, um einen Operati onsknoten are joined together to onsknoten a Operati 237ac 237ac des Latchs the latch 230c 230c zu definieren, der ein Signal Qc liefert; to define, which provides a signal Qc; ebenso sind der Ausgangsanschluss des Inverters as are the output terminal of the inverter 235ac 235ac und der Eingangsanschluss des Inverters and the input terminal of the inverter 235bc 235bc miteinander verbunden, um einen weiteren Operationsknoten connected together to a further operational node 237bc 237bc zu definieren, der ein negiertes Signal Qc liefert. to define which provides a negated signal Qc.
  • Ein NMOS-Transistor An NMOS transistor 240c 240c wird verwendet, um den Latch is used to latch 230 230 zu setzen. to set. Zu diesem Zweck ist der Drain-Anschluss des Transistors To this end, the drain terminal of the transistor 240c 240c mit dem Knoten with the node 237bc 237bc verbunden und ist sein Source-Anschluss mit dem Masseanschluss verbunden; connected and has its source terminal is connected to the ground terminal; der Gate-Anschluss des Transistors the gate terminal of the transistor 240c 240c wird von einem Setzsignal CSET gesteuert. is controlled by a set signal CSET. Der Latch the latch 230c 230c wird mittels zweier NMOS-Transistoren is by means of two NMOS transistors 245c 245c und and 250c 250c rückgesetzt, die in Reihe geschaltet sind. reset, which are connected in series. Insbesondere ist der Drain-Anschluss des Transistors In particular, the drain terminal of the transistor 245c 245c mit dem Knoten with the node 237ac 237ac verbunden und ist sein Source-Anschluss mit dem Drain-Anschluss des Transistors connected and has its source terminal is connected to the drain terminal of the transistor 250c 250c verbunden; connected; der Source-Anschluss des Transistors the source terminal of the transistor 250c 250c ist mit dem Masseanschluss verbunden. is connected to the ground terminal. Der Gate-Anschluss des Transistors The gate terminal of the transistor 245c 245c wird von der Spannung an dem Knoten is the voltage at node 210 210 gesteuert, während der Gate-Anschluss des Transistors controlled while the gate terminal of the transistor 250c 250c von einem Einspeicher-Signal CLCH gesteuert wird. is controlled by a store-in signal CLCH.
  • Drei NMOS-Transistoren Three NMOS transistors 280a 280a , . 280b 280b und and 285 285 werden verwendet, um den Zielwert während einer Eingabephase am Anfang der Schreiboperation einzugeben. be used to enter the target value during an input phase at the beginning of the write operation. Zu diesem Zweck hat der Transistor To this end, the transistor 280a 280a den Drain-Anschluss, der mit dem Knoten the drain terminal connected to the node 237ac 237ac verbunden ist, und hat der Transistor is connected, and has the transistor 280b 280b den Drain-Anschluss, der mit dem Knoten the drain terminal connected to the node 237bc 237bc verbunden ist; connected is; der Gate-Anschluss des Transistors the gate terminal of the transistor 280b 280b empfängt ein Eingangssignal DI (das den Zielwert darstellt), während der Gate-Anschluss des Transistors receives an input signal DI (representing the target value), while the gate terminal of the transistor 280a 280a ein negiertes Eingangssignal DI empfängt. receives a negated input signal DI. Die Source-Anschlüsse der Transistoren The source terminals of the transistors 280a 280a und and 280b 280b sind mit dem Eingangsanschluss des Inverters are connected to the input terminal of the inverter 275 275 verbunden. connected. Der Transistor transistor 285 285 wird verwendet, um diesen Anschluss während der Eingangsphase mit der Masse zu verbinden. is used to connect this during the initial phase to ground. Insbesondere hat der Transistor Specifically, the transistor 285 285 den Drain-Anschluss, der mit dem Eingangsanschluss des Inverters the drain terminal connected to the input terminal of the inverter 275 275 verbunden ist, und den Source-Anschluss, der mit dem Masseanschluss verbunden ist; is connected, and the source terminal connected to the ground terminal; der Gate-Anschluss des Transistors the gate terminal of the transistor 285 285 wird von einem Freigabesignal IN gesteuert. is controlled by an enabling signal IN.
  • Der Cache-Latch The cache latch 230c 230c weist ferner einen NMOS-Transistor further includes an NMOS transistor 290 290 zum Übertragen des Zielwerts an den Haupt-Latch for transferring the target value to the main latch 230m 230m auf. on. Zu diesem Zweck hat der Transis tor For this purpose the Transis has tor 290 290 den Drain-Anschluss, der mit dem Knoten the drain terminal connected to the node 237ac 237ac verbunden ist, und den Source-Anschluss, der mit dem Knoten is connected, and the source terminal connected to the node 210 210 verbunden ist; connected is; der Gate-Anschluss des Transistors the gate terminal of the transistor 290 290 wird von einem Freigabesignal PDUMP gesteuert. is controlled by an enable signal PDUMP. Außerdem wird ein NMOS-Transistor In addition, a NMOS transistor 295 295 verwendet, um zu diagnostischen Zwecken direkt auf die ausgewählte Bit-Leitung BLe oder BLo zuzugreifen. used to directly access for diagnostic purposes to the selected bit line BLe or BLo. Insbesondere hat der Transistor Specifically, the transistor 295 295 den Drain-Anschluss, der mit dem Knoten the drain terminal connected to the node 210 210 verbunden ist, und den Source-Anschluss, der mit dem Eingangsanschluss des Inverters is connected, and the source terminal connected to the input terminal of the inverter 275 275 verbunden ist; connected is; der Gate-Anschluss des Transistors the gate terminal of the transistor 295 295 wird von einem Freigabesignal CELLIV gesteuert. is controlled by an enable signal CELLIV.
  • In einem Stand-by-Zustand sind alle der oben beschriebenen Steuersignale nicht geltend gemacht, so dass die entsprechenden Transistoren ausgeschaltet sind. In a stand-by state, all the control signals described above are not asserted, so that the corresponding transistors are off.
  • Vor jeglicher Schreib/Lese-Operation auf einer ausgewählten Bit-Leitung, wie zB der Bit-Leitung BLe (ähnliche Überlegungen gelten für die andere Bit-Leitung BLo) wird das entsprechende Signal DISCHe geltend gemacht; Before any read / write operation on a selected bit line such as the bit line BLe (similar considerations apply to the other bit line BLo), the corresponding signal DISCHe is sought; folglich schaltet der Transistor consequently, the switching transistor 220e 220e ein, um die Vorspannungsspannung VIRPWR an die Bit-Leitung BLe anzulegen. in order to apply the biasing voltage VIRPWR to the bit line BLe.
  • Am Anfang der Schreiboperation wird der Zielwert in den Cache-Latch At the beginning of the write operation, the target value in the cache latch is 230c 230c eingegeben. entered. Detaillierter wird das Signal IN geltend gemacht; Detailed signal IN is sought; folglich schaltet der Transistor consequently, the switching transistor 285 285 ein und verbindet die Source-Anschlüsse der Transistoren and connects the source terminals of the transistors 280a 280a und and 280b 280b mit der Masse. with the crowd. Der (von dem Signal DI dargestellte) Zielwert und sein (von dem Signal DI dargestellter) negierter Wert werden dann an die Gate-Anschlüsse der Transistoren The (represented by the signal DI) and its target value (represented by the signal DI) are then negated value to the gate terminals of the transistors 280b 280b bzw. or. 280a 280a angelegt. created. Deshalb schaltet, wenn der Zielwert 1 ist, der Transistor Therefore, switches when the target value is 1, the transistor 280b 280b ein (während der Transistor a (while the transistor 280a 280a ausgeschaltet bleibt), um den Knoten remains turned off) to the node 237bc 237bc mit der Masse zu verbinden; to connect to the ground; auf diese Weise wird das Signal Qc auf den Logikwert 0 gebracht und wird das Signal Qc auf den Logikwert 1 gebracht. In this way, the signal Qc is brought to the logic value 0 and the signal Qc is brought to the logic value. 1 Umgekehrt schaltet, wenn der Zielwert 0 ist, der Transistor Conversely, switches, when the target value is 0, the transistor 280a 280a ein (während der Transistor a (while the transistor 280b 280b ausgeschaltet bleibt), um den Knoten remains turned off) to the node 237ac 237ac mit der Masse zu verbinden; to connect to the ground; auf diese Weise nimmt das Signal Qc den Logikwert 0 an und nimmt das Signal Qc den Logikwert 1 an. In this way, the signal Qc takes the logic value 0 and the signal Qc takes the logic value 1.
  • Gleichzeitig wird der Haupt-Latch Simultaneously, the main latch is 230m 230m durch das geltend Machen des Signals MRST rückgesetzt. reset by asserting the signal MRST. Folglich schaltet der Transistor Consequently, the transistor switches 240m 240m ein; on; auf diese Weise wird das Signal Qm auf den Logikwert 0 gebracht und wird das Signal Qm auf den Logikwert 1 gebracht. In this way, the signal Qm is brought to the logic value 0 and the signal Qm is brought to the logic value. 1
  • Der Zielwert in dem Cache-Latch The target value in the cache latch 230m 230m wird dann durch das geltend Machen des Signals PDUMP an den Haupt-Latch is then determined by asserting the signal at the main latch PDUMP 230m 230m übertragen; transfer; deshalb wird der Gate-Anschluss des Transistors therefore, the gate terminal of the transistor 245m 245m auf die Spannung an dem Knoten to the voltage at the node 237ac 237ac gebracht; brought; auf diese Weise schaltet, wenn das Signal Qc bei dem Logikwert 1 ist, der Transistor turns in this manner, if the signal Qc is at the logic value 1 the transistor 245m 245m ein, während, wenn das Signal Qc bei dem Logikwert 0 ist, der Transistor , while if the signal Qc is at the logic value 0, the transistor 245m 245m ausgeschaltet bleibt. remains off. Das Signal MLCH wird dann geltend gemacht, um den Transistor The signal MLCH is then invoked to the transistor 250m 250m einzuschalten. turn. Deshalb wird, wenn der Transistor Therefore, when the transistor 245m 245m eingeschaltet ist (Qc = 1), der Knoten is switched on (Qc = 1), the node 237bm 237bm mit der Masse verbunden (mit dem Signal Qm , das den Logikwert 0 annimmt, und dem Signal Qm, das den Logikwert 1 annimmt); connected to the ground (with the signal Qm that takes the logic value 0 and the signal Qm that takes the logic value 1); umgekehrt wird, wenn der Transistor is reversed when the transistor 245m 245m ausgeschaltet ist (Qc = 0), der Logikwert in dem Haupt-Latch is off (Qc = 0) the logic value in the main latch 230m 230m nicht geändert (wobei das Signal Qm auf dem Logikwert 1 ist und das Signal Qm auf dem Logikwert 0 ist). not changed (with the signal Qm is at the logical value 1 and the signal Qm at the logic value 0).
  • Der Knoten The knot 237am 237am kann jetzt durch das geltend Machen des Signals PGM, das den entsprechenden Transistor can now by asserting the signal PGM, which the corresponding transistor 265 265 einschaltet, mit der ausgewählten Bit-Leitung BLe verbunden werden. turns on, are connected to the selected bit line BLe. Auf diese Weise wird, wenn die ausgewählte Zelle programmiert werden soll (Signal Qm auf dem Logikwert 0), die Zelle vorgespannt, um die Injektion elektrischer Ladungen für ihr Floating-Gate zu bewirken. In this way, if the selected cell is to be programmed (signal Qm at the logic value 0) biased, the cell to cause the injection of electric charges for their floating gate.
  • Die ausgewählte Zelle wird dann gelesen, um den Erfolg der Operation zu verifizieren. The selected cell is then read to verify the success of the operation. Zuallererst wird der Haupt-Latch First of all, the main latch 230m 230m wieder durch geltend Machen des Signals MRST rückgesetzt. reset again by asserting the signal MRST. Gleichzeitig wird der Knoten At the same time, the node 210 210 durch das geltend Machen des Signals PRECH vorgeladen; precharged by asserting the signal PRECH; folglich schaltet der Transistor consequently, the switching transistor 225 225 ein und verbindet den Knoten and connects the node 210 210 mit der Energieversorgungsspannung +Vdd. with the power supply voltage + Vdd. Das Signal MLCH wird dann geltend gemacht, um den Transistor The signal MLCH is then invoked to the transistor 250m 250m einzuschalten. turn. Deshalb bleibt, wenn die ausgewählte Zelle programmiert wird und dann nicht-leitfähig ist, der Knoten Therefore, remains if the selected cell is programmed and then non-conductive, the node 210 210 auf der Energieversorgungsspannung +Vdd; on the power supply voltage + Vdd; der Transistor of transistor 245m 245m schaltet dann ein, um den Knoten then switches to the node 237bm 237bm mit der Masse zu verbinden (mit dem Signal Qm , das den Logikwert 0 annimmt, und dem Signal Qm, das den Logikwert 1 annimmt). with the mass to be connected (with the signal Qm that takes the logic value 0 and the signal Qm that takes the logic value 1). Umgekehrt wird, wenn die ausgewählte Zelle gelöscht wird und dann leitfähig ist, der Knoten Conversely, if the selected cell is erased and then conductive the node 210 210 (durch die entsprechende Reihung) mit der Masse verbunden; connected (by the corresponding ranking) to the ground; der Transistor of transistor 245m 245m bleibt dann ausgeschaltet und der Logikwert in dem Haupt-Latch then remains off and the logic value in the main latch 230m 230m wird nicht geändert (wobei das Signal Qm auf dem Logikwert 1 ist und das Signal Qm auf dem Logikwert 0 ist). is not changed (with the signal Qm is at the logical value 1 and the signal Qm at the logic value 0).
  • Wenn die ausgewählte Zelle erfolgreich programmiert wurde (Qm = 1), bleibt der Transistor If the selected cell has been programmed successfully (Qm = 1), the transistor remains 255 255 ausgeschaltet. switched off. Deshalb wird der Knoten Therefore, the node is 263 263 von dem Transistor from the transistor 260 260 (immer eingeschaltet) mit der Masse verbunden und nimmt das Signal WDO den Logikwert 0 an. (always on) connected to the ground and takes the signal WDO the logic value 0. Umgekehrt schaltet, wenn die Zelle nicht erfolgreich programmiert wurde (Qm = 0), der Transistor Conversely switched on when the cell has not been programmed successfully (Qm = 0), the transistor 255 255 ein. on. Der Transistor transistor 255 255 ist so dimensioniert, dass er eine Stromkapazität hat, die viel höher ist als die des Transistors is dimensioned so that it has a current capacity which is much higher than that of the transistor 260 260 ; ; deshalb wird der Knoten therefore, the node 263 263 auf die Energieversorgungsspannung +Vdd gebracht und nimmt das Signal WDO den Logikwert 1 an. brought to the power supply voltage + Vdd and the signal WDO takes the logic value 1.
  • Die Signale WDO , die von allen Haupt-Latchs The signals WDO provided by all the main latches 230m 230m bereitgestellt werden, und die Zielwerte in allen Cache-Latchs are provided, and the target values ​​in all cache latch 230c 230c werden einer (in der Figur nicht gezeigten) Logikschaltung zugeführt. (not shown in the figure) are fed to logic circuit. Die Logikschaltung verifiziert eine Übereinstimmung der gegenwärtig in der Seite gespeicherten Werte mit den entsprechenden Zielwerten (dh ob die erforderlichen Zellen erfolgreich programmiert wurden). The logic circuit verifies a compliance of the currently stored in the page values ​​with the corresponding target values ​​(ie, whether the required cells have been programmed successfully). Immer dann, wenn ein Fehlerzustand detektiert wird, wird ein entsprechendes für den Fehler indikatives Signal geltend gemacht. Whenever an error condition is detected, a corresponding indicative for the error signal is asserted. Als Antwort darauf werden die Werte in allen Haupt-Latchs In response, the values ​​are in all the main latches 230m 230m durch das geltend Machen des Signals PBDO ausgegeben. output by asserting the signal PBDO. Auf diese Weise werden die Signale PADOUT für die Zellen, die nicht erfolgreich programmiert wurden (Qm = 0) geltend gemacht. In this way, the signals PADOUT for the cells that were not successfully programmed made (m = 0) claimed to be. Die entsprechenden Spalten können dann identifiziert und gesperrt werden, um durch entsprechende redundante Spalten ersetzt zu werden. The corresponding columns can then be identified and disabled in order to be replaced by corresponding redundant columns.
  • Während der sequentiellen Programm-Verifizier-Prozedur werden für jede Seite der Speichervorrichtung die gleichen oben beschriebenen Operationen wiederholt. During the sequential program-verify procedure of the storage device to repeat the same operations described above for each page. Jedoch wird das zu wiederholende Zielwort in der ganzen Matrix in den Cache-Latchs However, to be repeated target word in the whole matrix is ​​in the cache latch 230c 230c aufrechterhalten (um zu vermeiden, dass es in jedem Programmverifizierschritt wieder eingegeben wird). maintained (that is entered in every Programmverifizierschritt to avoid). Wenn die sequentielle Programm-Verifizier-Prozedur unter Programmierung aller Zellen ausgeführt wird, kann die Eingangsphase (mit der entsprechenden Übertragung der Zielwerte von den Cache-Latchs If the sequential program-verify procedure under programming of all cells is executed, the input phase (with the corresponding transfer of the target values ​​of the cache latch 230c 230c an die Haup-Latches the haup latches 230m 230m ) vermieden werden. ) be avoided. Nach jedem Programmverifizierschritt werden, wenn eine oder mehrere der Zellen der aktuellen Seite nicht mit den erwünschten Werten übereinstimmen (dh wenn sie nicht erfolgreich programmiert wurden), die Signale PADOUT ausgegeben. After each Programmverifizierschritt, when one or more of the cells of the current page do not match the desired values ​​(that is, if they have not been programmed successfully) the signals PADOUT output. Dies ist notwendig, um das Verlieren der entsprechenden Information wegen der Rücksetzung der Haupt-Latchs This is necessary to losing the corresponding information because of the reset of the main latches 230m 230m in dem nächsten Programmverifizierschritt zu vermeiden. to avoid in the next Programmverifizierschritt.
  • Ähnliche Überlegungen treffen zu, wenn die Schreib/Lese-Einheit eine andere Architektur hat oder andere Komponenten aufweist; Similar considerations apply if the read / write unit has another architecture or includes other components; zum Beispiel kann die Schreib/Lese-Einheit mit bipolaren Transistoren implementiert sein, können die Latchs eine andere Struktur haben oder können äquivalente Steuersignale verwendet werden. for example, the read / write unit can be implemented with bipolar transistors, the latches can have a different structure or can be used equivalent control signals.
  • Die vorliegende Erfindung basiert auf der Erkenntnis, dass in dem oben beschriebenen Szenario während der sequentiellen Programm-Verifizier-Prozedur nur ein Latch jeder Schreib/Lese-Einheit (dh der Haupt-Latch The present invention is based on the recognition that in the scenario described above during the sequential program-verify procedure only one latch of each read / write unit (ie, the main latch 230m 230m ) verwendet wird. ) is used. Deshalb wird in einer bevorzugten Ausführungsform der Erfindung einer der Latchs (vorzugsweise der Cache-Latch Therefore, (in a preferred embodiment of the invention one of the latches preferably the cache latch 230c 230c ) zum Ausführen der Programmverifizierschritte verwendet, während der andere Latch (dh der Haupt-Latch ) Used to perform the Programmverifizierschritte, while the other latch (ie, the main latch 230m 230m ) verwendet wird, um die Ergebnisse der Verifizierungen zwischenzuspeichern. ) Is used to cache the results of the verifications.
  • Jetzt beginnt mit der gemeinsamen Betrachtung von begins now with the joint consideration of 2 2 und and 3 3 ein entsprechendes Verfahren a corresponding method 300 300 an dem Startblock at the starting block 303 303 . , Fortfahrend mit Block Continuing with block 306 306 werden alle Zellen der Matrix programmiert. all the cells of the matrix are programmed. Das Verfahren geht dann weiter zu Block The process then proceeds to block 309 309 , in dem jeder Haupt-Latch In which each main latch 230m 230m durch das geltend Machen des Signals MRST (Qm = 0, und Qm = 1) rückgesetzt wird. by asserting the signal MRST (Qm = 0 and Qm = 1) is reset. Eine Schleife wird dann für jede der Seiten wiederholt, die einen gemeinsamen Spaltensatz teilen. A loop is then repeated for each of the pages sharing a common set of columns.
  • Die Schleife beginnt an Block The loop begins at block 312 312 , wobei jeder Cache-Latch Wherein each cache latch 230c 230c durch das geltend Machen des Signals CSET ( Qc = 0, und Qc = 1) gesetzt wird. by asserting the signal CSET (Qc = 0 and Qc = 1) is set. Fortfahrend mit Block Continuing with block 315 315 wird der Knoten the node 210 210 durch das geltend Machen des Signals PRECH vorgeladen (um den Knoten by asserting the signal PRECH (precharged to the nodes 210 210 auf die Energieversorgungsspannung +Vdd zu bringen). bring on the power supply voltage + Vdd). Das Signal CLCH wird dann an dem Block The signal CLCH is then applied to the block 318 318 geltend gemacht, um den in der ausgewählten Zelle gespeicherten Wert in den Cache-Latch asserted to the stored value in the selected cell into the cache latch 230c 230c einzuspeichern. einzuspeichern.
  • Als Antwort darauf spaltet sich der Aktivitätsfluss entsprechend dem Zustand der ausgewählten Zelle. In response, the activity flow splits in accordance with the state of the selected cell. Insbesondere schaltet, wenn die ausgewählte Zelle programmiert wird, der Cache-Latch In particular, on when the selected cell is programmed the cache latch 230c 230c an dem Block at block 321 321 . , Tatsächlich ist die Zelle nicht-leitfähig, so dass der Knoten In fact, the cell is non-conductive, so that the node 210 210 auf der Energieversorgungsspannung +Vdd bleibt; remains at the power supply voltage + Vdd; der Transistor of transistor 245c 245c schaltet ein und verbindet den Knoten turns on and connects node 237ac 237ac mit der Masse (mit dem Signal Qc, das den Logikwert 0 annimmt, und dem Signal Qc , das den Logikwert 1 annimmt). to ground (with the signal Qc that takes the logic value 0 and the signal Qc that takes the logic value 1). Umgekehrt wird, wenn die ausgewählte Zelle gelöscht wird und dann leitfähig ist, der Knoten Conversely, if the selected cell is erased and then conductive the node 210 210 mit der Masse verbunden; connected to the ground; der Transistor of transistor 245c 245c bleibt dann ausgeschaltet und der Logikwert in dem Cache-Latch going dark and the logic value in the cache latch 230c 230c wird nicht geändert (mit dem Signal Qc auf dem Logikwert 1 und dem Signal Qc auf dem Logikwert 0). is not changed (with the signal Qc at the logic value 1 and the signal Qc at the logic value 0).
  • Das Verfahren läuft zusammen an dem Block The method converges to the block 324 324 , wobei das Signal PDUMP geltend gemacht wird, um den Wert in dem Cache-Latch Wherein the signal PDUMP is asserted, the value in the cache latch 230c 230c an den Haupt-Latch the main latch 230m 230m zu übertragen. transferred to. Als Antwort darauf teilt sich der Aktivitätsfluss entsprechend dem Wert in dem Cache-Latch In response, the river divides activity according to the value in the cache latch 230c 230c wieder. again. Insbesondere schaltet, wenn das Signal Qc auf dem Logikwert 1 ist, der Haupt-Latch In particular, on when the signal Qc is at the logic value 1 the main latch 230m 230m an dem Block at block 327 327 ( Qm = 0 und Qm = 1). (Qm = 0 and Qm = 1). Umgekehrt wird, wenn das Signal Qc auf dem Logikwert 0 ist, der Zustand des Haupt-Latchs Conversely, if the signal Qc is at the logic value 0, the state of the main latches 230m 230m nicht geändert. not changed.
  • Das Verfahren läuft an dem Testblock The process proceeds to the test block 330 330 zusammen. together. Wenn die letzte Seite des gegenwärtigen Satzes noch nicht erreicht wurde, kehrt der Aktivitätsfluss zu Block When the last page of the current set has not yet been reached, the flow of activity returns to block 312 312 zurück, um eine nächste Seite des Satzes zu verarbeiten; back to process a next page of the set; man beachte, dass während der Wiederholungen der Schleife der Inhalt des Haupt-Latchs It is noted that during the iterations of the loop the content of the main latches 230m 230m nur aktualisiert wird, wenn ein Fehlerzustand detektiert wird, um das Verlieren der Ergebnisse der vorangegangenen Schritte zu vermeiden. is updated only when an error condition is detected in order to avoid losing the results of the previous steps. Im entgegengesetzten Fall verlässt das Verfahren die oben beschriebene Schleife und geht zu Block In the opposite case, the process exits the loop described above and proceeds to block 333 333 über. over.
  • Das Ergebnis der Verifizierung der Seiten des vorliegenden Satzes wird dann ausgegeben. The result of the verification of the pages of this set is then output. Insbesondere wird das Signal PBDO geltend gemacht. In particular, the signal PBDO is asserted. Deshalb wird, wenn eine oder mehrere der Zellen, die zu jeder Spalte des Satzes gehören, fehlerhaft sind (Qm = 1), das Ausgabesignal PADOUT nicht geltend gemacht. Therefore, when one or more of the cells belonging to each column of the set are defective (Qm = 1), not to make the output signal PADOUT claims. Auf diese Weise identifizieren die Ausgangssignale PADOUT auf dem Logikwert 0 die Spalten des zurückzuweisenden Satzes. In this way, the output signals PADOUT at the logic value 0 identify the columns of the set to be rejected.
  • Fortfahrend mit Block Continuing with block 336 336 wird ein Test gemacht, um zu bestimmen, ob die letzte Seite der Matrix verifiziert wurde. is made to determine whether the last page of the matrix was verified a test. Wenn nicht, kehrt das Verfahren zu Block If not, the method returns to block 309 309 zurück, um die oben beschriebenen Operationen auf den Seiten zu wiederholen, die einen nächsten Satz von gemeinsamen Spalten teilen. back to repeat the operations described above on the pages sharing a next set of common columns. Sonst endet das Verfahren an dem letzten Block Otherwise, the process ends at the final block 339 339 . ,
  • Ähnliche Überlegungen treffen zu, wenn die die sequentielle Programm-Verifizier-Prozedur ein äquivalentes Verfahren (zum Beispiel einschließlich zusätzlicher Schritte) implementiert. Similar considerations apply if the sequential program-verify implements the procedure an equivalent method (for example, including additional steps). In jedem Fall sind die Konzepte der vorliegenden Erfindung auch anwendbar, wenn die sequentielle Programm-Verifizier-Prozedur auf eine Untermenge von Seiten der Matrix anwendet wird oder wenn die Speichervorrichtung einer äquivalenten Testprozedur unterzogen wird. In any case, the concepts of the present invention are also applicable when the sequential program-verify procedure is to apply a subset of pages of the matrix or when the memory device an equivalent test procedure is subjected.
  • Allgemeiner schlägt ein Aspekt der vorliegenden Erfindung ein sequentielles Programm-Verifizier-Verfahren für die Verwendung in einer nichtflüchtigen Speichervorrichtung vor. More generally, an aspect of the present invention proposes a sequential program-verify method for use in a non-volatile memory device. Die Speichervorrichtung weist eine Mehrzahl von Speicherzellen auf, jede zum Speichern eines Logikwerts; The memory device includes a plurality of memory cells, each for storing a logic value; die Zellen sind in einer Mehrzahl von Anordnungen angeordnet. the cells are arranged in a plurality of arrays. Das Verfahren beginnt mit dem Schritt des Schreibens eines Satzes von Zielwerten in eine Mehrzahl von Zellenblöcken (mit den entsprechenden Zellen von jedem Block, die zu einer gemeinsamen Anordnung gehören). The method begins with the step of writing a set of target values ​​into a plurality of cell blocks (with the corresponding cells of each block belonging to a common array). Jeder Zellenblock wird dann nacheinander verifiziert, um einen Fehlerwert für jede Anordnung (als Antwort auf eine Nicht-Übereinstimmung des in der zu der Anordnung gehörenden Zelle des Blocks gespeicherten Werts mit dem entsprechenden Zielwert) geltend zu machen. Each block of cells is then verified in succession, in order to make an error value for each assembly (in response to a mismatch of the data stored in the cell belonging to the arrangement of the block value with the corresponding target value) asserted. In dem Verfahren der Erfindung werden die Fehlerwerte zwischengespeichert. In the method of the invention, the fault values ​​are buffered. Als Antwort auf die Verifizierung aller Zellenblöcke wird dann entsprechend den Fehlerwerten ein Hinweis darauf geliefert, dass die Anordnungen fehlerhaft sind. A note is in response to the verification of all cell blocks then according to the error values ​​provided that the arrangements are flawed.
  • Die Lösung der Erfindung vermeidet das Unterbrechen der Prozedur jedes Mal, wenn ein Fehlerzustand detektiert wird. The solution of the invention avoids the interruption of the procedure whenever an error condition is detected.
  • Tatsächlich werden in dem vorgeschlagenen Verfahren die Ergebnisse der Verifizierungen gesammelt, um am Ende des Verfahrens ausgegeben zu werden. In fact, the results of the verifications are collected to be issued at the end of the process in the proposed method.
  • Folglich wird die Länge des Verfahrens wesentlich reduziert. Consequently, the length of the process is substantially reduced.
  • Insbesondere erlaubt die Lösung der Erfindung die Verbesserung der Leistungsfähigkeit des Herstellungsprozesses der Speichervorrichtungen mit einer entsprechenden Reduzierung deren Gesamtkosten. In particular, the solution of the invention allows improving the performance of the manufacturing process of the memory devices with a corresponding reduction in the total cost.
  • Die bevorzugte Ausführungsform der oben beschriebenen Erfindung bietet weitere Vorteile. The preferred embodiment of the invention described above offers further advantages.
  • Insbesondere werden die Zellen aller zu verifizierenden Seiten programmiert. In particular, the cells are all programmed to be verified pages.
  • Auf diese Weise kann das Verfahren mit einem Standardseitenpuffer implementiert werden. In this way, the method can be implemented with a standard page buffer.
  • Die Lösung der Erfindung ist speziell für die Verwendung in einer Speichervorrichtung mit einem Seitenpuffer mit zwei Latchs für jede Schreib/Lese-Einheit ausgelegt. The solution of the invention is specifically designed for use in a memory device having a page buffer with two latches for each read / write unit.
  • Deshalb kann ein Latch zum Lesen der zu verifizierenden Zelle verwendet werden und kann der andere Latch zum Zwischenspeichern des Ergebnisses der Verifizierung verwendet werden. Therefore, a latch for reading the cell can be used to be verified and the other latch can be used to cache the result of the verification.
  • Das Verfahren gemäß der vorliegenden Erfindung führt jedoch selber dazu, sogar mit einem anderen Datenmuster oder mit einem Seitenpuffer mit einer anderen Struktur (die zum Beispiel das Einspeichern des Datenmusters und das Zwischenspeichern des Ergebnisses der Verifizierung zur gleichen Zeit erlaubt) ausgeführt zu werden. However, the method according to the present invention leads itself to be carried out even with a different data pattern, or with a page buffer having another structure (for example, the storing of the data pattern and buffering the result of the verification allowed at the same time).
  • Als eine weitere Verbesserung wird der Latch, der das Ergebnis der Verifizierung zwischenspeichert, entsprechend dem Inhalt des anderen Latchs gesetzt. As a further improvement, the latch, which latches the result of the verification is set according to the content of the other latch.
  • Diese Lösung erlaubt das Ausnutzen von Standardmerkmalen, die von dem Seitenpuffer geliefert wird. This solution allows the exploitation of standard features, which is supplied from the page buffer.
  • Eine vorgeschlagene Wahl für das Ausführen des oben erwähnten Schritts ist die des Rücksetzens des Latchs, der für das Zwischenspeichern des Ergebnisses der Verifizierung am Anfang des Verfahrens verwendet wird; A suggested choice for carrying out the above-mentioned step is that of resetting which is used for caching the result of the verification at the beginning of the process of the latch; dieser Latch wird dann nach dem Verifizieren jeder Seite mit dem anderen Latch gekoppelt (um nur zu schalten, wenn der Inhalt des anderen Latchs anzeigt, dass die entsprechende Zelle nicht erfolgreich programmiert wurde). this latch is then coupled after verifying each page with the other latch (just to turn when the content of the other latch indicates that the corresponding cell has not been programmed successfully).
  • Das vorgeschlagene Verfahren vermeidet automatisch jeglichen Informationsverlust, der mit den Ergebnissen der vorhergehenden Verifizierungen in Verbindung steht. The proposed method automatically avoids any loss of information, which is in communication with the results of the previous verifications.
  • Die Implementierung der Lösung der Erfindung durch das Steuern des Latchs des Seitenpuffers auf eine andere Weise wird nicht ausgeschlossen. The implementation of the solution of the invention by controlling the latches of the page buffer in another way is not excluded. Zum Beispiel wird in einer anderen Ausführungsform ein generisches Datenmuster in den Cache-Latch geladen und dann auf den Haupt-Latch übertragen. For example, in another embodiment a generic data pattern is loaded into the cache latch and then transferred to the main latch. Jeder Schritt des Verfahrens beinhaltet die Rückführung der Zielwerte (in den Haupt-Latchs) an die Cache-Latchs. Each step of the process involves the return of the target values ​​(in the main latches) to the cache latches. Jede Zelle der aktuellen Seite wird in den entsprechenden Cache-Latch gelesen, um dessen Schalten zu bewirken, wenn sich der gespeicherte Wert von dem Zielwert unterscheidet. Each of the current page cell is read into the corresponding cache latch, to cause its switching if the stored value from the target value is different. Die Cache-Latchs werden dann mit den Haupt-Latchs gekoppelt; The cache latches are then coupled with the main latches; auf diese Weise bewirkt jeglicher Fehler das Schalten der entsprechenden Haupt-Latchs. In this way, any error causes the switching of the corresponding main latch. Am Ende der Prozedur werden die Werte in den Haupt-Latchs ausgegeben und mit den Zielwerten verglichen; At the end of procedure, the values ​​are output in the main latches and compared with the target values; demzufolge weist jeder Unterschied zwischen den Wertepaaren darauf hin, dass die entsprechende Spalte fehlerhaft ist. Accordingly, each difference between the value pairs indicate that the corresponding column is wrong. Alternativ kann eine festgeschaltete Logikschaltung zum Vergleichen des gelesenen Werts mit dem erwarteten verwendet werden und den Fehlerwert dementsprechend setzen; Alternatively, a non-switched logic circuit for comparing the read value can be used with the expected and set the fault value accordingly; immer dann, wenn ein Fehlerzustand detektiert wird, wird die Logikschaltung gesperrt, um ein nutzloses Verifizieren der nächsten Zellen einer fehlerhaften Spalte zu vermeiden. whenever an error condition is detected, the logic circuit is disabled in order to avoid a useless verifying the next cells of a defective column.
  • In einer bevorzugten Ausführungsform wird der Cache-Latch verwendet, um die Zelle zu verifizieren, und wird der Haupt-Latch verwendet, um das Ergebnis der Verifizierung zwischenzuspeichern. In a preferred embodiment, the cache latch is used to verify the cell and the main latch is used to latch the result of the verification.
  • Auf diese Weise kann das Verfahren der Erfindung unter Nutzung von Merkmalen implementiert werden, die für die Standardschreib/Lese-Operationen bereits verfügbar sind. In this way the process of the invention use of features can be implemented which are already available for the standard read / write operations. Dennoch wird hervorgehoben, dass dieses Ergebnis überraschenderweise unter Verwendung der zwei Latchs mit einer ihrem Standardbetriebsmodus entgegengesetzten Funktion erreicht wird. Nevertheless, that this result is surprisingly achieved using the two latches with an opposite their standard operating mode function is highlighted.
  • Ohne seine allgemeine Anwendbarkeit zu beeinträchtigen, ist das Verfahren der Erfindung speziell für die Verwendung in einem NAND-Flashspeicher ausgelegt. Without affecting its general applicability, the method of the invention is specifically designed for use in a NAND flash memory.
  • Tatsächlich ist der in dieser Art von Speichervorrichtungen üblicherweise verfügbare Seitenpuffer gut für die Implementierung des dargelegten Verfahrens geeignet. In fact, the commonly available in this type of storage devices page buffer is well suited for implementing the method set forth.
  • Vorteilhafterweise ist die Lösung gemäß der vorliegenden Erfindung mit einem Software-Programm implementiert, das in einer Speicherkomponente implementiert ist. Advantageously, the solution according to the present invention with a software program is implemented that is implemented in a memory component.
  • Jedoch wird die Verwendung des Haupt- und des Cache-Latchs auf eine andere Weise nicht ausgeschlossen. However, the use of the main and cache latches is not excluded in some other way. In jedem Fall wird die Anwendung des vorgeschlagenen Verfahrens in einem NOR-Flashspeicher oder allgemeiner in jeder beliebigen anderen nichtflüchtigen Speichervorrichtung in Erwägung gezogen. In any case, the application of the proposed method is drawn in a NOR flash memory or more generally in any other non-volatile storage device into consideration. Außerdem kann das Software-Programm in jeder beliebigen Form geliefert werden, die direkt in einen Arbeitsspeicher der Mikro-Steuereinrichtung ladbar ist, oder kann das Verfahren mit einer Hardware-Struktur oder einer Kombination von Software und Hardware implementiert werden. In addition, the software program may be supplied in any form which is directly loadable into a working memory of the micro-controller, or the method with a hardware structure or a combination of software and hardware may be implemented.
  • Natürlich kann, um lokale und spezifische Anforderungen zu erfüllen, ein Fachmann viele Modifikationen und Änderungen der oben beschriebenen Lösung anwenden, die jedoch alle im Umfang des Schutzes der Erfindung liegen, wie er durch die folgenden Ansprüche definiert wird. Of course, in order to satisfy local and specific requirements, a skilled person to apply many modifications and variations of the above described solution, but all are within the scope of protection of the invention as defined by the following claims.

Claims (10)

  1. Sequentielles Programmier-Verifizier-Verfahren ( Sequential program-verify method ( 300 300 ) für eine nichtflüchtige Speichervorrichtung, die eine Matrix von Speicherzellen aufweist, von denen jede zum Speichern eines Logikwertes dient, wobei die Matrix eine Mehrzahl von Anordnungen von Zellen hat, von denen jede mit einer entsprechenden Bit-Leitung verbunden ist, und das eine Mehrzahl von Lese-/Schreib-Einheiten ( ) For a non-volatile memory device having a matrix of memory cells, each of which is for storing a logic value, the matrix having a plurality of arrays of cells, each of which is connected to a corresponding bit line, and a plurality of read / write units ( 205 205 ) aufweist, von denen jede ein erstes Latch ( ), One of which (each having a first latch 230m 230m ) und ein zweites Latch ( ) And a second latch ( 230c 230c ) hat, wobei das Verfahren die Schritte aufweist: Schreiben ( ), Said method comprising the steps of: writing ( 306 306 ) eines Satzes von Zielwerten in eine Mehrzahl von Blöcken von Zellen, wobei entsprechende Zellen von jedem Block zu einer gemeinsamen Anordnung gehören, Verifizieren ( ) Of a set of target values ​​into a plurality of blocks of cells, with corresponding cells of each block belonging to a common arrangement, verifying ( 309 309 - - 330 330 ) eines jeden Blocks nacheinander, um jede Anordnung als Reaktion auf eine Nicht-Übereinstimmung des Wertes, der in einer aktuellen Zelle des zu der Anordnung gehörenden Blocks gespeichert ist, mit dem entsprechenden Zielwert für defekt zu befinden, wobei das Ergebnis der Verifikation für jede Anordnung zwischengespeichert wird, und Bereitstellen ( ) Of each block in sequence to each device in response to a non-compliance of the value stored in a current cell of the belonging to the array block to be located with the respective target value for defective, the result of the verification for each arrangement is latched, and providing ( 333 333 ) einer Anzeige der defekten Anordnungen als Reaktion auf die Verifikation von allen Blöcken; ) Of a display of the defective devices in response to the verification of all the blocks; dadurch gekennzeichnet , dass der Schritt des Verifizierens aufweist: Setzen ( characterized in that said step of verifying includes: setting ( 309 309 ) der ersten Latches ( () Of the first latches 230m 230m ) entsprechend den Zielwerten, Lesen ( ) Corresponding to (the target values, reading 312 312 - - 321 321 ) des in jeder aktuellen Zelle gespeicherten Wertes in das entsprechende zweite Latch ( () Of the data stored in each current cell into the corresponding second latch 230c 230c ), und Koppeln ( ), And coupling ( 324 324 - - 327 327 ) eines jeden zweiten Latches ( () Each second latch 230c 230c ) mit dem entsprechenden ersten Latch ( ) (With the corresponding first latch 230m 230m ), um das erste Latch ( ) To the first latch ( 230m 230m ) als Reaktion auf einen Zustand des zweiten Latches ( ) (In response to a state of the second latch 230c 230c ), der die Nicht-Übereinstimmung des in der entsprechenden aktuellen Zelle gespeicherten Wertes mit dem entsprechenden Zielwert anzeigt, zu schalten oder sonst das erste Latch ( ) Indicative of the non-conformity of the data stored in the corresponding current cell with the corresponding target value, to switch or otherwise (the first latch 230m 230m ) unberührt zu lassen. let) unaffected.
  2. Verfahren ( method ( 300 300 ) nach Anspruch 1, wobei der Schritt des Schreibens ( ) According to claim 1, wherein the step of writing ( 306 306 ) Programmieren aller Blöcke von Zellen beinhaltet. ) Programming all blocks of cells involves.
  3. Verfahren ( method ( 300 300 ) nach Anspruch 2, wobei der Schritt des Setzens ( ) According to claim 2, wherein the step of setting ( 309 309 ) der ersten Latches entsprechend den Zielwerten beinhaltet: Setzen ( ) Of the first latches according to the target values ​​includes: setting ( 309 309 ) der ersten Latches auf einen Rücksetzzustand. ) Of the first latches to a reset condition.
  4. Verfahren ( method ( 300 300 ) nach Anspruch 3, wobei der Schritt des Lesens ( ) According to claim 3, wherein the step of reading ( 312 312 - - 321 321 ) des in jeder aktuellen Zelle gespeicherten Wertes in das entsprechende zweite Latch beinhaltet: Setzen ( ) Of the data stored in each current cell into the corresponding second latch includes: setting ( 312 312 ) des entsprechenden zweiten Latches auf einen Setzzustand, und Koppeln ( ) Of the corresponding second latch to a set condition, and coupling ( 315 315 - - 321 321 ) der Bit-Leitung der aktuellen Zelle mit dem zweiten Latch, um das zweite Latch auf den Rücksetzzustand zu schalten, wenn die aktuelle Zelle programmiert ist, oder sonst das zweite Latch unberührt zu lassen. ) Of the bit line of the current cell with the second latch to switch the second latch to the reset condition when the current cell is programmed or otherwise to leave the second latch unaffected.
  5. Verfahren ( method ( 300 300 ) nach Anspruch 4, wobei der Schritt des Koppelns ( ) According to claim 4, wherein the step of coupling ( 324 324 - - 327 327 ) eines jeden zweiten Latches mit dem entsprechenden ersten Latch beinhaltet: Schalten ( ) Each second latch with the corresponding first latch includes: switching ( 327 327 ) des ersten Latches auf den Setzzustand als Reaktion darauf, dass das zweite Latch in dem Setzzustand ist, oder sonst unberührt Lassen des ersten Latches. ) Of the first latch to the set state in response to the fact that the second latch in the set state, or otherwise unaffected allowing the first latches.
  6. Verfahren ( method ( 300 300 ) nach irgendeinem der Ansprüche 1 bis 5, wobei das zweite Latch ein Cache-Latch zum Eingeben eines in eine entsprechende Zelle zu schreibenden Wertes ist, und wobei das erste Latch ein Haupt-Latch zum Empfangen des in dem zweiten Latch eingespeicherten Wertes und zum dementsprechenden Programmieren der entsprechenden Zelle ist. ) According to any of claims 1 to 5, wherein the second latch is a cache latch for inputting a in a corresponding cell value to be written, and wherein said first latch is a main latch for receiving of the stored in the second latch value and corresponding thereto programming is the corresponding cell.
  7. Verfahren ( method ( 300 300 ) nach irgendeinem der Ansprüche 1 bis 6, wobei das Speichergerät einen Flash-Speicher mit NAND-Architektur aufweist. ) According to any of claims 1 to 6, wherein the memory device comprises a flash memory with NAND architecture.
  8. Software-Programm ( Software program ( 150 150 ), das Programmcodemittel aufweist, die direkt in einen Arbeitsspeicher ( ) Comprising program code means that (directly into a memory 145 145 ) eines Logik-Controllers ( () Of a logic controller 140 140 ) in einem nicht flüchtigen Speichergerät ladbar sind, um das Verfahren ( ) Can be loaded in a nonvolatile storage device to the procedure ( 300 300 ) nach irgendeinem der Ansprüche 1 bis 7 auszuführen, wenn das Programm auf dem Controller ausgeführt wird. execute) according to any of claims 1 to 7 when the program is run on the controller.
  9. Speicherkomponente ( Storage component ( 150 150 ), die ein von einem Logik-Controller lesbares Medium aufweist, welches das Software-Programm nach Anspruch 8 trägt. ) Having a readable by a logic controller medium carrying the software program of claim 8.
  10. Nichtflüchtige Speichervorrichtung ( A nonvolatile memory device ( 100 100 ), aufweisend: eine Matrix von Speicherzellen ( (A matrix of memory cells:), comprising 110 110 ), von denen jede zum Speichern eines Logikwertes dient, wobei die Matrix eine Mehrzahl von Anordnungen von Zellen hat, von denen jede mit einer entsprechenden Bit-Leitung verbunden ist, eine Mehrzahl von Lese-/Schreib-Einheiten ( ), Each of which is for storing a logic value, the matrix having a plurality of arrays of cells, each of which is connected to a corresponding bit line (a plurality of read / write units 205 205 ), von denen jede ein erstes Latch ( ), Of which (each having a first latch 230m 230m ) und ein zweites Latch ( ) And a second latch ( 230c 230c ) hat, eine Einrichtung ( ) Has a means ( 130 130 ) zum Schreiben eines Satzes von Zielwerten in eine Mehrzahl von Blöcken von Zellen, wobei entsprechende Zellen von jedem Block zu einer gemeinsamen Anordnung gehören, eine Einrichtung ( ) (For writing a set of target values ​​into a plurality of blocks of cells, with corresponding cells of each block belonging to a common arrangement, means 205 205 ) zum Verifizieren eines jeden Blocks nacheinander, um jede Anordnung als Reaktion auf eine Nicht-Übereinstimmung des Wertes, der in einer aktuellen Zelle des zu der Anordnung gehörenden Blocks gespeichert ist, mit dem entsprechenden Zielwert für defekt zu befinden, wobei das Ergebnis der Verifikation für jede Anordnung zwischengespeichert wird, und eine Einrichtung ( ) To be located for verifying each block in succession to each array in response to a non-compliance of the value stored in a current cell of the belonging to the array block, with the corresponding target value for defective, the result of the verification for each array is latched, and means ( 270 270 - - 275 275 ) zum Bereitstellen einer Anzeige der defekten Anordnungen als Reaktion auf die Verifikation von allen Blöcken dadurch gekennzeichnet, dass die Einrichtung zum Verifizieren aufweist: eine Einrichtung ( ) For providing an indication of the defective devices in response to the verification of all the blocks characterized in that the means for verifying comprises: means ( 240m 240m ) zum Setzen der ersten Latches ( ) (For setting the first latches 230m 230m ) entsprechend den Zielwerten, eine Einrichtung ( ) Corresponding to the target values, means ( 250c 250c ) zum Lesen des in jeder aktuellen Zelle gespeicherten Wertes in das entsprechende zweite Latch ( ) (For reading the data stored in each current cell into the corresponding second latch 230c 230c ), und eine Einrichtung ( (), And means 290 290 ) zum Koppeln eines jeden zweiten Latches ( ) (For coupling each second latch 230c 230c ) mit dem entsprechenden ersten Latch ( ) (With the corresponding first latch 230m 230m ), um das erste Latch ( ) To the first latch ( 230m 230m ) als Reaktion auf einen Zustand des zweiten Latches ( ) (In response to a state of the second latch 230c 230c ), der die Nicht-Übereinstimmung des in der entsprechenden aktuellen Zelle gespeicherten Wer tes mit dem entsprechenden Zielwert anzeigt, zu schalten oder sonst das erste Latch ( ), Of the data stored in the corresponding current cell Who TES indicating the non-compliance with the corresponding target value, to switch or otherwise (the first latch 230m 230m ) unberührt zu lassen. let) unaffected.
DE200460007886 2004-03-30 2004-03-30 Sequential write test methods with result storage Active DE602004007886T2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP04101301A EP1583102B1 (en) 2004-03-30 2004-03-30 A sequential program-verify method with result buffering

Publications (2)

Publication Number Publication Date
DE602004007886D1 DE602004007886D1 (en) 2007-09-13
DE602004007886T2 true DE602004007886T2 (en) 2008-04-24

Family

ID=34878300

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200460007886 Active DE602004007886T2 (en) 2004-03-30 2004-03-30 Sequential write test methods with result storage

Country Status (3)

Country Link
US (1) US7184310B2 (en)
EP (1) EP1583102B1 (en)
DE (1) DE602004007886T2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100567158B1 (en) * 2005-01-10 2006-03-28 삼성전자주식회사 Wired or type page buffer with cache, nonvolatile semiconductor memory device having the same, programing method using the same
US7336543B2 (en) * 2006-02-21 2008-02-26 Elite Semiconductor Memory Technology Inc. Non-volatile memory device with page buffer having dual registers and methods using the same
US7894250B2 (en) * 2009-03-17 2011-02-22 Seagate Technology Llc Stuck-at defect condition repair for a non-volatile memory cell
KR101662277B1 (en) * 2010-05-12 2016-10-05 삼성전자주식회사 Nonvolatile memory device and program method thereof
US9007843B2 (en) 2011-12-02 2015-04-14 Cypress Semiconductor Corporation Internal data compare for memory verification

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4763305A (en) * 1985-11-27 1988-08-09 Motorola, Inc. Intelligent write in an EEPROM with data and erase check
DE3728521A1 (en) * 1987-08-26 1989-03-09 Siemens Ag Arrangement and method for detecting and localizing faulty circuits of a memory device
DE69033438D1 (en) * 1989-04-13 2000-03-02 Sandisk Corp Replacement of faulty memory cells of a EEprommatritze
KR960002006B1 (en) * 1991-03-12 1996-02-09 아오이 죠이찌 Eeprom with write/verify controller using two reference levels
US5748891A (en) * 1994-07-22 1998-05-05 Aether Wire & Location Spread spectrum localizers
NZ510618A (en) * 1998-09-03 2003-03-28 Wherenet Corp Network for multi-lateration with circularly polarized antenna
US6593885B2 (en) * 2000-04-27 2003-07-15 Wherenet Corp Low cost DTOA location processing system based on multiple readers-to-single processor architecture
WO2001067341A1 (en) * 2000-03-07 2001-09-13 Wherenet Corp Transactions and business processes executed through wireless geolocation system infrastructure
US6859485B2 (en) * 2000-03-07 2005-02-22 Wherenet Corporation Geolocation system with controllable tags enabled by wireless communications to the tags
US6687862B1 (en) * 2000-09-15 2004-02-03 Hewlett-Packard Development Company, L.P. Apparatus and method for fast memory fault analysis
US7143289B2 (en) * 2000-10-30 2006-11-28 Geocodex Llc System and method for delivering encrypted information in a communication network using location identity and key tables
US7103651B2 (en) * 2000-11-30 2006-09-05 Nortel Networks Limited Method and apparatus for discovering client proximity network sites
US6987744B2 (en) * 2000-12-01 2006-01-17 Wherenet Corp Wireless local area network with geo-location capability
US6655582B2 (en) * 2001-01-02 2003-12-02 Wherenet Corp System and method for identifying objects using single connection line
US6657586B2 (en) * 2001-05-03 2003-12-02 Wherenet Corp System and method for locating an object using global positioning system receiver
US7212563B2 (en) * 2001-05-04 2007-05-01 Wherenet Corp Real-time locating system and method using timing signal
US20030063751A1 (en) * 2001-09-20 2003-04-03 Aiden Bruen Key agreement protocol based on network dynamics
KR100454119B1 (en) * 2001-10-24 2004-10-26 삼성전자주식회사 Non-volatile semiconductor memory device with cache function and program, read and page copy-back operations thereof
EP1324348A1 (en) * 2001-12-28 2003-07-02 SGS-THOMSON MICROELECTRONICS s.r.l. Autotesting method of a memory cells matrix, particularly of the non-volatile type
JP4270898B2 (en) * 2003-02-07 2009-06-03 Necエレクトロニクス株式会社 Nonvolatile semiconductor memory device
US7936872B2 (en) * 2003-05-19 2011-05-03 Microsoft Corporation Client proximity detection method and system
US7738881B2 (en) * 2003-07-22 2010-06-15 Microsoft Corporation Systems for determining the approximate location of a device from ambient signals

Also Published As

Publication number Publication date
US20050232019A1 (en) 2005-10-20
DE602004007886D1 (en) 2007-09-13
EP1583102B1 (en) 2007-08-01
US7184310B2 (en) 2007-02-27
EP1583102A1 (en) 2005-10-05

Similar Documents

Publication Publication Date Title
DE60006892T2 (en) A semiconductor device
DE19882265B4 (en) Flash Memory VDS compensation techniques for reducing programming fluctuations
DE4207934C2 (en) A non-volatile semiconductor memory device and programming method for a nonvolatile semiconductor memory device
DE602004008490T2 (en) Programming with reinforced substrate / tub for Flash Memory
DE102007002248B4 (en) A nonvolatile semiconductor memory device and method of erasing a flash memory device
DE3929816C2 (en) Electrically erasable and programmable semiconductor memory device and method for erasing and programming the semiconductor memory device
DE102005056493B4 (en) Multi nonvolatile semiconductor memory devices and methods of operation
DE102005062521B4 (en) Method and circuit for generating a high voltage and non-volatile memory device
DE602006001026T2 (en) Integrated controller, flash memory array, nonvolatile memory device and operating method
DE69936028T2 (en) The nonvolatile semiconductor memory
DE60301839T2 (en) A non-volatile semiconductor memory and method of operation
DE69731810T2 (en) Only semiconductor memory
US7362616B2 (en) NAND flash memory with erase verify based on shorter evaluation time
DE4213731C2 (en) A nonvolatile semiconductor memory device and programming method thereof
DE112010004647B4 (en) Resistance storage units with a non-and structure (nand structure)
DE60312729T2 (en) Intelligent verification of storing multi-state
DE602004004566T2 (en) Non-volatile memory and its programming and erasing method
DE4242810C2 (en) EEPROM with an error check and correction circuit
DE60317768T2 (en) A method for reading a nonvolatile memory device and associated apparatus
DE60225005T2 (en) Programming Non-volatile memory with improved and procedures for
DE602005003924T2 (en) Programming non-volatile memory
DE60314068T2 (en) The nonvolatile semiconductor memory
DE4233248C2 (en) The non-volatile semiconductor memory device and method of block-wise erasing data in a non-volatile semiconductor memory device
DE60021746T2 (en) Non-volatile memory for storing multi-bit data
DE60316931T2 (en) System and method for generating a reference voltage by averaging the voltages supplied by two complementary programmed dual bit reference cells

Legal Events

Date Code Title Description
8364 No opposition during term of opposition