DE4446327A1 - Power MOSFET trigger circuit esp for cordless telephone or laptop computer - Google Patents

Power MOSFET trigger circuit esp for cordless telephone or laptop computer

Info

Publication number
DE4446327A1
DE4446327A1 DE4446327A DE4446327A DE4446327A1 DE 4446327 A1 DE4446327 A1 DE 4446327A1 DE 4446327 A DE4446327 A DE 4446327A DE 4446327 A DE4446327 A DE 4446327A DE 4446327 A1 DE4446327 A1 DE 4446327A1
Authority
DE
Germany
Prior art keywords
voltage
power mosfet
voltage multiplier
multiplier
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE4446327A
Other languages
German (de)
Inventor
Matthias Jung
Erich Kaifler
Jenoe Dr Tihanyi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE4446327A priority Critical patent/DE4446327A1/en
Priority to JP7348406A priority patent/JPH08242155A/en
Priority to KR1019950054326A priority patent/KR960027330A/en
Publication of DE4446327A1 publication Critical patent/DE4446327A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Abstract

In the circuit for driving a power MOSFET, an output connection of a voltage multiplier is connected to the gate connection of the power MOSFET. The voltage multiplier can be connected to a supply voltage source. The outputs (7,8) of the voltage multiplier (2) is connected between the gate connection (G) and the source connection (S) of the power MOSFET. The voltage-multiplier supplies an output voltage (VGS) which is greater than the available supply voltage (VBB).

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung zum Ansteuern eines Leistungs-MOSFET mit den Merkmalen:The invention relates to a circuit arrangement for Driving a power MOSFET with the features:

  • a) mit dem Gateanschluß des Leistungs-MOSFET ist ein Aus­ gangsanschluß eines Spannungsvervielfachers verbunden,a) with the gate connection of the power MOSFET is an off connected to a voltage multiplier,
  • b) der Spannungsvervielfacher ist mit einer Versorgungs­ spannungsquelle verbindbar.b) the voltage multiplier is with a supply voltage source connectable.

Eine solche Schaltungsanordnung ist beispielsweise im Europäischen Patent EP 0 236 967 beschrieben. Sie dient dazu, einen MOSFET mit einer sourceseitigen Last voll leitendzu­ steuern, obwohl die vom Lastwiderstand verursachte Änderung des Sourcepotentials dem Leitendsteuern entgegenwirkt. Zum vollen Leitendsteuern wird daher das Gate-Potential gegenüber Masse durch den Spannungsvervielfacher auf einen Wert angeho­ ben, der über der Versorgungsspannung liegt.Such a circuit arrangement is for example in European patent EP 0 236 967. It serves a fully conductive MOSFET with a source side load control, although the change caused by the load resistance of the source potential counteracts the leading taxes. To the full gate taxes are therefore compared to the gate potential Mass increased to a value by the voltage multiplier ben that is above the supply voltage.

Heute geht die Entwicklung bei elektronischen Geraten hin zu immer niedrigeren Versorgungsspannungen. Beispiele hierfür sind das schnurlose Telefon mit einer Batteriespannung von 2.7-3V und der Laptop-Computer mit einer Batteriespannung von 3,3 V. Derart niedrige Versorgungsspannungen reichen jedoch zum vollen Leitendsteuern eines Leistungs-MOSFET nicht aus. Ein teilweise leitendgesteuerter Leistungs-MOSFET weist jedoch gegenüber einem voll leitendgesteuerten Leistungs- MOSFET einen erhöhten elektrischen Durchlaßwiderstand RDSon auf, was zu hohen Verlusten führt.Today, the trend in electronic devices is towards ever lower supply voltages. Examples of this are the cordless telephone with a battery voltage of 2.7-3V and the laptop computer with a battery voltage of 3.3 V. However, such low supply voltages are not sufficient to fully control a power MOSFET. A partially conduction-controlled power MOSFET, however, has an increased electrical forward resistance R DSon compared to a fully conduction-controlled power MOSFET, which leads to high losses.

Dieses Problem könnte durch Parallelschaltung mehrerer Leistungs-MOSFET oder eine größere Chipfläche gelöst werden. Diese Lösung ist jedoch nur mit hohem Aufwand möglich.This problem could be caused by connecting several in parallel Power MOSFET or a larger chip area can be solved. However, this solution is only possible with great effort.

Dieser Erfindung liegt daher die Aufgabe zugrunde, eine Schaltungsanordnung zur Verfügung zu stellen, die ein volles Leitendsteuern eines Leistungs-MOSFET auch dann gewähr­ leistet, wenn die zur Verfügung stehende Versorgungsspannung kleiner als die zum vollen Leitendsteuern des Leistungs- MOSFET erforderliche Gate-Source-Spannung ist.This invention is therefore based on the object Circuitry to provide a full Guiding control of a power MOSFET then also guaranteed performs when the available supply voltage smaller than that for full final control of the power MOSFET required gate-source voltage is.

Diese Aufgabe wird durch eine Schaltungsanordnung gelöst, welche dadurch gekennzeichnet ist, daß:This problem is solved by a circuit arrangement, which is characterized in that:

  • c) der Ausgang des Spannungsvervielfachers zwischen dem Gateanschluß und dem Sourceanschluß des Leistungs-MOSFET angeschlossen ist,c) the output of the voltage multiplier between the Gate connection and the source connection of the power MOSFET connected,
  • d) der Spannungsvervielfacher eine Ausgangsspannung liefert, die größer als die zur Verfügung stehende Versorgungsspan­ nung ist.d) the voltage multiplier supplies an output voltage, which is larger than the available supply span is.

Die Erfindung wird anhand eines Ausführungsbeispiels in Verbindung mit den Fig. 1 und 2 naher erläutert. Es zeigen:The invention is explained in more detail using an exemplary embodiment in conjunction with FIGS. 1 and 2. Show it:

Fig. 1 eine Schaltungsanordnung gemäß der Erfindung, Fig. 1 shows a circuit arrangement according to the invention,

Fig. 2 den zeitlichen Verlauf der Spannung am Eingang des Spannungsvervielfachers (VIN) und den zeitlichen Verlauf der Spannung am Ausgang des Spannungsver­ vielfachers (VGS). Fig. 2 shows the time course of the voltage at the input of the voltage multiplier (V IN ) and the time course of the voltage at the output of the voltage multiplier (V GS ).

Der Leistungs-MOSFET in der Schaltungsanordnung nach Fig. 1 ist mit 1 bezeichnet. Der Drainanschluß D des Leistungs- MOSFET 1 ist mit einem Anschluß 3 verbunden und der Source­ anschluß S des Leistungs-MOSFET 1 liegt auf einem festen Potential, z. B. an Masse. Der Gateanschluß G des Leistungs- MOSFET 1 ist mit einem ersten Ausgangsanschluß 7 eines Span­ nungsvervielfachers 2 verbunden. Ein zweiter Ausgangsanschluß 8 des Spannungsvervielfachers 2 ist mit dem Sourceanschluß S des Leistungs-MOSFET 1 verbunden. Der zweite Ausgangsanschluß 8 des Spannungsvervielfachers 2 liegt ebenfalls auf dem festen Potential, z. B. an Masse. Der zweite Ausgangsanschluß 8 ist darüber hinaus mit einem Eingangsanschluß 6 verbunden. Der Spannungsvervielfacher 2 ist über einen Anschluß 4 und den Anschluß 8 an einer Versorgungsspannung VBB, beispiels­ weise eine Batteriespannung von 3 V, angeschlossen. Der Span­ nungsvervielfacher hat einen weiteren Eingangsanschluß 5. Die Anschlüsse 5 und 6 bilden den Eingang des Spannungsverviel­ fachers 2.The power MOSFET in the circuit arrangement according to FIG. 1 is denoted by 1 . The drain terminal D of the power MOSFET 1 is connected to a terminal 3 and the source terminal S of the power MOSFET 1 is at a fixed potential, for. B. to ground. The gate terminal G of the power MOSFET 1 is connected to a first output terminal 7 of a voltage multiplier 2 . A second output terminal 8 of the voltage multiplier 2 is connected to the source terminal S of the power MOSFET 1 . The second output terminal 8 of the voltage multiplier 2 is also at the fixed potential, for. B. to ground. The second output terminal 8 is also connected to an input terminal 6 . The voltage multiplier 2 is connected via a connection 4 and the connection 8 to a supply voltage V BB , for example a battery voltage of 3 V. The voltage multiplier has a further input terminal 5 . The connections 5 and 6 form the input of the voltage multiplier 2 .

Zum Leitendsteuern des Leistungs-MOSFET 1 erhält der Span­ nungsvervielfacher 2 über den Eingang 5, 6 eine in Fig. 2 mit VIN bezeichnete Eingangsspannung, deren Höhe höchstens so groß wie die Versorgungsspannung VBB von beispielsweise 3 V ist.To control the power MOSFET 1 , the voltage multiplier 2 receives via the input 5 , 6 an input voltage designated in FIG. 2 with V IN , the level of which is at most as large as the supply voltage V BB of, for example, 3 V.

Solange die Eingangsspannung VIN am Eingang des Spannungsver­ vielfachers 2 anliegt, liefert der Spannungsvervielfacher 2 ausgangsseitig an den Gateanschluß G des Leistungs-MOSFET 1 die in Fig. 2 mit VGS bezeichnete erhöhte Ausgangsspannung mit einer Höhe von beispielsweise 6 V. Diese reicht zum vollen Leitendsteuern des Leistungs-MOSFET 1 aus.As long as the input voltage V IN at the input of Spannungsver multiplier 2 is applied, the voltage multiplier 2 supplies the output side to the gate terminal G of the power MOSFET 1 in Fig. 2 indicated by V GS increased output voltage with a height of, for example 6 V. This is sufficient for full Control of the power MOSFET 1 from.

Der Spannungsvervielfacher 2 dieses Ausführungsbeispiels kann auf dem bekannten Prinzip der Spannungsverdoppelung aufbauen, das z. B. im Europäischen Patent EP 0 236 967 erläutert ist. Hierbei wird zum Ansteuern eines als Sourcefolger betriebenen MOSFET ein Spannungsverdoppler verwendet. Der Spannungsver­ doppler enthält zwei in der Gatezuleitung des MOSFET liegen­ de, in Reihe geschaltete Dioden und einen Kondensator. Ein erster Anschluß des Kondensators ist an einem Mittelabgriff zwischen den beiden Dioden angeschlossen und einem zweiten Anschluß des Kondensators wird von einem Impulsgenerator eine getaktete Gleichspannung zugeführt. Dadurch wird die Spannung an demjenigen Anschluß des Kondensators der mit dem Gatean­ schluß des MOSFET verbunden ist, auf eine Spannung aufgela­ den, die höher als die Betriebsspannung ist und den MOSFET voll leitendschaltet.The voltage multiplier 2 of this embodiment can build on the known principle of voltage doubling, which, for. B. is explained in European Patent EP 0 236 967. Here, a voltage doubler is used to drive a MOSFET operated as a source follower. The voltage doppler contains two lying in the gate lead of the MOSFET de, connected in series diodes and a capacitor. A first connection of the capacitor is connected to a center tap between the two diodes and a second connection of the capacitor is supplied with a clocked DC voltage by a pulse generator. As a result, the voltage at that terminal of the capacitor which is connected to the gate of the MOSFET is charged to a voltage which is higher than the operating voltage and turns the MOSFET fully conductive.

In diesem Ausführungsbeispiel ist der Impulsgenerator ein Bestandteil des Spannungsvervielfachers 2. Der Impulsgene­ rator erzeugt, gesteuert von der Eingangsspannung VIN, eine getaktete Gleichspannung, solange die Eingangsspannung VIN am Eingang des Spannungsvervielfachers 2 anliegt. Der Impulsge­ nerator kann aber jedoch auch am Eingang 5, 6 angeschlossen sein und die getaktete Gleichspannung somit extern liefern.In this exemplary embodiment, the pulse generator is a component of the voltage multiplier 2 . The pulse generator generates, controlled by the input voltage V IN , a clocked DC voltage as long as the input voltage V IN is present at the input of the voltage multiplier 2 . However, the pulse generator can also be connected to input 5 , 6 and thus supply the clocked DC voltage externally.

Claims (6)

1. Schaltungsanordnung zum Ansteuern eines Leistungs-MOSFET mit den Merkmalen:
  • a) mit dem Gateanschluß des Leistungs-MOSFET ist ein Aus­ gangsanschluß eines Spannungsvervielfachers verbunden,
  • b) der Spannungsvervielfacher ist mit einer Versorgungsspan­ nungsquelle verbindbar,
1. Circuit arrangement for driving a power MOSFET with the features:
  • a) an output connection of a voltage multiplier is connected to the gate connection of the power MOSFET,
  • b) the voltage multiplier can be connected to a supply voltage source,
dadurch gekennzeichnet, daß
  • c) der Ausgang (7, 8) des Spannungsvervielfachers (2) zwischen dem Gateanschluß (G) und dem Sourceanschluß (S) des Leistungs-MOSFET (1) angeschlossen ist,
  • d) der Spannungsvervielfacher (2) eine Ausgangsspannung (VGS) liefert, die größer als die zur Verfügung stehende Versor­ gungsspannung (VBB) ist.
 characterized in that
  • c) the output ( 7 , 8 ) of the voltage multiplier ( 2 ) is connected between the gate connection (G) and the source connection (S) of the power MOSFET ( 1 ),
  • d) the voltage multiplier ( 2 ) provides an output voltage (V GS ) which is greater than the supply voltage available (V BB ).
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Spannungsvervielfacher (2) im gleichen Gehäuse wie der Leistungs-MOSFET (1) eingebaut ist.2. Circuit arrangement according to claim 1, characterized in that the voltage multiplier ( 2 ) is installed in the same housing as the power MOSFET ( 1 ). 3. Schaltungsanordnung nach einem der Ansprüche 1 und 2, dadurch gekennzeichnet, daß der Spannungsvervielfacher (2) als integrierte Schaltung aus­ gebildet ist.3. Circuit arrangement according to one of claims 1 and 2, characterized in that the voltage multiplier ( 2 ) is formed as an integrated circuit. 4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß der Spannungsvervielfacher (2) und der Leistungs-MOSFET (1) auf dem gleichen Chip integriert sind.4. Circuit arrangement according to claim 3, characterized in that the voltage multiplier ( 2 ) and the power MOSFET ( 1 ) are integrated on the same chip. 5. Schaltungsanordnung nach einem der Ansprüche 3 und 4, dadurch gekennzeichnet, daß der Spannungsvervielfacher (2) einen Impulsgenerator enthält.5. Circuit arrangement according to one of claims 3 and 4, characterized in that the voltage multiplier ( 2 ) contains a pulse generator.
DE4446327A 1994-12-23 1994-12-23 Power MOSFET trigger circuit esp for cordless telephone or laptop computer Ceased DE4446327A1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE4446327A DE4446327A1 (en) 1994-12-23 1994-12-23 Power MOSFET trigger circuit esp for cordless telephone or laptop computer
JP7348406A JPH08242155A (en) 1994-12-23 1995-12-18 Driving circuit device of power mosfet
KR1019950054326A KR960027330A (en) 1994-12-23 1995-12-22 Trigger Circuits for Power MOSFETs

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE4446327A DE4446327A1 (en) 1994-12-23 1994-12-23 Power MOSFET trigger circuit esp for cordless telephone or laptop computer

Publications (1)

Publication Number Publication Date
DE4446327A1 true DE4446327A1 (en) 1996-07-04

Family

ID=6536934

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4446327A Ceased DE4446327A1 (en) 1994-12-23 1994-12-23 Power MOSFET trigger circuit esp for cordless telephone or laptop computer

Country Status (3)

Country Link
JP (1) JPH08242155A (en)
KR (1) KR960027330A (en)
DE (1) DE4446327A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013151998A1 (en) * 2012-04-04 2013-10-10 Cree, Inc. High voltage driver
US8963576B2 (en) 2012-10-19 2015-02-24 Cree, Inc. Increased transition speed switching device driver

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE6900750U (en) * 1968-12-04 1969-06-04 Wilhelm Koenig TRUCKS FOR IN PARTICULAR MONITAR TRACKS
EP0236967A1 (en) * 1986-03-11 1987-09-16 Siemens Aktiengesellschaft Circuit arrangement for controlling a MOSFET with a load connected to its source

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE6900750U (en) * 1968-12-04 1969-06-04 Wilhelm Koenig TRUCKS FOR IN PARTICULAR MONITAR TRACKS
EP0236967A1 (en) * 1986-03-11 1987-09-16 Siemens Aktiengesellschaft Circuit arrangement for controlling a MOSFET with a load connected to its source

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013151998A1 (en) * 2012-04-04 2013-10-10 Cree, Inc. High voltage driver
US9344077B2 (en) 2012-04-04 2016-05-17 Cree, Inc. High voltage driver
US8963576B2 (en) 2012-10-19 2015-02-24 Cree, Inc. Increased transition speed switching device driver

Also Published As

Publication number Publication date
KR960027330A (en) 1996-07-22
JPH08242155A (en) 1996-09-17

Similar Documents

Publication Publication Date Title
EP0239862B1 (en) Control circuit for a power mosfet with a load connected to its source
DE3629612C2 (en) Driver circuit for MOS power transistors in push-pull stages
DE2711877A1 (en) ELECTRONIC SWITCHING DEVICE
CH620319A5 (en)
CH619818A5 (en)
DE3405936C2 (en)
DE102009049615B4 (en) Electronic device for controlling a circuit breaker
DE3310678A1 (en) ELECTRICAL SWITCHING POWER SUPPLY WITH A THROTTLE CONVERTER
DE2616773A1 (en) ELECTRONIC SWITCHING DEVICE
DE4446327A1 (en) Power MOSFET trigger circuit esp for cordless telephone or laptop computer
DE3701466C2 (en) Power interface circuit
DE19946025A1 (en) Arrangement for electrical supply of drive circuit for clocked switching supply has charging circuit that connects capacitor to earth if supply blocked, charges capacitor if supply working
DE3412734C2 (en) Circuit arrangement for evaluating the impedance value, which is normally between a minimum value and a maximum value, of an indicator impedance connected on the input side
EP0365706A1 (en) Power output stage with a load
DE19950022A1 (en) Driver for switch for electronically switching load has half bridge circuit, charge pump using processor generated clock signal to generate rectangular wave gate voltage for switching FET
EP1193824A2 (en) Reverse battery protection circuit
DE3916832A1 (en) CIRCUIT ARRANGEMENT FOR POTENTIAL-FREE DETECTION OF BINARY ELECTRICAL SIGNALS
DE19535541A1 (en) Depletion MOSFET drive circuit
EP1251639B1 (en) Electrical circuit
EP0570402B1 (en) Process and device for time/voltage conversion
EP0123874A2 (en) Device for generating a gate bias voltage for field-effect transistors
DE3942480A1 (en) Module with leading supply contacts - has time delay circuit between power supply and load activated on plugging in
DE19702136A1 (en) Electronic power switch with N-channel power MOSFET for frequency multiplication
DE3341767A1 (en) Voltage on-off controller
DE19535985B4 (en) Circuit arrangement for driving a FET

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection