DE4443326A1 - Memory arrangement of a control device with a microprocessor - Google Patents

Memory arrangement of a control device with a microprocessor

Info

Publication number
DE4443326A1
DE4443326A1 DE19944443326 DE4443326A DE4443326A1 DE 4443326 A1 DE4443326 A1 DE 4443326A1 DE 19944443326 DE19944443326 DE 19944443326 DE 4443326 A DE4443326 A DE 4443326A DE 4443326 A1 DE4443326 A1 DE 4443326A1
Authority
DE
Germany
Prior art keywords
memory
address
control device
data
additional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19944443326
Other languages
German (de)
Inventor
Karl Dipl Ing Neumeyer
Johann Dipl Ing Bauer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Friedrich Merk Telefonbau GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Friedrich Merk Telefonbau GmbH filed Critical Friedrich Merk Telefonbau GmbH
Priority to DE19944443326 priority Critical patent/DE4443326A1/en
Priority to PCT/DE1995/001602 priority patent/WO1996018151A1/en
Publication of DE4443326A1 publication Critical patent/DE4443326A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G06F12/0623—Address space extension for memory modules
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/21—Pc I-O input output
    • G05B2219/21059—I-O in address space
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/23—Pc programming
    • G05B2219/23306—Load program from host, remote load, non volatile card to volatile, ram
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/23—Pc programming
    • G05B2219/23338—Transfer modified program from ram to eprom, flash
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25257—Microcontroller
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25265—Flash memory
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25302—Program and data in separate memory
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25303—Decode processor status bits to switch, select between memories
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25304—Memory subdivided in separate blocks, high, low addressable with same address

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Microcomputers (AREA)

Abstract

A control device has a first microprocessor system and a first linearly addressable storage for program codes and system data and a second storage for additional program codes and other system data that may be driven with the same addresses. The first storage is driven by a first additional address line and the second storage is driven by a second additional address line of the logic circuitry. The logic circuitry forms the address lines from the status bit of the microprocessor device automatically generated on the basis of the instructions to be processed. Additional registers and an enlarged address decoding logic in the logic circuitry attribute storage blocks to another address area and allow storage blocks in the same address area to be selectively operated. The address volume of a microprocessor system is thus increased in a simple manner and a process is obtained for reading and writing into storage areas that allows system control units to be advantageously serviced at a distance.

Description

Die Erfindung betrifft eine Steuereinrichtung mit einem Prozessorsystem und einem ersten linear adressierbaren Speicher für Programmcode und Systemdaten und einem zweiten durch die gleichen Adressen ansteuerbaren Speicher für zusätzlichen Programmcode und weitere Systemdaten.The invention relates to a control device with a Processor system and a first linearly addressable memory for program code and system data and a second through the same address controllable memory for additional Program code and other system data.

Mikroprozessoren mit einer Verarbeitungsbreite von 8 Bit haben in der Regel einen 16-Bit-Programmzähler, der demnach maximal 64 kBit Adressen ansprechen kann. 16-Bit-Mikroprozessoren haben aus physikalischen Gründen einen Programmzähler begrenzter Größe, womit das adressierbare Speichervolumen ebenfalls begrenzt ist. So hat der Mikroprozessor vom Typ 80186 einen 21-Bit-Programmzähler, mit dem maximal 1 Megabyte Adressen ansteuerbar sind. Für umfangreiche Steuerungsaufgaben und größere Datenmengen ist das vorhandene Adreßvolumen teilweise zu gering, weshalb verschiedene Verfahren entwickelt wurden, den Adreßbereich eines Mikrocontrollers zu erweitern.Have microprocessors with a processing width of 8 bits usually a 16-bit program counter, which is therefore a maximum 64 kbit addresses can address. Have 16-bit microprocessors a program counter limited for physical reasons Size, with which the addressable storage volume also is limited. The 80186 microprocessor has one 21-bit program counter, with a maximum of 1 megabyte addresses are controllable. For extensive control tasks and With larger amounts of data, the existing address volume is partially too little, which is why different processes have been developed, expand the address range of a microcontroller.

In der VALVO-Broschüre, die 8-Bit-Mikrocontroller-Familie 8051, Ausgabe 1 vom Oktober 1984, herausgegeben von VALVO Unternehmensbereich Bauelemente der Philips GmbH, Burchardtstr. 19 in Hamburg, beschreibt ab Seite 72 unter 3 Speicherorganisation, Adressierungsarten und Boolescher Prozessor, wie zwischen den 64-Kilobyte-Speicherblöcken für Programm und Daten umgeschaltet werden kann. Der Mikrocontroller 8051 bietet die besondere Möglichkeit, einen 64-Kilobyte-Programmspeicher parallel zu einem 64-Kilobyte- Datenspeicher zu adressieren. Hierzu ist auf Seite 31 unter 2.6.3 unter dem Titel "Überlappende externe Programm- und Datenspeicherbereiche" ausgeführt, daß über eine UND- Verknüpfung der beiden vom Mikrocontroller generierten Signale PSEN und RD zwischen den beiden Speicherblöcken umgeschaltet werden kann. Nachteil dieser Adressierungsart zweier Speicherblöcke ist, daß für den Zugriff auf den externen Speicher doppelt so viele interne Taktzyklen benötigt werden und die Einrichtung somit langsamer wird.In the VALVO brochure, the 8051 8-bit microcontroller family, Issue 1 of October 1984, published by VALVO Components division of Philips GmbH, Burchardtstrasse 19 in Hamburg, describes from page 72 under 3 Memory organization, addressing types and Boolean Processor, such as between the 64 kilobyte blocks of memory for Program and data can be switched. Of the Microcontroller 8051 offers the special possibility of one 64 kilobyte program memory parallel to a 64 kilobyte  Address data storage. For this, see page 31 under 2.6.3 under the title "Overlapping external program and Data storage areas "that an AND Linking the two signals generated by the microcontroller PSEN and RD switched between the two memory blocks can be. Disadvantage of this type of addressing two Memory blocks is that for access to the external Memory twice as many internal clock cycles are needed and the setup is slower.

Kostengünstige Heimcomputer, wie z. B. der C64 Commodore- Heimcomputer und auch sogenannte Spielekonsolen mit 8-Bit- Mikroprozessoren erweitern den Adressierungsbereich der Speicher durch sogenanntes Memory-Mapping, in dem sie über ein Ausgabebausteine Speicherbänke aktivieren. So ist dem C64- Schaltplan aus der Commodore-Sachbuchreihe, Band 1, 1982, zu entnehmen, wie über die im Mikroprozessorbaustein integrierte Ein-/Ausgabeeinheit der Datenspeicher, die Programmspeicher des Betriebssystems und die über den sogenannten ROM-Port zusteckbaren Erweiterungsspeicher adressiert werden können. Diese kostengünstige Lösung hat den Nachteil, daß die Umschaltung zwischen den Speicherblöcken zeitaufwendig vorgenommen werden muß und daß im Programmablauf zwischen den Speicherblöcken nicht beliebig geschaltet werden kann, wodurch der Aufwand an Programmspeicher erhöht wird, da bestimmte Unterprogramme in den entsprechenden Speicherblöcken jeweils vorhanden sein müssen. Damit wird z. B. für das Kopieren von Daten aus dem Lesespeicher in den Schreiblesespeicher zu jedem Speicherzugriff ein Umprogrammieren der Ein-/Ausgabeports notwendig, was die Arbeitsgeschwindigkeit des Systems weiter reduziert. Die Behandlung von Interrupts wird bei Echtzeitbetriebssystemen erschwert, wenn z. B. das Programm sich im Falle eines Interrupts in einer Bank befindet, der Interrupt jedoch in der anderen Bank bearbeitet wird. Beim Interrupt wird die augenblickliche Bearbeitungsadresse im sogenannten Stackregister zwischengespeichert. Nach dem Ende der Interruptbearbeitung sollte das ursprüngliche Programm fortgesetzt werden, jedoch enthält das Stackregister keine Information über die zugehörige Bank.Inexpensive home computers, such as B. the C64 Commodore Home computers and so-called game consoles with 8-bit Microprocessors expand the addressing range of the Memory by so-called memory mapping, in which they have a Activate memory bank output modules. So the C64- Circuit diagram from the Commodore non-fiction series, Volume 1, 1982 refer to how integrated in the microprocessor module Input / output unit of the data memory, the program memory of the Operating system and via the so-called ROM port plug-in expansion memory can be addressed. This inexpensive solution has the disadvantage that the Switching between the memory blocks is time-consuming must be made and that in the program flow between the Memory blocks can not be switched arbitrarily, which the amount of program memory is increased because certain Subroutines in the corresponding memory blocks each must be present. So that z. B. for copying Data from the read-only memory to the read-write memory for each Memory access reprogramming the input / output ports necessary what further the working speed of the system reduced. Interrupts are handled at Real-time operating systems difficult when z. B. the program itself in the event of an interrupt in a bank, the interrupt however is processed in the other bank. At the interrupt the current processing address in the so-called Cached stack register. After the end of the Interrupt handling should be the original program  continue, but the stack register does not contain any Information about the associated bank.

Die Aufgabe der Erfindung besteht darin, ein Verfahren zu entwickeln, das ohne Zeitverluste auf Programm- und Datenspeicherbänke flexibel zugreift und auch Speicherinhalte von einer Datenbank auf die andere kopiert.The object of the invention is to provide a method develop that without wasting time on program and Data storage banks flexibly accesses and also memory contents copied from one database to the other.

Die Lösung der Aufgabe besteht darin, daß die Ansteuerung des ersten Speicherblocks durch die erste zusätzliche Adreßleitung und die Ansteuerung eines weiteren Speicherblocks durch eine weitere zusätzliche Adreßleitung der Logikschaltung erfolgt, wobei die Logikschaltung aus den sich aufgrund der zu verarbeitenden Befehle automatisch erzeugten Statusbits der Mikroprozessoreinrichtung die Adreßleitungen bildet.The solution to the problem is that the control of the first memory blocks through the first additional address line and the control of a further memory block by a further additional address line of the logic circuit takes place, where the logic circuit is based on the to processing commands automatically generated status bits of the Microprocessor device that forms address lines.

Die Auswertung der Statusbit des Mikroprozessors zur Bildung von zusätzlichen Adreßleitungen bzw. Chipauswahlleitungen hat den Vorteil, daß aufgrund der Art der Speicherzugriffsbefehle zwischen den Speicherbänken ohne zusätzliche Verarbeitungszyklen des Mikroprozessors zugegriffen werden kann. Bei dem erfindungsgemäßen Verfahren ist sichergestellt, daß bei einem ereignisgesteuerten Echtzeitbetriebssystem ein Interrupt einen Datenspeicherzugriff auf eine Interruptvektortabelle erfolgt. Der flexible Zugriff auf Programmspeicher- und Datenspeicherbereiche wird gewährleistet. Desweiteren kann wahlfrei auf Unterprogramme zugegriffen werden.The evaluation of the status bit of the microprocessor for formation of additional address lines or chip selection lines the advantage that due to the nature of the memory access instructions between the memory banks with no additional Processing cycles of the microprocessor can be accessed can. The method according to the invention ensures that in an event-driven real-time operating system Interrupt a data storage access to a Interrupt vector table is done. The flexible access to Program memory and data storage areas are guaranteed. Furthermore, subroutines can be accessed optionally will.

Am Beispiel eines Mikroprozessorsystems mit dem 80186 (bzw. 80C186) von Intel wird beschrieben, wie die Ansteuerung des Programmspeichers der Datenspeicher und der Ein-/Ausgabebereich im selben Adreßraum mit Hilfe eines Logikbausteines anhand der beiliegenden Zeichnungen erfolgt.Using the example of a microprocessor system with the 80186 (or 80C186) from Intel describes how to control the Program memory, the data memory and the input / output area in the same address space using a logic module based on the accompanying drawings.

Fig. 1 zeigt das Blockschaltbild, Fig. 1 shows the block diagram

Fig. 2 zeigt den Logikbaustein, Fig. 2 shows the logic module,

Fig. 3 zeigt die Wahrheitstabelle, wobei zu berücksichtigen ist, daß dem Ansteuersignal der Speicherchips entsprechend die Null der logischen Eins entspricht. Fig. 3 shows the truth table, taking into account that the drive signal of the memory chips corresponds to the zero of the logical one.

Die Steuerungseinrichtung besteht u. a. aus dem Mikroprozessor P, der über den Adreßbus AB den Programmspeicher SP1 und den Datenspeicher SP2 adressiert und die Daten über den Datenbus DB empfängt oder sendet. Der Logikbaustein L mit den Eingängen SB gibt den Programmspeicher SP1 über das Signal AD1 oder den Datenspeicher SP2 über das Signal AD2 frei. Der Eingang RX und der Ausgang TX am Mikroprozessor P stellen die Schnittstelle für eine serielle Datenübertragung dar.The control device consists u. a. from the microprocessor P, the program memory SP1 and the Data memory SP2 addressed and the data via the data bus DB receives or sends. The logic module L with the inputs SB gives the program memory SP1 via the signal AD1 or the Data memory SP2 free via the signal AD2. The input RX and the output TX on the microprocessor P provide the interface for serial data transmission.

Der Programmspeicher ist als Flash-EPROM, einem Lesespeicher, der über eine bestimmte Prozedur komplett gelöscht und neu beschrieben werden kann, ausgeführt. Der Datenspeicher ist als RAM (Schreib-/Lesespeicher) ausgeführt. Die Statusdecodierung, realisiert durch den Logikbaustein L, erzeugt die Chipfreigabesignale für den Programmspeicher, den Datenspeicher und die in Fig. 1 nicht dargestellten Ein-/Ausgabebausteine im überlappenden Adreßbereich. Mit der Bereitstellung der Adresse AB für den nächsten Verarbeitungsbefehl wird der Programmspeicher SP1 durch das Ansteuersignal AD1 aktiviert. Bei einem Zugriff auf den Datenspeicher wird dieser durch das Signal AD2 freigegeben, d. h. es können Daten geschrieben oder gelesen werden. Die Folge davon ist, daß im Bereich der Programmspeicher keine Daten, wie z. B. Tabellen stehen dürfen. Dies ist bei der Erstellung der Software zu berücksichtigen. Die Trennung von Programmcode und Datensegmente werden von den Compilern, das sind die Software-Entwicklungshilfsmittel, unterstützt. Die Programmspeicher, Datenspeicher und Ein-/Ausgabebausteine sind den integrierten Bausteinen entsprechend in Adreßbereiche eingeteilt. The program memory is designed as a flash EPROM, a read-only memory that can be completely erased and rewritten using a specific procedure. The data memory is designed as RAM (read / write memory). The status decoding, implemented by the logic module L, generates the chip enable signals for the program memory, the data memory and the input / output modules (not shown in FIG. 1) in the overlapping address area. With the provision of the address AB for the next processing command, the program memory SP1 is activated by the control signal AD1. When the data memory is accessed, it is released by the signal AD2, ie data can be written or read. The consequence of this is that no data, such as. B. Tables may stand. This must be taken into account when creating the software. The separation of program code and data segments are supported by the compilers, which are the software development tools. The program memory, data memory and input / output modules are divided into address areas according to the integrated modules.

Der Logikbaustein L, der einmal stabile Adreßleitungen AD1 und AD2 gewährleistet, und zum andern die integrierten Speicherschaltungen in Programmspeicherbereich und in Datenspeicherbereich einteilt und entsprechend der Verarbeitungsbefehle des Mikroprozessors P. Die entsprechende Speicherbereiche freigibt. Da die Signale S0, S1 und S2 des Mikroprozessors 80186 in bestimmten Betriebszuständen hochohmig, d. h. undefiniert sind, wird über das Signal HLDA des Mikroprozessors der Status Data SD im Logikbaustein L erzeugt. Somit können Speicherbereiche im Programmspeicher und im Datenspeicher z. B. in 256-Kilobyte-Blöcken, was jeweils eine integrierte Speicherschaltung sein kann, individuell adressiert werden. Hierbei ist es wichtig, daß Programmspeicherzugriff und Datenspeicherzugriffe im gleichen Adreßbereich verhindert werden.The logic module L, the once stable address lines AD1 and AD2 guaranteed, and secondly the integrated Memory circuits in program memory area and in Data storage area divided and according to the Processing instructions of the microprocessor P. The corresponding Releases memory areas. Since the signals S0, S1 and S2 of the Microprocessor 80186 in certain operating states high impedance, d. H. are undefined, the HLDA signal of the microprocessor the status data SD in the logic module L generated. Memory areas in the program memory and in the data storage z. B. in 256 kilobyte blocks, each an integrated memory circuit can be individual can be addressed. It is important here that Program memory access and data memory access in the same Address range can be prevented.

Durch die Register Rm im Logikbaustein L und ihre Verknüpfung LA mit Adreßleitungen des Adreßbussystems AB ist es möglich, Speicherbausteine zu deaktivieren und Speicherbereiche von niedrigen Adreßbereichen in höhere oder umgekehrt wahlfrei umzuschalten. Jede Speicherzelle im Logikbaustein L ist für ein zu deaktivierender Speicherbaustein oder für einen Adreßbereich einer bestimmten Größe zuständig.Through the registers Rm in the logic module L and their combination LA with address lines of the address bus system AB it is possible Disable memory chips and memory areas from low address ranges in higher or vice versa optional switch. Each memory cell in logic block L is for one Memory block to be deactivated or for an address area of a certain size.

Damit wird erreicht, daß im selben Adreßbereich mehrere Ein-/Ausgabeports und Datenspeicher SPm parallel betrieben werden können, wobei hier die bekannten Bedingungen des Banking zu berücksichtigen sind. Vorteilhaft ist, daß in bestimmten Betriebsarten der Einrichtung spezielle Programme aktivierbar sind oder definierbare Speicherbereiche gelesen oder beschrieben werden können.This ensures that several in the same address area Input / output ports and data memory SPm operated in parallel can be, here the known conditions of banking are to be considered. It is advantageous that in certain Operating modes of the facility special programs can be activated are or definable memory areas read or can be described.

Durch das Vertauschen von Adreßbereichen können die zuvor in einen Schreib-/Lesespeicher geschriebene Daten von diesem in einen elektrisch programmierbaren Lesespeicher, z. B. einen Programmspeicher, der sich zwangsweise in einem anderen Adreßbereich befinden muß, kopiert werden. Dies ist vorteilhaft für die Fernladung von Programmen oder Programmteilen sowie von Systemdaten. Weiterhin können Ein-Ausgabeports aktiviert oder deaktiviert werden. Dies soll anhand eines Beispiels beschrieben werben.By swapping address ranges, the previously in a read / write memory of data written by this in an electrically programmable read-only memory, e.g. B. one Program memory that is forcibly in another Address range must be copied. This is beneficial  for the remote loading of programs or program parts as well as from System data. Furthermore, I / O ports can be activated or be deactivated. This should be based on an example advertise.

Ein Programm in einem ersten Adreßbereich, der naturgemäß mittels der Adreßleitung AD1 aktiviert ist, überträgt Daten von der seriellen Schnittstelle Rx in einen Schreib-/Lesespeicher, der in einem zweiten Adreßbereich angeordnet ist und über die Adreßleitung AD2 aktiviert wird. Diese Daten sind z. B. ein neuer Programmteil. Über die entsprechende Speicherzelle im Logikbaustein L wird der Schreib-/Lesespeicher nun in den Bereich der Adreßleitung AD1 umgeschaltet oder auch zusätzlich im Adreßbereich verschoben. Damit kann die Einrichtung fernprogrammierbar sein.A program in a first address area, which is natural is activated by means of the address line AD1, transmits data from the serial interface Rx in a read / write memory, which is arranged in a second address area and over the Address line AD2 is activated. These data are e.g. B. a new program part. Via the corresponding memory cell in the Logic block L is now the read / write memory in the Area of the address line AD1 switched or in addition moved in the address area. This allows the facility be remotely programmable.

Über diese Prozedur sind z. B. Programmteile fernladbar, die nicht immer im System resident sein müssen, wie z. B. Prüf- oder Konfigurationsprogramme bzw. systemrelevante Daten.About this procedure z. B. remote parts of the program do not always have to be resident in the system, e.g. B. test or Configuration programs or system-relevant data.

Das Verfahren gestattet auch das Fernladen von Programmen in die bereits erwähnten Festwertspeicher des Typs Flash-EPROM. Hierbei wird das Programm, das sich nach der Datenfernübertragungsprozedur im Schreib-/Lesespeicher im Adreßbereich 2 befindet, in den Flash-EPROM in einem Adreßbereich 3, der über eine entsprechende Speicherzelle im Logikbaustein L zuvor von der Adreßleitung AD1 auf die Adreßleitung AD2 umgeschaltet worden ist, kopiert. Damit kann der zuvor gelöschte Flash-EPROM im vorgeschriebenen Algorithmus als ein Block beschrieben werden. Nach dem Zurückschalten auf die Adreßleitung AD1 steht nun dieses Programm dem normalen Programmablauf des Systems zur Verfügung.The method also allows programs to be downloaded to the flash EPROM type read-only memories already mentioned. Here, the program, which is located in the read / write memory in the address area 2 after the remote data transmission procedure, in the flash EPROM in an address area 3 , which was previously switched from the address line AD1 to the address line AD2 via a corresponding memory cell in the logic module L. , copied. The previously erased flash EPROM can thus be described as a block in the prescribed algorithm. After switching back to address line AD1, this program is now available for the normal program execution of the system.

Bei kleineren Programmänderungen, z. B. Korrektur von Sprungtabellen, wird wegen der zu minimisierenden Datenübertragungszeit der Inhalt des Programmspeicherblocks, d. h. der entsprechende Flash-EPROM in einen Schreib-/Lesespeicherblock unter der Adreßleitung AD2 kopiert, um dann die zu ändernden Speicherzellen gezielt über eine Datenfernübertragungsprozedur im betreffenden Schreib-/Lesespeicher zu überschreiben. Nach dem Löschen des Programmspeicherblocks in Form des Flash-EPROMs, werden die Daten entsprechend des vorgeschriebenen Algorithmus als ein Block in den Flash-EPROM kopiert, der hierfür auf die Adreßleitung AD2 umgeschaltet wurde.For smaller program changes, e.g. B. Correction of Jump tables, because of the minimized Data transfer time the content of the program memory block, i.e. H. the corresponding flash EPROM into one  Read / write memory block copied under address line AD2, to then selectively change the memory cells to be changed Remote data transmission procedure in the concerned Overwrite read / write memory. After deleting the Program memory blocks in the form of the flash EPROM, the Data as a according to the prescribed algorithm Copied block into the flash EPROM, which is for this on the Address line AD2 was switched.

Claims (7)

1. Steuereinrichtung mit einem Mikroprozessorsystem (P) und einem ersten linear adressierbaren Speicher (SP1) für Programmcode und Systemdaten und einem zweiten durch die gleichen Adressen ansteuerbaren Speicher (SP2) für zusätzlichen Programmcode und weitere Systemdaten dadurch gekennzeichnet, daß die Ansteuerung des ersten Speicherblocks (SP1) durch die erste zusätzliche Adreßleitung (AD1) und die Ansteuerung eines weiteren Speicherblocks durch eine weitere zusätzliche Adreßleitung (AD2) der Logikschaltung (L) erfolgt, wobei die Logikschaltung aus den sich aufgrund der zu verarbeitenden Befehle automatisch erzeugten Statusbits (SB) der Mikroprozessoreinrichtung die Adreßleitungen (AD1), (AD2) bildet.1. Control device with a microprocessor system (P) and a first linear addressable memory (SP1) for program code and system data and a second memory (SP2) which can be controlled by the same addresses for additional program code and further system data, characterized in that the control of the first memory block ( SP1) by the first additional address line (AD1) and the control of a further memory block by a further additional address line (AD2) of the logic circuit (L), the logic circuit being generated from the status bits (SB) of the microprocessor device that are automatically generated on the basis of the commands to be processed forms the address lines (AD1), (AD2). 2. Steuereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß mittels zusätzlicher Register (Rm) und einer erweiterten Adreßcodierung (LA) im Logikbaustein (L) Speicherblöcke einen anderen Adreßbereich (Anm) zugewiesen bekommen.2. Control device according to claim 1, characterized, that by means of additional registers (Rm) and an extended one Address coding (LA) in the logic module (L) memory blocks get assigned another address area. 3. Steuereinrichtung nach Anspruch 1 und 2, dadurch gekennzeichnet, daß Speicherblöcke im gleichen Adreßbereich wahlweise angesteuert werden können.3. Control device according to claim 1 and 2, characterized,  that memory blocks in the same address area are optional can be controlled. 4. Steuereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der erste Speicher (SP1) als ein programmierbarer Festwertspeicher und der zweite Speicher (SP2) als ein Schreib-/Lesespeicher ausgebildet ist.4. Control device according to claim 1, characterized, that the first memory (SP1) as a programmable Read-only memory and the second memory (SP2) as one Read / write memory is formed. 5. Steuereinrichtung nach Anspruch 1 und 4, dadurch gekennzeichnet, daß im ersten Speicher (SP1) oder im zweiten Speicher (SP2) ein Kommunikationsprogramm zum interaktiven Datenaustausch zwischen einer externen Einrichtung und dem zweiten Speicher (SP2) enthalten ist, das die empfangenen Daten in geeigneter Form in den zweiten Schreib-/Lesespeicher (SP2) schreibt.5. Control device according to claim 1 and 4, characterized, that in the first memory (SP1) or in the second memory (SP2) a communication program for interactive data exchange between an external device and the second memory (SP2) is included that the received data in a more appropriate Form in the second read / write memory (SP2) writes. 6. Steuereinrichtung nach Anspruch 1 und 4, dadurch gekennzeichnet, daß die im zweiten Speicher (SP2) vorhandenen Daten in den ersten programmierbaren Festwertspeicher (SP1) übertragen und gespeichert werden.6. Control device according to claim 1 and 4, characterized, that the data in the second memory (SP2) in the first programmable read-only memory (SP1) transferred and saved. 7. Steuereinrichtung nach Anspruch 1 bis 6, dadurch gekennzeichnet, daß das im ersten Speicher (SP1) befindliche Kommunikationsprogramm, das Festwertspeicherprogrammierprogramm sowie auch weitere Verwaltungsprogramme und Systemdaten vor dem Datenaustausch mit der externen Einrichtung in den zweiten Speicher (SP2) übertragen werden.7. Control device according to claim 1 to 6, characterized, that that in the first memory (SP1) Communication program, the Read-only memory programming program as well as others Administrative programs and system data before data exchange with the external device in the second memory (SP2) be transmitted.
DE19944443326 1994-12-06 1994-12-06 Memory arrangement of a control device with a microprocessor Withdrawn DE4443326A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19944443326 DE4443326A1 (en) 1994-12-06 1994-12-06 Memory arrangement of a control device with a microprocessor
PCT/DE1995/001602 WO1996018151A1 (en) 1994-12-06 1995-11-17 Storage arrangement for a control device with a microprocessor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19944443326 DE4443326A1 (en) 1994-12-06 1994-12-06 Memory arrangement of a control device with a microprocessor

Publications (1)

Publication Number Publication Date
DE4443326A1 true DE4443326A1 (en) 1996-06-13

Family

ID=6535007

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19944443326 Withdrawn DE4443326A1 (en) 1994-12-06 1994-12-06 Memory arrangement of a control device with a microprocessor

Country Status (2)

Country Link
DE (1) DE4443326A1 (en)
WO (1) WO1996018151A1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0982641A2 (en) * 1998-08-21 2000-03-01 Siemens Aktiengesellschaft Bus interface
DE10255542A1 (en) * 2002-11-28 2004-06-17 Abb Patent Gmbh Memory circuit arrangement for use with a Harvard-architecture microcomputer circuit has an EPROM within a program storage area that is connected to the microcomputer circuit to permits its reprogramming
DE10255541A1 (en) * 2002-11-28 2004-06-17 Abb Patent Gmbh Memory arrangement for a microcomputer circuit with a Harvard-architecture, has four memory units that are used during software upgrading to prevent software corruption in the event or a power loss or other system interruption
DE10196152B3 (en) * 2001-04-09 2014-11-20 Mitsubishi Denki K.K. Programmable control device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2967707D1 (en) * 1978-08-12 1992-11-05 Square D Co STORAGE SYSTEM FOR PROGRAMMABLE DISPLAY DEVICE.
US4443847A (en) * 1981-02-05 1984-04-17 International Business Machines Corporation Page addressing mechanism
US4402065A (en) * 1981-03-11 1983-08-30 Harris Corporation Integrated RAM/EAROM memory system
DE4332063A1 (en) * 1993-09-21 1995-03-23 Teltron Elektronik Gmbh Method of programming a microcomputer circuit as well as a microcomputer circuit designed for this

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0982641A2 (en) * 1998-08-21 2000-03-01 Siemens Aktiengesellschaft Bus interface
EP0982641A3 (en) * 1998-08-21 2006-04-12 Siemens Aktiengesellschaft Bus interface
DE10196152B3 (en) * 2001-04-09 2014-11-20 Mitsubishi Denki K.K. Programmable control device
DE10255542A1 (en) * 2002-11-28 2004-06-17 Abb Patent Gmbh Memory circuit arrangement for use with a Harvard-architecture microcomputer circuit has an EPROM within a program storage area that is connected to the microcomputer circuit to permits its reprogramming
DE10255541A1 (en) * 2002-11-28 2004-06-17 Abb Patent Gmbh Memory arrangement for a microcomputer circuit with a Harvard-architecture, has four memory units that are used during software upgrading to prevent software corruption in the event or a power loss or other system interruption
DE10255541B4 (en) * 2002-11-28 2015-05-21 Abb Ag Memory arrangement for a microcomputer circuit
DE10255542B4 (en) * 2002-11-28 2015-11-12 Abb Ag Memory arrangement for a microcomputer circuit

Also Published As

Publication number Publication date
WO1996018151A1 (en) 1996-06-13

Similar Documents

Publication Publication Date Title
DE69416011T2 (en) Reconfigurable computer interface and method
DE69027348T2 (en) Memory block address determination circuit
DE1499722C2 (en) Device for modifying information words
DE2910839A1 (en) DEVICE FOR EXECUTING A SPECIAL BRANCHING INSTRUCTION
EP0500973B1 (en) EEPROM and method for altering a bootstrap routine in the EEPROM
DE69119149T2 (en) Structure for direct memory-to-memory transfer
DE3911721C2 (en)
DE69500748T2 (en) Electronic circuit and method for use with a coprocessor
DE2134816A1 (en) FACILITY FOR ADDRESS TRANSLATION
DE3323824A1 (en) PROGRAMMABLE CONTROL
DE4443326A1 (en) Memory arrangement of a control device with a microprocessor
DE69528824T2 (en) Apparatus and method for updating information in a writable microcode control memory
DE2747304A1 (en) MICRO COMMAND DEVICE
DE3586789T2 (en) MICROCOMPUTER WITH AT LEAST ONE INPUT / OUTPUT UNIT.
DE4303406C2 (en) Method for changing the content of a register of a microcomputer
EP0121039B1 (en) Stored program control
DE3539129C2 (en)
DE10303452B4 (en) Method for controlling the interruption and / or recording of execution data of a program in a microcontroller and microcontroller with an arrangement for carrying out the method
DE10221206A1 (en) Burst access to coprocessors for data transfer between CPU, cache, peripheral units involves program-initiated mirroring between cache memory, coprocessor using coprocessor selection controller
DE3852660T2 (en) Command flow detection system and method for central processing unit.
DE19720168A1 (en) Cache memory access controller for processor system
DE3630959A1 (en) Programming and test unit for programmable control units
DE69022183T2 (en) Clock generator for serial bus.
DE3617964C2 (en)
DE2837709C2 (en) Circuit arrangement for handling partial words in computer systems

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: ROBERT BOSCH GMBH, 70469 STUTTGART, DE

8139 Disposal/non-payment of the annual fee