DE4311318C2 - Field emission display device and method for driving and producing it - Google Patents
Field emission display device and method for driving and producing itInfo
- Publication number
- DE4311318C2 DE4311318C2 DE19934311318 DE4311318A DE4311318C2 DE 4311318 C2 DE4311318 C2 DE 4311318C2 DE 19934311318 DE19934311318 DE 19934311318 DE 4311318 A DE4311318 A DE 4311318A DE 4311318 C2 DE4311318 C2 DE 4311318C2
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- pixel
- connection
- display device
- field emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J31/00—Cathode ray tubes; Electron beam tubes
- H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
- H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
- H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
- H01J31/123—Flat display tubes
- H01J31/125—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
- H01J31/127—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
Die Erfindung betrifft eine Feldemissions-Anzeigevorrichtung gemäß dem Oberbegriff des Anspruchs 1, ein Verfahren zu deren Ansteuerung gemäß Oberbegriff des Anspruchs 10 und ein Verfahren zu deren Her stellung gemäß Oberbegriff des Anspruchs 11 oder 12.The invention relates to a field emission display device according to the preamble of claim 1, a method for their control according to the preamble of claim 10 and a method for the manufacture thereof position according to the preamble of claim 11 or 12.
Bei einer solchen Anzeigevorrichtung handelt es sich um eine Flachtafel anzeigevorrichtung, insbesondere eine matrixadressierbare Flachtafel anzeigevorrichtung, in der hohe Pixel-Aktivierungsspannungen geschaltet werden müssen. Die Erfindung ermöglicht Reihen und Spaltensignal spannungen, die mit herkömmlichen CMOS-, NMOS- oder anderen üblichen integrierten Schaltkreisen hinsichtlich der Logikspannungspegel kompatibel sind, wobei außerdem viel höhere Pixel-Aktivierungsspan nungen erreicht werden.Such a display device is a flat panel display device, in particular a matrix-addressable flat panel display device in which high pixel activation voltages are switched Need to become. The invention enables row and column signals voltages with conventional CMOS, NMOS or others usual integrated circuits in terms of logic voltage levels are compatible, with much higher pixel activation chips can be achieved.
Über ein halbes Jahrhundert hinweg war die Kathodenstrahlröhre (CRT) das Anzeigegerät zur Visualisierung von Information schlechthin. Ob schon Kathodenstrahlröhren in diesem Zeitraum bezüglich ihrer speziel len Eigenschaften erheblich verbessert wurden, insbesondere hinsichtlich Farbe, Helligkeit, Kontrast und Auflosung, blieben diese Geräte nach wie vor voluminös und in starkem Maße leistungsverbrauchend. Mit dem Aufkommen von tragbaren Rechnern stieg entsprechend das Bedürf nis, Anzeigemittel zur Verfügung zu haben, die sich nicht nur durch geringes Gewicht und kompakte Bauweise auszeichnen, sondern außerdem mit geringer Leistung betrieben werden können. Obschon derzeit praktisch bei Laptop-Rechern überall Flüssigkristall-Anzeigevor richtungen eingesetzt werden, leiden diese jedoch unter einem geringen Kontrast, verglichen mit Kathodenstrahlröhren, und einem beschränkten Sichtwinkelbereich, wobei eine beträchtliche Leistungsaufnahme speziell bei den Farbversionen dieser Anzeigevorrichtungen hinzukommt, so daß sich ihr Einsatz für den Batteriebetrieb kaum empfiehlt. Verglichen mit Kathodenstrahlröhren gleicher Bildschirmgröße sind die Flüssigkristall- Farbanzeigevorrichtungen wesentlich teurer.For over half a century, the cathode ray tube (CRT) the display device for the visualization of information par excellence. Whether cathode ray tubes already in this period with regard to their special len properties have been significantly improved, especially with regard to Color, brightness, contrast and resolution, these devices remained as before, voluminous and heavily power-consuming. With the need for portable computers increased accordingly nis, to have display means available that are not only through low weight and compact design, but can also be operated with low power. Although Liquid crystal display is currently practically everywhere with laptop computers directions are used, however, they suffer from a minor Contrast compared to cathode ray tubes, and a limited one Viewing angle range, with significant power consumption specifically added to the color versions of these displays, so that its use for battery operation is hardly recommended. Compared to Cathode ray tubes of the same screen size are the liquid crystal Color display devices much more expensive.
Aufgrund der Nachteile der Flüssigkristall-Anzeigevorrichtungen konzen trierten sich die Entwicklungen in der Industrie sehr stark auf die Dünn schicht-Feldemissions-Anzeigevorrichtungen. Flachtafelanzeigen, die in dieser Technologie ausgeführt sind, besitzen ein matrixadressierbares Feld von spitz zulaufenden Dünnschicht-Kalt-Feldemissions-Kathoden in Kombination mit einem Leuchtstoffbildschirm. Das Phänomen der Feld emission wurde in den fünfziger Jahren entdeckt, und erhebliche For schungen durch zahlreiche Personen, beispielsweise Charles A. Spindt von SRI International, haben die Technologie derart verbessert, daß die Aussichten, billige, wenig Leistung aufnehmende, sich durch hohe Auf lösung und hohen Kontrast auszeichnende, flache Vollcolor-Anzeigevor richtungen herstellen zu können, vielversprechend sind. Allerdings bleibt noch viel Arbeit zu erledigen, um die Technologie bis kommerziel len Auswertbarkeit voranzutreiben.Concentrate due to the drawbacks of liquid crystal displays developments in industry are very much focused on the thin layer field emission display devices. Flat panel displays that are in this technology have a matrix addressable Field of tapered thin film cold field emission cathodes in Combination with a fluorescent screen. The phenomenon of the field emission was discovered in the 1950s, and significant for created by numerous people, for example Charles A. Spindt from SRI International, have improved the technology so that the Prospects, cheap, low-power, high up solution and high contrast, flat full color display to be able to produce directions are promising. However, remains still a lot of work to do to get the technology to commercial len to advance evaluation.
Es gibt eine Reihe von Problemen in Verbindung mit den derzeit verfüg baren matrixadressierbaren Feldemissions-Anzeigevorrichtungen. Frühere derartige Anzeigevorrichtungen wurden so aufgebaut, daß ein Spaltensi gnal einen einzelnen leitenden Streifen innerhalb des Gitters aktivierte, während ein Reihensignal einen leitenden Streifen innerhalb der Emitter- Basiselektrode aktivierte. Am Schnittpunkt einer aktivierten Spalte mit einer aktivierten Reihe existiert dann eine Gitter-Emitter-Spannungsdiffe renz, die ausreicht, eine Feldemission zu induzieren, mit der Folge, daß der zugehörige Leuchtstoff in dem phosphoreszierenden Schirm auf leuchtet. In Fig. 1, die eine representative Darstellung des Aufbaus einer derartigen Vorrichtung ist, schneiden sich drei Gitterstreifen (Git ter) 11A, 11B und 11C mit einem Trio von Emitter-Basiselektroden- (Reihen-)Streifen 12A, 12B und 12C. In dieser Darstellung enthält jede Reihen-Spalten-Schnittstelle (das Äquivalent eines einzelnen Pixels oder Bildelements innerhalb der Anzeigevorrichtung) sechzehn Feldemissions kathoden (im folgenden "Emitter") 13. In der Praxis kann die Anzahl von Emitterspitzen pro Pixel sehr stark schwanken. Die Spitze jeder Emitterspitze ist umgeben von einer Gitterstreifen-Öffnung 14. Damit eine Feldemission erfolgt, muß die Spannungsdifferenz zwischen einem Reihenleiter und einem Spaltenleiter mindestens so groß sein wie eine Spannung, die akzeptierbaren Feldemissionspegeln entspricht. Die Inten sität der Feldemission hängt sehr stark von verschiedenen Faktoren ab, von denen der wichtigste die Scharfe der Kathoden Emitterspitze und die Stärke des elektrischen Feldes an der Spitze ist. Obschon ein für den Betrieb von Flachtafelanzeigevorrichtungen geeigneter Pegel der Feld emission mit Emitter-Gitter-Spannungen von lediglich 80 Volt erreicht wurde (man erwartet, daß sich diese Zahl in den kommenden Jahren durch weitere Verbesserungen der Struktur des Emitters und durch Verbesserungen der Fertigungstechnik verringert), werden die Emissionsspannungen dennoch auch in der Zukunft wesentlich größer als 5 Volt sein, was dem Standardpegel "1" in der CMOS, NMOS- und TTL-Technologie entspricht. Wenn also die Feldemissions-Schwellen spannung 80 Volt beträgt, müssen die Reihen- und Spaltenleitungen so ausgelegt werden, daß sie zwischen 0 und entweder +40 oder -40 Volt schalten können, um zu einer Schnittstellen-Spannungsdifferenz von 80 Volt zu kommen. Folglich ist es notwendig, ein Hochspannungs-Um schalten bei diesen Reihen- und Spaltenleitungen hervorzurufen. Es gibt folglich nicht nur das Problem, geeignete Treiber zum Schalten derart hoher Spannungen zu entwickeln, sondern man muß sich auch mit dem Problem übermäßiger Leistungsaufnahme befassen, bedingt durch die kapazitive Kopplung von Reihen- und Spaltenleitern. Das heißt: je höher die Spannung auf den Leitungen, desto größer ist die Leistung, die zum Treiben der Anzeigevorrichtung benötigt wird.There are a number of problems associated with the currently available matrix addressable field emission display devices. Previous such displays have been constructed so that a column signal activates a single conductive strip within the grid, while a series signal activates a conductive strip within the emitter base electrode. At the intersection of an activated column with an activated row, there is then a grid-emitter voltage difference which is sufficient to induce field emission, with the result that the associated phosphor lights up in the phosphorescent screen. In Fig. 1, which is a representative representation of the structure of such a device, three grid strips (grid ter) 11 A, 11 B and 11 C intersect with a trio of emitter base electrode (row) strips 12 A, 12 B and 12 C. In this illustration, each row-column interface (the equivalent of a single pixel or picture element within the display device) contains sixteen field emission cathodes (hereinafter "emitter") 13 . In practice, the number of emitter tips per pixel can fluctuate greatly. The tip of each emitter tip is surrounded by a grating strip opening 14 . For field emission to occur, the voltage difference between a row conductor and a column conductor must be at least as large as a voltage that corresponds to acceptable field emission levels. The intensity of the field emission depends very much on various factors, the most important of which is the sharpness of the cathode emitter tip and the strength of the electric field at the tip. Although a level of field emission suitable for the operation of flat panel display devices has been reached with emitter-lattice voltages of only 80 volts (this number is expected to decrease in the coming years as the emitter structure and manufacturing technology improve) , the emission voltages will still be significantly greater than 5 volts in the future, which corresponds to the standard level "1" in CMOS, NMOS and TTL technology. So if the field emission threshold voltage is 80 volts, the row and column lines must be designed so that they can switch between 0 and either +40 or -40 volts to come to an interface voltage difference of 80 volts. Consequently, it is necessary to cause high-voltage switching in these row and column lines. Consequently, there is not only the problem of developing suitable drivers for switching such high voltages, but also the problem of excessive power consumption due to the capacitive coupling of row and column conductors. That is: the higher the voltage on the lines, the greater the power that is required to drive the display device.
Ein Beispiel, bei welchem die zur Erzielung einer Lichtemission benö tigte Spannung mittels Schalttransistoren geschaltet werden muß, ist aus der DE 27 56 354 C2 bekannt, dort allerdings für eine Gasentladungs- Anzeigevorrichtung mit matrixartig angeordneten Gasentladungszellen.An example in which the required to achieve light emission Actual voltage must be switched using switching transistors is off known from DE 27 56 354 C2, but there for a gas discharge Display device with gas discharge cells arranged in a matrix.
Was gebraucht wird, ist ein Typ einer Feldemissionsanzeige- Architektur, der die Probleme des Schaltens hoher Spannungen überwin det und das Problem von Emitter-Gitter-Kurzschlüssen erheblich mildert und darüberhinaus die Leistungsaufnahme der Anzeigevorrichtung herab setzt.What is needed is a type of field emission display - Architecture that overcomes the problems of switching high voltages det and significantly alleviates the problem of emitter lattice short circuits and furthermore the power consumption of the display device puts.
Aus der DE 41 12 078 A1 ist eine dem Oberbegriff des Anspruchs 1 zugrundeliegende Feldemissions-Anzeigevorrichtung bekannt, bei welcher zwischen den Feldemitter eines jeden Pixels und Masse ein Treibertran sistor geschaltet ist, der in Abhängigkeit von der Ladespannung eines Kondensators leitend oder nicht-leitend gesteuert wird. Dabei ist der Kondensator zwischen Gate und Source des Treibertransistors geschaltet und ist mittels eines Ladetransistors, mit dem er in Reihe geschaltet ist, auf- und entladbar. Der Gateanschluß des Ladetransistors ist mit dem Spaltenleiter und dessen Drainanschluß ist mit dem Reihenleiter des zugehörigen Pixels verbunden. Der Sourceanschluß des Ladetransistors ist mit dem Gateanschluß des Treibertransistors verbunden. Die beiden Transistoren brauchen nicht die relativ hohe Feldemissionsspannung zu schalten, sondern nur Spalten- und Reihenleitersignale, die viel niedriger sein können als die Feldemissionsspannung.DE 41 12 078 A1 is a preamble of claim 1 underlying field emission display device is known, in which a driver train between the field emitters of each pixel and ground sistor is connected, which is a function of the charging voltage Capacitor is controlled conductive or non-conductive. Here is the Capacitor connected between the gate and source of the driver transistor and is by means of a charging transistor with which it is connected in series, rechargeable and unloadable. The gate terminal of the charging transistor is connected to the Column conductor and its drain connection is connected to the row conductor of the associated pixels. The source terminal of the charging transistor is connected to the gate terminal of the driver transistor. The two Transistors do not need the relatively high field emission voltage switch, but only column and row conductor signals that are much lower can be as the field emission voltage.
Der Erfindung liegt die Aufgabe zugrunde, eine Feldemissions-Anzeige vorrichtung der aus der DE 41 12 078 A1 bekannten Art so weiterzubil den, daß eine noch günstigere Ansteuerung ermöglicht wird.The invention has for its object a field emission display device of the type known from DE 41 12 078 A1 to continue training that an even cheaper control is made possible.
Bei einer Feldemissions-Anzeigevorrichtung wie sie in Anspruch 1 angegeben ist, sind die Kanäle der beiden Transistoren eines jeden Pixels in Reihe geschaltet und sind die Steuerelektroden der beiden Transistoren des jeweiligen Pixels mit dem Reihenadreßleiter bzw. dem Spaltenadreßleiter verbunden.In a field emission display device as in claim 1 is specified, the channels of the two transistors of each Pixels connected in series and are the control electrodes of the two Transistors of the respective pixel with the row address conductor or the Column address conductor connected.
Daß die Kanäle der beiden Transistoren eines Pixels in Reihe geschaltet sind, eröffnet die Möglichkeit, beide Transistoren mit einem gemein samen Kanal herzustellen. Damit kann viel Chipplatz eingespart werden im Vergleich zu einer Steuerschaltung mit zwei in Kaskade geschalteten Transistoren (DE 41 12 078 A1), die nur mit zwei getrennten Kanälen hergestellt werden können. Für eine Anzeigevorrichtung mit einer sehr großen Anzahl Pixeln und einer entsprechend großen Anzahl Transisto ren ist eine solche Einsparung an Chipplatz von hoher Bedeutung. Mit der erfindungsgemäßen Reihenschaltung der beiden Transistoren eines jeden Pixels kann daher der Abstand zwischen den einzelnen Pixeln erheblich verringert und die Auflösung der Anzeigevorrichtung entspre chend erhöht werden.That the channels of the two transistors of a pixel are connected in series are the possibility of having both transistors in common with one to produce the same channel. This can save a lot of chip space compared to a control circuit with two cascaded Transistors (DE 41 12 078 A1), which only have two separate channels can be produced. For a display device with a very large number of pixels and a correspondingly large number of Transisto such a saving in chip space is of great importance. With the inventive series connection of the two transistors one Each pixel can therefore be the distance between the individual pixels significantly reduced and the resolution of the display device correspond be increased accordingly.
Bei einer Anzeigevorrichtung gemäß Anspruch 1 werden die Spalten adreßleiter und die Reihenadreßleiter dazu verwendet, mindestens ein Paar von in Reihe geschalteten Transistoren, vorzugsweise Feldeffekt transistoren (FETs), zu steuern, wobei jedes Paar im leitenden Zustand die Basiselektrode eines einzelnen Emitterknotens mit einem Potential koppelt, welches ausreichend niedrig ist in bezug auf ein, an das Gitter angelegtes Potential, um Feldemission zu induzieren. Jede Reihen-/Spal ten-Schnittstelle (d. h. jedes Pixel) innerhalb der Anzeigevorrichtung kann mehrere Emitterknoten enthalten, um die Herstellungsausbeute und die Produktzuverlässigkeit zu verbessern. In einer bevorzugten Ausfüh rungsform wird das Gitter des Feldes auf einem konstanten Potential (VFE) gehalten, welches konsistent ist mit einer zuverlässigen Feldemis sion, wenn die Emitter auf Massepotential liegen. Individuelle Basiselek troden können über ein Paar aus in Reihe geschalteten Feldeffekttran sistoren dadurch auf Masse gelegt werden, daß man eine Signalspannung sowohl an die Reihen- als auch an die Spaltenleitungen legt, die zu diesem Emitterknoten gehören. Einer der in Reihe geschalteten FETs wird durch ein Signal auf der Reihenleitung gesteuert, der andere FET wird von einem Signal auf der Spaltenleitung gesteuert. Zur Klarstellung sei gesagt, daß in einer bevorzugten Ausführungsform der Erfindung jedes Bildelement mehrere Emitterknoten enthält und jeder Emitterkno ten mehrere Kathodenemitter aufweist. Damit steuert jede Reihen-/Spal tenschnittstelle mehrere Paare von in Reihe geschalteten FETs und jedes Paar steuert einen einzelnen Emitterknoten, der mehrere Emitter enthält.In a display device according to claim 1, the column address conductors and the row address conductors are used to control at least one pair of transistors connected in series, preferably field effect transistors (FETs), each pair in the conductive state coupling the base electrode of a single emitter node to a potential , which is sufficiently low with respect to a potential applied to the grid to induce field emission. Each row / column interface (ie, each pixel) within the display device may include multiple emitter nodes to improve manufacturing yield and product reliability. In a preferred embodiment, the grid of the field is kept at a constant potential (V FE ), which is consistent with reliable field emission when the emitters are at ground potential. Individual base electrodes can be connected to ground via a pair of field-effect transistors connected in series by grounding a signal voltage on both the row and the column lines belonging to this emitter node. One of the FETs connected in series is controlled by a signal on the row line, the other FET is controlled by a signal on the column line. For clarification, it should be said that in a preferred embodiment of the invention, each picture element contains several emitter nodes and each emitter node has several cathode emitters. Each row / column interface thus controls several pairs of FETs connected in series and each pair controls a single emitter node that contains multiple emitters.
In einer Ausführungsform ist das Gitter von jeder Emitterbasis isoliert. Ein Pixel wird ausgeschaltet (d. h. in einen nicht-emittierenden Zustand gebracht), indem einer von beiden oder beide in Reihe geschalteten FETs abgeschaltet werden. Von dem Moment an, in dem mindestens einer der FETs nicht-leitend wird (d. h., die Gatespannung VGS unter die Bauelement-Schwellenspannung VT abfällt), werden Elektronen von den diesem Pixel entsprechenden Emitterspitzen abgeleitet oder entladen, bis die Spannungsdifferenz zwischen der Basis und dem Gitter gerade un terhalb der Emissions-Schwellenspannung liegt.In one embodiment, the grating is isolated from each emitter base. A pixel is turned off (ie, put into a non-emissive state) by turning off one or both of the FETs connected in series. From the moment that at least one of the FETs becomes non-conductive (ie, the gate voltage V GS drops below the device threshold voltage V T ), electrons are discharged or discharged from the emitter tips corresponding to that pixel until the voltage difference between the bases and the grid is just below the emission threshold voltage.
In einer anderen Ausführungsform der Erfindung wird jeder Emitter basisknoten über einen strombegrenzenden Feldeffekttransistor mit dem Gitter gekoppelt, wobei der Transistor einen kontinuierlichen Niedrig stromweg darstellt und eine Schwellenspannung von VT besitzt. Während die Basis normalerweise auf einem Potential von VGRID - VT liegt, reicht die Spannungsdifferenz zwischen dem Gitter und jedem Emitter (im allgemeinen unter einem Volt) nicht aus, eine Feldemission hervorzuru fen. Wenn jedoch die Emitterbasis über einen Masseweg, der durch die beiden in Reihe geschalteten FETs an einer Reihen- und Spalten-Schnitt stelle gesteuert wird, auf Masse gelegt wird, tritt Feldemission ein. Damit der Masseweg aktiv wird, müssen beide Reihen- und Spalten- FETs gleichzeitig eingeschaltet sein (d. h. die Gate-Spannung an jedem Feldeffekttransistor muß größer sein als die Bauelement-Schwellenspan nung). Der Einsatz von strombegrenzenden Transistoren zum Koppeln jedes Emitterbasisknotens mit dem Gitter liefert bei Bedarf eine präzisere Schaltzeitsteuerung.In another embodiment of the invention, each emitter base node is coupled to the grid via a current-limiting field-effect transistor, the transistor representing a continuous low current path and having a threshold voltage of V T. While the base is normally at a potential of V GRID - V T , the voltage difference between the grid and each emitter (generally less than one volt) is insufficient to cause field emission. However, when the emitter base is grounded via a ground path controlled by the two series connected FETs at a row and column interface, field emission occurs. In order for the ground path to become active, both row and column FETs must be turned on at the same time (ie the gate voltage on each field effect transistor must be greater than the device threshold voltage). The use of current-limiting transistors to couple each emitter base node to the grid provides more precise switching time control when needed.
Gemäß einer weiteren Ausführungsform der Erfindung wird ein Stromre gulierwiderstand in Reihe mit jedem Paar von in Reihe geschalteten Niedrigvolt-Schalt-MOSFETs gelegt. Wie oben ausgeführt wurde, kop pelt jedes MOSFET-Paar einen eine oder mehrere Feldemitterspitzen aufweisenden Emitterknoten auf Masse. Der Widerstand ist direkt an die Masseschiene und an die Source desjenigen MOSFETs gelegt, der von dem Emitterknoten am weitesten entfernt ist. Dadurch, daß der Strom regulierwiderstand direkt auf die Masseschiene gelegt wird, erreicht man stabile Stromwerte unabhängig von der Kathodenspannung innerhalb eines breiten Bereichs von Kathodenspannungen.According to a further embodiment of the invention, a Stromre gulation resistance in series with each pair of series connected Low-voltage switching MOSFETs placed. As stated above, cop each MOSFET pair has one or more field emitter tips having emitter nodes on ground. The resistance is right on the Ground rail and connected to the source of the MOSFET that of the farthest away from the emitter node. Because the current regulation resistor is placed directly on the ground rail, you can reach stable current values regardless of the cathode voltage within a wide range of cathode voltages.
Zusätzlich zu dem Problem des Schaltens hoher Spannungen leiden Apertur-Anzeigevorrichtungen aufgrund der Möglichkeit von Emitter- Gitter-Kurzschlüssen an einer geringen Fertigungsausbeute und geringer Zuverlässigkeit. Derartige Kurzschlußerscheinungen beeinflussen die Spannungsdifferenz zwischen den Emittern und dem Gitter innerhalb des gesamten Anzeigefeldes und können sehr wohl zu einer völligen Unbrauchbar keit des Anzeigefeldes führen, entweder deshalb, weil derart viel Leistung verbraucht wird, daß die Leistungsversorgung keine ausreichend hohe Spannung zur Induzierung der Feldemission zu liefern vermag, oder weil tatsächlich so viel Wärme erzeugt wird, daß ein Teil des Anzeigefeldes schmilzt.Suffer in addition to the problem of switching high voltages Aperture display devices due to the possibility of emitter Lattice shorts at a low manufacturing yield and less Reliability. Such short-circuit phenomena influence the Voltage difference between the emitters and the grating within the entire display field and can very well become a completely unusable of the display panel, either because of so much performance is consumed that the power supply is not sufficiently high Can provide voltage to induce field emission, or because so much heat is actually generated that part of the display panel melts.
In einer weiteren Ausführungsform der Erfindung enthält der Strompfad, der über die zwei in Reihe geschalteten FETs führt, bei jedem Emitter basisknoten eine schmelzbare Verbindung, die bei der Prüfung der Feld emissions-Anzeigevorrichtung durchgeschmolzen werden kann, wenn ein Gitter-Emitter-Kurzschluß innerhalb des Emitterknotens existiert, um auf diese Weise den kurzgeschlossenen Knoten vom Rest des Anzeigefeldes abzu trennen und dadurch die Produktionsausbeute zu steigern und die Leistungsaufnahme des Anzeigefeldes zu minimieren. Andere funktionelle Kno ten innerhalb des Pixels arbeiten aber noch weiter.In a further embodiment of the invention, the current path contains which leads across the two FETs connected in series at each emitter base knot a fusible link that when testing the field emissions indicator can be melted when a Lattice-emitter short within the emitter node exists to this way the short-circuited node from the rest of the display field separate and thereby increase the production yield and the To minimize power consumption of the display panel. Other functional kno th within the pixel continue to work.
Außerdem läßt sich eine Helligkeitssteuerung dadurch erreichen, daß man die Gatespannungen jedes FET in dem Masseweg variiert, wodurch wiederum der Emissionsstrom eingestellt wird.In addition, brightness control can be achieved in that one varies the gate voltages of each FET in the ground path, thereby again the emission current is set.
Zusätzlich verbessert das Niederspannungs-Schalten auf Pixel-Ebene die Arbeitsgeschwindigkeit der Anzeigevorrichtungen. Verwendet man die Architektur, in der eine Anzeigereihen-Leitung aktiviert und sämtliche Spalten gleichzeitig aktiviert werden, so läßt sich eine Grauabstufung dadurch erreichen, daß man das Tastverhältnis in jedem Spaltensignal während der Dauer der Aktivierung der Reihenleitung variiert.In addition, low-voltage switching at the pixel level improves the Working speed of the display devices. If you use the Architecture in which a display row line is activated and all Columns are activated at the same time, so there is a gray gradation by achieving the duty cycle in each column signal varies during the period of activation of the row line.
Verfahren zur Ansteuerung und zur Herstellung einer erfindungsge mäßen Anzeigevorrichtung sind in den Ansprüchen 10 bzw. 11 und 12 angegeben. Weiterbildungen der erfindungsgemäßen Feldemissions- Anzeigevorrichtung sowie der erfindungsgemäßen Verfahren geben die abhängigen Ansprüche an. Method for controlling and producing a fiction, ge moderate display device are in claims 10 and 11 and 12th specified. Further developments of the field emission according to the invention Display device and the inventive method give the dependent claims.
Die vorliegende Methode zum Schalten einer hohen Pixelaktivierungs- Spannung mit niedrigen Signalspannungen, die kompatibel sein können mit den herkömmlichen Pegeln von CMOS-, NMOS- und anderen Tech nologien bei integrierten Schaltungen, wurde zwar entwickelt, um die benötigte hohe Gitter-Emitter-Spannungsdifferenz zu steuern, die zum Induzieren der Feldemission benötigt wird. Diese Methode läßt sich auch einsetzen bei jeder anderen matrixadressierbaren Anzeigevorrichtung (beispielsweise Vakuum-Fluoreszenz-Anzeige, Elektrolumineszenz-An zeige oder Plasmaanzeige), in der hohe Pixel-Aktivierungsspannungen geschaltet werden müssen. Vorliegend wird diese Methode jedoch im Zusammenhang mit einer Feldemissionsanzeige erläutert werden auf grund der potentiellen Vorteile dieser Art von Anzeigevorrichtung ge genüber anderen Anzeigevorrichtungen.The present method for switching a high pixel activation Voltage with low signal voltages that can be compatible with the conventional levels of CMOS, NMOS and other tech technologies for integrated circuits, was developed in order to needed to control the high grid-emitter voltage difference required for Inducing the field emission is needed. This method can also be used use with any other matrix addressable display device (e.g. vacuum fluorescence display, electroluminescence display show or plasma display), in the high pixel activation voltages have to be switched. In the present case, however, this method is used in In connection with a field emission display are explained on because of the potential benefits of this type of display device compared to other display devices.
Im folgenden werden Ausführungsbeispiele der Erfindung anhand der Zeichnung näher erläutert. Es zeigen:In the following, exemplary embodiments of the invention are described with reference to the Drawing explained in more detail. Show it:
Fig. 1 eine vereinfachte perspektivische Darstellung des Aufbaus der Gitter- und Emitterbasis-Elektroden in einer herkömm lichen Flachtafel-Feldemissions-Anzeigevorrichtung; Fig. 1 is a simplified perspective view of the structure of the grid and emitter base electrodes in a conventional flat panel field emission display device;
Fig. 2 eine schematische Darstellung einer ersten Ausführungs form eines einzelnen Emitterknotens innerhalb des neuen Flachtafel-Feldemissions-Anzeigeaufbaus, wobei die Emit terbasiselektrode von dem Gitter getrennt ist; Figure 2 is a schematic representation of a first embodiment of a single emitter node within the new flat panel field emission display structure, with the emitter base electrode separated from the grid.
Fig. 3 eine schematische Skizze einer zweiten Ausführungsform eines einzelnen Emitterknotens innerhalb des neuen Flach tafel-Feldemissions-Anzeigeaufbaus, wobei eine strombe grenzender Transistor die Emitterbasiselektrode mit dem Gitter verbindet; Figure 3 is a schematic sketch of a second embodiment of a single emitter node within the new flat panel field emission display structure, with a current limiting transistor connecting the emitter base electrode to the grid.
Fig. 4 eine schematische Darstellung einer ersten Ausführungs form eines einzelnen Emitterknotens innerhalb des mit niedriger Spannung schaltbaren Feldemissions-Anzeigeauf baus, mit einem Stromregulierwiderstand; Fig. 4 is a schematic representation of a first embodiment of a single emitter node within the low-voltage switchable field emission display structure, with a current regulating resistor;
Fig. 5 eine Draufsicht auf ein mögliches Layout für die neue Flachtafel-Anzeigearchitektur, wobei aus der Darstellung hervorgeht, wie mehrere Emitterknoten in eine einzelne Reihen-Spalten-Schnittstelle (d. h. ein einzelnes Pixel) einbaubar sind; und5 is a plan view of a possible layout for new flat panel display architecture, wherein seen from the illustration, as a plurality of emitter node in a single row-column interface (ie, a single pixel) are mountable Fig. and
Fig. 6 eine Draufsicht auf ein mögliches Layout für die mit nied riger Spannung schaltbare Feldemissions-Anzeigevorrich tung mit Stromregulierwiderstand. Fig. 6 is a plan view of a possible layout for the switchable with low voltage field emission display device with current regulating resistor.
Gemäß Fig. 2 ist ein einzelner Emitterknoten nach der ersten Ausfüh rungsform eines neuen Feldemissions-Anzeigeaufbaus gekennzeichnet durch ein (auch als ein erstes Pixelelement bezeichnetes) leitendes Gitter (Gitterelektrode) 21, welches sich über das gesamte Feld kontinuierlich erstreckt und auf einem konstanten Potential VGRID, gehalten wird. Jedes Pixelelement innerhalb des Feldes wird durch eine Emittergruppe zum Leuchten ge bracht. Um die Produktzuverlässigkeit und die Fertigungsausbeute zu verbessern, besteht jede Emittergruppe aus mehreren Emitterknoten, wobei jeder Knoten wiederum mehrere Feldemissionskathoden enthält (auch als "Feldemitter" oder nur "Emitter" bezeichnet). Obschon der einzelne Emitterknoten gemäß Fig. 1 lediglich drei Emitter (22A, 22B, 22C) aufweist, kann in der Praxis die Zahl viel höher sein. Jeder der Emitter 22 ist an eine Basiselektrode 23 angeschlossen, die gemeinsam für lediglich die Emitter eines einzelnen Emitterknotens ist. Die Kom bination aus Emittern und Basiselektrode wird hier auch als ein zweites Pixelelement bezeichnet. FIG. 2 is a single emitter node of the first exporting approximate shape of a new field emission display structure characterized by a (also known as a first pixel element hereinafter) conductive grid (grid electrode) 21, which extends continuously over the entire field and at a constant potential V GRID . Each pixel element within the field is illuminated by an emitter group. To improve product reliability and manufacturing yield, each emitter group consists of several emitter nodes, each node in turn containing several field emission cathodes (also referred to as "field emitters" or just "emitters"). Although having individual emitter node of FIG. 1, only three emitter (22 A, 22 B, 22 C), in practice the number may be much higher. Each of the emitters 22 is connected to a base electrode 23 which is common to only the emitters of a single emitter node. The combination of emitters and base electrode is also referred to here as a second pixel element.
Bei dem in Fig. 2 dargestellten Ausführungsbeispiel ist die Basiselek trode 23 von dem Gitter 21 getrennt. Um eine Feldemission zu induzie ren, wird die Basiselektrode 23 über ein Paar von in Serie geschalteten Transistoren (Feldeffekttransistoren) QC und QR auf Masse gelegt. Der Transistor QC wird von einem Spaltenleitungssignal SC offengesteuert, während der Transistor QR durch ein Reihenleitungssignal SR offengesteuert wird. Die üblichen logischen Signalspannungen für die CMOS-, NMOS-, TTL- und andere Technologien integrierter Schaltkreise betragen durchwegs 5 Volt oder weniger und können hier sowohl für das Spalten- als auch das Reihenleitungssignal SC bzw. SR hergenommen werden. Es sei angemerkt, daß der Transistor QC ersetzt werden kann durch zwei oder mehr in Reihe ge schaltete FETs, die sämtlich von derselben Spaltenleitung gesteuert werden. In ähnlicher Weise kann der Transistor QR durch zwei oder mehr in Reihe geschaltete FETs ersetzt werden, die sämtlich von dersel ben Reihenleitung gesteuert werden. In ähnlicher Weise können andere durch Steuerlogik gesteuerte FETs in Reihe innerhalb des Erdungsweges angeordnet sein. Ein Pixel (Bildelement) wird dadurch ausgeschaltet (d. h. in den nicht-emittierenden Zustand gebracht), daß entweder einer oder beide der in Reihe geschalteten FETs (QC und QR) ausgeschaltet werden. Von dem Moment an, zu dem mindestens einer der FETs nicht-leitend wird (d. h. die Gate-Spannung VGS unter den Bauelement-Schwellen spannungswert VT abfällt), werden Elektronen aus den Emitterspitzen, die diesem Pixel entsprechen, so weit entladen, bis die Spannungsdiffe renz zwischen der Basis und dem Gitter gerade unterhalb des Emissions- Schwellenspannungswerts liegt.In the embodiment shown in FIG. 2, the base electrode 23 is separated from the grid 21 . In order to induce field emission, the base electrode 23 is connected to ground via a pair of transistors (field effect transistors) Q C and Q R connected in series. The transistor Q C is open-controlled by a column line signal S C , while the transistor Q R is open-controlled by a row line signal S R. The usual logic signal voltages for the CMOS, NMOS, TTL and other technologies of integrated circuits are consistently 5 volts or less and can be used here for both the column and row line signals S C and S R. It should be noted that transistor Q C can be replaced by two or more FETs connected in series, all of which are controlled by the same column line. Similarly, transistor Q R can be replaced with two or more FETs connected in series, all of which are controlled by the same series line. Similarly, other FETs controlled by control logic can be arranged in series within the ground path. A pixel (picture element) is switched off (ie brought into the non-emitting state) by switching off either one or both of the series-connected FETs (Q C and Q R ). From the moment at least one of the FETs becomes non-conductive (ie, the gate voltage V GS drops below the device threshold voltage value V T ), electrons are discharged from the emitter tips corresponding to that pixel until the voltage difference between the base and the grid is just below the emission threshold voltage value.
Fig. 3 zeigt eine zweite Ausführungsform eines Emitterknotens, wobei der Emitterknoten funktionell und vom Aufbau her der ersten Ausfüh rungsform des Emitterknotens nach Fig. 2 ähnlich ist. Der Hauptunter schied besteht darin, daß die Basiselektrode 23 mit dem Gitter 21 über einen strombegrenzenden N-Kanal-Feldeffekttransistor QL, der eine Schwellenspannung VT besitzt, gekoppelt ist. Sowohl der Drain als auch das Gate des Transistors QL sind direkt mit dem Gitter 21 gekoppelt. Der Kanal des Transistors QL ist derart bemessen, daß der Strom nur auf einen derartigen Wert beschränkt ist, der benötigt wird, um die Basis elektrode 23 und die zugehörigen Emitter 22A, 22B und 22C auf ein Potential zurückzustellen, das im wesentlichen dem Wert VGRID - VT gleicht, und zwar mit einer Geschwindigkeit, die ausreicht, eine ange messene Grauabstufungs-Auflösung zu gewährleisten. Fig. 3 shows a second embodiment of an emitter node, the emitter node is functionally and structurally similar to the first embodiment of the emitter node of FIG. 2. The main difference is that the base electrode 23 is coupled to the grid 21 via a current-limiting N-channel field effect transistor Q L , which has a threshold voltage V T. Both the drain and the gate of transistor Q L are directly coupled to grid 21 . The channel of the transistor Q L is dimensioned such that the current is only limited to such a value that is required to reset the base electrode 23 and the associated emitters 22 A, 22 B and 22 C to a potential that is essentially is equal to the value V GRID - V T , and at a speed sufficient to ensure an adequate gray scale resolution.
Fig. 4 zeigt einen einzelnen Emitterknoten ähnlich dem ersten Ausfüh rungsbeispiel gemäß Fig. 2, wobei hier jedoch der Emitterknoten über ein Paar von in Reihe geschaltete Feldeffekttransistoren QC und QR und außerdem über einen stromregulierenden Widerstand R auf Masse gelegt wird. Der Widerstand R liegt zwischen der Source des Transistors QR und Masse. In dem wahrscheinlichen Fall, daß die Gitterspannung größer als 20 Volt ist, muß das dem Gitter 21 am nächsten liegenden MOSFET-Bauelement (in diesem Fall das MOSFET QC) ein Hochspan nungs-Bauelement sein, um einen Kathoden-Substrat-Durchbruch zu verhindern. Die Durchbruchsicherheit eines solchen Hochspannungs transistors hängt ab von dem Spannungshub des Emitterknotens. Fig. 4 shows a single emitter node similar to the first exemplary embodiment according to FIG. 2, but here the emitter node is connected to ground via a pair of field effect transistors Q C and Q R connected in series and also via a current regulating resistor R. Resistor R is between the source of transistor Q R and ground. In the likely case that the grid voltage is greater than 20 volts, the closest MOSFET device (in this case, the MOSFET Q C ) to the grid 21 must be a high voltage device to prevent cathode substrate breakdown . The breakthrough security of such a high-voltage transistor depends on the voltage swing of the emitter node.
Wie in den Fig. 2, 3 und 4 dargestellt, liegt in Serie zu dem Absenk- Strompfad, der von der Basiselektrode 23 über die Transistoren QC und QR zu Masse führt, eine schmelzbare Verbindung (Schmelzsicherung) FL. Die schmelzbare Verbindung FL kann während der Prüfung des Bauelements durchge brannt werden, wenn ein Gitter-Emitter-Kurzschluß innerhalb dieser Emittergruppe vorliegt, um so die kurzgeschlossene Gruppe vom Rest des Feldes zu trennen und so die Bauelementausbeute heraufzusetzen und die Leistungsaufnahme des Anzeigefeldes zu verringern. Es sei angemerkt, daß die Lage der Schmelzsicherung FL innerhalb des Strom pfades ohne Auswirkungen ist, soweit es die Schaltungstechnik angeht. Das heißt, der Zweck, einen kurzgeschlossenen Knoten abzutrennen, wird unabhängig davon erreicht, ob die Schmelzsicherung FL zwischen den Transistoren QC und QR, zwischen der Basiselektrode 23 und dem auf Masse führenden Transistorpaar, wie es in Fig. 2 gezeigt ist, oder zwischen Masse und dem auf Masse liegenden Transistorpaar liegt.As shown in FIGS. 2, 3 and 4, there is a fusible connection (fuse) FL in series with the lowering current path, which leads from the base electrode 23 via the transistors Q C and Q R to ground. The fusible link FL can be burned through during the test of the component if there is a grid-emitter short circuit within this emitter group, so as to separate the short-circuited group from the rest of the field and thus increase the component yield and reduce the power consumption of the display panel. It should be noted that the position of the fuse FL within the current path has no effect as far as the circuit technology is concerned. That is, the purpose of disconnecting a short-circuited node is achieved regardless of whether the fuse FL is between the transistors Q C and Q R , between the base electrode 23 and the grounding transistor pair, as shown in Fig. 2, or is between ground and the pair of transistors connected to ground.
Wiederum bezugnehmend auf Fig. 2, 3 und 4 sei angemerkt, daß die Grauabstufung (d. h. das Variieren des Pixel-Leuchtens) in einer arbei tenden Anzeigevorrichtung dadurch erfolgen kann, daß man den Tast zyklus oder das Tastverhältnis (die Zeitspanne, in der die Emitter in nerhalb eines Pixels tatsächlich emittieren, ausgedrückt als Prozentsatz der Vollbildzeit) variiert. Die Helligkeitssteuerung kann dadurch erfol gen, daß man den Emitterstrom variiert, beispielsweise über das Ändern der Gate-Spannungen entweder des Transistors QC oder des Transistors QR oder beider Transistoren.Referring again to Figs. 2, 3 and 4, it should be noted that the gradation of gray (ie varying the pixel lighting) in a working display device can be done by changing the duty cycle or the duty cycle (the time period in which the emitters actually emit within one pixel, expressed as a percentage of the frame time). The brightness control can be carried out by varying the emitter current, for example by changing the gate voltages of either the transistor Q C or the transistor Q R or both transistors.
Fig. 5 zeigt ein vereinfachtes Layout für Mehrfach-Emitterknoten für jede Reihen-Spalten-Schnittstelle des Anzeigefeldes. Ein Paar von Polysi lizium-Reihenleitungen (Reihenadreßleiter) R0 und R1 schneidet sich senkrecht mit Metall- Spaltenleitungen (Spaltenadreßleiter) C0 und C1, sowie mit einem Paar Metall-Masseleitungen GND0 und GND1. Die Masseleitung GND0 gehört zu einer Spaltenlei tung C0, während die Masseleitung GND1 zur Spaltenleitung C1 gehört. Für jede Schnittstelle von Reihen und Spalten (Reihen- und Spaltenleitungen), d. h. für jedes indivi duell adressierbare Pixel innerhalb der Anzeigevorrichtung, gibt es mindestens eine Reihenleitung-Stichleitung E00 ... E11, welche die Gates und die Gate-Verbindungsstellen für Mehrfach-Emitterknoten innerhalb dieses Pixels bildet. Beispielsweise gehört die Stichleitung E00 zur Schnitt stelle der Reihe R0 mit der Spalte C0, die Stichleitung E01 gehört zu der Schnittstelle der Reihe R0 mit der Spalte C1; die Stichleitung E10 gehört zu der Schnittstelle der Reihe R1 mit der Spalte C0; und die Stichleitung E11 gehört zu der Schnittstelle der Reihe R1 mit der Spalte C1. Alle diese Schnittstellen funktionieren in identischer Weise, so daß hier lediglich die Komponenten in der Schnittstellenzone R0-C0 im einzelnen erläutert werden. Fig. 5 shows a simplified layout for multi-emitter node for each row-column interface of the display panel. A pair of polysilicon row lines (row address conductors) R 0 and R 1 intersect perpendicularly with metal column lines (column address conductors) C 0 and C 1 , and with a pair of metal ground lines GND 0 and GND 1 . The ground line GND 0 belongs to a column line C 0 , while the ground line GND 1 belongs to the column line C 1 . For each interface of rows and columns (row and column lines), ie for each individually addressable pixel within the display device, there is at least one row line stub E 00 ... E 11 , which the gates and the gate junctions for multiple -Emitter node forms within this pixel. For example, the stub E 00 belongs to the interface of the row R 0 with the column C 0 , the stub E 01 belongs to the interface of the row R 0 with the column C 1 ; the stub E 10 belongs to the interface of the row R 1 with the column C 0 ; and the spur line E 11 belongs to the interface of the row R 1 with the column C 1 . All of these interfaces function in an identical manner, so that only the components in the interface zone R 0 -C 0 are explained in detail here.
Nach Fig. 5 trägt die Schnittzone R0-C0 drei Emitterknoten EN1, EN2 und EN3. Jeder dieser Emitterknoten EN1, EN2, EN3 enthält einen ersten aktiven Bereich (Transistorkanal) AA1 und einen zweiten aktiven Bereich AA2. Eine Metall-Masseleitung GND stellt Kontakt zu einem Ende eines ersten aktiven Bereichs AA1 an einem ersten Kontakt CT1 her. In Kombination mit dem ersten aktiven Bereich AA1 bildet ein erster L-förmiger Polysilizium-Streifen S1 das Gate des Feldeffekttransistors QC (vgl. Fig. 2). Die Metall-Spaltenleitung C0 stellt den Kontakt zu dem Polysilizium-Streifen S1 an einer zweiten Kontakt stelle CT2 her. Die Polysilizium-Stichleitung E00 bildet das Gate des Feldeffekttransistors QR (siehe wiederum Fig. 2 und 3). Ein erster Metallstreifen MS1 verbindet den ersten aktiven Bereich AA1 mit dem zweiten aktiven Bereich AA2 durch Kotaktgabe über einen dritten Kon takt CT3 bzw. einen vierten Kontakt CT4.According to FIG. 5, the sectional area carrying R 0 -C 0 three emitter node EN 1, EN 2 and EN3. Each of these emitter nodes EN 1 , EN 2 , EN 3 contains a first active area (transistor channel) AA 1 and a second active area AA 2 . A metal ground line GND makes contact with one end of a first active area AA 1 at a first contact CT 1 . In combination with the first active region AA 1 , a first L-shaped polysilicon strip S 1 forms the gate of the field effect transistor Q C (cf. FIG. 2). The metal column line C 0 makes contact with the polysilicon strip S 1 at a second contact point CT 2 . The polysilicon stub E 00 forms the gate of the field effect transistor Q R (see again FIGS. 2 and 3). A first metal strip MS 1 connects the first active area AA 1 to the second active area AA 2 by contacting via a third contact CT 3 or a fourth contact CT 4 .
Der Abschnitt des Metallstreifens MS1, der zwischen dem dritten Kon takt CT3 und dem vierten Kontakt CT4 liegt, bildet die Schmelzverbin dung FL. Die Emitterbasiselektrode (siehe Position 23 in Fig. 2 und 3, da die Emitterbasiselektrode in diesem Layout nicht gezeigt ist) ist mit dem Metallstreifen MS1 gekoppelt. Ein zweiter L-förmiger Polysilizium- Streifen S2 bildet das Gate des Strombegrenzungstransistors QL, und ein zweiter Metallstreifen MS2 ist an einem fünften Kontakt CT5 mit dem zweiten Polysilizium-Streifen S2 verbunden, und über einen dritten Kon takt CT6 mit dem zweiten aktiven Bereich AA2 verbunden. Die Gitter platte (siehe Position 21 in Fig. 2 und 3, da die Gitterplatte in diesem Layout nicht dargestellt ist), ist mit dem zweiten Metallstreifen MS2 verbunden. Es muß betont werden, daß das Layout nach Fig. 5 lediglich beispielhaft ist.The section of the metal strip MS 1 , which lies between the third contact CT 3 and the fourth contact CT 4 , forms the fusible link FL. The emitter base electrode (see position 23 in FIGS . 2 and 3, since the emitter base electrode is not shown in this layout) is coupled to the metal strip MS 1 . A second L-shaped polysilicon strip S 2 forms the gate of the current limiting transistor Q L , and a second metal strip MS 2 is connected at a fifth contact CT 5 to the second polysilicon strip S 2 , and via a third contact CT 6 with connected to the second active area AA 2 . The grid plate (see position 21 in Fig. 2 and 3, since the grid plate is not shown in this layout) is connected to the second metal strip MS 2 . It must be emphasized that the layout according to FIG. 5 is only exemplary.
Nunmehr bezugnehmend auf Fig. 6, ist ein mögliches Layout für die erste Ausführungsform des Emitterknotens in Kombination mit einem stromregulierenden Widerstand des Masseweges dargestellt. Obschon dem Layout nach Fig. 5 sehr ähnlich, besteht ein Unterschied insofern, als kein Strombegrenzungstransistor QL durch den zweiten aktiven Bereich AA2 und den Streifen S2 (Fig. 5) gebildet wird, der als das Gate des Strombegrenzungs transistors QL fungiert. Bei diesem Layout werden die Emitterspitzen E1 und E2 direkt auf dem zweiten aktiven Bereich AA2 gebildet. Ein weiterer Unter schied besteht in dem Vorhandensein des Stromregulierwiderstands R, der hier in Form eines C-förmigen Polysilizium-Streifens PR ausgebildet ist. Ein Ende des C-förmigen Polysilizium-Streifens PR hat direkten Kontakt mit dem ersten aktiven Bereich AA1, während das andere einen Kontakt mit einer metallischen Erdungsleitung oder -schiene GND bei einer ersten Kontaktstelle CT1 hat. Obschon der größte Teil des C-förmigen Polysilizium-Streifens geringfügig mit einem Pegel dotiert ist, der den Widerstandswert für den Widerstand R in geeigneter Weise einstellt, sind seine Enden stärkt dotiert, so daß ein wirksamer ohmscher Kontakt vorhanden ist.Referring now to Fig. 6, a possible layout for the first embodiment of the emitter node in combination with a current regulating resistor of the ground path is shown. Although the layout of Fig. 5 very similar, there is a difference inasmuch as no current limiting transistor Q L through the second active area AA 2 and the strip S 2 (Fig. 5) is formed, which as the gate of the current limiting transistor Q L acts . In this layout, the emitter tips E 1 and E 2 are formed directly on the second active area AA 2 . Another difference is the presence of the current regulating resistor R, which is designed here in the form of a C-shaped polysilicon strip P R. One end of the C-shaped polysilicon strip P R is in direct contact with the first active region AA 1 , while the other is in contact with a metallic ground line or rail GND at a first contact point CT 1 . Although most of the C-shaped polysilicon strip is slightly doped with a level that suitably sets the resistance value for the resistor R, its ends are heavily doped so that there is an effective ohmic contact.
Äquivalente Layouts sind möglich, und es sind andere Widerstands- und Leitermaterialien anstelle der Polysilizium- und Metallstrukturen in den Fig. 5 und 6 möglich.Equivalent layouts are possible, and other resistance and conductor materials are possible instead of the polysilicon and metal structures in FIGS. 5 and 6.
Claims (14)
- a) mehrere Reihenadreßleiter (R0, R1), für das Zuführen je eines Reihenadreßsignals,
- b) mehrere Spaltenadreßleiter (C0, C1), für das Zuführen je eines Spaltenadreßsignals;
- c) wobei die Reihenadreßleiter (R0, R1) die Spaltenadreßleiter (C0, C1) kreuzen und den Schnittstellen zwischen den Reihenadreß leitern (R0, R1) und den Spaltenadreßleitern (C0, C1) je ein Pixel zugeordnet ist, und
- d) eine Gitterelektrode (21), die mehrere Gitteröffnungen (14) aufweist und für eine Beaufschlagung mit einer ersten Spannung vorgesehen ist, wobei
- e) jedes Pixel mindestens einen Feldemitter (22A bis 22C) auf weist und jeder dieser Feldemitter (22A bis 22C) in der Nähe einer Gitteröffnung (14) der Gitterelektrode (21) angeordnet ist; und
- f) jedem Pixel ein erster Transistor (QR) und ein zweiter Tran sistor (QC) zugeordnet sind,
- a) die Kanäle, in denen der gesteuerte Stromfluß im jeweiligen Transistor (QR, QC) stattfindet, von erstem Transistor (QR) und zweitem Transistor (QC) eines jeden Pixels in Reihenschaltung zwischen den mindestens einen Feldemitter (22A bis 22C) des jeweiligen Pixels und einen Potentialanschlußpunkt geschaltet sind, und
- b) die Steuerelektroden von erstem Transistor (QR) und zweitem Transistor (QC) eines jeden Pixels mit dem dem jeweiligen Pixel zugeordnetem Reihenadreßleiter (R0, R1) bzw. dem dem jeweiligen Pixel zugeordneten Spaltenadreßleiter (C0, C1) ver bunden sind.
- a) a plurality of row address conductors (R 0 , R 1 ), for supplying a row address signal in each case,
- b) a plurality of column address conductors (C 0 , C 1 ), for supplying one column address signal each;
- c) wherein the row address conductors (R 0 , R 1 ) cross the column address conductors (C 0 , C 1 ) and the interfaces between the row address conductors (R 0 , R 1 ) and the column address conductors (C 0 , C 1 ) are assigned one pixel each is and
- d) a grid electrode ( 21 ) which has a plurality of grid openings ( 14 ) and is provided for the application of a first voltage, wherein
- e) each pixel has at least one field emitter ( 22 A to 22 C) and each of these field emitters ( 22 A to 22 C) is arranged in the vicinity of a grid opening ( 14 ) of the grid electrode ( 21 ); and
- f) a first transistor (Q R ) and a second transistor (Q C ) are assigned to each pixel,
- a) the channels in which the controlled current flow in the respective transistor (Q R , Q C ) takes place of the first transistor (Q R ) and second transistor (Q C ) of each pixel in series connection between the at least one field emitter ( 22 A to 22 C) of the respective pixel and a potential connection point, and
- b) the control electrodes of the first transistor (Q R ) and second transistor (Q C ) of each pixel with the row address conductor (R 0 , R 1 ) assigned to the respective pixel or the column address conductor (C 0 , C 1 ) assigned to the respective pixel are connected.
einen positiven und einen negativen Spannungsversorgungsanschluß, wobei die Kanäle von erstem Transistor (QR) und zweitem Tran sistor (QC) eines jeden Pixels in Reihe zwischen den negativen Spannungsversorgungsanschluß und den mindestens einen Feld emitter (22A bis 22C) geschaltet sind und mittels dieser Kanäle der elektrische Stromfluß in einem Stromflußpfad zwischen dem negati ven Spannungsversorgungsanschluß und dem jeweiligen mindestens einen Feldemitter (22A bis 22C) steuerbar ist,
und mehrere schmelzbare Verbindungen (FL), von denen jede mindestens einem der Feldemitter (22A bis 22C) zugeordnet ist und in den Stromflußpfad zwischen einem der Spannungsversorgungsanschlüsse und dem der jeweiligen schmelzbaren Verbindung (FL) zugeordneten mindestens einen Feldemitter (22A bis 22C) geschaltet und zur Unterbrechung des Stromflußpfades schmelzbar ist,
wodurch der Stromfluß durch den mindestens einen Feldemitter (22A bis 22C) unterbunden werden kann, ohne den Stromfluß durch andere Feldemitter (22A bis 22C) der Anzeigevorrichtung zu unter binden.4. Display device according to one of claims 1 to 3, characterized by
a positive and a negative voltage supply connection, the channels of the first transistor (Q R ) and the second transistor (Q C ) of each pixel being connected in series between the negative voltage supply connection and the at least one field emitter ( 22 A to 22 C) and the electrical current flow in a current flow path between the negative voltage supply connection and the respective at least one field emitter ( 22 A to 22 C) can be controlled by means of these channels,
and a plurality of fusible connections (FL), each of which is assigned to at least one of the field emitters ( 22 A to 22 C) and into the current flow path between one of the voltage supply connections and the at least one field emitter ( 22 A to 22 C) is switched and fusible to interrupt the current flow path,
whereby the current flow through the at least one field emitter ( 22 A to 22 C) can be prevented without preventing the current flow through other field emitters ( 22 A to 22 C) of the display device.
- a) der erste Transistor (QR) und der zweite Transistor (QC) je einen Sourceanschluß, einen Drainanschluß und einen Gatean schluß aufweisen, wobei der Sourceanschluß des ersten Tran sistors (QR) mit dem negativen Spannungsversorgungsanschluß und der Drainanschluß des zweiten Transistors (QC) mit dem mindestens einen Feldemitter (22A bis 22C) verbunden sind, und
- b) jede schmelzbare Verbindung (FL) zwischen den Drainanschluß des ersten Transistors (QR) und den Sourceanschluß des zweiten Transistors (QC) des zugehörigen Pixels geschaltet ist.
- a) the first transistor (Q R ) and the second transistor (Q C ) each have a source connection, a drain connection and a gate connection, the source connection of the first transistor (Q R ) having the negative voltage supply connection and the drain connection of the second transistor (Q C ) are connected to the at least one field emitter ( 22 A to 22 C), and
- b) each fusible connection (FL) is connected between the drain terminal of the first transistor (Q R ) and the source terminal of the second transistor (Q C ) of the associated pixel.
- a) einer Mehrzahl von Pixels als Bildelemente, die in M Reihen und N Spalten angeordnet sind, wobei M und N positive ganze Zahlen sind, und
- b) mindestens einem Feldemitter (22A bis 22C) pro Pixel;
- c) wobei zur Ansteuerung für jedes Pixel ein erster Transistor (QR) und ein zweiter Transistor (QC) vorgesehen sind,
- a) daß bei jedem Pixel die Kanäle, in denen der gesteuerte Strom fluß im jeweiligen Transistor (QR, QC) stattfindet, der beiden Transistoren (QR, QC) in Reihenschaltung zwischen den minde stens einen Feldemitter (22A bis 22C) des jeweiligen Pixels und einen Potentialanschlußpunkt geschaltet, sind;
- b) daß für jede ganze Zahl I im Bereich 1 bis M ein I-tes Reihen adreßsignal mit dem Gate des ersten Transistors (QR) eines jeden Pixels in der I-ten Spalte gekoppelt wird, und
- c) daß für jede ganze Zahl J im Bereich 1 bis N ein J-tes Spalten adreßsignal mit dem Gate des zweiten Transistors (QC) eines jeden Pixels in der J-ten Spalte gekoppelt wird.
- a) a plurality of pixels as picture elements arranged in M rows and N columns, where M and N are positive integers, and
- b) at least one field emitter ( 22 A to 22 C) per pixel;
- c) a first transistor (Q R ) and a second transistor (Q C ) being provided for driving each pixel,
- a) that at each pixel the channels in which the controlled current flows in the respective transistor (Q R , Q C ), the two transistors (Q R , Q C ) connected in series between the at least one field emitter ( 22 A to 22 C) of the respective pixel and a potential connection point are connected;
- b) that for each integer I in the range 1 to M, an I-th row address signal is coupled to the gate of the first transistor (Q R ) of each pixel in the I-th column, and
- c) that for each integer J in the range 1 to N, a J-th column address signal is coupled to the gate of the second transistor (Q C ) of each pixel in the J-th column.
- a) es wird eine Mehrzahl von Pixels als Bildelemente hergestellt, die in M Reihen und N Spalten angeordnet werden, wobei M und N positive ganze Zahlen sind,
- b) es wird jedem Pixel mindestens ein Feldemitter (22A bis 22C) zugeordnet,
- c) wobei für jedes Pixel ein erster Transistor (QR) und ein zwei ter Transistor (QC) vorgesehen werden,
- a) daß für jedes Pixel die Kanäle, in denen der gesteuerte Strom fluß im jeweiligen Transistor (QR, QC) stattfindet, der beiden Transistoren (QR, QC) in Reihenschaltung zwischen dem minde stens einen Feldemitter (22A bis 22C) des jeweiligen Pixels und einem Potentialanschlußpunkt gebildet, werden,
- b) und daß für den ersten Transistor (QR) und für den zweiten Transistor (QC) ein gemeinsamer Kanal (AA1) hergestellt wer den, dem eine als Steuerelektrode des ersten Transistors (QR) dienende erste Gatelektrode (E00) und eine als Steuerelektrode des zweiten Transistors (QC) dienende zweite Gateelektrode (C0) überlagert sind.
- a) a plurality of pixels are produced as picture elements, which are arranged in M rows and N columns, where M and N are positive integers,
- b) at least one field emitter ( 22 A to 22 C) is assigned to each pixel,
- c) a first transistor (Q R ) and a second transistor (Q C ) being provided for each pixel,
- a) that for each pixel, the channels in which the controlled current flows in the respective transistor (Q R , Q C ), the two transistors (Q R , Q C ) connected in series between the at least one field emitter ( 22 A to 22 C) of the respective pixel and a potential connection point are formed,
- b) and that for the first transistor (Q R ) and for the second transistor (Q C ) a common channel (AA 1 ) is produced who the one serving as a control electrode of the first transistor (Q R ) first gate electrode (E 00 ) and a second gate electrode (C 0 ) serving as a control electrode of the second transistor (Q C ) are superimposed.
- a) es wird eine Mehrzahl von Pixels als Bildelemente hergestellt, die in M Reihen und N Spalten angeordnet werden, wobei M und N positive ganze Zahlen sind,
- b) es wird jedem Pixel mindestens ein Feldemitter (22A bis 22C) zugeordnet,
- c) wobei für jedes Pixel ein erster Transistor (QR) und ein zwei ter Transistor (QC) vorgesehen werden,
- a) daß für jedes Pixel die Kanäle, in denen der gesteuerte Strom fluß im jeweiligen Transistor (QR, QC) stattfindet, der beiden Transistoren (QR, QC) in Reihenschaltung zwischen dem minde stens einen Feldemitter (22A bis 22C) des jeweiligen Pixels und einem Potentialanschlußpunkt gebildet werden,
- b) daß für jede ganze Zahl I im Bereich 1 bis M ein I-ter Reihen adreßleiter mit dem Gate des ersten Transistors (QR) eines jeden Pixels in der I-ten Spalte gekoppelt wird, und
- c) daß für jede ganze Zahl J im Bereich 1 bis N ein J-ter Spalten adreßleiter mit dem Gate des zweiten Transistors (QC) eines jeden Pixels in der J-ten Spalte gekoppelt wird.
- a) a plurality of pixels are produced as picture elements, which are arranged in M rows and N columns, where M and N are positive integers,
- b) at least one field emitter ( 22 A to 22 C) is assigned to each pixel,
- c) a first transistor (Q R ) and a second transistor (Q C ) being provided for each pixel,
- a) that for each pixel, the channels in which the controlled current flows in the respective transistor (Q R , Q C ), the two transistors (Q R , Q C ) connected in series between the at least one field emitter ( 22 A to 22 C) the respective pixel and a potential connection point are formed,
- b) that for each integer I in the range 1 to M, an I-th row address conductor is coupled to the gate of the first transistor (Q R ) of each pixel in the I-th column, and
- c) that for each integer J in the range 1 to N, a J-th column address conductor is coupled to the gate of the second transistor (Q C ) of each pixel in the J-th column.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4345504A DE4345504B4 (en) | 1992-04-07 | 1993-04-06 | The field emission display device |
DE4345503A DE4345503C2 (en) | 1992-04-07 | 1993-04-06 | Flat panel display unit having pixel activation by low voltage signals |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/864,702 US5210472A (en) | 1992-04-07 | 1992-04-07 | Flat panel display in which low-voltage row and column address signals control a much pixel activation voltage |
US08/011,927 US5357172A (en) | 1992-04-07 | 1993-02-01 | Current-regulated field emission cathodes for use in a flat panel display in which low-voltage row and column address signals control a much higher pixel activation voltage |
DE4345504A DE4345504B4 (en) | 1992-04-07 | 1993-04-06 | The field emission display device |
DE4345503A DE4345503C2 (en) | 1992-04-07 | 1993-04-06 | Flat panel display unit having pixel activation by low voltage signals |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4311318A1 DE4311318A1 (en) | 1993-12-02 |
DE4311318C2 true DE4311318C2 (en) | 2000-03-09 |
Family
ID=27435896
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19934311318 Expired - Fee Related DE4311318C2 (en) | 1992-04-07 | 1993-04-06 | Field emission display device and method for driving and producing it |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4311318C2 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2756354C2 (en) * | 1976-12-29 | 1984-01-12 | N.V. Philips' Gloeilampenfabrieken, 5621 Eindhoven | Display device with gas discharge display elements |
DE4112078A1 (en) * | 1990-04-12 | 1991-10-17 | Futaba Denshi Kogyo Kk | DISPLAY DEVICE |
US5089292A (en) * | 1990-07-20 | 1992-02-18 | Coloray Display Corporation | Field emission cathode array coated with electron work function reducing material, and method |
-
1993
- 1993-04-06 DE DE19934311318 patent/DE4311318C2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2756354C2 (en) * | 1976-12-29 | 1984-01-12 | N.V. Philips' Gloeilampenfabrieken, 5621 Eindhoven | Display device with gas discharge display elements |
DE4112078A1 (en) * | 1990-04-12 | 1991-10-17 | Futaba Denshi Kogyo Kk | DISPLAY DEVICE |
US5089292A (en) * | 1990-07-20 | 1992-02-18 | Coloray Display Corporation | Field emission cathode array coated with electron work function reducing material, and method |
Also Published As
Publication number | Publication date |
---|---|
DE4311318A1 (en) | 1993-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69521655T2 (en) | Design of an electroluminescent cell for an active matrix | |
DE69921606T2 (en) | ELECTROLIMINIZED DISPLAY ARRANGEMENT WITH ACTIVE GRID | |
DE10254511B4 (en) | Active matrix driving circuit | |
DE69914302T2 (en) | ELECTROLUMINESCENT DISPLAY DEVICES WITH ACTIVE MATRIX | |
DE69829084T2 (en) | Active matrix electroluminescent display with two TFTs and storage capacitor per pixel | |
DE2419170C3 (en) | Liquid crystal screen with matrix control | |
DE60207192T2 (en) | ACTIVE MATRIX DISPLAY, ORGANIC ACTIVE MATRIX ELECTRO-LUMINESCENCE DISPLAY AND METHOD FOR THEIR CONTROL | |
DE3339022C2 (en) | Plasma display device | |
DE3782858T2 (en) | CONTROL FOR A DISPLAY DEVICE IN MATRIX FORM. | |
DE102017117258A1 (en) | Organic light-emitting display panel, control method therefor and organic light-emitting display device | |
DE68909495T2 (en) | Addressing method for a microtip fluorescence matrix screen. | |
DE3511886C2 (en) | ||
DE60109338T2 (en) | Electroluminescent display with active matrix | |
DE102017114882A1 (en) | Pixel driver circuit, pixel matrix, driving method and organic light emitting display panel | |
DE10360884A1 (en) | Organic double panel electroluminescent display device and method of manufacturing the same | |
DE4344808C2 (en) | Active matrix for liquid crystal displays | |
EP1174882A1 (en) | MRAM memory device | |
DE102006029908A1 (en) | A light-emitting display device and method for driving the same | |
DE60306656T2 (en) | ELECTROLUMINESCENCE DISPLAY DEVICE WITH PIXELS WITH NMOS TRANSISTORS | |
DE69320590T2 (en) | Brightness modulated cold cathode display device | |
DE3431299C2 (en) | ||
DE3820587A1 (en) | CONTROL METHOD AND DEVICE FOR AN ELD | |
DE2725985C2 (en) | ||
DE69314400T2 (en) | Flat image display device with electron propagation channels | |
DE4311318C2 (en) | Field emission display device and method for driving and producing it |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8172 | Supplementary division/partition in: |
Ref country code: DE Ref document number: 4345503 Format of ref document f/p: P |
|
Q171 | Divided out to: |
Ref country code: DE Ref document number: 4345503 |
|
8172 | Supplementary division/partition in: |
Ref country code: DE Ref document number: 4345504 Format of ref document f/p: P |
|
Q171 | Divided out to: |
Ref country code: DE Ref document number: 4345504 |
|
AH | Division in |
Ref country code: DE Ref document number: 4345503 Format of ref document f/p: P Ref country code: DE Ref document number: 4345504 Format of ref document f/p: P |
|
D2 | Grant after examination | ||
AH | Division in |
Ref country code: DE Ref document number: 4345503 Format of ref document f/p: P |
|
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20111102 |