DE4233073A1 - Verfahren zum Herstellen eines Halbleiter-Modulaufbaus - Google Patents

Verfahren zum Herstellen eines Halbleiter-Modulaufbaus

Info

Publication number
DE4233073A1
DE4233073A1 DE4233073A DE4233073A DE4233073A1 DE 4233073 A1 DE4233073 A1 DE 4233073A1 DE 4233073 A DE4233073 A DE 4233073A DE 4233073 A DE4233073 A DE 4233073A DE 4233073 A1 DE4233073 A1 DE 4233073A1
Authority
DE
Germany
Prior art keywords
base plate
ceramic substrate
semiconductor
metallization
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE4233073A
Other languages
English (en)
Inventor
Reinhold Dipl Phys Dr Kuhnert
Herbert Schwarzbauer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE4233073A priority Critical patent/DE4233073A1/de
Priority to EP93117215A priority patent/EP0650189B1/de
Priority to JP29249793A priority patent/JP3336095B2/ja
Priority to US08/157,915 priority patent/US5379942A/en
Publication of DE4233073A1 publication Critical patent/DE4233073A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B30—PRESSES
    • B30B—PRESSES IN GENERAL
    • B30B5/00—Presses characterised by the use of pressing means other than those mentioned in the preceding groups
    • B30B5/02—Presses characterised by the use of pressing means other than those mentioned in the preceding groups wherein the pressing means is in the form of a flexible element, e.g. diaphragm, urged by fluid pressure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/002—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating specially adapted for particular articles or work
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B30—PRESSES
    • B30B—PRESSES IN GENERAL
    • B30B15/00—Details of, or accessories for, presses; Auxiliary measures in connection with pressing
    • B30B15/02—Dies; Inserts therefor; Mounting thereof; Moulds
    • B30B15/022—Moulds for compacting material in powder, granular of pasta form
    • B30B15/024—Moulds for compacting material in powder, granular of pasta form using elastic mould parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4878—Mechanical treatment, e.g. deforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0014—Shaping of the substrate, e.g. by moulding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75315—Elastomer inlay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/8383—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09018—Rigid curved substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/302—Bending a rigid substrate; Breaking rigid substrates by bending

Description

Die Erfindung bezieht sich auf ein Verfahren zum Herstel­ len eines Halbleiter-Modulaufbaus mit einer metallenen Bodenplatte, mit einem mit der Bodenplatte stoffschlüssig verbundenen, mit einer Metallisierung versehenen Keramik­ substrat und mit mit der Metallisierung stoffschlüssig verbundenen Halbleiterkörper, bei dem die Bodenplatte durch einen Preßstempel konvex verformt wird.
Ein Verfahren dieser Art ist z. B. in der DE-A 39 40 933 beschrieben worden. Hier wird ein bereits verlöteter Mo­ dulaufbau mit der Bodenplatte auf eine bezüglich der Bo­ denplatte konkave Preßform gelegt. Dann wird die Form bis knapp unter die Schmelztemperatur des Lotes erwärmt und die metallene Bodenplatte wird durch einen Preßstempel verformt, dessen Form der Preßform angepaßt ist. Dabei wird der Druckstempel auf die Längskanten der Bodenplatte aufgesetzt. Durch das Verformen der Bodenplatte wird der Bimetalleffekt kompensiert, der sich aus der stoffschlüs­ sigen Verbindung von Keramiksubstrat und Bodenplatte er­ gibt. Dabei baut sich die mechanische Spannung zwischen Substrat und Bodenplatte durch plastische Verformung in der Lotschicht ab. Die Kompensation führt dazu, daß die Bodenplatte konvex bezüglich eines Kühlkörpers geformt ist und durch Schrauben plan an den Kühlkörper angelegt werden kann.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der genannten Art so weiterzubilden, daß die Wölbung der Bodenplatte und die Verbindungsschicht zwischen Bodenplat­ te und Keramiksubstrat in einem einzigen Arbeitsgang er­ zeugt werden.
Diese Aufgabe wird dadurch gelöst, daß die Halbleiterkör­ per, das Keramiksubstrat und die Bodenplatte in eine Elastomer-Preßform eingelegt werden, daß auf die Boden­ platte ein beheizbarer Preßstempel mit einer bezüglich der Bodenplatte konkaven Oberfläche aufgesetzt wird und mindestens die Bodenplatte und das Keramiksubstrat unter gegen Zimmertemperatur erhöhter Temperatur durch den Druck des Preßstempels verformt und verbunden werden.
Weiterbildungen der Erfindung sind Gegenstand der Unter­ ansprüche.
Die Erfindung wird anhand von Ausführungsbeispielen in Verbindung mit den Fig. 1 bis 4 näher erläutert. Es zeigen:
Fig. 1 einen Schnitt durch eine Preßform mit eingelegten Teilen eines Halbleiter-Modulaufbaus,
Fig. 2 eine Seitenansicht auf einen durch die Einrichtung nach Fig. 1 verformten Modulaufbau,
Fig. 3 eine erste für die Verbindung der genannten Teile geeignete Schichtfolge und
Fig. 4 eine zweite für die Verbindung der genannten Teile geeignete Schichtfolge.
Der Modulaufbau nach Fig. 1 enthält eine metallene Bo­ denplatte 1, ein Keramiksubstrat 2 und Halbleiterkörper 4. Das Keramiksubstrat 2 ist beidseitig mit Metalli­ sierungen 3 versehen, die z. B. nach dem DCB-(Direct Copper Bonding) Verfahren aufgebrachte Kupferleiterbah­ nen sein können. Die Metallisierungen 3 können jedoch auch aus anderen Metallen bestehen und dünner sein als nach dem DCB-Verfahren aufgebrachte Metallschichten. Eine von ihnen muß jedoch mittelbar oder unmittelbar mit der metallenen Bodenplatte 1 stoffschlüssig verbindbar sein. Die andere Metallisierung 3 liegt zwischen dem Keramik­ substrat 2 und den Halbleiterkörpern 4. Diese Metalli­ sierung muß den Halbleiterkörpern 4 entweder unmittelbar oder mittelbar eine stoffschlüssige Befestigung erlauben.
Die Teile des Modulaufbaus werden derart in eine Elasto­ merform 5 eingelegt, daß die Halbleiterkörper zuunterst liegen, darauf das Keramiksubstrat liegt und auf dieser die Bodenplatte 1. Die Elastomerform besteht aus elastisch verformbarem Material, z. B. aus Silikonkautschuk. Sie wird in eine Aufnahmeform 6 eingelegt, die die Elastomer­ form 5 seitlich und unten lückenlos umschließt. Auf die Bodenplatte 1 wird ein beheizbarer Preßstempel 7 aufge­ setzt, der eine bezüglich der Bodenplatte 1 konkav gewölb­ te Oberfläche 8 hat. Der Preßstempel schließt außerdem die Elastomerform 5 nach oben ab.
Der beheizte Preßstempel wird dann gegen die Bodenplatte 1 gedrückt. Das Elastomer verformt sich elastisch und über­ trägt den Druck quasihydrostatisch auf den gesamten Modul­ aufbau. Dabei verformt sich die Bodenplatte und mindestens das Keramiksubstrat entsprechend der Form der Oberfläche 8 des Preßstempels 7. Wie groß der Druck und die Temperatur des Preßstempels sein müssen, hängt von der Art der stoff­ schlüssigen Verbindung zwischen Bodenplatte und Keramik­ substrat einerseits und Keramiksubstrat und Halbleiter­ körper 4 andererseits ab. Die Teile können z. B. durch Verlöten, durch Drucksintern oder durch Diffusionsschwei­ ßen verbunden werden. Ausführungsbeispiele dazu werden in Verbindung mit den Fig. 3 und 4 angegeben.
Der verbundene und verformte Modulaufbau ist schematisch in Fig. 2 gezeigt. Die Verformung ist hier übertrie­ ben stark dargestellt. Es ist ersichtlich, daß der Modul­ aufbau konvex bezüglich eines Kühlkörpers 10 verformt ist, auf den er montiert werden soll.
Der Modulaufbau kann dann durch Schrauben, die durch in der Bodenplatte 1 angebrachte Löcher gesteckt sind, plan an den Kühlkörper 10 angelegt werden. Die konvexe Verfor­ mung muß so stark sein, daß die konvexe Form auch im Be­ triebszustand des Moduls erhalten bleibt. Die in der Preß­ form nach Fig. 1 enthaltene Konvexität ist dabei stets größer als bei Zimmertemperatur oder im Betriebszustand. Der Betrag der Verformung richtet sich nach der Länge und Dicke der metallenen Bodenplatte 1, der Länge und Dicke des Keramiksubstrats 2 und nach den thermischen Ausdeh­ nungskoeffizienten beider Teile. So hat sich z. B. bei einer aus Kupfer bestehenden Bodenplatte 1 von 90 mm Länge und einer Dicke von 3 bis 4 mm, einem 630 µm starken Ke­ ramiksubstrat, einer Verbindungstemperatur zwischen 200 und 240°C eine Konvexität von 600 µm bewährt, gemessen zwischen Bodenmitte und Bodenenden. Die Restkonvexität betrug dann bei Zimmertemperatur noch 200 µm.
Es ist auch möglich, einen Modulaufbau in die Preßform einzulegen, dessen Teile bereits durch Verlöten miteinan­ der verbunden sind. Dann muß die Temperatur beim Verformen unterhalb der Schmelztemperatur des Lots liegen und so hoch sein, daß das Lot gut plastisch verformbar ist. Es empfiehlt sich jedoch, das Verformen des Modulaufbaus und das Verbinden seiner Einzelteile gleichzeitig vorzunehmen. Hierzu sind die Halbleiterkörper, das Keramiksubstrat und die Bodenplatte jeweils mit geeigneten Metallschichten versehen, die das obengenannte Drucksintern oder das Dif­ fusionsschweißen ermöglichen.
In Fig. 3 ist ein Modulaufbau mit einer Schichtenfolge dargestellt, die für das Drucksintern geeignet ist. Glei­ che Teile wie in Fig. 1 und 2 sind mit gleichen Bezugs­ zeichen versehen. Der aus Silizium bestehende Halbleiter­ körper 4 trägt auf der Unterseite eine Metallschicht. Diese bildet den Kontakt zum Keramiksubstrat. Die Metall­ schicht 12 kann in bekannter Weise einen mehrschichtigen Aufbau haben, der am Silizium beginnend die Schichtfolge Aluminium/Titan/Nickel/Silber hat. Die obere, dem Halb­ leiterkörper 4 zugewandte Metallisierung 3 des Keramik­ substrats 1 trägt eine Silberschicht 13. Zwischen der Silberschicht der Metallschicht 12 und der Silberschicht 13 wird eine hauptsächlich aus Silber bestehende Sinter­ paste 14 aufgetragen. Entsprechend hat die der Bodenplatte 1 zugewandte Metallisierung 3 des Keramiksubstrats 2 eine Silberschicht 15. Die Bodenplatte 1 trägt eine Silber­ schicht 16. Zwischen beiden Silberschichten wird wieder eine Sinterpaste 14 aufgetragen.
Die Sinterpaste 14 besteht im wesentlichen aus kleinkör­ nigem Silberpulver, das in einem Lösungsmittel suspendiert ist. Nach dem Auftragen der Sinterpaste 14 und dem Zu­ sammenfügen der Teile wird die Sinterpaste zunächst ge­ trocknet. Danach wird der nur lose zusammengefügte Auf­ bau nach Fig. 3 wie in Zusammenhang mit Fig. 1 beschrie­ ben in die Elastomerform eingelegt und dann z. B. bei einer Temperatur von 230°C und einem Druck von mehr als 900 N/cm2, z. B. 3000-4000 N/cm2 zusammengepreßt. Der genaue Vorgang des Drucksinterns und die genaue Zusammen­ setzung der Sinterpaste 14 ist nicht Gegenstand der vor­ liegenden Erfindung. Die wesentlichen Parameter sind der eingangs erwähnten EP-A 0 330 895 zu entnehmen.
Die für das Diffusionsschweißen erforderliche Schicht­ folge ist in Fig. 4 dargestellt. Der Halbleiterkörper 4 ist auf der der Metallisierung 3 des Keramiksubstrats 2 zugewandten Seite mit einer Metallschicht 20 versehen. Diese kann wie im Ausführungsbeispiel nach Fig. 3 eine Mehrlagenschicht sein, deren äußere, dem Keramiksubstrat 2 zugewandte Seite aus Silber besteht. Die dem Silizium zugewandte Metallisierung 3 des Keramiksubstrats 2 ist ebenfalls mit einer Silberschicht 21 versehen. Entspre­ chend trägt die Metallisierung 3 auf der der Bodenplatte 1 zugewandten Seite eine Silberschicht 22, die an eine auf die Bodenplatte 1 aufgebrachte Silberschicht 23 an­ grenzt. Der Aufbau nach Fig. 4 wird dann nach dem in Verbindung mit Fig. 1 beschriebenen Verfahren miteinan­ der verbunden. Die Verbindungstemperatur kann zwischen 150 und 250°C liegen, der Anpreßdruck in einem Bereich von 5000 bis 25 000 N/cm2. Die genauen Schichtdicken und die genauen sonstigen Parameter bei der Herstellung der Anordnung nach Fig. 4 sind nicht Gegenstand der vor­ liegenden Erfindung. Sie sind in der eingangs erwähnten EP-A 0 330 896 ausführlich beschrieben.

Claims (4)

1. Verfahren zum Herstellen eines Halbleiter-Modulaufbaus mit einer metallenen Bodenplatte, mit einem mit der Bo­ denplatte stoffschlüssig verbundenen, mit einer Metalli­ sierung versehenen Keramiksubstrat und mit mit der Me­ tallisierung stoffschlüssig verbundenen Halbleiterkörpern, bei dem die Bodenplatte durch einen Preßstempel konvex verformt wird, dadurch gekennzeichnet, daß die Halbleiterkörper (4), das Keramiksubstrat und die Boden­ platte (1) in eine Elastomer-Preßform (5) eingelegt wer­ den, daß auf die Bodenplatte ein beheizbarer Preßstempel (7) mit einer bezüglich der Bodenplatte konkaven Ober­ fläche aufgesetzt wird und mindestens die Bodenplatte und das Keramiksubstrat unter gegen Zimmertemperatur erhöhter Temperatur durch den Druck des Preßstempels verformt und verbunden werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zwi­ schen den Halbleiterkörpern (4), der Metallisierung (3) und der Bodenplatte (1) Metallschichten (12, 13; 15, 16) liegen, die die genannten Teile durch Drucksintern mitein­ ander verbinden.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zwi­ schen den Halbleiterkörpern (4), der Metallisierung (3) und der Bodenplatte (1) Metallschichten (20, 21; 22, 23) liegen, die die genannten Teile durch Diffusionsschweißen miteinander verbinden.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiterkörper (4), die Metallisierung (3) und die Bodenplatte (1) vor dem Einlegen die Preßform (5) verlötet werden und daß die Temperatur beim Verformen niedriger als die Schmelztemperatur des Lotes ist.
DE4233073A 1992-10-01 1992-10-01 Verfahren zum Herstellen eines Halbleiter-Modulaufbaus Withdrawn DE4233073A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE4233073A DE4233073A1 (de) 1992-10-01 1992-10-01 Verfahren zum Herstellen eines Halbleiter-Modulaufbaus
EP93117215A EP0650189B1 (de) 1992-10-01 1993-10-22 Verfahren zum Herstellen eines Halbleiter-Modulaufbaus
JP29249793A JP3336095B2 (ja) 1992-10-01 1993-10-29 半導体モジュールの製造方法
US08/157,915 US5379942A (en) 1992-10-01 1993-11-24 Method for producing a semiconductor modular structure

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE4233073A DE4233073A1 (de) 1992-10-01 1992-10-01 Verfahren zum Herstellen eines Halbleiter-Modulaufbaus
EP93117215A EP0650189B1 (de) 1992-10-01 1993-10-22 Verfahren zum Herstellen eines Halbleiter-Modulaufbaus
JP29249793A JP3336095B2 (ja) 1992-10-01 1993-10-29 半導体モジュールの製造方法
US08/157,915 US5379942A (en) 1992-10-01 1993-11-24 Method for producing a semiconductor modular structure

Publications (1)

Publication Number Publication Date
DE4233073A1 true DE4233073A1 (de) 1994-04-07

Family

ID=27435587

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4233073A Withdrawn DE4233073A1 (de) 1992-10-01 1992-10-01 Verfahren zum Herstellen eines Halbleiter-Modulaufbaus

Country Status (4)

Country Link
US (1) US5379942A (de)
EP (1) EP0650189B1 (de)
JP (1) JP3336095B2 (de)
DE (1) DE4233073A1 (de)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4338107C1 (de) * 1993-11-08 1995-03-09 Eupec Gmbh & Co Kg Halbleiter-Modul
EP0872882A2 (de) * 1997-04-15 1998-10-21 Curamik Electronics GmbH Verfahren zum Herstellen eines gewölbten Metall-Keramik-Substrates
DE102004021633A1 (de) * 2004-05-03 2005-12-01 Infineon Technologies Ag Verfahren zum Verbinden eines Halbleiterchips mit einem Chipträger und Anordnung mit einem Halbleiterchip und einem Chipträger
DE19615481B4 (de) * 1996-04-03 2006-10-05 Electrovac Ag Gewölbtes Metall-Keramik-Substrat
DE102005061773B3 (de) * 2005-12-23 2007-05-16 Danfoss Silicon Power Gmbh Verfahren zum Herstellen eines Leistungshalbleitermoduls und Leistungshalbleitermodul
EP1845556A1 (de) * 2005-02-02 2007-10-17 Sony Chemical & Information Device Corporation Anbringvorrichtung für elektrische komponenten
EP1993133A2 (de) 2007-05-12 2008-11-19 SEMIKRON Elektronik GmbH & Co. KG Gesintertes Leistungshalbleitersubstrat sowie Herstellungsverfahren hierzu
EP1993132A2 (de) 2007-05-12 2008-11-19 SEMIKRON Elektronik GmbH & Co. KG Leistungshalbleitersubstrat mit Metallkontaktschicht sowie Herstellungsverfahren hierzu
DE102008050798A1 (de) 2008-10-08 2010-04-15 Infineon Technologies Ag Verfahren zum Positionieren und Fixieren eines Bauteils auf einem anderen Bauteil sowie eine Anordnung zum Positionieren und Vorfixieren
DE102009024371A1 (de) * 2009-06-09 2010-12-16 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung einer Stromrichteranordnung mit Kühleinrichtung und Stromrichteranordnung
US8110925B2 (en) 2007-07-26 2012-02-07 Semikron Elektronik Gmbh & Co., Kg Power semiconductor component with metal contact layer and production method therefor
CN113301723A (zh) * 2021-05-19 2021-08-24 英拓自动化机械（深圳）有限公司 一种用于pcb板的方向检测矫正设备

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0805492B1 (de) * 1996-04-03 2004-06-30 Jürgen Dr.-Ing. Schulz-Harder Gewölbtes Metall-Keramik-Substrat
DE19914815A1 (de) * 1999-03-31 2000-10-05 Abb Research Ltd Halbleitermodul
JP3919398B2 (ja) * 1999-10-27 2007-05-23 三菱電機株式会社 半導体モジュール
JP2006522453A (ja) * 2003-03-31 2006-09-28 リットン・システムズ・インコーポレイテッド マイクロチャネルプレートの接合方法
US7482638B2 (en) * 2003-08-29 2009-01-27 Philips Lumileds Lighting Company, Llc Package for a semiconductor light emitting device
DE102004057421B4 (de) * 2004-11-27 2009-07-09 Semikron Elektronik Gmbh & Co. Kg Druckkontaktiertes Leistungshalbleitermodul für hohe Umgebungstemperaturen und Verfahren zu seiner Herstellung
JP4925669B2 (ja) * 2006-01-13 2012-05-09 ソニーケミカル＆インフォメーションデバイス株式会社 圧着装置及び実装方法
DE102008009510B3 (de) * 2008-02-15 2009-07-16 Danfoss Silicon Power Gmbh Verfahren zum Niedertemperatur-Drucksintern
DE102008048869A1 (de) * 2008-09-25 2010-04-22 Infineon Technologies Ag Vorrichtung und Verfahren zum Verbinden zweier Verbindungspartner
US9583413B2 (en) * 2009-02-13 2017-02-28 Infineon Technologies Ag Semiconductor device
EP2674971B1 (de) 2011-02-08 2021-04-07 Fuji Electric Co., Ltd. Verfahren zur herstellung einer wärmeableitenden platte für ein halbleitermodul, wärmeableitende platte und verfahren zur herstellung eines halbleitermoduls mit dieser wärmeableitenden platte
US10104812B2 (en) 2011-09-01 2018-10-16 Infineon Technologies Ag Elastic mounting of power modules
WO2014041936A1 (ja) 2012-09-13 2014-03-20 富士電機株式会社 半導体装置、半導体装置に対する放熱部材の取り付け方法及び半導体装置の製造方法
JP6213291B2 (ja) * 2014-02-17 2017-10-18 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板の製造方法
DE102014115319A1 (de) 2014-10-21 2016-04-21 Osram Opto Semiconductors Gmbh Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung
CN109075159B (zh) * 2016-04-21 2021-12-17 三菱电机株式会社 半导体装置及其制造方法
WO2018012616A1 (ja) 2016-07-14 2018-01-18 株式会社 東芝 セラミックス回路基板および半導体モジュール
CN109564908B (zh) * 2017-02-13 2022-06-24 富士电机株式会社 半导体装置以及半导体装置的制造方法
EP3422394B1 (de) 2017-06-29 2021-09-01 Infineon Technologies AG Verfahren zur verarbeitung eines halbleitersubstrats
WO2019117987A1 (en) 2017-12-15 2019-06-20 Didrew Technology (Bvi) Limited System and method of embedding driver ic (emdic) in lcd display substrate
WO2019135783A1 (en) 2018-01-04 2019-07-11 Didrew Technology (Bvi) Limited Frameless lcd display with embedded ic system and method of manufacturing thereof
WO2019156695A1 (en) 2018-02-09 2019-08-15 Didrew Technology (Bvi) Limited Method of manufacturing fan out package with carrier-less molded cavity
US10424524B2 (en) 2018-02-15 2019-09-24 Chengdu Eswin Sip Technology Co., Ltd. Multiple wafers fabrication technique on large carrier with warpage control stiffener
US10734326B2 (en) 2018-02-15 2020-08-04 Didrew Technology (Bvi) Limited Hermetic flat top integrated heat spreader (IHS)/electromagnetic interference (EMI) shield package and method of manufacturing thereof for reducing warpage
JP7334464B2 (ja) 2019-05-15 2023-08-29 富士電機株式会社 半導体モジュール、半導体モジュールの製造方法および段差冶具
EP4086030A1 (de) * 2021-05-07 2022-11-09 Infineon Technologies AG Verfahren zur trennung von substraten

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE58908749D1 (de) * 1988-03-03 1995-01-26 Siemens Ag Verfahren zum Befestigen von elektronischen Bauelementen auf Substraten und Anordnung zur Durchführung desselben.
EP0330896A3 (de) * 1988-03-03 1991-01-09 Siemens Aktiengesellschaft Verfahren zum Befestigen von Halbleiterbauelementen auf Substraten und Anordnungen zur Durchführung desselben
DE3917765C2 (de) * 1989-05-31 1996-05-30 Siemens Ag Verfahren zum Verbinden von zwei scheibenförmigen Körpern aus Materialien unterschiedlicher thermischer Ausdehnungskoeffizienten und dessen Verwendung
DE3940933C2 (de) * 1989-12-12 1996-08-01 Eupec Gmbh & Co Kg Verfahren zum Verformen einer Basisplatte für Halbleitermodule und Vorrichtung zum Durchführen des Verfahrens
EP0460286A3 (en) * 1990-06-06 1992-02-26 Siemens Aktiengesellschaft Method and arrangement for bonding a semiconductor component to a substrate or for finishing a semiconductor/substrate connection by contactless pressing
EP0520294B1 (de) * 1991-06-24 1998-08-26 Siemens Aktiengesellschaft Halbleiterbauelement und Verfahren zu seiner Herstellung

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4338107C1 (de) * 1993-11-08 1995-03-09 Eupec Gmbh & Co Kg Halbleiter-Modul
US5508560A (en) * 1993-11-08 1996-04-16 Eupec Europaeische Gesellschaft Fuer Leistungs-Halbletter Mbh & Co. Kg Semiconductor module
DE19615481B4 (de) * 1996-04-03 2006-10-05 Electrovac Ag Gewölbtes Metall-Keramik-Substrat
DE19615481C5 (de) * 1996-04-03 2013-03-14 Curamik Electronics Gmbh Gewölbtes Metall-Keramik-Substrat
EP0872882A2 (de) * 1997-04-15 1998-10-21 Curamik Electronics GmbH Verfahren zum Herstellen eines gewölbten Metall-Keramik-Substrates
EP0872882A3 (de) * 1997-04-15 1999-04-21 Curamik Electronics GmbH Verfahren zum Herstellen eines gewölbten Metall-Keramik-Substrates
DE102004021633A1 (de) * 2004-05-03 2005-12-01 Infineon Technologies Ag Verfahren zum Verbinden eines Halbleiterchips mit einem Chipträger und Anordnung mit einem Halbleiterchip und einem Chipträger
DE102004021633B4 (de) * 2004-05-03 2006-04-06 Infineon Technologies Ag Verfahren zum Verbinden eines Halbleiterchips mit einem Chipträger und Anordnung mit einem Halbleiterchip und einem Chipträger
EP2264748A3 (de) * 2005-02-02 2012-09-05 Sony Chemical & Information Device Corporation Vorrichtung zur Montage von elektrischen Bauteilen
EP1845556A4 (de) * 2005-02-02 2010-02-10 Sony Chem & Inf Device Corp Anbringvorrichtung für elektrische komponenten
US7857028B2 (en) 2005-02-02 2010-12-28 Sony Corporation Mounting device for electrical component
EP1845556A1 (de) * 2005-02-02 2007-10-17 Sony Chemical & Information Device Corporation Anbringvorrichtung für elektrische komponenten
DE102005061773B3 (de) * 2005-12-23 2007-05-16 Danfoss Silicon Power Gmbh Verfahren zum Herstellen eines Leistungshalbleitermoduls und Leistungshalbleitermodul
EP1993132A2 (de) 2007-05-12 2008-11-19 SEMIKRON Elektronik GmbH & Co. KG Leistungshalbleitersubstrat mit Metallkontaktschicht sowie Herstellungsverfahren hierzu
EP1993133A2 (de) 2007-05-12 2008-11-19 SEMIKRON Elektronik GmbH & Co. KG Gesintertes Leistungshalbleitersubstrat sowie Herstellungsverfahren hierzu
EP1993132A3 (de) * 2007-05-12 2010-09-08 SEMIKRON Elektronik GmbH & Co. KG Leistungshalbleitersubstrat mit Metallkontaktschicht sowie Herstellungsverfahren hierzu
EP1993133A3 (de) * 2007-05-12 2010-09-08 SEMIKRON Elektronik GmbH & Co. KG Gesintertes Leistungshalbleitersubstrat sowie Herstellungsverfahren hierzu
US9768036B2 (en) 2007-05-12 2017-09-19 Semikron Elektronik Gmbh & Co., Kg Power semiconductor substrates with metal contact layer and method of manufacture thereof
US8110925B2 (en) 2007-07-26 2012-02-07 Semikron Elektronik Gmbh & Co., Kg Power semiconductor component with metal contact layer and production method therefor
DE102008050798A1 (de) 2008-10-08 2010-04-15 Infineon Technologies Ag Verfahren zum Positionieren und Fixieren eines Bauteils auf einem anderen Bauteil sowie eine Anordnung zum Positionieren und Vorfixieren
DE102009024371B4 (de) * 2009-06-09 2013-09-19 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung einer Stromrichteranordnung mit Kühleinrichtung und Stromrichteranordnung
DE102009024371A1 (de) * 2009-06-09 2010-12-16 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung einer Stromrichteranordnung mit Kühleinrichtung und Stromrichteranordnung
CN113301723A (zh) * 2021-05-19 2021-08-24 英拓自动化机械（深圳）有限公司 一种用于pcb板的方向检测矫正设备
CN113301723B (zh) * 2021-05-19 2022-04-22 英拓自动化机械（深圳）有限公司 一种用于pcb板的方向检测矫正设备

Also Published As

Publication number Publication date
EP0650189B1 (de) 1996-08-21
US5379942A (en) 1995-01-10
JP3336095B2 (ja) 2002-10-21
EP0650189A1 (de) 1995-04-26
JPH07169781A (ja) 1995-07-04

Similar Documents

Publication Publication Date Title
EP0650189B1 (de) Verfahren zum Herstellen eines Halbleiter-Modulaufbaus
EP0330895B1 (de) Verfahren zum Befestigen von elektronischen Bauelementen auf Substraten und Anordnung zur Durchführung desselben
DE102007047698B4 (de) Vorrichtung und Verfahren zum Verbinden von Komponenten
DE10066446B4 (de) Verfahren zur Herstellung eines elektronischen Bauteils mit zwei Abstrahlungsbauteilen
EP0242626B1 (de) Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat
DE3924225C2 (de) Verfahren zur Herstellung eines Keramik-Metall-Verbundsubstrats sowie Keramik-Metall-Verbundsubstrat
WO2015150335A1 (de) Verfahren zum montieren eines elektrischen bauelements, bei der eine haube zum einsatz kommt, und zur anwendung in diesem verfahren geeignete haube
DE102008048869A1 (de) Vorrichtung und Verfahren zum Verbinden zweier Verbindungspartner
DE102007058497A1 (de) Laminierte mehrschichtige Leiterplatte
EP0805492B1 (de) Gewölbtes Metall-Keramik-Substrat
DE102014222819A1 (de) Leistungshalbleiterkontaktstruktur mit Bondbuffer sowie Verfahren zu dessen Herstellung
DE19522338B4 (de) Chipträgeranordnung mit einer Durchkontaktierung
DE3940933C2 (de) Verfahren zum Verformen einer Basisplatte für Halbleitermodule und Vorrichtung zum Durchführen des Verfahrens
DE10016129A1 (de) Verfahren zum Herstellen einer wärmeleitenden Verbindung zwischen zwei Werkstücken
DE102015114522B4 (de) Verfahren zum Auflöten eines ersten Lötpartners auf einen zweiten Lötpartner unter Verwendung von Abstandhaltern
EP0163163B1 (de) Verfahren zur Herstellung von Leistungshalbleitermodulen mit isoliertem Aufbau
DE3438435C2 (de) Gehäuse aus Metall und Kunststoff für eine Halbleiter-Vorrichtung, das zur Befestigung an einem nicht genau ebenen Wärmeableiter geeignet ist, sowie Verfahren zu dessen Herstellung
DE3922485C1 (de)
DE4118814C2 (de) Verfahren zum Herstellen einer Mehrlagenplatte
DE102015114521A1 (de) Verfahren zum Auflöten eines Isoliersubstrats auf einen Träger
EP3555913B1 (de) Halbleitermodul mit bodenplatte mit hohlwölbung
EP0849981B1 (de) Beidseitig oder mehrschichtig kupferkaschierte Leiterplatte und Verfahren zu ihrer Herstellung
DE19615481C5 (de) Gewölbtes Metall-Keramik-Substrat
DE102009040627B4 (de) Halbleiterbauelement und Verfahren zum Herstellen eines elektronischen Systems
DE102021109666B3 (de) Elektronisches Gerät und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee