DE4232817B4 - Halbleiter-Speicherzelle und Verfahren zu deren Herstellung - Google Patents

Halbleiter-Speicherzelle und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE4232817B4
DE4232817B4 DE4232817A DE4232817A DE4232817B4 DE 4232817 B4 DE4232817 B4 DE 4232817B4 DE 4232817 A DE4232817 A DE 4232817A DE 4232817 A DE4232817 A DE 4232817A DE 4232817 B4 DE4232817 B4 DE 4232817B4
Authority
DE
Germany
Prior art keywords
layer
deposition
capacitor
memory cell
metallization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4232817A
Other languages
German (de)
English (en)
Other versions
DE4232817A1 (de
Inventor
Young-Kwon Jun
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE4232817A1 publication Critical patent/DE4232817A1/de
Application granted granted Critical
Publication of DE4232817B4 publication Critical patent/DE4232817B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments

Landscapes

  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
DE4232817A 1991-10-10 1992-09-30 Halbleiter-Speicherzelle und Verfahren zu deren Herstellung Expired - Fee Related DE4232817B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019910017726A KR950009741B1 (ko) 1991-10-10 1991-10-10 반도체 메모리 셀의 제조방법 및 그 구조
KR91-17726 1991-10-10

Publications (2)

Publication Number Publication Date
DE4232817A1 DE4232817A1 (de) 1993-04-15
DE4232817B4 true DE4232817B4 (de) 2005-07-14

Family

ID=19320988

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4232817A Expired - Fee Related DE4232817B4 (de) 1991-10-10 1992-09-30 Halbleiter-Speicherzelle und Verfahren zu deren Herstellung

Country Status (5)

Country Link
US (1) US5409855A (GUID-C5D7CC26-194C-43D0-91A1-9AE8C70A9BFF.html)
JP (1) JP3397809B2 (GUID-C5D7CC26-194C-43D0-91A1-9AE8C70A9BFF.html)
KR (1) KR950009741B1 (GUID-C5D7CC26-194C-43D0-91A1-9AE8C70A9BFF.html)
DE (1) DE4232817B4 (GUID-C5D7CC26-194C-43D0-91A1-9AE8C70A9BFF.html)
TW (1) TW229323B (GUID-C5D7CC26-194C-43D0-91A1-9AE8C70A9BFF.html)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5605857A (en) * 1993-02-12 1997-02-25 Micron Technology, Inc. Method of forming a bit line over capacitor array of memory cells and an array of bit line over capacitor array of memory cells
US5563089A (en) * 1994-07-20 1996-10-08 Micron Technology, Inc. Method of forming a bit line over capacitor array of memory cells and an array of bit line over capacitor array of memory cells
JP2976842B2 (ja) * 1995-04-20 1999-11-10 日本電気株式会社 半導体記憶装置の製造方法
US5580811A (en) * 1995-05-03 1996-12-03 Hyundai Electronics Industries Co., Ltd. Method for the fabrication of a semiconductor memory device having a capacitor
JPH0917968A (ja) * 1995-06-27 1997-01-17 Mitsubishi Electric Corp 半導体装置とその製造方法
DE19624698C2 (de) * 1995-06-27 2002-03-14 Mitsubishi Electric Corp Halbleiterspeichereinrichtung und Verfahren zur Herstellung einer Halbleiterspeichereinrichtung
US5554557A (en) * 1996-02-02 1996-09-10 Vanguard International Semiconductor Corp. Method for fabricating a stacked capacitor with a self aligned node contact in a memory cell
JP2800787B2 (ja) * 1996-06-27 1998-09-21 日本電気株式会社 半導体記憶装置の製造方法
JPH10209393A (ja) * 1997-01-22 1998-08-07 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3120750B2 (ja) * 1997-03-14 2000-12-25 日本電気株式会社 半導体装置およびその製造方法
US5989954A (en) * 1998-03-05 1999-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a cylinder capacitor in the dram process
JP3144381B2 (ja) 1998-05-19 2001-03-12 日本電気株式会社 半導体装置の製造方法
US5858829A (en) * 1998-06-29 1999-01-12 Vanguard International Semiconductor Corporation Method for fabricating dynamic random access memory (DRAM) cells with minimum active cell areas using sidewall-spacer bit lines
US6218256B1 (en) 1999-04-13 2001-04-17 Micron Technology, Inc. Electrode and capacitor structure for a semiconductor device and associated methods of manufacture
US6163047A (en) * 1999-07-12 2000-12-19 Vanguard International Semiconductor Corp. Method of fabricating a self aligned contact for a capacitor over bitline, (COB), memory cell
KR100330714B1 (ko) * 1999-10-13 2002-04-03 윤종용 반도체 장치의 매몰 콘택 구조 및 그 형성방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0256965A (ja) * 1988-08-22 1990-02-26 Hitachi Ltd 半導体記憶装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5180683A (en) * 1988-06-10 1993-01-19 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing stacked capacitor type semiconductor memory device
JP2508300B2 (ja) * 1988-12-08 1996-06-19 三菱電機株式会社 半導体記憶装置およびその製造方法
US5155057A (en) * 1990-11-05 1992-10-13 Micron Technology, Inc. Stacked v-cell capacitor using a disposable composite dielectric on top of a digit line

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0256965A (ja) * 1988-08-22 1990-02-26 Hitachi Ltd 半導体記憶装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IEDM 1989, S. 31-34 *
IEDM 90, S.655-657 *

Also Published As

Publication number Publication date
TW229323B (GUID-C5D7CC26-194C-43D0-91A1-9AE8C70A9BFF.html) 1994-09-01
US5409855A (en) 1995-04-25
DE4232817A1 (de) 1993-04-15
KR950009741B1 (ko) 1995-08-26
JP3397809B2 (ja) 2003-04-21
JPH05218347A (ja) 1993-08-27

Similar Documents

Publication Publication Date Title
EP1162663B1 (de) Herstellungsverfahren für eine DRAM-Speicherzelle
DE4140681C2 (de) Verfahren zur Herstellung eines Masken-Nur-Lesespeichers (Masken-ROM)
DE3788172T2 (de) MIS integrierte Schaltung, wie eine EPROM-Speicherzelle, und Verfahren zu deren Herstellung.
DE4232817B4 (de) Halbleiter-Speicherzelle und Verfahren zu deren Herstellung
DE4332074C2 (de) Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung
DE102018122648A1 (de) Speichervorrichtungen und Verfahren zum Herstellen derselben
DE4016686C2 (de) Verfahren zum Herstellen eines Halbleiterspeichers
DE10128718B4 (de) Grabenkondensator einer DRAM-Speicherzelle mit metallischem Collarbereich und nicht-metallischer Leitungsbrücke zum Auswahltransistor
DE102005012112B4 (de) Verfahren zum Herstellen von ladungsfangenden Halbleiterspeicherbauelementen und ladungsfangendes Halbleiterspeicherbauelement
EP1166350A1 (de) Verfahren zur herstellung einer dram-struktur mit vergrabenen bitleitungen oder grabenkondensatoren
DE102004020938B3 (de) Verfahren zum Herstellen einer ersten Kontaktlochebene in einem Speicherbaustein
DE19708031B4 (de) Nichtflüchtiger Halbleiterspeicher und Verfahren zu dessen Herstellung
DE10347428B4 (de) Herstellungsverfahren für ein DRAM hoher Dichte mit reduziertem Peripherievorrichtungsbereich
DE102004031741B4 (de) Verfahren zur Herstellung einer Kontaktanordnung für Feldeffekttransistorstrukturen mit Gateelektroden mit einer Metalllage und Verwendung des Verfahrens zur Herstellung von Feldeffekttransistoranordnungen in einem Zellenfeld
DE10120302B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauteils
DE10334547B4 (de) Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist
DE10226569A1 (de) Modifizierter vertikaler Mosfet und Verfahren zu seiner Ausbildung
EP0867926A1 (de) Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall
WO1999033105A1 (de) Verfahren zum herstellen eines speicherzellen-arrays
DE4102184C2 (de) Verfahren zum Herstellen einer DRAM-Zelle
DE10164741A1 (de) Mehrfachabscheidung von Metallschichten zur Herstellung der oberen Kondensatorelektrode eines Grabenkondensators
DE10000003C2 (de) Verfahren zur Herstellung von Gräben für DRAM Zellanordnungen
DE4200284C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE10333777B4 (de) Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle
DE10249216B3 (de) Herstellungsverfahren für ein Kontaktloch in einer Halbleiterstruktur

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: LG SEMICON CO. LTD., CHUNGCHEONGBUK-DO, KR

8110 Request for examination paragraph 44
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee