DE4220296A1 - Narrow-band interference suppression circuit esp. for car radio - employs PLL and shifter to generate compensation signal at frequency of interference component but with opposite phase - Google Patents

Narrow-band interference suppression circuit esp. for car radio - employs PLL and shifter to generate compensation signal at frequency of interference component but with opposite phase

Info

Publication number
DE4220296A1
DE4220296A1 DE19924220296 DE4220296A DE4220296A1 DE 4220296 A1 DE4220296 A1 DE 4220296A1 DE 19924220296 DE19924220296 DE 19924220296 DE 4220296 A DE4220296 A DE 4220296A DE 4220296 A1 DE4220296 A1 DE 4220296A1
Authority
DE
Grant status
Application
Patent type
Prior art keywords
signal
interference
phase
compensation
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19924220296
Other languages
German (de)
Other versions
DE4220296B4 (en )
Inventor
Thomas Form
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ROBERT BOSCH GMBH, 70469 STUTTGART, DE
Original Assignee
Blaupunkt-Werke GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/10Means associated with receiver for limiting or suppressing noise or interference induced by transmission
    • H04B1/12Neutralising, balancing, or compensation arrangements
    • H04B1/123Neutralising, balancing, or compensation arrangements using adaptive balancing or compensation means

Abstract

The IF signal (uN) degraded by interference (uS) is added (2) to a compensation signal (uK) generated in a two-quadrant multiplier (6) of an antiphase equiv. of the interference component (uKO) and the result (um) of multiplying (7) the latter by the degraded input (1), with low-pass filtering (8). The antiphase signal is produced from the input by a phase-locked loop (4) whose output is shifted (5) by a further 90 deg. The amplitude and phase of the compensation signal may be regulated by additional loops incorporating integrators. ADVANTAGE - More effective suppression of interference from clocked electronic equipment harmonics possible without detriment to reception of useful signal.

Description

Die Erfindung geht aus von einer Schaltungsanordnung nach der Gattung des Hauptanspruchs. The invention is based on a circuit arrangement according to the preamble of the main claim.

Der Empfang von Rundfunksendungen, insbesondere mit Autoradios, kann durch Störsignale beeinflußt werden, welche von elektronischen Geräten mit Taktfrequenzen erzeugt werden, die oder deren Oberwellen im Bereich des jeweils zu empfangenen Frequenzbandes liegen. The reception of radio programs, in particular car radios, can be affected by interference signals, which are generated by electronic devices with clock frequencies or their harmonics in the region of each lie to the received frequency band. Zur Unterdrückung derartiger Störsignale ist eine Schaltungsanordnung bekanntgeworden (DE 38 40 999 A1), bei welcher das ZF-Signal über ein Kerbfilter mit einem schmalen Durchlaßbereich geleitet wird. In order to suppress such interference signals, a circuit arrangement has become known (DE 38 40 999 A1), in which the IF signal is passed through a notch filter with a narrow passband. Dabei wird die Frequenz des ZF-Signals derart umgesetzt, daß das Störsignal mit der Mittenfrequenz des Kerbfilters übereinstimmt. The frequency of the IF signal is converted such that the interfering signal corresponds to the center frequency of the notch filter.

Ein praktisch realisierbares Kerbfilter hat jedoch auch bei der Mittenfrequenz eine endliche Dämpfung, so daß bei der bekannten Schaltungsanordnung die Dämpfung des Störsignals begrenzt ist. However, a practically realizable notch filter has a finite attenuation even at the center frequency so that the attenuation of the interfering signal is limited in the known circuit arrangement.

Aufgabe der erfindungsgemäßen Schaltungsanordnung ist es, eine gegenüber der bekannten Schaltungsanordnung stärkere Unterdrückung des Störsignals zu ermöglichen. The object of the circuit arrangement of the invention is to enable a comparison with the known circuit arrangement, stronger suppression of the interfering signal.

Die Schaltungsanordnung mit den kennzeichnenden Merkmalen des Hauptanspruchs hat den Vorteil, daß eine weitgehende Unterdrückung des Störsignals möglich ist, ohne das Nutzsignal zu beeinträchtigen. The circuit arrangement having the characterizing features of the main claim has the advantage that a substantial suppression of the interfering signal is possible without affecting the wanted signal.

Durch die in den Unteransprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen der im Hauptanspruch angegebenen Erfindung möglich. By the provisions recited in the dependent claims, advantageous refinements and improvements of the main claim invention are possible.

Ausführungsbeispiele der Erfindung sind in der Zeichnung anhand mehrerer Figuren dargestellt und in der nachfolgenden Beschreibung näher erläutert. Embodiments of the invention are shown in the drawing way of several figures and explained in detail in the following description. Es zeigt: It shows:

Fig. 1 ein Blockschaltbild eines ersten Ausführungsbeispiels, Fig. 1 is a block diagram of a first embodiment;

Fig. 2 ein zweites Ausführungsbeispiel mit einer Regelung der Amplitude des Kompensationssignals, Fig. 2 shows a second embodiment with a control of the amplitude of the compensation signal,

Fig. 3 ein drittes Ausführungsbeispiel, bei dem sowohl die Phasenlage als auch die Amplitude des Kompensationssignals geregelt werden, Fig. 3 shows a third embodiment in which both the phase position and the amplitude of the compensation signal to be regulated,

Fig. 4 ein viertes Ausführungsbeispiel, bei welchem ein zur Kompensation erzeugtes Störsignal in zwei Komponenten aufgespalten wird, deren Amplitude jeweils geregelt wird, Fig. 4 shows a fourth embodiment in which a generated to compensate for interference signal is split into two components whose amplitude is regulated in each case,

Fig. 5 ein erstes Ausführungsbeispiel zur Ermittlung der Frequenz des Kompensationssignals, Fig. 5 shows a first embodiment for determining the frequency of the compensation signal,

Fig. 6 ein Ausführungsbeispiel einer intelligenten Störfrequenzregelung, Fig. 6 shows an embodiment of an intelligent Störfrequenzregelung,

Fig. 7 ein weiteres Ausführungsbeispiel einer intelligenten Störfrequenzregelung, Fig. 7 shows a further embodiment of an intelligent Störfrequenzregelung,

Fig. 8 Zeitdiagramme zur Erläuterung des Verhaltens der intelligenten Störfrequenzregelung nach den Fig. 4 und 5 und Fig. 8 are timing charts for explaining the behavior of the intelligent Störfrequenzregelung of FIGS. 4 and 5 and

Fig. 9 ein Zustandsdiagramm zur Erläuterung der intelligenten Störfrequenzregelung. Fig. 9 is a state diagram for explaining the intelligent Störfrequenzregelung.

Gleiche Teile sind in den Figuren mit gleichen Bezugszeichen versehen. Identical parts are provided in the figures with the same reference numerals.

Einem Eingang 1 der Schaltungsanordnung nach Fig. 1 ist das ZF-Signal bestehend auf dem Nutzsignal u N und dem Störsignal u S zuführbar. An input 1 of the circuit arrangement of FIG. 1, the IF signal is supplied to the wanted signal consisting u N and the interference signal S u. Es wird über einen Addierer 2 zum Ausgang 3 geleitet, an den in an sich bekannter Weise ein Demodulator angeschlossen werden kann. It is routed via an adder 2 to the output 3, a demodulator may be connected to the in manner known per se. Dem Addierer 2 wird ferner ein Kompensationssignal u K zugeführt, das bezüglich der Frequenz und der Amplitude möglichst genau dem Störsignal u S entsprechen soll. The adder 2, a compensation signal u K is further fed, which is intended to correspond with respect to frequency and amplitude as precisely as possible to the interference signal S u. Außerdem ist es zur möglichst vollständigen Unterdrückung des Störsignals erforderlich, daß zwischen dem Kompensationssignal u K und dem Störsignal u S eine Phasendifferenz von 180° besteht. Moreover, it is necessary to completely as possible suppression of the interfering signal that u K and the interference signal S u is a phase difference of 180 ° between the compensation signal.

In einer Schaltung 4 wird ein Signal gewonnen, das mit der Frequenz des Störsignals u S übereinstimmt und gegenüber dem Störsignal u m π/2 phasengedreht ist. In a circuit 4, a signal is obtained which is opposite to the spurious signal u m π / 2 phase-rotated coincides with the frequency of the interference signal S u and. Einzelheiten dieser Schaltung werden später im Zusammenhang mit den Fig. 5 bis 9 näher erläutert. Details of this circuit will be explained in more detail later in connection with Figs. 5 to 9. Da ein wesentliches Element der Schaltung eine Frequenz- und Phasenregelschaltung ist, ist die Schaltung in Fig. 1 mit der Abkürzung PLL versehen. Because an essential element of the circuit is a frequency and phase control circuit, the circuit in Fig. 1 is provided with the acronym PLL.

Das Ausgangssignal der Schaltung 4 wird in einem Phasendrehglied 5 um weitere π/2 gedreht, so daß ein Signal u K0 entsteht, dessen Frequenz gleich dem Störsignal u S ist und das gegenüber dem Störsignal u S eine Phasendrehung von π bzw. 180° aufweist. The output signal of the circuit 4 is rotated in a phase shifter 5 for more π / 2, so that a signal u K0 is produced, whose frequency is equal to the noise signal u S, and which has a phase shift of π or 180 ° with respect to the disturbance signal u S. In einem Zweiquadranten-Multiplizierer 6 wird das Signal u K0 mit einem Signal um multipliziert, wodurch ein auch bezüglich der Amplitude dem Störsignal gleichendes Kompensationssignal u K gewonnen wird. In a two-quadrant multiplier 6, the signal u K0 is multiplied by a signal, whereby also in amplitude is obtained the interference signal is equal to forming compensation signal u K. Das Signal um wird mit Hilfe eines Multiplizierers 7 und eines Tiefpaßfilters 8 aus dem ZF-Signal und dem Signal u K0 gewonnen. The signal is obtained with the aid of a multiplier 7 and a low pass filter 8 from the IF signal and the signal u K0.

Um eine hohe Dämpfung des Störsignals zu erzielen, sind eine genaue Phasenlage des Signals u K0 sowie eine genaue Steuerung der Amplitude des Signals u K erforderlich. In order to achieve a high damping of the interference signal, an accurate phasing of the signal u K0 as well as precise control of the amplitude of the signal u K are required. Schaltungen mit einer derart hohen Genauigkeit bzw. Stabilität lassen sich zwar mit entsprechend großem Aufwand realisieren - insbesondere mit digitaler Signalverarbeitung. Circuits having such a high accuracy and stability can indeed with a correspondingly high effort to realize - in particular with digital signal processing. Eine Schaltungsanordnung, bei welcher sich durch eine Regelung eine genaue Amplitude des Kompensationssignals u K einstellt, ist jedoch in Fig. 2 dargestellt. A circuit arrangement, in which is established by controlling a precise amplitude of the compensation signal u K is, however, shown in Fig. 2. Bei dieser Schaltungsanordnung wird das Ausgangssignal des Addierers 2 dem Multiplizierer 7 zugeführt, dessen Ausgang über einen Integralregler mit dem Zweiquadranten-Multiplizierer 6 verbunden ist. In this circuit arrangement the output signal of the adder 2 is supplied to the multiplier 7, the output of which is connected via an integral controller to the two-quadrant multiplier. 6 Durch die Verwendung eines Integralreglers wird sichergestellt, daß keine statische Regelabweichung verbleibt. By using an integral controller ensures that no static control deviation remains.

Entscheidenden Einfluß auf die Wirkung der Kompensation hat die Phase des Kompensationssignals u K . Decisive influence on the effect of the compensation is the phase of the compensation signal u K. Bei den im folgenden anhand der Fig. 3 und 4 beschriebenen Ausführungsbeispielen wird daher außer der Amplitude auch die Phase des Kompensationssignals u K geregelt. Therefore, in the below with reference to FIGS. 3 and 4 described embodiments, the phase of the compensation signal u K is controlled in addition to the amplitude. Bei dem Ausführungsbeispiel nach Fig. 3 erfolgt die Regelung der Amplitude des Kompensationssignals u K in gleicher Weise wie bei dem Ausführungsbeispiel nach Fig. 2. Es ist lediglich ein Tiefpaßfilter zwischen den Multiplizierer 7 und den Integralregler 9 geschaltet. In the embodiment according to FIG. 3, the regulation of the amplitude of the compensation signal u K occurs connected in the same manner as in the embodiment of FIG. 2. It is only a low pass filter between the multiplier 7 and the integral controller 9. Zur Regelung der Phase des Signals u K wird dieses in einem Phasendrehglied 11 um π/2 verzögert und über einen Begrenzer 12 einem weiteren Multiplizierer 13 zugeführt, der außerdem das Signal u K0 erhält. To control the phase of the signal u K, it is delayed in a phase shifter 11 by π / 2 and is supplied via a limiter 12 to a further multiplier 13 which also receives the signal u K0.

Der Ausgang des weiteren Multiplizierers 13 ist über ein Tiefpaßfilter 14 und einen Integralregler 15 mit dem Steuereingang eines Phasenschiebers 16 verbunden, der die Phase des Signals u K0 verändert, bevor dieses dem Zweiquadranten-Multiplizierer 6 zugeführt wird. The output of the further multiplier 13 is connected via a low pass filter 14 and an integral controller 15 is connected to the control input of a phase shifter 16 which varies the phase of the signal u K0, before it is fed to the two-quadrant multiplier. 6 Der Regelkreis für die Phase des Kompensationssignals stellt als solcher zwar eine Regelung dar, diese ist jedoch nur für etwaige Toleranzen der Baugruppen 6 und 16 wirksam. The control loop for the phase of the compensation signal is, as such, although a control is, however, this is only effective for any tolerances of the modules 6 and 16th Darüberhinaus wird jedoch eine Steuerung der Phasenlage des Signals u K dadurch vorgenommen, daß der Begrenzerverstärker 12 eine pegelabhängige Phasenverschiebung aufweist, die derjenigen eines gleichartigen Begrenzerverstärkers in der Schaltung 4 entspricht. In addition, however, to control the phase of the signal u K is thereby made that the limiting amplifier 12 has a level-dependent phase shift, which corresponds to that of a similar limiter in the circuit. 4 Dadurch wird die pegelabhängige Phasenverschiebung des Signals u K0 kompensiert. Characterized the level-dependent phase shift of the signal u K0 is compensated.

Bei dem Ausführungsbeispiel nach Fig. 4 wird das Ausgangssignal der Schaltung 4 einerseits direkt und andererseits um π/2 phasengedreht je einem Multiplizierer 21 , 22 zugeführt und dort mit dem Ausgangssignal jeweils eines Integralreglers 26 , 27 multipliziert. In the embodiment according to FIG. 4, the output signal of the circuit 4 is on the one hand directly and on the other hand to π / 2 phase-rotated depending on a multiplier 21 is supplied to 22 and there multiplied by the output signal of a respective integral controller 26, 27. Die Integralregler erhalten Eingangssignale von je einem Multiplizierer 24 , 25 , der die zueinander um 90° phasenverschobenen Signale mit dem kompensierten Zwischenfrequenzsignal u S ′+u N multipliziert. The integral controllers receive input signals from a respective multiplier 24, 25, multiplied each other by 90 ° phase shifted signals with the compensated intermediate frequency signal u S 'u + N. Die Ausgangssignale der Multiplizierer 21 ′, 22 werden bei 23 addiert und als Kompensationssignal u K dem Addierer 2 zugeführt. The outputs of the multipliers 21 ', 22 are added at 23 and supplied as a compensation signal u K to the adder. 2

Durch die Phasendrehung 25 und die Multiplikation mit Hilfe der Multiplizierer 21 , 22 entstehen zwei Komponenten des Kompensationssignals, die unabhängig voneinander derart geregelt werden, daß ihre Summe die zur Unterdrückung des Störsignals erforderliche Amplitude und Phasenlage aufweist. By the phase rotation 25 and the multiplication with the aid of the multipliers 21, 22 two components of the compensation signal, which are independently controlled to arise that their sum for the suppression of the interfering signal has the required amplitude and phase position.

Bei dem Ausführungsbeispiel nach Fig. 5 wird ein steuerbarer Oszillator 33 auf die Frequenz f S des Störsignals mit Hilfe einer PLL-Schaltung geregelt. In the embodiment according to Fig. 5, a controllable oscillator 33 is adjusted to the frequency f S of the interference signal using a PLL circuit. Dazu wird das ZF-Signal u N +u S über einen Eingang 34 und einen Begrenzer 35 einem Multiplizierer 36 zugeführt, mit dem das begrenzte ZF-Signal mit dem Ausgangssignal des Oszillators 33 multipliziert wird. For this purpose, the IF signal u N + u S via an input 34 and a limiter 35 is supplied to a multiplier 36 to which the limited IF signal is multiplied by the output signal of the oscillator 33rd Aus dem Produkt werden zunächst mit Hilfe eines Tiefpaßfilters, das gleichzeitig als Schleifenfilter dient, die unerwünschten Spiegelfrequenzen entfernt, so daß lediglich die Differenzfrequenzen verbleiben. the unwanted image frequencies from the product initially with the aid of a low-pass filter, which simultaneously serves as a loop filter is removed so that only the difference frequencies remain. Die Regelschleife wird durch einen Integrator 38 mit einem Proportionalanteil geschlossen. The control loop is closed by an integrator 38 with a proportional component.

Da das Störsignal irgendwo innerhalb des ZF-Bandes liegen kann und die PLL-Schaltung als solche aufgrund ihrer kleinen Bandbreite nicht in der Lage ist, auf die Frequenz des Störsignals einzurasten, ist auch hier ein Suchlauf erforderlich. Since the interfering signal may be within the IF band somewhere and the PLL circuit is as such because of their small bandwidth is not able to lock to the frequency of the interference signal, a search is required here.

Im Suchlauf ist der Schalter 39 geschlossen, so daß die Regelschleife zwar geschlossen ist, der Oszillator 33 aber durch ein dem Regelsignal überlagertes Dreiecksignal über das gesamte ZF-Band geführt wird. In the search, the switch 39 is closed so that the control loop of the oscillator is indeed closed, but 33 out by a superimposed to the control signal triangular signal over the entire IF band. Das Dreiecksignal entsteht durch das Zusammenwirken einer Schwellwertschaltung 40 mit dem Integrator 38 und einem Addierer 41 . The triangle signal is produced by the interaction of a threshold circuit 40 to the integrator 38 and an adder 41st

Es findet also eine Überlagerung aus der Regelung der PLL-Schaltung durch den Phasendiskriminator und aus einer Führung der PLL-Schaltung über die Rückkopplung des Schleifenfilters 38 statt. There is thus a superposition of the control of the PLL circuit by the phase discriminator and of a guide of the PLL circuit via the feedback of the loop filter 38th Durch die Verwendung eines Filters, dessen Übertragungsfunktion eine Polstelle bei f = 0 besitzt, stellt sich bei eingerasteter PLL-Schaltung und ohne Berücksichtigung des ebenfalls am Eingang der PLL-Schaltung anliegenden Nutzsignals immer eine Phasenverschiebung von π/2 zwischen dem Störsignal und dem Ausgangssignal des Oszillators ein. By using a filter whose transfer function has a pole at f = 0, it turns on latched PLL circuit and without regard to the also present at the input of the PLL circuit useful signal is always a phase shift of π / 2 between the interference signal and the output signal of oscillator one.

Während des Suchlaufs überwacht eine Schaltung zur Einrasterkennung, ob der Oszillator 33 sich in der Nähe des potentiellen Störsignals befindet. During the search, a circuit monitors for Einrasterkennung if the oscillator 33 is in the vicinity of potential interference signal. Dazu wird das begrenzte ZF-Signal mit dem um π/2 phasenverschobenen Ausgangssignal bei 42 multipliziert und bei 43 tiefpaßgefiltert. For this purpose, the limited IF signal is multiplied by the phase-shifted by π / 2 low-pass filtered output signal at 42 at the 43rd Mit Hilfe einer Schwellwertschaltung wird aus dem Ausgangssignal des Tiefpaßfilters ein Steuersignal für den Schalter 39 abgeleitet. With the aid of a threshold value a control signal for the switch 39 is derived from the output signal of the low pass filter. Bei Überschreiten eines Schwellwertes wird der Schalter 39 geöffnet, so daß nur noch der Phasendiskriminator 36 die PLL-Schaltung auf das Störsignal regelt. When a threshold value, the switch 39 is opened so that only the phase discriminator 36 controls the PLL circuit on the interference signal. Fällt das Ausgangssignal des Tiefpaßfilters 43 wieder unter den Schwellwert, wird das Ausgangssignal der Schwellwertschaltung 40 wieder hinzugefügt und der Suchvorgang erneut eingeleitet. The output of the low pass filter 43 falls below the threshold value, the output of the threshold circuit 40 is added again, and the search process is initiated again.

Im Phasenregelkreis (PLL) wird ein PI-Regler benutzt, denn nur ein derartiger Regler ist in der Lage, bei fehlendem Regelsignal die Frequenz des Oszillators 33 für kurze Zeit zu speichern. In the phase-locked loop (PLL), a PI controller is used, because only such a controller is able to store the frequency of the oscillator 33 for a short time if there is no control signal. Ferner bewirkt dieser Regler eine von der Frequenz des Störsignals unabhängige konstante Phasenverschiebung um π/2 zwischen dem Störsignal und dem Ausgangssignal des Oszillators 33 . Furthermore, this controller causes independent of the frequency of the interference signal constant phase shift of π / 2 between the interference signal and the output signal of the oscillator 33rd Diese konstante Phasenverschiebung ist Voraussetzung für eine einwandfreie Funktion der Einrasterkennung mit Hilfe der Baugruppen 42 bis 44 . This constant phase shift is a prerequisite for proper functioning of the Einrasterkennung with the aid of the modules 42 to 44. Das Ausgangssignal des Oszillators 43 kann an einem Ausgang 46 entnommen werden und beispielsweise dem Phasendrehglied 5 ( Fig. 1) zugeführt werden. The output signal of the oscillator 43 can be taken out at an output 46 and, for example, the phase shifter 5 (FIG. 1) are fed.

Bei den in Fig. 5 dargestellten Ausführungsbeispiel ist bei einer Neuabstimmung des Radiolokaloszillators ein erneuter Suchvorgang nach der Frequenz des Störers erforderlich. In the illustrated in Fig. 5 embodiment in a retuning of the radio local oscillator a renewed search operation for the frequency of the jammer is required. Bei stark schwankenden Pegeln des Nutzsignals kann die Regelung der Störfrequenz ausrasten, so daß ebenfalls der aufwendige Suchvorgang erneut gestartet wird. With strongly fluctuating levels of the useful signal, the control of the spurious frequency can disengage so that also the complex search operation is started again. Bei den im folgenden im Zusammenhang mit den Fig. 6 und 7 beschriebenen Ausführungsbeispielen wird die Tatsache ausgenutzt, daß die Störfrequenzen eines Kraftfahrzeugs sich im wesentlichen über die Zeit nicht ändern, abgesehen von dem gelegentlichen Ein- bzw. Ausschalten einzelner Aggregate. In the below in connection with Figs. 6 and 7 described embodiments, the fact is exploited that the spurious frequencies of a motor vehicle do not change substantially over time, except for the occasional switching on and off of individual aggregates. Dadurch ist es möglich, die Frequenzen sicher erkannter Störsignale in einer Störfrequenztabelle zum späteren Gebrauch abzulegen. This makes it possible to store the frequencies safely detected interference signals in a Störfrequenztabelle for later use. Nach einer Neuabstimmung des Radios kann aufgrund der Kenntnis von in der Vergangenheit bereits sicher erkannten Störsignalen und deren absoluter Lage im UKW-Frequenzband die Frequenzregelung sofort auf ein potentielles Störsignal eingestellt werden. After a retune the radio already reliably detected interference signals and their absolute location in the FM band, the frequency control can be immediately adjusted to a potential noise due to the knowledge of the past.

Ferner kann bei stark bzw. schnell schwankenden Nutzsignalpegeln während derjenigen Zeiten, in der ein Halten der Störfrequenz aufgrund des im Vergleich zum Störsignal zu hohen Nutzsignalpegels nicht mehr möglich ist, die Frequenzregelung so nahe an der Störfrequenz gehalten werden, daß ein sofortiges Einrasten der Regelung bei wieder fallenden Nutzsignalpegeln möglich ist. Further, in strong and rapidly fluctuating Nutzsignalpegeln during those times in which a retaining the interference frequency is due to the in comparison to the interference signal to high useful signal level is no longer possible, the frequency control to be kept as close to the noise frequency that an immediate engagement of the control at falling Nutzsignalpegeln is possible again. Außerdem kann die Schaltung zur Störsignalunterdrückung aus dem ZF-Signalweg herausgenommen werden, wenn kein Störsignal empfangen wird. Moreover, the circuit can be taken out to the noise suppression of the IF signal when no noise is received. Dieses wird im folgenden "intelligente Störfrequenzregelung" genannt. This is hereinafter referred to as "smart Störfrequenzregelung".

Bei den Ausführungsbeispielen nach den Fig. 6 und 7 wird von der Regelung mit einer PLL-Schaltung nach Fig. 5 ausgegangen, die um ein Schaltwerk ergänzt ist. In the embodiments according to FIGS. 6 and 7, it is assumed that the control with a PLL circuit according to Fig. 5, which is supplemented by a switching mechanism. Kern des Schaltwerks ist ein Mikroprozessor 51 , der über einen I 2 L-Busanschluß 52 den Zustand des Autoradios auswerten kann - das heißt, unter anderem AM- oder FM-Betrieb sowie die eingestellte Lokaloszillatorfrequenz. Core of the switching mechanism is a microprocessor 51, which can evaluate the condition of the car radio via an I 2 L-bus connection 52 - that is, including AM or FM mode, and the original local oscillator frequency. Das ZF-Signal wird über einen Eingang 53 zugeführt. The IF signal is supplied via an input 53rd Ein Amplitudendemodulator 54 und eine Schwellwertschaltung 55 dienen dazu, dem Mikroprozessor 51 Informationen über den Pegel des ZF-Signals zuzuführen. An amplitude demodulator 54 and a threshold circuit 55 serve to supply 51 information about the level of the IF signal to the microprocessor. Derartige Informationen stehen an einem separaten Ausgang bei gebräuchlichen integrierten FM-Demodulatoren auch bereits zur Verfügung. Such information is available on a separate output for common integrated FM demodulators also already available.

Mit der ZF-Pegelinformation ist es möglich, den notwendigen Arbeitsbereich der gesamten Schaltung einzuschränken, denn anhand von einmal gemessenen maximalen Störpegeln kann ein Nutzsignalpegel festgelegt werden, ab dem eine Störunterdrückung mit hoher Wahrscheinlichkeit nicht mehr nötig bzw. sogar unsinnig ist, da sie eventuell zu falschen Ergebnissen und damit zu zusätzlichen Störungen führt. With the IF level information, it is possible to limit the necessary work area of ​​the entire circuit, as based on one measured maximum noise levels a useful signal can be determined, from which a noise suppression with high probability or is no longer necessary even nonsensical, as they may be incorrect results and causes additional problems.

Den Zustand der Stärkefrequenzregelung kann das Schaltwerk über eine Einrasterkennungsschaltung abfragen, welche aus dem Phasendrehglied 56 einem Multiplizierer 57 , einem Tiefpaßfilter 58 und einer Schwellwertschaltung 59 besteht. The state of the starch frequency control can interrogate the switching mechanism via a Lock detector which is composed of the phase shifter 56 to a multiplier 57, a low pass filter 58 and a threshold circuit 59th Wie bei den zuvor erläuterten Schaltungen wird das ZF-Signal über einen Frequenzer 60 geleitet. As in the previously described circuits, the IF signal is passed through a Frequenzer 60th Die PLL-Schaltung besteht aus einem steuerbaren Oszillator 61 , einem Multiplizierer 62 , zwei Schleifenfiltern 63 , 64 , von denen mit Hilfe eines Umschalters 65 eines wahlweise in den Regelkreis eingeschaltet werden kann, und einem Integrator 66 . The PLL circuit consists of a controllable oscillator 61, a multiplier 62, two loop filters 63, 64, one of which can be selectively switched into the control loop by means of a changeover switch 65, and an integrator 66th Der Umschalter 65 wird vom Mikroprozessor 51 gesteuert, so daß zwei Regelkreisbandbreiten eingeschaltet werden können. The switch 65 is controlled by the microprocessor 51 so that two loop bandwidths can be switched on. Zum Einschwingen wird sinnvollerweise eine große Regelkreisbandbreite gewählt, anschließend kann auf eine kleinere Bandbreite umgeschaltet werden, um den Kreis unempfindlicher gegenüber Nutzsignaleinflüssen zu machen. a large loop bandwidth is usefully chosen to settle, then you can switch to a lower bandwidth to make the circuit less sensitive to Nutzsignaleinflüssen. Am Ausgang 67 des steuerbaren Oszillators 61 ist ein Signal mit der Störfrequenz f S abnehmbar. At the output 67 of the controllable oscillator 61 a signal having the interference frequency f S is removable.

Bei beiden Ausführungsbeispielen besteht die Möglichkeit, den Oszillator 61 durch den Mikroprozessor 51 auf eine bestimmte Frequenz zu setzen. In both embodiments, it is possible to set the oscillator 61 by the microprocessor 51 to a specific frequency. Bei dem Ausführungsbeispiel nach Fig. 6 erfolgt dieses mit Hilfe eines Digital/Analog-Wandlers 68 , dem vom Mikroprozessor die Frequenz festlegende digitale Signale zugeführt werden. In the embodiment of Fig. 6 this is done by means of a digital / analog converter 68, are supplied to the defining by the microprocessor, the frequency digital signals. Die Regelschleife wird dadurch unterbrochen, daß der Umschalter 65 in die untere Stellung gebracht wird. The control loop is interrupted in that the changeover switch is brought into the lower position 65th Unmittelbar nach dem Anlegen des entsprechenden Datenwortes an den Digital/Analog-Wandler stellt sich die gewünschte Frequenz des Oszillators 60 ein. Immediately after the application of the corresponding data word to the digital / analog converter to provide the desired frequency of the oscillator 60th Im Suchlauf werden die Datenwörter laufend inkrementiert. In the search, the data words are continually incremented.

Ist eine Störung erkannt, wird der Integrator freigegeben und übernimmt die Feinregelung, während der Digital/Analog-Wandler seinen Ausgangswert beibehält. If a fault is detected, the integrator is enabled and takes over the fine control while the digital / analog converter retains its original value. Rastet die Regelschleife aus, so ist lediglich der Eingang des PI-Reglers 66 wieder auf 0 zurückzusetzen und der Oszillator 61 schwingt nach einer kurzen Zeit auf der durch den Digital/Analog-Wandler 68 vorgegebenen Frequenz. Detent the control loop, so the input of the PI controller 66 is only reset to 0 and the oscillator 61 oscillates after a short time on the predetermined by the digital / analog converter 68 frequency. Dadurch bleibt die Frequenz in unmittelbarer Nähe der Störfrequenz. Thus, the rate remains near the interference frequency. Hierbei handelt es sich jedoch um eine Steuerung, so daß auftretende Frequenzdriften des Oszillators 61 in Abhängigkeit von Zeit und Temperatur nicht bzw. nur mit großem Aufwand ausgeglichen werden können. However, this is a control so that occurring frequency drifts of the oscillator 61 as a function of time and temperature can not be compensated, or only with great effort.

Diese Nachteile werden bei dem Ausführungsbeispiel nach Fig. 7 dadurch vermieden, daß anstelle eines Digital/Analog-Wandlers ein Synthesizer verwendet wird, der mit einem stabilen Referenzoszillator 70 aufgebaut ist. These drawbacks are, in the embodiment of FIG. 7 avoided in that a synthesizer is used in place of a digital / analog converter which is constructed with a stable reference oscillator 70th Bei diesem Ausführungsbeispiel steigen jedoch mit größerer Frequenzauflösung die Einschwingzeiten relativ stark an. In this embodiment, the settling relatively strong, however, increase with higher frequency resolution. Der Synthesizer besteht aus einem ersten Frequenzteiler 69 , dessen Teilerverhältnis m vom Mikroprozessor steuerbar ist. The synthesizer comprises a first frequency divider 69 whose division ratio m by the microprocessor is controllable. Die Frequenz des Referenzoszillators 70 wird mit Hilfe eines weiteren Frequenzteilers 71 durch n geteilt. The frequency of the reference oscillator 70 is divided by means of a further frequency divider 71 by n. Die Ausgangssignale beider Frequenzteiler 69 , 71 werden einem Multiplizierer 72 zugeführt, dessen Ausgang über ein Tiefpaßfilter 73 mit dem unteren Eingang des Umschalters 65 verbunden ist. The output signals of the two frequency dividers 69, 71 are supplied to a multiplier 72, whose output is connected via a lowpass filter 73 to the lower input of the switch 65th

Im Suchlauf sind der Oszillator 61 und das Tiefpaßfilter 73 in den Synthesizer eingebunden, so daß durch Variieren des Teilerverhältnisses in die Frequenz des Oszillators 61 laufend geändert bzw. voreingestellt wird. In the search of the oscillator 61 and low pass filter 73 are integrated in the synthesizer so that is changed continuously or preset by varying the divider ratio in the frequency of the oscillator 61st Bei erkanntem Störsignal erhält der PI-Regler 66 das Regelsignal nicht mehr aus der Synthesizerschleife, sondern von dem als Phasendiskriminator wirkenden Multiplizierer 62 . With detected interference signal, the PI controller 66 no longer receives the control signal from the synthesizer loop, but of which acts as a phase discriminator multiplier 62nd Die eingestellte Frequenzinformation wird beim Umschalten voll übernommen, da der PI-Regler 66 in diesem Fall als Frequenzspeicher wirkt. The set frequency information is fully covered when switching because the PI controller 66 acts as a frequency memory in this case. Rastet die Regelschleife aus, wird der Eingang des PI-Reglers wieder über den Umschalter 65 mit der Synthesizerschleife verbunden, um den Oszillator 61 wieder auf die vorgegebene Frequenz zu steuern. Engaged the servo loop from the input of the PI controller is re-connected through the switch 65 with the synthesizer loop 61 to control the oscillator to the preset frequency.

Die jeweils vorhandene Frequenz des Oszillators 61 kann über einen digitalen Frequenzmesser 74 , der den jeweiligen Wert der Frequenz in ein digitales Signal umwandelt, dem Mikroprozessor 51 zugeführt werden. Each known frequency of the oscillator 61 can be a digital frequency meter 74 which converts the respective value of the frequency in a digital signal are supplied to the microprocessor 51st In dem Mikroprozessor 51 ist eine Frequenztabelle 75 abgelegt, die zuvor ermittelte Störfrequenzen in Abhängigkeit von der jeweiligen Empfangsfrequenz enthält. In the microprocessor 51, a frequency table 75 is stored, which contains previously determined interference frequencies in dependence upon the respective receive frequency. Über den Busanschluß 52 erhält der Mikroprozessor 51 Informationen über die jeweils eingestellte Empfangsfrequenz bzw. die Frequenz des Lokaloszillators, worauf der Mikroprozessor 51 aus der Frequenztabelle 75 die dort zu erwartende Frequenz des Störsignals ausliest und diese über den Digital/Analog-Wandler 68 ( Fig. 6) bzw. über den steuerbaren Frequenzteiler 69 zum Setzen des Oszillators 61 ausgibt. Via the bus connection 52, the microprocessor 51 receives information about the currently set receiving frequency or the frequency of the local oscillator, to which the microprocessor 51 from the frequency table 75 reads the expected there frequency of the interference signal, and this (via the digital / analog converter 68. Fig. 6) or via the controllable frequency divider 69 for setting the oscillator 61 outputs.

Fig. 8 stellt zwei Zeitdiagramme dar, wobei das Diagramm a einen angenommenen Verlauf des Nutzsignals û N (t) gegenüber dem zeitkonstanten Störsignal û S (t) darstellt. Fig. 8 shows two timing charts, the diagram being a an assumed during the useful signal U N (t) over the time constant interference signal U s (t). Das Diagramm b zeigt den zeitlichen Verlauf der Frequenz f VCO des Oszillators 61 . Diagram b shows the time course of the frequency f VCO of the oscillator 61st Zwischen dem Zeitpunkt t 0 und t 1 befindet sich die Regelung im Suchlauf. Between time t 0 and t 1, the control is in the search. Bei der Frequenz f VO,dig erkennt die Einrasterkennung das Störsignal mit der Frequenz f S und schaltet in die analoge Frequenzregelung mit großer Regelbandbreite um. At the frequency f L, dig the Einrasterkennung detects the interference signal with the frequency f S and switches to a large control range in the analog frequency control.

Nach Ablauf einer Zeit t u ist die Regelung weitgehend eingeschwungen und es wird die Regelkreisbandbreite über den Schalter 65 auf einen kleineren Wert umgeschaltet. After elapse of a time t u, the control is largely settled, and it is the loop bandwidth is switched via switch 65 to a smaller value. Zum Zeitpunkt t 2 ist der Nutzsignalpegel so groß geworden, daß die Einrasterkennung das Störsignal nicht mehr erkennen kann und der Mikroprozessor die Regelung in einen Zustand "digitales Halten" umschaltet. At time t 2 is the desired signal level has become so great that the Einrasterkennung can no longer recognize the interference signal and the microprocessor switches the control in a state of "digital Hold". Die Frequenz des Oszillators 61 wird auf den gespeicherten Wert f VCO,dig gezogen. The frequency of the oscillator 61 is pulled dig to the stored value f VCO. Zum Zeitpunkt t 3 kann die Einrasterkennung das Störsignal wieder innerhalb des Nutzsignalspektrums erkennen, so daß das Schaltwerk wieder in den Zustand der analogen Frequenzregelung übergeht. At time t 3, the Einrasterkennung can detect the noise again within the useful signal, so that the switch mechanism goes back to the state of the analog frequency control.

Die jeweils vorhandene Frequenz f S des Störsignals ist bei beiden Ausführungsbeispielen ( Fig. 6 und 7) entweder aus dem Datenwort des Digital/Analog-Wandlers, dem Teilerwert des Synthesizers oder aus dem Ausgangswert der Frequenzmeßeinrichtung 74 abzulesen. Each known frequency f S of the interference signal (FIG. 6 and 7) in both embodiments be read either from the data word of the digital / analog converter, the divider value of the synthesizer or from the output of the frequency measuring 74th Um dafür zu sorgen, daß sich die Oszillatorfrequenz während des Empfangs eines hohen Nutzsignalspegels nicht weiter als der Fangbereich von der Frequenz des Störsignals entfernt, genügt an sich eine niedrige Auflösung bei der Messung der Frequenz des Störsignals. In order to ensure that the oscillator frequency is not farther than the capture range of the frequency of the interfering signal during reception of a high Nutzsignalspegels, is sufficient at a low resolution in the measurement of the frequency of the interfering signal. Da jedoch auch der Einschwingvorgang der Regelung bei bereits im Signalweg liegender Störunterdrückung störend ist, ist es vorteilhaft, dabei eine möglichst feine Frequenzauflösung vorzusehen. However, since the transient control on the already lying in the signal path interference suppression is troublesome, it is advantageous here to provide the finest possible frequency resolution.

Für beide Ausführungsbeispiele der intelligenten Störfrequenzregelung gilt das in Fig. 9 dargestellte vereinfachte Zustandsdiagramm. This applies 9 shown simplified state diagram in Fig. For both embodiments of the intelligent Störfrequenzregelung. Wird das Radio auf einen neuen UKW-Sender abgestimmt (Sendersuchlauf 81 ), so wird bei 82 zunächst geprüft, ob innerhalb der ZF-Bandbreite um den neu abgestimmten Sender herum bereits früher Störsignale erkannt wurden und in die Tabelle eingetragen sind. If the radio is tuned to a new FM station (channel search 81), so it is first checked at 82 whether earlier noise were to the newly tuned station around already detected within the IF bandwidth, and are entered into the table. Ist dieses nicht der Fall, wird bei 83 ein Suchlauf der PLL-Schaltung gestartet. If this is not the case, a search of the PLL circuit is started at the 83rd

Befinden sich jedoch ein oder mehrere entsprechende Störsignale in der Tabelle, ist anhand der eingestellten Lokaloszillatorfrequenz des Radios und der gespeicherten Frequenz des Störsignals deren vermutliche Lage im ZF-Spektrum zu berechnen, worauf der Oszillator 61 bei 84 nacheinander auf die berechneten Frequenzen abgestimmt wird. However, there are one or more corresponding interference signals in the table, based on the set local oscillation frequency of the radio and of the stored frequency of the interference signal whose putative location in the IF spectrum has to be calculated, after which the oscillator is tuned at 84 in succession on the calculated frequencies 61st Daraufhin wird bei 85 geprüft, ob der ZF-Pegel zu groß ist. Then, it is checked at 85 whether the IF level is too high. Falls dieses der Fall ist, beharrt das Schaltwerk in dem Zustand 85 , bis der ZF-Pegel kleiner geworden ist. If this is the case, the switching mechanism remains in this state 85 until the IF level has become smaller. Danach wird bei 86 gefragt, ob die Regelschleife eingerastet bzw. ein Störsignal innerhalb der festgelegten Zeit gefunden worden ist. After that is asked at 86 whether the control loop snapped or an interfering signal within the specified time has been found. Ist dieses nicht der Fall, wird bei 87 gefragt, ob weitere Tabelleneinträge existieren. If this is not the case, is asked at 87 whether further table entries exist. Ist dieses der Fall, werden die Schritte 84 , 85 und 86 wiederholt. If this is the case, the steps 84, 85 and 86 are repeated.

Existieren keine weiteren Tabelleneinträge, wird bei 83 ein analoger PLL-Suchlauf gestartet, bei dem laufend gefragt wird ( 88 ), ob ein Störsignal gefunden wurde. There are no other table entries, an analog PLL search is ongoing demand in the (88) whether an interfering signal has been found is started at 83. Erst wenn dieses der Fall ist, wird die Frequenz des Störsignals bei 89 in die Tabelle eingetragen. Only when this is the case, the frequency of the interference signal is entered at 89 in the table.

Sowohl nach dem Schritt 89 als auch nach dem Schritt 86 beginnt ein analoges Halten der Oszillatorfrequenz des Störsignals bei 90 , worauf bei 91 geprüft wird, ob der ZF-Pegel nicht zu groß ist. Both after the step 89 and after step 86 begins an analog holding the oscillator frequency of the interference signal at 90, after which a check is made at 91 if the IF level is not too large. Solange dieses zutrifft, wird das Halten der Frequenz fortgesetzt. As long as this is true, holding the frequency continues. Trifft dieses jedoch nicht mehr zu, wird bei 92 die Frequenz digital gehalten (t 2 bis t 3 in Fig. 8b). However, this is no longer true for the digital frequency is kept at 92 (t 2 to t 3 in FIG. 8b). Bei 93 wird geprüft, ob das digitale Halten bereits länger als eine vorgegebene Zeit T max dauert und der ZF-Pegel im zulässigen Bereich ist. At 93 it is checked whether the digital Hold lasts already longer than a predetermined time T max and the IF level is out of range. Ist diese Bedingung nicht erfüllt, wird bei 91 nochmals gefragt, ob der ZF-Pegel nicht zu groß ist und ob der Regelkreis eingerastet ist. If this condition is not satisfied, it is asked at 91 again, if the IF level is not too large and if the control loop is engaged. Ist jedoch die Bedingung erfüllt, wird bei 83 ein neuer analoger Suchlauf gestartet. However, if the condition is fulfilled, a new analog search is started at 83rd

Mit der intelligenten Störfrequenzregelung kann auch verhindert werden, daß die Regelung fälschlicherweise beispielsweise auf einen momentan unmodulierten Träger oder dessen Stereohilfsträger einrastet. With the intelligent Störfrequenzregelung can also be prevented that the control erroneously engages example, a currently unmodulated carrier or its stereo subcarrier. Da beim Suchlauf die aktuelle Frequenz des Oszillators der intelligenten Störfrequenzregelung immer bekannt ist, kann diese beispielsweise bestimmte Frequenzbereiche dadurch ausblenden, daß der Suchlauf der Störfrequenzregelung bei bestimmten Frequenzen nicht angehalten wird oder diese Bereiche übersprungen werden. Since the current frequency of the oscillator of the intelligent Störfrequenzregelung is always known while scanning, for example, this certain frequency ranges may hide the fact that the search of the Störfrequenzregelung is not stopped at certain frequencies or these areas are skipped.

Claims (16)

  1. 1. Schaltungsanordnung zur Unterdrückung schmalbandiger Störsignale beim Empfang von frequenzmodulierten Signalen, insbesondere in einem Autoradio, dadurch gekennzeichnet, daß ein Kompensationssignal mit der Frequenz des jeweils im Zwischenfrequenzsignal enthaltenen Störsignals erzeugt wird, welches mit einer derartigen Amplitude und Phasenlage zum Zwischenfrequenzsignal addiert wird, daß das im Zwischenfrequenzsignal enthaltene Störsignal unterdrückt wird. 1. A circuit arrangement for suppressing narrow-band interference signals in the reception of frequency modulated signals, particularly in a car radio, characterized in that which is added with such an amplitude and phase to the intermediate frequency signal generates a compensation signal having the frequency of the interfering signal contained in the intermediate frequency signal respectively, that the interference signal contained in the intermediate frequency signal is suppressed.
  2. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Störsignal mit im wesentlichen konstanter Amplitude von einem steuerbaren Oszillator ( 33 ), der Teil einer Phasenregelschleife ( 4 ) ist, erzeugt wird. 2. A circuit arrangement according to claim 1, characterized in that the noise signal with a substantially constant amplitude of a controllable oscillator (33) which is part of a phase lock loop (4), is generated.
  3. 3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß das vom Oszillator erzeugte Signal über ein steuerbares Übertragungsglied ( 6 ) einem Addierer ( 2 ) für das Zwischenfrequenzsignal zuführbar ist und daß das steuerbare Übertragungsglied ( 6 ) in Abhängigkeit vom Ausgangssignal des Addierers ( 2 ) gesteuert wird. 3. A circuit arrangement according to claim 2, characterized in that the signal generated by the oscillator via a controllable transmission element (6) an adder (2) can be fed to the intermediate frequency signal and that the controllable transmission element (6) in dependence on the output signal of the adder (2) is controlled.
  4. 4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß das Ausgangssignal des steuerbaren Oszillators ( 33 ) und das Ausgangssignal des Addierers ( 2 ) einem Multiplizierer ( 7 ) zuführbar sind, dessen Ausgang über einen Integralregler ( 8 ) mit einem Steuereingang des steuerbaren Übertragungsgliedes ( 6 ) verbunden ist. 4. A circuit arrangement according to claim 3, characterized in that the output signal of the controllable oscillator (33) and the output signal of the adder (2) are fed to a multiplier (7), the output (via an integral controller (8) to a control input of the controllable transmission element 6 is connected).
  5. 5. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß ferner ein Regelkreis ( 11 bis 16 ) für die Phasenlage des Kompensationssignals vorgesehen ist. 5. A circuit arrangement according to claim 3, characterized in that further a control circuit is provided (11 to 16) for the phase of the compensation signal.
  6. 6. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Kompensationssignal aus zwei Komponenten gebildet wird, die vorzugsweise eine Phasendifferenz π/2 aufweisen, und daß über die Amplituden der Komponenten die Phase und die Amplitude des Kompensationssignals geregelt werden. 6. The circuit arrangement according to claim 1, characterized in that the compensation signal is formed of two components, which preferably have a phase difference π / 2, and that are controlled by the amplitudes of the components of the phase and amplitude of the compensation signal.
  7. 7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß von einem steuerbaren Oszillator ( 33 ) mit einem Phasenregelkreis ein Signal mit der Frequenz des Störsignals im Zwischenfrequenzsignal erzeugt wird, daß das Ausgangssignal des steuerbaren Oszillators ( 33 ) über ein Phasendrehglied ( 5 ) einem ersten Multiplizierer ( 21 ) und direkt einem zweiten Multiplizierer ( 22 ) zuführbar ist, deren Ausgänge über einen Addierer ( 23 ) mit dem Addierer ( 2 ) für das Zwischenfrequenzsignal verbunden sind und daß das Ausgangssignal des Addierers ( 2 ) für das Zwischenfrequenzsignal über je einen Eingang je eines weiteren Multiplizierers ( 24 , 25 ) und über je einen Integralregler ( 26 , 27 ) dem ersten und dem zweiten Multiplizierer ( 21 , 22 ) zuführbar sind, wobei das bezüglich der Phase gedrehte und das bezüglich der Phase nicht gedrehte Ausgangssignal des steuerbaren Oszillators ( 33 ) weiteren Eingängen der weiteren Multiplizierer ( 24 , 25 ) zuführbar sind. 7. The circuit arrangement according to claim 6, characterized in that, from a controllable oscillator (33) is generated with a phase locked loop, a signal with the frequency of the interference signal in the intermediate frequency signal, that the output signal of the controllable oscillator (33) via a phase-shifting element (5) a first multiplier (21) and directly to a second multiplier (22) is fed to the outputs via an adder (23) to the adder (2) are connected to the intermediate frequency signal and that the output signal of the adder (2) for the intermediate frequency signal via a respective input each of a further multiplier (24, 25) and via in each case an integral controller (26, 27) the first and second multipliers (21, 22) are fed, wherein the respect to the phase rotated and with respect to the phase non-rotated output signal of the controllable oscillator (33) further inputs the further multiplier (24, 25) can be fed.
  8. 8. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß zur Erzeugung des Kompensationssignals ein steuerbarer Oszillator ( 33 ) vorgesehen ist, der Teil einer Frequenz und Phasenregelschleife ( 36 , 37 , 38 ) ist, welcher ein begrenztes Zwischenfrequenzsignal zuführbar ist und welche den steuerbaren Oszillator ( 33 ) auf die Frequenz f S des Störsignals regelt. 8. The circuit arrangement according to claim 1, characterized in that a controllable oscillator (33) for generating the compensation signal provided to the part of a frequency and phase locked loop (36, 37, 38), which is a limited intermediate frequency signal can be supplied and which the controllable oscillator (33) adjusted to the frequency f S of the interference signal.
  9. 9. Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet, daß die Frequenzregelschleife einen Regler ( 8 ) mit mindestens einem Integralanteil enthält und daß eine schaltbare Gegenkopplung über eine Schwellwertschaltung ( 40 ) vorgesehen ist, die in Abhängigkeit vom Ausgangssignal einer Einrasterkennungsschaltung ( 42 bis 45 ) wirksam oder unwirksam ist. 9. The circuit arrangement according to claim 8, characterized in that the frequency control loop includes a controller (8) with at least one integral component and in that a switchable negative feedback is provided via a threshold circuit (40) effective in dependence on the output signal of a Lock detector (42 to 45) or ineffective.
  10. 10. Schaltungsanordnung nach Anspruch 9, dadurch gekennzeichnet, daß die Einrasterkennungsschaltung einen Multiplizierer ( 42 ) enthält, welcher einerseits das begrenzte Zwischenfrequenzsignal und andererseits das um eine viertel Periode gedrehte Ausgangssignal des steuerbaren Oszillators ( 33 ) zuführbar ist, und daß das Ausgangssignal des Multiplizierers ( 42 ) über ein Tiefpaßfilter ( 43 ) und eine Schwellwertschaltung ( 44 ) der Frequenzregelschleife zuführbar ist. 10. The circuit arrangement according to claim 9, characterized in that the Lock detector includes a multiplier (42), on the one hand the limited intermediate frequency signal and on the other hand, the rotated by a quarter period output signal of the controllable oscillator (33) can be supplied, and that the output signal of the multiplier ( 42) (via a low pass filter 43) and a threshold circuit (44) of the frequency locked loop can be fed.
  11. 11. Schaltungsanordnung nach Anspruch 9, dadurch gekennzeichnet, daß zur Erzeugung der Umsetzfrequenz aus der Frequenz des steuerbaren Oszillators ( 33 ) ein Synthesizer ( 102 bis 115 ) vorgesehen ist, der auf einer quarzstabilen Referenzfrequenz durch in Abhängigkeit von der Frequenz des Oszillators ( 33 ) steuerbare Frequenzteilung die Umsetzfrequenz (f S +f 0 ) erzeugt. 11. The circuit arrangement according to claim 9, characterized in that for generating the conversion frequency from the frequency of the controllable oscillator (33), a synthesizer is provided (102 to 115) on a quartz-stable reference frequency by a function of the frequency of the oscillator (33) controllable frequency dividing generates the conversion frequency (f S + f 0).
  12. 12. Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet, daß der steuerbare Oszillator ( 61 ) von einem Mikroprozessor ( 51 ) auf jeweils eine von mehreren in einer Frequenztabelle ( 75 ) abgelegte Frequenzen setzbar ist, daß der Mikroprozessor ( 51 ) eine Umschaltung zwischen Suchlauf und Regelbetrieb vornimmt und daß dem Mikroprozessor ( 51 ) das Ausgangssignal einer Einrasterkennung ( 56 bis 59 ) zuführbar ist. 12. The circuit arrangement according to claim 8, characterized in that the controllable oscillator (61) by a microprocessor (51) each have a stored of several in a frequency table (75) frequencies can be placed, that the microprocessor (51) to switch between search and carries out control operation and that the microprocessor (51) the output of a Einrasterkennung (56 to 59) can be fed.
  13. 13. Schaltungsanordnung nach Anspruch 12, dadurch gekennzeichnet, daß in der Frequenztabelle ( 75 ) die zuvor ermittelten Frequenzen von Störsignalen abgelegt sind und daß in Abhängigkeit von der Abstimmung des Radios jeweils eine oder mehrere in den jeweiligen Empfangsbereich fallende Frequenzen von Störsignalen aus der Tabelle ( 75 ) auslesbar sind. 13. Circuit arrangement according to claim 12, characterized in that in the frequency table (75) are stored, the previously determined frequencies of interference signals and that, depending on the tuning of the radio in each case one or more items falling within the respective receiving area frequencies of interference signals in the table ( 75) can be read out.
  14. 14. Schaltungsanordnung nach Anspruch 12, dadurch gekennzeichnet, daß der steuerbare Oszillator ( 61 ) vom Mikroprozessor ( 51 ) mittels eines Digital/Analog-Wandlers ( 68 ) auf die jeweilige Frequenz setzbar ist, wobei der Ausgang des Digital/Analog-Wandlers ( 68 ) mit einer Regelschleife ( 62 bis 66 ) des steuerbaren Oszillators ( 61 ) verbunden ist. 14. Circuit arrangement according to claim 12, characterized in that the controllable oscillator (61) from the microprocessor (51) by means of a digital / analog converter (68) is settable to the respective frequency, the output of the digital / analog converter (68 ) is connected to a control loop (62 to 66) of the controllable oscillator (61).
  15. 15. Schaltungsanordnung nach Anspruch 12, dadurch gekennzeichnet, daß der steuerbare Oszillator ( 61 ) vom Mikroprozessor ( 51 ) mittels eines Synthesizers ( 69 bis 73 ) auf die jeweilige Frequenz setzbar ist, wobei der Ausgang des Synthesizers anstelle eines Schleifenfilters ( 63 , 64 ) mit dem Eingang des Reglers ( 66 ) verbindbar ist. 15. Circuit arrangement according to claim 12, characterized in that the controllable oscillator (61) from the microprocessor (51) by means of a synthesizer (69 to 73) is settable on the respective frequency, the output of the synthesizer, instead of a loop filter (63, 64) to the input of the regulator (66) is connectable.
  16. 16. Schaltungsanordnung nach Anspruch 12, dadurch gekennzeichnet, daß der Pegel des Zwischenfrequenzsignals dem Mikroprozessor ( 51 ) zuführbar ist. 16. Circuit arrangement according to claim 12, characterized in that the level of the intermediate frequency signal is fed to the microprocessor (51).
DE19924220296 1992-06-20 1992-06-20 A circuit arrangement for suppressing narrow-band interference signals Expired - Fee Related DE4220296B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19924220296 DE4220296B4 (en) 1992-06-20 1992-06-20 A circuit arrangement for suppressing narrow-band interference signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19924220296 DE4220296B4 (en) 1992-06-20 1992-06-20 A circuit arrangement for suppressing narrow-band interference signals

Publications (2)

Publication Number Publication Date
DE4220296A1 true true DE4220296A1 (en) 1993-12-23
DE4220296B4 DE4220296B4 (en) 2004-06-03

Family

ID=6461497

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19924220296 Expired - Fee Related DE4220296B4 (en) 1992-06-20 1992-06-20 A circuit arrangement for suppressing narrow-band interference signals

Country Status (1)

Country Link
DE (1) DE4220296B4 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000025436A1 (en) * 1998-10-27 2000-05-04 Bae Systems Canada Inc. A narrowband interference canceller for a direct-sequence spread-spectrum communications system
US6215812B1 (en) 1999-01-28 2001-04-10 Bae Systems Canada Inc. Interference canceller for the protection of direct-sequence spread-spectrum communications from high-power narrowband interference
EP1158676A2 (en) * 2000-05-25 2001-11-28 Sony Corporation Interference reducing circuit and television broadcasting receiver
DE10221990A1 (en) * 2002-05-17 2003-12-04 Audi Ag Circuit for reducing noise caused by at least one data bus signal in auto radios with bus connections, has subtraction device for subtracting at least one data bus signal from antenna signal
GB2538226A (en) * 2015-04-20 2016-11-16 Robert Connor Frank Active noise filter

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4320535A (en) * 1979-10-03 1982-03-16 Bell Telephone Laboratories, Incorporated Adaptive interference suppression arrangement
DE3278542D1 (en) * 1982-06-15 1988-06-30 Selenia Ind Elettroniche System for the cancellation of intentional disturbance applied to a monopulse phased array radar
DE3840999A1 (en) * 1988-12-06 1990-06-07 Blaupunkt Werke Gmbh A circuit arrangement for suppressing narrow-band interference signals

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000025436A1 (en) * 1998-10-27 2000-05-04 Bae Systems Canada Inc. A narrowband interference canceller for a direct-sequence spread-spectrum communications system
US6215812B1 (en) 1999-01-28 2001-04-10 Bae Systems Canada Inc. Interference canceller for the protection of direct-sequence spread-spectrum communications from high-power narrowband interference
EP1158676A2 (en) * 2000-05-25 2001-11-28 Sony Corporation Interference reducing circuit and television broadcasting receiver
EP1158676A3 (en) * 2000-05-25 2003-12-10 Sony Corporation Interference reducing circuit and television broadcasting receiver
DE10221990A1 (en) * 2002-05-17 2003-12-04 Audi Ag Circuit for reducing noise caused by at least one data bus signal in auto radios with bus connections, has subtraction device for subtracting at least one data bus signal from antenna signal
DE10221990B4 (en) * 2002-05-17 2006-10-12 Audi Ag Reducing noise to car radios with bus connections
GB2538226A (en) * 2015-04-20 2016-11-16 Robert Connor Frank Active noise filter

Also Published As

Publication number Publication date Type
DE4220296B4 (en) 2004-06-03 grant

Similar Documents

Publication Publication Date Title
DE4002356C1 (en)
DE19502111A1 (en) TDMA transceiver with PLL
DE4306578A1 (en) Method for receiving RF signals using a double heterodyne receiver
EP1063766A2 (en) Modulator for phase and frequency modulation using a PLL circuit and method
DE19934215C1 (en) Quadrature mixer for HF transmission applications uses analogue demodulator providing feedback signal used for evaluation and correction of offset error for each quadrature component
DE3939709A1 (en) A method for tuning a radio transmitting and / or -empfangsgeraetes
US4219745A (en) Backlash filter apparatus
DE4309518A1 (en) Circuit arrangement for deriving at least one dependent on the quality of a received signal quality signal
EP0291826A1 (en) Digital demodulator
EP0595277A1 (en) Homodyne receiver and method of direct conversion
EP0630129A2 (en) Method for generating a synchronised clock signal with a circuit for an adjustable oscillator
DE102005024624B3 (en) Circuit arrangement for generating reference signals, has phase controlled filter between oscillator generator and frequency multiplier, where filter has phase detector and phase controller to set up constant transmission phase of filter
US4605908A (en) Disable circuit for a phase locked loop discriminator circuit
DE19653022A1 (en) Frequency synthesiser with phase loop with phase detector
EP0201092A2 (en) Radio receiver
EP0404230A2 (en) Phase locked loop
EP0208328A1 (en) Dynamic control system
DE19938515A1 (en) Frequency synthesiser for bi-directional communication system
DE4329353A1 (en) PLL system
DE19534516A1 (en) Quick ratcheting phase locked loop
DE3920685A1 (en) Circuit arrangement for selbsttaetigen adjusting the frequency of an FM receiver
DE4427396A1 (en) Digital and analogue input signal processing circuit for television signals
DE69737000T2 (en) Radio transceiver for transmitting and receiving signals in two bands of MF
EP0330984A2 (en) Split-loop filter
DE19954255A1 (en) Phase Lock Loop and related method

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: ROBERT BOSCH GMBH, 70469 STUTTGART, DE

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee