Connect public, paid and private patent data with Google Patents Public Datasets

Data transmission between two units coupled to common memory - using logic control unit built into one unit to generate enable signals controlling access

Info

Publication number
DE4138033A1
DE4138033A1 DE19914138033 DE4138033A DE4138033A1 DE 4138033 A1 DE4138033 A1 DE 4138033A1 DE 19914138033 DE19914138033 DE 19914138033 DE 4138033 A DE4138033 A DE 4138033A DE 4138033 A1 DE4138033 A1 DE 4138033A1
Authority
DE
Grant status
Application
Patent type
Prior art keywords
data
control
memory
units
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19914138033
Other languages
German (de)
Inventor
Askold Dr Ing Meusling
Bernd Dipl Ing Moeller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Otto Von Guericke Universitaet Magdeburg
Original Assignee
Otto Von Guericke Universitaet Magdeburg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRICAL DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a programme unit and a register, e.g. for a simultaneous processing of several programmes
    • G06F15/163Interprocessor communication
    • G06F15/167Interprocessor communication using a common memory, e.g. mailbox
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRICAL DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/16Multiple access memory array, e.g. addressing one storage element via at least independent addressing line groups

Abstract

Data transmission is provided between two units (1,2) that have access to the same data buffer (3). One of the units (2) has a serial data input and produces byte parallel data transfer to the memory control logic. The control logic stage has connections to a data latch, address control stages, and memory control stages. The operating cycle is defined by two valid timing regions. Memory request signals are generated and the control logic responds to generate the appropriate access signals. ADVANTAGE - Allows considerable variations in data transmission conditions. Both units can operate under independent clock frequencies.

Description

Die Erfindung betrifft ein Verfahren zur Datenübergabe, das insbesondere in der Automati sierungstechnik bei der Meßdatenübertragung und -verarbeitung anwendbar ist. The invention relates to a method for data transfer, the sierungstechnik particular in automation in the measured data transmission and processing is applicable.

Bekannt ist ein Kleinmikrorechnersystem mit gemeinsamem Schreib-/Lesespeicher. Known is a small microcomputer system with a shared read / write memory. Die Informationen in Form von mehreren zusammengehörigen Bytes werden echtzeitbezogen im gleichberechtigten Verkehr ausgetauscht. The information in the form of several related bytes are real-time-based exchanged in equal traffic. Dazu sind eine Auswahlschaltung sowie zwei bezüglich der beiden Bussysteme identisch aufgebaute Teilsysteme angeordnet. For this purpose, a selection circuit, and two with respect to the two bus systems identically constructed sub-systems are arranged. Beide Systeme besitzen ein eigenes Bussystem, dessen Busleitungen über Verstärker mit den Busleitungen des gemeinsamen Speichers und den Adress- und Steuerleitungen, sowie jeweils einem Dekoder je Bussystem zur Erkennung eines Speicherverkehrs, verbunden sind (DD-PS 2 15 193). Both systems have their own bus system, which bus lines are connected via amplifiers to the bus lines of the common memory and the address and control lines, as well as a respective decoder, depending bus system for detecting a memory traffic (DD-PS 2 15 193). Die DD-PS 2 62 933 beschreibt eine Zugriffssteuerung auf einen Koppelspeicher, vorzugs weise auf einen Dual-Port-RAM in Master-Slave-Kopplung, wobei die Zugriffssteuerung eines Rechners so lange voreingestellt bleibt, wie kein zweiter eine Speicheranforderung stellt. The DD-PS 2 62 933 describes a controlling access to a communications buffer, preferably, to a dual-port RAM in the master-slave coupling, wherein the access control of a computer is preset as long as no second one memory request is. Außerdem besteht die Möglichkeit, das Zugreifrecht des jeweils anderen Rechners zu sperren. It is also possible to terminate Zugreifrecht the other computer. Bei mehrmaligen gleichzeitigen Speicheranforderungen erfolgt eine wechselsei tige Zuordnung des Zugriffsrechts mittels einer Verriegelungs- und Freigabelogik. In case of multiple simultaneous memory requests a wechselsei term assignment of the access right by means of a locking and release logic. Weiterhin wird in der DD-PS 2 45 965 eine Schaltungsanordnung zum unidirektionalen Da tenaustausch über gemultipexte Ein-/Ausgabetore dargestellt. Further, in the DD-PS 2 45 965 a circuit arrangement for unidirectional Since tenaustausch shown on gemultipexte input / output gates. Dabei besteht die Möglich keit, über zwischengelagerte Adressen- und Datenleitungen asynchrone oder zeitlich ver setzte Prozesse mit unterschiedlichen Zugriffsalgorithmen zu synchronisieren. Here is the possi bility, asynchronous via interposed address and data lines or temporally put processes with different access algorithms to synchronize. Die DE-OS 35 32 164 beschreibt eine Anordnung mit wenigsten zwei Teilnehmern und gemeinsamen Dual-Port-RAM für wahlweisen Zugriff, mit dem die Teilnehmer asynchron in Verbindung stehen. The DE-OS 35 32 164 describes an arrangement with at least two subscribers and common dual-port RAM for random access, with which participants are in asynchronous connection. Voraussetzung für die dargestellte Zugriffssteuerung ist ein teilweise gemultiplexter Daten- und Adressenbus eines Teilnehmers sowie dessen gesondertes Adress-/Steuersignal zum Einspeichern der Adressen. Prerequisite for the illustrated access control is a partially multiplexed data and address of a subscriber as well as its separate address / control signal for storing the addresses. Die Nachteile der genannten Lösungen des Standes der Technik bestehen hauptsächlich in einem hohen schaltungstechnischen Aufwand und Restriktionen bei der Festlegung der Taktfrequenz und Gültigkeitsbereichen für den Speicherzugriff, die die Verarbeitungsquali tät bei der Datenübergabe deutlich beeinträchtigen. The disadvantages of the mentioned solutions of the prior art mainly in a high circuit complexity and restrictions in setting of the clock frequency and scope for the memory access, the processing Quali ty the significantly interfere with the data transfer.

Ziel der Erfindung ist es, ein Verfahren zur Datenübergabe zu schaffen, das mit geringem Aufwand realisierbar ist und eine Datenübertragung mit hoher Variabilität gewährleistet. The aim of the invention is to provide a method for data transfer, which can be implemented with little effort and guarantees a data transmission with high variability.

Es besteht daher die Aufgabe, ein Verfahren zur Datenübergabe zu entwickeln, das mit einer geringen Anzahl einfacher Baugruppen realisierbar ist und eine schnelle Datenübertra gung ermöglicht. There is therefore the task of developing a method for data transfer, which can be realized with a small number of simple components and a fast Datenübertra supply allows.

Zur Lösung dieser Aufgabe weist das erfindungsgemäße Verfahren zur Datenübergabe zwischen zwei Einheiten mit gemeinsamem Speicher, die auf einen gemeinsamen Datenpuf fer zugreifen, wobei eine der beiden Einheiten das Zugriffsrecht hat und dieses nach An forderung durch die andere Einheit innerhalb eines ersten Gültigkeitsbereiches, begrenzt durch die Datenhaltezeit abzüglich einer Speicheroperationszeit, abgibt, wobei die zweitge nannte Einheit das Speicherzugriffsrecht nach Ablauf eines zweiten Gültigkeitsbereiches wieder an die erstgenannte Einheit zurückgibt, folgende Verfahrensmerkmale auf: To achieve this object, the inventive method for data transfer between two units with shared memory, the fer access a common Datenpuf, wherein one of the two units has the access right, and this on the requirements, by the other unit within a first validity range is limited by the data retention time minus a memory operation period, outputs, said zweitge called unit returns the memory access right after a second validity range back to the first-mentioned unit, the following method features:

Der zweite Gültigkeitsbereich wird auf die für eine Speicheroperation notwendige Zeit re duziert, indem die Rückgabe des Speicherzugriffsrechts durch die zweite Einheit mit der Rückflanke des Speichersignals nach einer Byteoperation erfolgt. The second validity range is set to the time necessary for a memory operation time re duced by performing the return of the memory access right by the second unit with the trailing edge of the storage signal after a byte operation.

Die erste Einheit gibt ein Speicherfreigabesignal an die zweite Einheit sowie die zweite Ein heit ein Speicheranforderungssignal an die erste Einheit aus. The first unit is a memory enable signal to the second unit and the second A standardized a storage request signal to the first unit.

Die Datenübertragung zwischen den Einheiten erfolgt je Transferrichtung über einen Speicherbereich, der bei Nichtbearbeitung durch die jeweilige Empfangseinheit in die nächst niedere Speicherebene geschaltet wird. The data transfer between the units is carried out depending on the direction of transfer of a memory area, which is switched when not processing by the respective receiving unit in the next lower level memory.

Vorteilhaft werden beim erfindungsgemäßen Verfahren im Falle der Realisierung der zwei ten Einheit als serielle Ein-/Ausgabe-Einheit die Daten von der ersten Einheit über einen Datenpuffer in der Form eines Datenrumpfes übernommen und zu einem serielle Daten protokoll mit Kennung und Sicherung steil aufbereitet und selbständig übertragen. are adopted in the present process in the case of realization of the two-th unit as a serial input / output unit, the data from the first unit via a data buffer in the form of a data trunk and processed into a serial data protocol identifier and securing steep advantageously and independently transfer. Bei umgekehrter Datenrichtung wird das selbständig empfangene Datenprotokoll zu einem Datenrumpf verdichtet. In the reverse direction, the data automatically received data protocol is compressed to a data hull.

Der Vorteil des erfindungsgemäßen Verfahrens besteht hauptsächlich in der überaus einfa chen Realisierungsmöglichkeit mit wenigen herkömmlichen Standardbaugruppen. The advantage of the method is mainly to very simp chen implementation option with few conventional standard modules. Zusätzlich wird der Übertragungskomfort deutlich erhöht. In addition, the transfer comfort is significantly increased. Beide Einheiten können vorteilhafterweise mit voneinander unabhängigen Systemtaktfrequenzen arbeiten. Both units can advantageously operate with independent system clock frequencies.

Die allgemeine Form der Realisierung des erfindungsgemäßen Verfahrens zur Steuerung der Datenübergabe zwischen Einheiten über einen gemeinsamen Speicher wird an einem Aus führungsbeispiel aus dem Bereich der Datenübergabe in Funktionseinheiten mit Prozessor und intelligenter serieller I/O-Schnittstelle näher erläutert. The general form of realization of the inventive method for controlling the data transfer between units on a common memory is in an off operation example explained in more detail in the field of data transfer in functional units with processor and intelligent serial I / O interface.

Dabei zeigen die zugehörigen Zeichnungen in The accompanying drawings show in

Fig. 1 eine Konfiguration einer Funktionseinheit zur Realisierung des erfindungsgemäßen Verfahrens, Fig. 1 shows a configuration of a functional unit for realizing the method according to the invention,

Fig. 2 ein Signalschema und Fig. 2 is a signal diagram, and

Fig. 3 ein Speicher - Interface. FIG. 3 shows a memory - Interface.

In der in Fig. 1 dargestellten Konfiguration ist eine Einheit 1 der Verarbeitungsprozessor und eine Einheit 2 der serielle Kommunikationscontroller einer Funktionseinheit 4 . In the embodiment shown in Fig. 1 is a configuration unit 1 of the processing processor and a unit 2 of the serial communication controller of a functional unit 4. Im Schnittstellen- und Verarbeitungsblock der Einheit 2 werden die seriell einlaufenden Datenströme verarbeitet und byte-parallel an die Speichersteuerung übergeben bzw. von dieser übernommen, verarbeitet und seriell ausgegeben. In the interface and processing block of the unit 2, the incoming serial data streams are processed and transferred byte-parallel to the memory controller or taken therefrom, processed and output serially. Kernstück der Speichersteuerung ist eine Control-Logik 6 , die über einen Anschluß zur Umschaltung der Betriebsart BA wahlweise einen Gültigkeitsbereich ll nach Anspruch 1 oder 2 (vgl. Fig. 2) realisiert. The core of the memory controller is a control logic 6, which optionally ll via a terminal for switching the BA mode a scope according to claim 1 or 2 (see. Fig. 2) realized. Ausgangspunkt für eine Speicheroperation der Einheit 2 ist eine Lese- oder Schreiboperation eines Daten-Latch 7 durch den Datentransfer zum oder vom Schnittstellen- und Verarbeitungsblock über die Control-Logik 6 . The starting point for a memory operation of the unit 2 is a read or write operation of a data latch 7 by the data transfer to or from the interface and processing block through the control logic. 6 Nach einer solchen Operation wird ein Speicherfreigabesignal SPF abgefragt. After such an operation, a memory enable signal SEN is queried. Bei für die Einheit 2 gesperrtem Speicherzugriff wird an die Einheit 1 ein Speicheranforderungssignal SPA gesendet und das Speicherfreigabesignal SPF weiter abgefragt. When the unit 2 is locked memory access, a memory request signal SPA is sent to the unit 1 and continues to be interrogated, the memory enable signal SEN. Nach Freigabe des Speicherzugriffs für Einheit 2 nach Umschalten von Speicherfreigabesignal SPF, welches innerhalb eines Gültigkeitsbe reiches l, der durch die für die Sende- oder Empfangsoperation eines Byte benötigte Zeit dauer abzüglich der Speicheroperationszeit und eines Sicherheitszuschlages bestimmt ist, erfolgen muß, werden Multiplexer MPX auf die internen Busse umgeschaltet und der Speicherzugriff durch Freigabe einer Speicheroperationssteuerung 8 , die Signale CE, OE, WE generiert, ausgelöst. After release of the memory access for unit 2 after switching from memory enable signal SPF, which must take place within a Gültigkeitsbe rich l, which is determined by the time required for the transmission or reception operation of a byte time period minus the memory operation time and a safety margin, multiplexers MPX are on switched the internal buses and the memory access generated by releasing a memory operation controller 8, the signals CE, OE, WE, triggered. Ist der Speicherzugriff für Einheit 2 bereits bei der ersten Abfrage von Speicherfreigabe signal SPF erlaubt, wird der Speicherzugriff sofort wie im oben beschriebenen Ablauf aus gelöst. If the memory access unit 2 for allowing already during the first interrogation of the memory enable signal SPF, the memory access immediately as in the processing described above, is dissolved from. Ein Endsignal END für das Speicherzugriffsrecht der Einheit 2 wird je nach Einstel lung der Betriebsart mit dem Ende jeder Speicheroperation oder erst am Ende eines seriel len Datenblocks aus mehreren Byte generiert. An end signal END for the memory access right of the unit 2, depending on the SET mode the end of each memory operation or at the end of a data block seriel len lung generated from a plurality of bytes. Mit dem Endsignal END wird ein Speicher freigabe-Flipflop 9 rückgesetzt und damit der Zugriff für Einheit 1 wieder freigegeben. With the end signal END release a storage flip-flop is reset 9 and allow access for unit 1 released. Als Koppelspeicher wird ein statischer RAM eingesetzt. As a coupling memory, a static RAM is used. In Fig. 3 sind außerdem Adreßsignale A O bis A x , Datensignale D O bis D y , eine Adreß steuerung 10 sowie Adreß-, Daten- und Steuerbus 11 ; In Fig. 3 also include address signals A O to A x, data signals D O through D y, an address controller 10, and address, data and control bus 11; 12 und 13 gekennzeichnet. 12 and 13 in.

Claims (2)

1. Verfahren zur Datenübergabe zwischen zwei Einheiten mit gemeinsamem Speicher, die auf einen gemeinsamen Datenpuffer zugreifen, wobei eine der beiden Einheiten das Zugriffsrecht hat und dieses nach Anforderung durch die andere Einheit innerhalb eines ersten Gültigkeitsbereiches, begrenzt durch die Datenhaltezeit abzüglich einer Speicheroperationszeit, abgibt, wobei die zweitgenannte Einheit das Speicherzugriffsrecht nach Ablauf eines zweiten Gültigkeitsbereiches wieder an die erstgenannte Einheit zurückgibt, gekennzeichnet dadurch 1. A method for data transfer between two units with shared memory, the access to a common data buffer, wherein one of the two units has the access right, and this after a request by the other unit within a first validity range, limited by the data holding time minus a memory operation period, outputs, wherein the second-mentioned unit returns the memory access right after a second validity range back to the first-mentioned unit, characterized
daß der zweite Gültigkeitsbereich (ll) auf die für eine Speicheroperation notwendige Zeit reduziert wird, indem die Rückgabe des Speicherzugriffsrechts durch die zweite Einheit ( 2 ) mit der Rückflanke des Speicherfreigabesignals (SPF) nach einer Byteoperation erfolgt, that the second validity range (II) is reduced to the necessary time for a memory operation by performing the return of the memory access right by the second unit (2) with the trailing edge of the memory enable signal (SPF) for a byte operation,
daß die erste Einheit ( 1 ) ein Speicherfreigabesignal (SPF) an die zweite Einheit ( 2 ) sowie die zweite Einheit ( 2 ) ein Speicheranforderungssignal (SPA) an die erste Einheit ( 1 ) ausgibt that the first unit (1) outputs a memory enable signal (SEN) to the second unit (2) and the second unit (2), a memory request signal (SPA) to the first unit (1)
und das die Datenübertragung zwischen den Einheiten ( 1 und 2 ) je Transferrichtung über einen Speicherbereich erfolgt, der bei Nichtbearbeitung durch die jeweilige Empfangseinheit in die nächst niedere Speicherebene geschaltet wird. and the transfer direction of the data transfer takes place between the units (1 and 2) via a storage area which is switched when not processing by the respective receiving unit in the next lower level memory.
2. Verfahren nach Anspruch 1, gekennzeichnet dadurch , 2. The method according to claim 1, characterized in that
daß im Falle der Realisierung der zweiten Einheit ( 2 ) als serielle Ein-/Ausgabe-Einheit die Daten von der ersten Einheit ( 1 ) über einen Datenpuffer ( 3 ) in der Form eines Datenrumpfes übernommen und zu einem seriellen Datenprotokoll mit Kennung und Sicherungsteil aufbereitet und selbständig übertragen werden und that in the case of realization of the second unit (2) as a serial input / output unit over the data from the first unit (1) via a data buffer (3) in the form of a data trunk and processed into a serial data protocol identifier and security unit and transmitted independently and
daß bei umgekehrter Dateneinrichtung das selbständig empfangene Datenprotokoll zu einem Datenrumpf verdichtet wird. that in the reverse data device that received data independently protocol is compressed to a data hull.
DE19914138033 1991-11-19 1991-11-19 Data transmission between two units coupled to common memory - using logic control unit built into one unit to generate enable signals controlling access Withdrawn DE4138033A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19914138033 DE4138033A1 (en) 1991-11-19 1991-11-19 Data transmission between two units coupled to common memory - using logic control unit built into one unit to generate enable signals controlling access

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19914138033 DE4138033A1 (en) 1991-11-19 1991-11-19 Data transmission between two units coupled to common memory - using logic control unit built into one unit to generate enable signals controlling access

Publications (1)

Publication Number Publication Date
DE4138033A1 true true DE4138033A1 (en) 1993-05-27

Family

ID=6445135

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19914138033 Withdrawn DE4138033A1 (en) 1991-11-19 1991-11-19 Data transmission between two units coupled to common memory - using logic control unit built into one unit to generate enable signals controlling access

Country Status (1)

Country Link
DE (1) DE4138033A1 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0031160A1 (en) * 1979-12-21 1981-07-01 IKOSA Industria de Aco Korf Ltda. Metallurgical melting and refining installation
DE3137313A1 (en) * 1981-09-16 1983-03-31 Siemens Ag Circuit arrangement for coupling two microprocessors
DE3532164A1 (en) * 1985-09-10 1987-03-12 Licentia Gmbh Arrangement with a memory shared by at least two subscribers
US4803618A (en) * 1985-01-19 1989-02-07 Panafacom Limited Multiprocessor system having common memory
DE3732007A1 (en) * 1987-09-23 1989-04-06 Bosch Gmbh Robert Circuit for data linkage of two computers with one memory
US5001671A (en) * 1989-06-27 1991-03-19 Vitelic Corporation Controller for dual ported memory
EP0228574B1 (en) * 1985-11-29 1991-04-10 Siemens Aktiengesellschaft Circuit arrangement for the control of the memory access of a host processor and at least one slave processor

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0031160A1 (en) * 1979-12-21 1981-07-01 IKOSA Industria de Aco Korf Ltda. Metallurgical melting and refining installation
DE3137313A1 (en) * 1981-09-16 1983-03-31 Siemens Ag Circuit arrangement for coupling two microprocessors
US4803618A (en) * 1985-01-19 1989-02-07 Panafacom Limited Multiprocessor system having common memory
DE3532164A1 (en) * 1985-09-10 1987-03-12 Licentia Gmbh Arrangement with a memory shared by at least two subscribers
EP0228574B1 (en) * 1985-11-29 1991-04-10 Siemens Aktiengesellschaft Circuit arrangement for the control of the memory access of a host processor and at least one slave processor
DE3732007A1 (en) * 1987-09-23 1989-04-06 Bosch Gmbh Robert Circuit for data linkage of two computers with one memory
US5001671A (en) * 1989-06-27 1991-03-19 Vitelic Corporation Controller for dual ported memory

Non-Patent Citations (7)

* Cited by examiner, † Cited by third party
Title
DUAL PORT, DUAL DATA WIDTH RANDOM-ACCESS MEMORY CONTROLLER. In: IBM Technical Disclosure Bulletin,Vol.28, No.1, June 1985, S.20-23 *
et.al.: A High Speed Dual Port Memory with Simultaneous Serial and Random Mode Access for Viedeo Applications. In: IEEE Journal Solid-State Circuits, Vol. SC-19, No. 6, Dec.1984,S.999-1007 *
Large scale multi-port memories permit asynchron- ous operation. In: Electronic Engineering, Mid- March 1981,S.27-30 *
NICOUD, Jean-Daniel: Video RAMs: Structure and Applications. In: IEEE MICRO, Feb. 1988, S.8-26 *
PINKHAM, Raymond *
SOPOTT, Michael: Zwei Prozessoren an einem Spei- cher. In: Elektronik, 14/10.7.1987, S.73,74,76 *
TEMPLE, J.L.: MEMORY ACCESS CONTROL FOR MULTIPRO- CESSOR SYSTEM USING MICROCODE BITS TO TRANSFER MEMORY CONTROL ON IDLE CYCLES. In: IBM Technical Disclosure Bulletin, Vol.25, No. 3B, August 1982, S.1532,1533 *

Similar Documents

Publication Publication Date Title
EP0325318A2 (en) Switching exchange
EP0026734A1 (en) Secure data processing device
DE19740306A1 (en) Loom control
DE19702270A1 (en) Information transmission method for vehicle safety system
EP0091061A2 (en) Synchronisation device for a digital signal demultiplexing device
EP0178437A1 (en) Dynamic programmable CMOS circuit
EP0870648A2 (en) Data bus system for motor vehicles
DE19515194A1 (en) Communication network and control device for vehicle
EP0012186A1 (en) Clock pulse generating circuit
EP0351014A2 (en) Switching network for a switching system
EP0321050A2 (en) Switching node of a broad-band switching system
DE10143356A1 (en) Acceptance filter for filtering identifiers in messages in e.g. controller area network system, compares each identifier with prestored identifiers and sends corresponding acceptance signal to allocated user based on comparison result
EP0291791A1 (en) Circuit arrangement for telecommunication exchanges, especially PCM time division multiplex telephone exchanges, with decentralized switching stages connected to a centralized switching network
DE3902849A1 (en) Circuit arrangement for exchange of data between two microcomputers
EP0453606A1 (en) Method and circuit arrangement for reducing the loss of information packets transmitted through a packet switch
EP0190554A1 (en) Method and circuit arrangement for switching over a clocked device having multiple operating states
WO1986004434A1 (en) Multiprocessor memory access system
DE19513587A1 (en) Synchronous dynamic random-access memory appts.
EP0291789A1 (en) Circuit arrangement for centrally controlled time division multiplex telecommunication exchanges, especially PCM telephone exchanges, with line groups connected to a switching network
DE4216905A1 (en) Super-scaler processor for parallel high speed operations - has selector with control on basis of empty registers to provide improved parallel processor without unwanted delays
EP0062141A1 (en) Circuit arrangement for entering control commands into a microcomputer system
DE4432061C1 (en) Packet data transmission system with input number generation circuits
EP0362723A2 (en) Network for a switching system
EP0113379A1 (en) Coupler for processors
DE19526798C1 (en) Arrangement for controlling bidirectional, asynchronous and serial transfer of data packets

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8139 Disposal/non-payment of the annual fee