DE4103105A1 - Halbleitervorrichtung und verfahren zum herstellen einer solchen - Google Patents

Halbleitervorrichtung und verfahren zum herstellen einer solchen

Info

Publication number
DE4103105A1
DE4103105A1 DE4103105A DE4103105A DE4103105A1 DE 4103105 A1 DE4103105 A1 DE 4103105A1 DE 4103105 A DE4103105 A DE 4103105A DE 4103105 A DE4103105 A DE 4103105A DE 4103105 A1 DE4103105 A1 DE 4103105A1
Authority
DE
Germany
Prior art keywords
layer
trench
semiconductor substrate
conductor layer
insulation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4103105A
Other languages
German (de)
English (en)
Other versions
DE4103105C2 (https=
Inventor
Moriaki Akazawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4103105A1 publication Critical patent/DE4103105A1/de
Application granted granted Critical
Publication of DE4103105C2 publication Critical patent/DE4103105C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
    • H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
DE4103105A 1990-02-01 1991-02-01 Halbleitervorrichtung und verfahren zum herstellen einer solchen Granted DE4103105A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2023898A JP2572864B2 (ja) 1990-02-01 1990-02-01 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE4103105A1 true DE4103105A1 (de) 1991-08-08
DE4103105C2 DE4103105C2 (https=) 1993-05-13

Family

ID=12123279

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4103105A Granted DE4103105A1 (de) 1990-02-01 1991-02-01 Halbleitervorrichtung und verfahren zum herstellen einer solchen

Country Status (3)

Country Link
JP (1) JP2572864B2 (https=)
KR (1) KR0124143B1 (https=)
DE (1) DE4103105A1 (https=)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10011672A1 (de) * 2000-03-10 2001-09-20 Infineon Technologies Ag Integrierte DRAM-Speicherzelle sowie DRAM-Speicher
DE10233760A1 (de) * 2002-07-25 2004-02-19 Infineon Technologies Ag Halbleiter-Schaltungsstruktur sowie Verfahren zur Herstellung einer Halbleiter-Schaltungsstruktur
DE19938481B4 (de) * 1998-12-19 2005-12-22 Mosel Vitelic Inc. Neue Technologie zur Bildung eines flaschenförmigen Tiefgrabens

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2169207C2 (ru) * 1999-04-09 2001-06-20 Московский государственный институт электроники и математики (технический университет) Способ получения металлодиэлектрических тонких пленок
US6066527A (en) * 1999-07-26 2000-05-23 Infineon Technologies North America Corp. Buried strap poly etch back (BSPE) process
CN120379244A (zh) * 2024-01-25 2025-07-25 华为技术有限公司 存储阵列及其制备方法、存储器、电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4713678A (en) * 1984-12-07 1987-12-15 Texas Instruments Incorporated dRAM cell and method
DE3841588A1 (de) * 1987-12-10 1989-06-29 Hitachi Ltd Dynamischer vertikal-halbleiterspeicher mit wahlfreiem zugriff und verfahren zu seiner herstellung

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0191449A (ja) * 1987-10-02 1989-04-11 Matsushita Electric Ind Co Ltd 半導体メモリ装置
JPH0220061A (ja) * 1988-07-08 1990-01-23 Oki Electric Ind Co Ltd 半導体記憶装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4713678A (en) * 1984-12-07 1987-12-15 Texas Instruments Incorporated dRAM cell and method
DE3841588A1 (de) * 1987-12-10 1989-06-29 Hitachi Ltd Dynamischer vertikal-halbleiterspeicher mit wahlfreiem zugriff und verfahren zu seiner herstellung

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IBM Techn. Discl. Bull., Vol. 32, No. 3B, 1989, S. 177-182 *
IEDM 85, S. 714-717 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19938481B4 (de) * 1998-12-19 2005-12-22 Mosel Vitelic Inc. Neue Technologie zur Bildung eines flaschenförmigen Tiefgrabens
DE10011672A1 (de) * 2000-03-10 2001-09-20 Infineon Technologies Ag Integrierte DRAM-Speicherzelle sowie DRAM-Speicher
US6445609B2 (en) 2000-03-10 2002-09-03 Infineon Technologies Ag Integrated DRAM memory cell and DRAM memory
DE10233760A1 (de) * 2002-07-25 2004-02-19 Infineon Technologies Ag Halbleiter-Schaltungsstruktur sowie Verfahren zur Herstellung einer Halbleiter-Schaltungsstruktur
US6849893B2 (en) 2002-07-25 2005-02-01 Infineon Technologies Ag Semiconductor circuit structure and method for fabricating the semiconductor circuit structure
DE10233760B4 (de) * 2002-07-25 2007-05-03 Infineon Technologies Ag SRAM-Speicherzelle mit Älzgräben und deren Array-Anordnung

Also Published As

Publication number Publication date
DE4103105C2 (https=) 1993-05-13
KR0124143B1 (en) 1997-11-25
JP2572864B2 (ja) 1997-01-16
JPH03227566A (ja) 1991-10-08

Similar Documents

Publication Publication Date Title
DE3916228C2 (de) Halbleiterspeichervorrichtung mit Stapelkondensatorzellenstruktur und Verfahren zu ihrer Herstellung
DE19912220B4 (de) Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung
DE69329376T2 (de) Verfahren zur Herstellung einer SOI-Transistor-DRAM
DE3851649T2 (de) Aus einer Vielzahl von Eintransistorzellen bestehende dynamische Speichervorrichtung mit wahlfreiem Zugriff.
DE69118737T2 (de) Dynamische Speicheranordnung mit wahlfreiem Zugriff mit Bitleitungen, die im Substrat vergraben sind
DE3844388C2 (https=)
DE69227138T2 (de) Gestapelte CMOS Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE4332074C2 (de) Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung
DE19746448B4 (de) DRAM-Zelle mit einem vertikalen Kanal, welche auf einer isolierenden Schicht gebildet ist, sowie ein Herstellungsverfahren für diese DRAM-Zelle
DE4430483A1 (de) MOS-Transistor, Halbeiterspeicherbauelement mit MOS-Transistoren und Herstellungsverfahren hierfür
DE69535335T2 (de) Herstellungsverfahren für eine Grabenkondensator-DRAM-Zelle
DE3785317T2 (de) Matrix hoher Packungsdichte aus dynamischen VMOS RAM.
DE10153765A1 (de) Verfahren zur Herstellung einer Dram-Zelle mit einem tiefen Graben
DE4444686B4 (de) Halbleiterbauelement mit MOS-Transistor und Verfahren zu seiner Herstellung
DE4007582C2 (de) Verfahren zum Herstellen von mindestens zwei Kontakten in einem Halbleiterbauelement
DE19509198C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Mehrschichtverbindungsstruktur
EP0875937A2 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE4038114C2 (de) Verfahren zum Herstellen eines Halbleiterspeichers
DE4421633C2 (de) Halbleitereinrichtung, mit inselförmigen Halbleiterschichten in Matrixform, Verwendung derselben und Verfahren zur Herstellung derselben
DE4210427C2 (de) Halbleitereinrichtung mit Dünnschichttransistor und Verfahren zur Herstellung derselben
DE19622431A1 (de) Halbleiterspeichereinrichtung und Verfahren zum Herstellen derselben
DE4139489A1 (de) Dynamische halbleiterspeichervorrichtung sowie verfahren zur herstellung derselben
DE3930639A1 (de) Halbleiterspeichervorrichtung
DE3927176C2 (https=)
DE4411851C2 (de) Halbleitervorrichtungen mit Grabenisolierstruktur, die einen Kanal-dotierten Bereich aufweist, und Herstellungsverfahren dafür

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 27/108

D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8328 Change in the person/name/address of the agent

Representative=s name: PRUFER & PARTNER GBR, 81545 MUENCHEN

8339 Ceased/non-payment of the annual fee