DE4014008A1 - Highly integrated circuit repair procedure - Google Patents

Highly integrated circuit repair procedure

Info

Publication number
DE4014008A1
DE4014008A1 DE19904014008 DE4014008A DE4014008A1 DE 4014008 A1 DE4014008 A1 DE 4014008A1 DE 19904014008 DE19904014008 DE 19904014008 DE 4014008 A DE4014008 A DE 4014008A DE 4014008 A1 DE4014008 A1 DE 4014008A1
Authority
DE
Germany
Prior art keywords
circuit
highly integrated
functional elements
electronic circuit
interconnect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19904014008
Other languages
German (de)
Inventor
Dietmar Dr Ing Temmler
Wolfgang Dipl Ing Dr Winkler
Klaus-Detlef Dipl Ing Paesch
Juergen Dr Rer Nat Lauche
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Akademie der Wissenschaften der DDR
Original Assignee
Akademie der Wissenschaften der DDR
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Akademie der Wissenschaften der DDR filed Critical Akademie der Wissenschaften der DDR
Priority to DE19904014008 priority Critical patent/DE4014008A1/en
Publication of DE4014008A1 publication Critical patent/DE4014008A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

The pattern of conductors on the surface of a chip is altered for redundancy or repair by applying an electron beam sensitive lacquer coating and an electron beam is guided according to a program to make the required adjustment. The treated areas are then etched. @(4pp Dwg.No.0/0)

Description

Die Erfindung betrifft ein Verfahren zur Redundanzreparatur und/ oder Schaltungsindividualisierung hochintegrierter elektronischer Schaltkreise und dient damit der Ausbeutesteigerung und der Zuverlässigkeitssicherung und/oder der speziellen Festprogrammierung elektronischer Schaltkreise bei deren Herstellung.The invention relates to a method for redundancy repair and / or circuit customization of highly integrated electronic Circuits and thus serves to increase yield and ensure reliability and / or the special fixed programming electronic circuits in their manufacture.

Verfahren zur Redundanzreparatur und/oder Schaltungsindividualisierung hochintegrierter elektronischer Schaltkreise sind bekannt.Redundancy repair and / or circuit customization method highly integrated electronic circuits are known.

Sie resultieren zum einen aus der Problematik der Ausbeutesteigerung, vor allem bei Halbleiterspeichern, zum anderen aus dem Widerspruch zwischen dem gewünschten Komplexitätsgrad der Schaltungen und der Erzielung einer multivalenten Anwendung hochintegrierter elektronischer Schaltkreise zum Zwecke einer wirtschaftlichen Massenfertigung. Zur Entschärfung des Widerspruchs zwischen dem gewünschten Komplexitätsgrad und der Erzielung einer multivalenten Anwendung hochintegrierter elektronischer Schaltungen werden nichtreversibel programmierbare Elemente, in der Regel metallische oder Poly-Si-Schmelzsicherungselemente, sogenannte "fuses" integriert, die nach Abschluß der Schaltkreisfertigung der noch nicht individualisierten Schaltung, entsprechend der Anwenderaufgabe eliminiert werden. On the one hand, they result from the problem of increasing yield, especially with semiconductor memories, on the other hand from the Contradiction between the desired level of complexity of the circuits and achieving a multivalent application of highly integrated electronic circuits for the purpose of economic Mass production. To alleviate the contradiction between the desired level of complexity and the achievement of a multivalent application of highly integrated electronic circuits become non-reversible programmable elements in which Rule metallic or poly-Si fuse elements, so-called "fuses" integrated after the completion of the circuit manufacturing the not yet individualized circuit, accordingly the user task can be eliminated.  

Aus der Problematik der Ausbeutesteigerung bei der Herstellung hochintegrierter elektronischer Bauelemente vor allem bei Halbleiterspeichern werden u. a. zusätzlich zu den notwendigen Funktionselementen des Speicherschaltkreises redundante Funktionselemente auf dem Chip integriert und fehlerhafte Funktionselemente des Schaltkreises durch redundante Funktionselemente ersetzt. Die Einbindung derartiger redundanter Funktionselemente in den Schaltkreis erfolgt ebenfalls durch die Eliminierung von auf dem Halbleiterchip integrierten Schmelzsicherungselementen. In der Regel ergibt sich aus einer derartigen Verfahrensweise eine Ausbeutesteigerung bei der industriellen Massenfertigung elektronischer Schaltkreise um ein Mehrfaches. Die Integration derartiger Schmelzsicherungselemente im Funktionselementverband des Halbleiterchips zum Zwecke der Redundanzreparatur und/oder Schaltungsindividualisierung erfordert neben dem Chipflächenbedarf für das Schmelzsicherungselement selbst, in Abhängigkeit von der anzuwendenden Verfahrensweise bei der Elimination der Schmelzsicherungselemente weiteren Flächenbedarf des Chips für entsprechende Auswahl-, Druchbrenn- und Leistungsschaltungen. Die Dimensionierung und Gestaltung des Fuses ist dabei ein sensitiver Kompromiß zwischen der Möglichkeit der sicheren Elimination der Fuses und einem niedrigen Betriebswiderstand, kurze Signallaufzeiten und hohe Betriebszuverlässigkeit für den Fall der weiteren notwendigen Existenz bestimmter Fuses im Funktionselementeverband des Halbleiterchips beim Einsatz dieses Chips.From the problem of increasing the yield in production highly integrated electronic components, especially in semiconductor memories will u. a. in addition to the necessary functional elements of the memory circuit redundant functional elements integrated on the chip and faulty functional elements of the circuit is replaced by redundant functional elements. The integration of such redundant functional elements in the circuit is also done by eliminating Fuse elements integrated on the semiconductor chip. As a rule, such a procedure results an increase in yield in industrial mass production electronic circuits many times over. The integration such fuse elements in the functional element group of the semiconductor chip for the purpose of redundancy repair and / or Circuit customization requires not only the chip area requirement for the fuse element itself, depending the procedure to be followed when eliminating the Fusible elements further space requirements of the chip for corresponding selection, burn-through and power circuits. The dimensioning and design of the fuse is a sensitive one Compromise between the possibility of safe elimination the fuses and a low operating resistance, short signal propagation times and high operational reliability in the event of further necessary existence of certain fuses in the functional element association of the semiconductor chip when using this chip.

Bedingt durch den Chipflächenbedarf der Fuses und der unter Umständen notwendigen Zusatzschaltungen und die Art ihrer Einbindung in eine, beispielsweise Speicherarchitektur, kann nur eine begrenzte kleine Anzahl von Fuses im Funktionselementeverband ausgeführt werden. Jedoch bedingt auch die Elimination derartiger Fuses zum Zwecke der Redundanzreparator und/oder Schaltungsindividualisierung eine Reihe von Problemen bei deren Beseitigung aus dem Funktionselementeverband des Chips. Die Elimination der Fuses aus dem Funktionselementeverband des Chips erfolgt durch das Anlegen eines elektrischen Stromes an die Fuses, der durch die bei dieser Verfahrensweise notwendig auf dem Chip zusätzlich zu integrierenden Zusatzschaltung für jeden dieser Fuses verstärkt wird und ein Schmelzen des jeweiligen Fuses bewirkt. Die Elimination dieser Fuses aus dem Funktionselementeverband des Chips kann weiterhin erfolgen durch direkte Einwirkung eines Laserstrahles auf die Fuses, wodurch ebenfalls ein Aufschmelzen der Fuses erreicht wird und damit eine Aktivierung und/oder Passivierung bestimmter Funktionselemente der auf dem Halbleiterchip vorhandenen Funktionselemente bzw. redundanter Funktionselemente erfolgt.Due to the chip area requirements of the fuses and under certain circumstances necessary additional circuits and the type of their integration only one, for example a memory architecture limited small number of fuses in the functional element association be carried out. However, the elimination also requires such Fuses for the purpose of redundancy repair and / or circuit customization a number of problems in eliminating them the functional element association of the chip. Elimination of the fuses from the functional element association of the chip is done by applying of an electric current to the fuses, which by the  this procedure necessary to be additionally integrated on the chip Additional circuit for each of these fuses amplified is and causes the respective fuse to melt. The elimination this fuses from the functional element association of the chip can still be done by direct exposure to a laser beam on the fuses, which also melts the Fuses is reached and thus activation and / or passivation certain functional elements on the semiconductor chip existing functional elements or redundant functional elements he follows.

Diese Verfahrensweise bedingt aber einen großen Zeitbedarf bei der Aktivierung bzw. Passivierung der bestimmten Funktionselemente, durch die Notwendigkeit mechanischer Bewegungsabläufe bei der Strahlpositionierung. Die Dimensionierung der Fuses im Funktionselementeverband des Halbleiterchips ist konstruktiv eng zu tolerieren und muß in der technologischen Fertigung beherrscht werden, andernfalls treten beim Schmelzprozeß des Fuses zusätzliche Ausbeuteverluste auf. Die Rückstände des Schmelzprozesses der Fuses und der direkte Energieeintrag in die Fuses können dabei, sowohl die in der Umgebung des Fuses angeordneten Funktionselemente der integrierten elektronischen Schaltung beeinflussen, andererseits ist der direkte Energieeintrag zum Schmelzen der Fuses so vorzugeben, daß ein sicheres bleibendes Auftrennen der Fuses gewährleistet ist. Diese beiden, im Gegensatz zueinander stehenden Probleme können mit zunehmender Strukturverkleinerung trotz Sicherung der Fuses- Umgebung vor diesen Fuses-Materialspratzern immer schwieriger beherrscht werden.However, this procedure requires a great deal of time the activation or passivation of the specific functional elements, due to the need for mechanical movements the beam positioning. The dimensioning of the fuses in the functional element association of the Semiconductor chips can be tolerated constructively and must be in the technological production are mastered, otherwise occur additional losses in yield during the melting process of the fuse. The residues of the melting process of the fuses and the direct Energy input into the fuses can be both in the area des Fuses arranged functional elements of the integrated affect electronic circuitry, on the other hand, the direct Specify the energy input for melting the fuses so that a safe permanent separation of the fuses is guaranteed. These two, conflicting problems can with increasing structure reduction despite securing the fuses Environment in front of these fuses spattering material more and more difficult be mastered.

Ziel der Erfindung ist die Schaffung eines Verfahrens zur Redundanzreparatur und/oder Schaltungsindividualisierung hochintegrierter elektronischer Schaltkreise, das eine Aktivierung und/ oder Passivierung bestimmter Funktionselemente der auf einem Halbleiterchip vorhandenen Funktionselemente bzw. redundanter Funktionselemente ohne Ausbildung jeder Art von für die Redundanzreparatur und/oder Schaltungsindividualisierung bisher üblicher Elemente innerhalb der elektrischen Schaltung erlaubt.The aim of the invention is to create a method for redundancy repair and / or circuit customization highly integrated electronic circuits that activate and / or passivation of certain functional elements on a Semiconductor chip existing functional elements or redundant Functional elements without training of any kind for redundancy repair and / or circuit customization so far more common  Elements allowed within the electrical circuit.

Der Erfindung liegt dabei die Aufgabe zugrunde, ein Verfahren zur Redundanzreparatur und/oder Schaltungsindividualisierung hochintegrierter elektronischer Schaltkreise anzugeben, bei dem der Prozeß der Aktivierung bzw. Passivierung bestimmter Funktionselemente des Schaltkreises unabhängig von einem direkten, die Redundanzreparatur und/oder Schaltungsindividualisierung bewirkenden Energieeintrag, erfolgt.The object of the invention is a method for redundancy repair and / or circuit customization to provide highly integrated electronic circuits where the process of activating or passivating certain functional elements of the circuit regardless of a direct, effecting the redundancy repair and / or circuit customization Energy input, takes place.

Diese Aufgabe wird bei einem Verfahren zur Redundanzreparatur und/oder Schaltungsindividualisierung eines in einem Halbleitermaterial hochintegrierten elektronischen Schaltkreises durch Eliminierung elektrisch leitender Verbindungen von Leitbahnebenen, auch unterschiedlichen Materials zur Aktivierung bzw. Passivierung bestimmter Funktionselemente bzw. redundanter Funktionselemente des hochintegrierten elektronischen Schaltkreises mittels Energieeintrag in Teile dieser elektrisch leitenden Verbindungen erfindungsgemäß dadurch gelöst, daß nach der Fertigstellung des hochintegrierten elektronischen Schaltkreises die Oberfläche dieses Schaltkreises mit einem elektronenstrahlempfindlichen Lack überzogen wird und dieser, entsprechend den zu eliminierenden Leitbahnabschnitten der zwischen den Funktionselementen vorhandenen Leitbahnen, gemäß den aus der elektrischen Zwischenmessung des elektronischen Schaltkreises abgeleiteten Erfordernissen einer programmierten und/oder gemäß den Erfordernissen der Schaltungsindividualisierung einer fest programmierten Elektronenstrahlbelichtung ausgesetzt wird und daß diese Oberflächenteile im Anschluß an die Lackentwicklung dem Einfluß eines Ätzmittels ausgesetzt werden, welches die Leitbahnabschnitte durchtrennt.This task is done in a redundancy repair procedure and / or circuit customization of a in a semiconductor material highly integrated electronic circuit by Elimination of electrically conductive connections from interconnect levels, also different materials for activation or passivation certain functional elements or redundant functional elements of the highly integrated electronic circuit by means of Energy input in parts of these electrically conductive connections solved according to the invention in that after completion of the highly integrated electronic circuit Surface of this circuit with an electron beam sensitive Lacquer is coated and this, according to the eliminating interconnect sections between the functional elements existing interconnects, according to those from the electrical Intermediate measurement of the electronic circuit derived Requirements of a programmed and / or according to the requirements the circuit customization of a permanently programmed Exposed to electron beam exposure and that these surface parts following the development of the paint the influence of a Etchant exposed to the interconnect sections severed.

Das Verfahren wird vorteilhaft dadurch ausgestattet, daß die zu eliminierenden Leitbahnabschnitte jeder der Leitbahnebenen der hochintegrierten elektronischen Schaltung dem Ätzmittel nach Elektronenstrahlbelichtung und Entwicklung einer Lackmaske aussetzbar sind. Dabei werden im Halbleiterscheibenverband präparierte und elektrisch gemessene VLSI/ULSI-Schaltkreise, die für eine der Schaltungsindividualisierung und/oder der Redundanzreparatur dienende spezielle Festprogrammierung ausgelegt sind, nach Aufbringen einer elektronenstrahlempfindlichen Strahlenkopierlackschicht mittels einer Elektronenstrahldirektbelichtungsanordnung punktförmig belichtet.The method is advantageously equipped in that the eliminating interconnect sections of each of the interconnect levels of the highly integrated electronic circuit according to the etchant Exposed to electron beam exposure and development of a resist mask are. Here, preparations are made in the semiconductor wafer association  and electrically measured VLSI / ULSI circuits designed for one of circuit customization and / or redundancy repair serving special fixed programming are designed, after applying an electron beam sensitive coating layer by means of an electron beam direct exposure arrangement exposed at points.

Nach der Lackentwicklung werden die freiliegenden Oberflächenteile gegebenenfalls bis hin zu den Leitbahnabschnitten der verschiedenen Leitbahnebenen, bestehend beispielsweise aus Polysilicium, Silicid oder Aluminium, entfernt und danach durch Ätzen des freiliegenden Leitbahnabschnittes die Eliminierung dieses Leitbahnabschnittes, d. h. die Festprogrammierung des Schaltkreises realisiert. Die Elektronenstrahldirektbelichtungsanordnung wird dabei für den Fall der Schaltungsindividualisierung entsprechend dem Kundenwunsch für den Schaltkreis programmiert, für den Fall der Redundanzreparatur wird sie entsprechend dem Ergebnis der vorherigen elektrischen Zwischenmessung des Schaltkreises über die Verteilung fehlerhafter Bauelemente innerhalb des Chips und der Verteilung redundanzfähiger Chips auf der einzelnen Scheibe, chip- und scheibenindividuell programmiert. Das Eliminieren von Leitbahnabschnitten des elektronischen Schaltkreises, d. h. dessen Festprogrammierung erfolgt dabei in einer latenten und einer Fix-Phase. Dabei erzeugt der Elektronenstrahl auf dem Strahlenkopierlack ein latentes Lackbild. Dieses kann nach der Entwicklung bei Bedarf kontrolliert werden und ist in jedem Fall korrigierbar. In der zweiten Phase, der Fix-Phase, wird dieses Lackbild im Untergrund durch Trennen der vorgegebenen Leitbahnabschnitte in den freibelichteten Lackfenstern mittels eines Ätzprozesses fixiert.After varnish development, the exposed surface parts if necessary up to the interconnect sections of the various Interconnect levels, consisting for example of polysilicon, Silicide or aluminum, removed and then by etching of the exposed track section the elimination of this Interconnect section, d. H. the fixed programming of the Circuit realized. The electron beam direct exposure arrangement is used in the case of circuit customization programmed for the circuit according to customer requirements, in the case of redundancy repair, it becomes corresponding the result of the previous electrical intermediate measurement of the Circuit about the distribution of faulty components within of the chip and the distribution of redundant chips of the individual slice, programmed individually for each chip and slice. The elimination of interconnect sections of the electronic Circuit, d. H. its fixed programming takes place in a latent and a fixed phase. This creates the electron beam a latent lacquer image on the radiation copy lacquer. This can be checked after development and if necessary correctable in any case. In the second phase, the fix phase, is this paint image in the underground by separating the specified Interconnect sections in the exposed lighting windows using an etching process fixed.

Die Erfindung soll anhand einer Ausführungsbeispielsbeschreibung näher erläutert werden.The invention is based on an exemplary embodiment are explained in more detail.

Die chip- und scheibeneinheitliche Individualisierung gemäß dem Kundenwunsch erfolgt durch die Eingabe eines diese Individualisierung enthaltenden Datenträgers in die Elektronenstrahlbelichtungsanlage zum Zwecke der Steuerung der Lackbelichtung des Elektronenstrahles gemäß den zu eliminierenden Leitbahnabschnitten in den einzelnen Leitbahnebenen der präparierten Halbleitermaterialscheiben. Die scheiben- und chipspezifische Redundanzreparatur erfolgt nach dem bei der elektrischen Zwischenprüfung, beispielsweise am Wafertester, ermittelten chip- und scheibenspezifischen Fehlerbild. Dazu erfolgt eine Umprogrammierung der Testmeßdaten in Belichtungssteuerbefehle und eine Datenkonvertierung und -übertragung vom Wafertester auf ein Speichermedium der Elektronenstrahlbelichtungsanlage. Die Belichtungseinheit ruft dabei die im Speichermedium vorhandenen Belichtungsdaten zur Redundanzreparatur der vorher getesteten elektronischen Schaltung ab. Die Lackbelichtung durch den Elektronenstrahl erfolgt dabei in Korrespondenz mit den zu eliminierenden Leitbahnabschnitten der zwischen den Funktionselementen in unterschiedlichen Ebenen vorhandenen Leitbahnen. Die nach der Lackentwicklung freigelegten Oberflächenteile des Chips werden dann einem plasmachemischen oder naßchemischen Ätzprozeß ausgesetzt.The individualization of chips and disks according to Customer request is made by entering this individualization containing data carrier in the electron beam exposure system  for the purpose of controlling the paint exposure of the Electron beam according to the interconnect sections to be eliminated in the individual interconnect levels of the prepared semiconductor material wafers. The disk and chip-specific redundancy repair takes place after the electrical intermediate test, For example, on the wafer tester, determined chip- and wafer-specific Error pattern. To do this, the Test measurement data in exposure control commands and a data conversion and transfer from the wafer tester to a storage medium the electron beam exposure system. The exposure unit calls the exposure data available in the storage medium for the redundancy repair of the previously tested electronic Circuit from. The lacquer exposure is carried out by the electron beam thereby in correspondence with the interconnect sections to be eliminated the between the functional elements in different Levels of existing interconnects. The after the paint development exposed surface parts of the chip are then one exposed to plasma chemical or wet chemical etching process.

Bei der Schaltungsindividualisierung wird die Individualisierungsinvarianz des Chips allein mittels einer Anzahl punktförmiger Durchtrennungen in einem bereits strukturierten Leitbahnmuster des Chips erreicht. Dadurch ist ein höherer Vorfertigungsgrad nicht individualisierter Chips möglich, auf Kundenwünsche kann im Rahmen der vorgegebenen Individualisierungsvarianz wesentlich schneller als bisher eingegangen werden.With circuit customization, the individualization invariance the chip alone by means of a number of punctiform Severances in an already structured interconnect pattern of the chip reached. This means a higher level of prefabrication not individualized chips possible; Essential to the given variance of customization be received faster than before.

Das erfindungsgemäße Verfahren gestattet weiterhin eine Erhöhung der Anzahl der Trennstellen im Leitbahnsystem der Schaltung, sowohl bei der Schaltungsindividualisierung als auch bei der Redundanzreparatur, wodurch Restriktionen für die funktionelle Chiparchitektur weitestgehend aufgehoben werden. Die technologische Toleranz des gesamten Festprogrammierungsprozesses ist dabei ausschließlich auf die laterale Strahlpositionstoleranz quer zur Leitbahn zurückgeführt, damit ist ein sicherer und mit höchster Prozeßausbeute führbarer Redundanzreparatur- bzw. Schaltungsindividualisierungsprozeß in dicht angeordneten Leitbahnsystemen innerhalb einer höchstintegrierten elektronischen Schaltung möglich.The method according to the invention also allows an increase the number of separation points in the circuit's interconnect system, both circuit customization as well as redundancy repair, which imposes restrictions on the functional chip architecture be largely canceled. The technological Tolerance of the entire fixed programming process is exclusive to the lateral beam position tolerance across Guideway returned, making it a safer and with the highest Process yield of feasible redundancy repair or circuit customization process in densely arranged interconnect systems within a highly integrated electronic circuit possible.

Claims (2)

1. Verfahren zur Redundanzreparatur und/oder Schaltungsindividualisierung eines in einem Halbleitermaterial hochintegrierten elektronischen Schaltkreises durch Eliminierung elektrisch leitender Verbindungen von Leitbahnebenen auch unterschiedlichen Materials zur Aktivierung bzw. Passivierung bestimmter Funktionselemente bzw. redundanter Funktionselemente des hochintegrierten elektronischen Schaltkreises mittels Energieeintrag in Teile dieser elektrisch leitenden Verbindungen, dadurch gekennzeichnet, daß nach der Fertigstellung des hochintegrierten elektronischen Schaltkreises die Oberfläche dieses Schaltkreises mit einem elektronenstrahlempfindlichen Lack überzogen wird und dieser, entsprechend den zu eliminierenden Leitbahnabschnitten der zwischen den Funktionselementen vorhandenen Leitbahnen gemäß den aus der elektrischen Zwischenmessung des elektronischen Schaltkreises abgeleiteten Erfordernissen der Redundanzreparatur einer programmierten und/oder gemäß den Erfordernissen der Schaltungsindividualisierung einer festprogrammierten Elektronenstrahlbelichtung ausgesetzt wird, und daß diese Oberflächenanteile im Anschluß an die Lackentwicklung dem Einfluß eines Ätzmittels ausgesetzt werden.1. Method for redundancy repair and / or circuit customization of an electronic circuit that is highly integrated in a semiconductor material by eliminating electrically conductive connections from interconnect levels, also of different materials, for activating or passivating certain functional elements or redundant functional elements of the highly integrated electronic circuit by means of energy input into parts of these electrically conductive connections, characterized in that after the completion of the highly integrated electronic circuit, the surface of this circuit is coated with an electron-beam-sensitive lacquer and this, according to the interconnect sections to be eliminated of the interconnects present between the functional elements, in accordance with the requirements of the redundancy repair of a programmed, derived from the electrical intermediate measurement of the electronic circuit and / or as required d he circuit individualization is subjected to a permanently programmed electron beam exposure, and that these surface portions are exposed to the influence of an etchant following the development of the lacquer. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die zu eliminierenden Leitbahnabschnitte jeder Leitbahnebene der elektronischen Schaltung dem Ätzmittel nach Elektronenstrahlbelichtung und Entwicklung einer Lackmaske aussetzbar sind.2. The method according to claim 1, characterized in that the to eliminating interconnect sections of each interconnect level of the electronic Circuit the etchant after electron beam exposure and development of a paint mask can be suspended.
DE19904014008 1990-04-27 1990-04-27 Highly integrated circuit repair procedure Withdrawn DE4014008A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19904014008 DE4014008A1 (en) 1990-04-27 1990-04-27 Highly integrated circuit repair procedure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19904014008 DE4014008A1 (en) 1990-04-27 1990-04-27 Highly integrated circuit repair procedure

Publications (1)

Publication Number Publication Date
DE4014008A1 true DE4014008A1 (en) 1991-10-31

Family

ID=6405529

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19904014008 Withdrawn DE4014008A1 (en) 1990-04-27 1990-04-27 Highly integrated circuit repair procedure

Country Status (1)

Country Link
DE (1) DE4014008A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6434063B1 (en) 1996-05-22 2002-08-13 Advantest Corporation Method of repairing semiconductor memory, electron-beam memory repairing apparatus and redundancy memory circuit to which the method of repairing semiconductor memory is applicable
DE10354112A1 (en) * 2003-11-19 2005-06-30 Infineon Technologies Ag Repair method for memory chips uses redundant cell areas and corresponding fuses with micro-lithographic devices

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6434063B1 (en) 1996-05-22 2002-08-13 Advantest Corporation Method of repairing semiconductor memory, electron-beam memory repairing apparatus and redundancy memory circuit to which the method of repairing semiconductor memory is applicable
DE19721310C2 (en) * 1996-05-22 2003-04-03 Advantest Corp Method of repairing a semiconductor memory
DE10354112A1 (en) * 2003-11-19 2005-06-30 Infineon Technologies Ag Repair method for memory chips uses redundant cell areas and corresponding fuses with micro-lithographic devices
DE10354112B4 (en) * 2003-11-19 2008-07-31 Qimonda Ag Method and arrangement for repairing memory chips by means of micro-lithography method

Similar Documents

Publication Publication Date Title
US4281449A (en) Method for qualifying biased burn-in integrated circuits on a wafer level
DE69528399T2 (en) Improvements to fuses and anti-fuses for integrated circuits
DE69628196T2 (en) DEVICE AND METHOD FOR SWITCHING ON A FUNCTION IN A MEMORY MODULE
DE60011190T2 (en) Mixed security technologies
DE69529602T2 (en) Double density fuse bank for programming an integrated circuit with laser blown fuses
EP0913837A1 (en) Method for testing bus connections of read/write integrated electronic circuits, in particular memory circuits
DE69533537T2 (en) Melting structure for an integrated circuit arrangement
DE3520003A1 (en) ELECTRICALLY PROGRAMMABLE LINK MATRIX
DE19721310C2 (en) Method of repairing a semiconductor memory
EP0327861A1 (en) Redundancy decoder for an integrated semiconductor memory
DE4014008A1 (en) Highly integrated circuit repair procedure
DE102004058411B3 (en) Semiconductor wafer with a test structure and method
EP0945735B1 (en) Appliance for detecting contact faults during testing integrated circuits
DE102006046089B3 (en) Memory element and method for operating a memory element
DD281490A5 (en) PROCESS FOR REDUNDANCY REPAIR AND / OR CIRCUIT INDIVIDUALIZATION OF HIGHLY INTEGRATED ELECTRONIC CIRCUITS
EP1046921A2 (en) Apparatus for carrying out Burn-in procedures of semiconductor devices on wafer planes
DE10245713B4 (en) Test system and method for testing memory circuits
DE102004027423A1 (en) Memory circuit with redundant memory areas
EP0965995A2 (en) Circuit and method for automatic detection and correction of short circuits between wordlines and bitlines
EP1148542B1 (en) Process for the fabrication of an interconnection level in a semiconductor chip having an antifuse
DE10029835C1 (en) Integrated circuit with test facility has test switch closed by applied test signal to allow test voltage to be applied to irreversible programmable switches
DE4309842C1 (en) IC circuit board testing system - uses comparison impedances obtained across test pins for fault-free circuit board during learning phase
EP1364319B1 (en) Method for isolating redundant systems when designing client-specific printed boards
DE102018118724B4 (en) Method for programming a one-time programmable structure, semiconductor component and high-frequency component
DE102022102506A1 (en) Device and method for switching error states in a simulation environment

Legal Events

Date Code Title Description
8130 Withdrawal