DE3938672A1

DE3938672A1 - Multichannel D=A or A=D converter processing method - processing rapid variations in each cycle and slow variations in few only

Info

Publication number: DE3938672A1
Application number: DE19893938672
Authority: DE
Inventors: Kiichirou Suzuki
Original assignee: Iwatsu Electric Co Ltd
Current assignee: Iwatsu Electric Co Ltd
Priority date: 1988-12-12
Filing date: 1989-11-21
Publication date: 1990-06-13
Also published as: JPH02158217A

Abstract

A device includes j analog switch groups, an ADC for the signals input via the switches, a DAC for converting the resultant back to analog, and n analog switches for distribution of the signals. Analog store circuitry holds the divided output signals from the n switches. One of the j analog switch groups is switched for each predetermined ADC cycle, and the others for mutually different predetermined cycles. One of the n analog switches is switched for each predetermined DAC cycle, and the others for mutually different predetermined cycles. USE/ADVANTAGE - Process or measuring systems. Allows central unit controlled processing, e.g. for c.r.t. display in cost-effective fashion.

Description

Die Erfindung bezieht sich allgemein auf ein Verfahren zum Verarbeiten von mehrkanaligen Signalen. Im einzelnen betrifft die Erfindung ein Signalverarbeitungsverfahren für mehrkanalige Analog/Digital- und Digital/Analog-Wandler. Die Wandler können im Zeitmultiplex mehrkanalige Signale unter Steuerung durch eine Zentraleinheit umsetzen, ohne daß die Umsetzgeschwindigkeit beeinträchtigt ist. Dabei kann die Arbeitszeit der Zentraleinheit für die Umsetzungen verkürzt werden.The invention relates generally to a method for Processing of multi-channel signals. In particular concerns the invention a signal processing method for multi-channel analog / digital and digital / analog converters. The Transducers can use multi-channel signals in time division multiplexing Implement control by a central unit without the Implementation speed is impaired. The Central unit's working hours for the implementations reduced will.

Ein Signalverarbeitungsverfahren mit einem mehrkanaligen Analog/Digital- bzw. A/D-Wandler ist in Fig. 1A veranschaulicht.A signal processing method with a multi-channel analog / digital or A / D converter is illustrated in FIG. 1A.

Mit 12 A und 12 B sind Analogschaltergruppen bezeichnet. In diesen werden jeweils mit Analogschaltern SA bis SP analoge Signale 51 A bis 51 P aus Eingangsanschlüssen 11 A bis 11 P geschaltet, um analoge Signale 51 A bis 51 P zu erhalten, die jeweils mittels eines A/D-Wandlers 13 unter der in Fig. 1B dargestellten Zeitsteuerung in digitale Signale 53 umgesetzt werden. Die digitalen Signale 53 werden an eine Schnittstellenschaltung 14 angelegt, die den A/D-Wandler 13 mit einer Zentraleinheit (CPU) verbindet.Analog switch groups are designated by 12 A and 12 B. In these, analog signals 51 A to 51 P from input connections 11 A to 11 P are switched with analog switches SA to SP in order to obtain analog signals 51 A to 51 P , each of which is obtained by means of an A / D converter 13 under the configuration shown in FIG timing illustrated. 1B are converted into digital signals 53rd The digital signals 53 are applied to an interface circuit 14 , which connects the A / D converter 13 to a central processing unit (CPU).

Bei einem anderen Verfahren werden in einem herkömmlichen Oszilloskop mehrkanalige analoge Signale über Analogschalter ohne A/D-Umsetzung an einen Analogverstärker angelegt.Another method is a conventional one Multi-channel oscilloscope analog signals via analog switch applied to an analog amplifier without A / D conversion.

Fig. 2A zeigt eine mehrkanalige Digital/Analog- bzw. D/A- Wandlerschaltung, in der an eine Zentraleinheit (CPU) 26 digitale Signale aus der in Fig. 1A gezeigten Schnittstellenschaltung 14 angelegt werden. FIG. 2A shows a multi-channel digital / analog or D / A converter circuit in which digital signals from the interface circuit 14 shown in FIG. 1A are applied to a central processing unit (CPU) 26 .

Gemäß Fig. 2A verbindet eine Schnittstellenschaltung (I/O) 21 die Zentraleinheit 26 mit Analogschaltergruppen 24 A bis 24 D, während Schnittstellenschaltungen 22 A bis 22 D die Zentraleinheit 26 jeweils über Signalsammelleitungen 32 A bis 32 D mit D/A-Wandlern 23 A bis 23 D verbinden. Die D/A-Wandler 23 A bis 23 D setzen jeweils die über die Schnittstellenschaltungen 22 A bis 22 D an die Sammelleitungen 32 A bis 32 D angelegten digitalen Signale in analoge Signale 33 A bis 33 D um.According to Fig. 2A 21 connects an interface circuit (I / O), the central unit 26 to analog switch groups 24 A to 24 D, while the interface circuits 22 A to 22 D, the central unit 26, respectively via signal manifolds 32 A to 32 D, with D / A converters 23 A connect up to 23 D. The D / A converters 23 A to 23 D each convert the digital signals applied to the bus lines 32 A to 32 D via the interface circuits 22 A to 22 D into analog signals 33 A to 33 D.

Jede der Analogschaltergruppen 24 A bis 24 D besteht aus jeweils acht Analogschaltern SA 1 bis SA 8, SB 1 bis SB 8, SC 1 bis SC 8 bzw. SD 1 bis SD 8. Analoge Signale 34 A 1 bis 34 A 8, 34 B 1 bis 34 B 8, 34 C 1 bis 34 C 8 und 34 D 1 bis 34 D 8, die jeweils über die Analogschalter SA 1 bis SA 8, SB 1 bis SB 8, SC 1 bis SC 8 bzw. SD 1 bis SD 8 angelegt werden, werden jeweils vorübergehend in Analogspannungsspeicherschaltungen 25 A 1 bis 25 A 8, 25 B 1 bis 25 B 8, 25 C 1 bis 25 C 8 bzw. 25 D 1 bis 25 D 8 gespeichert.Each of the analog switch groups 24 A to 24 D consists of eight analog switches SA 1 to SA 8 , SB 1 to SB 8 , SC 1 to SC 8 or SD 1 to SD 8 . Analog signals 34 A 1 to 34 A 8 , 34 B 1 to 34 B 8 , 34 C 1 to 34 C 8 and 34 D 1 to 34 D 8 , each via the analog switches SA 1 to SA 8 , SB 1 to SB 8 , SC 1 to SC 8 and SD 1 to SD 8 , respectively, are temporarily stored in analog voltage storage circuits 25 A 1 to 25 A 8 , 25 B 1 to 25 B 8 , 25 C 1 to 25 C 8 and 25 D 1 to 25 D 8 saved.

Die Zentraleinheit 26 gibt über die Schnittstellenschaltung 21 ein Analogschalter-Steuersignal 31 an die Analogschaltergruppen 24 A bis 24 D sowie über die Schnittstellenschaltungen 22 A bis 22 D auf den Sammelleitungen 32 A bis 32 D digitale Ausgangssignale an die D/A-Wandler 23 A bis 23 D ab und befiehlt an einem Festspeicher (ROM) 27 das Auslesen von Befehlsdaten sowie an einem Schreib/Lesespeicher (RAM) bzw. Arbeitsspeicher 28 das Einschreiben und Auslesen von Daten.The central unit 26 outputs an analog switch control signal 31 to the analog switch groups 24 A to 24 D via the interface circuit 21 and digital output signals to the D / A converters 23 A to via the interface circuits 22 A to 22 D on the bus 32 A to 32 D 23 D and commands the readout of command data from a read-only memory (ROM) 27 and the write-in and read-out of data from a read / write memory (RAM) or working memory 28 .

Auf den Empfang eines Befehls aus dem Festspeicher 27 hin gibt der Arbeitsspeicher 28 gespeicherte Daten über die Schnittstellenschaltungen 22 A bis 22 D als digitale Signale an den Sammelleitungen 32 A bis 32 D an die D/A-Wandler 23 A bis 23 D ab. Die aus den digitalen Signalen mittels der D/A- Wandler 23 A bis 23 D umgesetzten analogen Signale 33 A bis 33 D werden im Zeitmultiplex über die in den Analogschaltergruppen 24 A bis 24 D enthaltenen Analogschalter SA 1 bis SA 8,SB 1 bis SB 8, SC 1 bis SC 8 und SD 1 bis SD 8 ausgegeben, deren Ein- und Ausschalten über die Schnittstellenschaltung 21 durch das Analogschalter-Steuersignal 31 aus der Zentraleinheit 26 gesteuert wird. Die im Zeitmultiplex aus den Analogschaltern SA 1 bis SA 8, SB 1 bis SB 8, SC 1 bis SC 8 bzw. SD 1 bis SD 8 erhaltenen analogen Signale 34 A 1 bis 34 A 8, 34 B 1 bis 34 B 8, 34 C 1 bis 34 C 8 bzw. 34 D 1 bis 34 D 8 werden jeweils zeitweilig in den Analogspannungsspeicherschaltungen 25 A 1 bis 25 A 8, 25 B 1 bis 25 B 8, 25 C 1 bis 25 C 8 und 25 D 1 bis 25 D 8 gespeichert. In Fig. 2B ist als Beispiel eine der Speicherschaltungen 25 A 1 bis 25 D 8, nämlich die Speicherschaltung 25 A 1 gezeigt, in der ein Analogspannungs-Speicherkondensator 29 und ein Rechenverstärker 30 mit hoher Eingangsimpedanz eingesetzt sind.Upon receipt of a command from the read only memory 27 , the working memory 28 outputs stored data via the interface circuits 22 A to 22 D as digital signals on the bus lines 32 A to 32 D to the D / A converters 23 A to 23 D. The analog signals 33 A to 33 D converted from the digital signals by means of the D / A converter 23 A to 23 D are time-division multiplexed via the analog switches SA 1 to SA 8 , SB 1 to SB contained in the analog switch groups 24 A to 24 D. 8 , SC 1 to SC 8 and SD 1 to SD 8 , the switching on and off of which is controlled via the interface circuit 21 by the analog switch control signal 31 from the central unit 26 . The analog signals 34 A 1 to 34 A 8 , 34 B 1 to 34 B 8 , 34 obtained in time multiplex from the analog switches SA 1 to SA 8 , SB 1 to SB 8 , SC 1 to SC 8 or SD 1 to SD 8 C 1 to 34 C 8 and 34 D 1 to 34 D 8 are temporarily in the analog voltage storage circuits 25 A 1 to 25 A 8 , 25 B 1 to 25 B 8 , 25 C 1 to 25 C 8 and 25 D 1 to 25 D 8 saved. In Fig. 2B 25 A 1 as an example, one of the memory circuits 25 A 1 to 25 D 8, namely, the memory circuit shown in which an analog voltage storage capacitor 29 and an operational amplifier 30 are used with high input impedance.

Die Betriebsvorgänge der vier D/A-Wandler 23 A bis 23 D werden gemäß der Darstellung durch ein Zeitdiagramm in Fig. 2C parallel ausgeführt.The operations of the four D / A converter 23 A to 23 D are executed in parallel as shown by a timing chart in Fig. 2C.

Eine jede Gruppe der Analogschalter SA 1 bis SA 8, SB 1 bis SB 8, SC 1 bis SC 8 bzw. SD 1 bis SD 8 wird unter gegenseitiger Synchronisierung gemäß der Darstellung in Fig. 2C(a), (b), (c) bzw. (d) derart geschaltet, daß die analogen Signale wie beispielsweise die Signale 23 A 1 bis 23 A 8 für einen Speicherzyklus aufeinanderfolgend an dem jeweiligen Kondensator 29 (nach Fig. 2B) gespeichert werden.Each group of the analog switches SA 1 to SA 8 , SB 1 to SB 8 , SC 1 to SC 8 or SD 1 to SD 8 is mutually synchronized as shown in Fig. 2C (a), (b), (c ) or (d) switched such that the analog signals such as signals 23 A 1 to 23 A 8 are successively stored on the respective capacitor 29 (according to FIG. 2B) for a storage cycle.

Da vier analoge Signale aus den vier D/A-Wandlern 23 A bis 23 D an den Kondensatoren 29 parallel gespeichert werden, ist die Prozeßzeit der Zentraleinheit 26 (nach Fig. 2A) für das Schalten der Analogschaltergruppen 24 A bis 24 D verhältnismäßig kurz. Gemäß der Darstellung in Fig. 2C kann daher die Zentraleinheit 26 während einer langen freien Zeit Tc für andere Funktionen als die Schaltfunktion herangezogen werden.Since four analog signals from the four D / A converters 23 A to 23 D are stored in parallel on the capacitors 29 , the process time of the central unit 26 (according to FIG. 2A) for switching the analog switch groups 24 A to 24 D is relatively short. As shown in FIG. 2C, the central unit 26 can therefore be used for functions other than the switching function during a long free time Tc .

Fig. 3A zeigt eine andere Schaltung nach dem Stand der Technik, wobei die gleichen Bezugszeichen wie in Fig. 2A verwendet sind. FIG. 3A shows another prior art circuit using the same reference numerals as in FIG. 2A.

Der Unterschied der Schaltung nach Fig. 3A gegenüber derjenigen nach Fig. 2A besteht darin, daß ein einziger D/A-Wandler 23 ein über eine Schnittstellenschaltung 22 und eine Sammelleitung 32 angelegtes Signal umsetzt und sein analoges Ausgangssignal 33 an die Analogschaltergruppen 24 A bis 24 D abgibt.The difference of the circuit of FIG. 3A from that of FIG. 2A is that a single D / A converter 23 a via an interface circuit 22 and a bus converting 32 applied signal and its analog output signal 33 to the analog switch groups 24 A to 24 D delivers.

Fig. 3B ist ein Zeitdiagramm für die Schaltung nach Fig. 3A. Zuerst werden die Analogschalter SA 1 bis SA 8 der Analogschaltergruppe 24 A aufeinanderfolgend eingeschaltet, um die Signale an den Kondensatoren 29 (Fig. 2B) der Speicherschaltungen 25 A 1 bis 25 A 8 zeitweilig zu speichern. Bei einem nächsten Schritt werden zur Speicherung an den Kondensatoren 29 die Analogschalter SB 1 bis SB 8 aufeinanderfolgend eingeschaltet. Auf gleiche Weise werden die Analogschalter SC 1 bis SC 8 und SD 1 bis SD 8 eingeschaltet. Diese Schaltvorgänge werden wiederholt. Figure 3B is a timing diagram for the circuit of Figure 3A. First, the analog switches SA 1 to SA 8 of the analog switch group 24 A are successively turned on to temporarily store the signals on the capacitors 29 ( FIG. 2B) of the memory circuits 25 A 1 to 25 A 8 . In a next step, the analog switches SB 1 to SB 8 are switched on in succession for storage on the capacitors 29 . Analog switches SC 1 to SC 8 and SD 1 to SD 8 are switched on in the same way. These switching operations are repeated.

Bei dem in Fig. 3B dargestellten Schaltvorgang beträgt die Schaltperiode für jede der Analogschaltergruppen aus den Schaltern SA 1 bis SA 8, SB 1 bis SB 8, SC 1 bis SC 8 bzw. SD 1 bis SD 8 beispielsweise 1 ms. Daher ist der Speicherzyklus an den Kondensatoren 29 für die Analogspannungsspeicherung 4 ms + Tc. Dies bedeutet, daß die freie Zeit Tc zu kurz für das Einsetzen der Zentraleinheit 26 für andere Prozesse als denjenigen für den Schaltvorgang ist.In the switching process shown in FIG. 3B, the switching period for each of the analog switch groups from the switches SA 1 to SA 8 , SB 1 to SB 8 , SC 1 to SC 8 or SD 1 to SD 8 is, for example, 1 ms. Therefore, the storage cycle on the capacitors 29 for the analog voltage storage is 4 ms + Tc . This means that the free time Tc is too short for the use of the CPU 26 for processes other than that for the switching operation.

Bei einem Verfahren nach dem Stand der Technik, bei dem gemäß Fig. 1A alle eingegebenen analogen Signale aufeinanderfolgend in äquivalente digitale Signale umgesetzt werden, beansprucht die D/A-Umsetzung eine lange Zeitspanne. Daher kann dann, wenn beispielsweise an einem Oszilloskop die horizontale oder vertikale Lage gesteuert wird, der Leuchtpunkt auf dem Bildschirm der Bewegung in die gesteuerte Lage nur langsam folgen. Ferner nimmt der Verarbeitungsvorgang der Zentraleinheit für das Steuern der Analogschalter eine lange Zeit in Anspruch, so daß die Zentraleinheit nicht für andere Funktionen eingesetzt werden kann.In a method according to the prior art, in which, according to FIG. 1A, all input analog signals are successively converted into equivalent digital signals, the D / A conversion takes a long time. Therefore, if the horizontal or vertical position is controlled on an oscilloscope, for example, the illuminated dot on the screen can only slowly follow the movement into the controlled position. Furthermore, the processing of the central unit for controlling the analog switches takes a long time, so that the central unit cannot be used for other functions.

Bei einem anderen Verfahren nach dem Stand der Technik wird die A/D-Umsetzung nur dann vorgenommen, wenn eine Änderung eines der analogen Signale erfaßt wird. Bei diesem Verfahren ist wegen des Auflösungsvermögens hinsichtlich des Erfassens einer Leuchtpunktbewegung die Bewegung des Leuchtpunkts auf dem Bildschirm ungleichförmig.Another method according to the prior art the A / D conversion is only made when there is a change one of the analog signals is detected. With this procedure is because of the resolving power with regard to detection a movement of the red dot on the movement of the red dot the screen is uneven.

Bei einem weiteren Verfahren nach dem Stand der Technik werden analoge Steuerspannungen zum Steuern der horizontalen und vertikalen Lage ohne A/D-Umsetzung direkt an Verstärker angelegt. Wenn sich die Lagesteuerspannungen ungleichförmig bzw. sprunghaft ändern, bewegt sich der Leuchtpunkt auf dem Bildschirm unstetig mit Schwankungen. Bei diesem Verfahren kann die Leuchtpunktlage nicht extern mittels einer Zentraleinheit gesteuert werden, da keine A/D-Umsetzung vorgesehen ist.In a further method according to the prior art become analog control voltages to control the horizontal and vertical position without A / D conversion directly to amplifiers created. If the position control voltages are non-uniform or change suddenly, the illuminated dot moves on the Screen discontinuous with fluctuations. With this procedure the red dot position cannot be external using a central unit can be controlled since no A / D conversion is provided is.

Bei dem in Fig. 2A gezeigten Beispiel für mehrkanalige D/A- Wandler nach dem Stand der Technik werden vier Paare aus jeweils einem D/A-Wandler und einer Schnittstellenschaltung verwendet, so daß eine verhältnismäßig schnelle D/A-Umsetzung erzielbar ist. Die Zentraleinheit kann daher für andere Betriebsvorgänge außer der D/A-Umsetzung herangezogen werden. Die Kosten der in Fig. 2A gezeigten Einrichtung sind jedoch hoch.In the example of multi-channel D / A converters according to the prior art shown in FIG. 2A, four pairs are used, each consisting of a D / A converter and an interface circuit, so that a relatively fast D / A conversion can be achieved. The central unit can therefore be used for operations other than D / A conversion. However, the cost of the device shown in Fig. 2A is high.

Bei dem in Fig. 3A gezeigten anderen Beispiel für den Stand der Technik wird ein Paar aus einem D/A-Wandler und einer Schnittstellenschaltung verwendet. Die Kosten dieser Einrichtung sind daher geringer. Die mit dem Programm beschickte Zentraleinheit benötigt aber eine lange Zeitspanne zum Steuern der Analogschalter. Die Zentraleinheit kann daher nicht für andere Betriebsvorgänge außer den D/A-Umsetzungen eingesetzt werden. Für diese Betriebsvorgänge ist infolgedessen eine weitere Zentraleinheit erforderlich.The other prior art example shown in Fig. 3A uses a pair of a D / A converter and an interface circuit. The cost of this facility is therefore lower. However, the central unit loaded with the program takes a long time to control the analog switches. The central unit can therefore not be used for other operations than the D / A conversion. As a result, a further central unit is required for these operations.

Der Erfindung liegt die Aufgabe zugrunde, für das Verarbeiten von mehrkanaligen Signalen ein Verfahren zu schaffen, bei dem eine Zentraleinheit sowohl für A/D- und D/A-Umsetzungen als auch für andere Funktionen benutzt werden kann.The invention is based, for processing to create a method of multi-channel signals where a central unit for both A / D and D / A implementations can also be used for other functions.

Erfindungsgemäß steuert eine Zentraleinheit Schalter für A/D- und D/A-Umsetzungen von schnellen bzw. sich schnell ändernden und langsamen bzw. sich langsam ändernden Signalen derart, daß eine freie Zeit erreicht wird. Während dieser freien Zeit kann die Zentraleinheit für andere Betriebsvorgänge als die A/D- und D/A-Umsetzungen benutzt werden. Bei den Umsetzungen werden die schnellen bzw. sich schnell ändernden Signale häufig umgesetzt, während die langsamen bzw. sich langsam ändernden Signale weniger häufig umgesetzt werden.According to the invention, a central unit controls switches for A / D and D / A implementations of fast and fast changing and slow or slowly changing signals such that a free time is reached. During this The CPU can use free time for other operations as the A / D and D / A implementations. At the implementations will be quick or fast changing signals are often implemented while the slow ones or slowly changing signals are implemented less frequently will.

Die Erfindung wird nachstehend an Hand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher erläutert, in derThe invention is described below using exemplary embodiments explained in more detail with reference to the drawing, in the

Fig. 1A ein Schaltbild einer mehrkanaligen Analog/Digital-Wandlerschaltung nach dem Stand der Technik ist, Fig. 1A is a circuit diagram of a multi-channel analog / digital converter circuit according to the prior art,

Fig. 1B ein Zeitdiagramm ist, das die Funktion der in Fig. 1A gezeigten Schaltung nach dem Stand der Technik veranschaulicht, FIG. 1B is a timing diagram illustrating the operation of the prior art circuit shown in FIG. 1A;

Fig. 2A ein Schaltbild einer mehrkanaligen Digital/Analog-Wandlerschaltung nach dem Stand der Technik ist, Fig. 2A is a circuit diagram of a multi-channel digital / analog converter circuit according to the prior art,

Fig. 2B ein Schaltbild einer Analogspannungs- Speicherschaltung nach Fig. 2A ist, FIG. 2B is a circuit diagram of an analog voltage storage circuit shown in FIG. 2A;

Fig. 2C ein Zeitdiagramm ist, das die Funktionen von in Fig. 2A gezeigten Analogschaltern nach dem Stand der Technik veranschaulicht, FIG. 2C is a timing diagram which illustrates the functions of in Fig. 2A analog switches shown in the prior art,

Fig. 3A ein Schaltbild einer weiteren mehrkanaligen Digital/Analog-Wandlerschaltung nach dem Stand der Technik ist, Fig. 3A is a diagram of another multi-channel digital / analog converter circuit according to the prior art,

Fig. 3B ein Zeitdiagramm ist, das die Funktionen von in Fig. 3A gezeigten Analogschaltern nach dem Stand der Technik veranschaulicht, Fig. 3B is a timing diagram which illustrates the functions of in Fig. 3A shown analog switches according to the prior art,

Fig. 4A und 4B Schaltbilder von Schaltungen für das erfindungsgemäße Mehrkanal-Signalverarbeitungsverfahren sind, FIGS. 4A and 4B are circuit diagrams of circuits for the inventive multi-channel signal processing method are

Fig. 5A ein Zeitdiagramm ist, das die Funktionen der Schaltungen nach Fig. 4A und 4B gemäß der Erfindung veranschaulicht, Fig. 5A is a timing diagram illustrating the functions of the circuits of FIGS. 4A and 4B according to the invention,

Fig. 5B ein Zeitdiagramm ist, das die erfindungsgemäßen Funktionen von Analogschaltern nach Fig. 4B veranschaulicht, FIG. 5B is a timing diagram which illustrates features of the present invention of analog switches shown in FIG. 4B,

Fig. 6A und 6B Ablaufdiagramme sind, die den Ablauf der erfindungsgemäßen Betriebsvorgänge der Schaltungen nach Fig. 4A und 4B zeigen, und . 6A and 6B are flow charts FIG, 4A showing the flow of operations of the invention, the circuits of FIG. 4B and, and

Fig. 6C ein Ablaufdiagramm einer Subroutine für die erfindungsgemäße mehrkanalige Digital/Analog-Umsetzung nach Fig. 6B ist. FIG. 6C is a flowchart of a subroutine for the multi-channel digital / analog conversion according to FIG. 6B.

In den Fig. 4A und 4B, die ein Ausführungsbeispiel von Schaltungen für das Signalverarbeitungsverfahren zeigen, sind die gleichen Bezugszeichen wie in den Fig. 1A und 2B verwendet.In Figs. 4A and 4B, which show an embodiment of circuits for the signal processing method, the same reference numerals as in FIGS. 1A and 2B.

Die Fig. 4A ist ein Schaltbild einer mehrkanaligen Analog/ Digital-Wandlerschaltung, die sich von dem in Fig. 1A gezeigten Beispiel für den Stand der Technik darin unterscheidet, daß eine Schnittstellenschaltung 15 Analogschaltergruppen 12 A und 12 B und einen A/D-Wandler 13 mit einer Zentraleinheit (CPU) 26 (Fig. 4B) verbindet, die in einem Festspeicher (ROM) 27 (Fig. 4B) gespeicherte Daten ausliest, um die Daten über eine Sammelleitung 20 an die Analogschaltergruppen 12 A und 12 B und an den A/D-Wandler 13 abzugeben. Die Zentraleinheit 26 gibt über die Schnittstellenschaltung 15 auf einer Sammelleitung 35 Steuersignale an die Analogschaltergruppen 12 A und 12 B aus. Die Analogschaltergruppe 12 A ist für schnelle bzw. sich schnell ändernde analoge Signale 51 A bis 51 H an Eingangsanschlüssen 11 A bis 11 H vorgesehen und wird bei einem jeden vorbestimmten Zyklus für das Umsetzen der schnellen analogen Signale 51 A bis 51 H in äquivalente digitale Signale 53 in dem A/D-Wandler 13 geschaltet. Die Analogschaltergruppe 12 B ist für langsame bzw. sich langsam ändernde analoge Signale 51 I bis 51 P an Eingangsanschlüssen 11 I bis 11 P vorgesehen und wird bei jeweils einigen vorbestimmten Zyklen für das Umsetzen der langsamen analogen Signale 51 I bis 51 P in äquivalente digitale Signale 53 in dem A/D-Wandler 13 geschaltet. Diese digitalen Signale 53 werden aus dem A/D-Wandler 13 über eine Schnittstellenschaltung 14 auf der Sammelleitung 20 an einen Schreib/Lesespeicher bzw. Arbeitsspeicher (RAM) 28 abgegeben und in diesem gespeichert. FIG. 4A is a circuit diagram of a multi-channel analog / digital converter circuit which differs from the example of the prior art shown in FIG. 1A in that an interface circuit 15 analog switch groups 12 A and 12 B and an A / D converter 13 connects to a central processing unit (CPU) 26 ( FIG. 4B), which reads out data stored in a read-only memory (ROM) 27 ( FIG. 4B) in order to transmit the data via a bus 20 to the analog switch groups 12 A and 12 B and to the A / D converter 13 to deliver. The central unit 26 outputs control signals to the analog switch groups 12 A and 12 B via the interface circuit 15 on a bus 35 . The analog switch group 12 A is provided for fast or rapidly changing analog signals 51 A to 51 H at input connections 11 A to 11 H and is used in every predetermined cycle for converting the fast analog signals 51 A to 51 H into equivalent digital signals 53 switched in the A / D converter 13 . The analog switch group 12 B is provided for slow or slowly changing analog signals 51 I to 51 P at input connections 11 I to 11 P and is used every few predetermined cycles for converting the slow analog signals 51 I to 51 P into equivalent digital signals 53 switched in the A / D converter 13 . These digital signals 53 are output from the A / D converter 13 via an interface circuit 14 on the bus 20 to a read / write memory or working memory (RAM) 28 and are stored therein.

Die Fig. 4B ist ein Schaltbild einer mehrkanaligen Digital/ Analog-Wandlerschaltung, die die digitalen Signale 53 als Signale auf der Sammelleitung 20 aufnimmt. FIG. 4B is a diagram of a multi-channel digital / analog converter circuit 53 receives the digital signals as the signals on the bus line 20.

Eine Signalquelle 16 nach Fig. 4B ist beispielsweise ein Drehmeßgeber für die Abgabe von digitalen Daten über eine Schnittstelle (I/O) 17. Die in dem Arbeitsspeicher 28 gespeicherten oder von der Signalquelle 16 abgegebenen Daten werden als Signale auf einer Sammelleitung 42 für die D/A- Umsetzung herangezogen.A signal source 16 according to FIG. 4B is, for example, a rotary encoder for the delivery of digital data via an interface (I / O) 17 . The data stored in the working memory 28 or emitted by the signal source 16 are used as signals on a bus 42 for the D / A conversion.

Die Zentraleinheit 26 gibt über eine Schnittstelle 21 an Analogschaltergruppen 24 A bis 24 D ein Analogschalter-Steuersignal 31 ab. Eine der Analogschaltergruppen 24 A bis 24 D, beispielsweise die Analogschaltergruppe 24 A wird bei jedem Speicherzyklus für Kondensatoren 29 (Fig. 2B) zur Analogspannungsspeicherung geschaltet, um schnelle bzw. sich schnell ändernde Analogsignale zu erhalten. Die anderen Analogschaltergruppen 24 B bis 24 D werden bei jeweils voneinander verschiedenen Speicherzyklen geschaltet, um langsame bzw. sich langsam ändernde analoge Signale zu erhalten.The central unit 26 outputs an analog switch control signal 31 to an analog switch group 24 A to 24 D via an interface 21 . One of the analog switch groups 24 A to 24 D , for example the analog switch group 24 A , is switched to the analog voltage storage in each storage cycle for capacitors 29 ( FIG. 2B) in order to obtain fast or rapidly changing analog signals. The other analog switch groups 24 B to 24 D are switched at different storage cycles in order to obtain slow or slowly changing analog signals.

Die Fig. 5A zeigt ein Beispiel für die zeitlichen Zusammenhänge von Schaltvorgängen an den in Fig. 4A und 4B gezeigten Schaltern. Gemäß der Darstellung in Fig. 5A(a) hat ein Unterbrechungs-Arbeitszyklus für die Analogschaltergruppen 12 A und 12 B die Dauer von 3 ms, während sechs Zyklen einen Block bilden und ein erster bis siebenter Block einen Mehrfachblock darstellen. FIG. 5A shows an example of the temporal relationships of switching operations on the switches shown in FIGS. 4A and 4B. As shown in FIG. 5A (a), an interrupt duty cycle for the analog switch groups 12 A and 12 B has a duration of 3 ms, during which six cycles form a block and a first to seventh block represent a multiple block.

Gemäß Fig. 5A(b) werden "schnelle" analoge Signale 51 A bis 51 E, die beispielsweise Vertikal- und Horizontaleinstellspannungen eines Oszilloskops sind, für das Umsetzen in digitale Signale in dem A/D-Wandler 13 mittels Analogschaltern SA bis SE (Fig. 4A) bei jedem Block durchgeschaltet. Wenn die Blockdauer zwischen 9 und 50 ms gewählt wird, kann die Leuchtpunktbewegung auf dem Bildschirm schnell einer Änderung der Einstellspannung des Oszilloskops folgen. Unter anderen Bedingungen können die analogen Signale 51 D bis 51 H der Signale 51 A bis 51 H selektiv bei jedem Block in digitale Signale umgesetzt werden.According to FIG. 5A (b) "fast" analog signals to be 51 A to 51 E, which are for example vertical and Horizontaleinstellspannungen an oscilloscope to SE (for converting to digital signals in the A / D converter 13 by means of analog switches SA Figure . 4A) by showing for each block. If the block duration is selected between 9 and 50 ms, the red dot movement on the screen can quickly follow a change in the setting voltage of the oscilloscope. Under other conditions, the analog signals 51 D to 51 H of the signals 51 A to 51 H can be selectively converted into digital signals for each block.

Eine Spannung zur Einstellung der Vertikal- oder Horizontalverstärkung oder zum automatischen Eichen ist ein sich langsam änderndes analoges Signal, das keine schnelle Verarbeitung erforderlich macht. Gemäß Fig. 5A(b) werden derartige langsame analoge Signale 51 I bis 51 O der Signale 51 I bis 51 P für die Umsetzung in digitale Signale in dem A/D-Wandler 13 mittels Analogschaltern SI bis SO der Analogschaltergruppe 12 B (Fig. 4A) bei jeweils sieben Blöcken durchgeschaltet. A voltage for adjusting the vertical or horizontal gain or for automatic calibration is a slowly changing analog signal that does not require fast processing. According to FIG. 5A (b) Such a slow analog signals 51 I-51 O signals 51 I to 51 P for the conversion into digital signals in the A / D converter 13 by means of analog switches SI and SO of the analog switch group 12 B (Fig. 4A) switched through every seven blocks.

Andererseits werden sich langsam ändernde analoge Signale wie beispielsweise die Signale 51 J bis 51 P der Signale 51 I bis 51 P bei jeweils sieben Blöcken in digitale Signale umgesetzt. Auf diese Weise werden schnelle analoge Signale wie beispielsweise die Signale 51 A bis 51 E, die schnell verarbeitet werden müssen, für die Umsetzung in digitale Signale bei jedem Block mittels der Analogschalter SA bis SE durchgeschaltet, während die langsamen analogen Signale 51 I bis 51 O für die Umsetzung in die digitalen Signale nach jeweils sieben Blöcken von den Analogschaltern SI bis SO durchgeschaltet werden. Auf diese Weise wird die für die A/D- und D/A-Umsetzungen belegte Zeit der Zentraleinheit 26 verkürzt, so daß eine für andere Prozesse freie Zeit erhalten werden kann. Die digitalen Signale 53 (Fig. 4A) aus dem A/D-Wandler 13 werden dann in den Arbeitsspeicher 28 eingespeichert. Die gespeicherten Daten werden aus dem Arbeitsspeicher 28 zur Umsetzung in analoge Signale 43 ausgelesen. Die Signale 43 werden als analoge Signale 44 A 1 bis 44 D 8 über die Analogschaltergruppen 24 A bis 24 D abgegeben, welche Analogschalter SA 1 bis SA 8 bis SD 1 bis SD 8 enthalten, deren Zeitsteuerung in Fig. 5A(c) gezeigt ist.On the other hand, slowly changing analog signals such as signals 51 J to 51 P of signals 51 I to 51 P are converted into digital signals with seven blocks each. In this way, fast analog signals such as the signals 51 A to 51 E , which have to be processed quickly, are switched through for the conversion into digital signals for each block by means of the analog switches SA to SE , while the slow analog signals 51 I to 51 O for the conversion into the digital signals after seven blocks by the analog switches SI to SO . In this way, the time occupied by the central processing unit 26 for the A / D and D / A conversions is shortened, so that a time free for other processes can be obtained. The digital signals 53 ( FIG. 4A) from the A / D converter 13 are then stored in the main memory 28 . The stored data are read from the working memory 28 for conversion into analog signals 43 . The signals 43 are emitted as analog signals 44 A 1 to 44 D 8 via the analog switch groups 24 A to 24 D , which contain analog switches SA 1 to SA 8 to SD 1 to SD 8 , the timing of which is shown in FIG. 5A (c) .

Die Fig. 5B ist ein Zeitdiagramm der Funktionen der Analogschaltergruppen 24 A bis 24 D mit den Analogschaltern SA 1 bis SD 8. In einem Speicherzyklus des Kondensators 29 (Fig. 2B) werden aufeinanderfolgend die Analogschalter SA 1 bis SA 8 und SB 1 bis SB 8 eingeschaltet, um die analogen Signale 44 A 1 bis 44 A 8 und 44 B 1 bis 44 B 8 an den Kondensatoren 29 der Speicherschaltungen 25 A 1 bis 25 A 8 und 25 B 1 bis 25 B 8 zu speichern, während im gleichen Speicherzyklus die anderen Analogschalter SC 1 bis SC 8 und SD 1 bis SD 8 der anderen Analogschaltergruppen 24 C und 24 D ausgeschaltet gehalten werden.The Fig. 5B is a timing diagram of the functions of the analog switch groups 24 A to 24 D to the analog switches SA to SD 1. 8 In a memory cycle of the capacitor 29 ( FIG. 2B), the analog switches SA 1 to SA 8 and SB 1 to SB 8 are successively switched on in order to switch the analog signals 44 A 1 to 44 A 8 and 44 B 1 to 44 B 8 to the capacitors 29 of the memory circuits 25 A 1 to 25 A 8 and 25 B 1 to 25 B 8 , while in the same memory cycle the other analog switches SC 1 to SC 8 and SD 1 to SD 8 of the other analog switch groups 24 C and 24 D are kept switched off .

In dem nächsten Speicherzyklus werden die Analogschalter SA 1 bis SA 8 erneut eingeschaltet, und es werden die Analogschalter SC 1 bis SC 8 eingeschaltet. In diesem Speicherzyklus werden die anderen Analogschalter SB 1 bis SB 8 und SD 1 bis SD 8 ausgeschaltet gehalten. Auf die gleiche Weise wird der vorstehend beschriebene Betriebsvorgang wiederholt.Bei einem Speicherzyklus von beispielsweise 4 ms beträgt gemäß Fig. 5B die Zeitdauer zum Speichern von acht analogen Signalen an den Kondensatoren 29 jeweils 1 ms, wobei jeweils acht Schalter SA 1 bis SA 8, SB 1 bis SB 8, SC 1 bis SC 8 und SD 1bis SD 8 eingeschaltet werden. Daher ergibt der Speicherzyklus von 4 ms abzüglich der 2 ms, die zwei Zeitspannen für das Speichern an den Kondensatoren 29 sind, einen Rest von 2 ms. Der Rest ist die freie Zeit Tc der Zentraleinheit 26.In the next storage cycle, the analog switches SA 1 to SA 8 are switched on again and the analog switches SC 1 to SC 8 are switched on. In this memory cycle, the other analog switches SB 1 to SB 8 and SD 1 to SD 8 are kept switched off. The operation described above is repeated in the same way . With a storage cycle of 4 ms, for example, according to FIG. 5B, the time period for storing eight analog signals on the capacitors 29 is 1 ms each, with eight switches SA 1 to SA 8 , SB 1 to SB 8 , SC 1 to SC 8 and SD 1 to SD 8 can be switched on. Therefore, the 4 ms memory cycle, minus the 2 ms, which are two periods of time to store on capacitors 29 , gives a remainder of 2 ms. The rest is the free time Tc of the CPU 26 .

Die Analogschalter SA bis SP nach Fig. 4A und SA 1 bis SD 8 nach Fig. 4B werden gemäß Fig. 5A und 5B nicht miteinander synchron betrieben, da die umgesetzten digitalen Daten 53 in dem Arbeitsspeicher 28 gespeichert werden. Die Analogschalter SA bis SP und SA 1 bis SD 8 können jedoch synchron geschaltet werden.The analog switches SA to SP according to FIG. 4A and SA 1 to SD 8 according to FIG. 4B are not operated synchronously with one another according to FIGS. 5A and 5B, since the converted digital data 53 are stored in the main memory 28 . However, the analog switches SA to SP and SA 1 to SD 8 can be switched synchronously.

Die Fig. 6A zeigt eine von der Zentraleinheit 26 befohlene Unterbrechungsroutine, während die Fig. 6B eine durch die Unterbrechungsroutine unterbrochene Hauptroutine für die Funktion eines Oszilloskops veranschaulicht. FIG. 6A shows an interrupt routine commanded by the CPU 26 , while FIG. 6B illustrates a main routine interrupted by the interrupt routine for the operation of an oscilloscope.

Gemäß Fig. 6A ermittelt die Zentraleinheit 26, ob sich auf dem Bildschirm dargestellte Zeichen ändern oder nicht (Schritt S 101). Falls sie sich ändern ("JA" bei dem Schritt S 101), wird die Bildschirmanzeige auf den neuesten Stand gebracht (Schritt S 102), wonach der Programmablauf zu der Hauptroutine zurückkehrt.According to Fig. 6A determines the central processing unit 26 determines whether change of the screen character represented or not (step S 101). If they change ("YES" in step S 101 ), the screen display is updated (step S 102 ), after which the program flow returns to the main routine.

Falls die Anzeige nicht geändert ist ("NEIN" bei dem Schritt S 101), wird ermittelt, ob die Unterbrechungsroutine in den Abständen von 3 ms befohlen worden ist oder nicht (Schritt S 103). Wenn dies nicht der Fall ist ("NEIN" bei dem Schritt S 103), wird ein Tasteneingabeprozeß ausgeführt (Schritt S 104), wonach der Programmablauf zu der Hauptroutine zurückkehrt.If the display is not changed ("NO" at step S 101 ), it is determined whether or not the interrupt routine has been commanded every 3 ms (step S 103 ). If not ("NO" at step S 103 ), a key entry process is carried out (step S 104 ), after which the program flow returns to the main routine.

Falls die Unterbrechungsroutine befohlen ist ("JA" bei dem Schritt S 103), wird eine mehrkanalige A/D-Umsetzung vorgenommen (Schritt S 105). Aus den erhaltenen digitalen Signalen 53 (Fig. 1A) wird der Mittelwert gebildet (Schritt S 106). Die gemittelten digitalen Signale werden in einer Subroutine für die mehrkanalige D/A-Umsetzung gemäß Fig. 6C in analoge Signale umgesetzt (Schritt S 107), wonach das Programm zu der Hauptroutine zurückkehrt.If the interrupt routine is commanded ("YES" in step S 103 ), multi-channel A / D conversion is performed (step S 105 ). The mean value is formed from the digital signals 53 obtained ( FIG. 1A) (step S 106 ). The averaged digital signals are converted to analog signals in a subroutine for multi-channel D / A conversion according to FIG. 6C (step S 107 ), after which the program returns to the main routine.

Bei der Hauptroutine gemäß Fig. 6B wird eine Anfangseinstellung vorgenommen (Schritt S 108). Danach werden beispielsweise eine automatische Bereichseinstellung (Schritt S 109) und eine automatische Eichung beispielsweise der vertikalen und horizontalen Achse ausgeführt (Schritt S 110). Dann werden eingegebene Spannungen gemessen (Schritt S 111) und die Frequenzen der eingegebenen Signale gezählt (Schritt S 112). Danach werden entsprechend diesen Spannungen und Frequenzen die erforderlichen Vorgänge herbeigeführt (Schritt S 113).In the main routine shown in Fig. 6B is an initial setting made (step S 108). Then, for example, an automatic range setting (step S 109 ) and an automatic calibration of, for example, the vertical and horizontal axes are carried out (step S 110 ). Then input voltages are measured (step S 111 ) and the frequencies of the input signals are counted (step S 112 ). Thereafter, the necessary operations are performed according to these voltages and frequencies (step S 113 ).

Die Fig. 6C zeigt die Subroutine bei dem Schritt S 107: Wenn das Analogschalter-Steuersignal 31 aufgenommen wird, wird die Analogschaltergruppe 24 A derart gesteuert, daß die analogen Signale 44 A 1 bis 44 A 8 an den Kondensatoren 29 der Speicherschaltungen 25 A 1 bis 25 A 8 gespeichert werden (Schritt S 121). Bei dem nächsten Schritt wird ermittelt, ob die Analogschaltergruppe 24 B gesteuert werden soll oder nicht (Schritt S 122). Wenn die Gruppe gesteuert werden soll ("JA" bei dem Schritt S 122), schreitet das Programm zu einem Schritt S 124 weiter, bei dem die Analogschaltergruppe 24 B derart gesteuert wird, daß die analogen Signale 44 B 1 bis 44 B 8 an den Kondensatoren 29 der Speicherschaltungen 25 B 1 bis 25 B 8 gespeichert werden (Schritt S 124). Figs. 6C shows the subroutine in the step S 107: When the analog switch control signal is received 31, the analog switch group is controlled 24 A such that the analog signals 44 A 1 to 44 A 8 at the capacitors 29 of the memory circuits 25 A 1 to 25 A 8 are stored (step S 121 ). In the next step, it is determined whether the analog switch group 24 B should be controlled or not (step S 122 ). If the group is to be controlled ("YES" in step S 122 ), the program proceeds to step S 124 , in which the analog switch group 24 B is controlled so that the analog signals 44 B 1 to 44 B 8 to the Capacitors 29 of the memory circuits 25 B 1 to 25 B 8 are stored (step S 124 ).

Falls bei dem Schritt S 122 die Analogschaltergruppe 24 B nicht geschaltet werden soll ("NEIN" bei dem Schritt S 122), wird ermittelt, ob die Analogschaltergruppe 24 C geschaltet werden soll oder nicht. Falls diese Gruppe geschaltet werden soll ("JA" bei dem Schritt S 123), wird die Analogschaltergruppe derart gesteuert, daß die analogen Signale 44 C 1 bis 44 C 8 an den Kondensatoren 29 der Speicherschaltungen 25 C 1 bis 25 C 8 gespeichert werden (Schritt S 125).If at the step S 122, the analog switch group 24 B is not to be switched ( "NO" in the step S 122), it is determined whether the analog switch group 24 C or not to be switched. If this group is to be connected ( "YES" in the step S 123), the analog switch group is controlled so that the analog signals are stored 44 C 1 to 44 C 8 to the capacitors 29 of the memory circuits 25 C 1 to 25 C 8 ( Step S 125 ).

Falls bei dem Schritt S 123 die Analogschaltergruppe 24 C nicht geschaltet werden soll ("NEIN" bei dem Schritt S 123), wird die Analogschaltergruppe 24 D derart gesteuert, daß die analogen Signale 44 D 1 bis 44 D 8 an den Kondensatoren 29 der Speicherschaltungen 25 D 1 bis 25 D 8 gespeichert werden (Schritt S 126).If in step S 123 the analog switch group 24 C is not to be switched ("NO" in step S 123 ), the analog switch group 24 D is controlled in such a way that the analog signals 44 D 1 to 44 D 8 on the capacitors 29 of the memory circuits 25 D 1 to 25 D 8 are stored (step S 126 ).

Danach wird ermittelt, ob für die Zentraleinheit 26 für das Aufarbeiten anderer Betriebsvorgänge außer der Steuerung der Analogschaltergruppen eine zusätzliche Zeit benötigt wird (Schritt S 127). Wenn dies der Fall ist ("JA" bei dem Schritt S 127), wird die zusätzliche Zeit eingestellt (Schritt S 128). Wenn diese Zeit nicht erforderlich ist ("NEIN" bei dem Schritt S 127), kehrt das Programm zu der Hauptroutine nach Fig. 6B zurück.It is then determined whether an additional time is required for the central processing unit 26 for working up other operations apart from the control of the analog switch groups (step S 127 ). If this is the case ( "YES" in step S 127), the extra time (step S 128). If this time is not required ( "NO" in the step S 127), the program returns to the main routine of FIG. 6B back.

Gemäß Fig. 4B werden vier Analogschaltergruppen 24 A bis 24 D verwendet. Es können aber auch beispielsweise acht Analogschaltergruppen 24 A bis 24 H eingesetzt werden. Von diesen können die Gruppen 24 A, 24 B und 24 C während des ersten Speicherzyklus, die Gruppen 24 A, 24 D und 24 E während des zweiten Speicherzyklus, die Gruppen 24 A, 24 F und 24 G während des dritten Speicherzyklus, die Gruppen 24 A, 24 B und 24 H während des vierten Speicherzyklus, die Gruppen 24 A, 24 C und 24 D während des fünften Speicherzyklus usw. gesteuert werden.According to Fig. 4B four analog switches 24 A groups are used to 24 D. However, eight analog switch groups 24 A to 24 H can also be used, for example. Of these, groups 24 A , 24 B and 24 C during the first storage cycle, groups 24 A , 24 D and 24 E during the second storage cycle, groups 24 A , 24 F and 24 G during the third storage cycle, the groups 24 A , 24 B and 24 H during the fourth memory cycle, the groups 24 A , 24 C and 24 D during the fifth memory cycle and so on.

Gemäß der vorstehenden Beschreibung kann erfindungsgemäß bei den mehrkanaligen A/D- und D/A-Umsetzungen mittels Analogschaltern unter Steuerung durch eine Zentraleinheit die Zeitdauer für das Belegen der Zentraleinheit durch die Steuerung der Analogschalter verkürzt werden. Die Zentraleinheit kann daher außer zur Steuerung der Analogschalter für andere Betriebsvorgänge herangezogen werden. Dies bedeutet, daß sich eine weitere Zentraleinheit für andere Betriebsvorgänge erübrigt.According to the above description, according to the invention, at the multi-channel A / D and D / A conversions using analog switches under the control of a central unit Time for the central unit to be occupied by the Control of the analog switch can be shortened. The central unit can therefore be used to control the analog switch can be used for other operations. This means, that there is another central unit for other operations superfluous.

Schnell zu verarbeitende schnelle bzw. sich schnell ändernde analoge Signale wie Vertikal- und Horizontal-Einstellspannungen für ein Oszilloskop werden bei jedem Speicherzyklus oder bei jedem vorbestimmten Zyklus verarbeitet. Weniger schnell zu verarbeitende langsame bzw. sich langsam ändernde analoge Signale wie Spannungen für die Bereichseinstellung von Vertikal- und Horizontalverstärkern oder für die automatische Eichung werden bei jeweils einigen Speicherzyklen bzw. vorbestimmten Zyklen verarbeitet. Daher können für die schnellen und langsamen Signale die Verarbeitungen jeweils zweckdienlich ausgeführt werden.Fast to process fast or quickly changing analog signals such as vertical and horizontal setting voltages for an oscilloscope every storage cycle or processed every predetermined cycle. Fewer fast to process slow or slowly changing analog signals such as voltages for range setting of vertical and horizontal amplifiers or for that automatic calibration are performed every few memory cycles or predetermined cycles processed. Therefore, for fast and slow signals processing each be carried out appropriately.

Da ein analoges Signal wie eine Vertikaleinstellspannung für das Oszilloskop zu stabilen digitalen Daten umgesetzt und gemittelt wird, kann der Leuchtpunkt auf der Kathodenstrahlröhre bzw. dem Bildschirm ohne Schwankungen gleichmäßig versetzt werden, selbst wenn ein preisgünstiger Speicher für Einstellungsvariable verwendet wird. Die Leuchtpunktanzeige spricht schnell auf Bedienungsfeldbefehle oder externe Befehle an. Diese A/D- und D/A-Umsetzungen können mittels einer einzigen Zentraleinheit mit einer belegungsfreien Zeit gesteuert werden, so daß preisgünstige Einrichtungen bzw. Geräte erzielbar sind.Because an analog signal like a vertical adjustment voltage for the oscilloscope converted to stable digital data and is averaged, the red dot on the cathode ray tube or the screen without fluctuations be moved even if an inexpensive memory for Setting variable is used. The red dot display speaks quickly to control panel commands or external Commands. These A / D and D / A conversions can be done using a single central unit with an unoccupied time are controlled so that inexpensive facilities or Devices can be achieved.

Es wird ein Verfahren zum Verarbeiten von mehrkanaligen analogen Signalen angegeben, zu denen schnell zu verarbeitende, sich schnell ändernde Signale und weniger schnell zu verarbeitende, sich langsam ändernde Signale zählen. Die schnellen Signale werden bei jedem Prozeßzyklus verarbeitet. Die langsamen Signale werden bei jeweiligen einigen Prozeßzyklen verarbeitet. Diese Prozesse werden unter Steuerung durch eine Zentraleinheit ausgeführt. Da die langsamen Signale bei jeweiligen einigen Zyklen verarbeitet werden, werden für die Zentraleinheit belegungsfreie Zeiten für andere Prozesse erzielt.There is a process for processing multi-channel analog signals, to which quickly processed, rapidly changing signals and less quickly too processing, slowly changing signals count. The fast signals are processed with every process cycle. The slow signals become every few process cycles processed. These processes are under control executed by a central unit. Because the slow ones Signals are processed every few cycles, are free times for the central unit for other processes achieved.

Claims

Method for processing multi-channel signals, in which a device is periodically controlled, the
j analog switch groups, each containing analog switches for switching input analog signals,
an analog / digital converter device for converting the input analog signals switched by means of the j analog switch groups into digital data,
a digital / analog converter device for converting the digital data into analog output signals,
n analog switch groups, each containing analog switches for distributing the analog output signals, and
Analog voltage storage circuits for temporarily storing the distributed analog output signals from the n analog switch groups,
characterized in that
one of the j analog switch groups is switched every predetermined analog / digital conversion cycle and the others are each switched at different predetermined analog / digital conversion cycles and
one of the n analog switch groups is switched every predetermined digital / analog conversion cycle and the other are each switched at different predetermined digital / analog conversion cycles.