DE3738333C2 - - Google Patents

Info

Publication number
DE3738333C2
DE3738333C2 DE19873738333 DE3738333A DE3738333C2 DE 3738333 C2 DE3738333 C2 DE 3738333C2 DE 19873738333 DE19873738333 DE 19873738333 DE 3738333 A DE3738333 A DE 3738333A DE 3738333 C2 DE3738333 C2 DE 3738333C2
Authority
DE
Germany
Prior art keywords
input
voltage
signal
mos transistor
case
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19873738333
Other languages
English (en)
Other versions
DE3738333A1 (de
Inventor
Takenori Itami Hyogo Jp Okitaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP62184328A priority Critical patent/JPH0748652B2/ja
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3738333A1 publication Critical patent/DE3738333A1/de
Application granted granted Critical
Publication of DE3738333C2 publication Critical patent/DE3738333C2/de
Anticipated expiration legal-status Critical
Application status is Expired - Fee Related legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices

Description

Die vorliegende Erfindung betrifft eine Ein­ gangsschutzeinrichtung einer Halbleiterschaltung nach dem Oberbegriff des Anspruchs 1.

Eine solche Eingangsschutzeinrichtung ist aus der Veröffent­ lichtung von E. Thibodeaux "Getting the most out of CMOS devices for analog switching jobs" in Electronics, 1975, Bd 48, H. 26, Seiten 69-74 bekannt. Die dort in Fig. 9 dargestellte und beschriebene Eingangsschutzein­ richtung weist einen Signaleingangsanschluß (IN), einen ersten Spannungsversorgungsanschluß (V+), einen zweiten Spannungsver­ sorgungsanschluß (V-), eine erste Klemmdiode (D₆) zwischen dem ersten Spannungsversorgungsanschluß (V+) und dem Signalein­ gangsanschluß (IN), eine zweite Klemmdiode (D₅) zwischen dem zweiten Spannungsversorgungsanschluß (V-) und dem Signalein­ gangsanschluß (IN) und eine Einrichtung (Q₆) zwischen der ersten Klemmdiode (D₆) und dem Signaleingangsanschluß (IN) auf. Die Wirkung der Schutzeinrichtung liegt darin, ein Eingangs­ signal, dessen Spannung einen vorgegebenen oberen Grenzwert überschreitet oder einen vorgegebenen unteren Grenzwert unterschreitet, durch Öffnen einer Einrichtung (Q₆ bzw. Q₅) zu einem Spannungsversorgungsanschluß (V+ bzw. V-) abzuleiten, Sc daß die Halbleiterschaltung, in diesem Fall ein Multiplexer, wirksam geschützt ist.

Eine andere Eingangsschutzeinrichtung einer Halbleiterschal­ tung ist aus der DE-OS 36 15 690 A1 bekannt. Diese Einrichtung ist z. B. in Fig. 3 beschrieben und weist einen Signaleingangsanschluß (11), einen ersten Spannungsversorgungsanschluß (12), einen zweiten Span­ nungsversorgungsanschluß (13) und eine erste Klemmdiode (21) zwischen dem ersten Spannungsversorgungsanschluß (12) und dem Signaleingangsanschluß (11) auf. Die Einrichtung weist außerdem eine zweite, aber nicht mit dem Signaleingangsanschluß (11) verbundene Klemmdiode (22) sowie eine zwischen der ersten Klemmdiode (21) und dem Signaleingangsanschluß (11) liegende Einrichtung (24) zum wahlweisen Herstellen der Verbindung zwi­ schen dem Signaleingangsanschluß (11) und der ersten Klemmdiode (21) auf.

Beide vorstehend beschriebenen Eingangsschutzeinrichtungen sollen die sich jeweils anschließende Halbleiterschaltung vor Eingangssignalen schützen, die einen vorgegebenen Spannungswertebereich über- oder unterschreiten, und weisen zu diesem Zweck jeweils eine Einrichtung auf, die bei Verlassen des vorgegebenen Bereichs eine Verbindung zum Ableiten oder Kompensieren des Eingangssignals herstellt. Bei beiden Ein­ gangsschutzeinrichtungen ist jedoch nicht Vorsorge für den Fall getroffen, daß am ersten Spannungsversorgungsanschluß - z. B. nach Abschal­ ten der Spannungsversorgung - keine Spannung anliegt.

Fig. 1 zeigt den Aufbau einer komplementären integrierten MOS- Schaltung mit einem weiteren herkömmlichen Eingangsschutzkreis. Fig. 1 zeigt den Eingangsteil eines Systems S 2, das z. B. einen Drucker oder ähnliches enthält und das auf das Ausgangssignal eines Systems S 1 reagiert, das z. B. einen Mikrocomputer oder ähnliches aufweist. Das System S 1 weist in seinem Ausgangsteil einen Ausgangspuffer auf, der durch einen Inverter mit einem P-Kanal-MOS-Transistor T 1 und einem N-Kanal-MOS-Transistor T 2 in Komplementärschaltung gebildet wird. Ein Ausgangssignal vom System S 1 wird über den Ausgangspuffer auf den Eingangsanschluß 1 des Systems S 2 gegeben. Das System S 2 weist im Eingangsteil eine erste Klemmdiode 3, die zwischen dem Eingangsanschluß 1 und einem Anschluß 8 einer ersten Spannungsversorgung liegt und eine an den Eingangsanschluß 1 angelegte Spannung auf einen vorbestimmten Spannungswert be­ grenzt, für den Fall, daß die angelegte Spannung größer ist als ein vorbestimmter Spannungswert, eine zweite Klemmdiode 4, die zwischen dem Eingangsanschluß 1 und einem Anschluß 9 einer zweiten Spannungsversorgung liegt und eine an den Eingangsan­ schluß 1 angelegte Spannung auf einen vorbestimmten Wert begrenzt, für den Fall, daß die angelegte Spannung kleiner ist als ein vorbestimmter Spannungswert, einen Eingangsschutzwider­ stand 5, der zwischen einem Verbindungspunkt der Klemmdioden 3 und 4 und einem Inverter (Eingangspuffer) liegt, welcher einen P-Kanal-MOS-Transistor 6 und einen N-Kanal-MOS-Transistor 7 zur Abgabe, nach Invertierung, eines durch den Eingangsschutzwider­ stand 5 erhaltenen Signals aufweist, auf. Ein Inverterausgang wird über einen internen Ausgangsanschluß 2 an einen internen Schaltkreis (nicht abgebildet) angelegt, so daß der interne Schaltkreis auf ein angelegtes Signal reagiert. Das System S 1 erzeugt ein internes Versorgungspotential VCC als Reaktion auf ein Versorgungspotential einer externen Spannungsversorgung VA. Das Potential VCC wird als Betriebsversorgungspotential für das System S 1 verwendet. Das System S 2 erhält ein Versorgungspoten­ tial von einer externen Spannungsversorgung VB am Spannungsver­ sorgungsanschluß 8 und erzeugt dann das interne Spannungsversor­ gungspotential VCC, welches als Betriebsversorgungspotential verwendet wird. Unter der Annahme, daß das Potential VCC, welches an den Anschluß 8 der ersten Spannungsversorgung angelegt wird, ein positives Potential ist und ein Potential, welches an den Anschluß 9 einer zweiten Spannungsversorgung angelegt wird, das Massepotential im System S 2 ist, wird nun ein Betriebsfall beschrieben. Das System S 2 arbeitet in Abhängigkeit von einem Ausgangssignal des Systems S 1. In diesem Fall sei angenommen, daß ein Betriebsversorgungspotential über die entsprechenden externen Spannungsversorgungen VA und VB an die genannten Systeme S 1 und S 2 gelegt wird. Die Eingangsklemmdiode 3 wirkt dann dahingehend, daß die Eingangsspannung auf einen Wert "(Versorgungsspannung VCC +VF)" begrenzt wird, wenn eine Überspannung, die größer als die Versorgungsspannung VCC ist, an den Eingangsanschluß 1 des Systems S 2 angelegt wird. VF bedeutet den Vorwärtsspannungsab­ fall in der Eingangsklemmdiode 3. Andererseits wirkt die Ein­ gangsklemmdiode 4 dahingehend, daß eine Eingangsspannung auf einen Wert "(Massepotential -VF)" begrenzt wird, wenn an den Eingangsanschluß 1 eine Spannung gelegt wird, die kleiner ist als das Massepotential. Damit wird verhindert, daß eine Spannung oberhalb oder unterhalb eines Schwellwertes an die Inverterstufe und den internen Schaltkreis gelangt.

Die vorstehende Beschreibung wurde unter der Annahme gemacht, daß der Vorwärtsspannungsabfall beider Eingangsklemmdioden 3 und 4 gleichmäßig VF beträgt.

Mit dieser herkömmlichen Eingangsschutzschaltung kann nur dann zuverlässig eine Eingangsschutz­ funktion erzielt werden, wenn eine Betriebsversorgungsspannung an beide Systeme S 1 und S 2 angelegt ist. Dennoch könnte es gesche­ hen, wenn z. B. das System S 1 ein Personal-Computer und das System S 2 ein Drucker ist, der als externes Gerät arbeitet, daß die Spannungsversorgung VA nur an das System S 1 angeschlossen ist, während die Betriebsversorgungsspannung der externen Spannungs­ versorgung VB nicht an das System S 2 angelegt ist. In diesem Fall, d. h., wenn die Betriebsversorgungsspannung VCC nicht an den Spannungsversorgungsanschluß 8 des Systems S 2 angelegt ist, könnte der Fall eintreten, daß ein Signal mit High-Level vom System S 1 an den Eingangssignalanschluß 1 angelegt wird. Dann könnte der Strom vom Eingangsanschluß 1 an den Spannungsversor­ gungsanschluß 8 über die Eingangsklemmdiode 3 weiterfließen, da der Spannungsversorgungsanschluß 8 auf Low-Level liegt. In diesem Zustand wird dann entweder die Belastung groß für die Spannungsversorgung (d. h. die Spannungsversorgung zum Bereitstellen des Betriebsver­ sorgungspotentials des Systems S 1), die ein High-Level-Signal an den Eingangsanschluß 1 liefert, so daß diese ausfällt, oder es kann Probleme dahingehend geben, daß das Potential des Spannungsversorgungsan­ schlusses 8 ansteigt und die interne Schaltung des Systems S 2 irrtümlich mit erhöhter Spannung betrieben wird, wenn die Eingangsimpedanz der Spannungsversorgung, die das Betriebsversorgungspotential an den Spannungsversorgungsanschluß 8 liefert, hoch ist.

Ein Aufbau einer Eingangsschutzschaltung mit den Eingangsklemmdioden gemäß Fig. 1 wird z. B. auf 469 des "RCA Solid State Q MOS Data Book", 1985, dargestellt.

Aufgabe der Erfindung ist, eine Ein­ gangsschutzeinrichtung einer Halbleiterschaltung vorzuschlagen, die eine interne Schaltung vor fehlerhaftem Betrieb schützt, selbst wenn ein Signal an den Eingangsanschluß gelegt ist, während keine Spannung an den Spannungsversorgungsanschluß gelegt ist.

Diese Aufgabe wird gelöst durch eine Eingangsschutzein­ richtung einer Halbleiterschaltung der ein­ gangs beschriebenen Art mit den kennzeichnenden Merkmalen des Anspruchs 1.

Bevorzugte Ausführungsformen dieser Eingangsschutzeinrichtung sind den Unteransprüchen zu entnehmen.

Es folgt die Erläuterung der Erfindung anhand der Figuren. Von den Figuren zeigen:

Fig. 1 eine Darstellung für eine herkömmliche Eingangsschutzeinrichtung, wie sie in der Beschreibungseinleitung beschrieben ist;

Fig. 2 eine Darstellung, die den Aufbau einer Eingangsschutzeinrichtung in einer ersten Aus­ führungsform der Erfindung darstellt;

Fig. 3 eine Schnittansicht des Aufbaus der Eingangsschutz­ einrichtung gemäß Fig. 2, als integrierte Schaltung,

Fig. 4 eine graphische Darstellung der Eingangs-/Ausgangs­ spannungskennlinie eines CMOS-Inverters;

Fig. 5 eine Darstellung einer Eingangs­ schutzeinrichtung einer weiteren Ausführungsform, der Erfin­ dung.

Fig. 2 ist eine Darstellung des Aufbaus einer Ein­ gangsschutzschaltung einer Halbleiterschaltungseinrichtung in einer ersten Ausführungsform, in welcher die gleichen Bezugszeichen benutzt werden für gleiche oder entsprechende Teile der vorhandenen Eingangsschutzschaltung gemäß Fig. 1.

Wie in Fig. 2 gezeigt, weist die Eingangsschutzschaltung in der ersten Ausführungsform als Schalteinrichtung einen P-Kanal-MOS- Transistor 12, welcher zwischen einer Eingangsklemmdiode 3 zum Begrenzen einer hohen Spannung und dem Eingangsanschluß 1 liegt, sowie eine Steuerschaltung 20 zum Steuern des On-/Off-Betriebs des P-Kanal-MOS-Transistors 12 in Abhängigkeit von der an den ersten Spannungsversorgungsanschluß 8 anliegenden Spannung auf. Die Schalteinrichtung 20 weist einen über das Gate mit dem ersten Spannungsversorgungsanschluß 8 verbundenen P-Kanal-MOS-Transistor 10, bei dem sowohl ein Elektrodenanschluß als auch der Substratanschluß mit dem Eingangsanschluß 1 verbunden ist, einen weiteren, über das Gate mit dem ersten Spannungsversor­ gungsanschluß 8 verbundenen N-Kanal-MOS-Transistor 11, bei dem ein Elektroden-Anschluß mit dem anderen leitenden Anschluß des P-Kanal-MOS-Transistors 10 verbunden ist und sowohl der andere Elektroden-Anschluß als auch der Substratanschluß mit einem zweiten Versorgungspotential (einem Massepotential in dieser Ausführungsform) verbunden ist, auf. Die andere Anord­ nung ist die gleiche wie bei der in Fig. 1 gezeigten Eingangs­ schutzschaltung.

Fig. 3 ist ein Diagramm, das eine Schnittanordnung zeigt, wenn die in Fig. 2 gezeigte Eingangsschutzschaltung auf einen Ein­ gangsabschnitt der komplementären integrierten MOS-Schaltung mit einem P-Typ-Halbleitersubstrat angewandt ist. Bezugnehmend auf Fig. 3 ist der in der Steuerschaltung 20 enthaltene P-Kanal- MOS-Transistor 10 in einem Bereich einer N-Typ-Senke 14a aus­ gebildet, die auf der Oberfläche eines P-Typ-Substrates 13 ge­ bildet ist. Genauer gesagt, der P-Kanal-MOS-Transistor 10 weist diffundierte P-Typ-Störstellenbereiche (Source und Drain) 15a, die in der N-Senke 14a gebildet sind, und eine Gate-Elektrode 22a, die auf einer dünnen isolierenden Gate-Schicht 17a gebil­ det ist, auf. Ein diffundierter N-Typ-Störstellenbereich 15a zum Anlegen eines Senkenpotentiales auf die N-Typ-Senke 14a und der diffundierte P-Typ-Störstellenbereich 16a sind mit dem Signaleingangsanschluß 1 verbunden.

Der in der Steuerschaltung 20 enthaltene N-Kanal-MOS-Transistor 11 weist als eine Source und ein Drain ausgebildete diffun­ dierte N-Typ-Störstellenbereiche 15b und eine auf einer dünnen isolierenden Gate-Schicht 17b gebildete Gate-Elektrode 22b auf. Ein diffundierter P-Typ-Störstellenbereich 16b ist elektrisch mit dem P-Typ-Halbleitersubstrat 13 zum Anlegen eines Substrat­ potentials verbunden. Einer der diffundierten N-Typ-Störstel­ lenbereiche 15b und des diffundierten P-Typ-Störstellenberei­ ches 16b des N-Kanal-MOS-Transistors 11 sind mit einem zweiten Versorgungspotential durch einen Anschluß 9 verbunden. Ein als Schalttransistor zum Steuern von Trennung/Leitung eines Strom­ pfades der Eingangsklemmdiode 3 dienender P-Kanal-MOS-Transi­ stor 12 ist in einer N-Senke 14b gebildet. Genauer gesagt, der P-Kanal-MOS-Transistor 12 weist eine Source und ein Drain bil­ dende diffundierte P-Typ-Störstellenbereiche 16c und eine auf einer dünnen isolierenden Gate-Schicht 17c gebildete Gate- Elektrode 22c auf.

Ein diffundierter N-Typ-Störstellenbereich 15c ist für den elektrischen Kontakt mit der N-Senke 14b vorgesehen. Der dif­ fundierte N-Typ-Störstellenbereich 15c und einer der diffun­ dierten P-Typ-Störstellenbereiche 16c sind mit dem Signalein­ gangsanschluß 1 verbunden. Die Eingangsklemmdiode 3 ist in einer N-Senke 14c gebildet. Genauer gesagt, sie weist einen diffundierten P-Typ-Störstellenbereich 16d, der eine Anode bildet, und einen diffundierten N-Typ-Stör­ stellenbereich 15d, der eine Kathode bildet, auf. Der diffun­ dierte P-Typ-Störstellenbereich 16d ist mit dem anderen dif­ fundierten P-Typ-Störstellenbereich 16c des P-Kanal-MOS-Tran­ sistors 12 verbunden. Der diffundierte N-Typ-Störstellenbereich 15d ist elektrisch mit dem ersten Spannungsversorgungsanschluß 8 und auch mit der N-Senke 14c verbunden. Die Eingangsklemm­ diode 4 ist auf einem diffundierten N-Typ-Störstellenbereich 15e gebildet. Die Eingangsklemmdiode 4 weist den diffundierten N-Typ-Störstellenbereich 15e und das P-Typ-Halbleitersubstrat 13 auf. Der diffundierte N-Typ-Störstel­ lenbereich 15e ist mit dem Signaleingangsanschluß 1 verbunden.

Der Eingangsschutzwiderstand 5 ist mittels Poly­ silizium gebildet.

Der P-Kanal-MOS-Transistor 6 eines einen Eingangspuffer bil­ denden Inverters ist in einer N-Senke 14d gebildet. Genauer gesagt, weist der P-Kanal-MOS-Transistor 6 als eine Source und ein Drain ausgebildete diffundierte P-Typ-Störstellenbereiche 16f und eine auf einer dünnen isolierenden Gate-Schicht 17f gebildete Gate-Elektrode 22f auf. Ein diffundierter N-Typ-Stör­ stellenbereich 15f ist zum Herstellen von elektrischem Kontakt mit der N-Senke 14a vorgesehen. Einer der diffundierten P-Typ- Störstellenbereiche 16f und der diffundierte N-Typ-Störstellen­ bereich 15f sind mit dem ersten Spannungsversorgungsanschluß 8 verbunden. Der andere diffundierte P-Typ-Störstellenbereich 16f ist mit dem Ausgangsanschluß 2 verbunden.

Der N-Kanal-MOS-Transistor 7 der Inverterstufe weist diffun­ dierte P-Typ-Störstellenbereiche 15g und eine auf einer dünnen isolierenden Gate-Schicht 17g gebildete Gate-Elektrode 22g auf. Ein diffundierter N-Typ-Störstellenbereich 16g ist ebenfalls zum Herstellen von elektrischem Kontakt mit dem Halbleitersub­ strat 13 vorgesehen. Einer der diffundierten P-Typ-Störstel­ lenbereiche 15g ist mit dem Ausgangsanschluß 2 verbunden. Der andere diffundierte P-Typ-Störstellenbereich 15g und der dif­ fundierte N-Typ-Störstellenbereich 16g sind mit z. B. einem Massepotential durch den zweiten Spannungsversorgungsanschluß 9 verbunden. Das Bezugszeichen 17 bezeichnet eine dünne iso­ lierende Zwischenschicht und das Bezugszeichen 18 bezeichnet eine (z. B. aus Aluminium gebildete) Elektrode.

Ein P-Typ-Halbleitersubstrat ist hierin zum Verbinden eines Substrates (d. h. einer Senke 14a) und eines leitenden Anschlus­ ses des in der Steuerschaltung 20 enthaltenen P-Kanal-MOS-Transi­ stors 10 mit dem Signaleingangsanschluß 1 benutzt. Eine Ein­ gangsschutzschaltung in einer integrierten CMOS-Schaltung mit den gewünschten Betriebseigenschaften kann auf diese Weise an­ geordnet sein. Als nächstes wird unter Bezugnahme auf Fig. 2 der Betrieb der Eingangsschutzschaltung beschrieben.

Es wird die Beschreibung für den Fall durchgeführt, in dem das positive Versorgungspotential VCC an den ersten Spannungs­ versorgungsanschluß 8 angelegt ist. Dann ist der P- Kanal-MOS-Transistor 10 in einem Aus-Zustand, und der N-Kanal- MOS-Transistor 11 ist in der Steuerschaltung 20 in einem Ein- Zustand, so daß ein Signal des Low-Levels von der Steuerschal­ tung 20 an das Gate des P-Kanal-MOS-Transistors 12 gelangt. Somit wird der P-Kanal-MOS-Transistor 12 in einen Ein-Zustand gebracht. Daher kann eine Eingangsspannung auf den Pegel von "(VCC + V +VTH)" durch die Eingangsklemm­ diode 3 gebracht werden, selbst wenn eine Überspannung, die höher als die Versorgungsspannung VCC ist, an den Signalein­ gangsanschluß 1 angelegt ist, wenn das Betriebsversorgungspo­ tential VCC an den ersten Spannungsversorgungsanschluß 8 ange­ legt ist. Das Bezugszeichen VF stellt den Vorwärtsspannungs­ abfall an der Klemmdiode 3 dar, und VTH stellt die Schwellen­ spannung des P-Kanal-MOS-Transistors 12 dar. Ebenfalls wird eine Eingangsspannung auf dem Pegel von "(ein Massepotential - VF)" durch die Eingangsklemmdiode 4 geklemmt in dem Fall, daß eine Spannung niedriger als das Massepotential an den Signal­ eingangsanschluß 1 angelegt ist, wenn das Versorgungspotential VCC an den ersten Spannungsversorgungsanschluß 8 angelegt ist. Daher kann die Eingangsspannung auf ein vorbestimmtes Poten­ tial geklemmt werden, selbst wenn eine Überspannung angelegt ist, unter der Bedingung, daß das Betriebsversorgungspotential VCC an den ersten Spannungsversorgungsanschluß 8 angelegt ist.

Als nächstes wird die Beschreibung für den Fall durchgeführt, wo die Erfindung zum Tragen kommt und in dem das Betriebsversorgungspotential VCC nicht an den Span­ nungsversorgungsanschluß 8 angelegt ist, d. h. der Spannungsver­ sorgungsanschluß 8 auf dem Low-Level liegt. Der Fall, in dem unter solcher Bedingung das Signal eines High-Levels von einem externen System an den Signaleingangsanschluß 1 angelegt ist, wird jetzt beschrieben. In diesem Zustand ist der P-Kanal-MOS- Transistor 10 im Ein-Zustand, und der N-Kanal-MOS-Transi­ stor 11 ist im Aus-Zustand in dem Steuerkreis 20, und folglich ist der P-Kanal-MOS-Transistor 12 in einem Aus-Zu­ stand. Daher kann der Strom nicht von dem Signaleingangsan­ schluß 1 zu dem Spannungsversorgungsanschluß 8 fließen, selbst wenn das Signal auf dem High-Level an den Signaleingangsan­ schluß 1 in diesem Zustand angelegt ist, da der Strompfad von dem Signaleingangsanschluß 1 zu dem ersten Spannungsversor­ gungsanschluß 8 durch die Eingangsklemmdiode 3 abgeschnitten ist.

Es könnte auch der Fall betrachtet werden, in dem eine von dem ex­ ternen System an den Signaleingangsanschluß 1 angelegte Span­ nung einen Spannungsstoß enthält, wenn keine Spannung an den Spannungsversorgungsanschluß 8 angelegt ist, d. h., der Spannungsversorgungsanschluß 8 ist auf dem Low-Level. In diesem Fall tritt in dem in der Steuerschaltung 20 enthaltenen MOS- Transistor 11 eine Schaltspannung auf, und der MOS-Tran­ sistor 12 wird in den Ein-Zustand als Reaktion auf ein Signal von der Steuerschaltung 20 gebracht, und in jedem Fall ist es möglich, den Spannungsstoß zu absorbieren.

Die Beschreibung wird für eine Einschwingtätigkeit gegeben, für den Fall, daß ein Spannungsstoß angelegt ist, wenn das Be­ triebsversorgungspotential VCC an den Spannungsversorgungsan­ schluß 8 angelegt ist. Es sei angenommen, daß die MOS-Transi­ storen 10 und 11 von der gleichen Kanalgeometrie gebildet sind.

Normalerweise sind die Eigenschaften der Eingangsspannung und der Ausgangsspannung eines MOS-Inverters so, wie in Fig. 4 gezeigt ist. Genauer gesagt, die Eingangsschwellwertspannung eines CMOS-Inverters ist auf die Hälfte eines Betriebsversorgungspo­ tentiales VD gesetzt. Daher ist der P-Kanal-MOS-Transistor 12 in den Aus-Zustand gebracht, wenn das Betriebsversorgungspo­ tential VCC an den Spannungsversorgungsanschluß 8 angelegt ist, und eine Spitzenspannung höher als 2 VCC ist an den Signalein­ gangsanschluß 1 angelegt, da das Betriebsversorgungspotential VCC, das an den Spannungsversorgungsanschluß 8 angelegt ist, als ein Eingangssignal des Low-Levels durch einen Inverter der Steuerschaltung 20 bestimmt wird, wie von den Eingangs-/Aus­ gangsspannungseigenschaften in Fig. 4 gesehen werden kann. In diesem Zustand tritt jedoch in dem in der Steuerschaltung 20 enthaltenen MOS-Transistor 11 ein Durchschalten auf, so daß eine Spitzenspannung durch den zweiten Spannungsversor­ gungsanschluß 9 absorbiert wird.

Wenn andererseits ein Signal niedriger als das Betriebsversor­ gungspotential 2 VCC in diesem Zustand an den Signaleingangs­ anschluß 1 angelegt ist, wird der P-Kanal-MOS-Transistor 12 leitend, da das Betriebsversorgungspotential VCC als auf dem High-Level befindlich bestimmt wird durch den Inverter der Steuerschaltung 20, und in einem solchen Zustand wird die Schutzfunktion durch die Klemmdiode 3 bewirkt.

Die logische Schwellwertspannung des in der Steuerschaltung 20 enthaltenen Inverters kann durch geeignetes Auswählen der Geometrie der Transistoren 10 und 11 auf einen gewünschten Wert ge­ setzt werden, d.h. eine Eingangsschutz­ schaltung, die einen bestimmten Spannungsstoß absorbieren kann, kann realisiert werden.

Obwohl in der obigen Ausführungsform der Fall, bei dem ein Ein­ gangspuffer aus einem einstufigen Inverter gebildet ist, be­ schrieben wurde, ist ebenfalls der Fall möglich, in dem ein Ein­ gangspuffer aus zweistufigen Invertern gebildet ist. Die Eingangs­ schutzeinrichtung ist auch auf solche Fälle anwendbar.

Fig. 5 ist ein Diagramm, das eine Struktur der Eingangs­ schutzschaltung in einer anderen Ausführungsform darstellt. Bezugnehmend auf Fig. 5 werden nun die Struktur und der Betrieb der anderen Ausführungsform beschrieben.

Die in Fig. 5 gezeigte Eingangsschutzschaltung weist einen aus zweistufigen Invertern gebildeten Eingangspuffer auf. Das heißt, der Eingangspuffer weist einen ersten Inverter mit dem P-Kanal-MOS-Transistor 6 und dem N-Kanal-MOS-Transistor 7 und einen zweiten Inverter mit einem P-Kanal-MOS-Transistor 31 und einem N-Kanal-MOS-Transistor 32 auf.

Der P-Kanal-MOS-Transistor 31 ist über ein Gate mit einem Aus­ gangsabschnitt C des ersten Inverters verbunden, ist mit einem Elektroden-Anschluß und einem Substratanschluß mit dem ersten Spannungsversorgungsanschluß 8 verbunden und mit dem anderen Elektroden-Anschluß mit dem internen Ausgangsan­ schluß 2 verbunden. Der N-Kanal-MOS-Transistor 32 ist mit dem Gate mit dem Ausgang C des ersten Inverters verbunden, ist mit einem Elektroden-Anschluß mit dem Ausgangsanschluß 2 verbunden und mit dem anderen Elektrodenanschluß und einem Substratanschluß mit dem zweiten Spannungsversorgungsanschluß 9 verbunden.

Die Anordnung der zweistufigen Inverter ist derartig, daß ein Signal in Phase mit dem an den Signaleingangsanschluß 1 ange­ legten Signal an den Ausgangsanschluß 2 angelegt wird.

Damit der Strompfad zwischen dem Signaleingangsanschluß 1 und der Eingangsklemmdiode 3 für Spannungsstöße als Reaktion auf die an den ersten Spannungsversorgungsanschluß 8 angelegte Spannung leitend gemacht wird bzw. unterbrochen wird, ist der N-Kanal- MOS-Transistor 33 zwischen dem Signaleingangsanschluß 1 und der Eingangsklemmdiode 3 vorgesehen. Der N-Kanal-MOS-Transistor 33 ist über den Drain mit dem Signaleingangsanschluß 1, über das Gate mit dem ersten Spannungsversorgungsanschluß 8 und über sowohl eine Source als auch den Substratanschluß mit der Anode der Eingangsklemmdiode 3 und mit einem Anschluß des Eingangsschutzwiderstandes 5 verbunden.

Damit zusätzlich der auf das Eingangssignal durch eine Schwellen­ spannung VTH des N-Kanal-MOS-Transistors 33 ausgeübte Ein­ fluß beseitigt wird, sind ein Verbindungspunkt A (der Ausgang des zweiten Inverters) und ein Verbindungspunkt B (ein Anschluß des Widerstandes 5) durch einen Leiter 34 verbunden. Als näch­ stes wird der Betrieb dieser Anordnung beschrieben.

Zuerst wird der Fall beschrieben, in dem ein positives Potential VCC an den ersten Spannungsversorgungsanschluß 8 an­ gelegt ist. Dann ist der N-Kanal-MOS-Transistor 33 in einem Ein-Zustand. Wenn daher das Signal auf einem High-Level an den Signaleingangsanschluß 1 angelegt ist, geht die Spannung VD der Gates (Verbindungspunkt D) der MOS-Transistoren 6 und 7 ebenfalls auf den High-Level. Wenn jedoch die Spannung VIN des an den Signaleingangsanschluß 1 angelegten Signales und das erste Spannungsversorgungspotential VCC die Beziehung

VIN = VCC

erfüllen, wird der Pegel der an das Gate (Verbindungspunkt D) der MOS-Transistoren 6 und 7 angelegten Spannung nie höher als der Wert von VCC - VTH. Hier stellt VTH die Schwellenspannung des Transistors 33 dar. In einem solchen Fall muß ein Spannungsabfall aufgrund der Schwellwertspannung VTH des MOS-Transistors 33 durch Rückführen des Spannungspegels an den Knotenpunkt A zu­ rück zu dem Knotenpunkt B mit Hilfe eines Leiters 34 kompen­ siert werden, da ein zu dem Ausgangsanschluß 2 überführter Si­ gnalpegel instabil werden könnte. Als Resultat kann der Pegel der an die Gates (Verbindungspunkt D) der MOS-Transistoren 6 und 7 angelegten Spannung VD auf den Pegel der Versorgungsspan­ nung VCC gesetzt werden.

Wenn ein übermäßiger Spannungsstoß (größer als das Versorgungs­ potential VCC) an den Signaleingangsanschluß 1 angelegt ist. Schaltet der MOS-Transistor 33 durch, und als Resultat kann ein Spannungsstoß durch die Klemmdiode 3 unschädlich abgeleitet werden.

Wenn dann das Signal auf dem Low-Level an den Signaleingangs­ anschluß 1 angelegt ist, geht die Gate-Spannung VD der MOS- Transistoren 6 und 7 ebenfalls auf den Low-Level. Wenn jedoch die Spannung VIN des Eingangssignales gleich dem Massepotential VGND ist, wird der Pegel der an das Gate (Verbindungspunkt D) der MOS-Transistoren 6 und 7 angelegten Spanung VD niemals niedriger als der Wert von

VGND + VTH.

Auch in diesem Fall könnte der zu dem Ausgangsanschluß 2 über­ tragene Signalpegel unstabil werden. Ein Einfluß der Schwellen­ spannung VTH des MOS-Transistors 33 wird durch Rückkoppeln der Spannung des Verbindungspunktes A zu dem Verbindungspunkt B durch den Leiter 34 beseitigt, und als Resultat kann die an die Gates (Verbindungspunkt D) der MOS-Transistoren 6 und 7 angelegte Spannung VD auf das Massepotential VGND reduziert werden.

Wenn ein übermäßiger Spannungsstoß geringer als das Massepo­ tential VGND an den Signaleingangsanschluß 1 angelegt ist, kann dieser Stoß durch die Klemmdiode 4 abgeleitet werden.

Als nächstes wird der Fall beschrieben, in dem das Versorgungs­ potential VCC nicht an den ersten Spannungsversorgungsanschluß angelegt ist, d. h., der Spannungspegel auf dem Spannungsver­ sorgungsanschluß 8 ist auf dem Low-Level. Zu dieser Zeit ist der MOS-Transistor 33 in einem Aus-Zustand, und der Strompfad zwischen der Eingangsklemmdiode 3 und dem Signaleingangsan­ schluß 1 ist unterbrochen. Selbst wenn daher das Signal auf dem High-Level an den Signaleingangsanschluß 1 angelegt ist, wenn das Versorgungspotential VCC nicht an dem Spannungsversorgungs­ anschluß 8 angelegt ist, fließt nie ein Strom durch die Klemm­ diode 3 in die Anordnung.

Wenn weiterhin ein Spannungsstoß in diesem Zustand an den Si­ gnaleingangsanschluß 1 angelegt ist, kann eine Stoßspannung durch die Klemmdiode 3 durch ein Durchschalten des MOS- Transistors 33 herausgezogen werden, wenn er größer als das Versorgungspotential VCC ist, und eine Stoßspannung kann durch die Klemmdiode 4 unschädlich gemacht werden, wenn ein Stoß geringer als das Massepotential VCC angelegt ist.

Obwohl in der obigen Ausführungsform ein Fall als Beispiel be­ schrieben ist, in dem die Eingangsschutzschaltung vorgesehen ist in einem Eingangsabschnitt einer komplementären, integrier­ ten MOS-Schaltung, kann der gleiche Effekt wie bei der obigen Ausführungsform erzielt werden, wenn die Ein­ gangsschutzschaltung auf einen anderen Typ einer integrierten Halbleiterschaltung, wie etwa PMOS, NMOS oder Bi-CMOS als in­ tegrierte Schaltungen angewendet wird, solange eine integrierte Schaltung eine Eingangsschutzschaltung mit einer Eingangsklemm­ diode aufweist.

Claims (2)

1. Eingangsschutzeinrichtung einer Halbleiterschaltung mit einem Signaleingangsanschluß (1),
einem ersten und einem zweiten Spannungsversorgungsanschluß (8 bzw. 9),
einer ersten Klemmdiode (3) zwischen dem ersten Spannungs­ versor­ gungsanschluß (8) und dem Signaleingangsanschluß (1), zum Schutze einer inneren Schaltung der Halbleiterschaltung gegen Spannungen oberhalb eines Schwellwertes,
einer zweiten Klemmdiode (4) zwischen dem zweiten Spannungs­ versorgungsanschluß (9) und dem Signaleingangsanschluß (1), zum Schutz der inneren Schaltung gegen Spannungen unterhalb eines Schwellwertes,
gekennzeichnet durch eine zwischen der ersten Klemmdiode (3) und dem Signaleingangsanschluß (1) liegende Schaltein­ richtung (12, 20 bzw. 33), die auf die Höhe einer am ersten Spannungsversorgungsanschluß (8) anliegenden Spannung derart reagiert, daß die Verbindung zwischen der ersten Klemmdiode (3) und dem Signaleingangsanschluß (1) unterbrochen wird, wenn am Signaleingangsanschluß (1) ein Signal mit H-Pegel anliegt und gleichzeitig am Spannungsversorgungsanschluß (8) kein Signal anliegt.
2. Eingangsschutzeinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Schalteinrichtung aus einem Inverter (20) und einem von diesem angesteuerten MOS-Tran­ sistor (12) besteht, wobei der Eingang des Inverters (20) mit dem ersten Spannungsversorgungsanschluß (8) verbunden ist und der Ausgang des Inverters (20) den MOS-Transistor ansteuert, wobei die Drain-Source-Strecke des Transistors zwischen der ersten Klemmdiode (3) und dem Signaleingangs­ anschluß (1) liegt.
DE19873738333 1987-07-23 1987-11-11 Expired - Fee Related DE3738333C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62184328A JPH0748652B2 (ja) 1987-07-23 1987-07-23 半導体回路装置の入力保護装置

Publications (2)

Publication Number Publication Date
DE3738333A1 DE3738333A1 (de) 1989-02-02
DE3738333C2 true DE3738333C2 (de) 1992-02-13

Family

ID=16151397

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873738333 Expired - Fee Related DE3738333C2 (de) 1987-07-23 1987-11-11

Country Status (4)

Country Link
US (1) US4858055A (de)
JP (1) JPH0748652B2 (de)
DE (1) DE3738333C2 (de)
NL (1) NL189690C (de)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1227104B (it) * 1988-09-27 1991-03-15 Sgs Thomson Microelectronics Circuito integrato autoprotetto da inversioni di polarita' della batteria di alimentazione
US4930037A (en) * 1989-02-16 1990-05-29 Advaced Micro Devices, Inc. Input voltage protection system
US4930036A (en) * 1989-07-13 1990-05-29 Northern Telecom Limited Electrostatic discharge protection circuit for an integrated circuit
US5032742A (en) * 1989-07-28 1991-07-16 Dallas Semiconductor Corporation ESD circuit for input which exceeds power supplies in normal operation
JPH0734476B2 (ja) * 1989-10-23 1995-04-12 三菱電機株式会社 半導体集積回路
US5256919A (en) * 1990-06-05 1993-10-26 Heikka Marttila Oy Method for preventing the oscillation of an RF power module
JPH0465878A (en) * 1990-07-06 1992-03-02 Fuji Electric Co Ltd Semiconductor device
JPH04370629A (en) * 1991-06-19 1992-12-24 Toshiba Ave Corp Deflection yoke device
GB9115699D0 (en) * 1991-07-19 1991-09-04 Philips Electronic Associated An overvoltage protected semiconductor switch
US5401997A (en) * 1992-01-22 1995-03-28 Integrated Device Technology, Inc. ESD protection for poly resistor on oxide
JP3318774B2 (ja) * 1992-06-29 2002-08-26 ソニー株式会社 半導体装置および固体撮像装置
KR0111811Y1 (ko) * 1994-12-30 1998-10-01 이형도 전압 클립퍼 회로
JP2874583B2 (ja) * 1995-02-10 1999-03-24 日本電気株式会社 半導体装置の入力保護回路
US5864254A (en) * 1995-04-11 1999-01-26 Rohm Co., Ltd. Differential amplifier circuit with enlarged range for source voltage and semiconductor device using same
JP3351171B2 (ja) * 1995-04-13 2002-11-25 トヨタ自動車株式会社 コンデンサ容量診断回路
US5745323A (en) * 1995-06-30 1998-04-28 Analog Devices, Inc. Electrostatic discharge protection circuit for protecting CMOS transistors on integrated circuit processes
US5903184A (en) * 1995-12-19 1999-05-11 Rohm Co., Ltd. Semiconductor device having protection circuit
US5751525A (en) * 1996-01-05 1998-05-12 Analog Devices, Inc. EOS/ESD Protection circuit for an integrated circuit with operating/test voltages exceeding power supply rail voltages
US6064093A (en) * 1996-03-29 2000-05-16 Citizen Watch Co., Ltd. Protection circuit with clamping feature for semiconductor device
US5739998A (en) * 1996-07-12 1998-04-14 Kabushiki Kaisha Toshiba Protective circuit and semiconductor integrated circuit incorporating protective circuit
US5917689A (en) * 1996-09-12 1999-06-29 Analog Devices, Inc. General purpose EOS/ESD protection circuit for bipolar-CMOS and CMOS integrated circuits
US5838146A (en) * 1996-11-12 1998-11-17 Analog Devices, Inc. Method and apparatus for providing ESD/EOS protection for IC power supply pins
US5966038A (en) * 1997-12-15 1999-10-12 Motorola, Inc. Circuit with overvoltage protection
FR2782581B1 (fr) * 1998-08-18 2000-09-22 St Microelectronics Sa Dispositif de protection contre les decharges electrostatiques
US6288590B1 (en) * 1999-05-21 2001-09-11 Intel Corporation High voltage protection input buffer
WO2001031707A1 (en) * 1999-10-26 2001-05-03 Koninklijke Philips Electronics N.V. Semiconductor device including an integrated esd protection field effect device
JP2002023902A (ja) * 2000-07-11 2002-01-25 Mitsubishi Electric Corp 半導体装置
US6348820B1 (en) * 2000-07-17 2002-02-19 Motorola, Inc. High-side, low-side configurable driver
FR2813439B1 (fr) 2000-08-30 2003-01-31 St Microelectronics Sa Circuit integre muni d'une protection contre les decharges electrostatiques
CN100379152C (zh) * 2002-02-06 2008-04-02 Nxp股份有限公司 抗高压摆动的输入级
US7057450B2 (en) * 2003-07-30 2006-06-06 Winbond Electronics Corp. Noise filter for an integrated circuit
TWI257165B (en) * 2003-10-28 2006-06-21 Sunplus Technology Co Ltd Electrostatic discharge protection device
US7151400B2 (en) * 2004-07-13 2006-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Boost-biased level shifter
CN100412754C (zh) 2004-12-17 2008-08-20 鸿富锦精密工业(深圳)有限公司;鸿海精密工业股份有限公司 电源电压产生电路
CN100389373C (zh) 2004-12-25 2008-05-21 鸿富锦精密工业(深圳)有限公司;鸿海精密工业股份有限公司 电源电压产生电路
CN100438250C (zh) 2005-03-05 2008-11-26 鸿富锦精密工业(深圳)有限公司;鸿海精密工业股份有限公司 电子元件断电保护电路
JP4506624B2 (ja) * 2005-09-07 2010-07-21 株式会社村田製作所 被測定デバイスの測定装置及び測定方法
JP5041760B2 (ja) * 2006-08-08 2012-10-03 ルネサスエレクトロニクス株式会社 半導体集積回路装置
EP2023392A1 (de) * 2007-08-08 2009-02-11 SGS-THOMSON MICROELECTRONICS S.r.l. Integrierte Schaltung mit Vorrichtung zum Schutz vor elektrostatischen Entladungen

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3947727A (en) * 1974-12-10 1976-03-30 Rca Corporation Protection circuit for insulated-gate field-effect transistors
US4131928A (en) * 1977-06-24 1978-12-26 Motorola, Inc. Voltage clamp device for monolithic circuits
US4220876A (en) * 1978-08-17 1980-09-02 Motorola, Inc. Bus terminating and decoupling circuit
US4476476A (en) * 1979-04-05 1984-10-09 National Semiconductor Corporation CMOS Input and output protection circuit
US4282556A (en) * 1979-05-21 1981-08-04 Rca Corporation Input protection device for insulated gate field effect transistor
US4567500A (en) * 1981-12-01 1986-01-28 Rca Corporation Semiconductor structure for protecting integrated circuit devices
JPH0312786B2 (de) * 1984-12-28 1991-02-21 Mitsubishi Electric Corp
JPS61218143A (en) * 1985-03-25 1986-09-27 Hitachi Ltd Semiconductor integrated circuit device
JPS61230352A (en) * 1985-04-05 1986-10-14 Hitachi Ltd Semiconductor integrated circuit
JPS61245562A (en) * 1985-04-24 1986-10-31 Hitachi Ltd Preventive circuit for electrostatic breakdown
IT1214606B (it) * 1985-05-13 1990-01-18 Ates Componenti Elettron Dispositivo integrato di protezione dinamica, in particolare per circuiti integrati con ingresso in tecnologia mos.
US4728826A (en) * 1986-03-19 1988-03-01 Siemens Aktiengesellschaft MOSFET switch with inductive load
US4736271A (en) * 1987-06-23 1988-04-05 Signetics Corporation Protection device utilizing one or more subsurface diodes and associated method of manufacture

Also Published As

Publication number Publication date
NL189690C (nl) 1993-06-16
NL189690B (nl) 1993-01-18
NL8702576A (nl) 1989-02-16
JPH0748652B2 (ja) 1995-05-24
US4858055A (en) 1989-08-15
DE3738333A1 (de) 1989-02-02
JPS6429018A (en) 1989-01-31

Similar Documents

Publication Publication Date Title
DE4410978C2 (de) Schaltung und Verfahren zur Verbesserung der Kurzschlußbeständigkeit eines bipolaren Transistors mit isoliertem Gate (IGBT)
EP0576444B1 (de) Monolithisch integrierte senderendstufe
DE3627681C2 (de)
DE19849949C2 (de) Integrierte Schaltung mit für eine Abschaltung auf Ruhezustandsleistung geeignete CMOS-Dreistufen-Ansteuerungsvorrichtung
US5956219A (en) High voltage power supply clamp circuitry for electrostatic discharge (ESD) protection
EP1019964B1 (de) Integrierte halbleiterschaltung mit schutzstruktur zum schutz vor elektrostatischer entladung
DE69835808T2 (de) Trennschaltung für digitale signale
DE3710865C2 (de)
EP1074081B1 (de) Verpolschutzschaltung
DE3708499C2 (de)
DE102007040875B4 (de) Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen und Verfahren zum Betreiben einer solchen
DE3910466C2 (de) Ausgangspufferschaltung für einen byte-weiten Speicher
DE10158790B4 (de) Halbleiterschutzschaltung
DE19518549C2 (de) MOS-Transistor getriggerte Schutzschaltung gegen elektrostatische Überspannungen von CMOS-Schaltungen
DE69927663T2 (de) Über- oder unterspannungstolerantes Transfergatter
DE4211644C2 (de) Schaltungsanordnung zur Erzeugung einer konstanten Spannung
EP0576442B1 (de) Empfangskomparator
DE4121292C2 (de) Halbleiterspeichervorrichtung
DE4231415C1 (de) Ein Schnittstellen-Schaltkreis zur Kopplung eines logischen Niedrigspannungs-Schaltkreises mit einem Hochspannungs-Ausgang, realisiert in einer Standard-CMOS-Technologie
EP1086531B1 (de) Logikgatter
DE4404132C2 (de) Abschaltbare Vollausschlag-Pufferschaltung mit einer Isolierung bei mehrfacher Leistungsversorgung
DE3911450C2 (de)
JPH08306873A (ja) Esd保護ネットワーク
DE60130146T2 (de) Esd-schutzeinrichtungen
DE3603953C2 (de) Gate-Array-Halbleiteranordnung in CMOS-Technologie

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licenses declared (paragraph 23)
8339 Ceased/non-payment of the annual fee